Nothing Special   »   [go: up one dir, main page]

JP3281591B2 - 半導体装置およびその製造方法 - Google Patents

半導体装置およびその製造方法

Info

Publication number
JP3281591B2
JP3281591B2 JP35881397A JP35881397A JP3281591B2 JP 3281591 B2 JP3281591 B2 JP 3281591B2 JP 35881397 A JP35881397 A JP 35881397A JP 35881397 A JP35881397 A JP 35881397A JP 3281591 B2 JP3281591 B2 JP 3281591B2
Authority
JP
Japan
Prior art keywords
semiconductor device
wiring
low
metal wiring
modulus layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP35881397A
Other languages
English (en)
Other versions
JPH11191571A (ja
Inventor
嘉文 中村
隆一 佐原
望 下石坂
隆博 隈川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Corp
Panasonic Holdings Corp
Original Assignee
Panasonic Corp
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Panasonic Corp, Matsushita Electric Industrial Co Ltd filed Critical Panasonic Corp
Priority to JP35881397A priority Critical patent/JP3281591B2/ja
Publication of JPH11191571A publication Critical patent/JPH11191571A/ja
Application granted granted Critical
Publication of JP3281591B2 publication Critical patent/JP3281591B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/0002Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Wire Bonding (AREA)

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、トランジスタ等の
半導体素子を内蔵する半導体装置及びその製造方法に係
り、特に配線部分の信頼性の向上対策に関する。
【0002】
【従来の技術】近年、半導体装置およびその製造方法
は、電子機器の小型化、高機能化に伴い、小型化、高密
度化、高速化を要求されるようになり、たとえばメモリ
ー用パッケージとしてはLOC(リード・オン・チッ
プ)あるいはSON(スモール・アウトライン・ノンリ
ード)等の開発、あるいはTABテープを利用したμB
GA(マイクロ・ボール・グリッド・アレイ)(特表平
06−504408号)といったパッケージが開発され
ている。
【0003】以下、従来のμBGAと呼ばれる半導体装
置およびその製造方法について図面を参照しながら説明
する。
【0004】図7は、従来のμBGAと呼ばれる半導体
装置を示す断面図である。図7において、101は半導
体素子を内蔵する半導体チップ、102は半導体チップ
101上に形成された配線回路シート、103は半導体
チップ101と配線回路シート102との間に介在する
しなやかな低弾性率材料、104は配線層の一部となる
部分リード、105は半導体チップ101内の半導体素
子に電気的に接続されるチップ接点、106は配線回路
シート102の表面上に形成され外部装置との電気的接
続を行なうための電極である。
【0005】同図に示すように、従来のμBGAと呼ば
れる半導体装置は、半導体チップ101上に低弾性率材
料103を介して配線回路シート102が形成された構
造を有しており、半導体チップ101上のチップ接点1
05と配線回路シート102上の表面の電極106と
が、部分リード104により電気的に接続されたもので
ある。
【0006】すなわち、このような半導体装置の構造を
採用することにより、配線回路シート102の上に二次
元的に形成される多数の電極106を介して外部機器と
の電気的接続が可能となるので、情報通信機器,事務用
電子機器等の小型化を図ろうとするものである。
【0007】
【発明が解決しようとする課題】しかしながら、上記従
来の半導体装置において、半導体装置に加熱・冷却を繰
り返す熱サイクル試験を施すと、部分リード104が断
線を生じることがあった。つまり、半導体装置の表面に
形成される配線の信頼性が必ずしも保証されないという
問題があった。
【0008】そこで、本発明者達がその原因を追究した
結果、半導体チップ101上のチップ接点105と配線
回路シート102上の表面の電極106との間における
下地全体と、配線層を構成する金属膜との熱膨張率(熱
収縮率)が異なるために生じる熱応力,特に引っ張り応
力を配線層の弾性によっては十分吸収できないことに起
因するものと推察された。
【0009】本発明は、斯かる点に鑑みてなされたもの
であり、その目的は、特に上述のような半導体装置の加
熱・冷却により配線層に加わる熱応力等の応力によっ
て、低弾性率層の傾斜部付近で断線が生じやすい点に着
目し、この応力に対する配線層の抗力を高めるための手
段を講ずることにより、信頼性の高い配線層を有する半
導体装置及びその製造方法を提供することにある。
【0010】
【課題を解決するための手段】上記目的を達成するため
に、本発明が講じた手段は、金属配線を特に熱応力など
の応力が加わりやすい低弾性率層の端部付近で広幅にし
て、この部分における金属配線の強度を補強することに
ある。
【0011】本発明の半導体装置は、請求項1に記載さ
れているように、表面上に電極が配置された半導体チッ
プと、上記半導体チップの上に形成され、上記電極が配
置されている領域に開口部を有する低弾性率の絶縁性材
料からなる低弾性率層と、上記半導体チップ上の電極か
ら上記低弾性率層の上に延び、上記低弾性率層の端部付
近では上記低弾性率層の内方領域におけるよりも広幅に
形成された金属配線と、上記金属配線に接続される外部
電極端子とを備えている。
【0012】これにより、特に低弾性率層と金属配線と
の熱膨張率差による熱応力などの応力が加わりやすい低
弾性率層の端部付近において金属配線が広幅に形成され
ていることで、金属配線に加わる応力に抗する強度が高
くなり、金属配線の断線を防止できる信頼性の高い半導
体装置が得られることになる。
【0013】請求項2に記載されているように、請求項
1の半導体装置において、上記低弾性率層に、上記開口
部の端部において低弾性率層の上面から半導体チップの
表面に至るくさび状の傾斜部を設けることが好ましい。
【0014】これにより、金属配線を低弾性率層の傾斜
部に沿わせて設けることが可能になり、断線に対する信
頼性がさらに向上する。
【0015】請求項3に記載されているように、請求項
1又は2の半導体装置において、上記金属配線の広幅部
を、上記低弾性率層上の端部付近から連続的に広くなる
ように形成しておくことが好ましい。
【0016】これにより、金属配線に鋭角的なコーナー
部が存在しないことで、応力が集中する部分がなくな
り、金属配線の信頼性がさらに向上することになる。
【0017】請求項4に記載されているように、請求項
1〜3のうちいずれか1つの半導体装置において、上記
金属配線は、上記低弾性率層の端部から上記電極に亘る
領域でも広幅に形成しておくことがより好ましい。
【0018】請求項5に記載されているように、請求項
1〜4のうちいずれか1つの半導体装置において、上記
半導体チップの電極を半導体チップの外周部に設け、上
記低弾性率層を上記半導体チップの外周部の上方に開口
部を有するものとすることが好ましい。
【0019】請求項6に記載されているように、請求項
1〜5のうちいずれか1つの半導体装置において、上記
低弾性率層及び金属配線の上で上記外部電極端子の少な
くとも一部を露出させるように形成され、はんだをはじ
く特性を有するソルダーレジストをさらに備えることが
できる。
【0020】これにより、ソルダーレジストで金属配線
が保護されているので、外部電極端子と外部の接続端子
との間ではんだづけによる電気的接続を行う際などの金
属配線の断線や短絡が確実に防止でき、半導体装置の信
頼性が向上する。
【0021】請求項7に記載されているように、請求項
1〜6のうちいずれか1つの半導体装置において、上記
低弾性率層の上に載置され、柔軟性のある絶縁性シート
の上に所定パターンの配線を設けてなる配線回路シート
と、上記配線回路シート上の配線と上記半導体チップ上
の電極とを接続するための部分リードとをさらに備え、
上記金属配線を上記配線回路上の配線と上記部分リード
とにより構成し、上記金属配線の広幅部を上記部分リー
ドに形成しておくことができる。
【0022】これにより、TABテープ等を利用して得
られる配線回路シートを用いた量産性に優れ、かつ信頼
性の高い半導体装置を得ることができる。
【0023】本発明の半導体装置の製造方法は、請求項
8に記載されているように、電極を有する半導体チップ
の上に、低弾性率の絶縁材料膜を形成する第1の工程
と、上記絶縁材料膜をパターニングして、上記電極の上
方に開口部を有する低弾性率層を形成する第2の工程
と、上記半導体チップ表面の露出している領域及び上記
低弾性率層の上に第1の金属膜を堆積する第3の工程
と、上記第1の金属膜の上に、第1の金属膜を残存させ
ようとする部分を開口したエッチング用マスクを形成す
る第4の工程と、上記エッチング膜の開口部に第2の金
属膜を堆積する第5の工程と、上記エッチング用マスク
を除去する第6の工程と、上記第1の金属膜のうち上記
第2の金属膜で覆われていない部分を除去して金属配線
を形成する第7の工程とを備えている。
【0024】この方法により、第1の金属膜及び第2の
金属膜からなる厚い金属配線が形成されるので、熱応力
等の応力の印加に起因する断線を防止する機能の高い金
属配線を有する半導体装置が得られることになる。
【0025】請求項9に記載されているように、請求項
8の半導体装置の製造方法において、上記金属配線を、
上記低弾性率層の端部では低弾性率層の内方領域におけ
るよりも広い幅を有するように形成することが好まし
い。
【0026】この方法により、特に熱応力等の応力が大
きく印加される低弾性率層の端部付近における強度の大
きい金属配線が形成されるので、より信頼性の高い半導
体装置を得ることができる。
【0027】請求項10に記載されているように、請求
項7〜9のうちいずれか1つの半導体装置の製造方法に
おいて、上記第4の工程では、フォトレジスト膜を上記
第1の金属膜の上に形成し、上記低弾性率層の表面にピ
ントを合わせて露光することにより、上記フォトレジス
ト膜からなるエッチング用マスクを形成することが好ま
しい。
【0028】この方法により、低弾性率層の表面にピン
トを合わせて露光すると低弾性率層の表面に微細な配線
を形成することが可能となり、また低弾性率層の上の配
線よりも微細でなくてもよい低弾性率層の端部から半導
体チップの表面の電極に至る部分の配線も同時に露光で
き、工程を少なくできる。
【0029】請求項11に記載されているように、請求
項7〜10のうちいずれか1つの半導体装置の製造方法
において、上記金属配線を形成した後に、上記低弾性率
層の上に感光性ソルダーレジストを形成し、上記金属配
線のうち外部の接続端子に接続される部分を露出させな
がら、上記金属配線を保護するソルダーレジストを形成
する工程と、上記金属配線のうち上記ソルダーレジスト
から露出している部分の上に突起状電極を溶融接合する
工程とをさらに備えることができる。
【0030】この方法により、ソルダーレジストによっ
て金属配線が保護されるので、断線等のおそれがより少
ない信頼性の高い金属配線を有する半導体装置が形成さ
れることになる。
【0031】
【発明の実施の形態】以下、本発明の実施形態につい
て、図面を参照しながら説明する。
【0032】(第1の実施形態)まず、本発明の第1の
実施形態について、図1〜図3を参照しながら説明す
る。図1は、第1の実施形態における半導体装置をソル
ダーレジストの一部を開口して示す斜視図であり、図2
と図3は低弾性率層の端部と半導体チップ上の電極との
間の部分を拡大して示す部分斜視図である。
【0033】図1において、10はトランジスタ等の半
導体素子によって構成される半導体集積回路を内部に有
する半導体チップである。この半導体チップ10の主面
の中央部には、半導体チップ10の電極(図示せず)に
接続されるパッド30が配置されている。また、半導体
チップ10の主面上において、パッド30が配置された
中央部を除く領域に弾性率の小さい絶縁性材料からなる
低弾性率層20が設けられている。この低弾性率層20
は、パッド30が形成されている半導体チップ10の主
面に至るくさび状の傾斜部を有している。低弾性率層2
0の上には、半導体チップ10内の半導体素子と外部機
器との間で信号を入出力するための外部電極端子として
機能するランド32が設けられており、このランド32
とパッド30との間を接続する金属配線31が設けられ
ている。上記パッド30と金属配線31とランド32と
は同一の金属層からなり、併せて金属配線パターンを構
成している。そして、ランド32の上には、突起状電極
である金属ボール40が設けられている。また、半導体
装置全体の上には、金属ボール40が形成されている領
域を露出して、その他の領域を覆うソルダーレジスト5
0が形成されている。つまり、ソルダーレジスト50の
開口部に露出するランド32に金属ボール40が接合さ
れた構造となっている。
【0034】なお、半導体チップ10の主面のうちパッ
ド30以外の領域は、図示しないがパッシベーション膜
によって覆われている。
【0035】ここで、本実施形態に係る半導体装置の特
徴は、金属配線31のうちの一部が広幅を有している点
である。すなわち、この広幅の部分で半導体装置の加熱
・冷却に伴って発生する熱応力等の応力に対する抵抗強
度を高めるように構成されている。この広幅部の形状に
は、例えば以下のようなものがある。
【0036】まず、図2に示すように、低弾性率層20
の上で傾斜部に近い部分に金属配線の広幅部31Bが形
成されており、この金属配線31の広幅部31Bが狭幅
部31Aから非連続的に広くなりその後傾斜部からパッ
ド30に亘って均一な幅を有していてもよい。
【0037】また、図3に示すように、金属配線31の
狭幅部31Cからテーパ状につまり連続的に広がる広幅
部31Dを有し、この広幅部31Dがパッド30に連続
している構造であってもよい。
【0038】本実施形態の半導体装置によると、半導体
装置の側面上ではなく主面上に二次元的に外部電極端子
となるランド32が設けられているので、狭い面積に多
数の外部電極端子を設けることが可能となるとともに、
パターン形成可能な金属配線30によりパッド30とラ
ンド30と接続することができる構造である。したがっ
て、小型で薄型の半導体装置であり、かつ多ピン化に対
応できる半導体装置である。
【0039】そして、微細配線が必要な部分つまり低弾
性率層の上では狭幅部31A(又は31C)として通常
の配線幅の配線ができ、強度が必要な端部は金属配線3
1の広幅部31B(又は31D)によって強度を向上す
ることができるので、本半導体装置を基板実装した際に
は、熱応力等の応力による影響を低減できる構造とな
る。すなわち、半導体装置をプリント基板等の母基板の
上に実装する際などにおいて、半導体装置の加熱・冷却
に伴い金属配線30に熱応力が印加されても、金属配線
30のうち特に大きな熱応力が加わる端部付近を広幅に
していることで、金属配線30に加わる引っ張り応力に
対する抗力が増大する。よって、基板実装時などにおけ
る金属配線30の断線を防止することができ、信頼性の
高い配線構造を実現することができる。
【0040】また、金属配線30につながるランド32
の上に外部電極となる金属ボール40が設けられている
ので、プリント基板等の母基板に半導体装置を搭載する
工程が極めて簡易かつ迅速に行なうことができるが、そ
の際にも、大きな熱容量を有する金属ボール40から発
生する熱応力に抗することができる。
【0041】次に、本実施形態の配線構造について行な
った信頼性試験の結果について説明する。
【0042】本実施形態の半導体装置と基本的に同じ構
造であるが金属配線が全て狭幅(50μm)である半導
体装置を、はんだ(63Sn/37Pb)でガラス・エ
ポキシ基板(FR−4)に実装し、−55℃(30分)
〜150℃(30分)の熱サイクル試験を行った結果、
広幅部を設けなかった場合の信頼性が600サイクルで
あり、オープン不良の原因は金属配線の端面での断線で
あった。
【0043】一方、図2に示すような広幅部31Bを有
する金属配線を設けた本実施形態の半導体装置を、上述
の条件と同じ条件で実装し、上述の条件と同じ条件で熱
サイクル試験を行った結果、信頼性は1300サイクル
まで向上した。ただし、金属配線31の狭幅部31Aの
幅が50μm、広幅部31Bの幅が75μmになるよう
に形成している。
【0044】なお、図3に示すように、狭幅部31Cか
らテーパ状に拡大する広幅部31Dを有する金属配線3
1を設けた場合には、金属配線31のいずれの部位にも
鋭角な角部が存在しないので、熱応力等の応力の集中を
防ぐことができるようになる。
【0045】次に、本実施形態の半導体装置での製造方
法について、図4(a)〜(e)を参照しながら説明す
る。図4(a)〜(e)は、図3に示す半導体装置の構
造を実現するための製造工程を示す断面図である。
【0046】まず、図4(a)に示すように、半導体チ
ップ10の主面にそれぞれ形成された半導体チップ10
の電極11とパッシベーション膜12との上に、感光性
を有する絶縁材料を塗布して乾燥することにより絶縁材
料膜21を形成する。
【0047】次に、図4(b)に示すように、乾燥され
た絶縁材料膜21に対して露光と現像とを順次行って、
半導体チップ10の電極11の部分が開口した低弾性率
層20を形成する。この場合において、例えば露光で平
行光ではなく散乱光を使用して、開口部における低弾性
率層20の断面形状を、半導体チップ10の主面に対し
て垂直ではなくテーパー状にして形成する。絶縁材料と
しては、例えば低弾性率ポリイミド、エポキシ等のよう
な低弾性率と絶縁性とを有するポリマーであればよい。
【0048】次に、図4(c)に示すように、半導体チ
ップ10の主面において、真空蒸着法、スパッタリング
法、CVD法又は無電解めっき法によって例えばTi/
Cuからなる金属薄膜層を形成した後に、該金属薄膜層
に対してパターニングを行う。このことによって、半導
体チップ10の主面側に、パッド30と、広幅部を有す
る金属配線31と、ランド32とからなる所定の配線パ
ターン33を形成する。配線パターン33は、パッド3
0の数、つまりピン数と半導体チップ10の面積とを考
慮して決められている。
【0049】パターニングは、以下のようにして行う。
金属薄膜層の上にフォトレジストを塗布し、低弾性率層
20の表面にピントを合わせて露光し、露光によって所
定のパターン部以外のフォトレジストを硬化させた後
に、該パターン部のフォトレジストを除去する。このパ
ターン部は、低弾性率層20の端部付近から電極11の
上に至る部分では広幅で、低弾性率層20の内方領域の
上では微細な配線となる形状を有している。このよう
に、低弾性率層20の表面にピントを合わせて露光する
ことで、低弾性率層20の表面に微細な金属配線(狭幅
部)を形成することが可能となり、また低弾性率層20
の上の配線ほど微細でなくてもよい低弾性率層20の端
部から半導体チップ10の表面の電極11に至る部分の
金属配線(広幅部)も同時に露光でき、工程を少なくで
きる。
【0050】その後、電解めっきを使用して、このパタ
ーン部に例えばCuからなる大きい膜厚を有する金属層
を形成し、その後、フォトレジストを溶融して除去す
る。その後にエッチング液に浸漬して、金属薄膜層を溶
かし、かつ大きい膜厚を有する金属層を残すことによっ
て、所定の配線パターン33を形成する。
【0051】なお、全面に金属膜を堆積させ、その上に
レジストを塗布し、フォトリソグラフィー技術を使用し
て所定のパターン部の上にエッチングマスク用レジスト
を形成し、このレジストをマスクとして金属層をエッチ
ングすることにより、配線パターン33を形成してもよ
い。
【0052】次に、図4(d)に示すように、低弾性率
層20の上に感光性ソルダーレジストを塗布した後に、
フォトリソグラフィー技術を使用して、ランド32の部
分のみが露出するようにしてソルダーレジスト50を形
成する。該ソルダーレジスト50によって、配線パター
ン33のうちランド32以外の部分であるパッド30と
金属配線31とが、溶融したはんだから保護される。
【0053】次に、図4(e)に示すように、はんだ、
はんだめっきされた銅、ニッケル等からなる金属ボール
40をランド32の上に載置して、金属ボール40とラ
ンド32とを溶融接合する。以上の工程によって、本実
施形態に係る半導体装置を得ることができる。
【0054】本実施形態の半導体装置の製造方法では、
広幅部31B又は31Dを有する配線パターンを容易に
形成することができる。
【0055】なお、本実施形態の説明においては、低弾
性率層20を形成するために、感光性を有する絶縁材料
21を塗布したが、これに限らず、予めフィルム状に形
成された、感光性を有する絶縁材料を使用してもよい。
この場合には、フィルム状の絶縁材料を半導体チップ1
0の上に貼り合わせた後に露光、現像して、半導体チッ
プ10の電極11を露出させることができればよい。
【0056】さらに、感光性のない絶縁材料も使用でき
る。この場合には、レーザーやプラズマ等の機械的加
工、又はエッチング等の化学的加工によって、半導体チ
ップ10の電極11を露出させることができる。
【0057】なお、金属薄膜層してTi/Cuを使用し
たが、これに代えてCr、W、Cu、Ni等を使用して
もよい。
【0058】(第2の実施形態)次に、第2の実施形態
について、図5及び図6を参照しながら説明する。図5
は、第2の実施形態における半導体装置のソルダーレジ
ストを全面的に開口して示す斜視図であり、図6は低弾
性率層の端部と半導体チップ上の電極との間の部分を拡
大して示す部分斜視図である。
【0059】図5に示すように、本実施形態に係る半導
体装置においては、半導体チップ10の主面上における
外周部に、半導体素子の電極(図示せず)に接続される
パッド30が配置されている。また、半導体チップ10
の主面上には、上記パッド30が配置された外周部を除
く領域に、弾性率の小さい絶縁性材料からなる低弾性率
層20が設けられている。この低弾性率層20は、上記
第1の実施形態とは異なり傾斜部を有しておらず、半導
体チップ10の主面に対して段差をもつように形成され
ている。そして、低弾性率層20の上には、配線回路シ
ート35が設けられている。この配線回路シート35
は、柔軟性シートの上に銅箔をパターニングして形成さ
れる配線パターン(図示せず)を有している。そして、
本実施形態では、この配線回路シート35上の配線と、
この配線から導出されてパッド30に接続される部分リ
ードとにより金属配線31が構成されている。ここで、
金属配線31は、配線回路シート35の上では配線幅が
細くなっている。そして、図5に示すように、配線回路
シート35の端部から金属配線31の部分リード部の狭
幅部31Aが導出され、この狭幅部31Aとパッド30
との間を接続するための広幅部31Bが設けられてい
る。そして、金属配線31の端部の広幅部31Bと半導
体チップ10上のパッド30とが熱圧着にて接続される
構造となっている。
【0060】また、配線回路シート35上の金属配線3
1の端部には、半導体チップ10内の半導体素子と外部
機器との間で信号を入出力するための外部電極端子とし
て機能するランド32が設けられている。そして、ラン
ド32の上には、突起状電極である金属ボール40が設
けられている。
【0061】図5に示すように、本実施形態に係る半導
体装置においては、半導体チップ10の主面上における
外周部に、半導体素子の電極(図示せず)に接続される
パッド30が配置されている。また、半導体チップ10
の主面上には、上記パッド30が配置された外周部を除
く領域に、弾性率の小さい絶縁性材料からなる低弾性率
層20が設けられている。この低弾性率層20は、上記
第1の実施形態とは異なり傾斜部を有しておらず、半導
体チップ10の主面に対して段差を形成するように形成
されている。そして、低弾性率層20の上には、配線回
路シート35が設けられている。この配線回路シート3
5は、金属配線31を有していて、配線回路シート35
の内部では金属配線31の配線幅が細くなっている。そ
して、図6に示すように、配線回路シート35の端部か
ら金属配線31の狭幅部31Aが導出され、この狭幅部
31Aから非連続的に広くなった広幅部31Bが電極上
まで延び、電極上でパッド30となっている。そして、
金属配線31の端部のパッド30と半導体チップ10上
の電極11とが熱圧着にて接続される構造となってい
る。
【0062】また、配線回路シート35の金属配線の端
部には、半導体チップ10内の半導体素子と外部機器と
の間で信号を入出力するための外部電極端子として機能
するランド32が設けられている。そして、ランド32
の上には、突起状電極である金属ボール40が設けられ
ている。
【0063】本実施形態の半導体装置においても、金属
配線31の端部に広幅部31Bが形成されていること
で、上記第1の実施形態と同様に、配線層の信頼性向上
効果を発揮することができる。
【0064】具体的に、本実施形態の半導体装置と基本
的に同じ構造を有しているが広幅部のない金属配線を有
する半導体装置を、はんだ(63Sn/37Pb)にて
ガラス・エポキシ基板に接続し、−55℃(30分)〜
150℃(30分)の熱サイクル試験を行った結果、信
頼性が400サイクルであり、オープン不良の原因は金
属配線の端面での断線であった。ただし、配線回路シー
トの内部の金属配線から端部、端面と半導体チップ上の
パッドまでの金属配線の幅が一定の50μm幅である。
【0065】一方、本実施形態の広幅部のある金属配線
を有する半導体装置について、上記と同じ条件で熱サイ
クル試験を行なった結果、信頼性は900サイクルまで
向上した。ただし、金属配線31の狭幅部31Aの幅を
50μm幅とし、広幅部31Bの幅を75μmとしてい
る。
【0066】
【発明の効果】請求項1〜7によれば、半導体装置の表
面上の電極と外部電極端子との間を接続する金属配線の
うち低弾性率層の端部付近に広幅部を設けたので、半導
体装置の加熱・冷却などによって加わる熱応力等の応力
に抗する強度を向上させることにより、金属配線の断線
を防止することができ、よって、信頼性の高い半導体装
置の提供を図ることができる。
【0067】請求項8〜11によれば、半導体装置の製
造方法として、半導体チップ及びその上の低弾性率層の
上に第1の金属膜を堆積した後、第1の金属膜の上に形
成したエッチングマスクの開口部に第2の金属膜を形成
し、エッチングマスクを除去した後に第1の金属膜の露
出部分を除去することで、金属配線を形成するようにし
たので、第1及び第2の金属膜からなる厚い金属配線を
容易に形成することができ、応力の印加に対する断線の
防止機能の高い金属配線を有する信頼性の高い半導体装
置を形成することができる。
【図面の簡単な説明】
【図1】第1の実施形態における半導体装置の構造をソ
ルダーレジストを部分的に開口して示す斜視図である。
【図2】第1の実施形態における狭幅部から非連続的に
拡大する広幅部を有する金属配線を備えた半導体装置の
低弾性率層の端部と半導体チップの電極との間の部分を
拡大して示す部分斜視図である。
【図3】第1の実施形態における狭幅部から連続的に拡
大する広幅部を有する金属配線を備えた半導体装置の低
弾性率層の端部と半導体チップの電極との間の部分を拡
大して示す部分斜視図である。
【図4】第1の実施形態における半導体装置の製造工程
を示す断面図である。
【図5】第2の実施形態における配線回路シートを備え
た半導体装置の構造をソルダーレジストを全体的に開口
して示す斜視図である。
【図6】第2の実施形態における半導体装置の低弾性率
層の端部と半導体チップの電極との間の領域を拡大して
示す部分斜視図である。
【図7】従来の低弾性率層を備えた半導体装置の断面図
である。
【符号の説明】
10 半導体チップ 11 電極 20 低弾性率層 30 パッド 31 配線 31A,31C 狭幅部 31B,31D 広幅部 32 ランド 35 配線回路シート 40 金属ボール 50 ソルダーレジスト
───────────────────────────────────────────────────── フロントページの続き (72)発明者 隈川 隆博 大阪府高槻市幸町1番1号 松下電子工 業株式会社内 (56)参考文献 特開 平9−260535(JP,A) 特開 平9−260536(JP,A) 特開 昭63−72143(JP,A) 特開 平9−64049(JP,A) 特開 平9−219463(JP,A) 特開 平11−54649(JP,A) (58)調査した分野(Int.Cl.7,DB名) H01L 23/12 H01L 21/60

Claims (11)

    (57)【特許請求の範囲】
  1. 【請求項1】 表面上に電極が配置された半導体チップ
    と、 上記半導体チップの上に形成され、上記電極が配置され
    ている領域に開口部を有する低弾性率の絶縁性材料から
    なる低弾性率層と、 上記半導体チップ上の電極から上記低弾性率層の上に延
    び、上記低弾性率層の端部付近では上記低弾性率層の内
    方領域におけるよりも広幅に形成された金属配線と、 上記金属配線に接続される外部電極端子とを備えている
    半導体装置。
  2. 【請求項2】 請求項1記載の半導体装置において、 上記低弾性率層は、上記開口部の端部において低弾性率
    層の上面から半導体チップの表面に至るくさび状の傾斜
    部を有していることを特徴とする半導体装置。
  3. 【請求項3】 請求項1又は2記載の半導体装置におい
    て、 上記金属配線の広幅部は、上記低弾性率層上の端部付近
    から連続的に広くなるように形成されていることを特徴
    とする半導体装置。
  4. 【請求項4】 請求項1〜3のうちいずれか1つに記載
    の半導体装置において、 上記金属配線は、上記低弾性率層の端部から上記電極に
    亘る領域でも広幅に形成されていることを特徴とする半
    導体装置。
  5. 【請求項5】 請求項1〜4のうちいずれか1つに記載
    の半導体装置において、 上記半導体チップの電極は、半導体チップの外周部に設
    けられており、 上記低弾性率層は、上記半導体チップの外周部の上方に
    開口部を有していることを特徴とする半導体装置。
  6. 【請求項6】 請求項1〜5のうちいずれか1つに記載
    の半導体装置において、 上記低弾性率層及び金属配線の上で上記外部電極端子の
    少なくとも一部を露出させるように形成され、はんだを
    はじく特性を有するソルダーレジストをさらに備えてい
    ることを特徴とする半導体装置。
  7. 【請求項7】 請求項1〜6のうちいずれか1つに記載
    の半導体装置において、 上記低弾性率層の上に載置され、柔軟性のある絶縁性シ
    ートの上に所定パターンの配線を設けてなる配線回路シ
    ートと、 上記配線回路シート上の配線と上記半導体チップ上の電
    極とを接続するための部分リードとをさらに備え、 上記金属配線は上記配線回路上の配線と上記部分リード
    とにより構成されていて、 上記金属配線の広幅部は上記部分リードに形成されてい
    ることを特徴とする半導体装置。
  8. 【請求項8】 電極を有する半導体チップの上に、低弾
    性率の絶縁材料膜を形成する第1の工程と、 上記絶縁材料膜をパターニングして、上記電極の上方に
    開口部を有する低弾性率層を形成する第2の工程と、 上記半導体チップ表面の露出している領域及び上記低弾
    性率層の上に第1の金属膜を堆積する第3の工程と、 上記第1の金属膜の上に、第1の金属膜を残存させよう
    とする部分を開口したエッチング用マスクを形成する第
    4の工程と、 上記エッチング膜の開口部に第2の金属膜を堆積する第
    5の工程と、 上記エッチング用マスクを除去する第6の工程と、 上記第1の金属膜のうち上記第2の金属膜で覆われてい
    ない部分を除去して金属配線を形成する第7の工程とを
    備えていることを特徴とする半導体装置の製造方法。
  9. 【請求項9】 請求項8記載の半導体装置の製造方法に
    おいて、 上記金属配線は、上記低弾性率層の端部では低弾性率層
    の内方領域におけるよりも広い幅を有するように形成さ
    れていることを特徴とする半導体装置。
  10. 【請求項10】 請求項7〜9のうちいずれか1つに記
    載の半導体装置の製造方法において、 上記第4の工程では、フォトレジスト膜を上記第1の金
    属膜の上に形成し、上記低弾性率層の表面にピントを合
    わせて露光することにより、上記フォトレジスト膜から
    なるエッチング用マスクを形成することを特徴とする半
    導体装置の製造方法。
  11. 【請求項11】 請求項7〜10のうちいずれか1つに
    記載の半導体装置の製造方法において、 上記金属配線を形成した後に、上記低弾性率層の上に感
    光性ソルダーレジストを形成し、上記金属配線のうち外
    部の接続端子に接続される部分を露出させながら、上記
    金属配線を保護するソルダーレジストを形成する工程
    と、 上記金属配線のうち上記ソルダーレジストから露出して
    いる部分の上に突起状電極を溶融接合する工程とをさら
    に備えていることを特徴とする半導体装置の製造方法。
JP35881397A 1997-12-26 1997-12-26 半導体装置およびその製造方法 Expired - Fee Related JP3281591B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP35881397A JP3281591B2 (ja) 1997-12-26 1997-12-26 半導体装置およびその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP35881397A JP3281591B2 (ja) 1997-12-26 1997-12-26 半導体装置およびその製造方法

Publications (2)

Publication Number Publication Date
JPH11191571A JPH11191571A (ja) 1999-07-13
JP3281591B2 true JP3281591B2 (ja) 2002-05-13

Family

ID=18461246

Family Applications (1)

Application Number Title Priority Date Filing Date
JP35881397A Expired - Fee Related JP3281591B2 (ja) 1997-12-26 1997-12-26 半導体装置およびその製造方法

Country Status (1)

Country Link
JP (1) JP3281591B2 (ja)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW556329B (en) 1999-02-26 2003-10-01 Hitachi Ltd Wiring board, its production method, semiconductor device and its production method
KR100430203B1 (ko) 1999-10-29 2004-05-03 가부시키가이샤 히타치세이사쿠쇼 반도체 장치 및 그 제조 방법
JP2003179183A (ja) * 1999-10-29 2003-06-27 Hitachi Ltd 半導体装置およびその製造方法
TW498468B (en) 1999-10-29 2002-08-11 Hitachi Ltd Semiconductor device
TW478089B (en) 1999-10-29 2002-03-01 Hitachi Ltd Semiconductor device and the manufacturing method thereof
US6696765B2 (en) 2001-11-19 2004-02-24 Hitachi, Ltd. Multi-chip module
JP4124173B2 (ja) * 2003-07-01 2008-07-23 日本電気株式会社 応力緩和構造とその形成方法、応力緩和シートとその製造方法、及び半導体装置並びに電子機器
JP5368352B2 (ja) * 2010-03-24 2013-12-18 日本ピラー工業株式会社 弾性シール装置の組み立て方法及びこれに使用する組み立て用治具

Also Published As

Publication number Publication date
JPH11191571A (ja) 1999-07-13

Similar Documents

Publication Publication Date Title
JP3526548B2 (ja) 半導体装置及びその製造方法
EP0991119B1 (en) Semiconductor device and method for manufacturing the same
JP4895054B2 (ja) 電子部品の実装方法
JP2002184904A (ja) 半導体装置の製造方法及び半導体装置
JP4376388B2 (ja) 半導体装置
JP3618212B2 (ja) 半導体装置及びその製造方法
JP3281591B2 (ja) 半導体装置およびその製造方法
JP3939847B2 (ja) 半導体装置の製造方法
JP3313058B2 (ja) 半導体装置とその製造方法
JPH11204560A (ja) 半導体装置及びその製造方法
JP3520764B2 (ja) 半導体装置およびその製造方法
JP2001007252A (ja) 半導体装置およびその製造方法
JP3957928B2 (ja) 半導体装置およびその製造方法
JP3482121B2 (ja) 半導体装置
JP4513973B2 (ja) 半導体装置の製造方法
KR100501094B1 (ko) 전자부품및반도체장치,및이들의제조방법
JP3458056B2 (ja) 半導体装置およびその実装体
JP3526529B2 (ja) 半導体装置の製造方法
JP2004014893A (ja) 半導体装置及びその製造方法
KR100763963B1 (ko) 티비지에이 반도체 패키지용 기판과 이의 제조방법
JP4817548B2 (ja) 半導体装置およびその接続構造
JPH1117060A (ja) Bga型半導体装置

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20020205

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080222

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090222

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100222

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100222

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110222

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120222

Year of fee payment: 10

LAPS Cancellation because of no payment of annual fees