JP2793381B2 - 光レジスタメモリ - Google Patents

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、光入力信号を一時的に
記憶して光信号の形で読みだす光レジスタメモリに関す
るものである。

【０００２】

【従来の技術】双安定半導体レーザの両端に光ゲートを
集積した従来の光レジスタメモリを、図１０Ａに示す。
ここで、Ｇ及びＧ’は光ゲート部、ＢＬは双安定半導体
レーザ、２１はInGaAsPコンタクト層、２２はInP(p+)ク
ラッド層、２３はInGaAs／InPのＭＱＷ活性層、２４はI
nP(n+)クラッド層、２５はInP(n)基板、２６は下面電
極、２７はグレーティング、２８は分離溝、ＥＧ及びＥ
Ｇ’はゲート電極、ＥＦは可飽和領域電極、ＥＲは利得
領域電極である。この場合は入射光はレーザ導波路の同
軸上に入射される。このため、入射光はレーザ共振器の
共振条件を満たす場合には効率的に共振器内に注入され
るが、共振条件から外れた場合にはほとんど注入されな
い。このため、双安定半導体レーザを発振状態にするた
めに必要な入射光パワーは強い波長依存性を持つように
なる。双安定レーザ部を分布帰還型（以下、ＤＦＢとい
う）構造とした場合に、入射側光ゲートを開としたとき
に双安定半導体レーザＢＬを発振状態にするために必要
な最小の入射光パワーの波長依存性を図１０Ｂに示す。

【０００３】

【発明が解決しようとする課題】この波長依存性を取り
除くためにＤＦＢ共振器の共振特性を弱くするとレーザ
の単一モード発振が困難になり、発振しきい値も高くな
る。すなわち、この構成では、波長依存性の緩和と特性
の良いレーザの両立は困難となる。

【０００４】本発明は、前記問題点を解決するためにな
されたものであり、本発明の目的は、入射光波長に対す
る光レジスタメモリの感度特性を緩和すると同時に特性
の良いレーザと光ゲートを集積した光レジスタメモリを
提供することにある。

【０００５】

【課題を解決するための手段】前記目的を達成するため
に、第１の発明は、光レジスタメモリにおいて、可飽和
吸収部と利得部とからなる多電極の分布帰還型双安定半
導体レーザと、前記分布帰還型双安定半導体レーザの可
飽和吸収部に垂直又は所定角度を持って交差するととも
に、メモリ書き込みのタイミングに応じて書き込み電圧
が印加される電極を備える光導波路と、前記分布帰還型
双安定半導体レーザの片方の端部に設けられるととも
に、メモリ読み出しのタイミングに応じて読み出し電圧
が印加される電極を備える光ゲート部とを具備すること
を特徴とする。

【０００６】第２の発明は、光レジスタメモリにおい
て、可飽和吸収部と利得部と分布反射（以下、ＤＢＲと
いう）部とからなる多電極の分布反射型双安定半導体レ
ーザと、前記分布反射型双安定半導体レーザの可飽和吸
収部に垂直又は所定角度を持って交差するとともに、メ
モリ書き込みのタイミングに応じて書き込み電圧が印加
される電極を備える光導波路と、前記分布反射型双安定
半導体レーザの片方の端部に設けられるとともに、メモ
リ読み出しのタイミングに応じて読み出し電圧が印加さ
れる電極を備える光ゲート部とを具備することを特徴と
する。

【０００７】第３の発明は、前記第１又は第２の発明の
光レジスタメモリにおいて、前記光導波路の上面から光
を導波路に結合するグレーティング、あるいは前記光導
波路の下面から光を導波路に結合するミラー構造を付加
したことを特徴とする。

【０００８】第４の発明は、前記第１乃至第３の発明の
光レジスタメモリにおいて、前記双安定半導体レーザ
は、活性層に多重量子井戸（ＭＱＷ）構造を備えること
を特徴とする。

【０００９】第５の発明は、前記第１乃至第４の発明の
光レジスタメモリを、同一基板上に複数個配置したこと
を特徴とする。

【００１０】

【作用】前述の手段によれば、（１）光双安定半導体レ
ーザに光導波路と光ゲートを集積し、これらに印加する
電圧または電流のタイミングパルスの設定により、光パ
ルス入力に対しての書き込み時間、記憶時間、読みだし
時間を任意にかつ容易に制御できるとともに、歪の少な
い増幅された出力光パルスを得ることができる。

【００１１】（２）入力側光ゲートと双安定半導体レー
ザが同軸上に集積されていないため、入射波長依存性の
小さい光レジスタメモリを構成することができる。ま
た、信号光を基板の上面あるいは下面より入射できるよ
うな構成も可能で、レンズ、光ファイバー等への結合が
容易となる。

【００１２】（３）複数の光レジスタメモリを同一基板
上に配置することでシリアル・パラレル、パラレル・シ
リアル、シリアル・シリアル信号変換機能を持たせるこ
とも可能である。

【００１３】（４）小型にモジュール化できるため、取
扱も容易となるとともに、他の装置への組み込みも可能
となるなどの利点があり、高速の光信号処理装置等に使
用することができる。

【００１４】

【実施例】以下、図面を参照して、本発明の実施例を説
明する。

【００１５】〔実施例１〕図１Ａは、本発明の実施例１
の構成図であって、Ｌ１及びＬ３は双安定半導体レーザ
の利得部、Ｌ２は双安定半導体レーザの可飽和吸収部、
Ｇ１及びＧ１’は光導波路、Ｇ２は光ゲート部である。
図１Ｂは、図１Ａにおいて双安定半導体レーザの軸上の
断面図であって、Ｌ１〜Ｌ３で双安定半導体レーザＢＬ
を構成し、１０１は上面電極層、１０２はInGaAsPコン
タクト層、１０３はInP(p+)クラッド層、１０４はInGaA
s(７０オングストローム)／InP(３０オングストローム)
の３０周期からなるＭＱＷ活性層、１０５はInP(n)クラ
ッド層、１０６はInP(n+)基板、１０７は下面電極、１
０８はグレーティング、１０９は分離溝、１１０は低反
射コーティングである。

【００１６】図１Ｃは、図１Ａにおいて、光導波路に沿
っての断面図である。この構成では、活性層にＭＱＷ構
造を用いているため、短い光路長で強い光吸収ができる
ので、Ｌ２の長さ、すなわち光導波路Ｇ１及びＧ１’の
導波路幅を１０μｍ以下にすることが可能であるため、
高い効率で可飽和吸収領域に光を注入できる。この結
果、双安定半導体レーザをトリガーするのに必要な光パ
ワーを低減できる。また、電圧制御によるヒステリシス
の制御が容易であり、スイッチング時間が可飽和吸収領
域のキャリア寿命に律速されず、高速のスイッチングが
可能である。もちろん、バルク活性層あるいは歪量子井
戸活性層を用いることができるのは言うまでもない。ま
た、ＧａＡｓ系半導体材料でも同様の構成ができること
は言うまでもない。

【００１７】図２Ａに、双安定半導体レーザの光出力の
利得領域への注入電流依存性を示す。可飽和吸収領域へ
の印加電圧Ｖを逆方向に大きくするに従って（Ｖ１→Ｖ
４）しきい値が増加し、微分入出力特性、双安定特性が
出現する。ここで注入電流をＩＢに固定した場合の光入
出力特性を図２Ｂに示す。入力光強度がＰＡを越える
と、双安定半導体レーザは発振状態になり、以後は入力
光をオフしても発振状態は維持される。双安定半導体レ
ーザのリセットは、可飽和吸収領域への逆方向印加電圧
を大きくしてしきい値を増大させることで行う。その
後、再びＶを小さくするまでは、たとえ光入力があって
も全く光を出力しない。

【００１８】本実施例１においては、双安定半導体レー
ザ部、光ゲート部、光導波路部は、共通の活性層を持っ
ている。この活性層の吸収係数（利得）の波長及び印加
電圧依存性を模式的に示したのが図３Ａである。双安定
半導体レーザの可飽和吸収部への順方向印加電圧Ｖ、光
導波路への順方向印加電圧ＶＧ１、光ゲート部への順方
向印加電圧ＶＧ２が零の場合の吸収係数（利得）、印加
電圧が正の場合及び負の場合（接合に対して逆方向への
電圧の印加）の吸収係数（利得）が各々図示してある。
入射光波長と出射光波長を同じと仮定すると、レーザの
発振波長（ＤＦＢグレーティングのピッチ）をλ１に設
定した場合、光ゲート部及び光導波路は、接合の極性に
逆方向に電圧を印加することにより、吸収係数が変化す
る吸収型の変調器として動作する。この構成では、吸収
型の変調器であるため高速のスイッチングができる利点
をもつ。また、レーザの発振波長をλ２に設定した場
合、接合の極性に順方向に電流を流すことにより、利得
が変化する利得型光スイッチとして動作する。この構成
では、利得型光スイッチとして働くため動作光パワーが
低減される利点を持つ。λ１に設定した場合の光ゲート
部及び光導波路の透過利得（損失）の印加電圧依存性を
図３Ｂに示す。この場合には、電圧無印加時に光が透過
し、逆方向電圧を印加すると、光が透過しなくなる。λ
２に設定した場合の印加電圧依存性を図３Ｃに示す。こ
の場合には、電圧無印加時には光は透過せず、順方向に
電圧を印加すると、光は増幅されて透過する。また、光
導波路が透過状態にある場合に、しきい値近傍に電流注
入された双安定半導体レーザを発振状態にするために必
要な最小の光入力パワーの波長依存性を図３Ｄに示す。
光導波路の両端面が低反射コーティングされているの
で、利得スイッチ型の構成においても波長依存性は小さ
い。

【００１９】次に、本実施例１におけるメモリ動作につ
いて、光導波路と光ゲート部を吸収型変調器とする場合
を例として説明する。図４はメモリ動作における光導波
路への順方向印加電圧ＶＧ１、光ゲート部への順方向印
加電圧ＶＧ２、双安定半導体レーザの可飽和吸収領域へ
の印加電圧Ｖのタイミングを示す図である。ＢＬの特性
は図３Ｂのように設定されている。まず、電圧Ｖを下
げ、双安定半導体レーザをリセット状態にしたのち、信
号光Ｐｉが入射する。光導波路には通常逆方向に電圧が
印加され光をシャットしているが、メモリ書き込みのタ
イミングに応じて電圧ＶＧ１を落とすと、その間だけ光
が透過し信号光は双安定半導体レーザ部に入射する。双
安定半導体レーザは図３Ｂのような動作モードに設定さ
れているので、光導波路が閉じても可飽和吸収領域への
電圧ＶでＭＱＷ双安定半導体レーザがリセットされるま
で発振光Ｐｏを発振し続ける。次に双安定半導体レーザ
をリセットするまでのあいだに光ゲート部への印加電圧
ＶＧ２を落とせば、その間だけメモリ状態を光信号とし
て読みだすことができる。すなわち、この構成では、Ｖ
Ｇ１が書き込み制御パルス、Ｖがリセットパルス、ＶＧ
２が読みだし制御パルスとして動作する。この場合には
光導波路が透過状態である時間のみ光入力を受け付ける
ので、書き込まれた後に再度入力があっても記憶の状態
は変化しない。よって、この構成では、書き込み制御パ
ルスに同調した光信号のみを双安定半導体レーザの発振
状態として記憶し、読みだし制御パルスにより任意の遅
延時間を与えた任意のパルス幅の光として出射する機能
を持つ。

【００２０】〔実施例２〕図５Ａは、本発明の実施例２
であって、双安定半導体レーザをＤＢＲ型とした光レジ
スタメモリの構成図である。ここで、Ｂ１及びＢ５はＤ
ＢＲ部、Ｂ２及びＢ４は双安定半導体レーザの利得部、
Ｂ３は双安定半導体レーザの可飽和吸収部、Ｇ１及びＧ
１’は光導波路、Ｇ２は光ゲート部である。図５Ｂは、
図５Ａにおいて双安定半導体レーザの軸上の断面図であ
って、Ｂ１〜Ｂ３で双安定半導体レーザＢＬを構成し、
５０１は上面電極層、５０２はInGaAsPコンタクト層、
５０３はInP(p+)クラッド層、５０４はInGaAs(７０オン
グストローム)／InP(３０オングストローム)の３０周期
からなるＭＱＷ活性層、５０５はInP(n)クラッド層、５
０６はInP(n+)基板、５０７は下面電極、５０８はグレ
ーティング、５０９は分離溝、５１０は低反射コーティ
ング、５１１はＭＱＷ活性層よりもバンド端が短波長側
にあるInGaAsP層である。光導波路の構成と素子の動作
はＤＦＢ型と同様であるので説明は省略する。

【００２１】〔実施例３〕図６は、本発明の実施例３で
あって、光導波路に入射光を基板上面より結合するため
の入射光結合用グレーティングをクラッド層の一部に設
けた光レジスタメモリの光導波路の構成図である。ここ
で、６０１は上面電極層、６０２はInGaAsPコンタクト
層、６０３はInP(p+)クラッド層、６０４はInGaAs(７０
オングストローム)／InP(３０オングストローム)の３０
周期からなるＭＱＷ活性層、６０５はInP(n)クラッド
層、６０６はInP(n+)基板、６０７は下面電極、６０９
は分離溝、６１０は低反射コーティング、６１１は入射
光結合用グレーティングである。光双安定半導体レーザ
部及び光ゲート部の構成と素子の動作は、前記の実施例
１，２と同様であるので説明は省略する。

【００２２】〔実施例４〕図７は、本発明の実施例４で
あって、光導波路に入射光を基板下面より結合するため
の４５度ミラー構造を設けた光レジスタメモリの光導波
路の構成図である。ここで、７０１は上面電極層、７０
２はInGaAsPコンタクト層、７０３はInP(p+)クラッド
層、７０４はInGaAs(７０オングストローム)／InP(３０
オングストローム)の３０周期からなるＭＱＷ活性層、
７０５はInP(n)クラッド層、７０６はInP(n+)基板、７
０７は下面電極、７０９は分離溝、７１０は低反射コー
ティング、７１１は４５度ミラー構造である。光双安定
半導体レーザ部及び光ゲート部の構成と素子の動作は、
前記の実施例１，２と同様であるので説明は省略する。
実施例３，４においては、入射側の光ファイバー、レン
ズ等を基板の上面あるいは下面に配置できるため、光の
入出力の光学系が容易に構成できる利点を持つ。

【００２３】〔実施例５〕図８Ａは、本発明の実施例５
であって、光レジスタメモリを同一基板上に複数配置し
たアレイ型光レジスタメモリの構成図である。ここで、
ＷＧ１は光分配用光導波路であり、入射光を４個の光レ
ジスタメモリの光導波路部に等しい強度で分配する機能
を持つ。また、Ｇ１ｋ（ｋ＝１，２，…）はｋ番目の光
レジスタメモリの光導波路、ＢＬｋはｋ番目の光レジス
タメモリの双安定半導体レーザ部、Ｇ２ｋはｋ番目の光
レジスタメモリの光ゲート部である。この構成では入射
信号パルス列に対するシリアル・パラレル信号変換がで
きる。この信号変換の動作タイムチャートを図８Ｂに示
す。ここで、Ｐｉは入力信号パルス列、ＶＧ１ｋ（ｋ＝
１，２，…）はｋ番目の光レジスタメモリの光導波路を
開とする信号、Ｖｋはｋ番目の光レジスタメモリをリセ
ットする信号、ＶＧ２ｋはｋ番目の光レジスタメモリの
出射側ゲートを開とする信号、Ｐｏｋはｋ番目の光レジ
スタメモリの出力である。例えば、本実施例５によれ
ば、図８Ｂに示したようなｋ番目の時間スロットにある
信号をｋ番目の出力ポートに出力するシリアル・パラレ
ル信号変換が可能となる。

【００２４】〔実施例６〕図９は、本発明の実施例６で
あって、光レジスタメモリを同一基板上に複数配置した
アレイ型光レジスタメモリの別の構成例である。ここ
で、ＷＧ２は光多重用光導波路であり、４つの光レジス
タメモリからの出射光を一つにまとめる働きを持つ。こ
の構成では、１〜４の時間スロットにある光信号パルス
を４つの光レジスタメモリで一時記憶し、異なる順で読
みだすことにより光信号パルスの時間スロットを入れ替
えるシリアル・シリアル変換が可能となる。また、ＷＧ
１を除いてＷＧ２のみにすればパラレル・シリアル変換
が可能となることは言うまでもない。実施例５，６では
光レジスタメモリを４個集積した図を示したが、２個〜
１００個程度（２００〜３００μ間隔で配置する）は十
分可能である。また、光レジスタメモリの前後に分配用
ないしは多重用光導波路を集積しなくとも各々の光レジ
スタメモリと光ファイバーを結合し、光カプッラを用い
ることでも同様の機能を実現できることは言うまでもな
い。

【００２５】以上の実施例においては、双安定半導体レ
ーザ部、光ゲート部、光導波路はリッジ型の構成で説明
したが、埋め込み構造を採用しても良いことは言うまで
もない。また、双安定半導体レーザ部、光ゲート部、光
導波路の活性層は同じものであると仮定したが、各々バ
ンドギャップの異なる活性層を用いても良いことは言う
までもない。また、光導波路は双安定半導体レーザの可
飽和吸収部と交わる限りにおいて、必ずしも直交する必
要のないことは明らかである。

【００２６】なお、前記の実施例においては、双安定半
導体レーザ部の後に光ゲートを付加した構造で説明した
が、書き込みのタイミングのみの制御だけで良い場合に
は、双安定半導体レーザの後の光ゲート部はなくとも良
い。

【００２７】

【発明の効果】以上、説明したように、本発明によれ
ば、以下の効果を得ることができる。

【００２８】（１）光双安定半導体レーザに光導波路と
光ゲートを集積し、これらに印加する電圧または電流の
タイミングパルスの設定により、光パルス入力に対して
の書き込み時間、記憶時間、読みだし時間を任意にかつ
容易に制御できるとともに、歪の少ない増幅された出力
光パルスを得ることができる。

【００２９】（２）入力側光ゲートと双安定半導体レー
ザが同軸上に集積されていないため、入射波長依存性の
小さい光レジスタメモリを構成することができる。ま
た、信号光を基板の上面あるいは下面より入射できるよ
うな構成も可能で、レンズ、光ファイバー等への結合が
容易となる。

【００３０】（３）複数の光レジスタメモリを同一基板
上に配置することでシリアル・パラレル、パラレル・シ
リアル、シリアル・シリアル信号変換機能を持たせるこ
とも可能である。

【００３１】（４）小型にモジュール化できるため、取
扱も容易となるとともに、他の装置への組み込みも可能
となるなどの利点があり、高速の光信号処理装置等に使
用することができる。

【図面の簡単な説明】

【図１Ａ】 本発明の実施例１の構成を示す斜視図、

【図１Ｂ】 図１Ａにおいて双安定半導体レーザの軸上
の断面図、

【図１Ｃ】 図１Ａにおいて光導波路に沿っての断面
図、

【図２Ａ】 本実施例１の双安定半導体レーザの光出力
の利得領域への注入電流依存性を示す図、

【図２Ｂ】 本実施例１の注入電流をＩＢに固定した場
合の光入出力特性を示す図

【図３Ａ】 本実施例１の活性層の吸収係数（利得）の
波長及び印加電圧依存性を模式的に示した図、

【図３Ｂ】 本実施例１のλ１に設定した場合の光ゲー
ト部及び光導波路の透過利得（損失）の印加電圧依存性
を示す図、

【図３Ｃ】 本実施例１のλ２に設定した場合の印加電
圧依存性を示す図、

【図３Ｄ】 本実施例１の光導波路が透過状態にある場
合に、しきい値近傍に電流注入された双安定半導体レー
ザを発振状態にするために必要な最小の光入力パワーの
波長依存性を示す図、

【図４】 本実施例１のメモリ動作における光導波路へ
の順方向印加電圧ＶＧ１、光ゲート部への順方向印加電
圧ＶＧ２、双安定半導体レーザの可飽和吸収領域への印
加電圧Ｖのタイミングを示す図、

【図５Ａ】 本発明の実施例２の双安定半導体レーザを
ＤＢＲ型とした光レジスタメモリの構成図、

【図５Ｂ】 図５Ａにおいて双安定半導体レーザの軸上
の断面図、

【図６】 本発明の実施例３の射光結合用グレーティン
グをクラッド層の一部に設けた光レジスタメモリの光導
波路の構成図、

【図７】 本発明の実施例４の４５度ミラー構造を設け
た光レジスタメモリの光導波路の構成図、

【図８Ａ】 本発明の実施例５の光レジスタメモリを同
一基板上に複数配置したアレイ型光レジスタメモリの構
成図、

【図８Ｂ】 本実施例５の信号変換の動作タイムチャー
ト、

【図９】 本発明の実施例６の光レジスタメモリを同一
基板上に複数配置したアレイ型光レジスタメモリの別の
構成例を示す図、

【図１０Ａ】 双安定半導体レーザの両端に光ゲートを
集積した従来の光レジスタメモリの構成を示す断面図、

【図１０Ｂ】 従来の光レジスタメモリの問題点を説明
するための図である。

【符号の説明】

Ｌ１，Ｌ３…双安定半導体レーザの利得部、Ｌ２…双安
定半導体レーザの可飽和吸収部、Ｇ１，Ｇ１’…光導波
路、Ｇ２…光ゲート部、ＢＬ…双安定半導体レーザ、１
０１…上面電極層、１０２…InGaAsPコンタクト層、１
０３…InP(p+)クラッド層、１０４…ＭＱＷ活性層、１
０５…InP(n)クラッド層、１０６…InP(n+)基板、１０
７…下面電極、１０８…グレーティング、１０９…分離
溝、１１０…低反射コーティング、ＥＧ，ＥＧ’…ゲー
ト電極、ＥＦ…可飽和領域電極、ＥＲ…利得領域電極、
Ｂ１，Ｂ５…ＤＢＲ部、Ｂ２，Ｂ４…双安定半導体レー
ザの利得部、Ｂ３…双安定半導体レーザの可飽和吸収
部、５０１…上面電極層、５０２…InGaAsPコンタクト
層、５０３…InP(p+)クラッド層、５０４…ＭＱＷ活性
層、５０５…InP(n)クラッド層、５０６…InP(n+)基
板、５０７…下面電極、５０８…グレーティング、５０
９…分離溝、５１０…低反射コーティング、５１１…In
GaAsP層、６０１…上面電極層、６０２…InGaAsPコンタ
クト層、６０３…InP(p+)クラッド層、６０４…ＭＱＷ
活性層、６０５…InP(n)クラッド層、６０６…InP(n+)
基板、６０７…下面電極、６０９…分離溝、６１０…低
反射コーティング、６１１…入射光結合用グレーティン
グ、７０１…上面電極層、７０２…InGaAsPコンタクト
層、７０３…InP(p+)クラッド層、７０４…ＭＱＷ活性
層、７０５…InP(n)クラッド層、７０６…InP(n+)基
板、７０７…下面電極、７０９…分離溝、７１０…低反
射コーティング、７１１…４５度ミラー構造、ＷＧ１…
光分配用光導波路、Ｇ１ｋ（ｋ＝１，２，…）…ｋ番目
の光レジスタメモリの光導波路、ＢＬｋ…ｋ番目の光レ
ジスタメモリの双安定半導体レーザ部、Ｇ２ｋ…ｋ番目
の光レジスタメモリの光ゲート部、ＷＧ２…光多重用光
導波路。

───────────────────────────────────────────────────── フロントページの続き (72)発明者 植之原 裕行 東京都千代田区内幸町一丁目１番６号 日本電信電話株式会社内 (58)調査した分野(Int.Cl.⁶，ＤＢ名) G02F 3/02 H01S 3/18

Claims (5)

(57)【特許請求の範囲】
1. 【請求項１】 可飽和吸収部と利得部とからなる多電極
   の分布帰還型双安定半導体レーザと、 前記分布帰還型双安定半導体レーザの可飽和吸収部に垂
   直又は所定角度を持って交差するとともに、メモリ書き
   込みのタイミングに応じて書き込み電圧が印加される電
   極を備える光導波路と、 前記分布帰還型双安定半導体レーザの片方の端部に設け
   られるとともに、メモリ読み出しのタイミングに応じて
   読み出し電圧が印加される電極を備える光ゲート部とを
   具備する ことを特徴とする光レジスタメモリ。
2. 【請求項２】 可飽和吸収部と利得部と分布反射部とか
   らなる多電極の分布反射型双安定半導体レーザと、 前記分布反射型双安定半導体レーザの可飽和吸収部に垂
   直又は所定角度を持って交差するとともに、メモリ書き
   込みのタイミングに応じて書き込み電圧が印加される電
   極を備える光導波路と 、前記分布反射型双安定半導体レーザの片方の端部に設け
   られるとともに、メモリ読み出しのタイミングに応じて
   読み出し電圧が印加される電極を備える光ゲート部とを
   具備する ことを特徴とする光レジスタメモリ。
3. 【請求項３】 前記光導波路の上面から光を導波路に結
   合するグレーティング、あるいは前記光導波路の下面か
   ら光を導波路に結合するミラー構造を付加したことを特
   徴とする請求項１または請求項２に記載された光レジス
   タメモリ。
4. 【請求項４】 前記双安定半導体レーザは、活性層に多
   重量子井戸構造を備えることを特徴とする請求項１ない
   し請求項３のいずれか１項に記載された光レジスタメモ
   リ。
5. 【請求項５】 前記請求項１ないし請求項４のいずれか
   １項に記載された光レジスタメモリを、同一基板上に複
   数個配置したことを特徴とするアレイ型光レジスタメモ
   リ。