Nothing Special   »   [go: up one dir, main page]

JP2548220B2 - Video signal processing device - Google Patents

Video signal processing device

Info

Publication number
JP2548220B2
JP2548220B2 JP62209672A JP20967287A JP2548220B2 JP 2548220 B2 JP2548220 B2 JP 2548220B2 JP 62209672 A JP62209672 A JP 62209672A JP 20967287 A JP20967287 A JP 20967287A JP 2548220 B2 JP2548220 B2 JP 2548220B2
Authority
JP
Japan
Prior art keywords
video signal
converter
voltage
input
clamp
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP62209672A
Other languages
Japanese (ja)
Other versions
JPS6451872A (en
Inventor
欣 西川
春生 山下
泰樹 松本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP62209672A priority Critical patent/JP2548220B2/en
Publication of JPS6451872A publication Critical patent/JPS6451872A/en
Application granted granted Critical
Publication of JP2548220B2 publication Critical patent/JP2548220B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Picture Signal Circuits (AREA)

Description

【発明の詳細な説明】 産業上の利用分野 本発明は映像信号をA/D変換する際等に必要なクラン
プ回路に関するもので、フレームメモリや、画像プリン
タのようなテレビ画面のハードコピー装置等に広く利用
できるものである。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a clamp circuit required when A / D converting a video signal, such as a frame memory or a hard copy device for a television screen such as an image printer. It is widely available.

従来の技術 第3図は映像信号処理装置の従来例を示すブロック図
である。また第4図は各部の信号波形を表わす波形図で
ある。第3図において301は負極性の同期信号を含んだ
映像信号kが入力される入力端子、302はこの映像信号
を適当な振幅に非反転増幅する非反転増幅器、303は入
力映像信号kから黒レベルのタイミングにパルスmを発
生するクランプパルス発生回路、304は非反転増幅器302
の出力1をフランプするクランプ手段、305はレベルシ
フトのない低出力インピーダンスのDCバッファ、306はD
Cバッファ305の出力の振幅を制限する振幅制限回路、30
7は振幅制限回路306の出力をA/D変換するA/D変換器であ
る。
2. Description of the Related Art FIG. 3 is a block diagram showing a conventional example of a video signal processing device. FIG. 4 is a waveform diagram showing the signal waveform of each part. In FIG. 3, 301 is an input terminal to which a video signal k including a negative sync signal is input, 302 is a non-inverting amplifier that non-inverts and amplifies this video signal to an appropriate amplitude, and 303 is black from the input video signal k. A clamp pulse generation circuit for generating a pulse m at a level timing, 304 is a non-inverting amplifier 302
Clamping means for flanking the output 1 of the, 305 is a DC buffer of low output impedance without level shift, and 306 is D
Amplitude limiting circuit that limits the output amplitude of C buffer 305, 30
Reference numeral 7 is an A / D converter for A / D converting the output of the amplitude limiting circuit 306.

また341はクランプ手段304を構成するコンデンサ、34
2はコンデンサ341の出力端子と電源の接地電圧とをパル
スmによってオンオフするアナログスイッチ、また36
1、362はDCバッファ307を構成する抵抗、363、364はエ
ミッタホロワで動作するトランジスタである。
Further, 341 is a capacitor that constitutes the clamp means 304, and 34
2 is an analog switch for turning on / off the output terminal of the capacitor 341 and the ground voltage of the power supply by a pulse m, and 36
Reference numerals 1 and 362 are resistors that form the DC buffer 307, and reference numerals 363 and 364 are transistors that operate as emitter followers.

入力端子301に加えられた映像信号kは、非反転増幅
器302によりA/D変換器307の入力電圧範囲に適合した電
圧にまで非反転増幅され、増幅された映像信号1はコン
デンサ341を通じてDCバッファ305に加えられる。クラン
プパルス発生回路303で入力映像信号黒レベルのタイミ
ングにアナログスイッチ342をオンするパルスmを発生
し、アナログスイッチ342によってコンデンサ341が充電
或は放電しコンデンサ341の出力端の電位nが接地電位
に等しくなる。黒レベルのタイミング以外ではアナログ
スイッチ342はオフとなりコンデンサ341に充電された電
圧は一定に保たれるので非反転増幅器302の出力1がコ
ンデンサ341の電圧だけ直流シフトされた形でDCバッフ
ァ305に入力される。DCバッファ305で低インピーダンス
変換された映像信号は振幅制限回路306で白のピーク電
圧をA/D変換器の正の基準電圧以下に制限されA/D変換器
307に入力される。A/D変換器の入力電圧範囲をできるだ
け大きくとったほうがS/Nの点で有利であるので、通常
は正の基準電圧をA/D変換器の正の電源電圧VCC(多くは
5〔V〕)と同電位にし負の基準電圧を0〔V〕に接地
して用いられる。従って映像信号の黒レベルから白のピ
ークまでの範囲がA/D変換される。
The video signal k applied to the input terminal 301 is non-inverted and amplified by the non-inverting amplifier 302 to a voltage suitable for the input voltage range of the A / D converter 307, and the amplified video signal 1 is DC-buffered through the capacitor 341. Added to 305. The clamp pulse generation circuit 303 generates a pulse m for turning on the analog switch 342 at the timing of the black level of the input video signal, the analog switch 342 charges or discharges the capacitor 341, and the potential n at the output end of the capacitor 341 becomes the ground potential. Will be equal. At times other than the black level timing, the analog switch 342 is turned off and the voltage charged in the capacitor 341 is kept constant. Therefore, the output 1 of the non-inverting amplifier 302 is input to the DC buffer 305 in the form of being DC-shifted by the voltage of the capacitor 341. To be done. The video signal converted to low impedance by the DC buffer 305 is limited by the amplitude limiting circuit 306 so that the white peak voltage is below the positive reference voltage of the A / D converter.
Input to 307. Since it is advantageous in terms of S / N to make the input voltage range of the A / D converter as large as possible, a positive reference voltage is usually used as the positive power supply voltage V CC of the A / D converter (often 5 [ V]) and the negative reference voltage is grounded to 0 [V]. Therefore, the range from the black level of the video signal to the white peak is A / D converted.

発明が解決しようとする問題点 従来例のような方法によると、DCバッファ305は黒レ
ベル付近すなわち0〔V〕付近の電位の信号をも低イン
ピーダンスで通す必要があり、トランジスタ364のエミ
ッタ電位が0〔V〕付近の電位まで振れるので、エミッ
タ抵抗362に十分な電流を流してやるためには単電源で
は構成は不可能で正負両極性の電源が必要である。従っ
てコストが高くなり、装置が大きくなり、重量も増すと
いう欠点がある。
Problems to be Solved by the Invention According to the method of the conventional example, the DC buffer 305 needs to pass a signal with a potential near the black level, that is, near 0 [V] with low impedance, and the emitter potential of the transistor 364 is Since it swings to a potential near 0 [V], a single power supply cannot be used to supply a sufficient current to the emitter resistor 362, and a power supply with positive and negative polarities is required. Therefore, there are disadvantages that the cost is high, the apparatus is large, and the weight is high.

或は、アナログスイッチのクランプ電位を基準電圧源
を用いて2〜3〔V〕にすれば負極性の電源がなくても
構成可能であるがA/D変換器のビット数を有効に使えな
いという問題がある。A/D変換器の負の基準電圧をクラ
ンプ電位と同電位にしてやればビット数を有効に使うこ
とができるが、A/D変換器のアナログ入力振幅が小さく
なるためS/Nが悪くなるという別の問題が生じる。また
クランプ電位作成のための新たな電圧源が必要である。
Alternatively, if the clamp potential of the analog switch is set to 2 to 3 [V] by using a reference voltage source, it can be configured without a negative power source, but the number of bits of the A / D converter cannot be used effectively. There is a problem. The number of bits can be effectively used by setting the negative reference voltage of the A / D converter to the same potential as the clamp potential, but the analog input amplitude of the A / D converter becomes smaller, which results in poor S / N. Another problem arises. In addition, a new voltage source is needed to create the clamp potential.

本発明はかかる点に鑑み、単電源で簡単に構成可能
で、S/Nがよく、A/D変換器のビット数を有効に使うこと
が可能な映像信号処理装置を提供することを目的とす
る。
In view of the above points, the present invention has an object to provide a video signal processing device that can be easily configured with a single power supply, has a good S / N, and can effectively use the number of bits of an A / D converter. To do.

問題点を解決するための手段 入力映像信号を反転増幅する、または入力反転映像信
号を非反転増幅する増幅器と、この増幅器に電圧をあた
える第1の電圧源と、この第1の電圧源からクランプ基
準電圧をつくる第2の電圧源と、前記増幅器の出力反転
映像信号の黒レベルを前記クランプ基準電圧にクランプ
するクランプ手段と、DCバッファと、DCバッファの出力
をA/D変換するA/D変換器とを備えたことにより、負極性
の電源が不用で、単電源でA/D変換器の前段のアナログ
信号処理回路を構成する。
Means for Solving the Problems An amplifier for inverting and amplifying an input video signal or for non-inverting amplification of an input inverting video signal, a first voltage source for applying a voltage to the amplifier, and a clamp from the first voltage source. A second voltage source for generating a reference voltage, a clamp means for clamping the black level of the inverted video signal output from the amplifier to the clamp reference voltage, a DC buffer, and an A / D converter for A / D converting the output of the DC buffer. Since the converter and the converter are provided, a negative power supply is unnecessary, and a single power supply constitutes an analog signal processing circuit in the preceding stage of the A / D converter.

作用 増幅器で入力映像信号をA/D変換器の入力範囲に適合
した振幅にまで増幅して反転した映像信号を得、第1の
電圧源でこの増幅器を動作させるための電圧を発生し、
第2の電圧源でクランプ基準電圧を発生し、クランプ手
段で前記反転映像信号の黒レベルをクランプ基準電圧に
クランプし、DCバッファで低インピーダンスの信号に変
換し、A/D変換器でデジタルデータに変換する。
The amplifier amplifies the input video signal to an amplitude suitable for the input range of the A / D converter to obtain an inverted video signal, and the first voltage source generates a voltage for operating this amplifier,
The second voltage source generates a clamp reference voltage, the clamp means clamps the black level of the inverted video signal to the clamp reference voltage, the DC buffer converts it into a low impedance signal, and the A / D converter converts the digital data. Convert to.

実施例 本発明の実施例を第1図に示す。また各部の信号波形
を第2図に示す。第1図において、101は正極性の映像
信号aが入力される端子、102はこの映像信号を適当な
振幅bにまで増幅する反転増幅器、103は入力映像信号
aから黒レベルのタイミングにパルスcを発生するクラ
ンプパルス発生回路、104は反転映像信号bをペデステ
ルクランプするクランプ手段、141はクランプ手段104を
構成するコンデンサ、142は同じくクランプ手段104を構
成するアナログスイッチ、105は直流レベルシフトのな
いDCバッファ、また151はDCバッファ105を構成する抵
抗、153、154はエミッタホロワで動作するトランジス
タ、152、155、156はそれぞれカレントミラー回路を構
成する抵抗およびトランジスタ、106はA/D変換器であ
る。
Embodiment An embodiment of the present invention is shown in FIG. The signal waveform of each part is shown in FIG. In FIG. 1, 101 is a terminal to which a positive video signal a is input, 102 is an inverting amplifier that amplifies this video signal to an appropriate amplitude b, and 103 is a pulse c from the input video signal a at a black level timing. , 104 is a clamp means for pedestal clamping the inverted video signal b, 141 is a capacitor which constitutes the clamp means 104, 142 is an analog switch which also constitutes the clamp means 104, and 105 is a DC level shift There is no DC buffer, 151 is a resistor that constitutes the DC buffer 105, 153 and 154 are transistors that operate as emitter followers, 152, 155, and 156 are resistors and transistors that configure a current mirror circuit, and 106 is an A / D converter. is there.

また107はこの映像信号処理装置を動作させるための
電圧VCCを発生する電圧源、108はクランプ基準電圧VCR
を発生する第2の電圧源である。
Further, 107 is a voltage source for generating a voltage V CC for operating this video signal processing device, and 108 is a clamp reference voltage V CR.
Is a second voltage source for generating.

端子101に加えられた映像信号aは反転増幅器102でA/
D変換器106の入力電圧範囲に適合した振幅に反転増幅さ
れた反転映像信号bとなり、コンデンサ141を通じてDC
バッファ105に加えられる。クランプパルス発生回路103
で入力映像信号の黒レベルのタイミングにアナログスイ
ッチ142をオンするパルスcを発生し、このパルスによ
ってコンデンサ141が充電或は放電し、出力単の電位d
がVCRに等しくなる。黒レベルのタイミング以外ではア
ナログスイッチ142はオフとなりコンデンサ141に充電さ
れた電圧は一定に保たれるので反転増幅器102の出力b
が直流シフトした形でDCバッファ105に入力される。DC
バッファ105の出力トランジスタ154にカレントミラーに
よる定電流回路で電流を流してやることによって0.3
〔V〕程度まで低インピーダンス出力が得られる。この
出力はA/D変換器106の入力端子に加えられ、A/D変換器1
06は0〔V〕からVCRまでをA/D変換するので出力を全ビ
ット反転してやることによって映像信号の黒レベルがデ
ジタルデータ0に対応するデジタル画像データが得られ
る。
The video signal a applied to the terminal 101 is A /
The inverted video signal b is inverted and amplified to have an amplitude suitable for the input voltage range of the D converter 106, and the DC signal is output through the capacitor 141.
It is added to the buffer 105. Clamp pulse generation circuit 103
Generates a pulse c for turning on the analog switch 142 at the timing of the black level of the input video signal, and the capacitor 141 is charged or discharged by this pulse, and the potential d of the output unit is
Is equal to V CR . The output b of the inverting amplifier 102 is output because the analog switch 142 is turned off and the voltage charged in the capacitor 141 is kept constant except at the black level timing.
Is input to the DC buffer 105 in a DC shifted form. DC
The output current of the output transistor 154 of the buffer 105 is 0.3
A low impedance output can be obtained up to about [V]. This output is applied to the input terminal of A / D converter 106, and A / D converter 1
Since 06 performs A / D conversion from 0 [V] to V CR , by inverting all bits of the output, digital image data whose black level of the video signal corresponds to digital data 0 can be obtained.

また入力端子101に過大な振幅のピーク電圧が加わっ
た場合はトランジスタ154がカットオフするのでピーク
リミッタの効果をあわせ持つことができる。通常の映像
信号の場合にはこのような過大な信号は含まれず、また
白の部分のピークがカットされても画像全体に与える影
響はほとんどなく記録系のダイナミックレンジの狭いプ
リンタ等においてはむしろ好都合である。
Further, when a peak voltage with an excessive amplitude is applied to the input terminal 101, the transistor 154 is cut off, so that it is possible to have the effect of a peak limiter. In the case of a normal video signal, such an excessive signal is not included, and even if the peak of the white part is cut, it has almost no effect on the entire image, which is rather convenient for a printer with a narrow dynamic range of the recording system. Is.

この実施例の構成によれば、負極性の電源を用いず
に、A/D変換器の入力振幅を大きくとることができるの
でS/Nが良く、かつA/Dコンバータの基準電圧範囲を入力
の最大振幅とほぼ一致させることができるのでビット数
を有効に使ってA/D変換することができるという長所を
持った信号処理装置を構成できる。
According to the configuration of this embodiment, the input amplitude of the A / D converter can be made large without using the negative power source, so that the S / N is good and the reference voltage range of the A / D converter is input. It is possible to configure a signal processing device having an advantage that A / D conversion can be performed by effectively using the number of bits because the maximum amplitude can be substantially matched.

発明の効果 本発明の構成によれば、負極性の電源を用いることな
く簡単な構成で、S/Nがよく、ビット数を有効に使ってA
/D変換することができるという長所を持った映像信号処
理装置を構成できる。
EFFECTS OF THE INVENTION According to the configuration of the present invention, the S / N is good and the number of bits is effectively used with a simple configuration without using a negative power source.
It is possible to configure a video signal processing device that has the advantage that it can perform / D conversion.

【図面の簡単な説明】[Brief description of drawings]

第1図は本発明の実施例における映像信号処理装置のブ
ロック図、第2図はその各部の信号波形を示す波形図、
第3図は映像信号処理装置の従来例のブロック図、第4
図はその各部の信号波形を示す波形図である。 101……映像信号入力端子、102……反転増幅器、103…
…クランプパルス発生回路、104……クランプ手段、105
……DCバッファ、106……A/D変換器、107……第1の電
圧源、108……第2の電圧源、141……コンデンサ、142
……アナログスイッチ、151および152……抵抗、153、1
54、155、156……トランジスタ。
FIG. 1 is a block diagram of a video signal processing device according to an embodiment of the present invention, and FIG. 2 is a waveform diagram showing signal waveforms of respective parts thereof,
FIG. 3 is a block diagram of a conventional example of a video signal processing device, and FIG.
The figure is a waveform diagram showing the signal waveform of each part thereof. 101 ... video signal input terminal, 102 ... inverting amplifier, 103 ...
… Clamp pulse generation circuit, 104 …… Clamping means, 105
... DC buffer, 106 ... A / D converter, 107 ... first voltage source, 108 ... second voltage source, 141 ... capacitor, 142
…… Analog switches, 151 and 152 …… Resistance, 153,1
54,155,156 …… Transistor.

Claims (2)

(57)【特許請求の範囲】(57) [Claims] 【請求項1】入力映像信号を反転増幅する、または入力
反転映像信号を非反転増幅する増幅器と、この増幅器に
電圧をあたえる第1の電圧源と、この第1の電圧源から
クランプ基準電圧をつくる第2の電圧源と、前記増幅器
の出力反転映像信号の黒レベルを前記クランプ基準電圧
にクランプするクランプ手段と、DCバッファと、DCバッ
ファの出力をA/D変換するA/D変換器とを備えた映像信号
処理装置。
1. An amplifier for inverting and amplifying an input video signal or for non-inverting amplification of an input inverting video signal, a first voltage source for applying a voltage to the amplifier, and a clamp reference voltage from the first voltage source. A second voltage source, a clamp means for clamping the black level of the inverted video signal output from the amplifier to the clamp reference voltage, a DC buffer, and an A / D converter for A / D converting the output of the DC buffer. Video signal processing device equipped with.
【請求項2】A/D変換器の正の基準電圧を前記クランプ
基準電圧に一致させたことを特徴とする特許請求の範囲
第1項記載の映像信号処理装置。
2. The video signal processing device according to claim 1, wherein a positive reference voltage of the A / D converter is made to coincide with the clamp reference voltage.
JP62209672A 1987-08-24 1987-08-24 Video signal processing device Expired - Fee Related JP2548220B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP62209672A JP2548220B2 (en) 1987-08-24 1987-08-24 Video signal processing device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP62209672A JP2548220B2 (en) 1987-08-24 1987-08-24 Video signal processing device

Publications (2)

Publication Number Publication Date
JPS6451872A JPS6451872A (en) 1989-02-28
JP2548220B2 true JP2548220B2 (en) 1996-10-30

Family

ID=16576695

Family Applications (1)

Application Number Title Priority Date Filing Date
JP62209672A Expired - Fee Related JP2548220B2 (en) 1987-08-24 1987-08-24 Video signal processing device

Country Status (1)

Country Link
JP (1) JP2548220B2 (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005094678A (en) * 2003-09-19 2005-04-07 Sanyo Electric Co Ltd Video signal processor and television receiver

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS58124373A (en) * 1982-01-21 1983-07-23 Nippon Hoso Kyokai <Nhk> Signal clamp method
JPS62164381A (en) * 1986-01-16 1987-07-21 Toshiba Corp Clamping circuit in analog/digital converter

Also Published As

Publication number Publication date
JPS6451872A (en) 1989-02-28

Similar Documents

Publication Publication Date Title
JPS6012826B2 (en) receiving circuit
JPH0783487B2 (en) Color video signal level control circuit
JP2000036748A5 (en)
JP2548220B2 (en) Video signal processing device
JP3142357B2 (en) Signal processing device
JP2722351B2 (en) Imaging signal processing device
JP2875431B2 (en) Noise reduction circuit
JPS6083408A (en) Current converting circuit
JPH0564036A (en) Gamma offset adjustment circuit
JPH0646287A (en) Video signal feedback clamp circuit
JPH0775336B2 (en) Optical receiver circuit
JPS6216585B2 (en)
JPH08139574A (en) Sawtooth wave signal generation circuit
JP3199323B2 (en) Signal output circuit
JPH07108014B2 (en) Image processing device
JPH0695742B2 (en) Video signal A / D converter
JPH05303828A (en) Hold distortion compensating circuit
JPS62102623A (en) Analog-digital conversion circuit
JPH05102853A (en) A/d conversion circuit
JPH08223001A (en) Rectangular wave signal generator
JPS63175582A (en) Signal processing circuit
JPS5918903B2 (en) blanking circuit
JPH04331979A (en) Clamp pulse circuit of video amplifier
JPH11164172A (en) Video signal processor
JPH05122437A (en) Image sensor driving circuit

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees