Nothing Special   »   [go: up one dir, main page]

JP2024073195A - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP2024073195A
JP2024073195A JP2022184284A JP2022184284A JP2024073195A JP 2024073195 A JP2024073195 A JP 2024073195A JP 2022184284 A JP2022184284 A JP 2022184284A JP 2022184284 A JP2022184284 A JP 2022184284A JP 2024073195 A JP2024073195 A JP 2024073195A
Authority
JP
Japan
Prior art keywords
region
active region
semiconductor device
trench
peripheral
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2022184284A
Other languages
English (en)
Inventor
貴史 内田
Takafumi Uchida
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fuji Electric Co Ltd
Original Assignee
Fuji Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuji Electric Co Ltd filed Critical Fuji Electric Co Ltd
Priority to JP2022184284A priority Critical patent/JP2024073195A/ja
Priority to CN202311277268.5A priority patent/CN118053905A/zh
Priority to US18/477,619 priority patent/US20240170570A1/en
Publication of JP2024073195A publication Critical patent/JP2024073195A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0692—Surface layout
    • H01L29/0696—Surface layout of cellular field-effect devices, e.g. multicellular DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7813—Vertical DMOS transistors, i.e. VDMOS transistors with trench gate electrode, e.g. UMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843—Source or drain regions of field-effect devices
    • H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
    • H01L29/0852—Source or drain regions of field-effect devices of field-effect transistors with insulated gate of DMOS transistors
    • H01L29/0856—Source regions
    • H01L29/0869—Shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H01L29/407—Recessed field plates, e.g. trench field plates, buried field plates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42356—Disposition, e.g. buried gate electrode
    • H01L29/4236—Disposition, e.g. buried gate electrode within a trench, e.g. trench gate electrode, groove gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42372—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out
    • H01L29/4238—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out characterised by the surface lay-out
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/66712—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/66734—Vertical DMOS transistors, i.e. VDMOS transistors with a step of recessing the gate electrode, e.g. to form a trench gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7803—Vertical DMOS transistors, i.e. VDMOS transistors structurally associated with at least one other device
    • H01L29/7804—Vertical DMOS transistors, i.e. VDMOS transistors structurally associated with at least one other device the other device being a pn-junction diode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7811—Vertical DMOS transistors, i.e. VDMOS transistors with an edge termination structure

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

【課題】ソースリング構造を適用した半導体装置において、ソースリング領域の一部に電流が集中することを防ぎ、素子が破壊に至ることを抑制できる半導体装置を提供する。【解決手段】主電流が流れる領域である活性領域１５０と、活性領域を囲む活性領域周縁部１６０と、活性領域周縁部を囲むエッジ終端領域１７０と、を有する半導体装置において、活性領域周縁部１６０は、半導体基板と、第１導電型のドリフト層２と、ドリフト層２の上面側に設けられた第２導電型のベース領域６と、ベース領域６の上面側に選択的に設けられた第１導電型のソース領域７と、選択的に設けられた第２導電型のコンタクト領域８を有し、少なくとも活性領域側の側壁がソース領域７に接し、ベース領域６を貫通するように設けられた周縁部トレンチ１５と、コンタクト領域８に接するように設けられたソースリング領域３０と、を備える。【選択図】図１

Description

本発明は、半導体装置に関する。
現在、高電圧や大電流を制御するパワー半導体装置の構成材料として、炭化珪素(ＳｉＣ)が注目を集めている。炭化珪素は化学的に安定した半導体材料であり、バンドギャップが３ｅＶと広く、高温でも半導体として極めて安定的に使用することができる。また、炭化珪素は最大電界強度がシリコンよりも１桁以上大きいため、オン抵抗を十分に小さくすることができる半導体材料として期待される。このため、炭化珪素の半導体を用いることにより、半導体装置の高耐圧化を図ることができる。
半導体装置として、炭化珪素を用い、活性領域と、活性領域の周囲を囲むゲートリング領域と、ゲートリング領域の周囲を囲むソースリング領域と、を備えることが特許文献１に記載されている。
特開２０２１－４４２７５号公報
ソースリング構造が設けられたＭＯＳＦＥＴ等の半導体装置において、ゲート電圧を印加してドレイン－ソース間を正バイアスとして電流が流れる際に、ソースリング領域の一部に電流が集中する虞がある。この電流が集中するのを防ぎ、破壊が生じにくくすることを目的とする。
上述した課題を解決するため、この発明にかかる半導体装置は次の特徴を有する。半導体装置は、上面および下面を有する半導体基板と、前記半導体基板の上面に設けられた、前記半導体基板より低不純物濃度の第１導電型の第１半導体層と、前記第１半導体層の上面側に設けられた第２導電型の第２半導体層と、前記第２半導体層の上面側の表面層に選択的に設けられた前記第１半導体層より高不純物濃度の第１導電型の第１半導体領域と、前記第２半導体層に接する第１ゲート絶縁膜と、前記第１ゲート絶縁膜の上面に設けられた第１ゲート電極と、前記第１ゲート電極上に設けられた層間絶縁膜と、前記第２半導体層および前記第１半導体領域に接する第１電極と、前記半導体基板の下面に接する第２電極と、を少なくとも備える活性領域と、前記活性領域を囲み、前記第２半導体層の上面側に設けられ、前記第２半導体層を貫通する周縁部トレンチと、前記周縁部トレンチを囲むソースリング領域と、を有する活性領域周縁部を有し、前記周縁部トレンチは、第２ゲート絶縁膜を介して、第２ゲート電極が前記周縁部トレンチ内部に設けられ、かつ前記第１電極の直下に形成されることを特徴とする。
また、この発明にかかる半導体装置は、上述した発明において、少なくとも前記周縁部トレンチの前記活性領域側の側壁と接するように、第１導電型の第１半導体領域が設けられることを特徴とする。
また、この発明にかかる半導体装置は、上述した発明において、前記周縁部トレンチは、前記活性領域を囲むように選択的に設けられることを特徴とする。
また、この発明にかかる半導体装置は、上述した発明において、前記周縁部トレンチ内の前記第２ゲート電極は、外周ゲート配線を介して、前記活性領域の前記第１ゲート電極と接続していることを特徴とする。
また、この発明にかかる半導体装置は、上述した発明において、前記外周ゲート配線は、前記活性領域を囲むように選択的に設けられることを特徴とする。
また、この発明にかかる半導体装置は、上述した発明において、前記外周ゲート配線はポリシリコンで構成されることを特徴とする。
また、この発明にかかる半導体装置は、上述した発明において、前記ソースリング領域は、前記周縁部トレンチを囲むように選択的に設けられ、任意の箇所で前記第１電極に接続することを特徴とする。
また、この発明にかかる半導体装置は、上述した発明において、前記活性領域周縁部の前記周縁部トレンチ底面を覆うように、前記第２半導体層より高濃度の第２導電型の第２半導体領域が設けられることを特徴とする。
また、この発明にかかる半導体装置は、上述した発明において、前記活性領域に活性領域トレンチを有し、前記活性領域トレンチの内部に沿い前記第１ゲート絶縁膜が設けられ、前記第１ゲート絶縁膜上に、トレンチ内部を埋め込むように、前記第１ゲート電極を設けることを特徴とする。
上述した発明によれば、活性領域周縁部に、活性領域を囲むようにソースリング領域が設けられている。ソースリング領域はソース電極と電気的に接続しており、半導体装置のオフ時にエッジ終端領域から活性領域へ流れ込む変位電流を、引き抜く機能を有している。また、ソースリング領域はソース電極と接続する面積を増加させることで、一定箇所での電流集中を緩和することが可能となる。また、活性領域周縁部にトレンチを設け、トレンチ周辺にチャネルを形成することで、半導体装置のオン時にソースリング領域直下のボディダイオードへの電流集中を緩和し、素子破壊の抑制を可能とする。
本発明によれば、半導体装置の動作時にソースリング部への電流集中を防ぎ、素子の破壊を抑制することができる半導体装置を提供することができる。
本発明の実施形態にかかる半導体装置の一例を示すＡ－Ａ線断面図である。 本発明の実施形態にかかる半導体装置の一例を示すＢ－Ｂ線断面図である。 本発明の実施形態にかかる半導体装置の上面図である。 本発明の実施形態にかかる半導体装置の上面拡大図である。 本発明における正バイアス印加時の半導体装置の等価回路図である。 比較例の半導体装置の構造を示すＡ－Ａ線断面図である。 比較例の半導体装置の構造を示すＢ－Ｂ線断面図である。 比較例の半導体装置の構造を示す上面図である。
以下に添付図面を参照して、この発明にかかる半導体装置の好適な実施の形態を説明する。本明細書および添付図面においては、ｎまたはｐを記した層や領域では、それぞれ電子または正孔が多数キャリアであることを意味する。また、ｎやｐに付す＋および－は、それぞれそれが付されていない層や領域よりも高不純物濃度および低不純物濃度であることを意味する。＋および－を含めたｎやｐの表記が同じ場合は近い濃度であることを示すが、濃度が同等とは限らない。なお、以下の実施の形態の説明および添付図面において、同様の構成には同一の符号を付し、重複する説明を省略する。
本明細書においては、半導体基板の深さ方向と平行な方向における一方の側を「上」、他方の側を「下」と称する。基板、層またはその他の部材の２つの主面のうち、一方の面を上面、他方の面を下面と称する。「上」、「下」の方向は、重力方向または半導体装置の実装時における方向に限定されない。
本明細書では、半導体基板の上面および下面に平行な直交軸をｘ軸およびｙ軸とする。また、半導体基板の上面及び下面と垂直な軸をｚ軸とする。本明細書では、ｚ軸の方向を深さ方向と称する場合がある。また、本明細書では、ｘ軸およびｙ軸を含めて、半導体基板の上面及び下面に平行な方向を、水平方向と称する場合がある。
半導体基板の深さ方向における中心から、半導体基板の上面までの領域を、上面側と称する場合がある。同様に、半導体基板の深さ方向における中心から、半導体基板の下面までの領域を下面側と称する場合がある。
本明細書において「同一」または「等しい」のように称した場合、製造ばらつき等に起因する誤差を含んでもよい。当該誤差は、例えば１０％以内である。
（実施の形態１）
実施の形態１にかかる半導体装置は、シリコン(Ｓｉ)よりもバンドギャップが広い半導体(以下、ワイドバンドギャップ半導体)を用いて構成される。この実施の形態１にかかる半導体装置の構造について、ワイドバンドギャップ半導体として例えば炭化珪素(ＳｉＣ)を用いた場合について説明する。半導体装置は、炭化珪素(ＳｉＣ)に代えて、例えば窒化ガリウム(ＧａＮ)、酸化ガリウム(Ｇａ２Ｏ３)、ダイヤモンド(Ｃ)、又は窒化アルミニウム(ＡｌＮ)等としてもよい。図１は実施の形態１にかかる半導体装置の断面図である。図３は実施の形態１にかかる半導体装置の平面図であり、図３のＡ－Ａ線断面が図１である。また、図２は図３のＢ－Ｂ線断面である。図１において、活性領域１５０では半導体装置の隣接する２つのセルのみを示し、半導体基板中央部側に隣接する半導体装置の他のセルを図示省略する。
本発明における半導体装置は半導体基板１を備えている。半導体基板１は半導体材料で形成された基板であり、一例として、半導体基板１は炭化珪素基板である。半導体基板は上面視において端辺１８０を有する。本明細書で単に上面視と称した場合、半導体基板１の上面側から見ることを意味している。本例の半導体基板１は上面視において互いに向かい合う２組の端辺１８０を有する。図３においてｘ軸およびｙ軸は、いずれかの端辺１８０と平行である。またｚ軸は半導体基板１の上面と垂直である。
半導体装置はｎ型の半導体基板１の上面側に半導体基板１より低不純物濃度のｎ型のドリフト層２を備える。また、半導体基板１の下面と接する領域にドレイン電極１３が設けられている。
活性領域１５０には、例えば、ＭＯＳＦＥＴ（Ｍｅｔａｌ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ Ｆｉｅｌｄ Ｅｆｆｅｃｔ Ｔｒａｎｓｉｓｔｏｒ：絶縁ゲート型電界効果トランジスタ）等のトランジスタ素子を含む。活性領域１５０は半導体装置が動作した際に深さ方向に電流が流れる領域であり、周囲を活性領域周縁部１６０に囲まれている。活性領域１５０の半導体基板上面側には、ソース電極１２が設けられている。ソース電極１２は、例えば活性領域１５０の全面を覆う。
半導体装置は、活性領域１５０を囲むように活性領域周縁部１６０が設けられる。活性領域周縁部１６０は、活性領域１５０とエッジ終端領域１７０とをつなぐ領域であり、ソースリング領域３０を含む。
活性領域周縁部１６０の外周と、端辺１８０との間に設けられるエッジ終端領域１７０は、上面側の電界集中を緩和して耐圧を保持するための領域である。エッジ終端領域１７０には、例えば接合終端（ＪＴＥ：Ｊｕｎｃｔｉｏｎ Ｔｅｒｍｉｎａｔｉｏｎ Ｅｘｔｅｎｓｉｏｎ）構造を構成するｐ型領域や、ガードリング、フィールドプレート、またはリサーフ等の耐圧構造が設けられる。耐圧とは、素子が誤動作や破壊を起こさずに加えることができる限界の電圧である。
図３において、半導体基板のおもて面上には、活性領域周縁部１６０とエッジ終端領域１７０との境界の一部で、かつ、ソース電極１２と分離してメイン半導体装置のゲート電極パッド２００が設けられる。半導体装置は半導体基板１の上方に１つ以上のパッドを有してよい。各パッドは、端辺１８０の近傍に配置されている。端辺１８０の近傍とは、上面視における端辺１８０とソース電極１２との間を指す、また、半導体装置はポリシリコン等で形成された不図示の温度センス部や、活性領域１５０に設けられた不図示の電流検出部を備えてもよい。
また、各パッドは半導体装置の実装時において、ワイヤ等の配線を通じて外部の回路に接続されてもよい。
ゲート電極パッド２００は、活性領域周縁部１６０に設けられた、後述する周縁部トレンチ１５と、外周ゲート配線２２を介して、活性領域１５０のすべての第１ゲート電極１０ａと電気的に接続されている。周縁部トレンチ１５は活性領域周縁部１６０において、活性領域１５０を取り囲むように設けられる。
また、活性領域周縁部１６０には、ソース電極１２と、エッジ終端領域１７０との間に、活性領域１５０を囲むようにソースリング領域３０が設けられる。ソースリング領域３０は、ソース電極１２と任意の箇所で接続しており、ソース電極１２の電位（ソース電位）に固定されている。ソースリング領域３０は半導体装置のオフ時に、エッジ終端領域１７０から活性領域１５０に流れ込むホール電流を引き抜く機能を有する。
図１における半導体装置は、例えば半導体基板の上面側にトレンチ構造のＭＯＳゲートを備えたＭＯＳＦＥＴである。活性領域１５０にＭＯＳゲートが設けられ、ＭＯＳゲートはｐ型ベース層６、ｎ+型ソース領域７、ｐ++型コンタクト領域８、活性領域トレンチ１４、第１ゲート絶縁膜９ａ、および第１ゲート電極１０ａで構成される。
活性領域トレンチ１４は、半導体基板の上面から深さ方向にｐ型ベース層６を貫通して、ｎ+型高濃度領域５（ｎ+型高濃度領域５が設けられていない場合はｎ型ドリフト層２）に達する。活性領域トレンチ１４は、活性領域トレンチ１４の内壁に沿って第１ゲート絶縁膜９ａが設けられ、第１ゲート絶縁膜９ａ上に活性領域トレンチ１４の内部に埋め込むように第１ゲート電極１０aが設けられる。
ｎ型ドリフト層２の上面側の表面層に、ｐ型ベース層６に接するようにｎ+型高濃度領域５が設けられてもよい。このｎ+型高濃度領域５は、例えば、活性領域トレンチ１４の側壁を覆うように水平方向に設けられる。
ｎ+型高濃度領域５は、ｐ型ベース層６との界面から、活性領域トレンチ１４の底面よりも半導体基板１側に深い位置に達していてよい。ｎ+型高濃度領域５の内部には、第１ｐ+型ベース領域３、第２ｐ+型ベース領域４がそれぞれ選択的に設けられてもよい。第１ｐ+型ベース領域３は、隣り合う活性領域トレンチ１４間に、第２ｐ+型ベース領域４および活性領域トレンチ１４と離して設けられ、かつｐ型ベース層６に接する。第１ｐ+型ベース領域３は、上部第１ｐ+型ベース領域３ｂと下部第１ｐ+型ベース領域３ａとに分けて不純物濃度と幅を変えてもよいし、１つの領域としてもよい。第２ｐ+型ベース領域４は、活性領域トレンチ１４の底面および底面コーナー部の内少なくとも底面を覆う。活性領域トレンチ１４の底面コーナー部とは、活性領域トレンチ１４の底面と側壁の境界である。
ｐ型ベース層６の内部には、ｎ+型ソース領域７が選択的に設けられている。ｎ+型ソース領域７と接するようにｐ++型コンタクト領域８が選択的に設けられてもよい。ｎ+型ソース領域７は、活性領域トレンチ１４の側壁の第１ゲート絶縁膜９ａに接し、活性領域トレンチ１４の側壁の第１ゲート絶縁膜９ａを介して第１ゲート電極１０ａに対向する。
活性領域トレンチ１４は、Ａ-Ａ線断面において互いに離間して複数設けられ、隣接する活性領域トレンチ１４の間隔は同一であってよい。
また、隣接する活性領域トレンチ１４の間隔は、活性領域の最外周に存在する活性領域トレンチ１４と、周縁部トレンチ１５との間隔と異なってよく、同一であってもよい。
また、トレンチ間の間隔が異なる箇所において、活性領域１５０寄りのトレンチから、エッジ終端領域１７０寄りの領域を活性領域周縁部１６０としてもよい。
また、活性領域１５０の最外周に設けられる活性領域トレンチ１４において、ｎ+型ソース領域７はエッジ終端領域側に設けられなくてもよい。
また、活性領域１５０の最外周に設けられる活性領域トレンチ１４の、ｎ+型ソース領域７が設けられない側壁からエッジ終端領域１７０寄りの領域を活性領域周縁部１６０としてもよい。
層間絶縁膜１１は、第１ゲート電極１０ａおよび後述する活性領域周縁部１６０の第２ゲート電極１０ｂを覆うように、半導体基板上面の全面に設けられる。
活性領域１５０においてソース電極１２は、コンタクトホールを介してｎ+型ソース領域７にオーミック接触し、かつ層間絶縁膜１１により第１ゲート電極１０aと電気的に絶縁されている。なお、ｐ++型コンタクト領域８が設けられている場合、ソース電極１２はｐ++型コンタクト領域８とオーミック接触する。
半導体基板１の裏面に、ドレイン電極となる裏面電極１３が設けられている。裏面電極１３の下面側にはドレイン電極パッド（不図示）が設けられてよい。
ゲート電極パッド２００には、ゲート電圧が印加される。ゲート電極パッド２００は、活性領域１５０の活性領域トレンチ１４内の第１ゲート電極１０ａと電気的に接続される。半導体装置は、ゲート電極パッド２００と第１ゲート電極１０ａとを接続するゲート配線を備えてよい。
本例のゲート配線は、外周ゲート配線２２を有してもよい。外周ゲート配線２２は、上面視において活性領域１５０とエッジ終端領域１７０との間の、活性領域周縁部１６０に配置されている。本例の外周ゲート配線２２は、上面視において活性領域１５０を囲むように、半導体基板１の上方、層間絶縁膜１１に選択的に設けられている。例えば、外周ゲート配線２２をｙ軸と平行な方向にのみ形成し、ｘ軸方向には設けなくてもよい。
すべての第１ゲート電極１０aと、活性領域周縁部１６０の第２ゲート電極１０ｂおよび外周ゲート配線２２は、ゲート電極パッド２００と電気的に接続する。
半導体装置は活性領域１５０に、ゲートランナー２２０を設けてもよい。ゲートランナー２２０は、ゲート電極パッド２００と活性領域１５０の第１ゲート電極１０ａとを接続する。活性領域１５０にゲートランナー２２０を設けることで、ゲート電極パッド２００から第１ゲート電極１０aへの配線長の違いによる動作のばらつきを低減できる。
外周ゲート配線２２およびゲートランナー２２０は、不純物がドープされたポリシリコン等の半導体で形成された配線や、アルミニウム等を含む金属配線でもよい。
半導体装置は、上面視において、活性領域周縁部１６０と端辺１８０との間に、エッジ終端領域１７０を備える。半導体基板１のおもて面にエッジ終端領域１７０を活性領域１５０よりも低くした段差が形成され、ｐ型ベース層６、およびｎ+型ソース領域７は除去される。また、エッジ終端領域１７０には、接合終端（ＪＴＥ：Ｊｕｎｃｔｉｏｎ Ｔｅｒｍｉｎａｔｉｏｎ Ｅｘｔｅｎｓｉｏｎ）構造を構成するｐ型領域や、ガードリング、フィールドプレート、リサーフ等の構造のうち少なくとも一つを備えてよい。本例では、第１ＪＴＥ領域５０、第２ＪＴＥ領域５１は、それぞれｎ型ドリフト層２の上面側に、層間絶縁膜１１と接するように選択的に設けられている。
半導体装置は、活性領域周縁部１６０において、半導体基板１の上面側に、ソース電極１２を囲む形状で、ソースリング領域３０を有してよい。ソースリング領域３０は、ソースリング領域３０の下面がｐ++型コンタクト領域８と接するように設けられ、ｎ+型ソース領域７に接するように設けられてもよい。
ソースリング領域３０は、活性領域１５０のソース電極１２の電位（ソース電位）に固定される。ソースリング領域３０は、半導体装置のオフ時にエッジ終端領域１７０から活性領域１５０へ流れ込むホール電流を、ｐ型ベース層６を経由して引き抜く機能を有する。また、ソースリング領域３０は、ソース電極１２と任意の箇所（不図示）で接続する。ソース電極１２とソースリング領域３０の接続箇所は、電流集中を防ぐため広範囲で接続することが望ましい。
また、ソースリング領域３０はソース電極１２の周囲を囲むように、選択的に設けられてもよい。例えば、図１においてｘ軸と平行な方向にのみソースリング領域３０を形成し、ｘ軸と垂直な方向にはソースリング領域３０を設けなくてもよい。
ソースリング領域３０は、その全域においてソース電極１２と接続してもよい。例えば、ソース電極１２とソースリング領域３０との間の層間絶縁膜１１の上面側に、金属等により形成した電極により接続してよく、ソース電極１２をエッジ終端領域１７０の方向に延伸することでソースリング領域３０としてもよい。
活性領域周縁部１６０では、ソースリング領域３０の活性領域側に周縁部トレンチ１５が設けられる。周縁部トレンチ１５は、活性領域１５０を囲むように配置される。周縁部トレンチ１５は、半導体基板の上面から深さ方向にｐ型ベース層６を貫通して、ｎ+型高濃度領域５（ｎ+型高濃度領域５が設けられていない場合はｎ型ドリフト層２）に達する。
周縁部トレンチ１５の内部には、周縁部トレンチ１５の内壁に沿って第２ゲート絶縁膜９ｂが設けられ、第２ゲート絶縁膜９ｂ上に周縁部トレンチ１５の内部に埋め込むように第２ゲート電極１０ｂが構成される。第２ゲート電極１０ｂは層間絶縁膜１１に覆われている。層間絶縁膜１１には、層間絶縁膜１１を深さ方向に貫通して第２ゲート電極１０ｂに達するコンタクトホールが形成されており、コンタクトホール内はゲート配線電極(不図示)が埋め込まれゲート電極パッド２００に電気的に接続する。
周縁部トレンチ１５は、Ａ-Ａ線断面において活性領域１５０の活性領域トレンチ１４と同一の構造を有してよい。周縁部トレンチ１５の深さ方向における長さと、水平方向の幅は、活性領域トレンチ１４の深さ方向の長さと、水平方向の幅と同一であってよく、異なっていてもよい。
また、活性領域トレンチ１４の少なくとも底面及び底面コーナー部に設けられる第２ｐ+ベース層４は、周縁部トレンチ１５においても設けられてよい。
周縁部トレンチ１５に設けられる第２ｐ+ベース層４は、周縁部トレンチ１４に設けられる第２Ｐ+ベース層４の不純物濃度と同一であってよく、異なっていてもよい。
また、活性領域トレンチ１４の側面に設けられるｎ+型高濃度領域５は、活性領域トレンチ１４の両側面に設けられてよい。また、ｎ+型高濃度領域５は、半導体基板１の上面と平行な方向において、活性領域トレンチ１４と接する面と反対側に、第１ｐ+型ベース層３と接する界面を有してよい。この、活性領域トレンチ１４を挟み対向する界面間の距離をｔ１とする。ｎ+型高濃度領域５は、ｐ型ベース層６から注入された多数キャリアが拡散で移動する領域であり、この多数キャリアの広がり抵抗を低減させる、いわゆる電流拡散領域（ＣＳＬ：Ｃｕｒｒｅｎｔ Ｓｐｒｅａｄｉｎｇ Ｒｅｇｉｏｎ）ともいう。
活性領域周縁部１６０において、周縁部トレンチ１５の両側壁に隣接するｎ型ドリフト層２は、周縁部トレンチ１５と接する面と反対側に第１ｐ+型ベース層３との界面を有してよい。周縁部トレンチ１５を挟み対向するｎ型ドリフト層２と、第１ｐ+型ベース層３との界面間の距離をｔ２とする。
活性領域周縁部１６０における界面間の距離ｔ２は、活性領域１５０における界面間の距離ｔ１と異なってもよい。活性領域周縁部１６０においては、半導体装置の耐圧を保持するため、ｎ型ドリフト層２と、第１ｐ+型ベース層３との界面間距離ｔ２は、活性領域１５０におけるｎ+型高濃度層５と第１ｐ+型ベース層３との界面間距離ｔ１より狭いことが望ましい。
図２は本発明にかかる半導体装置のＢ-Ｂ線断面である。活性領域トレンチ１４は、周縁部トレンチ１５の活性領域側で折り返す構造である。Ｂ-Ｂ線断面は折り返し地点の構造を示したものである。
Ｂ-Ｂ線断面において、周縁部トレンチ１５はＡ-Ａ線断面と同様の構造を有してよい。また、ゲートパッド２００に接続した第２ゲート電極１０ｂは、外周ゲート配線２２を介してすべての第１ゲート電極１０ａと接続してよい。
半導体装置のオン時は、活性領域側のｐ++型コンタクト領域８とｎ型ソース領域７において形成されるｐｎ接合と、周縁部トレンチ１５の内部の第２ゲート電極１０ｂにより形成されるチャネルに、ソース電極１２からドレイン電極１３に向かう電流が流れる。この電流の経路は、図１および２の周縁部側ゲート正バイアス時電流経路Ｉ１ａと、活性領域側ゲート正バイアス時電流経路Ｉ１ｂで示した。
図１に示すように、周縁部トレンチ１５を設け、周縁部トレンチ１５周辺にチャネルを形成することにより、ソースリング領域３０直下のｐ+型コンタクト領域３と、ｎ型ドリフト領域２とで形成されるボディダイオード５０２の起動を抑制し、半導体装置の破壊を防止できる。
図１、２には、周縁部ゲート負バイアス時電流経路Ｉ２a、および活性領域側ゲート負バイアス時電流経路Ｉ２ｂを点線で示した。周縁部ゲート負バイアス時電流経路Ｉ２ａは、半導体装置のオフ時にエッジ終端領域から活性領域へ流れ込む変位電流がソースリング領域３０に集中する。
しかしながら、上記のソースリング３０と、ソース電極１２の接続面積を増やす構造とすることで、ソースリング領域３０とソース電極１２の接続箇所でゲート負バイアス時に電流が周縁部に集中することを抑制できる。
また、周縁部トレンチ１５のエッジ終端領域１７０寄りの側壁に接する、第１ｐ+型ベース層３をさらに設けることにより、半導体装置のオン時にソースリング領域３０から周縁部トレンチ１５の側壁を経由するチャネルを形成せず、ソースリング領域３０への電流集中をより抑制できる。
図４は、図３の点線３００で囲んだ部分を拡大した上面図である。活性領域１５０の活性領域トレンチ１４は、互いに離間して設けられており、トレンチ長手方向の端部で、隣接するトレンチを繋げて折り返す形状としてもよい。活性領域トレンチ１４は、図１のｘ軸方向に平行に延伸する直線状(ストライプ状)の平面パターンを有してよい。図４のＡ－Ａ線は、図１に対応しており、Ｂ－Ｂ線は図２に対応している。
図５は、本発明にかかる半導体装置のオン時における等価回路図である。半導体装置のオン時は、活性領域１５０のｐ++型コンタクト領域８とｎ型ソース領域７において形成されるｐｎ接合と、活性領域トレンチ１４の内部の、第１ゲート電極１０ａにより形成されるチャネルと、第１ｐ+型ベース層３とｎ型ドリフト層２により形成される活性領域側ボディダイオード５０１を経由して、ソース電極１２からドレイン電極１３に向かう電流Ｉ１aが流れる。また活性領域周縁部において、電極１０ｂにより形成されるチャネルと、ソースリング３０の直下の第１ｐ+型ベース層３とｎ型ドリフト層２との間に形成されるボディダイオード５０２を経由してソース電極１２から、ドレイン電極１３に向かう電流Ｉ１ｂが流れる。活性領域周縁部にチャネルを形成することにより、ソースリング直下のｐ+型コンタクト領域３と、ｎ型ドリフト領域２とで形成される活性領域周縁部側ボディダイオード５０２に流れる電流を抑制することができる。
図６、図７、図８は比較例としての構造を示したものである。また、図５に記載の本発明にかかる半導体装置のオン時の等価回路図を含めて、比較例の動作を説明する。なお、先行文献記載の構造は、活性領域１１５０と、エッジ終端領域１１７０に関して本発明にかかる半導体装置と同様の構造を有する。
活性領域周縁部１１６０は、半導体基板１００１の上面側に、ゲートリング領域１０２０と、ソースリング領域１０３０と、を備える。ゲートリング領域１０２０は、活性領域１１５０を囲むように設けられ、外周ゲート配線１０２２を介して、活性領域１１５０のすべての第１ゲート電極１０１０ａに電気的に接続される。
活性領域１１５０は、半導体基板１００１の上面側に、ゲートランナー１２２０が設けられている。ゲートランナー１２２０は、ゲート配線（不図示）を介して、すべての第１ゲート電極１０１０ａに接続される。
また、ゲートリング領域１０２０と、ゲートランナー１２２０は、半導体基板１００１の上面側のソース電極１０１２と、端辺１１８０との間に設けられるゲート電極パッド１２００と電気的に接続している。
前記ソースリング領域１０３０は、前記ゲートリング領域１０２０を囲むように設けられる。前記ソースリング領域１０３０は、コンタクトメタル１０３１を介してｐ++コンタクト層１００８と接続する。
ソース電極１０１２とソースリング１０３０の接続箇所は、ゲート電極パッド１２００が配置される至近の端辺１１８０と対向する端辺１１８０側にソース電極接続領域１０９０が設けられる。比較例とした構造では、ソースリング領域１０３０と、ソース電極１０１２との間にゲートリング領域１０２０が設けられており、ソース電極とソースリングを接続する箇所がソース電極接続領域１０９０に限られる。そのため、半導体装置のオフ時にソースリング領域１０３０と、ソース電極１０１２との間に形成されたソース電極接続領域１０９０に電流が集中し、破壊に至るおそれがあった。
また、比較例とした半導体装置は、半導体装置のオン時に活性領域１１５０のｐ++型コンタクト領域１００８直下の第１ｐ+型ベース領域１００３と、ｎ型ドリフト領域１００２との間に形成される活性領域側ボディダイオード５０１より、活性領域周縁部１１６０において、ソースリング直下の第１ｐ+型ベース層１００３と、ｎ型ドリフト層１００２と、で形成される活性領域周縁部側ボディダイオード５０２が起動しやすくなる場合があった。
そのため、比較例とした半導体装置では半導体装置のオン時において活性領域周縁部側ボディダイオード５０２が起動した場合、ソース電極１０１２とソースリング領域１０３０との接続箇所である、ソース電極接続領域１０９０に電流が集中し、装置が破壊に至る可能性があった。
本発明にかかる半導体装置によれば、活性領域周縁部１６０に周縁部トレンチを設け、周縁部トレンチ周辺にチャネルを形成し、ソースードレイン間の電流経路を設けることで、半導体装置のオン時にソースリング領域３０への電流集中を緩和することができる。また、ソースリング領域３０はソース電極１２と任意の箇所で接続が可能であり、接続面積を増加させることで、半導体装置のオフ時にエッジ終端領域から活性領域へ流れ込む変位電流の一定箇所での集中を緩和し、半導体装置の破壊を抑制することができる。
実施形態にかかる半導体装置としてＭＯＳＦＥＴを例示したが、図１及び図２に示したＭＯＳＦＥＴのｎ+型ドレイン領域２をｐ+型のコレクタ領域とした構成の絶縁ゲート型バイポーラトランジスタ（ＩＧＢＴ）にも適用可能である。ＩＧＢＴとしては、ＩＧＢＴ単体の他、逆導通型ＩＧＢＴ（ＲＣ－ＩＧＢＴ）や逆阻止絶縁ゲート型バイポーラトランジスタ（ＲＢ－ＩＧＢＴ）にも適用可能である。
以上のように、本発明にかかる半導体装置は、産業用機械や自動車等に用いられる電力変換用装置や電源装置等に使用されるパワー半導体装置に有用である。
１、１００１ ｎ+型半導体基板
２、１００２ ｎ型ドリフト層
３、１００３ 第１ｐ+型ベース領域
３ａ、１００３ａ 下部第１ｐ+型ベース領域
３ｂ、１００３ｂ 上部第１ｐ+型ベース領域
４、１００４ 第２ｐ+型ベース領域
５、１００５ n+型高濃度領域
６、１００６ p型ベース層
７、１００７ n+型ソース領域
８、１００８ p++型コンタクト領域
９ａ、１００９ａ 第１ゲート絶縁膜
９ｂ、１００９ｂ 第２ゲート絶縁膜
１０ａ、１０１０ａ 第１ゲート電極
１０ｂ、１０１０ｂ 第２ゲート電極
１１、１０１１ 層間絶縁膜
１２、１０１２ ソース電極
１３、１０１３ 裏面電極
１４、１０１４ 活性領域トレンチ
１５ 周縁部トレンチ
１０２０ ゲートリング領域
１０２１ コンタクトメタル層１
２２、１０２２ 外周ゲート配線
３０、１０３０ ソースリング領域
１０３１ コンタクトメタル層２
５０、１０５１ 第１JTE領域
５１、１０５１ 第２JTE領域
５２、１０５２ ｎ+型ストッパー領域
１０９０ ソースリング接続領域
１５０、１１５０ 活性領域
１６０、１１６０ 活性領域周縁部
１７０、１１７０ エッジ終端領域
２００、１２００ ゲート電極パッド
２２０、１２２０ ゲートランナー
３００ 半導体装置上面拡大図
５０１ 活性領域側ボディダイオード
５０２ 活性領域周縁部側ボディダイオード
Ｒｄ１ ドリフト抵抗１
Ｒｄ２ ドリフト抵抗２
Ｉ１ａ 周縁部ゲート正バイアス時電流経路
Ｉ１ｂ 活性領域側ゲート正バイアス時電流経路
Ｉ２ａ 周縁部ゲート負バイアス時電流経路
Ｉ２ｂ 活性領域側ゲート負バイアス時電流経路

Claims (9)

  1. 上面および下面を有する半導体基板と、前記半導体基板の上面に設けられた、前記半導体基板より低不純物濃度の第１導電型の第１半導体層と、前記第１半導体層の上面側に設けられた第２導電型の第２半導体層と、前記第２半導体層の上面側の表面層に選択的に設けられた前記第１半導体層より高不純物濃度の第１導電型の第１半導体領域と、前記第２半導体層に接する第１ゲート絶縁膜と、前記第１ゲート絶縁膜の上面に設けられた第１ゲート電極と、前記第１ゲート電極上に設けられた層間絶縁膜と、前記第２半導体層および前記第１半導体領域に接する第１電極と、前記半導体基板の下面に接する第２電極と、を少なくとも備える活性領域と、前記活性領域を囲み、前記第２半導体層の上面側に設けられ、前記第２半導体層を貫通する周縁部トレンチと、前記周縁部トレンチを囲むソースリング領域と、を有する活性領域周縁部を有し、前記周縁部トレンチは、第２ゲート絶縁膜を介して、第２ゲート電極が前記周縁部トレンチ内部に設けられ、かつ前記第１電極の直下に形成されることを特徴とする半導体装置。
  2. 前記活性領域周縁部において、少なくとも前記周縁部トレンチの前記活性領域側の側壁と接するように、第１導電型の第１半導体領域が設けられることを特徴とする請求項１に記載の半導体装置。
  3. 前記周縁部トレンチは、前記活性領域を囲むように選択的に設けられることを特徴とする請求項１または２に記載の半導体装置。
  4. 前記周縁部トレンチ内の前記第２ゲート電極は、外周ゲート配線を介して、前記活性領域の前記第１ゲート電極と接続していることを特徴とする請求項１または２に記載の半導体装置。
  5. 前記外周ゲート配線は、前記活性領域を囲むように選択的に設けられることを特徴とする請求項４に記載の半導体装置。
  6. 前記外周ゲート配線は、ポリシリコンで構成されることを特徴とする請求項５に記載の半導体装置。
  7. 前記ソースリング領域は、前記周縁部トレンチを囲むように選択的に設けられ、任意の箇所で前記第１電極に接続することを特徴とする請求項１または２に記載の半導体装置。
  8. 前記周縁部トレンチにおいて、前記周縁部トレンチの底面を覆うように、前記第２半導体層より高濃度の第２導電型の第２半導体領域が設けられることを特徴とする請求項１または２に記載の半導体装置。
  9. 前記活性領域に活性領域トレンチを有し、前記活性領域トレンチの内部に沿い前記第１ゲート絶縁膜が設けられ、前記第１ゲート絶縁膜上に、トレンチ内部を埋め込むように、前記第１ゲート電極を設けることを特徴とする請求項１または２に記載の半導体装置。
JP2022184284A 2022-11-17 2022-11-17 半導体装置 Pending JP2024073195A (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2022184284A JP2024073195A (ja) 2022-11-17 2022-11-17 半導体装置
CN202311277268.5A CN118053905A (zh) 2022-11-17 2023-09-28 半导体装置
US18/477,619 US20240170570A1 (en) 2022-11-17 2023-09-29 Semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2022184284A JP2024073195A (ja) 2022-11-17 2022-11-17 半導体装置

Publications (1)

Publication Number Publication Date
JP2024073195A true JP2024073195A (ja) 2024-05-29

Family

ID=91047303

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2022184284A Pending JP2024073195A (ja) 2022-11-17 2022-11-17 半導体装置

Country Status (3)

Country Link
US (1) US20240170570A1 (ja)
JP (1) JP2024073195A (ja)
CN (1) CN118053905A (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20230395594A1 (en) * 2022-06-02 2023-12-07 Nanya Technology Corporation Method for fabricating semiconductor device with guard ring
US20230395593A1 (en) * 2022-06-02 2023-12-07 Nanya Technology Corporation Semiconductor device with guard ring

Also Published As

Publication number Publication date
US20240170570A1 (en) 2024-05-23
CN118053905A (zh) 2024-05-17

Similar Documents

Publication Publication Date Title
JP4839519B2 (ja) 半導体装置
US6825565B2 (en) Semiconductor device
US10504785B2 (en) Semiconductor device
JP6780777B2 (ja) 半導体装置
US11195941B2 (en) Semiconductor device
US11195908B2 (en) Semiconductor device with carrier lifetime control
JP7077648B2 (ja) 半導体装置
CN108604598B (zh) 半导体装置
US20240170570A1 (en) Semiconductor device
WO2017064887A1 (ja) 半導体装置
JP2024019464A (ja) 半導体装置
WO2019098270A1 (ja) 半導体装置
JP2018026472A (ja) 半導体装置
US10777549B2 (en) Semiconductor device
JP5694285B2 (ja) 半導体装置
KR102387574B1 (ko) 전력 반도체 소자
JP7516782B2 (ja) 半導体装置
JP2021197384A (ja) 半導体装置
JP2021136241A (ja) 半導体装置および半導体装置の製造方法
JP7476502B2 (ja) 半導体装置
US12107158B2 (en) SiC-mosfet
JP7243795B2 (ja) 半導体装置
WO2023047687A1 (ja) 半導体装置および電力変換装置
WO2024166460A1 (ja) 半導体装置
CN117410287A (zh) 半导体装置