Nothing Special   »   [go: up one dir, main page]

JP7077648B2 - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP7077648B2
JP7077648B2 JP2018024572A JP2018024572A JP7077648B2 JP 7077648 B2 JP7077648 B2 JP 7077648B2 JP 2018024572 A JP2018024572 A JP 2018024572A JP 2018024572 A JP2018024572 A JP 2018024572A JP 7077648 B2 JP7077648 B2 JP 7077648B2
Authority
JP
Japan
Prior art keywords
region
semiconductor substrate
distance
semiconductor device
extension
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2018024572A
Other languages
English (en)
Other versions
JP2019096855A (ja
Inventor
要 三塚
勇一 小野澤
隆博 田村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fuji Electric Co Ltd
Original Assignee
Fuji Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuji Electric Co Ltd filed Critical Fuji Electric Co Ltd
Publication of JP2019096855A publication Critical patent/JP2019096855A/ja
Application granted granted Critical
Publication of JP7077648B2 publication Critical patent/JP7077648B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/102—Constructional design considerations for preventing surface leakage or controlling electric field concentration
    • H10D62/112—Constructional design considerations for preventing surface leakage or controlling electric field concentration for preventing surface leakage due to surface inversion layers, e.g. by using channel stoppers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D12/00—Bipolar devices controlled by the field effect, e.g. insulated-gate bipolar transistors [IGBT]
    • H10D12/411—Insulated-gate bipolar transistors [IGBT]
    • H10D12/441—Vertical IGBTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D12/00—Bipolar devices controlled by the field effect, e.g. insulated-gate bipolar transistors [IGBT]
    • H10D12/411—Insulated-gate bipolar transistors [IGBT]
    • H10D12/441—Vertical IGBTs
    • H10D12/461—Vertical IGBTs having non-planar surfaces, e.g. having trenches, recesses or pillars in the surfaces of the emitter, base or collector regions
    • H10D12/481—Vertical IGBTs having non-planar surfaces, e.g. having trenches, recesses or pillars in the surfaces of the emitter, base or collector regions having gate structures on slanted surfaces, on vertical surfaces, or in grooves, e.g. trench gate IGBTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/102—Constructional design considerations for preventing surface leakage or controlling electric field concentration
    • H10D62/103—Constructional design considerations for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse-biased devices
    • H10D62/105—Constructional design considerations for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse-biased devices by having particular doping profiles, shapes or arrangements of PN junctions; by having supplementary regions, e.g. junction termination extension [JTE] 
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/102—Constructional design considerations for preventing surface leakage or controlling electric field concentration
    • H10D62/103—Constructional design considerations for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse-biased devices
    • H10D62/105—Constructional design considerations for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse-biased devices by having particular doping profiles, shapes or arrangements of PN junctions; by having supplementary regions, e.g. junction termination extension [JTE] 
    • H10D62/106—Constructional design considerations for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse-biased devices by having particular doping profiles, shapes or arrangements of PN junctions; by having supplementary regions, e.g. junction termination extension [JTE]  having supplementary regions doped oppositely to or in rectifying contact with regions of the semiconductor bodies, e.g. guard rings with PN or Schottky junctions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/124—Shapes, relative sizes or dispositions of the regions of semiconductor bodies or of junctions between the regions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/124—Shapes, relative sizes or dispositions of the regions of semiconductor bodies or of junctions between the regions
    • H10D62/126—Top-view geometrical layouts of the regions or the junctions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/124—Shapes, relative sizes or dispositions of the regions of semiconductor bodies or of junctions between the regions
    • H10D62/126—Top-view geometrical layouts of the regions or the junctions
    • H10D62/127—Top-view geometrical layouts of the regions or the junctions of cellular field-effect devices, e.g. multicellular DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/13—Semiconductor regions connected to electrodes carrying current to be rectified, amplified or switched, e.g. source or drain regions
    • H10D62/141—Anode or cathode regions of thyristors; Collector or emitter regions of gated bipolar-mode devices, e.g. of IGBTs
    • H10D62/142—Anode regions of thyristors or collector regions of gated bipolar-mode devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/17—Semiconductor regions connected to electrodes not carrying current to be rectified, amplified or switched, e.g. channel regions
    • H10D62/393—Body regions of DMOS transistors or IGBTs 
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/111—Field plates
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/111—Field plates
    • H10D64/117—Recessed field plates, e.g. trench field plates or buried field plates
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/20—Electrodes characterised by their shapes, relative sizes or dispositions 
    • H10D64/27—Electrodes not carrying the current to be rectified, amplified, oscillated or switched, e.g. gates
    • H10D64/311—Gate electrodes for field-effect devices
    • H10D64/411—Gate electrodes for field-effect devices for FETs
    • H10D64/511—Gate electrodes for field-effect devices for FETs for IGFETs
    • H10D64/517—Gate electrodes for field-effect devices for FETs for IGFETs characterised by the conducting layers
    • H10D64/519—Gate electrodes for field-effect devices for FETs for IGFETs characterised by the conducting layers characterised by their top-view geometrical layouts
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D8/00—Diodes
    • H10D8/411—PN diodes having planar bodies
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/40—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00 with at least one component covered by groups H10D10/00 or H10D18/00, e.g. integration of IGFETs with BJTs
    • H10D84/401—Combinations of FETs or IGBTs with BJTs
    • H10D84/403—Combinations of FETs or IGBTs with BJTs and with one or more of diodes, resistors or capacitors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/102—Constructional design considerations for preventing surface leakage or controlling electric field concentration
    • H10D62/103—Constructional design considerations for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse-biased devices
    • H10D62/105—Constructional design considerations for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse-biased devices by having particular doping profiles, shapes or arrangements of PN junctions; by having supplementary regions, e.g. junction termination extension [JTE] 
    • H10D62/106—Constructional design considerations for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse-biased devices by having particular doping profiles, shapes or arrangements of PN junctions; by having supplementary regions, e.g. junction termination extension [JTE]  having supplementary regions doped oppositely to or in rectifying contact with regions of the semiconductor bodies, e.g. guard rings with PN or Schottky junctions
    • H10D62/107—Buried supplementary regions, e.g. buried guard rings 
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/80—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
    • H10D62/83—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being Group IV materials, e.g. B-doped Si or undoped Ge
    • H10D62/832—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being Group IV materials, e.g. B-doped Si or undoped Ge being Group IV materials comprising two or more elements, e.g. SiGe
    • H10D62/8325—Silicon carbide
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/80—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
    • H10D62/85—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being Group III-V materials, e.g. GaAs
    • H10D62/8503—Nitride Group III-V materials, e.g. AlN or GaN
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/80—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs
    • H10D84/811—Combinations of field-effect devices and one or more diodes, capacitors or resistors

Landscapes

  • Electrodes Of Semiconductors (AREA)

Description

本発明は、半導体装置に関する。
従来、絶縁ゲート型バイポーラトランジスタ（ＩＧＢＴ）等のパワーデバイスと並列に接続されるＦＷＤ（Ｆｒｅｅ Ｗｈｅｅｌｉｎｇ Ｄｉｏｄｅ）のダイオード等の半導体装置において、半導体基板の上面におけるアノード電極とのコンタクト部分よりも外側までＰ型領域を延長する構造が知られている（例えば、特許文献１参照）。
特許文献１ 特開２０１３－１７９３４２号公報
半導体装置は、逆回復耐量が高いことが好ましい。
本発明の一つの態様においては、主電流が流れる活性部および電界を緩和するエッジ部が形成された半導体基板を備える半導体装置を提供する。半導体装置は、半導体基板の上方に設けられた上部電極を備えてよい。半導体装置は、半導体基板と上部電極との間に設けられ、コンタクトホールが形成された絶縁膜を備えてよい。半導体装置は、半導体基板の内部に形成された第１導電型のドリフト領域を備えてよい。半導体装置は、活性部において半導体基板の上面側に形成され、コンタクトホールを介して上部電極に接続された第２導電型のベース領域を備えてよい。半導体装置は、エッジ部において半導体基板の上面側に形成され、上部電極と分離されている第２導電型のウェル領域を備えてよい。半導体装置は、半導体基板の上面側においてベース領域からウェル領域の方向に延伸して形成され、絶縁膜により上部電極と分離されている第２導電型の延長領域を備えてよい。半導体基板の上面と平行な面において、コンタクトホールのウェル領域側の端部から延長領域のウェル領域側の端部までの第１距離と、延長領域のウェル領域側の端部からウェル領域までの第２距離との和が、活性部における半導体基板の厚みより小さくてよい。
第１距離および前記第２距離の和が５０μｍより大きくてよい。第１距離および第２距離の和が１００μｍより小さくてよい。
延長領域におけるドーピング濃度ＮＡが下式を満たしてよい。
Figure 0007077648000001
 ただし、Ｊｒａｔｅは定格電流密度（Ａ／ｃｍ２）、ｑは電気素量（Ｃ）、ｖｓａｔ＿Ｐは正孔の飽和速度（ｃｍ／ｓｅｃ）である。
延長領域におけるドーピング濃度が、５×１０１６／ｃｍ３以上、３．０×１０１７／ｃｍ３以下であってよい。
延長領域の深さが、ウェル領域の深さと同一であってよい。延長領域のドーピング濃度が、ウェル領域のドーピング濃度と同一であってよい。
半導体装置は、半導体基板の内部においてドリフト領域と半導体基板の下面との間に設けられ、ドリフト領域よりもドーピング濃度の高い第１導電型のカソード領域を備えてよい。カソード領域のエッジ部側の端部が、ウェル領域よりも活性部側に配置されていてよい。カソード領域のエッジ部側の端部が、延長領域のウェル領域側の端部よりも活性部側に配置されていてよい。カソード領域のエッジ部側の端部が、コンタクトホールのウェル領域側の端部よりも活性部側に配置されていてよい。半導体基板のコーナー部において、コンタクトホールの上面視における端部の曲率半径が、延長領域の上面視における端部の曲率半径よりも大きくてよい。
上記の発明の概要は、本発明の特徴の全てを列挙したものではない。これらの特徴群のサブコンビネーションも発明となりうる。
本発明の一つの実施形態に係る半導体装置１００の一例を示す断面図である。 第１距離Ｌ１および第２距離Ｌ２との和Ｌ１＋Ｌ２が、半導体基板１０の厚みＷｔより十分大きい半導体装置の、逆回復時の動作を説明する図である。 図２の例における空乏層の広がりの一例を示す図である。 第１距離Ｌ１および第２距離Ｌ２との和Ｌ１＋Ｌ２が、半導体基板１０の厚みＷｔより小さい半導体装置１００の、逆回復時の動作を説明する図である。 図４の例における空乏層の広がりの一例を示す図である。 延長領域３０の長さＬ１（μｍ）と、半導体装置１００の逆回復耐量Ｐｍａｘとの関係を示す図である。 延長領域３０への不純物の注入濃度（／ｃｍ２）と、半導体装置１００の逆回復耐量Ｐｍａｘとの関係を示す図である。 延長領域３０およびウェル領域９４の近傍の拡大図である。 延長領域３０およびウェル領域９４の近傍の拡大図の他の例である。 半導体装置１００の他の例を示す断面図である。 半導体装置１００の他の例を示す断面図である。 半導体装置１００の上面の構造の概要を示す図である。 コーナー部１１０の上面を示す図である。 他の実施例に係る半導体装置２００の上面の構造の概要を示す図である。 図１３における領域１３０の近傍を拡大した図である。 図１３におけるＡ－Ａ断面の一例を示す図である。 図１３におけるＢ－Ｂ断面の一例を示す図である。 コーナー部１１０の他の例を示す図である。
以下、発明の実施の形態を通じて本発明を説明するが、以下の実施形態は特許請求の範囲にかかる発明を限定するものではない。また、実施形態の中で説明されている特徴の組み合わせの全てが発明の解決手段に必須であるとは限らない。
本明細書においては半導体基板の深さ方向と平行な方向における一方の側を「上」、他方の側を「下」と称する。基板、層またはその他の部材の２つの主面のうち、一方の面を上面、他方の面を下面と称する。「上」、「下」の方向は、重力方向または半導体装置の実装時における方向には限定されない。本明細書では、Ｘ軸、Ｙ軸およびＺ軸の直交座標軸を用いて技術的事項を説明する場合がある。本明細書では、半導体基板の上面と平行な面をＸＹ面とし、半導体基板の上面と垂直な深さ方向をＺ軸とする。
各実施例においては、第１導電型をｎ型、第２導電型をｐ型とした例を示しているが、第１導電型をｐ型、第２導電型をｎ型としてもよい。この場合、各実施例における基板、層、領域等の導電型は、それぞれ逆の極性となる。
図１は、本発明の一つの実施形態に係る半導体装置１００の一例を示す断面図である。図１においては、半導体装置１００が形成される半導体基板１０の上面と垂直な方向における断面を示す。
半導体装置１００は、半導体基板１０を備える。半導体基板１０は、シリコン、炭化シリコン、窒化ガリウム等の半導体材料で形成された基板である。半導体基板１０の少なくとも一部は、エピタキシャル成長等により形成されていてもよい。半導体基板１０は、ｎ－型のドリフト領域１８を有する。
半導体基板１０の内部において、ドリフト領域１８と半導体基板１０の下面との間には、ドリフト領域１８よりもドーピング濃度の高いｎ＋型のカソード領域２４が形成される。カソード領域２４は、半導体基板１０の下面に露出する。カソード領域２４は、半導体基板１０の下面の全体に形成されてよく、部分的に形成されていてもよい。
ドリフト領域１８とカソード領域２４との間には、ドリフト領域１８よりもドーピング濃度の高いｎ＋型のバッファ領域２０が形成されてよい。バッファ領域２０は、ベース領域１４から広がる空乏層が、カソード領域２４と同一の深さまで到達することを防ぐフィールドストップ領域として機能してよい。ベース領域１４は、ダイオードのアノード領域として機能する。
半導体基板１０の上面の上方には、上部電極５２が形成されている。上部電極５２は、アノード電極として機能する。半導体基板１０の下面には、下部電極５４が形成されている。下部電極５４は、カソード電極として機能する。上部電極５２および下部電極５４は、アルミニウム、銅およびタングステン等の１種類以上の金属材料で形成されている。本明細書では、半導体基板１０の主面のうち、上部電極５２が形成されている面を上面、下部電極５４が形成されている面を下面と称する。
半導体基板１０の上面と上部電極５２との間には、絶縁膜２６が形成される。絶縁膜２６は、酸化膜、窒化膜およびシリケートガラスの１種類以上を含んでよい。絶縁膜２６には、絶縁膜２６を貫通するコンタクトホール５６が形成されている。上部電極５２はコンタクトホール５６の内部にも形成される。上部電極５２は、コンタクトホール５６を介して半導体基板１０の上面と接続されている。
半導体基板１０には、活性部７０、延長部８０およびエッジ部９０が形成されている。活性部７０は、半導体装置１００における主電流が流れる領域である。主電流とは、例えば上部電極５２と下部電極５４との間で流れる電流である。活性部７０の少なくとも一部の領域は、ＦＷＤ等のダイオードとして動作する。活性部７０には、ＩＧＢＴ等のトランジスタが更に形成されていてよい。
活性部７０における半導体基板１０の上面には、ｐ＋型のベース領域１４が形成されている。ベース領域１４は半導体基板１０の上面に露出する。ベース領域１４は、コンタクトホール５６を介して上部電極５２と電気的に接続する。
エッジ部９０は、活性部７０よりも半導体基板１０のエッジ側に形成される。エッジ部９０は、活性部７０の端部における電界集中を緩和する。半導体基板１０の上面において、エッジ部９０は、活性部７０を囲むように形成される。エッジ部９０は、半導体基板１０の内部において１つまたは複数のｐ＋型のウェル領域９４を有する。それぞれのウェル領域９４は、半導体基板１０の上面に露出していてよい。
それぞれのウェル領域９４は、半導体基板１０の上面と平行な面において、活性部７０を囲むように設けられてよい。ウェル領域９４は、活性部７０から伸びる空乏層を、半導体基板１０のエッジ近傍まで、半導体基板１０の上面と平行な方向に延伸させるガードリングとして機能してよい。
ウェル領域９４は、上部電極５２とは分離されている。本例のウェル領域９４は、上部電極５２とは電気的に接続されていない。本例のウェル領域９４の上面は絶縁膜２６により覆われている。
エッジ部９０は、半導体基板１０の上方に形成された１つまたは複数の金属膜９２を更に有してよい。金属膜９２は、上部電極５２と同一の材料で形成されてよい。それぞれのウェル領域９４に対して、金属膜９２を設けてよい。金属膜９２は、ウェル領域９４を覆うように設けられる。金属膜９２は、フィールドプレートとして機能してよい。金属膜９２は、絶縁膜２６に形成されたコンタクトホールを介してウェル領域９４と接続していてよい。金属膜９２は、上部電極５２とは分離して設けられる。
エッジ部９０は、半導体基板１０の端部において、ｐ＋型、またはｎ+型のチャネルストッパ９６を更に有してよい。チャネルストッパ９６の上面は、絶縁膜２６が設けられてよい。チャネルストッパ９６は、金属膜９２と接続していてよい。
延長部８０は、活性部７０およびエッジ部９０の間に設けられる。延長部８０は、活性部７０のうち、コンタクトホール５６のウェル領域９４側の端部６０と、エッジ部９０との間に設けられてよい。一例として、半導体基板１０の上面において、延長部８０は、活性部７０を囲むように設けられてよい。図１においては、活性部７０においてダイオードが形成された端部と、延長部８０およびエッジ部９０を示している。
本明細書では、コンタクトホール５６のエッジ部９０側の端部６０（上部電極５２と半導体基板１０のおもて面の表面層が接している面の、最外周の端）を、活性部７０および延長部８０の境界とする。延長部８０は、半導体基板１０の内部においてベース領域１４からウェル領域９４の方向に延伸して形成されたｐ＋型の延長領域３０を有する。延長領域３０は、絶縁膜２６により上部電極５２とは分離している。本例の延長領域３０は、半導体基板１０の上面に露出している。延長領域３０の上面は絶縁膜２６により覆われている。延長領域３０の上方には、絶縁膜２６を介して上部電極５２が設けられてもよい。
延長領域３０は、半導体装置１００の動作時において高抵抗領域として機能する。延長領域３０を設けることで、半導体装置１００の動作時において、上部電極５２からエッジ部９０への正孔注入を抑制できる。エッジ部９０に蓄積される過剰な正孔や電子の濃度が抑制されるので、半導体装置１００の逆回復動作時においてエッジ部９０から活性部７０側に流れる電流を抑制できる。このため、逆回復動作時における電流集中を緩和できる。
半導体装置１００の逆回復動作時に延長領域３０に大きな正孔電流が流れると、正孔濃度ｐの増加により延長領域３０のアクセプタの電荷（－ＮＡ、ＮＡはアクセプタ濃度）と正孔の電荷（＋ｐ）とが相殺される。その結果、延長領域３０の空間電荷密度の絶対値（｜ｐ－ＮＡ｜）が小さくなって、空間電荷が中性に近くなる。このため、延長領域３０がｐ＋型領域として機能できなくなる場合がある。この場合、半導体装置１００の逆回復時に、延長部８０の上面において空乏層が終端してしまい、延長部８０の近傍に電界が集中してしまう場合がある。
本例では、半導体基板１０の上面と平行な面において、コンタクトホール５６のウェル領域９４側の端部６０から、延長領域３０のウェル領域９４側の端部６２までの距離を第１距離Ｌ１とする。第１距離Ｌ１は、延長領域３０の長さに対応する。また、半導体基板１０の上面と平行な面において、延長領域３０のウェル領域９４側の端部６２からウェル領域９４の延長領域３０側の端部６４までの距離を第２距離Ｌ２とする。距離Ｌ１および距離Ｌ２は、それぞれの最短距離を指す。距離Ｌ１および距離Ｌ２は、同一直線上の距離であってよい。ウェル領域９４が複数設けられている場合、第２距離Ｌ２に係るウェル領域９４は、最も延長領域３０に近いウェル領域９４である。
半導体装置１００においては、第１距離Ｌ１と第２距離Ｌ２との和が、半導体基板１０の厚みＷｔより小さい。これにより、逆回復動作時において延長領域３０のアクセプタと正孔とが相殺された場合であっても、活性部７０からエッジ部９０まで空乏層を伸ばすことができる。従って、逆回復耐量を向上させることができる。半導体基板１０の厚みＷｔは、エッジ部９０の平均厚みを用いてよい。延長領域３０の端部６２の位置を、延長部８０とエッジ部９０との境界位置としてよい。
図２は、第１距離Ｌ１および第２距離Ｌ２との和Ｌ１＋Ｌ２が、半導体基板１０の厚みＷｔより十分大きい半導体装置の、逆回復時の動作を説明する図である。半導体装置の逆回復時には、エッジ部９０から延長領域３０の端部に対して多くの正孔が注入される。その結果、延長領域３０の端部におけるアクセプタが正孔と相殺されて、空間電荷密度の絶対値が小さくなり、実質的なアクセプタの機能が低下する。注入された正孔濃度が高くなると、延長領域３０の端部はｐ＋型領域としては機能できなくなる。例えば、延長領域３０に注入された正孔濃度が多い場合、延長領域３０の一部の領域は、ｎ型領域または中性的な領域に反転したように機能する場合もある。
特に、コンタクトホール５６の端部６０から離れた延長領域３０の端部６２においては、エッジ部９０からの正孔が集中して注入され、また、注入された正孔が引き抜かれるのに時間がかかる。このため、図２において点線で示すように、ｐ＋型領域として機能できる延長領域３０は、一時的に短くなる。
図３は、図２の例における空乏層の広がりの一例を示す図である。図２に示したように、ｐ＋型領域として機能できる延長領域３０が短くなると、延長領域３０と、隣接するウェル領域９４との距離が大きくなる。このため、空乏層１０２が、延長領域３０およびウェル領域９４の間の半導体基板１０の上面において活性部７０の側に収縮するか、あるいは終端してしまう場合がある。この場合、延長領域３０およびウェル領域９４の間に電界が集中して、半導体装置の耐量が低下してしまう。
図４は、第１距離Ｌ１および第２距離Ｌ２との和Ｌ１＋Ｌ２が、半導体基板１０の厚みＷｔより小さい半導体装置１００の、逆回復時の動作を説明する図である。図２の例と同様に、半導体装置１００の逆回復時には、エッジ部９０から延長領域３０に正孔が注入される。この結果、延長領域３０の実質的な長さが一時的に短くなる。
図５は、図４の例における空乏層の広がりの一例を示す図である。本例では、第１距離Ｌ１および第２距離Ｌ２の和Ｌ１＋Ｌ２が十分小さい。Ｌ１＋Ｌ２を小さくすることで、延長領域３０の実質的な長さが小さくなっても、ベース領域１４の側から広がる空乏層１０２と、ベース領域１４に隣接するウェル領域９４の周辺に形成される空乏層１０２とが密接に接続することができる。これにより、延長領域３０およびウェル領域９４の間において空乏層１０２が終端することを抑制できる。
例えば、上部電極５２の近傍においては、延長領域３０に注入された正孔を比較的に早く引き抜くことができる。このため、少なくとも上部電極５２の近傍においては、延長領域３０はｐ＋型の領域として機能できる。従って、コンタクトホール５６の端部６０からウェル領域９４までの距離Ｌ１＋Ｌ２を十分小さくすることで、延長領域３０の一部が、一時的にｐ＋型領域として機能できなくなった場合でも、空乏層１０２が基板上面に露出することを抑制して、半導体装置１００の耐量低下を抑制できる。
具体的には、距離Ｌ１＋Ｌ２を半導体基板１０の厚みＷｔより小さくすることで、半導体装置１００の耐量低下を抑制できた。距離Ｌ１＋Ｌ２は、半導体基板１０の厚みＷｔの９０％以下であってよく、８０％以下であってもよい。距離Ｌ２は、５μｍ以下であってよい。また、距離Ｌ２は、ウェル領域９４どうしの平均間隔の８０％以上、１２０％以下であってよい。
半導体基板１０の厚みＷｔは、半導体装置１００の定格電圧によって異なる。一例として、定格電圧が６００Ｖの半導体装置１００における半導体基板１０の厚みＷｔは６０μｍ程度である。定格電圧が大きくなるほど半導体基板１０の厚みは大きくなる。距離Ｌ１＋Ｌ２は、１００μｍより小さくてよく、９０μｍより小さくてよく、８０μｍより小さくてもよい。
なお、距離Ｌ１＋Ｌ２が短すぎると、延長領域３０の長さが制限されるので、エッジ部９０への正孔注入を抑制する効果が小さくなる場合がある。距離Ｌ１＋Ｌ２は、半導体基板１０の厚みＷｔの５０％以上であってよく、７０％以上であってもよい。また距離Ｌ１＋Ｌ２は、５０μｍより大きくてよく、６０μｍより大きくてよく、７０μｍより大きくてもよい。
また、距離Ｌ１は、距離Ｌ２より大きいことが好ましい。例えば距離Ｌ１は、距離Ｌ２の５倍以上であってよく、１０倍以上であってよく、２０倍以上であってもよい。これにより、延長領域３０を十分長く形成して、エッジ部９０への正孔注入抑制効果を向上できる。
また、上部電極５２が、絶縁膜２６上においてコンタクトホール５６の端部６０からウェル領域９４の方向に延伸する長さＬ３は、延長領域３０の長さＬ１の５０％以上であってよく、７０％以上であってもよい。上部電極５２をウェル領域９４側に伸ばすことで、延長領域３０が実質的に短くなってしまっても、延長領域３０とウェル領域９４との間で空乏層１０２が終端することを抑制できる。Ｌ３が、Ｌ１＋Ｌ２からＬ３を引いた値よりも小さくてよい。
また、延長領域３０におけるドーピング濃度（本例ではアクセプタ濃度ＮＡ）は、下式の範囲内であってよい。延長領域３０におけるアクセプタ濃度ＮＡは、延長領域３０におけるピーク値であってよい。ただし、Ｊｒａｔｅは定格電流密度（Ａ／ｃｍ２）、ｑは電気素量（＝１．６ｅ―１９（Ｃ））、ｖｓａｔ＿Ｐは正孔の飽和速度（例えばシリコンでは７×１０６～１×１０７（ｃｍ／ｓｅｃ）程度、一例として７×１０６（ｃｍ／ｓｅｃ））である。一例として、定格電圧６００Ｖの半導体装置における定格電流密度は５００Ａ／ｃｍ２程度であり、定格電圧が上昇するほど、定格電流密度は低下する。下式におけるＪｒａｔｅ×３０／ｑ・ｖｓａｔ＿Ｐは、延長領域３０のアクセプタ濃度に関する濃度指標である。濃度指標は、エッジ部９０側から延長部８０側に流れる正孔密度が定格電流密度の１０倍程度となることから、その概算式Ｊｒａｔｅ×１０／ｑ・ｖｓａｔ＿Ｐに、さらに３倍の耐量マージンを乗じた値である。そこで、延長領域３０におけるアクセプタ濃度ＮＡは、濃度指標に対して、下式の範囲内であってよい。
Figure 0007077648000002
延長領域３０におけるドーピング濃度が低すぎると、延長領域３０における抵抗値が上昇する。この場合、半導体装置１００の逆回復動作時において、エッジ部９０からの正孔が延長領域３０を通らずに、コンタクトホール５６の端部６０に集中する。このため、半導体装置１００の耐量が低下してしまう。
延長領域３０におけるドーピング濃度が高すぎると、延長領域３０における抵抗値が低下する。この場合、半導体装置１００の動作時においてエッジ部９０へのキャリア注入を抑制できない。このため、半導体装置１００の逆回復動作時において、エッジ部９０から多量の正孔が活性部７０側に流れて、半導体装置１００の逆回復耐量が低下する。
これに対して、延長領域３０におけるドーピング濃度を適切に設定することで、半導体装置１００の逆回復動作時において延長領域３０を介して正孔を引き抜くことができ、また、半導体装置１００の動作時におけるエッジ部９０へのキャリア注入を抑制できる。このため、半導体装置１００の耐量を向上させることができる。
なお、延長領域３０におけるドーピング濃度を高くすることで、上述した延長領域３０における反転を抑制できる。このため、数１におけるＪｒａｔｅ×３０／ｑ・ｖｓａｔ＿Ｐは、１より大きくてよく、２より大きくてよく、５より大きくてもよい。
図６は、延長領域３０の長さＬ１（μｍ）と、半導体装置１００の逆回復耐量Ｐｍａｘとの関係を示す図である。本例では、延長領域３０に対してｐ型の不純物を１．３×１０１３／ｃｍ２の濃度で注入した。図６の例は、空乏層が延長部８０で終端してしまわない条件における特性を示している。
図６に示すように、延長領域３０の長さＬ１が、５０μｍより大きく、１００μｍより小さい範囲で、逆回復耐量Ｐｍａｘが１５０（ｋＷ）以上となり、最大化されている。延長領域３０の長さＬ１が５０μｍより小さいと、延長領域３０の抵抗値が上昇して、エッジ部９０への正孔注入抑制効果が小さくなる。このため、逆回復耐量Ｐｍａｘが低下してしまう。また、延長領域３０の長さＬ１が１００μｍより大きいと、延長領域３０の抵抗値が低下して、逆回復時にコンタクトホール５６の端部６０に電流が集中してしまう。このため、逆回復耐量Ｐｍａｘが低下してしまう。
図７は、延長領域３０への不純物の注入濃度（／ｃｍ２）と、半導体装置１００の逆回復耐量Ｐｍａｘとの関係を示す図である。本例では、延長領域３０の長さＬ１を５０μｍとした。図７の例は、空乏層が延長部８０で終端してしまわない条件における特性を示している。
図７に示すように、注入濃度が１．３×１０１３／ｃｍ２以上、６．０×１０１３／ｃｍ２以下の範囲で、逆回復耐量Ｐｍａｘが１５０（ｋＷ）以上となり、最大化されている。なお、上記の注入濃度に対応する、延長領域３０におけるドーピング濃度は、５×１０１６／ｃｍ３以上、３×１０１７／ｃｍ３以下である。
延長領域３０への不純物の注入濃度が１．３×１０１３／ｃｍ２より小さいと、延長領域３０の抵抗値が上昇して、エッジ部９０への正孔注入抑制効果が小さくなる。また、延長領域３０への不純物の注入濃度が６．０×１０１３／ｃｍ２より大きいと、延長領域３０の抵抗値が低下して、逆回復時にコンタクトホール５６の端部６０に電流が集中してしまう。このため、逆回復耐量Ｐｍａｘが低下してしまう。
延長領域３０におけるドーピング濃度を高くすることで、延長領域３０の反転を抑制できる。このため、延長領域３０のドーピング濃度は、延長領域３０の抵抗値が小さくなりすぎない範囲において、できるだけ高くしてよい。延長領域３０のドーピング濃度は、７×１０１６／ｃｍ３以上であってよく、１×１０１７／ｃｍ３以上であってもよい。この場合、延長領域３０のドーピング濃度の上限値は、３×１０１７／ｃｍ３以下であってよい。
図８は、延長領域３０およびウェル領域９４の近傍の拡大図である。半導体基板１０の上面からみた、延長領域３０の下端の深さをＤ１、ウェル領域９４の深さをＤ２とする。延長領域３０の下端の深さＤ１は、ウェル領域９４の深さＤ２と同一であってよい。なお、誤差が１０％以内であれば、深さが同一としてよい。
また、延長領域３０およびウェル領域９４のドーピング濃度が同一であってよい。なお、誤差が１０％以内であれば、ドーピング濃度が同一としてよい。それぞれの領域におけるドーピング濃度のピーク値を、ドーピング濃度としてよい。
延長領域３０およびウェル領域９４の深さおよびドーピング濃度を同一とすることで、延長領域３０およびウェル領域９４を同一のプロセスで形成することが容易となる。このため、製造コストを低減できる。また、延長領域３０およびウェル領域９４に不純物を注入するためのマスクを、同一の工程で形成できる。これにより延長領域３０のマスクのアライメント誤差と、ウェル領域９４のマスクのアライメント誤差とが加算されない。従って、延長領域３０のマスクと、ウェル領域９４のマスクとの間の距離マージンを小さくできる。このため、距離Ｌ１＋Ｌ２を容易に小さくできる。
図９は、延長領域３０およびウェル領域９４の近傍の拡大図の他の例である。本例では、延長領域３０においてウェル領域９４と対向する端部３１が、ウェル領域９４と同一のドーピング濃度および深さを有する。延長領域３０において、ベース領域１４と隣接する領域は、ベース領域１４と同一のドーピング濃度および深さを有してよい。
図１０Ａは、半導体装置１００の他の例を示す断面図である。本例の半導体装置１００は、図１から図９において説明したいずれかの態様の半導体装置１００に対して、カソード領域２４の構造が異なる。他の構造は、図１から図９において説明したいずれかの態様の半導体装置１００と同一であってよい。
本例のカソード領域２４は、半導体基板１０の下面側において選択的に形成されている。より具体的には、カソード領域２４は、エッジ部９０の少なくとも一部の領域には形成されていない。なお、活性部７０の少なくとも一部の領域にはカソード領域２４が形成されている。
本例では、活性部７０からエッジ部９０に向かう方向において、カソード領域２４のエッジ部９０側の端部の位置をＸｎとする。カソード領域２４が離散的に設けられている場合、最もエッジ部９０に近いカソード領域２４の端部の位置をＸｎとする。
カソード領域２４のエッジ部９０側の端部の位置Ｘｎは、ウェル領域９４の活性部７０側の端部の位置Ｘａよりも活性部７０側に配置されてよい。つまり、ウェル領域９４と重なる位置、および、ウェル領域９４よりも半導体基板１０の端部側の領域には、カソード領域２４が設けられなくてよい。これにより、半導体装置１００の動作時において、エッジ部９０へのキャリア注入が抑制できる。このため、半導体装置１００の逆回復耐量を向上できる。
カソード領域２４のエッジ部９０側の端部の位置Ｘｎは、延長領域３０のウェル領域９４側の端部６２の位置Ｘｂよりも活性部７０側に配置されてもよい。つまり、エッジ部９０にはカソード領域２４が形成されていなくてよい。これにより、エッジ部９０へのキャリア注入を更に抑制できる。
カソード領域２４のエッジ部９０側の端部の位置Ｘｎは、上部電極５２のエッジ部９０側の端部の位置Ｘｄより活性部７０側に配置されてもよい。また、コンタクトホール５６のウェル領域９４側の端部の位置Ｘｃよりも活性部７０側に配置されてもよい。つまり、エッジ部９０および延長部８０にはカソード領域２４が形成されていなくてよい。これにより、エッジ部９０へのキャリア注入を更に抑制できる。
また、半導体基板１０の内部において、カソード領域２４の上面の一部を覆うｐ＋型の高濃度領域２５を更に設けてもよい。高濃度領域２５は、下部電極５４とは接触していないフローティング領域である。高濃度領域２５の少なくとも一部は、延長領域３０の下方に形成されてよく、活性部７０の端部に形成されてもよい。このような構成により、エッジ部９０へのキャリア注入を更に抑制できる。
本例では、特にベース領域１４が比較的低濃度の場合に有効である。具体的には、ベース領域１４とドリフト領域１８とのｐｎ接合からベース領域１４に広がる空乏層が、深さ方向（上面から下面に向かう方向）に上部電極５２にパンチスルーしない最小の積分濃度ｎＣに対して、ベース領域１４の積分濃度ｎＡが、ｎＣ以上で、ｎＣの３０倍未満、さらには１０倍未満であるベース領域１４であってよい。
空乏層が上部電極５２にパンチスルーしないためには、ベース領域１４の積分濃度ｎＡを積分濃度ｎＣ以上とする。積分濃度ｎＣは、アバランシェ降伏を発生させる臨界電界強度Ｅｃ、真空の誘電率ε０、半導体の比誘電率εｒ、電荷素量ｑとして、ｎＣ＝Ｅｃ×（ε０εｒ／ｑ）で表される。例えばシリコンでは、臨界電界強度Ｅｃはドリフト領域１８のドナー濃度に依存して１．６×１０５～２．４×１０５（Ｖ／ｃｍ）であるので、積分濃度ｎＣは１．１×１０１２～１．６×１０１２（／ｃｍ２）程度である。一方、ダイオードの逆回復特性をソフトリカバリーとするために、少数キャリア（本例では正孔）の注入を抑える必要があり、そのためにはベース領域１４の積分濃度ｎＡをできるだけ小さく抑えたい。そのためには、上記のように、ベース領域１４の積分濃度ｎＡをｎＣ以上（１．６×１０１２（／ｃｍ２）以上）とし、ｎＣの３０倍未満（４．８×１０１３（／ｃｍ２）未満）、さらには１０倍未満（１．６×１０１３（／ｃｍ２）未満）としてもよい。これらを踏まえると、ベース領域１４のピーク濃度は、接合深さによるが、１．０×１０１６（／ｃｍ３）以上、５．４×１０１７（／ｃｍ３）以下であってよい。あるいは、既に上述した範囲であってよい。ベース領域１４をこのような低濃度とする場合、ベース領域１４と同じ濃度および深さで形成する延長領域３０は、本例の構成とすることで、逆回復耐量がより格段に向上する。
ベース領域１４をこのような低濃度とする場合、空乏層のアノード電極へのパンチスルーを防ぐために、上部電極５２と半導体基板１０のおもて面とが接触する領域において、ベース領域１４が略同じ接合深さで形成されてよい。略、とは、例えば、活性部７０が形成される領域では半導体基板１０のおもて面にラフネスが存在するが、これらを踏まえて接合深さが１０％以内の分布をしてよい。また、例えば、上部電極５２と半導体基板１０のおもて面とが接触する領域において複数のトレンチが形成されている場合に、トレンチに挟まれたメサ領域の内部で、ベース領域１４の接合深さが１０％以内の分布であってよい。さらに複数のメサ領域どうしで、ベース領域１４の接合深さが１０％以内の分布であってよい。言い換えると、上部電極５２と半導体基板１０のおもて面とが接触する領域において、ベース領域１４が略一様な接合深さで形成されてよい。これにより、上部電極５２に空乏層がパンチスルーして漏れ電流が増加することを抑制できる。
図１０Ｂは、半導体装置１００の他の例を示す断面図である。本例の半導体装置１００は、図１０Ａにおいて説明した半導体装置１００に対して、高濃度領域６６を更に備える。図１０Ａに示した半導体装置１００においては、バッファ領域２０が下部電極５４に接していたが、図１０Ｂに示した半導体装置１００においては、バッファ領域２０と下部電極５４との間に高濃度領域６６が設けられている。
本例の高濃度領域６６は、ｐ＋型である。高濃度領域６６のドーピング濃度は、高濃度領域２５のドーピング濃度と同一であってよい。高濃度領域６６は、カソード領域２４と同一の深さ位置に設けられてよい。高濃度領域６６を設けることで、エッジ部９０へのキャリア注入を更に抑制できる。
図１１は、半導体装置１００の上面の構造の概要を示す図である。半導体装置１００は、半導体基板１０を備える。なお図１１においては、半導体基板１０の上面に設けられる各パッドを省略している。本明細書では、上面視における半導体基板１０の外周の端部を、外周端１５０とする。上面視とは、半導体基板１０の上面側からＺ軸と平行に見た場合を指す。
半導体装置１００は、活性部７０およびエッジ部９０を備える。上述したように活性部７０には、ダイオードが設けられている。活性部７０にはトランジスタが更に設けられていてもよい。活性部７０は、半導体基板１０の上面視において上部電極５２が設けられた領域、および、上部電極５２が設けられた領域に挟まれた領域とすることもできる。
エッジ部９０は、半導体基板１０の上面において、活性部７０と半導体基板１０の外周端１５０との間に設けられる。延長領域３０は、エッジ部９０と活性部７０との間に設けられる。エッジ部９０および延長領域３０は、半導体基板１０の上面において活性部７０を囲むように環状に配置されてよい。本例のエッジ部９０は、半導体基板１０の外周端１５０に沿って配置されている。エッジ部９０および延長領域３０は、上面視における半導体基板１０のコーナー部１１０において、曲線状に形成されている。
図１２は、コーナー部１１０の上面を示す図である。図１２においては、コーナー部１１０に対応する、半導体基板１０の上面側に設けられた構造の断面１２０を合わせて示している。本例では、コーナー部１１０において、コンタクトホール５６の上面視における端部６０の曲率半径が、延長領域３０の上面視における端部６２の曲率半径よりも大きい。端部６０および端部６２は、コンタクトホール５６および延長領域３０の端部のうち、半導体基板１０の外周端１５０側の端部である。
ドリフト領域１８等に蓄積したキャリアは、ダイオードの逆回復時に活性部７０側に流れる。コーナー部１１０のコンタクトホール５６には、コーナー部１１０の近傍のキャリアが集中して流れ込み、コーナー部１１０の逆回復耐量が低下してしまう。これに対してコンタクトホール５６の曲率半径を大きくすることで、コーナー部１１０におけるコンタクトホール５６の上面視における長さを大きくできる。このため、コンタクトホール５６の端部における単位長さ当たりの電流密度を低減でき、逆回復耐量を向上できる。
図１２において、延長領域３０の端部６２と同一の曲率半径とした場合の、コンタクトホール５６の端部１２２を破線で示している。端部６０のように、曲率半径をより大きくすることで、コンタクトホール５６の端部が湾曲している領域の長さを大きくできる。コンタクトホール５６の端部が湾曲している領域に電流が集中しやすいので、湾曲部分を長くすることで、電流集中を緩和できる。
仮想的な端部１２２の円弧中心Ｏ１に比べて、コンタクトホール５６の端部６０の円弧中心Ｏ１'は、半導体基板１０の内側方向にずれて配置されている。上面視においてエッジ部９０が直線状に形成されている領域を直線部１１１とする。コーナー部１１０における延長領域３０の長さＬ１'は、直線部１１１における延長領域３０の長さＬ１より長くてよい。コーナー部１１０における延長領域３０の長さＬ１'は、コーナー部１１０における延長領域３０の最大の長さを用いてよい。延長領域３０の長さは、上面視において端部６０とは直交する方向における長さである。長さＬ１'は、長さＬ１の１．１倍以上であってよく、１．２倍以上であってよく、１．５倍以上であってもよい。
また、コーナー部１１０における延長領域３０とウェル領域９４との距離をＬ２'とする。距離Ｌ２'は、コーナー部１１０における延長領域３０とウェル領域９４の間の最大の距離を用いてよい。当該距離は、上面視において端部６２とは直交する方向における距離である。コーナー部１１０における長さＬ１'と距離Ｌ２'の和は、直線部１１１における長さＬ１と距離Ｌ２の和より大きくてよい。
コーナー部１１０において、コンタクトホール５６の端部６０の曲率半径は、上部電極５２の端部１２３の曲率半径よりも大きくてよい。上部電極５２の端部１２３は、半導体基板１０の外周端１５０側の端部である。コーナー部１１０において、コンタクトホール５６の端部６０の曲率半径は、ウェル領域９４の端部６４の曲率半径よりも大きくてよい。ウェル領域９４の端部６４は、最も活性部７０に近いウェル領域９４の、活性部７０側の端部である。
コーナー部１１０においては、直線部１１１に比べて延長領域３０の正の空間電荷密度が薄くなる場合がある。コーナー部１１０におけるコンタクトホール５６の曲率半径を大きくすることで、コーナー部１１０のアクセプタ濃度を確保して、延長領域３０の一部が一時的にｐ＋型領域として機能できなくなった場合でも、空乏層１０２が基板上面に露出することを抑制して、半導体装置１００の耐量低下を抑制できる。
図１３は、他の実施例に係る半導体装置２００の上面の構造の概要を示す図である。半導体装置２００は、活性部７０においてトランジスタ部７２およびダイオード部８２を有する点で、半導体装置１００と相違する。また、半導体装置２００は、ゲートパッド１１６、ゲートランナー４８およびゲート金属層５０を有する。他の構造は、半導体装置１００と同一であってよい。
トランジスタ部７２は、ＩＧＢＴ等のトランジスタを含む。ダイオード部８２は、半導体基板１０の上面において、予め定められたＸ軸方向においてトランジスタ部７２と交互に配置されている。本明細書ではＸ軸方向を配列方向と称する場合がある。
それぞれのダイオード部８２には、半導体基板１０の下面に接する領域にｎ＋型のカソード領域２４が設けられている。本例の半導体装置２００において、半導体基板１０の下面に接する領域のうちカソード領域以外の領域は、ｐ＋型のコレクタ領域である。
ダイオード部８２は、カソード領域２４をＺ軸方向に投影した領域である。トランジスタ部７２は、半導体基板１０の下面にコレクタ領域が形成され、且つ、半導体基板１０の上面にｎ＋型のエミッタ領域を含む単位構造が周期的に形成された領域である。Ｘ軸方向におけるダイオード部８２とトランジスタ部７２との境界は、カソード領域２４とコレクタ領域との境界である。本明細書では、カソード領域２４をＺ軸方向に投影した領域を、Ｙ軸方向に活性部７０の端部まで伸ばした部分（図１３において、カソード領域２４の実線をＹ軸方向に延長した破線で示している）も、ダイオード部８２に含める。
活性部７０において、Ｘ軸方向における両端には、トランジスタ部７２が設けられてよい。活性部７０は、ゲートランナー４８によりＹ軸方向に分割されてよい。活性部７０のそれぞれの分割領域には、トランジスタ部７２およびダイオード部８２がＸ軸方向に交互に配置されている。
半導体基板１０の上面において、エッジ部９０および活性部７０の間には、ゲート金属層５０が設けられている。ゲート金属層５０と半導体基板１０との間には層間絶縁膜が設けられているが、図１３では省略している。
ゲート金属層５０は、半導体基板１０の上面視で、活性部７０を囲うように設けられてよい。ゲート金属層５０は、活性部７０の外に設けられるゲートパッド１１６と電気的に接続される。ゲートパッド１１６は、ゲート金属層５０と、活性部７０との間に配置されてよい。ゲート金属層５０と活性部７０との間には、上部電極５２と電気的に接続されるパッドが設けられてよい。
ゲート金属層５０はアルミニウムまたはアルミニウム‐シリコン合金で形成されてよい。ゲート金属層５０は、トランジスタ部７２に電気的に接続され、トランジスタ部７２にゲート電圧を供給する。
ゲートランナー４８は、ゲート金属層５０と電気的に接続され、活性部７０の上方まで延伸する。少なくとも一つのゲートランナー４８は、活性部７０をＸ軸方向に横断して設けられてよい。ゲートランナー４８は、トランジスタ部７２にゲート電圧を供給する。ゲートランナー４８は、不純物がドーピングされたポリシリコン等の半導体材料で形成されてよく、金属で形成されてもよい。ゲートランナー４８は、半導体基板１０の上方または内部に形成されており、半導体基板１０とゲートランナー４８とは絶縁膜で絶縁されている。
図１４は、図１３における領域１３０の近傍を拡大した図である。本例の半導体装置２００は、半導体基板１０の内部に設けられ、且つ、半導体基板１０の上面に露出する、ゲートトレンチ部４３、ダミートレンチ部３３、延長領域３０、ｎ＋型のエミッタ領域１２、ｐ－型のベース領域１４およびｐ＋型のコンタクト領域１５を備える。本明細書では、ゲートトレンチ部４３またはダミートレンチ部３３を単にトレンチ部と称する場合がある。また、本例の半導体装置２００は、半導体基板１０の上面の上方に設けられた上部電極５２、ゲート金属層５０および金属膜９２を備える。金属膜９２、上部電極５２およびゲート金属層５０は互いに分離して設けられる。
ゲート金属層５０の外側（Ｙ軸方向正側）には、エッジ部９０が配置されている。エッジ部９０は、上述したように１つ以上の金属膜９２を有してよい。また、金属膜９２の下方における半導体基板１０の内部には、ウェル領域９４が設けられているが、図１４では省略している。金属膜９２およびウェル領域９４は、ゲート金属層５０の外側において、活性部７０を囲んで環状に設けられる。
金属膜９２、上部電極５２およびゲート金属層５０と、半導体基板１０の上面との間には絶縁膜２６が形成されるが、図１４では省略している。本例の絶縁膜２６には、コンタクトホール５６が、絶縁膜２６を貫通して形成される。
上部電極５２は、コンタクトホール５６を通って、半導体基板１０の上面におけるエミッタ領域１２、コンタクト領域１５およびベース領域１４と接触する。また、上部電極５２は、コンタクトホール５６を通って、ダミートレンチ部３３内のダミー導電部と接続される。上部電極５２とダミー導電部との間には、不純物がドープされたポリシリコン等の、導電性を有する材料で形成された接続部３６が設けられてよい。接続部３６と半導体基板１０の上面との間には、酸化膜等の絶縁膜が形成される。
ゲート金属層５０は、コンタクトホール５６を通って、ゲートランナー４８と接触する。活性部７０の端部においては、ゲートランナー４８を介さずに、ゲート金属層５０とゲートトレンチ部４３とが接続されてもよい。
ゲートランナー４８は、不純物がドープされたポリシリコン等で形成される。ゲートランナー４８は、半導体基板１０の上面において、ゲートトレンチ部４３内のゲート導電部と接続される。ゲートランナー４８は、ダミートレンチ部３３内のダミー導電部とは接続されない。本例のゲートランナー４８は、コンタクトホール５６の下方から、ゲートトレンチ部４３の先端部４１まで形成される。
ゲートランナー４８と半導体基板１０の上面との間には、酸化膜等の絶縁膜が形成される。ゲートトレンチ部４３の先端部４１においてゲート導電部は半導体基板１０の上面に露出している。ゲート導電部の上方における絶縁膜には、ゲート導電部およびゲートランナー４８を接続するコンタクトホールが設けられている。なお、図１４では平面視で、上部電極５２とゲートランナー４８は重なっていないが、上部電極５２とゲートランナー４８は重なっていてもよい。この場合、上部電極５２とゲートランナー４８の間には絶縁膜が設けられる。
上部電極５２およびゲート金属層５０は、金属を含む材料で形成される。例えば、各電極の少なくとも一部の領域はアルミニウムまたはアルミニウム‐シリコン合金で形成される。各電極は、アルミニウム等で形成された領域の下層にチタンやチタン化合物等で形成されたバリアメタルを有してよく、コンタクトホール内においてタングステン等で形成されたプラグを有してもよい。
１つ以上のゲートトレンチ部４３および１つ以上のダミートレンチ部３３は、半導体基板１０の上面において所定の配列方向（本例ではＸ軸方向）に沿って所定の間隔で配列される。本例のトランジスタ部７２においては、配列方向に沿って１つ以上のゲートトレンチ部４３と、１つ以上のダミートレンチ部３３とが交互に形成されている。
本例のゲートトレンチ部４３は、配列方向と垂直な長手方向（本例ではＹ軸方向）に沿って直線状に延伸する２つの直線部３９と、２つの直線部３９を接続する先端部４１とを有してよい。先端部４１の少なくとも一部は、半導体基板１０の上面において曲線状に形成されることが好ましい。ゲートトレンチ部４３の２つの直線部３９において、長手方向に沿った直線形状の端である端部どうしを先端部４１が接続することで、直線部３９の端部における電界集中を緩和できる。本明細書では、ゲートトレンチ部４３のそれぞれの直線部３９を、一つのゲートトレンチ部４３として扱う。
少なくとも一つのダミートレンチ部３３は、ゲートトレンチ部４３のそれぞれの直線部３９の間に設けられる。これらのダミートレンチ部３３は、ゲートトレンチ部４３と同様に直線部２９および先端部３５を有してよい。他の例では、ダミートレンチ部３３は直線部２９を有し、先端部３５を有さなくてもよい。図１４に示した例では、トランジスタ部７２において、ゲートトレンチ部４３の２つの直線部３９の間に、ダミートレンチ部３３の２つの直線部２９が配置されている。
ダイオード部８２においては、複数のダミートレンチ部３３が、半導体基板１０の上面においてＸ軸方向に沿って配置されている。ダイオード部８２におけるダミートレンチ部３３のＸＹ面における形状は、トランジスタ部７２に設けられたダミートレンチ部３３と同様であってよい。
ダミートレンチ部３３の先端部３５および直線部２９は、ゲートトレンチ部４３の先端部４１および直線部３９と同様の形状を有する。ダイオード部８２に設けられたダミートレンチ部３３と、トランジスタ部７２に設けられた直線形状のダミートレンチ部３３は、Ｙ軸方向における長さが同一であってよい。
上部電極５２は、ゲートトレンチ部４３、ダミートレンチ部３３、延長領域３０、エミッタ領域１２、ベース領域１４およびコンタクト領域１５の上方に形成される。延長領域３０と、コンタクトホール５６の長手方向の端のうちゲート金属層５０が設けられる側の端とは、ＸＹ面内において離れて設けられる。延長領域３０の拡散深さは、ゲートトレンチ部４３およびダミートレンチ部３３の深さよりも深くてよい。ゲートトレンチ部４３およびダミートレンチ部３３の、ゲート金属層５０側の一部の領域は延長領域３０に形成される。ゲートトレンチ部４３の先端部４１のＺ軸方向における底部、ダミートレンチ部３３の先端部３５のＺ軸方向における底部は、延長領域３０に覆われていてよい。
トランジスタ部７２およびダイオード部８２のそれぞれには、各トレンチ部に挟まれたメサ部６１が１つ以上設けられる。メサ部６１とは、トレンチ部に挟まれた半導体基板１０の領域において、トレンチ部の最も深い底部よりも上面側の領域である。
各トレンチ部に挟まれたメサ部６１には、ベース領域１４が形成される。ベース領域１４は、延長領域３０よりもドーピング濃度の低い第２導電型（ｐ－型）である。
メサ部６１のベース領域１４の上面には、ベース領域１４よりもドーピング濃度の高い第２導電型のコンタクト領域１５が形成される。本例のコンタクト領域１５はｐ＋型である。半導体基板１０の上面において延長領域３０は、コンタクト領域１５のうちＹ軸方向において最も端に配置されたコンタクト領域１５から、ゲート金属層５０の方向に離れて形成されてよい。半導体基板１０の上面において、延長領域３０とコンタクト領域１５との間には、ベース領域１４が露出している。
トランジスタ部７２においては、半導体基板１０の内部に形成されたドリフト領域よりもドーピング濃度が高い第１導電型のエミッタ領域１２が、メサ部６１－１の上面に選択的に形成される。本例のエミッタ領域１２はｎ＋型である。エミッタ領域１２の半導体基板１０の深さ方向（－Ｚ軸方向）に隣接するベース領域１４のうち、ゲートトレンチ部４３に接する部分が、チャネル部として機能する。ゲートトレンチ部４３にオン電圧が印加されると、Ｚ軸方向においてエミッタ領域１２とドリフト領域との間に設けられたベース領域１４において、ゲートトレンチ部４３に隣接する部分に電子の反転層であるチャネルが形成される。ベース領域１４にチャネルが形成されることで、エミッタ領域１２とドリフト領域との間にキャリアが流れる。
本例では、各メサ部６１のＹ軸方向における両端部には、ベース領域１４－ｅが配置されている。本例では、それぞれのメサ部６１の上面において、ベース領域１４－ｅに対してメサ部６１の中央側で隣接する領域は、コンタクト領域１５である。また、ベース領域１４－ｅに対して、コンタクト領域１５とは逆側で接する領域は延長領域３０である。
本例のトランジスタ部７２のメサ部６１－１においてＹ軸方向両端のベース領域１４－ｅに挟まれる領域には、コンタクト領域１５およびエミッタ領域１２がＹ軸方向に沿って交互に配置されている。コンタクト領域１５およびエミッタ領域１２のそれぞれは、隣接する一方のトレンチ部から、他方のトレンチ部まで形成されている。
トランジスタ部７２のメサ部６１のうち、ダイオード部８２との境界に設けられた１つ以上のメサ部６１－２には、メサ部６１－１のコンタクト領域１５よりも面積の大きいコンタクト領域１５が設けられている。メサ部６１－２にはエミッタ領域１２が設けられていなくてよい。本例のメサ部６１－２においては、ベース領域１４－ｅに挟まれた領域全体に、コンタクト領域１５が設けられている。
本例のトランジスタ部７２の各メサ部６１－１においてコンタクトホール５６は、コンタクト領域１５およびエミッタ領域１２の各領域の上方に形成される。メサ部６１－２におけるコンタクトホール５６は、コンタクト領域１５の上方に形成される。各メサ部６１においてコンタクトホール５６は、ベース領域１４－ｅおよび延長領域３０に対応する領域には形成されていない。トランジスタ部７２の各メサ部６１におけるコンタクトホール５６は、Ｙ軸方向において同一の長さを有してよい。
ダイオード部８２において、半導体基板１０の下面と接する領域には、Ｎ＋型のカソード領域２４が形成される。図１４においては、カソード領域２４が形成される領域を破線で示している。半導体基板１０の下面と接する領域においてカソード領域２４が形成されていない領域には、ｐ＋型のコレクタ領域が形成されてよい。
トランジスタ部７２は、Ｚ軸方向においてコレクタ領域と重なる領域のうち、コンタクト領域１５およびエミッタ領域１２が形成されたメサ部６１と、当該メサ部６１に隣接するトレンチ部とが設けられた領域であってよい。ただし、ダイオード部８２との境界におけるメサ部６１－２には、エミッタ領域１２に代えてコンタクト領域１５が設けられていてよい。
ダイオード部８２のメサ部６１－３の上面には、ベース領域１４が配置されている。ただし、ベース領域１４－ｅに隣接する領域には、コンタクト領域１５が設けられてもよい。コンタクト領域１５の上方で、コンタクトホール５６が終端している。なお、図１４の例ではダイオード部８２が５つのメサ部６１－３とメサ部６１－３を挟む７つのダミートレンチ部３３を有しているが、ダイオード部８２におけるメサ部６１－３とダミートレンチ部３３の数はこれに限定されない。ダイオード部８２には、より多くのメサ部６１－３およびダミートレンチ部３３が設けられてよい。
図１５は、図１３におけるＡ－Ａ断面の一例を示す図である。Ａ－Ａ断面は、トランジスタ部７２およびエッジ部９０を含むＸＺ断面である。エッジ部９０の構造は、図１から図１０Ｂにおいて説明したいずれかの態様のエッジ部９０の構造と同一である。ただし、エッジ部９０において半導体基板１０の下面に接する領域の少なくとも一部には、コレクタ領域２２に代えてカソード領域２４が設けられていてもよい。
トランジスタ部７２は、当該断面において、半導体基板１０、絶縁膜２６、上部電極５２および下部電極５４を有する。絶縁膜２６は、半導体基板１０の上面のすくなくとも一部を覆って形成される。絶縁膜２６には、コンタクトホール５６等の貫通孔が形成されている。コンタクトホール５６により、半導体基板１０の上面が露出する。
上部電極５２は、半導体基板１０および絶縁膜２６の上面に形成される。上部電極５２は、コンタクトホール５６の内部にも形成されており、コンタクトホール５６により露出する半導体基板１０の上面と接触している。下部電極５４は、半導体基板１０の下面に形成される。下部電極５４は、半導体基板１０の下面全体と接触してよい。
トランジスタ部７２における半導体基板１０の上面側には、ｐ－型のベース領域１４が形成される。半導体基板１０の内部においてベース領域１４の下方には、ｎ－型のドリフト領域１８が配置されている。それぞれのトレンチ部は、半導体基板１０の上面から、ベース領域１４を貫通して、ドリフト領域１８に達して設けられる。
当該断面において、トランジスタ部７２の各メサ部６１－１には、ｎ＋型のエミッタ領域１２およびｐ－型のベース領域１４が、半導体基板１０の上面側から順番に配置されている。なお、トランジスタ部７２のコンタクト領域１５を通過するＸＺ断面においては、トランジスタ部７２の各メサ部６１－１には、エミッタ領域１２に代えて、コンタクト領域１５が設けられている。コンタクト領域１５は、ラッチアップを抑制するラッチアップ抑制層として機能してよい。
トランジスタ部７２において、半導体基板１０の下面に隣接する領域には、ｐ＋型のコレクタ領域２２が設けられている。本例の半導体基板１０には、ドリフト領域１８とコレクタ領域２２との間、および、ドリフト領域１８とカソード領域２４との間に、ｎ＋型のバッファ領域２０が設けられている。バッファ領域２０のドーピング濃度は、ドリフト領域１８のドーピング濃度よりも高い。バッファ領域２０は、ベース領域１４の下面側から広がる空乏層が、ｐ＋型のコレクタ領域２２およびｎ＋型のカソード領域２４に到達することを防ぐフィールドストップ層として機能してよい。
半導体基板１０の上面側には、１以上のゲートトレンチ部４３、および、１以上のダミートレンチ部３３が形成される。各トレンチ部は、半導体基板１０の上面から、ベース領域１４を貫通して、ドリフト領域１８に到達する。エミッタ領域１２またはコンタクト領域１５が設けられている領域においては、各トレンチ部はこれらの領域も貫通して、ドリフト領域１８に到達する。トレンチ部がドーピング領域を貫通するとは、ドーピング領域を形成してからトレンチ部を形成する順序で製造したものに限定されない。トレンチ部を形成した後に、トレンチ部の間にドーピング領域を形成したものも、トレンチ部がドーピング領域を貫通しているものに含まれる。
ゲートトレンチ部４３は、半導体基板１０の上面側に形成されたゲートトレンチ、ゲート絶縁膜４２およびゲート導電部４４を有する。ゲート絶縁膜４２は、ゲートトレンチの内壁を覆って形成される。ゲート絶縁膜４２は、ゲートトレンチの内壁の半導体を酸化または窒化して形成してよい。ゲート導電部４４は、ゲートトレンチの内部においてゲート絶縁膜４２よりも内側に形成される。つまりゲート絶縁膜４２は、ゲート導電部４４と半導体基板１０とを絶縁する。ゲート導電部４４は、ポリシリコン等の導電材料で形成される。
ゲート導電部４４は、深さ方向において、ゲート絶縁膜４２を挟んで、少なくとも隣接するベース領域１４と対向する領域を含む。当該断面におけるゲートトレンチ部４３は、半導体基板１０の上面において絶縁膜２６により覆われる。ゲート導電部４４に所定の電圧が印加されると、ベース領域１４のうちゲートトレンチに接する界面の表層に電子の反転層によるチャネルが形成される。
ダミートレンチ部３３は、当該断面において、ゲートトレンチ部４３と同一の構造を有してよい。ダミートレンチ部３３は、半導体基板１０の上面側に形成されたダミートレンチ、ダミー絶縁膜３２およびダミー導電部３４を有する。ダミー絶縁膜３２は、ダミートレンチの内壁を覆って形成される。ダミー導電部３４は、ダミートレンチの内部に形成され、且つ、ダミー絶縁膜３２よりも内側に形成される。ダミー絶縁膜３２は、ダミー導電部３４と半導体基板１０とを絶縁する。ダミー導電部３４は、ゲート導電部４４と同一の材料で形成されてよい。例えばダミー導電部３４は、ポリシリコン等の導電材料で形成される。ダミー導電部３４は、深さ方向においてゲート導電部４４と同一の長さを有してよい。当該断面におけるダミートレンチ部３３は、半導体基板１０の上面において絶縁膜２６により覆われる。なお、ダミートレンチ部３３およびゲートトレンチ部４３の底部は、下側に凸の曲面状（断面においては曲線状）であってよい。
トランジスタ部７２の延長部８０側の端部には、延長領域３０が設けられてよい。延長領域３０は、ベース領域１４よりも深くまで形成されている。本例の延長領域３０は、各トレンチ部よりも深くまで形成されている。トランジスタ部７２のトレンチ部の少なくとも一つは、延長領域３０の内部に形成されてよい。
トランジスタ部７２の絶縁膜２６には、延長領域３０と上部電極５２とを接続するコンタクトホール５６が設けられている。コンタクトホール５６は、Ｙ軸方向に直線状に延伸していてよい。Ｘ軸方向において、最も延長部８０側に設けられたコンタクトホール５６の端部６０と、延長領域３０の端部６２までが、第１距離Ｌ１に相当する。
延長部８０には、ゲート金属層５０、絶縁膜２６、ゲートランナー４８および延長領域３０が設けられる。ゲート金属層５０は、半導体基板１０の上面の上方に設けられる。ゲート金属層５０と半導体基板１０との間には、絶縁膜２６が設けられている。
ゲートランナー４８は、ゲート金属層５０と半導体基板１０の間に設けられている。ゲートランナー４８とゲート金属層５０との間、および、ゲートランナー４８と半導体基板１０との間には絶縁膜２６が設けられている。ゲートランナー４８およびゲート金属層５０は、絶縁膜２６に設けられたコンタクトホール５６により接続している。コンタクトホール５６の内部には、ゲート金属層５０が形成されてよい。
ゲート金属層５０およびゲートランナー４８の下方には、延長領域３０が設けられている。Ｘ軸方向において延長領域３０が設けられている範囲は、ゲート金属層５０およびゲートランナー４８が設けられている範囲よりも広いことが好ましい。
本例においても、第１距離Ｌ１と第２距離Ｌ２との和は、半導体基板１０の厚みＷｔよりも小さくてよい。これにより、逆回復動作時において延長領域３０のアクセプタと正孔とが相殺された場合であっても、活性部７０からエッジ部９０まで空乏層を伸ばすことができる。従って、逆回復耐量を向上させることができる。なお、図１５に示した第１距離Ｌ１および第２距離Ｌ２は、図１から図１０Ｂにおいて説明した第１距離Ｌ１および第２距離Ｌ２と同一の条件を満たしてよい。
図１６は、図１３におけるＢ－Ｂ断面の一例を示す図である。Ｂ－Ｂ断面は、ダイオード部８２およびエッジ部９０を含むＹＺ断面である。当該断面は、ダイオード部８２のコンタクトホール５６を通過している。エッジ部９０の構造は、図１から図１０Ｂにおいて説明したいずれかの態様のエッジ部９０の構造と同一である。
ダイオード部８２は、図１から図１０Ｂにおいて説明した活性部７０と同様の構造を有する。ただし図１６の例では、ベース領域１４は延長領域３０よりも浅く形成されている。
本例の延長部８０には、図１に示した延長部８０の構造に加えて、ゲート金属層５０およびゲートランナー４８が設けられている。Ｙ軸方向において、ダイオード部８２のコンタクトホール５６の端部６０と、延長領域３０の端部６２との距離を第１距離Ｌ１０とする。Ｙ軸方向において、延長領域３０の端部６２と、ウェル領域９４の端部６４との距離を第２距離Ｌ２０とする。第１距離Ｌ１０と第２距離Ｌ２０との和は、半導体基板１０の厚みＷｔよりも小さくてよい。これにより、逆回復動作時において延長領域３０のアクセプタと正孔とが相殺された場合であっても、活性部７０からエッジ部９０まで空乏層を伸ばすことができる。従って、逆回復耐量を向上させることができる。なお、図１６に示した第１距離Ｌ１０および第２距離Ｌ２０は、図１から図１０Ｂにおいて説明した第１距離Ｌ１および第２距離Ｌ２と同一の条件を満たしてよい。
また、Ｙ軸方向において、カソード領域２４の端部６７と、コンタクトホール５６の端部６０との距離をＬ３０とする。距離Ｌ３０は、距離Ｌ１０より小さくてよい。また図１５に示すＸ軸方向における上部電極５２の端部６３と、コンタクトホール５６の端部６０との距離をＬ４とし、図１６に示すＹ軸方向における上部電極５２の端部６３と、コンタクトホール５６の端部６０との距離をＬ４０とする。距離Ｌ４０は、距離Ｌ４より大きくてよい。なお、トランジスタ部７２のコンタクトホール５６を通過するＹＺ断面においても、第１距離Ｌ１０および第２距離Ｌ２０等の各距離は、図１６において説明した各距離と同一の条件を満たしてよい。
図１７は、コーナー部１１０の他の例を示す図である。本例のコーナー部１１０は、活性部７０においてダミートレンチ部３３等の複数のトレンチ部と、トレンチ部の間に配置されたコンタクトホール５６を有する。
Ｙ軸方向において、各トレンチ部の先端を結ぶ線を曲線１２８とし、コンタクトホール５６の先端を結ぶ線を曲線１２６とする。曲線１２６の曲率半径は、曲線１２８の曲率半径よりも大きくてよい。コンタクトホール５６の曲線１２６の曲率半径を大きくすることで、コーナー部１１０において、コンタクトホール５６の端部への電流集中を緩和できる。曲線１２６の曲率半径は、ゲート金属層５０の活性部７０側の端部６５の曲率半径よりも大きくてよい。
コーナー部１１０においては、直線部１１１に比べて、トレンチ部に挟まれたメサ部６１におけるベース領域１４の正の空間電荷密度が薄くなる場合がある。上記により、コーナー部１１０においてトレンチ端部からコンタクトホール５６端部までの長さを長くすることで、コーナー部１１０のベース領域１４のアクセプタ濃度を確保する。これにより、ベース領域１４の一部が、一時的にｐ＋型領域として機能できなくなった場合でも、空乏層１０２が基板上面に露出することを抑制して、半導体装置１００の耐量低下を抑制できる。
以上、本発明を実施の形態を用いて説明したが、本発明の技術的範囲は上記実施の形態に記載の範囲には限定されない。上記実施の形態に、多様な変更または改良を加えることが可能であることが当業者に明らかである。その様な変更または改良を加えた形態も本発明の技術的範囲に含まれ得ることが、特許請求の範囲の記載から明らかである。
１０・・・半導体基板、１２・・・エミッタ領域、１４・・・ベース領域、１５・・・コンタクト領域、１８・・・ドリフト領域、２０・・・バッファ領域、２２・・・コレクタ領域、２４・・・カソード領域、２５・・・高濃度領域、２６・・・絶縁膜、２９・・・直線部、３０・・・延長領域、３１・・・端部、３２・・・ダミー絶縁膜、３３・・・ダミートレンチ部、３４・・・ダミー導電部、３５・・・先端部、３６・・・接続部、３９・・・直線部、４１・・・先端部、４２・・・ゲート絶縁膜、４３・・・ゲートトレンチ部、４４・・・ゲート導電部、４８・・・ゲートランナー、５０・・・ゲート金属層、５２・・・上部電極、５４・・・下部電極、５６・・・コンタクトホール、６０、６２、６３、６４、６５、６７・・・端部、６１・・・メサ部、６６・・・高濃度領域、７０・・・活性部、７２・・・トランジスタ部、８０・・・延長部、８２・・・ダイオード部、９０・・・エッジ部、９２・・・金属膜、９４・・・ウェル領域、９６・・・チャネルストッパ、１００・・・半導体装置、１０２・・・空乏層、１１０・・・コーナー部、１１１・・・直線部、１１６・・・ゲートパッド、１２０・・・断面、１２２、１２３・・・端部、１２６、１２８・・・曲線、１３０・・・領域、１５０・・・外周端、２００・・・半導体装置

Claims (12)

  1. 主電流を流す活性部および電界を緩和するエッジ部が形成された半導体基板を備える半導体装置であって、
    前記半導体基板の上方に設けられた上部電極と、
    前記半導体基板と前記上部電極との間に設けられ、コンタクトホールが形成された絶縁膜と、
    前記半導体基板の内部に形成された第１導電型のドリフト領域と、
    前記活性部において前記半導体基板の上面側に形成され、前記コンタクトホールを介して前記上部電極に接続された第２導電型のベース領域と、
    前記エッジ部において前記半導体基板の上面側に形成され、前記上部電極と分離されている第２導電型のウェル領域と、
    前記半導体基板の上面側において前記ベース領域から前記ウェル領域の方向に延伸して形成され、前記絶縁膜により前記上部電極と分離されている第２導電型の延長領域と
    を備え、
    前記半導体基板の上面と平行な面において、前記コンタクトホールの前記ウェル領域側の端部から前記延長領域の前記ウェル領域側の端部までの第１距離と、前記延長領域の前記ウェル領域側の端部から前記ウェル領域までの第２距離との和が、前記活性部における前記半導体基板の厚みより小さく、
    前記延長領域の上方には、前記絶縁膜を介して前記上部電極が設けられ、前記上部電極が前記絶縁膜上において前記コンタクトホールの前記ウェル領域側の端部から前記ウェル領域の方向に延伸する第３距離は、前記第１距離より短い、半導体装置。
  2. 前記第３距離が、前記第１距離および前記第２距離の和から前記第３距離を引いた値よりも小さい
    請求項１に記載の半導体装置。
  3. 前記第１距離および前記第２距離の和が５０μｍより大きい
    請求項１または２に記載の半導体装置。
  4. 前記第１距離および前記第２距離の和が１００μｍより小さい
    請求項１から３のいずれか一項に記載の半導体装置。
  5. 前記延長領域におけるドーピング濃度ＮＡが下式を満たす
    Figure 0007077648000003
     ただし、Ｊｒａｔｅは定格電流密度（Ａ／ｃｍ２）、ｑは電気素量（Ｃ）、ｖｓａｔ＿Ｐは正孔の飽和速度（ｃｍ／ｓｅｃ）である
    請求項１から４のいずれか一項に記載の半導体装置。
  6. 前記延長領域におけるドーピング濃度が、５×１０１６／ｃｍ３以上、３．０×１０１７／ｃｍ３以下である
    請求項１から５のいずれか一項に記載の半導体装置。
  7. 前記延長領域の深さが、前記ウェル領域の深さと同一である
    請求項１から６のいずれか一項に記載の半導体装置。
  8. 前記延長領域のドーピング濃度が、前記ウェル領域のドーピング濃度と同一である
    請求項１から７のいずれか一項に記載の半導体装置。
  9. 前記半導体基板の内部において前記ドリフト領域と前記半導体基板の下面との間に設けられ、前記ドリフト領域よりもドーピング濃度の高い第１導電型のカソード領域を更に備え、
    前記カソード領域の前記エッジ部側の端部が、前記ウェル領域よりも前記活性部側に配置されている
    請求項１から８のいずれか一項に記載の半導体装置。
  10. 前記カソード領域の前記エッジ部側の端部が、前記延長領域の前記ウェル領域側の端部よりも前記活性部側に配置されている
    請求項９に記載の半導体装置。
  11. 前記カソード領域の前記エッジ部側の端部が、前記コンタクトホールの前記ウェル領域側の端部よりも前記活性部側に配置されている
    請求項９に記載の半導体装置。
  12. 前記半導体基板のコーナー部において、
    前記コンタクトホールの上面視における端部の曲率半径が、前記延長領域の上面視における端部の曲率半径よりも大きい
    請求項１から１０のいずれか一項に記載の半導体装置。
JP2018024572A 2017-02-16 2018-02-14 半導体装置 Active JP7077648B2 (ja)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2017026875 2017-02-16
JP2017026875 2017-02-16
JP2017240871 2017-12-15
JP2017240871 2017-12-15

Publications (2)

Publication Number Publication Date
JP2019096855A JP2019096855A (ja) 2019-06-20
JP7077648B2 true JP7077648B2 (ja) 2022-05-31

Family

ID=63105921

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2018024572A Active JP7077648B2 (ja) 2017-02-16 2018-02-14 半導体装置

Country Status (3)

Country Link
US (1) US10529800B2 (ja)
JP (1) JP7077648B2 (ja)
CN (1) CN108447903B (ja)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6589817B2 (ja) * 2016-10-26 2019-10-16 株式会社デンソー 半導体装置
JP6804379B2 (ja) * 2017-04-24 2020-12-23 三菱電機株式会社 半導体装置
WO2018207449A1 (ja) * 2017-05-12 2018-11-15 三菱電機株式会社 半導体装置および電力変換装置
JP7201288B2 (ja) * 2018-07-26 2023-01-10 ラピスセミコンダクタ株式会社 半導体装置
JP7296907B2 (ja) 2020-03-10 2023-06-23 株式会社東芝 半導体装置
JP7492415B2 (ja) * 2020-09-18 2024-05-29 株式会社東芝 半導体装置
JP7541898B2 (ja) * 2020-11-04 2024-08-29 ルネサスエレクトロニクス株式会社 半導体装置
JP2023114560A (ja) * 2022-02-07 2023-08-18 新電元工業株式会社 半導体装置及び半導体装置の製造方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007227806A (ja) 2006-02-24 2007-09-06 Denso Corp 半導体装置
WO2013073623A1 (ja) 2011-11-15 2013-05-23 富士電機株式会社 半導体装置および半導体装置の製造方法
WO2013100155A1 (ja) 2011-12-28 2013-07-04 富士電機株式会社 半導体装置および半導体装置の製造方法

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3444081B2 (ja) * 1996-02-28 2003-09-08 株式会社日立製作所 ダイオード及び電力変換装置
JP5381420B2 (ja) 2008-07-22 2014-01-08 富士電機株式会社 半導体装置
JP2012190873A (ja) * 2011-03-09 2012-10-04 Mitsubishi Electric Corp 半導体装置及びその製造方法
JP5999748B2 (ja) * 2011-08-12 2016-09-28 ルネサスエレクトロニクス株式会社 パワーｍｏｓｆｅｔ、ｉｇｂｔおよびパワーダイオード
US9547594B2 (en) 2013-03-15 2017-01-17 Intel Corporation Instructions to mark beginning and end of non transactional code region requiring write back to persistent storage
EP2980856B1 (en) * 2013-03-25 2020-07-22 Fuji Electric Co., Ltd. Semiconductor device and method of manufacturing the same
CN104637994B (zh) * 2013-11-13 2018-02-06 上海华虹宏力半导体制造有限公司 半导体器件及制造方法
JP2015177142A (ja) 2014-03-18 2015-10-05 株式会社日立製作所 半導体装置およびそれを用いた電力変換装置
CN106489210B (zh) * 2015-01-14 2019-08-13 富士电机株式会社 半导体装置
CN105006484A (zh) * 2015-06-12 2015-10-28 无锡新洁能股份有限公司 一种超结半导体器件及其制造方法
EP3353814B1 (en) * 2015-11-27 2019-07-10 ABB Schweiz AG Area efficient floating field ring termination

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007227806A (ja) 2006-02-24 2007-09-06 Denso Corp 半導体装置
WO2013073623A1 (ja) 2011-11-15 2013-05-23 富士電機株式会社 半導体装置および半導体装置の製造方法
WO2013100155A1 (ja) 2011-12-28 2013-07-04 富士電機株式会社 半導体装置および半導体装置の製造方法

Also Published As

Publication number Publication date
US10529800B2 (en) 2020-01-07
US20180233554A1 (en) 2018-08-16
JP2019096855A (ja) 2019-06-20
CN108447903B (zh) 2023-07-04
CN108447903A (zh) 2018-08-24

Similar Documents

Publication Publication Date Title
JP7077648B2 (ja) 半導体装置
JP7673846B2 (ja) 半導体装置
JP7649272B2 (ja) 半導体装置
JP5787853B2 (ja) 電力用半導体装置
JP6780777B2 (ja) 半導体装置
US9059284B2 (en) Semiconductor device
US11195908B2 (en) Semiconductor device with carrier lifetime control
JP3751463B2 (ja) 高耐圧半導体素子
JP5358963B2 (ja) 半導体装置およびその製造方法
US12027578B2 (en) Semiconductor device
JP7655413B2 (ja) 半導体装置
US8742534B2 (en) Semiconductor device having lateral diode
JP7020570B2 (ja) 半導体装置およびその製造方法
US20090302376A1 (en) Semiconductor device
JP2023065461A (ja) 半導体装置
JP6958011B2 (ja) 半導体装置および半導体装置の製造方法
JP6733829B2 (ja) 半導体装置
US9082810B2 (en) Semiconductor device
JP2018098447A (ja) Ｍｏｓｆｅｔ
JP2020174170A (ja) 超接合半導体装置および超接合半導体装置の製造方法
US12205984B2 (en) Semiconductor device with surface and deep guard rings
JP2024060452A (ja) 半導体装置とその製造方法
JP2024132527A (ja) 半導体装置
JP2014060301A (ja) 電力用半導体装置及びその製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20210114

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20211124

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20211124

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20220119

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20220419

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20220502

R150 Certificate of patent or registration of utility model

Ref document number: 7077648

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250