JP2020519004A - オプトエレクトロニクス半導体チップおよびオプトエレクトロニクス半導体チップを作製する方法 - Google Patents

Abstract

オプトエレクトロニクス半導体チップ（１００）は、電磁放射を放出する活性層（１０）を有する半導体積層体（１）を備える。さらに、半導体チップ（１）は、半導体積層体（１）の後面（１２）にある２つのコンタクト素子（２１、２２）と、後面（１２）とは反対側の半導体積層体（１）の前面（１１）にある放射線透過性の冷却素子（３）とを備える。冷却素子（３）と半導体積層体（１）との間に、シロキサン含有変換体層（４）が配置される。コンタクト素子（２１、２２）は、半導体チップ（１００）に電気的に接触するために使用されており、半導体チップ（１００）の未実装状態で露出される。冷却素子（３）は半導体積層体（１）の成長基板とは異なり、冷却素子（３）の熱伝導率は少なくとも０．７Ｗ／（ｍ・Ｋ）である。【選択図】 図２Ａ

Description

オプトエレクトロニクス半導体チップが特定される。加えて、オプトエレクトロニクス半導体チップを製造する方法が特定される。

実現すべき１つの目的は、効率的な熱放散を伴うオプトエレクトロニクス半導体チップを特定することである。実現すべきさらなる目的は、そのような半導体チップを製造する方法を特定することである。

これらの目的は、独立請求項の主題および方法によって実現される。有利な実施形態およびさらなる展開例は、従属請求項の主題である。

少なくとも１つの実施形態によれば、オプトエレクトロニクス半導体チップは、電磁放射を生成する活性層を有する半導体積層体を備える。半導体積層体はたとえば、ＩＩＩ−Ｖ化合物半導体材料系である。たとえば、半導体材料には、Ａｌ_ｎＩｎ_{１−ｎ−ｍ}Ｇａ_ｍＮなどの窒化物化合物半導体材料、またはＡｌ_ｎＩｎ_{１−ｎ−ｍ}Ｇａ_ｍＰなどのリン化物化合物半導体材料、またはＡｌ_ｎＩｎ_{１−ｎ−ｍ}Ｇａ_ｍＡｓもしくはＡｌ_ｎＩｎ_{１−ｎ−ｍ}Ｇａ_ｍＡｓＰなどのヒ化物化合物半導体材料が挙げられ、いずれの場合も、０≦ｎ≦１、０≦ｍ≦１、およびｍ＋ｎ≦１である。半導体積層体は、ドーパントならびに追加の成分を含有することができる。しかし話を簡単にするために、少量の他の物質で部分的に置換および／または補足することができる場合でも、半導体積層体の結晶格子の必須成分のみ、すなわちＡｌ、Ａｓ、Ｇａ、Ｉｎ、Ｎ、またはＰが特定される。半導体積層体は、好ましくはＡｌＩｎＧａＮ系である。

半導体積層体の活性層は、特に少なくとも１つのｐｎ接合部および／または少なくとも１つの量子井戸構造を含み、たとえば所期の動作中に青色もしくは緑色もしくは赤色スペクトル範囲内またはＵＶ範囲内の電磁放射を生成することができる。好ましくは、半導体チップは、１つ、特にちょうど１つの連続活性層を備える。

少なくとも１つの実施形態によれば、半導体チップは、半導体積層体の後面に２つ以上のコンタクト素子を備える。コンタクト素子は、特に金属性である。たとえば、コンタクト素子は、銀、銅、ニッケル、金、チタン、パラジウムを含み、またはこれらの材料のうちの１つもしくはこれらの材料の混合物からなる。

少なくとも１つの実施形態によれば、半導体チップは、後面とは反対側の半導体積層体の前面に放射線透過性の冷却素子を備える。たとえば、冷却素子は、平面視で半導体積層体を完全に覆い、すなわち半導体積層体の前面全体を覆う。好ましくは、冷却素子は、半導体積層体の前面のみを覆う。

冷却素子は、活性層によって生成される電磁放射に対して透明、すなわち画像透過性もしくは視野透過性、または半透明とすることができる。言い換えれば、冷却素子は、透明または白濁色とすることができる。

冷却素子は、活性層の方向から冷却素子に当たるそのような電磁放射に対して透明または半透明であることが特に好ましい。この放射は、活性層によって直接生成される１次放射および／または１次放射からの変換によって生成される２次放射とすることができる。たとえば、冷却素子の透明度は、活性層の方向からくる放射に対して少なくとも８０％または少なくとも９０％または少なくとも９５％または少なくとも９９％である。

冷却素子は、２つの実質上平行な主面を有するプレートレットの形態とすることができ、これらの主面は、半導体積層体の前面に対して実質上平行である。しかし、冷却素子はまた、半導体積層体から離れる方を向いている側に湾曲した主面を有することもできる。この場合、冷却素子は、たとえばレンズとして設計される。さらに、冷却素子は、単体として設計することができ、またはいくつかの異なる個々の層から構成することができる。ただし、冷却素子の材料組成は、冷却素子の体積全体にわたって均質であることが好ましい。

たとえば、前面および／または後面は、半導体積層体に直接接している。特に、前面および／または後面は、半導体積層体の半導体材料から形成される。前面および後面は、互いに対しても活性層に対しても本質的に平行である。

少なくとも１つの実施形態によれば、半導体チップは、冷却素子と半導体積層体との間にシロキサン含有変換体層を備える。変換体層の１つまたは複数のシロキサンは、好ましくはシリコーンなどのポリシロキサンまたはポリシロキサンである。

変換体層は、好ましくはシロキサン系である。たとえば、変換体層中のシロキサン含有率は、少なくとも６０体積％、または少なくとも７０体積％、または少なくとも８０体積％、または少なくとも９０体積％である。たとえば、変換体層は、変換体粒子が埋め込まれたシロキサンマトリックスを含み、または変換体粒子が埋め込まれたシロキサンマトリックスからなる。変換体層中の変換体粒子の濃度は、たとえば少なくとも１０体積％または少なくとも２０体積％である。別法または追加として、変換体層中の変換体粒子の濃度は、たとえば４０体積％以下または３０体積％以下である。たとえば、変換体層は、単体として形成される。たとえば、変換体層の材料組成は、その体積全体にわたって均質である。特に、変換体層は、重ね合わせた個々の層ではなく、単一の層のみによって形成される。別法として、変換体層はまた、いくつかの隣接する個々の層から構成することができ、個々の層はそれぞれ、たとえばシロキサンを含み、またはシロキサン系である。

半導体積層体の前面に直交して測定される変換体層の厚さは、たとえば少なくとも３０μｍ、または少なくとも４０μｍ、または少なくとも５０μｍである。別法または追加として、変換体層の厚さは、たとえば８０μｍ以下、または７０μｍ以下、または６０μｍ以下とすることができる。

変換体層は、好ましくは、半導体積層体の前面にのみ配置される。特に、変換体層は、半導体積層体の前面を完全に覆う。変換体層は、半導体積層体の前面または半導体材料に直接接触することができる。

変換体層は、半導体チップが所期のとおり動作するとき、活性層によって生成される１次放射のすべてまたは一部を、より長い波長を有する２次放射に変換する。たとえば、変換体層は、活性層によって生成される青色の１次放射を、黄色または緑色または赤色の２次放射に、全体的または部分的に変換する。したがって、変換体層から現れる放射は、１次および２次放射の混合物とすることができ、または排他的に２次放射から形成することができる。変換体層および半導体チップから放出される放射は、好ましくは白色光などの可視光である。

少なくとも１つの実施形態によれば、コンタクト素子は、半導体チップまたは半導体積層体に電気的に接触するように構成されており、半導体チップの未実装状態で、たとえば半導体チップの下面で露出される。したがって特に、半導体チップは、表面実装可能半導体チップとすることができる。半導体チップは、たとえば結合基板に実装することができる。好ましくは、半導体チップの前面にはコンタクト素子が存在しない。

少なくとも１つの実施形態によれば、冷却素子は、半導体積層体の成長基板とは異なる。特に、たとえば半導体積層体をエピタキシャル成長させた成長基板が、半導体チップから切除または除去される。好ましくは、半導体チップには成長基板がない。

少なくとも１つの実施形態によれば、冷却素子の熱伝導率は、少なくとも０．７Ｗ／（ｍ・Ｋ）、または少なくとも０．８Ｗ／（ｍ・Ｋ）、または少なくとも０．９Ｗ／（ｍ・Ｋ）、または少なくとも１．０Ｗ／（ｍ・Ｋ）である。熱伝導率は、特に冷却素子全体にわたって平均化された熱伝導率を意味すると理解される。

少なくとも１つの実施形態によれば、変換体層と冷却素子との間の距離は、１０μｍ以下、または８μｍ以下、または５μｍ以下、または３μｍ以下である。この距離は、好ましくは、半導体チップの横方向の大きさ全体に沿った最大または平均距離であると理解される。この距離は、特に前面に直交する方向に測定される。

加えて、オプトエレクトロニクス半導体チップは、ウェハ複合物から分離によって作製される構成要素であると理解される。これは、半導体チップの横寸法が半導体積層体の活性層の横寸法に本質的に対応することを意味することができる。たとえば、半導体チップの横寸法は、活性層の横寸法の１０％以下、または５％以下、または１％以下である。横寸法が決定される横方向は、活性層の主延長方向に対して平行な方向である。オプトエレクトロニクス半導体チップは、好ましくは自立している。言い換えれば、オプトエレクトロニクス半導体チップは、いわゆるチップサイズパッケージ、略してＣＳＰとすることができ、その結果、半導体チップの少なくとも横サイズが、半導体積層体によって本質的に決定される。したがって、ポッティングおよびコンタクト素子は、横サイズにそれほど寄与しない。

少なくとも１つの実施形態では、オプトエレクトロニクス半導体チップは、電磁放射を放出する活性層を有する半導体積層体を備える。半導体チップは、半導体積層体の後面にある２つのコンタクト素子と、後面とは反対側の半導体積層体の前面にある放射線透過性の冷却素子とをさらに備える。冷却素子と半導体積層体との間に、シロキサン含有変換体層が配置される。コンタクト素子は、半導体チップに電気的に接触するように構成されており、半導体チップの未実装状態で露出される。冷却素子は半導体積層体の成長基板とは異なり、冷却素子の熱伝導率は少なくとも０．７Ｗ／（ｍ・Ｋ）である。

本明細書に記載する本発明は特に、シロキサン系、特にシリコーン系の変換体層が、一部にはこれらが高い屈折率を有することから、オプトエレクトロニクス半導体チップ内の変換体層に頻繁に使用されるという知識に基づいている。しかし、これらの変換体層には、熱伝導率が低く、０．２〜０．３Ｗ／（ｍ・Ｋ）以下、たとえば０．１６〜０．２５Ｗ／（ｍ・Ｋ）であるという欠点がある。したがって、シロキサン中に埋め込まれた変換体粒子によって光の変換中に生成される熱を、変換体層から不十分に放散することしかできない。そのため動作中、特にその外面で変換体層の強い加温が生じて、変換体層が急速に老化し、それはたとえば亀裂の形成として見られることがある。シロキサン含有変換体層のさらなる欠点は、露出した変換体層に望ましくない粒子がくっつくほど粘着性が高いことである。

本発明は、変換体層に放射線透過性の冷却素子を配置するという概念を使用する。０．７Ｗ／（ｍ・Ｋ）という低い熱伝導率でも、半導体チップ全体の熱特性を大きく改善するのに十分となることができる。この作用を改善するために、変換体層と冷却素子との間の距離は、好ましくは小さくなるように選択され、その結果、変換体層から冷却素子への熱伝達が効率的になる。さらに、放射線透過性の冷却素子は、変換体層の高粘着性の表面を覆い、望ましくない粒子がくっつくのを防止する。

少なくとも１つの実施形態によれば、冷却素子は、ガラス、特に高屈折率ガラスを含み、またはガラスからなる。特に、冷却素子は、ガラス基板またはガラス板とすることができる。ガラスは、石英ガラス、ホウケイ酸ガラス、フリントガラス、または鉛クリスタルガラスとすることができる。ガラスには、変換体層とは対照的に、弾性係数が比較的高いという利点もある。通常、半導体チップが熱くなると、変換体層は比較的強く膨張し、そのため上述したように、時間とともに変換体層に亀裂をもたらす可能性がある。変換体層に設けられるガラス質の冷却素子は、弾性係数が高いため、変換体要素がほとんど膨張せず、したがって半導体チップ全体が老化に対してより安定することが確実になる。

別法として、冷却素子に対する材料としてガラスの代わりにサファイアまたはプラスチックを選ぶことも可能である。

少なくとも１つの実施形態によれば、冷却素子と変換体層との間の機械的結合部、たとえば接着剤層は、冷却素子が変換体層に恒久的に接合されるように選択される。これはたとえば、冷却素子と変換体層との間の材料ロック結合部である。冷却素子は、非破壊的に取り外せるように変換体層に結合される。所期の動作中、すなわち通常の力および加速で、冷却素子は好ましくは、変換体層から分離しない。たとえば、この結合部は、冷却素子が変換体層の横方向の熱膨張を防止または制限するほど強い。特に、結合部は、加熱のために所期の動作中に生じる横方向の力によって、すなわち特定の点で、結合部が完全または局所的に緩まないように強く選択される。

少なくとも１つの実施形態によれば、冷却素子は自立している。たとえば、冷却素子はこのとき、半導体チップ内の１つまたは唯一の支持構成要素である。たとえば、半導体チップ内に他の自立している要素は存在しない。たとえば、冷却素子が、半導体積層体およびコンタクト素子を保持する。

少なくとも１つの実施形態によれば、冷却素子の厚さは、少なくとも２５０μｍ、または少なくとも３００μｍ、または少なくとも４００μｍである。特にそのような厚さで、半導体チップの典型的な横方向の膨張が５ｍｍ以下である場合、そのような冷却素子は自立することができる。

少なくとも１つの実施形態によれば、半導体積層体の後面と、未実装状態で露出されるコンタクト素子の面、すなわち半導体チップの下面との間の距離は、最大で５μｍ、または最大で３μｍ、または最大で２μｍである。特に、後面には半導体チップの支持構成要素が存在しない。

少なくとも１つの実施形態によれば、半導体積層体の後面にキャリアが配置される。キャリアは、たとえば、ポリマーポッティング、エポキシポッティング、またはシリコーンポッティングなど、コンタクト素子およびコンタクト素子間の絶縁体によって形成することができる。特に、キャリアは自立している。たとえば、後面のキャリアは、半導体チップ内で、半導体チップを保持する１つまたは唯一の機械的安定化構成要素である。この場合、たとえば冷却素子は自立しておらず、単独では半導体チップの安定性を保証することができない。

少なくとも１つの実施形態によれば、冷却素子の厚さは、最大で１００μｍ、または最大で５０μｍ、または最大で３０μｍ、または最大で１０μｍである。これらの場合、たとえば冷却素子は自立していない。しかし、たとえば１０μｍほどの大きさしかない厚さでも、変換体層の不十分な熱伝導率を部分的に補償するには十分である。ただし、好ましくは冷却素子の厚さは少なくとも５μｍである。

少なくとも１つの実施形態によれば、後面にあるコンタクト素子の厚さは、少なくとも１００μｍ、または少なくとも１２０μｍである。たとえば、コンタクト素子は、半導体積層体にガルバニックに設けられる。この場合、たとえばコンタクト素子が、半導体積層体の後面にキャリアの一部を形成する。

少なくとも１つの実施形態によれば、冷却素子は、半導体チップの放射出口面を形成する。たとえば、半導体チップから放出される放射の少なくとも８０％、または少なくとも９０％、または少なくとも９５％が、冷却素子を介して減結合される。冷却素子は、空気などの周囲ガスに直接隣接することができる。

少なくとも１つの実施形態によれば、変換体層は、変換体粒子が埋め込まれたシリコーンマトリックスを含み、または変換体粒子が埋め込まれたシリコーンマトリックスからなる。シリコーンは、変換体層で使用するのに好ましいシロキサンである。

少なくとも１つの実施形態によれば、変換体粒子は、Ａ＝Ｌｕ、Ｙ、もしくはＴｂ、およびＢ＝ＡもしくはＧａとして、構造式Ａ_３Ｂ_５Ｏ_１２：Ｃｅ^３＋、ならびに／またはＭ＝Ｂａ、Ｓｒ、Ｃａ、もしくはＭｇとして、（Ｃａ，Ｓｒ）ＡｌＳｉＮ_３：Ｅｕ^２＋、および／もしくはＳｒ（Ｃａ，Ｓｒ）Ｓｉ_２Ａｌ_２Ｎ_６：Ｅｕ^２＋、および／もしくは（Ｃａ，Ｂａ，Ｓｒ）_２Ｓｉ_５Ｎ_８：Ｅｕ^２＋、および／もしくはＳｒ_４Ａｌ_１４Ｏ_２５：Ｅｕ^２＋、および／もしくはＥｕ_ｘＳｉ_６−ｚＡｌ_ｚＯ_ｚＮ_８−ｚ、および／もしくはＭ_ｘＳｉ_{１２−ｍ−ｎ}Ａｌ_ｍ＋ｎＯ_ｎＮ_１６−ｎ：Ｅｕ^２＋、および／もしくはＭ_２ＳｉＯ_４：Ｅｕ^２＋、ならびに／またはＭ＝Ｂａ、Ｓｒ、もしくはＣａとして、Ｋ_２ＳｉＦ_６：Ｍｎ^４＋、および／もしくはＭＳｉ_２Ｎ_２Ｏ_２：Ｅｕ^２＋を有する粒子を含む。他のタイプの変換体粒子も考えられる。

少なくとも１つの実施形態によれば、変換体層と冷却素子との間に放射線透過性の接着剤層が配置される。たとえば、接着剤層の厚さは、最大で１０μｍ、または最大で８μｍ、または最大で５μｍ、または最大で３μｍである。たとえば、接着剤層は、シリコーンから作られ、またはシリコーンを含む。接着剤層は、特に１次および／または２次放射に対して、透明または半透明である。接着剤層は、好ましくは、変換体層および冷却素子の両方に直接接触する。

接着剤層は、特に冷却素子を変換体層または半導体積層体に確実に取り付ける働きをする。

少なくとも１つの実施形態によれば、接着剤層は、１次および／または２次放射に対して透明な充填粒子が埋め込まれたシリコーンマトリックスなどのマトリックスを有する。充填粒子は、特に好ましくは、接着剤層のマトリックス材料より高い熱伝導率、たとえば接着剤層のマトリックス材料の少なくとも２倍の熱伝導率を有する。これにより、冷却素子に対する変換体層の熱結合がさらに改善される。

少なくとも１つの実施形態によれば、変換体層は、冷却素子に直接接触する。言い換えれば、変換体層と冷却素子との間に、接着剤層のような他の層は存在しない。たとえば、冷却素子は変換体層に直接設けられる。変換体層と冷却素子との間の直接接触は、熱結合に関して特に有利である。

少なくとも１つの実施形態によれば、半導体積層体は前面で構造化される。特に、半導体積層体は、前面での電磁放射の全反射が低減され、したがって半導体積層体からの減結合効率が増大するように構造化される。

少なくとも１つの実施形態によれば、コンタクト素子は、ポッティング、特に電気絶縁性ポッティングによって、横から部分的または完全に取り囲まれる。横とは、コンタクト素子がポッティングによって、横方向に、すなわち活性層の主延長方向に対して平行に取り囲まれることを意味する。コンタクト素子は、半導体チップの下面にあるポッティングと同一平面で終端することができる。別法として、ポッティングは、半導体チップの下面まで延びず、たとえばコンタクト素子の２分の１のみまで横から覆うことも可能である。このときコンタクト素子は、ポッティングから突出する。ポッティングは、たとえばポリマーまたはエポキシまたはシリコーンとすることができる。コンタクト素子とともに、ポッティングは、半導体チップを安定化させるキャリアを形成することができる。

少なくとも１つの実施形態によれば、冷却素子は、１つまたは複数の機能層を有する。たとえば、冷却素子は、誘電体ミラー層、および／またはブラッグミラー、および／または変換層を備える。特に、冷却素子は、このようにして半導体チップの放射特性にさらに影響を与えることができる。

少なくとも１つの実施形態によれば、特にガラスから作られる冷却素子は、主として変換体層および／または半導体チップを機械的に補強し、２次的にのみ変換体層および／または半導体積層体を冷却するキャリアとして働く。冷却素子によって特定の熱の再分布が生じるが、冷却素子からコンタクト素子へ熱的に高伝導性の熱伝導経路は存在しないため、この影響は比較的小さくすることができる。たとえば、冷却素子は、変換体層および／または半導体積層体の冷却に最大５０％または２０％または１０％まで寄与し、それによって主な冷却は、コンタクト素子を介して半導体チップの実装面へ、次いでさらに外部ヒートシンクへ抜けるように行うことができる。

加えて、オプトエレクトロニクス半導体チップを製造する方法が特定される。この方法は、上述した半導体チップを製造するのに特に適している。これは、半導体チップに関連して開示するすべての特徴が、この方法に対しても開示され、逆も同様であることを意味する。

少なくとも１つの実施形態によれば、この方法は、活性層を有する半導体積層体を成長基板に成長させるステップＡ）を含む。

少なくとも１つの実施形態によれば、この方法は、成長基板から離れる方を向いている半導体積層体の後面にコンタクト素子を設けるステップＢ）を含む。

少なくとも１つの実施形態によれば、ステップＣ）で、半導体積層体は補助キャリア内に設けられる。たとえば、半導体積層体は、まずコンタクト素子とともに補助キャリアに設けられる。

少なくとも１つの実施形態によれば、ステップＤ）で、成長基板は除去される。たとえば、成長基板は、レーザリフトオフ加工によって除去される。

少なくとも１つの実施形態によれば、ステップＥ）で、後面とは反対側の半導体積層体の前面に変換体層が設けられる。変換体層は、シロキサンを含む。

少なくとも１つの実施形態によれば、ステップＦ）で、半導体積層体の前面に放射線透過性の冷却素子が設けられる。冷却素子の熱伝導率は、少なくとも０．７Ｗ／（ｍ・Ｋ）である。変換体層と冷却素子との間の距離は、たとえば最大で１０μｍに設定される。

少なくとも１つの実施形態によれば、ステップＧ）で、補助キャリアは除去される。

この方法は、好ましくは、冷却素子を有する半導体積層体を個々の半導体チップに切断または鋸引きまたはダイシングするさらなるステップＨ）を含む。特に、大面積の冷却素子および大面積の半導体積層体は、製造方法中にウェハ複合物を形成する。次いで大面積の冷却素子および大面積の半導体積層体は、それぞれ個々の半導体チップに対する個々の冷却素子および個々の半導体積層体に分割される。したがって、それぞれ個々の半導体チップの冷却素子は、特に側面で、材料除去の痕跡を示すことがある。

少なくとも１つの実施形態によれば、ステップＡ）〜Ｈ）は、特定の順序で次々と実行される。

少なくとも１つの実施形態によれば、変換体層は、スプレーコーティングによって半導体積層体に設けられる。

少なくとも１つの実施形態によれば、冷却素子は、乾いていない変換体層に設けられ、したがって変換体層は、冷却素子に対する接着剤として働く。変換体層がたとえばスプレーコーティングによって設けられる場合、変換体層は最初は液体であり、高い粘着性を有する。この変換体層は、さらなる接着剤層を必要とすることなく冷却素子を変換体層に固定するために使用される。

少なくとも１つの実施形態によれば、冷却素子は、蒸着によって設けられたガラス層である。これにより、特に薄いガラス層を作製することが可能になり、次いでこのガラス層は冷却素子として働く。

少なくとも１つの実施形態によれば、変換体層は構造化されていないが、表面全体に、かつ／または連続して、好ましくはチップウェハ複合物内に設けられる。これにより、特に変換体層の周りに側壁が存在しなくなる。したがって、変換体層は、個々の半導体チップの側面で露出される。横方向では、変換体層は、冷却素子と同一平面で終端することができる。

少なくとも１つの実施形態によれば、分離または分割とも呼ばれる半導体チップへの分離は、単一の共通ステップで行われる。これは、冷却素子、変換体層、ポッティング、コンタクト素子、および絶縁層が単一のステップで切断されることを意味する。分離は、たとえば鋸引きまたはレーザ照射によって行われる。

少なくとも１つの実施形態によれば、分離は、鋸引きによって、特に単一の鋸引きステップで、かつ／または単一の鋸刃によって実施される。鋸引きの痕跡は、好ましくは細く、典型的には幅１００μｍ以下、好ましくは幅５０μｍ以下である。たとえば、鋸引きの痕跡の幅は、２０μｍ〜５０μｍ（境界値を含む）である。

少なくとも１つの実施形態によれば、成長基板は半導体積層体から除去される。これにより、半導体チップの耐熱性をより低くすることが可能になる。成長基板は、好ましくは、変換体層および冷却素子が半導体積層体に設けられる前に除去されるが、後に除去することもできる。成長基板を除去するとき、半導体積層体は、好ましくは一時補助キャリアに位置する。特に成長基板を除去することによって、好ましくは冷却素子のための、キャリアとしての単一のガラスウェハに、完全なチップウェハを結合することが可能になり、したがって成長基板を完全なウェハとして除去することができ、それでもなおこの配置を後にウェハとして取り扱うことができる。

以下、本明細書に記載するオプトエレクトロニクス半導体チップならびに本明細書に記載するオプトエレクトロニクス半導体チップを製造する方法について、例示的な実施形態に基づいて図面を参照してより詳細に説明する。個々の図において、同じ参照符号は同じ要素を示す。しかし、関連するサイズ比は原寸に比例しておらず、さらなる理解のために個々の要素を拡大したサイズで示すこともある。

オプトエレクトロニクス半導体チップを製造する方法の例示的な実施形態における異なる位置を示す図である。 オプトエレクトロニクス半導体チップを製造する方法の例示的な実施形態における異なる位置を示す図である。 オプトエレクトロニクス半導体チップを製造する方法の例示的な実施形態における異なる位置を示す図である。 オプトエレクトロニクス半導体チップを製造する方法の例示的な実施形態における異なる位置を示す図である。 オプトエレクトロニクス半導体チップを製造する方法の例示的な実施形態における異なる位置を示す図である。 オプトエレクトロニクス半導体チップを製造する方法の例示的な実施形態における異なる位置を示す図である。 オプトエレクトロニクス半導体チップの様々な例示的な実施形態の横断面図である。 オプトエレクトロニクス半導体チップの様々な例示的な実施形態の横断面図である。 オプトエレクトロニクス半導体チップの様々な例示的な実施形態の横断面図である。 オプトエレクトロニクス半導体チップの様々な例示的な実施形態の横断面図である。 オプトエレクトロニクス半導体チップの様々な例示的な実施形態の横断面図である。

図１Ａは、オプトエレクトロニクス半導体チップ１００を製造する方法の例示的な実施形態における位置を示す。成長基板１５、たとえばサファイア基板に、半導体積層体１が成長している。半導体積層体１は、たとえばＧａＮ系である。半導体積層体１は、第１の層１３、たとえばｎ導電性層と、第２の層１４、たとえばｐ導電性層と、第１の層１３と第２の層１４との間の活性層１０とを備える。活性層１０は、所期の動作中に電磁放射を生成することが意図される。成長基板１５に隣接している半導体積層体１の面が、半導体積層体１の前面１１を形成し、半導体積層体１の反対側の面が、後面１２を形成する。

図１Ｂは、方法における後の時点の位置を示す。半導体積層体１の後面１２にコンタクト素子２１、２２が設けられ、コンタクト素子２１、２２は絶縁層によって互いから電気的に分離される。第２の層１４および活性層１０を通って第１の層１３内へ延びる結合部を介して、それぞれの第２のコンタクト素子２２が第２の層１４に導電的に結合され、それぞれの第１のコンタクト素子２１が第１の層１３に導電的に結合される。

図１Ｃに示す方法の位置で、半導体積層体１は、まずコンタクト素子２１、２２を有する補助キャリアに設けられる。補助キャリアは、半導体積層体１を一時的に安定化させる働きをする。

加えて図１Ｃは、成長基板１５が半導体積層体１から取り外されることを示す。これは、たとえばレーザリフトオフ加工によって行うことができる。したがって図１Ｃでは、半導体積層体１の前面１１が露出される。

図１Ｄは、半導体積層体１の前面１１が構造化または粗面化された後の方法における位置を示す。これは、たとえばエッチング加工によって行うことができる。前面１１で半導体積層体１を構造化または粗面化した結果、半導体積層体１からの放射減結合がより効率的になる。

図１Ｅは、半導体積層体１の前面１１に最初に変換体層４、次いで接着剤層４１、次いで放射線透過性の冷却素子３を設けた後の方法における位置を示す。変換体層４は、シリコーンなどのシロキサンを含む。たとえば、変換体層４は、変換体粒子が埋め込まれたシリコーンマトリックスである。変換体層４は、所期の動作中に、活性層１０によって生成される１次電磁放射の一部またはすべてを異なる波長の２次放射に変換する。変換体層４の厚さは、たとえば４０μｍ〜６０μｍ（境界値を含む）である。

接着剤層４１は、たとえば透明シリコーン層とすることができる。接着剤層４１の厚さは、たとえば３μｍ〜８μｍ（境界値を含む）である。

接着剤層４１は、半導体積層体１または変換体層４を放射線透過性の冷却素子３に結合する。別法として、接着剤層４１を省略することができ、したがって冷却素子３が変換体層４に直接接触する。

冷却素子３は、たとえばガラス層またはガラスプレートレットまたはガラス基板である。冷却素子３は、たとえば半導体積層体１からくる１次および２次放射に対して透明である。

図１Ｅは、厚さが少なくとも２５０μｍの自立している冷却素子３の一例を示す。特に、図１Ｅの冷却素子３はガラスプレートレットである。図１Ｅとは対照的に、冷却素子３はまた、たとえば厚さが最大で５０μｍの非常に薄いガラス層として設計することもできる。たとえば、そのようなガラス層は自立しないはずである。

図１Ｆは、冷却素子３および半導体積層体１のウェハ複合物を個片化した後のプロセスにおける別の位置を示す。これにより、個々の半導体チップ１００が作製されるが、依然として補助キャリアに取り付けられている。次いで、補助キャリアを除去することができる。

図２Ａは、半導体チップ１００の例示的な実施形態を横断面図で示す。図２Ａの半導体チップ１００は、たとえば、図１Ａ〜図１Ｆのプロセスまたは方法によって製造される。図２Ａの場合、冷却素子３は自立しており、半導体チップ１００の支持構成要素を形成する。これは、冷却素子３が単独で半導体積層体１およびコンタクト素子２１、２２を保持して安定化させることを意味する。冷却素子３がなければ、半導体チップ１００は機械的に自立しないはずである。図２Ａのコンタクト素子２１、２２の厚さは、たとえば最大で５μｍである。半導体積層体１の後面１２と、半導体積層体１から離れる方を向いているコンタクト素子２１、２２の面との間の距離もまた、たとえば最大で５μｍである。

図２Ｂは、半導体チップ１００の別の例示的な実施形態を横断面図に示す。図２Ａとは対照的に、コンタクト素子２１、２２はここでははるかに厚く、たとえば厚さが少なくとも１００μｍである。コンタクト素子２１、２２は、たとえばガルバニック加工を使用して設けられる。コンタクト素子２１、２２の周りにポッティング２３が配置される。ポッティング２３は、たとえばポリマーまたはエポキシまたはシリコーンとすることができる。この場合、ポッティング２３およびコンタクト素子２１、２２は、半導体チップ１００の下面を形成し、下面は未実装状態で露出される。ポッティング２３およびコンタクト素子２１、２２は、下面で互いに同一平面で終端する。ポッティング２３は、コンタクト素子２１、２２を横から、すなわち横方向に完全に取り囲む。

図２Ｂの場合、ポッティング２３はコンタクト素子２１、２２とともに、半導体積層体１の後面１２にキャリア５を形成する。このキャリア５は、たとえば自立している。キャリア５は、半導体積層体１を機械的に安定化させて保持することができる。この場合、冷却素子３はそれでもなお自立することができるが、冷却素子３は自立していない可能性もある。

図２Ｃの例示的な実施形態は、図２Ｂの半導体チップ１００に本質的に対応する半導体チップ１００を示す。しかし図２Ｂとは対照的に、ポッティング２３は、コンタクト素子２１、２２を完全に横から取り囲むわけではない。特に、ポッティング２３は、半導体チップ１００の下面でコンタクト素子２１、２２と同一平面で終端しない。代わりに、コンタクト素子２１、２２は、ポッティング２３によって一部のみ横から取り囲まれる。たとえば、半導体積層体１の後面１２にあるポッティング２３の厚さは、最大でコンタクト素子２１、２２の厚さの２分の１にすぎない。

たとえば、図２Ｃの例示的な実施形態では、コンタクト素子２１、２２はポッティング２３とともに、機械的に安定したキャリアを形成しない。この場合、半導体積層体１または半導体チップ１００は、機械的に自立している冷却素子３によって安定化および支持される。しかし、図２Ｃのコンタクト素子２１、２２およびポッティング２３は、半導体チップ１００の安定性を支持し、または安定性をもたらすことも可能である。

図２Ｃの半導体チップ１００は特に、異なる材料の異なる膨張係数が補償されることを特徴とする。特に、半導体積層体１は通常、半導体チップ１００が実装される結合基板とは異なる熱膨張係数を有する。この熱膨張係数の差は、厚いコンタクト素子２１、２２およびコンタクト素子２１、２２間に配置されたポッティング２３によって部分的に補償され、したがって動作中に半導体積層体１内で生じる応力が小さくなり、半導体積層体１内に亀裂が生じるリスクが低減される。

図２Ｄは、封止部２３がコンタクト素子２１、２２ともに半導体積層体１または半導体チップ１００を安定化させるキャリア５を形成する半導体チップ１００の例示的な実施形態を示す。この場合も、半導体積層体１の前面１１にある冷却素子３は、たとえばガラスから作られる。ただしこの場合、冷却素子３は、たとえば厚さが最大で５０μｍの非常に薄いガラス層である。したがってそのような薄いガラス層３は、たとえば自立しておらず、したがって半導体チップ１００の機械的安定化に寄与しない。薄いガラス層３は、たとえば蒸着加工によって設けることができる。

ここまでに示した例示的な実施形態において、各半導体チップ１００の縁部領域内にメサ構造が提供され、半導体積層体１は後面１２から第２の半導体層１４まで除去され、その結果得られるメサトレンチが絶縁層によって封止された。これらの例では、メサトレンチは第１の層１３内に到達しないため、電磁放射は第１の層１３から横に現れることができる。

光減結合効率を増大させるため、図２Ｅは、横方向のメサトレンチが後面１２から第２の半導体層１４、活性層１０を通って第１の層１３内へ完全に延びる半導体チップ１００の例示的な実施形態を示す。好ましくは、メサトレンチはまた、第１の層１３を完全に貫通する。このようにして、第１の層１３からの横方向の光抽出を抑制することができる。次いで、光はほぼすべて、前面１１または放射線透過性の冷却素子３を介して半導体チップ１００から放出される。

本発明は、例示的な実施形態に関する説明によって限定されるものではない。逆に本発明では、特に特許請求の範囲内の特徴のあらゆる組合せを含めて、あらゆる新しい特徴ならびにあらゆる特徴の組合せが、上記特徴または上記組合せ自体が特許請求の範囲または例示的な実施形態に明示的に記載されていない場合でも含まれる。

本特許出願は、開示内容が参照により本明細書に組み込まれている独国特許出願第１０２０１７１０９４８５．７号の優先権を主張する。

１ 半導体積層体
３ 冷却素子
４ 変換体層
５ キャリア
１０ 活性層
１１ 前面
１２ 後面
１３ 第１の層
１４ 第２の層
２１ 第１のコンタクト素子
２２ 第２のコンタクト素子
２３ ポッティング
４ 接着剤層
１００ オプトエレクトロニクス半導体チップ

Claims (19)

1. オプトエレクトロニクス半導体チップ（１００）であって、
   − 電磁放射を生成する活性層（１０）を有する半導体積層体（１）と、
   − 前記半導体積層体（１）の後面（１２）にある２つのコンタクト素子（２１、２２）と、
   − 前記後面（１２）とは反対側の前記半導体積層体（１）の前面（１１）にある放射線透過性の冷却素子（３）と、
   − 前記冷却素子（３）と前記半導体積層体（１）との間にあるシロキサンを含有する変換体層（４）とを備え、
   − 前記コンタクト素子（２１、２２）が、前記半導体チップ（１００）に電気的に接触するように構成されており、前記半導体チップ（１００）の未実装状態で露出され、
   − 前記冷却素子（３）が、前記半導体積層体（１）の成長基板とは異なり、
   − 前記冷却素子（３）の熱伝導率が、少なくとも０．７Ｗ／（ｍ・Ｋ）である、半導体チップ（１００）。
2. 前記冷却素子（３）が、ガラスを含み、またはガラスからなる、
   請求項１に記載の半導体チップ（１００）。
3. − 前記冷却素子（３）が自立しており、
   − 前記冷却素子（３）の厚さが少なくとも２５０μｍである、
   請求項１または２に記載の半導体チップ（１００）。
4. 前記半導体積層体（１）の前記後面（１２）と、前記未実装状態で露出される前記コンタクト素子（２１、２２）の面との間の距離が、最大で５μｍである、
   請求項３に記載の半導体チップ（１００）。
5. − 前記半導体積層体（１）の前記後面（１２）にキャリア（５）が配置される、
   請求項１または２に記載の半導体チップ（１００）。
6. 前記冷却素子（３）の厚さが最大で１００μｍである、
   請求項５に記載の半導体チップ（１００）。
7. 前記コンタクト素子（２１、２２）の厚さが少なくとも１００μｍである、
   請求項１〜３、５、および６のいずれか一項に記載の半導体チップ（１００）。
8. 前記冷却素子（３）が、前記半導体チップ（１００）の放射出口面を形成する、
   請求項１〜７のいずれか一項に記載の半導体チップ（１００）。
9. 前記変換体層（４）が、変換体粒子が埋め込まれたシリコーンマトリックスを含み、または変換体粒子が埋め込まれたシリコーンマトリックスからなる、
   請求項１〜８のいずれか一項に記載の半導体チップ（１００）。
10. 前記変換体層（４）と前記冷却素子（３）との間に放射線透過性の接着剤層（４１）が配置される、
    請求項１〜９のいずれか一項に記載の半導体チップ（１００）。
11. 前記変換体層（４）が、前記冷却素子（３）に直接接触する、
    請求項１〜９のいずれか一項に記載の半導体チップ（１００）。
12. 前記半導体積層体（１）が、前記前面（１１）で構造化される、
    請求項１〜１１のいずれか一項に記載の半導体チップ（１００）。
13. 前記コンタクト素子（２１、２２）が、ポッティング（２３）によって横から部分的または完全に取り囲まれる、
    請求項１〜１２のいずれか一項に記載の半導体チップ（１００）。
14. 前記冷却素子（３）が、１つまたは複数の機能層を有する、
    請求項１〜１３のいずれか一項に記載の半導体チップ（１００）。
15. オプトエレクトロニクス半導体チップ（１００）を製造する方法であって、
    Ａ）活性層（１０）を有する半導体積層体（１）を成長基板（１５）に成長させるステップと、
    Ｂ）前記成長基板（１５）から離れる方を向いている前記半導体積層体（１）の後面（１２）にコンタクト素子（２１、２２）を設けるステップと、
    Ｃ）補助キャリアに前記半導体積層体（１）を堆積させるステップと、
    Ｄ）前記成長基板（１５）を除去するステップと、
    Ｅ）前記後面（１２）とは反対側の前記半導体積層体（１）の前面（１１）に変換体層（４）を設けるステップであり、
    − 前記変換体層（４）がシロキサンを含む、変換体層（４）を設けるステップと、
    Ｆ）前記半導体積層体（１）の前記前面（１１）に放射線透過性の冷却素子（３）を設けるステップであり、
    − 前記冷却素子（３）の熱伝導率が少なくとも０．７Ｗ／（ｍ・Ｋ）である、冷却素子（３）を設けるステップと、
    Ｇ）前記補助キャリアを除去するステップとを含む方法。
16. 前記ステップＡ）〜Ｇ）が、特定の順序で実行される、
    請求項１５に記載の方法。
17. 前記変換体層（４）が、スプレーコーティングによって設けられる、
    請求項１５または１６に記載の方法。
18. 前記冷却素子（３）が、乾いていない変換体層（４）に設けられ、前記変換体層（４）が、前記冷却素子（３）に対する接着剤として働く、
    請求項１５〜１７のいずれか一項に記載の方法。
19. 前記冷却素子（３）が、蒸着によって設けられたガラス層である、
    請求項１５〜１８のいずれか一項に記載の方法。

Images