JP2020122673A - 基板検査装置、基板処理装置、基板検査方法および基板処理方法 - Google Patents
基板検査装置、基板処理装置、基板検査方法および基板処理方法 Download PDFInfo
- Publication number
- JP2020122673A JP2020122673A JP2019013393A JP2019013393A JP2020122673A JP 2020122673 A JP2020122673 A JP 2020122673A JP 2019013393 A JP2019013393 A JP 2019013393A JP 2019013393 A JP2019013393 A JP 2019013393A JP 2020122673 A JP2020122673 A JP 2020122673A
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- line
- light
- image data
- light receiving
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000000758 substrate Substances 0.000 title claims abstract description 308
- 238000007689 inspection Methods 0.000 title claims abstract description 115
- 238000012545 processing Methods 0.000 title claims abstract description 47
- 238000000034 method Methods 0.000 title claims abstract description 46
- 238000003672 processing method Methods 0.000 title claims abstract description 8
- 238000012935 Averaging Methods 0.000 claims description 6
- 238000003384 imaging method Methods 0.000 abstract description 23
- 230000007547 defect Effects 0.000 abstract description 17
- 239000010408 film Substances 0.000 description 43
- 238000010586 diagram Methods 0.000 description 10
- 238000001514 detection method Methods 0.000 description 6
- 238000010438 heat treatment Methods 0.000 description 4
- 230000002093 peripheral effect Effects 0.000 description 4
- 239000013039 cover film Substances 0.000 description 3
- 230000032258 transport Effects 0.000 description 3
- 230000002159 abnormal effect Effects 0.000 description 2
- 238000004364 calculation method Methods 0.000 description 2
- 238000009826 distribution Methods 0.000 description 2
- 238000005401 electroluminescence Methods 0.000 description 2
- 238000005286 illumination Methods 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- 238000012546 transfer Methods 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 1
- 239000000919 ceramic Substances 0.000 description 1
- 238000004140 cleaning Methods 0.000 description 1
- 230000000295 complement effect Effects 0.000 description 1
- 238000004590 computer program Methods 0.000 description 1
- 239000000470 constituent Substances 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 239000004973 liquid crystal related substance Substances 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 238000003860 storage Methods 0.000 description 1
- 238000005728 strengthening Methods 0.000 description 1
- 230000000007 visual effect Effects 0.000 description 1
Images
Landscapes
- Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
- Investigating Materials By The Use Of Optical Means Adapted For Particular Applications (AREA)
Abstract
Description
図1は、本発明の一実施の形態に係る基板検査装置の外観斜視図である。図2は、図1の基板検査装置200の内部の構成を示す模式的側面図である。図1に示すように、基板検査装置200は、筐体部210、投光部220、反射部230、撮像部240、基板保持装置250、移動部260、方向検出部270および制御部280を含む。
図3および図4は、図2のラインセンサ241,242の配置を説明するための図である。本実施の形態においては、ラインセンサ241,242は、例えばCCD(電荷結合素子)ラインセンサまたはCMOS(相補性金属酸化膜半導体)ラインセンサであり、同一の構成を有する。
図5は、制御部280の機能的な構成を示すブロック図である。図5に示すように、制御部280は、機能部として、装置制御部1、画素データ取得部2,3、画像データ生成部4、サンプル画像データ取得部5および検査部6を含む。制御部280の機能部は、例えば制御部280のCPUがメモリに記憶されたコンピュータプログラムを実行することにより実現される。なお、制御部280の機能部の一部または全部が電子回路等のハードウエアにより実現されてもよい。
図2のラインセンサ241,242間のピッチp0に対応する基板Wのライン状領域間のY方向におけるピッチを画素ピッチp1と呼ぶ。なお、反射部230がラインセンサ241,242に向けて水平にライン光L1,L2を反射する場合、画素ピッチp1は、下記式(2)により算出される。式(2)において、θは基板Wへのライン光L1,L2の照射角度である。
図6は、第1のケースにおける基板Wの移動の過程を示す図である。第1のケースにおいては、画素ピッチp1と移動ピッチp2とが等しい。図6(a)に示すように、時点t1で、基板Wのライン状領域(以下、単に領域と呼ぶ。後述するライン状領域についても同様である。)R1にライン光L1が照射され、反射されたライン光L1がラインセンサ241により受光される。
図7は、第2のケースにおける基板Wの移動の過程を示す図である。第2のケースにおいては、移動ピッチp2が画素ピッチp1よりも大きい。図7(a)に示すように、時点t1で、領域R11にライン光L1が照射され、反射されたライン光L1がラインセンサ241により受光される。
図8は、第3のケースにおける基板Wの移動の過程を示す図である。第3のケースにおいては、移動ピッチp2が画素ピッチp1よりも小さくかつ画素ピッチp1が移動ピッチp2のM倍(Mは2以上の整数)である。なお、図8の例では、倍率Mは2である。図8(a)に示すように、時点t1で、領域R21にライン光L1が照射され、反射されたライン光L1がラインセンサ241により受光される。
図9は、第4のケースにおける基板Wの移動の過程を示す図である。第4のケースにおいては、移動ピッチp2が画素ピッチp1よりも小さくかつ画素ピッチp1が移動ピッチp2のM倍(Mは1よりも大きい非整数)である。なお、図9の例では、倍率Mは1.2である。図9(a)に示すように、時点t1で、領域R31にライン光L1が照射され、反射されたライン光L1がラインセンサ241により受光される。
図10は、図5の制御部280により行われる検査処理を示すフローチャートである。以下、図5および図10を用いて検査処理を説明する。まず、サンプル画像データ取得部5は、サンプル画像データを取得する(ステップS1)。なお、サンプル画像データ取得部5は、サンプル画像データを予め記憶していてもよいし、図示しない記憶装置等から取得してもよい。次に、装置制御部1は、基板検査装置200の各部の動作を制御する(ステップS2)。
図11は、図1および図2の基板検査装置200を備える基板処理装置の全体構成を示す模式的ブロック図である。図11に示すように、基板処理装置100は、露光装置300に隣接して設けられ、基板検査装置200を備えるとともに、制御装置110、搬送装置120、膜形成部130、現像部140および熱処理部150を備える。
本実施の形態に係る基板検査装置200においては、X方向に平行でかつ互いに並行に延びる2個のライン光L1,L2が投光部220により出射される。投光部220により出射された2個のライン光L1,L2が基板保持装置250により保持された検査対象の基板Wの表面に照射されるように、基板保持装置250が移動部260によりY方向に移動される。基板Wに照射された2個のライン光L1,L2が2個のラインセンサ241,242によりそれぞれ受光される。
(a)上記実施の形態において、基板Wの検査として基板Wの外観検査が行われるが、本発明はこれに限定されない。基板Wの検査として他の検査が行われてもよい。例えば、画像データに基づいて、基板Wの外周部と基板W上に形成された膜の外周部との間の距離(エッジ幅)が適正であるか否かの検査が行われてもよい。この場合、画像データが用いられることにより、エッジ幅を適切に検出することができる。それにより、エッジ幅が適正であるか否かの判定の精度を向上させることができる。
以下、請求項の各構成要素と実施の形態の各要素との対応の例について説明するが、本発明は下記の例に限定されない。請求項の各構成要素として、請求項に記載されている構成または機能を有する他の種々の要素を用いることもできる。
Claims (14)
- 検査対象の基板を保持する保持部と、
第1の方向に平行でかつ互いに並行に延びるN個(Nは2以上の整数)のライン光を出射する投光部と、
前記投光部により出射された前記N個のライン光が前記保持部により保持された基板の表面に照射されるように、前記投光部と前記保持部とを前記第1の方向に交差する第2の方向に相対的に移動させる移動部と、
基板に照射された前記N個のライン光をそれぞれ受光し、受光量に対応する受光信号を出力するN個のラインセンサと、
前記N個のラインセンサから出力される受光信号に基づいて基板の画像を示す画像データを生成する画像データ生成部とを備え、
各ラインセンサは、前記第1の方向に並ぶ複数の受光領域を有し、各受光領域から受光量に対応する受光信号を出力し、
前記N個のラインセンサのうち少なくとも1つのラインセンサは、前記第1の方向における1つの受光領域の長さの非整数倍だけ他のラインセンサに対して前記第1の方向にずれるように配置され、
各ラインセンサの各受光領域は、前記第1の方向に並ぶ複数の部分領域に仮想的に分割され、前記第1の方向に直交する第3の方向視において、前記N個のラインセンサの重なるN個の部分領域により各画素が構成され、
前記画像データ生成部は、前記N個の部分領域をそれぞれ含むN個の受光領域の受光信号に基づいて各画素値を算出する、基板検査装置。 - 前記第1の方向における前記他のラインセンサに対する前記少なくとも1つのラインセンサのずれ量は、前記第1の方向における1つの受光領域の長さよりも小さい、請求項1記載の基板検査装置。
- 前記N個のラインセンサは、前記第1の方向における1つの受光領域の長さのN分の1ずつ互いに前記第1の方向にずれるように配置される、請求項1または2記載の基板検査装置。
- 前記画像データ生成部は、異なる時点で基板の同じライン状領域または一定範囲内のライン状領域に照射されたときの前記N個のライン光に基づく前記N個のラインセンサからの受光信号に基づいて画像データを生成する、請求項1〜3のいずれか一項に記載の基板検査装置。
- 前記画像データ生成部は、前記N個の受光領域の受光信号の値を平均することにより各画素値を算出する、請求項1〜4のいずれか一項に記載の基板検査装置。
- 前記画像データ生成部により生成された画像データに基づいて基板を検査する検査部をさらに備える、請求項1〜5のいずれか一項に記載の基板検査装置。
- 基板上に処理膜を形成する膜形成部と、
前記膜形成部による処理膜の形成後の基板の画像を示す画像データを生成する請求項1〜6のいずれか一項に記載の基板検査装置とを備える、基板処理装置。 - 第1の方向に平行でかつ互いに並行に延びるN個(Nは2以上の整数)のライン光を投光部により出射するステップと、
前記投光部により出射された前記N個のライン光が保持部により保持された検査対象の基板の表面に照射されるように、前記投光部と前記保持部とを移動部により前記第1の方向に交差する第2の方向に相対的に移動させるステップと、
基板に照射された前記N個のライン光をN個のラインセンサによりそれぞれ受光し、受光量に対応する受光信号を出力するステップと、
前記N個のラインセンサから出力される受光信号に基づいて基板の画像を示す画像データを生成するステップとを含み、
各ラインセンサは、前記第1の方向に並ぶ複数の受光領域を有し、各受光領域から受光量に対応する受光信号を出力し、
前記N個のラインセンサのうち少なくとも1つのラインセンサは、前記第1の方向における1つの受光領域の長さの非整数倍だけ他のラインセンサに対して前記第1の方向にずれるように配置され、
各ラインセンサの各受光領域は、前記第1の方向に並ぶ複数の部分領域に仮想的に分割され、前記第1の方向に直交する第3の方向視において、前記N個のラインセンサの重なるN個の部分領域により各画素が構成され、
前記画像データを生成するステップは、前記N個の部分領域をそれぞれ含むN個の受光領域の受光信号に基づいて各画素値を算出することを含む、基板検査方法。 - 前記第1の方向における前記他のラインセンサに対する前記少なくとも1つのラインセンサのずれ量は、前記第1の方向における1つの受光領域の長さよりも小さい、請求項8記載の基板検査方法。
- 前記N個のラインセンサは、前記第1の方向における1つの受光領域の長さのN分の1ずつ互いに前記第1の方向にずれるように配置される、請求項8または9記載の基板検査方法。
- 前記画像データを生成するステップは、異なる時点で基板の同じライン状領域または一定範囲内のライン状領域に照射されたときの前記N個のライン光に基づく前記N個のラインセンサからの受光信号に基づいて画像データを生成することを含む、請求項8〜10のいずれか一項に記載の基板検査方法。
- 前記画像データを生成するステップは、前記N個の受光領域の受光信号の値を平均することにより各画素値を算出することを含む、請求項8〜11のいずれか一項に記載の基板検査方法。
- 生成された画像データに基づいて基板を検査するステップをさらに含む、請求項8〜12のいずれか一項に記載の基板検査方法。
- 膜形成部により基板上に処理膜を形成するステップと、
前記膜形成部による処理膜の形成後の基板の画像を示す画像データを請求項8〜13のいずれか一項に記載の基板検査方法により生成するステップとを含む、基板処理方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2019013393A JP7294818B2 (ja) | 2019-01-29 | 2019-01-29 | 基板検査装置、基板処理装置、基板検査方法および基板処理方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2019013393A JP7294818B2 (ja) | 2019-01-29 | 2019-01-29 | 基板検査装置、基板処理装置、基板検査方法および基板処理方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2020122673A true JP2020122673A (ja) | 2020-08-13 |
JP7294818B2 JP7294818B2 (ja) | 2023-06-20 |
Family
ID=71993516
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2019013393A Active JP7294818B2 (ja) | 2019-01-29 | 2019-01-29 | 基板検査装置、基板処理装置、基板検査方法および基板処理方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP7294818B2 (ja) |
Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH06241744A (ja) * | 1993-02-22 | 1994-09-02 | Hitachi Ltd | 回路パターン欠陥検出装置およびその方法並びにイメージセンサ |
JP2006112912A (ja) * | 2004-10-14 | 2006-04-27 | Toshiba Corp | 欠陥検査装置 |
JP2009008468A (ja) * | 2007-06-27 | 2009-01-15 | Toppan Printing Co Ltd | 画像取得方法、撮像装置および検査装置 |
JP2009523228A (ja) * | 2005-12-27 | 2009-06-18 | ケーエルエー−テンカー テクノロジィース コーポレイション | 複数画像の同時高速取得を行う方法および装置 |
US7623229B1 (en) * | 2008-10-07 | 2009-11-24 | Kla-Tencor Corporation | Systems and methods for inspecting wafers |
JP2017062252A (ja) * | 2011-07-12 | 2017-03-30 | ケーエルエー−テンカー コーポレイション | ウェハ検査システム |
JP2018036235A (ja) * | 2016-09-02 | 2018-03-08 | 株式会社Screenホールディングス | 基板検査装置、基板処理装置、基板検査方法および基板処理方法 |
-
2019
- 2019-01-29 JP JP2019013393A patent/JP7294818B2/ja active Active
Patent Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH06241744A (ja) * | 1993-02-22 | 1994-09-02 | Hitachi Ltd | 回路パターン欠陥検出装置およびその方法並びにイメージセンサ |
JP2006112912A (ja) * | 2004-10-14 | 2006-04-27 | Toshiba Corp | 欠陥検査装置 |
JP2009523228A (ja) * | 2005-12-27 | 2009-06-18 | ケーエルエー−テンカー テクノロジィース コーポレイション | 複数画像の同時高速取得を行う方法および装置 |
JP2009008468A (ja) * | 2007-06-27 | 2009-01-15 | Toppan Printing Co Ltd | 画像取得方法、撮像装置および検査装置 |
US7623229B1 (en) * | 2008-10-07 | 2009-11-24 | Kla-Tencor Corporation | Systems and methods for inspecting wafers |
JP2017062252A (ja) * | 2011-07-12 | 2017-03-30 | ケーエルエー−テンカー コーポレイション | ウェハ検査システム |
JP2018036235A (ja) * | 2016-09-02 | 2018-03-08 | 株式会社Screenホールディングス | 基板検査装置、基板処理装置、基板検査方法および基板処理方法 |
Also Published As
Publication number | Publication date |
---|---|
JP7294818B2 (ja) | 2023-06-20 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5780659B2 (ja) | 3次元形状測定装置 | |
TWI660167B (zh) | 基板檢查裝置、基板處理裝置、基板檢查方法以及基板處理方法 | |
JP2007322272A (ja) | 表面検査装置 | |
KR20190106690A (ko) | 기판 검사 장치, 기판 처리 장치 및 기판 검사 방법 | |
JP2006162335A (ja) | X線検査装置、x線検査方法およびx線検査プログラム | |
JP7294818B2 (ja) | 基板検査装置、基板処理装置、基板検査方法および基板処理方法 | |
JP7089381B2 (ja) | 基板検査装置、基板処理装置および基板検査方法 | |
JP2004235671A (ja) | 電子部品実装装置 | |
WO2020044784A1 (ja) | 基板検査装置、基板処理装置、基板検査方法および基板処理方法 | |
JP4552202B2 (ja) | 表面検査装置 | |
JP4926734B2 (ja) | 放射線検査装置、放射線検査方法および放射線検査プログラム | |
JPWO2019016978A1 (ja) | 撮像装置、バンプ検査装置、及び撮像方法 | |
JP6884082B2 (ja) | 膜厚測定装置、基板検査装置、膜厚測定方法および基板検査方法 | |
US20230221262A1 (en) | Substrate inspection apparatus, substrate inspection method, and recording medium | |
JP2021071359A (ja) | 基板検査装置、基板処理装置および基板検査方法 | |
JP2019066207A (ja) | 検査方法および検査装置 | |
JP2019168233A (ja) | 基板検査装置、基板処理装置、基板検査方法および基板処理方法 | |
JP7021886B2 (ja) | 基板検査装置、基板処理装置、基板検査方法および基板処理方法 | |
JP2019045208A (ja) | 基板検査装置およびそれを備える基板処理装置 | |
KR20240129532A (ko) | 머신 비전을 이용한 pcb 품질 검사 장치 및 방법 | |
JP2020153854A (ja) | 基板検査装置、基板処理装置、基板検査方法および基板処理方法 | |
JP2006275626A (ja) | X線検査装置、x線検査方法およびx線検査プログラム | |
JP2021131365A (ja) | 画像検査装置 | |
JP2008281502A (ja) | 表面検査装置 | |
JPH10275841A (ja) | 半導体デバイスの検査方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20211223 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20221124 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20230110 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20230228 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20230523 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20230608 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 7294818 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |