Nothing Special   »   [go: up one dir, main page]

KR101525796B1 - 아날로그 집적회로용 복합 mosfet - Google Patents

아날로그 집적회로용 복합 mosfet Download PDF

Info

Publication number
KR101525796B1
KR101525796B1 KR1020140043488A KR20140043488A KR101525796B1 KR 101525796 B1 KR101525796 B1 KR 101525796B1 KR 1020140043488 A KR1020140043488 A KR 1020140043488A KR 20140043488 A KR20140043488 A KR 20140043488A KR 101525796 B1 KR101525796 B1 KR 101525796B1
Authority
KR
South Korea
Prior art keywords
mosfet
voltage
low
drain
output
Prior art date
Application number
KR1020140043488A
Other languages
English (en)
Inventor
백기주
김영석
Original Assignee
충북대학교 산학협력단
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 충북대학교 산학협력단 filed Critical 충북대학교 산학협력단
Priority to KR1020140043488A priority Critical patent/KR101525796B1/ko
Application granted granted Critical
Publication of KR101525796B1 publication Critical patent/KR101525796B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H01L27/092—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate complementary MIS field-effect transistors
    • H01L27/0922—Combination of complementary transistors having a different structure, e.g. stacked CMOS, high-voltage and low-voltage CMOS

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

본 발명은 아날로그 집적회로용 복합 MOSFET에 관한 것으로서, 복합 MOSFET-1은 소스(source, S)쪽은 I/O MOSFET, 드레인(drain, D)쪽은 저전압 MOSFET으로 직렬 연결되어 있고, 게이트(Gate, G)가 두 트랜지스터에 함께 연결되고, 복합 MOSFET-2는 소스(source, S)쪽은 저전압 MOSFET, 드레인(drain, D)쪽은 I/O MOSFET으로 직렬 연결되어 있고, 게이트(Gate, G)가 두 트랜지스터에 함께 연결된다. 본 발명에 따르면, 복합 MOSFET-1을 이용하는 경우, 단일 저전압 MOSFET 이나 I/O MOSFET과 비교하여 채널변조현상을 감소시킴으로써 출력저항과 고유전압이득을 증가시킬 수 있으며, 또한 고전압 아날로그 신호처리가 가능한 복합 MOSFET-2를 이용하는 경우, 트랜스컨덕턴스를 증가시킬 수 있으므로 아날로그 집적회로 성능을 향상시킬 수 있다.

Description

아날로그 집적회로용 복합 MOSFET{Mixed-MOSFET for Analog Integrated Circuit}
본 발명은 아날로그 집적회로 설계에 관한 것으로, 더욱 상세하게는 표준 CMOS 로직 공정(standard CMOS logic process)에서 제공하는 얇은 게이트 산화막을 가진 저전압 MOSFET(core MOSFET)과 두꺼운 게이트 산화막을 가진 고전압 입출력(I/O) MOSFET을 혼합한 복합 MOSFET 구조를 갖는 아날로그 집적회로용 복합 MOSFET에 관한 것이다.
표준 CMOS 로직 공정에서 제공되는 MOSFET를 이용한 집적회로 설계에 있어서, 짧은 채널(short channel)을 가진 저전압 MOSFET은 주로 디지털 로직 제어 회로를 위해서 제공되고 있으며, 이 저전압 MOSFET은 채널변조현상(channel length modulation)으로 인하여 출력저항(rout)이 낮다. 특히 아날로그 회로는 높은 이득이 요구되므로 출력저항을 증가시키기 위해서 최소 채널길이의 몇 배나 긴 채널(long channel) MOSFET을 이용한다. 그러므로 전체 아날로그 집적회로의 면적이 증가한다. 결국, 집적회로에서 아날로그 회로 설계에 어려움이 따른다. 또한, 아날로그 회로는 디지털 회로와 달리 신호의 크기가 다양한 다중 전압 레벨을 갖는 신호처리(multi-voltage signal processing)가 요구되므로, 집적회로 외부 부품에 전달해야 하는 고전압 아날로그 신호들은 두꺼운 게이트 산화막을 갖는 고전압 I/O MOSFET을 사용할 수밖에 없다.
하지만, 표준 CMOS 로직 공정에서 제공되는 I/O MOSFET은 높은 전원전압 공급 및 디지털 신호의 입출력이 주된 기능이므로, 아날로그 성능은 좋지 않다. 원하는 성능을 얻기 위해서는 새로운 회로 구조나 추가적인 회로를 사용하여 복잡한 회로를 구성해야 한다. 그로 인해 개발시간, 면적증가, 비용증가를 피할 수 없다.
최근에는 디지털 신호만을 처리하는 집적회로 보다는 아날로그/디지털 혼성신호(mixed-signal)를 처리하는 집적회로의 설계가 증가하는 추세이고, 위에 언급한 표준 CMOS 로직 공정의 문제점으로 인하여, 고비용의 아날로그 CMOS 공정의 개발과 사용이 증가하고 있다.
대한민국 공개특허공보 제10-2009-0031769호(공개일 2009.03.27.)
따라서, 본 발명은 상기한 종래 기술의 문제점을 해결하기 위해 이루어진 것으로서, 본 발명의 목적은 표준 CMOS 로직 공정에서 제공되는 저전압 MOSFET과 I/O MOSFET의 직렬 연결된 복합 MOSFET 구조를 이용하여 아날로그 파라미터의 중요요소인 출력저항(output resistance, rout)과 트랜스컨덕턴스(transconductance, gm)를 향상시킬 수 있도록 하는 아날로그 집적회로용 복합 MOSFET를 제공하는데 있다.
상기와 같은 목적을 달성하기 위한 본 발명의 아날로그 집적회로용 복합 MOSFET은, 소스쪽에 입출력 MOSFET의 소스가 연결되고, 드레인쪽에 저전압 MOSFET의 드레인이 연결되며, 상기 입출력 MOSFET의 드레인과 상기 저전압 MOSFET의 소스가 연결되고, 상기 입출력 MOSFET 및 저전압 MOSFET의 게이트가 게이트쪽에 공통 연결되는 것을 특징으로 한다. 이 경우, 상기 입출력 MOSFET와 상기 저전압 MOSFET는 서로 다른 문턱전압을 갖고, 출력저항과 고유전압이득이 증가된다.
한편, 본 발명의 아날로그 집적회로용 복합 MOSFET은, 소스쪽에 저전압 MOSFET의 소스가 연결되고, 드레인쪽에 입출력 MOSFET의 드레인이 연결되며, 상기 저전압 MOSFET의 드레인과 상기 입출력 MOSFET의 소스가 연결되고, 상기 저전압 MOSFET 및 입출력 MOSFET의 게이트가 게이트쪽에 공통 연결되는 것을 특징으로 한다. 이 경우, 상기 입출력 MOSFET와 동일한 드레인 항복전압 인가가 가능하고, 상기 저전압 MOSFET의 포화영역에서 트랜스컨덕턴스가 증가된다.
이 때, 상기 입출력 MOSFET은 두꺼운 게이트 산화막을 가진 고전압 입출력(I/O) MOSFET이며, 상기 저전압 MOSFET는 얇은 게이트 산화막을 가진 저전압 MOSFET(core MOSFET)이다.
상술한 바와 같이, 본 발명에 의한 아날로그 집적회로용 복합 MOSFET에 따르면, 복합 MOSFET 구조를 이용한 아날로그 회로 설계시 다음과 같은 효과가 있다.
1. 복합 MOSFET-1을 이용하는 경우, 단일 저전압 MOSFET 이나 I/O MOSFET과 비교하여 채널변조현상을 감소시킴으로써 출력저항과 고유전압이득을 증가시킬 수 있으며, 또한 고전압 아날로그 신호처리가 가능한 복합 MOSFET-2를 이용하는 경우, 트랜스컨덕턴스를 증가시킬 수 있으므로 아날로그 집적회로 성능을 향상시킬 수 있다.
2. 아주 긴 채널길이를 사용하지 않고, 면적 증가를 줄일 수 있으므로, 제조비용의 절감시킬 수 있다.
3. 저비용의 표준 CMOS 로직 공정에 적용이 가능하고, 고비용의 아날로그 전용 CMOS 공정을 피할 수 있으므로 제조비용의 절감시킬 수 있다.
4. 새로 개발되는 공정이나, 나노미터급 CMOS 공정에도 쉽게 적용할 수 있다.
5. 표준 CMOS 로직 공정을 이용하여 설계하는 아날로그 집적회로의 성능을 향상시킬 수 있고, 간단한 회로 설계가 가능하다.
도 1은 표준 CMOS 로직 공정에서 제공되는 일반적인 MOSFET 회로도이다.
도 2는 본 발명의 아날로그 집적회로용 복합 MOSFET 회로도들이다.
도 3은 본 발명에 따른 복합 MOSFET-1의 I-V　특성 그래프이다.
도 4는 본 발명에 따른 복합 MOSFET-1의 고유전압이득 그래프이다.
도 5는 본 발명에 따른 복합 MOSFET-2의 항복전압 특성 그래프이다.
도 6은 본 발명에 따른 복합 MOSFET-2의 I-V 특성 그래프이다.
도 7은 본 발명에 따른 복합 MOSFET-2의 트랜스컨덕턴스 특성 그래프이다.
이하, 본 발명의 아날로그 집적회로용 복합 MOSFET에 대하여 첨부된 도면을 참조하여 상세히 설명하기로 한다.
본 실시예에서는 설명의 편의를 위해 N MOSFET에 대해서만 예시하기로 한다. 즉, 본 발명은 P MOSFET을 이용하여 아날로그 집적회로용 복합 MOSFET을 구성할 수 있다.
도 1은 표준 CMOS 로직 공정에서 제공되는 일반적인 MOSFET 회로도이다.
도 1을 참조하면, 표준 CMOS 로직 공정에서는 얇은 게이트 산화막을 가진 저전압 MOSFET과 두꺼운 게이트 산화막을 가진 I/O MOSFET이 제공된다.
도 2는 본 발명의 아날로그 집적회로용 복합 MOSFET 회로도들이다.
도 2를 참조하면, 본 발명에서는 두 가지 실시예를 제시하며, 복합 MOSFET-1과 복합 MOSFET-2로 구분하기로 한다.
복합 MOSFET-1은 소스(source, S)쪽은 I/O MOSFET, 드레인(drain, D)쪽은 저전압 MOSFET으로 직렬 연결되어 있고, 게이트(Gate, G)가 두 트랜지스터에 함께 연결된다. 반면에 복합 MOSFET-2는 소스(source, S)쪽은 저전압 MOSFET, 드레인(drain, D)쪽은 I/O MOSFET으로 직렬 연결되어 있고, 게이트(Gate, G)가 두 트랜지스터에 함께 연결된다.
복합 MOSFET-1 구조는 셀프-캐스코드(self-cascode)의 원리를 이용한 구조로써 표준 CMOS 로직 공정에서 소스쪽 I/O MOSFET이 드레인쪽 저전압 MOSFET에 비하여 문턱전압(VTH)이 높기 때문에 서로 다른 문턱전압을 갖게 된다. 서로 다른 문턱전압을 갖는 셀프-캐스코드 원리는 [수학식 1]과 같이 소스쪽 MOSFET의 문턱전압이 드레인쪽 MOSFET보다 높고 적절한 바이어스가 가해져서 [수학식 2]를 만족하면 높은 출력저항(rout)을 얻을 수 있다. 셀프-캐스코드의 출력저항은 [수학식 3]과 같다. 그러므로 출력저항은 저전압 MOSFET이나 I/O MOSFET 하나로 구성될 때보다 증가될 수 있다.
Figure 112014034760245-pat00001
Figure 112014034760245-pat00002
Figure 112014034760245-pat00003
복합 MOSFET-1 구조 동작 시 소스쪽 MOSFET은 선형영역(linear region)에서 동작하고, 드레인쪽 MOSFET은 포화영역(saturation region)에서 동작하게 된다. 그러므로 두 개의 트랜지스터가 모드 포화영역에서 동작하는 일반적인 캐스코드 구조보다 낮은 전원전압에서도 동작 가능하고, 출력 범위가 증가될 수 있다.
복합 MOSFET-2 구조는 서로 다른 문턱전압을 갖고 있으나, 셀프-캐스코드(self-cascode) 원리인 [수학식 1]을 만족시키지 못하므로 높은 출력저항은 얻을 수 없다. 그러나 드레인쪽 I/O MOSFET이 고전압이 인가될 수 있으므로 고전압 신호처리가 가능한 구조이다. 소스쪽 저전압 MOSFET은 얇은 게이트 산화막을 가지고 있으므로 두꺼운 게이트 산화막을 갖는 I/O MOSFET보다 게이트의 제어가 우수하다. 그러므로 아날로그 설계에서 중요한 파라미터인 게이트 전압(VGS)에 대한 드레인 전류(ID) 변화율인 트랜스컨덕턴스(
Figure 112014034760245-pat00004
)를 증가시킬 수 있다.
두 가지 복합 MOSFET 구조는 저전압 MOSFET을 포함하고 있으므로, 저전압 MOSFET에 인가될 수 있는 낮은 게이트 전압만 적용 가능하지만, 아날로그 회로는 보통 안정된 동작을 위해서 포화 영역에서 동작되므로 게이트 전압은 낮게 인가된다. 그러므로 제안하는 복합 MOSFET 구조는 아날로그 집적회로에 적용 가능하다.
도 3은 본 발명에 따른 복합 MOSFET-1의 I-V　특성 그래프이다.
여기서 설명하는 예시는 0.18 ㎛ 표준 CMOS 로직 공정에서 제공하는 1.8V 저전압 MOSFET과 3.3V I/O MOSFET으로 실험한 결과이다.
도 3을 참조하면, 동일한 채널폭(W)과 채널길이(L = LMNs + LMNd)를 갖는 단일 저전압 MOSFET, 단일 I/O MOSFET 그리고 복합 MOSFET-1에 동일한 전류를 공급하도록 게이트전압을 인가하였을 때, 저전압 MOSFET과 I/O MOSFET은 드레인 전압(VDS)이 증가할 때 드레인 전류(ID)가 증가하는 채널변조현상이 심하게 나타나지만, 복합 MOSFET-1은 거의 변화가 없다. 그러므로 드레인 전압에 대한 드레인 전류 변화율의 역수인 출력저항(
Figure 112014034760245-pat00005
)이 증가되는 것을 쉽게 알 수 있고, 동일한 채널길이에서 더 높은 출력저항을 얻을 수 있다.
도 4는 본 발명에 따른 복합 MOSFET-1의 고유전압이득 그래프이다.
구체적으로, 도 4는 도 3의 결과를 바탕으로 확인한 인가 드레인 전류에 대한 단일 저전압 MOSFET, 단일 I/O MOSFET 그리고 복합 MOSFET-1의 고유전압이득(Intrinsic voltage gain, AV)이다. 트랜지스터의 고유전압이득은 [수학식 4]와 같이 표현되므로, 높은 출력저항을 가진 복합 MOSFET-1이 가장 높은 고유전압이득을 갖는다.
Figure 112014034760245-pat00006
도 5는 본 발명에 따른 복합 MOSFET-2의 항복전압 특성 그래프이다.
도 5를 참조하면, 단일 저전압 MOSFET은 항복전압이 3.7 V 정도이지만, 단일 I/O MOSFET과 복합 MOSFET-2의 항복전압은 5.6 V로 동일하다. 복합 MOSFET-2의 드레인쪽 I/O MOSFET으로 인하여 높은 항복전압을 얻을 수 있다. 그러므로 복합 MOSFET-2는 I/O MOSFET과 동일하게 높은 드레인 전압 인가가 가능하다.
도 6은 본 발명에 따른 복합 MOSFET-2의 I-V 특성 그래프이다.
도 6을 참조하면, 동일한 게이트 전압을 인가하였을 때 복합 MOSFET-2가 단일 I/O MOSFET 보다 증가된 것을 확인할 수 있다. 앞서 설명한 것과 같이 소스쪽 저전압 MOSFET의 게이트의 제어가 우수하므로, 더 높은 전류를 얻을 수 있다.
도 7은 본 발명에 따른 복합 MOSFET-2의 트랜스컨덕턴스 특성 그래프이다.
도 7을 참조하면, 동일한 게이트 전압에 대해서 드레인 전류가 증가한 것은 트랜스컨덕턴스도 증가함을 의미하므로, 복합 MOSFET-2가 더 높은 트랜스컨덕턴스를 보인다. 결과적으로, 복합 MOSFET-2는 I/O MOSFET과 같이 높은 드레인 전압을 인가 가능하면서, 높은 트랜스컨덕턴스를 얻을 수 있으므로 아날로그 회로의 성능향상에 기여할 수 있다.
이상에서 몇 가지 실시예를 들어 본 발명을 더욱 상세하게 설명하였으나, 본 발명은 반드시 이러한 실시예로 국한되는 것이 아니고 본 발명의 기술사상을 벗어나지 않는 범위 내에서 다양하게 변형실시될 수 있다.
S : 소스(단자)
D : 드레인(단자)
G : 게이트(단자)

Claims (6)

  1. 소스쪽에 입출력 MOSFET의 소스가 연결되고,
    드레인쪽에 저전압 MOSFET의 드레인이 연결되며,
    상기 입출력 MOSFET의 드레인과 상기 저전압 MOSFET의 소스가 연결되고,
    상기 입출력 MOSFET 및 저전압 MOSFET의 게이트가 게이트쪽에 공통 연결되는 아날로그 집적회로용 복합 MOSFET.
  2. 제1항에 있어서,
    상기 입출력 MOSFET와 상기 저전압 MOSFET는 서로 다른 문턱전압을 갖고, 출력저항과 고유전압이득이 증가되는 아날로그 집적회로용 복합 MOSFET.
  3. 소스쪽에 저전압 MOSFET의 소스가 연결되고,
    드레인쪽에 입출력 MOSFET의 드레인이 연결되며,
    상기 저전압 MOSFET의 드레인과 상기 입출력 MOSFET의 소스가 연결되고,
    상기 저전압 MOSFET 및 입출력 MOSFET의 게이트가 게이트쪽에 공통 연결되는 아날로그 집적회로용 복합 MOSFET.
  4. 제3항에 있어서,
    상기 입출력 MOSFET와 동일한 드레인 항복전압 인가가 가능하고, 상기 저전압 MOSFET의 포화영역에서 트랜스컨덕턴스가 증가되는 아날로그 집적회로용 복합 MOSFET.
  5. 제1항 내지 제4항 중의 어느 한 항에 있어서,
    상기 입출력 MOSFET은 두꺼운 게이트 산화막을 가진 고전압 입출력(I/O) MOSFET인 아날로그 집적회로용 복합 MOSFET.
  6. 제1항 내지 제4항 중의 어느 한 항에 있어서,
    상기 저전압 MOSFET는 얇은 게이트 산화막을 가진 저전압 MOSFET(core MOSFET)인 아날로그 집적회로용 복합 MOSFET.
KR1020140043488A 2014-04-11 2014-04-11 아날로그 집적회로용 복합 mosfet KR101525796B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020140043488A KR101525796B1 (ko) 2014-04-11 2014-04-11 아날로그 집적회로용 복합 mosfet

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020140043488A KR101525796B1 (ko) 2014-04-11 2014-04-11 아날로그 집적회로용 복합 mosfet

Publications (1)

Publication Number Publication Date
KR101525796B1 true KR101525796B1 (ko) 2015-06-04

Family

ID=53499599

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020140043488A KR101525796B1 (ko) 2014-04-11 2014-04-11 아날로그 집적회로용 복합 mosfet

Country Status (1)

Country Link
KR (1) KR101525796B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113361229A (zh) * 2021-06-29 2021-09-07 上海华力微电子有限公司 Mosfet本征电压的模拟计算方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07283322A (ja) * 1994-04-12 1995-10-27 Toshiba Corp 複合型半導体素子及びその製造方法
KR20090031769A (ko) * 2006-07-12 2009-03-27 휴렛-팩커드 디벨롭먼트 컴퍼니, 엘 피 결함 및 장애 허용 디멀티플렉서 및 복합 트랜지스터
KR101004809B1 (ko) * 2003-09-30 2011-01-04 매그나칩 반도체 유한회사 복합 반도체 메모리장치의 게이트 절연막 제조 방법
KR20120064482A (ko) * 2010-12-09 2012-06-19 삼성전자주식회사 고속 동작 및 저전력 소모 특성을 갖는 비휘발성 반도체 메모리 장치

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07283322A (ja) * 1994-04-12 1995-10-27 Toshiba Corp 複合型半導体素子及びその製造方法
KR101004809B1 (ko) * 2003-09-30 2011-01-04 매그나칩 반도체 유한회사 복합 반도체 메모리장치의 게이트 절연막 제조 방법
KR20090031769A (ko) * 2006-07-12 2009-03-27 휴렛-팩커드 디벨롭먼트 컴퍼니, 엘 피 결함 및 장애 허용 디멀티플렉서 및 복합 트랜지스터
KR20120064482A (ko) * 2010-12-09 2012-06-19 삼성전자주식회사 고속 동작 및 저전력 소모 특성을 갖는 비휘발성 반도체 메모리 장치

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113361229A (zh) * 2021-06-29 2021-09-07 上海华力微电子有限公司 Mosfet本征电压的模拟计算方法
CN113361229B (zh) * 2021-06-29 2024-02-27 上海华力微电子有限公司 Mosfet本征电压的模拟计算方法

Similar Documents

Publication Publication Date Title
KR101355684B1 (ko) 기준 전압 회로 및 전자 기기
KR101099406B1 (ko) 캐스코드 회로 및 반도체 장치
CN108334153B (zh) 一种电流镜电路
EP2465199B1 (en) Dynamic switch driver for low-distortion programmable-gain amplifier
US9098102B2 (en) Reference voltage generating circuit
CN101068106A (zh) 共源共栅放大电路、放大器、和共源共栅放大电路的方法
US9837973B2 (en) High voltage input circuit for a differential amplifier
US7786799B2 (en) Trimming technique for high voltage amplifiers using floating low voltage structures
KR101525796B1 (ko) 아날로그 집적회로용 복합 mosfet
US8836027B2 (en) Switch circuit using LDMOS element
KR101974657B1 (ko) 전압 레귤레이터
KR20120132643A (ko) 높은 항복 전압 이중 게이트 반도체 디바이스
US9543905B2 (en) Amplifier circuit
US20100308415A1 (en) Analogue thin-oxide mosfet
US10659040B2 (en) Clock voltage step-up circuit
JP4654666B2 (ja) アナログスイッチ回路
Mishra et al. Implementation of low voltage floating gate MOSFET based current mirror circuits using 180nm technology
US9166047B2 (en) Switch circuit using LDMOS device
US10320351B1 (en) Switch for controlling a gain of an amplifier and method thereof
KR101516327B1 (ko) 아날로그 집적회로 설계 장치 및 방법
CN110874112B (zh) 恒流电路
KR101518623B1 (ko) 관통 전류를 줄이기 위한 인버터 형태의 전력 증폭기
US20060267675A1 (en) PMOS current mirror with cascaded PMOS transistors and zero voltage gate threshold transistor
KR101724366B1 (ko) 고전압에서 사용 가능한 디지털 아날로그 컨버터
US20100315130A1 (en) Drive circuit

Legal Events

Date Code Title Description
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20191014

Year of fee payment: 5