Nothing Special   »   [go: up one dir, main page]

JP2019153694A - 半導体装置およびその製造方法 - Google Patents

半導体装置およびその製造方法 Download PDF

Info

Publication number
JP2019153694A
JP2019153694A JP2018037804A JP2018037804A JP2019153694A JP 2019153694 A JP2019153694 A JP 2019153694A JP 2018037804 A JP2018037804 A JP 2018037804A JP 2018037804 A JP2018037804 A JP 2018037804A JP 2019153694 A JP2019153694 A JP 2019153694A
Authority
JP
Japan
Prior art keywords
film
contact hole
sidewall
semiconductor device
lower layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2018037804A
Other languages
English (en)
Inventor
貴志 大橋
Takashi Ohashi
貴志 大橋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kioxia Corp
Original Assignee
Toshiba Memory Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Memory Corp filed Critical Toshiba Memory Corp
Priority to JP2018037804A priority Critical patent/JP2019153694A/ja
Priority to US16/104,221 priority patent/US10438845B2/en
Publication of JP2019153694A publication Critical patent/JP2019153694A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H01L21/76832—Multiple layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02164—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon oxide, e.g. SiO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/0217—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon nitride not containing oxygen, e.g. SixNy or SixByNz
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31144—Etching the insulating layers by chemical or physical means using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76804—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics by forming tapered via holes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H01L21/76831—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers in via holes or trenches, e.g. non-conductive sidewall liners
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76895—Local interconnects; Local pads, as exemplified by patent document EP0896365
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/535—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including internal interconnections, e.g. cross-under constructions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76805—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics the opening being a via or contact hole penetrating the underlying conductor

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

【課題】アスペクト比が高くても低抵抗で下層とコンタクトすることができる半導体装置およびその製造方法を提供する。【解決手段】本実施形態による半導体装置は下層を備える。第１膜が下層上に設けられている。第１側壁膜が、第１膜内に設けられたコンタクトホール内の側壁に、該コンタクトホールの下端から上端まで被覆する。第２側壁膜が、コンタクトホール内の側壁に第１側壁膜を介して設けられ、第１側壁膜の下端よりも高い位置からコンタクトホールの上端まで被覆する。導電体がコンタクトホール内の第１および第２側壁膜の内側に設けられている。上層が第１膜上に設けられている。【選択図】図１

Description

本実施形態は、半導体装置およびその製造方法に関する。
半導体装置の微細化に伴い、基板または配線等の上に設けられるコンタクトプラグのアスペクト比が高くなっている。アスペクト比の高いコンタクトホールを形成する際に、コンタクトホールの内壁に堆積物が付着したり、逆にコンタクトホールの内壁が抉れると、コンタクトホールの底部の形状が、元の設計上のレイアウト形状と大きく異なり歪んだ形状となる。この場合、コンタクトホールの内面にスペーサ膜を形成したときに、スペーサ膜がコンタクトホールの底面において局所的に厚く形成されることがある。
スペーサ膜がコンタクトホールの底面に厚く形成されると、コンタクトホールの側面にスペーサ膜を残置させたまま、その底面のスペーサ膜を除去することが困難となる。この場合、下層に対するコンタクト抵抗が高くなり、コンタクト不良が生じる易くなる。
特開２００９−０６００７４号公報（米国特許公開第２００９／００６１６１５号公報） 特開２００８−３０５９２１号公報 特開平９−２２８８２号公報
アスペクト比が高くても低抵抗で下層とコンタクトすることができる半導体装置およびその製造方法を提供する。
本実施形態による半導体装置は下層を備える。第１膜が下層上に設けられている。第１側壁膜が、第１膜内に設けられたコンタクトホール内の側壁に、該コンタクトホールの下端から上端まで被覆する。第２側壁膜が、コンタクトホール内の側壁に第１側壁膜を介して設けられ、第１側壁膜の下端よりも高い位置からコンタクトホールの上端まで被覆する。導電体がコンタクトホール内の第１および第２側壁膜の内側に設けられている。上層が第１膜上に設けられている。
本実施形態による半導体装置のコンタクト部の構成例を示す断面図。 歪んだコンタクトホールの底部の形状を示す断面図。 本実施形態によるコンタクトホールの底部の形状を示す断面図。 本実施形態による半導体装置の製造方法の一例を示す断面図。 コンタクトホールの底面形状の一例を示す平面図。 図４に続く、半導体装置の製造方法の一例を示す断面図。 図６に続く、半導体装置の製造方法の一例を示す断面図。 図７に続く、半導体装置の製造方法の一例を示す断面図。 図８に続く、半導体装置の製造方法の一例を示す断面図。
以下、図面を参照して本発明に係る実施形態を説明する。本実施形態は、本発明を限定するものではない。以下の実施形態において、半導体基板の上下方向は、半導体素子が設けられる面を上とした場合の相対方向を示し、重力加速度に従った上下方向と異なる場合がある。図面は模式的または概念的なものであり、各部分の比率などは、必ずしも現実のものと同一とは限らない。明細書と図面において、既出の図面に関して前述したものと同様の要素には同一の符号を付して詳細な説明は適宜省略する。
図１は、本実施形態による半導体装置のコンタクト部の構成例を示す断面図である。本実施形態による半導体装置１は、ＮＡＮＤ形ＥＥＰＲＯＭ（Electrically Erasable Programmable Read-Only Memory）等の半導体メモリであってもよく、その他の半導体集積回路装置であってもよい。コンタクト部ＣＮＴは、例えば、下層配線層と上層配線層との間を電気的に接続するコンタクトであってもよい。あるいは、コンタクト部ＣＮＴは、下層としての半導体基板と上層としての配線との間を電気的に接続してもよい。あるいは、コンタクト部ＣＮＴは、３次元的にメモリセルを配列した立体型メモリセルアレイのメモリホールに適用してもよい。
コンタクト部ＣＮＴは、下層１０と、層間絶縁膜２０と、上層３０と、第１側壁膜４０と、第２側壁膜５０と、コンタクトプラグ６０とを備えている。
下層１０は、例えば、半導体基板あるいは下層配線層等でよい。コンタクトプラグ６０は、半導体基板に設けられた不純物拡散層や下層配線層の配線に電気的に接続する。第１膜としての層間絶縁膜２０は、下層１０上に設けられており、下層１０と上層３０との間を電気的に分離している。上層３０は、層間絶縁膜２０上に設けられており、例えば、上層配線層等でよい。上層３０の配線は、コンタクトプラグ６０を介して下層１０の不純物拡散層や配線に電気的に接続される。
層間絶縁膜２０内には、コンタクトホールＣＨが設けられている。コンタクトホールＣＨは、層間絶縁膜２０の上面から下層１０の上面まで設けられており、その内部にはコンタクトプラグ６０が設けられている。コンタクトホールＣＨは、開口径にする深さの比（アスペクト比）において高い。例えば、アスペクト比は、約２０以上である。
第１側壁膜４０は、コンタクトホールＣＨ内の側面に、コンタクトホールＣＨの下部から上部まで被覆するように設けられている。即ち、第１側壁膜４０は、コンタクトホールＣＨの下端Ｅｂから上端Ｅｔまでの側面全体を被覆している。第１側壁膜４０には、例えば、シリコン酸化膜またはシリコン窒化膜等の絶縁膜を用いている。
第２側壁膜５０は、コンタクトホールＣＨ内の側面に第１側壁膜４０を介して設けられている。第２側壁膜５０は、第１側壁膜４０の下端Ｅｂよりも高い中間位置ＥｍからコンタクトホールＣＨの上端Ｅｔまで被覆している。第２側壁膜５０には、例えば、シリコン酸化膜またはシリコン窒化膜等の絶縁膜を用いている。
このように、第１側壁膜４０は、コンタクトホールＣＨの内壁の全体を被覆している。これに対し、第２側壁膜５０は、コンタクトホールＣＨの内壁の上部を被覆しているものの、その内壁の下部には設けられていない。即ち、コンタクトホールの下部において、コンタクトプラグ６０とコンタクトホールＣＨの側面との間には、第１側壁膜４０が一層だけ設けられており、第２側壁膜５０は設けられていない。一方、コンタクトホールの上部においては、コンタクトプラグ６０とコンタクトホールＣＨの側面との間には、第１および第２側壁膜４０、５０がともに設けられており、二層となっている。
これにより、後述するように、コンタクトプラグ６０の底面と下層１０との接触面積が過剰に狭くなることを抑制し、コンタクトプラグ６０と下層１０とのコンタクト抵抗を比較的低く維持することができる。
もし、コンタクトホールＣＨを形成する際に、コンタクトホールＣＨの内壁に堆積物が付着したり、逆にコンタクトホールＣＨの内壁が抉れると、コンタクトホールＣＨの底部の形状が、もとのレイアウト形状から大きく異なり歪んだ形状となる。例えば、図２は、歪んだコンタクトホールＣＨの底部の形状を示す断面図である。尚、図２には、スペーサ膜４１を成膜した直後のコンタクトホールＣＨの断面を示す。コンタクトホールＣＨの内壁に堆積物が付着したり、あるいは、内壁が抉れると、図２に示すようにコンタクトホールＣＨの底部の形状が先細ってしまうことがある。この場合、スペーサ膜４１をカバレッジの良い条件で一度に成膜すると、スペーサ膜４１は、コンタクトホールＣＨの底部において局所的に厚く形成される場合がある。図２では、スペーサ膜４１は、コンタクトホールＣＨの底部にＴＨ１の厚みで形成されている。ＴＨ１は、コンタクトホールＣＨの側面に設けられたＴＨ２よりもかなり厚い。コンタクトホールＣＨの底部は、コンタクトプラグ６０が下層１０に接触するために開口する必要がある。しかし、図２に示すようにスペーサ膜４１がコンタクトホールＣＨの底部に非常に厚く形成されると、コンタクトホールＣＨの底部はエッチバックしても貫通し難くなってしまう。
これに対し、図３は、本実施形態によるコンタクトホールＣＨの底部の形状を示す断面図である。尚、図３も、コンタクトホール内に側壁膜を成膜した直後のコンタクトホールＣＨの断面を示す。コンタクトホールＣＨは、図２に示すコンタクトホールＣＨと同様に、底部の形状が先細っている。ここで、スペーサ膜４１よりも膜厚の薄い第１側壁膜４０は、コンタクトホールＣＨの内壁の全体を比較的薄く被覆している。第１側壁膜４０は、図２に示すスペーサ膜４１と同様にカバレッジの良い成膜条件で形成されるが、スペーサ膜４１よりも薄く形成される。従って、図３に示すように、コンタクトホールＣＨの底部における第１側壁膜４０の厚みＴＨ１１は、コンタクトホールＣＨの側面における厚みＴＨ１２よりも厚いものの、それらの膜厚差は小さい。
さらに、本実施形態では、第２側壁膜５０は、第１側壁膜４０よりもカバレッジの悪い成膜条件で形成されている。これにより、第２側壁膜５０がコンタクトホールＣＨの内壁の上部を被覆し、その下部には設けられていない。即ち、コンタクトホールＣＨの下部においては、その側壁に第１側壁膜４０の一層が設けられており、コンタクトホールＣＨの上部においては、その側壁に第１および第２側壁膜４０、５０の二層が設けられている。
これにより、コンタクトホールＣＨの底部には、膜厚の比較的薄い第１側壁膜４０が設けられているだけである。従って、コンタクトホールＣＨの底部の第１側壁膜４０は、エッチバックによって、比較的容易に除去することができる。
また、コンタクトホールＣＨの上部においては、第１および第２側壁膜４０、５０の二層が比較的厚く形成されている。従って、コンタクトホールＣＨの底部の第１側壁膜４０をエッチバックする際に、第２側壁膜５０がマスクとして機能する。これにより、エッチバックの際に、コンタクトホールＣＨの側壁にある厚みの比較的薄い第１側壁膜４０を過剰に除去することなく、コンタクトホールＣＨの底部にある厚みの比較的厚い第１側壁膜４０を選択的にかつ確実に除去することができる。その結果、図１のコンタクトプラグ６０は、コンタクトホールＣＨのアスペクト比が高くても低抵抗で下層１０とコンタクトすることができる。
次に、本実施形態による半導体装置１の製造方法について説明する。
図４は、本実施形態による半導体装置の製造方法の一例を示す断面図である。まず、半導体基板上に半導体素子（図示せず）を形成した後、半導体基板上に配線を形成する。本実施形態による下層１０は、例えば、半導体基板または配線でよい。
次に、ＣＶＤ（Chemical Vapor Deposition）法等を用いて、下層１０上に第１膜としての層間絶縁膜２０が形成される。層間絶縁膜２０は、例えば、シリコン酸化膜との絶縁膜である。
次に、リソグラフィ技術およびＲＩＥ（Reactive Ion Etching）法を用いて、図４に示すように、層間絶縁膜２０の上面から下層１０に達するようにコンタクトホールＣＨを形成する。コンタクトホールＣＨのアスペクト比は、非常に高い。例えば、コンタクトホールＣＨの深さは約９μｍであり、コンタクトホールＣＨの開口径は約２００ｎｍであり、コンタクトホールＣＨの底面の径は、約１５０ｎｍである。
アスペクト比の高いコンタクトホールＣＨを形成する際に、コンタクトホールＣＨの内壁に堆積物が付着したり、コンタクトホールＣＨの内壁が抉れると、その堆積物や抉れをマスクとしてコンタクトホールＣＨがエッチングされる。このため、コンタクトホールＣＨの底面形状が歪んだ形状となる。例えば、図５（Ａ）および図５（Ｂ）は、コンタクトホールＣＨの底面形状の一例を示す平面図である。例えば、設計上の平面レイアウトが円形であっても、コンタクトホールＣＨの底面形状は、図５（Ａ）に示すように円形とは異なる歪んだ形状になってしまう場合がある。また、設計上の平面レイアウトが長円形あるいは楕円形であっても、コンタクトホールＣＨの底面形状は、図５（Ｂ）に示すように長円形あるいは楕円形とは異なる歪んだ形状になってしまう場合がある。このような場合、上述の通り、コンタクトホールＣＨの底面は、図４に示すように平坦でなく、凹凸状になる場合がある。
次に、低温ＣＶＤ（ＬＴＯ−ＣＶＤ（Low-Temperature Oxide Chemical Vapor Deposition））法または低温ＡＬＤ（ＬＴＯ−ＡＬＤ（Atomic Layer Deposition））法を用いて、図６に示すように第１側壁膜４０をコンタクトホールＣＨの内壁に薄く形成する。このとき、成膜原料ガスは、コンタクトホールＣＨの底部まで届くように、比較的多い第１供給量で供給される。これにより、第１側壁膜４０は、コンタクトホールＣＨ内の底面および側面の全体にカバレッジ良く成膜される。例えば、成膜原料ガスは、アミノシラン系ガスであり、成膜温度は、例えば、約３００℃である。このアミノシラン系ガスの供給量は、第２側壁膜５０における供給量の約１０倍である。これにより、第１側壁膜４０として、例えば、シリコン酸化膜またはシリコン窒化膜がコンタクトホールＣＨ内の底面および側面の全体にカバレッジ良く成膜される。
次に、ＰＥ−ＣＶＤ（Plasma Enhanced-CVD）法またはＰＥ−ＡＬＤ（Plasma Enhanced-ALD）法を用いて、図７に示すように、第２側壁膜５０をコンタクトホールＣＨの内壁の第１側壁膜４０上に形成する。このとき、成膜原料ガスは、コンタクトホールＣＨの底部まで届かないよう、比較的少ない第２供給量で供給される。これにより、第２側壁膜５０は、コンタクトホールＣＨ内の底面に形成されず、その上部側面に成膜される。即ち、第２側壁膜５０は、カバレッジの悪い成膜条件で形成される。例えば、成膜原料ガスは、アミノシラン系ガスであり、成膜温度は、例えば、１００℃以下である。このアミノシラン系ガスの供給量は、第１側壁膜４０における供給量の約１／１０である。これにより、第２側壁膜５０として、例えば、シリコン酸化膜またはシリコン窒化膜がコンタクトホールＣＨの上部側面のみに比較的厚く形成される。
次に、図８に示すように、第２側壁膜５０をマスクとして用いて、コンタクトホールＣＨの底面上に形成された第１側壁膜４０を、下層１０が露出されるまでＲＩＥ法でエッチングする。このように第２側壁膜５０がマスクとして機能するので、コンタクトホールＣＨの側壁にある厚みの比較的薄い第１側壁膜４０を過剰に除去することなく、コンタクトホールＣＨの底部にある厚みの比較的厚い第１側壁膜４０を選択的にかつ確実に除去することができる。従って、層間絶縁膜２０の側面にスペーサ膜として側壁膜４０、５０を形成しつつ、コンタクトホールＣＨの底部において下層１０を確実に露出させることができる。
次に、図９に示すように、コンタクトホールＣＨ内にコンタクトプラグ６０の材料を埋め込む。コンタクトプラグ６０の材料は、例えば、タングステン等の低抵抗の金属材料である。次に、ＣＭＰ法を用いてコンタクトプラグ６０の材料を平坦化することによって、コンタクトプラグ６０が形成される。
その後、他の層間絶縁膜、配線層あるいはメモリセルアレイ等（図示せず）を形成することにより、本実施形態による半導体装置１が完成する。
本実施形態によれば、コンタクトホールＣＨは、底部の形状が平坦でなく、凹凸状に形成されている。しかし、第１側壁膜４０がカバレッジの良い成膜条件でコンタクトホールＣＨの内壁の全体を比較的薄く被覆し、第２側壁膜５０がカバレッジの悪い成膜条件でコンタクトホールＣＨの内壁の上部を被覆する。第２側壁膜５０は、コンタクトホールＣＨの下部には設けられていない。
これにより、コンタクトホールＣＨの底部に設けられるスペーサ膜は、厚みの比較的薄い第１側壁膜４０で形成される。よって、第１側壁膜４０は、エッチバックによって比較的容易に除去することができる。一方、コンタクトホールの上部の側面においては、第１および第２側壁膜４０、５０の二層が、下部の側よりも比較的厚く形成されている。従って、コンタクトホールＣＨの底部の第１側壁膜４０をエッチバックする際に、第２側壁膜５０がマスクとして機能する。これにより、コンタクトホールＣＨの側壁の第１および第２側壁膜４０、５０を過剰に除去することなく、その底部にある第１側壁膜４０を選択的にかつ確実に除去することができる。その結果、コンタクトプラグ６０は、図９に示すように、低抵抗で下層１０とコンタクトすることができる。
（変形例）
上記実施形態において、第１および第２側壁膜４０、５０の形成において、両者のカバレッジを相違させるために、成膜原料ガスの供給量を相違させている。
これに対し、本変形例では、第１および第２側壁膜４０、５０のカバレッジを相違させるために、第２側壁膜５０の成膜原料ガスの供給時間を第１側壁膜４０の成膜原料ガスの供給時間より短くしている。ガス流量が一定の場合には、このように、アミノシラン系ガスの供給量は時間で制御すればよい。これにより、実質的に、第２側壁膜５０の成膜原料ガスの供給量が第１側壁膜４０の成膜原料ガスの供給量より少なくなる。例えば、第１側壁膜４０の成膜時間は、第２側壁膜５０の成膜時間の約１０倍とする。このとき、第１および第２側壁膜４０、５０の他の成膜条件は、等しくてよい。例えば、第１および第２側壁膜４０、５０の成膜原料ガスの流量は、ともに等しく、成膜温度は、それぞれ３００℃および１００℃以下でよい。これにより、膜厚の比較的薄い第１側壁膜４０をカバレッジ良くコンタクトホールＣＨ内の内面全体に形成し、膜厚の比較的厚い第２側壁膜５０をカバレッジ悪くコンタクトホールＣＨの上部内面のみに形成することができる。このようにしても、本実施形態による効果は失われない。
本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれると同様に、特許請求の範囲に記載された発明とその均等の範囲に含まれるものである。
ＣＮＴ コンタクト部、１０ 下層、２０ 層間絶縁膜、３０ 上層、４０ 第１側壁膜、５０ 第２側壁膜、６０ コンタクトプラグ、ＣＨ コンタクトホール

Claims (5)

  1. 下層と、
    前記下層上に設けられた第１膜と、
    前記第１膜内に設けられたコンタクトホール内の側壁に、該コンタクトホールの下端から上端まで被覆する第１側壁膜と、
    前記コンタクトホール内の側壁に前記第１側壁膜を介して設けられ、前記第１側壁膜の下端よりも高い位置から前記コンタクトホールの上端まで被覆する第２側壁膜と、
    前記コンタクトホール内の前記第１および第２側壁膜の内側に設けられた導電体と、
    前記第１膜上に設けられた上層とを備えた半導体装置。
  2. 前記コンタクトホールの下部における前記導電体と前記コンタクトホールの側壁との間には、前記第１側壁膜が設けられており、前記第２側壁膜は設けられておらず、
    前記コンタクトホールの上部における前記導電体と前記コンタクトホールの側壁との間には、前記第１および第２側壁膜が設けられている、請求項１に記載の半導体装置。
  3. 前記第１および第２側壁膜には、シリコン酸化膜またはシリコン窒化膜が用いられている、請求項１または請求項２に記載の半導体装置。
  4. 下層上に第１膜を形成し、
    前記第１膜に該第１膜の上面から前記下層まで達するコンタクトホールを形成し、
    第１供給量の成膜原料ガスを供給して、前記コンタクトホール内の底面および側面に成膜して第１側壁膜を形成し、
    前記第１供給量よりも少ない第２供給量で前記成膜原料ガスを供給して、前記コンタクトホール内の底面および側面の下部には成膜せずかつ該側面の上部に成膜して第２側壁膜を形成し、
    前記第２側壁膜をマスクとして、前記コンタクトホールの底面上に形成された前記第１側壁膜を前記下層が露出されるまでエッチングし、
    前記コンタクトホール内に導電体を埋め込むことを具備した半導体装置の製造方法。
  5. 前記第２側壁膜の形成において、前記成膜原料ガスの供給時間は、前記第１側壁膜の形成時における前記成膜原料ガスの供給時間よりも短い、請求項４に記載の半導体装置の製造方法。
JP2018037804A 2018-03-02 2018-03-02 半導体装置およびその製造方法 Pending JP2019153694A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2018037804A JP2019153694A (ja) 2018-03-02 2018-03-02 半導体装置およびその製造方法
US16/104,221 US10438845B2 (en) 2018-03-02 2018-08-17 Semiconductor device and manufacturing method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2018037804A JP2019153694A (ja) 2018-03-02 2018-03-02 半導体装置およびその製造方法

Publications (1)

Publication Number Publication Date
JP2019153694A true JP2019153694A (ja) 2019-09-12

Family

ID=67768700

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2018037804A Pending JP2019153694A (ja) 2018-03-02 2018-03-02 半導体装置およびその製造方法

Country Status (2)

Country Link
US (1) US10438845B2 (ja)
JP (1) JP2019153694A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11393757B2 (en) 2020-11-19 2022-07-19 Sandisk Technologies Llc Three-dimensional memory device containing oxidation-resistant contact structures and methods of making the same

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111133599A (zh) 2017-12-27 2020-05-08 英特尔公司 多层金属-绝缘体-金属（mim）结构
US10971393B2 (en) * 2017-12-27 2021-04-06 Intel Corporation Metal-insulator-metal (MIM) structure supporting high voltage applications and low voltage applications
WO2019132889A1 (en) 2017-12-27 2019-07-04 Intel Corporation Integrated circuits with line breaks and line bridges within a single interconnect level
WO2019132899A1 (en) 2017-12-27 2019-07-04 Intel Corporation Integrated circuits (ics) with electromigration (em)-resistant segments in an interconnect level
US10930548B2 (en) * 2019-01-17 2021-02-23 Micron Technology, Inc. Methods of forming an apparatus for making semiconductor dieves

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004153251A (ja) * 2002-10-31 2004-05-27 Samsung Electronics Co Ltd 自己整列接触構造及びその形成方法
JP2006032695A (ja) * 2004-07-16 2006-02-02 Sanyo Electric Co Ltd 半導体装置の製造方法
JP2009060074A (ja) * 2007-08-31 2009-03-19 Hynix Semiconductor Inc 半導体素子のコンタクト形成方法
JP2009170665A (ja) * 2008-01-16 2009-07-30 Panasonic Corp 半導体装置および半導体装置の製造方法
JP2009528702A (ja) * 2006-03-01 2009-08-06 インターナショナル・ビジネス・マシーンズ・コーポレーション 金属統合のための新規な構造体及び方法

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100190381B1 (ko) 1995-06-30 1999-06-01 김영환 미세반도체소자의콘택홀형성방법
US6169024B1 (en) * 1998-09-30 2001-01-02 Intel Corporation Process to manufacture continuous metal interconnects
JP2008305921A (ja) 2007-06-06 2008-12-18 Panasonic Corp 半導体装置及びその製造方法
CN106356299B (zh) * 2015-07-13 2021-04-13 联华电子股份有限公司 具有自我对准间隙壁的半导体结构及其制作方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004153251A (ja) * 2002-10-31 2004-05-27 Samsung Electronics Co Ltd 自己整列接触構造及びその形成方法
JP2006032695A (ja) * 2004-07-16 2006-02-02 Sanyo Electric Co Ltd 半導体装置の製造方法
JP2009528702A (ja) * 2006-03-01 2009-08-06 インターナショナル・ビジネス・マシーンズ・コーポレーション 金属統合のための新規な構造体及び方法
JP2009060074A (ja) * 2007-08-31 2009-03-19 Hynix Semiconductor Inc 半導体素子のコンタクト形成方法
JP2009170665A (ja) * 2008-01-16 2009-07-30 Panasonic Corp 半導体装置および半導体装置の製造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11393757B2 (en) 2020-11-19 2022-07-19 Sandisk Technologies Llc Three-dimensional memory device containing oxidation-resistant contact structures and methods of making the same

Also Published As

Publication number Publication date
US20190273021A1 (en) 2019-09-05
US10438845B2 (en) 2019-10-08

Similar Documents

Publication Publication Date Title
JP2019153694A (ja) 半導体装置およびその製造方法
US11049876B2 (en) Three-dimensional memory device containing through-memory-level contact via structures
US10559582B2 (en) Three-dimensional memory device containing source contact to bottom of vertical channels and method of making the same
US10892267B2 (en) Three-dimensional memory device containing through-memory-level contact via structures and method of making the same
US20190280003A1 (en) Three-dimensional memory device and method of making the same using concurrent formation of memory openings and contact openings
US9484357B2 (en) Selective blocking dielectric formation in a three-dimensional memory structure
US9780034B1 (en) Three-dimensional memory device containing annular etch-stop spacer and method of making thereof
US9698152B2 (en) Three-dimensional memory structure with multi-component contact via structure and method of making thereof
US9496419B2 (en) Ruthenium nucleation layer for control gate electrodes in a memory structure
KR102462134B1 (ko) 배선 구조물, 배선 구조물 형성 방법, 반도체 장치 및 반도체 장치의 제조 방법
TWI651849B (zh) 半導體裝置與其形成方法
CN110121778A (zh) 三维存储器件
JP2015177006A (ja) 半導体装置及びその製造方法
CN110140214A (zh) 用于形成三维存储器件的方法
JP2008193078A (ja) 半導体素子の配線構造及びこれの形成方法
TW201501305A (zh) 半導體裝置及其製造方法
US10916556B1 (en) Three-dimensional memory device using a buried source line with a thin semiconductor oxide tunneling layer
TW201947745A (zh) 半導體記憶裝置
TW201316456A (zh) 形成具有電容器及通孔接觸之半導體設備的方法
US8071439B2 (en) Method for manufacturing semiconductor device
JP2017054989A (ja) 集積回路装置の製造方法
JP2020047706A (ja) 半導体装置およびその製造方法
CN104851835B (zh) 金属互连结构及其形成方法
JP2016046269A (ja) 半導体装置および半導体装置の製造方法
US20180012835A1 (en) Semiconductor device and method for manufacturing the same

Legal Events

Date Code Title Description
A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20180906

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20200914

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20210823

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20210914

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20211025

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20220325