Nothing Special   »   [go: up one dir, main page]

JP2019091083A - 表示装置 - Google Patents

表示装置 Download PDF

Info

Publication number
JP2019091083A
JP2019091083A JP2019035944A JP2019035944A JP2019091083A JP 2019091083 A JP2019091083 A JP 2019091083A JP 2019035944 A JP2019035944 A JP 2019035944A JP 2019035944 A JP2019035944 A JP 2019035944A JP 2019091083 A JP2019091083 A JP 2019091083A
Authority
JP
Japan
Prior art keywords
film
layer
power supply
display device
tft
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2019035944A
Other languages
English (en)
Inventor
小山　潤
Jun Koyama
潤 小山
木村　肇
Hajime Kimura
肇 木村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Publication of JP2019091083A publication Critical patent/JP2019091083A/ja
Withdrawn legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05B—ELECTRIC HEATING; ELECTRIC LIGHT SOURCES NOT OTHERWISE PROVIDED FOR; CIRCUIT ARRANGEMENTS FOR ELECTRIC LIGHT SOURCES, IN GENERAL
    • H05B33/00—Electroluminescent light sources
    • H05B33/12—Light sources with substantially two-dimensional radiating surfaces
    • H05B33/26—Light sources with substantially two-dimensional radiating surfaces characterised by the composition or arrangement of the conductive material used as an electrode
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09F—DISPLAYING; ADVERTISING; SIGNS; LABELS OR NAME-PLATES; SEALS
    • G09F9/00—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements
    • G09F9/30—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements in which the desired character or characters are formed by combining individual elements
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G09G3/3233—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3275—Details of drivers for data electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0404—Matrix technologies
    • G09G2300/0417—Special arrangements specific to the use of low carrier mobility technology
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0421—Structural details of the set of electrodes
    • G09G2300/0426—Layout of electrodes and connections
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0439—Pixel structures
    • G09G2300/0465—Improved aperture ratio, e.g. by size reduction of the pixel circuit, e.g. for improving the pixel density or the maximum displayable luminance or brightness
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0209—Crosstalk reduction, i.e. to reduce direct or indirect influences of signals directed to a certain pixel of the displayed image on other pixels of said image, inclusive of influences affecting pixels in different frames or fields or sub-images which constitute a same image, e.g. left and right images of a stereoscopic display
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0209—Crosstalk reduction, i.e. to reduce direct or indirect influences of signals directed to a certain pixel of the displayed image on other pixels of said image, inclusive of influences affecting pixels in different frames or fields or sub-images which constitute a same image, e.g. left and right images of a stereoscopic display
    • G09G2320/0214—Crosstalk reduction, i.e. to reduce direct or indirect influences of signals directed to a certain pixel of the displayed image on other pixels of said image, inclusive of influences affecting pixels in different frames or fields or sub-images which constitute a same image, e.g. left and right images of a stereoscopic display with crosstalk due to leakage current of pixel switch in active matrix panels
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0223—Compensation for problems related to R-C delay and attenuation in electrodes of matrix panels, e.g. in gate electrodes or on-substrate video signal electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0233—Improving the luminance or brightness uniformity across the screen
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/029—Improving the quality of display appearance by monitoring one or more pixels in the display panel, e.g. by monitoring a fixed reference pixel
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/02—Details of power systems and of start or stop of display operation
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/02—Details of power systems and of start or stop of display operation
    • G09G2330/028—Generation of voltages supplied to electrode drivers in a matrix display other than LCD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78618—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure
    • H01L29/78621—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure with LDD structure or an extension or an offset region or characterised by the doping profile
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78618—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure
    • H01L29/78621—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure with LDD structure or an extension or an offset region or characterised by the doping profile
    • H01L29/78627—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure with LDD structure or an extension or an offset region or characterised by the doping profile with a significant overlap between the lightly doped drain and the gate electrode, e.g. GOLDD
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays

Landscapes

  • Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Theoretical Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Electroluminescent Light Sources (AREA)
  • Control Of El Displays (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Thin Film Transistor (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

【課題】電源供給線の配線抵抗による電位降下によって生じる電位のずれを軽減することにより、表示領域内のムラを軽減し、鮮明な多階調カラー表示が可能なアクティブマトリクス型のＥＬ表示装置を提供することを課題とする。【解決手段】電源供給線の引き出し口を複数配置する。また、外部入力端子と画素部電源供給線の間の配線抵抗を、帰還増幅器をもって電源供給線に電位供給することにより、電位補償をおこなう。また、上記構成に加え、電源供給線をマトリクス状に配置する。【選択図】図５

Description

本発明はＥＬ（エレクトロルミネッセンス）素子を基板上に作り込んで形成された電子
ディスプレイ（電気光学装置）に関する。特に半導体素子（半導体薄膜を用いた素子）を
用いた表示装置に関する。またＥＬ表示装置を表示部に用いた電子機器に関する。
近年、基板上に薄膜トランジスタ（以下、本明細書中ではＴＦＴと表記する）
を形成する技術が大幅に進歩し、アクティブマトリクス型表示装置への応用開発が進めら
れている。特に、ポリシリコンなどの多結晶半導体膜を用いたＴＦＴは、従来のアモルフ
ァスシリコン等の非晶質半導体膜を用いたＴＦＴよりも電界効果移動度（モビリティとも
いう）が高いので、高速動作が可能である。そのため、従来、基板外の駆動回路で行って
いた画素の制御を、画素と同一の基板上に形成した駆動回路で行うことが可能となってい
る。
このような多結晶半導体膜を用いたアクティブマトリクス型表示装置では、同一基板上
に、様々な回路や素子を作り込むことが可能であり、製造コストの低減、表示装置の小型
化、歩留まりの上昇、スループットの低減など、様々な利点が得られる。
そしてさらに、自発光型素子としてＥＬ素子を有したアクティブマトリクス型のＥＬ表
示装置の研究が活発化している。ＥＬ表示装置は、有機ＥＬディスプレイ（ＯＥＬＤ：Or
ganic EL Display）又は有機ライトエミッティングダイオード（ＯＬＥＤ：Organic Ligh
t Emitting Diode）とも呼ばれている。
ＥＬ素子は一対の電極（陽極と陰極）間にＥＬ層が挟まれた構造となっているが、ＥＬ
層は通常、積層構造となっている。代表的には、コダック・イーストマン・カンパニーの
Tangらが提案した「正孔輸送層／発光層／電子輸送層」という積層構造が挙げられる。こ
の構造は非常に発光効率が高く、現在、研究開発が進められているＥＬ表示装置はほとん
どこの構造を採用している。
また他にも、陽極上に正孔注入層／正孔輸送層／発光層／電子輸送層、または正孔注入
層／正孔輸送層／発光層／電子輸送層／電子注入層の順に積層する構造でも良い。発光層
に対して蛍光性色素等をドーピングしても良い。
本明細書において、陰極と陽極との間に設けられる全ての層を総称してＥＬ層と呼ぶ。
よって上述した正孔注入層、正孔輸送層、発光層、電子輸送層、電子注入層等は、全てＥ
Ｌ層に含まれる。
そして、上記構造でなるＥＬ層に、一対の電極から所定の電圧をかけると、発光層にお
いてキャリアの再結合が起こって発光する。なお本明細書においてＥＬ素子が発光するこ
とを、ＥＬ素子が駆動すると呼ぶ。また、本明細書中では、陽極、ＥＬ層及び陰極で形成
される発光素子をＥＬ素子と呼ぶ。
なお、本明細書中において、ＥＬ素子とは、一重項励起状態からの発光（蛍光）を利用
するものと、三重項励起状態からの発光（燐光）を利用するものの両方を含むものとする
。
ＥＬ表示装置の駆動方法として、アナログ方式の駆動方法（アナログ駆動）が挙げられ
る。ＥＬ表示装置のアナログ駆動について、図１８及び図１９を用いて説明する。
図１８に、アナログ駆動のＥＬ表示装置の画素部１８００の構造を示す。ゲート信号線
駆動回路からの選択信号を入力するゲート信号線（Ｇ１〜Ｇｙ）は、各画素が有するスイ
ッチング用ＴＦＴ１８０１のゲート電極に接続されている。また各画素の有するスイッチ
ング用ＴＦＴ１８０１のソース領域とドレイン領域は、一方がアナログのビデオ信号を入
力するソース信号線（データ信号線ともいう）（Ｓ１〜Ｓｘ）に、もう一方が各画素が有
する駆動用ＴＦＴ１８０４のゲート電極及び各画素が有する保持容量１８０８にそれぞれ
接続されている。
各画素が有する駆動用ＴＦＴ１８０４のソース領域とドレイン領域はそれぞれ、一方は
電源供給線（Ｖ１〜Ｖｘ）に、もう一方はＥＬ素子１８０６に接続されている。電源供給
線（Ｖ１〜Ｖｘ）の電位を電源電位と呼ぶ。また電源供給線（Ｖ１〜Ｖｘ）は、各画素が
有する保持容量１８０８に接続されている。
ＥＬ素子１８０６は、陽極と、陰極と、陽極と陰極との間に設けられたＥＬ層とを有す
る。ＥＬ素子１８０６の陽極が駆動用ＴＦＴ１８０４のソース領域またはドレイン領域と
接続している場合、ＥＬ素子１８０６の陽極が画素電極、陰極が対向電極となる。逆にＥ
Ｌ素子１８０６の陰極が駆動用ＴＦＴ１８０４のソース領域またはドレイン領域と接続し
ている場合、ＥＬ素子１８０６の陽極が対向電極、陰極が画素電極となる。
なお本明細書において、対向電極の電位を対向電位と呼ぶ。なお対向電極に対向電位を
与える電源を対向電源と呼ぶ。画素電極の電位と対向電極の電位の電位差がＥＬ駆動電圧
であり、このＥＬ駆動電圧がＥＬ層にかかる。
図１８で示したＥＬ表示装置を、アナログ方式で駆動させた場合のタイミングチャート
を図１９に示す。１つのゲート信号線が選択されてから、その次に別のゲート信号線が選
択されるまでの期間を１ライン期間（Ｌ）と呼ぶ。また１つの画像が表示されてから次の
画像が表示されるまでの期間が１フレーム期間（Ｆ）
に相当する。図１８のＥＬ表示装置の場合、ゲート信号線はｙ本あるので、１フレーム期
間中にｙ個のライン期間（Ｌ１〜Ｌｙ）が設けられている。
解像度が高くなるにつれて１フレーム期間中のライン期間の数も増え、駆動回路を高い
周波数で駆動しなければならなくなる。
まず電源供給線（Ｖ１〜Ｖｘ）は一定の電源電位に保たれている。そして対向電極の電
位である対向電位も一定の電位に保たれている。対向電位は、ＥＬ素子が発光する程度に
電源電位との間に電位差を有している。
第１のライン期間（Ｌ１）において、ゲート信号線Ｇ１には、ゲート信号線駆動回路か
らの選択信号が入力される。そして、ソース信号線（Ｓ１〜Ｓｘ）に順にアナログのビデ
オ信号が入力される。ゲート信号線Ｇ１に接続された全てのスイッチング用ＴＦＴはオン
の状態になるので、ソース信号線に入力されたアナログのビデオ信号は、スイッチング用
ＴＦＴを介して駆動用ＴＦＴのゲート電極に入力される。
駆動用ＴＦＴのチャネル形成領域を流れる電流の量は、そのゲート電圧によって制御さ
れる。
ここで、駆動用ＴＦＴのソース領域が電源供給線に接続され、ドレイン領域がＥＬ素子
に接続されている場合を例に説明する。
駆動用ＴＦＴのソース領域は、電源供給線に接続されてるため、画素部の各画素に同じ
電位が入力されている。このとき、ソース信号線にアナログの信号が入力されると、この
信号電圧の電位と、駆動用ＴＦＴのソース領域の電位との差がゲート電圧になる。ＥＬ素
子に流れる電流は、駆動用ＴＦＴのゲート電圧によって決まる。ここで、ＥＬ素子の発光
輝度は、ＥＬ素子の両電極間を流れる電流に比例する。こうしてＥＬ素子はアナログのビ
デオ信号の電圧に制御されて発光を行う。
上述した動作を繰り返し、ソース信号線（Ｓ１〜Ｓｘ）へのアナログのビデオ信号の入
力が終了すると、第１のライン期間（Ｌ１）が終了する。なお、ソース信号線（Ｓ１〜Ｓ
ｘ）への、アナログのビデオ信号の入力が終了するまでの期間と水平帰線期間とを合わせ
て１つのライン期間としても良い。次に第２のライン期間（Ｌ２）となりゲート信号線Ｇ
２に選択信号が入力される。第１のライン期間（Ｌ１）と同様に、ソース信号線（Ｓ１〜
Ｓｘ）に順にアナログのビデオ信号が入力される。
全てのゲート信号線（Ｇ１〜Ｇｙ）に選択信号が入力されると、全てのライン期間（Ｌ
１〜Ｌｙ）が終了する。全てのライン期間（Ｌ１〜Ｌｙ）が終了すると、１フレーム期間
が終了する。１フレーム期間中において全ての画素が表示を行い、１つの画像が形成され
る。なお全てのライン期間（Ｌ１〜Ｌｙ）と垂直帰線期間とを合わせて１フレーム期間と
しても良い。
以上のように、アナログのビデオ信号によってＥＬ素子の発光量が制御され、その発光
量の制御によって階調表示がなされる。この方式は、いわゆるアナログ駆動方法と呼ばれ
る駆動方式であり、ソース信号線に入力されるアナログのビデオ信号の電圧の変化で階調
表示が行われる。
図２０は、駆動用ＴＦＴの特性を示すグラフであり、４０１はＩｄ−Ｖｇ特性（又はＩ
ｄ−Ｖｇ曲線）と呼ばれている。ここでＩｄはドレイン電流であり、Ｖｇはゲート電圧で
ある。このグラフにより任意のゲート電圧に対して流れる電流量を知ることができる。
通常、ＥＬ素子を駆動するにあたって、上記Ｉｄ−Ｖｇ特性の点線４０２で示した領域
を用いる。４０２で囲んだ領域は、飽和領域と呼ばれ、ゲート電圧Ｖｇの変化に対してド
レイン電流Ｉｄが大きく変化する領域である。
アナログ方式の駆動方法では、駆動用ＴＦＴにおいて、飽和領域を用い、そのゲート電
圧を変化させることによってドレイン電流を変化させる。
スイッチング用ＴＦＴがオンとなり、画素内に、ソース信号線より入力されたアナログ
のビデオ信号は、駆動用ＴＦＴのゲート電極に印加される。こうして、駆動用ＴＦＴのゲ
ート電圧が変化する。このとき、図２０に示したＩｄ−Ｖｇ特性に従い、ゲート電圧に対
してドレイン電流が１対１で決まる。こうして、駆動用ＴＦＴのゲート電極に入力される
アナログのビデオ信号の電圧に対応して、所定のドレイン電流がＥＬ素子に流れ、その電
流量に対応した発光量で前記ＥＬ素子が発光する。
以上のように、アナログのビデオ信号によってＥＬ素子の発光量が制御され、その発光
量の制御によって階調表示がなされる。
ここで、各画素の駆動用ＴＦＴのゲート電圧は、たとえソース信号線から同じ信号が入
力されても、駆動用ＴＦＴのソース領域の電位が変化すると変化してしまう。ここで、駆
動用ＴＦＴのソース領域の電位は、電源供給線から与えられている。しかし、電源供給線
の電位は、配線抵抗による電位降下のために、画素部内部の位置によって変化する。
また、画素部内の電源供給線の配線抵抗による電位降下の影響だけではなく、外部から
の電源の入力部（以下、外部入力端子と表記する）より、画素部の電源供給線までの引き
回し部分（以下、電源供給線引き回し部と表記する）の電位降下も問題となる。
つまり、外部入力端子の位置から、画素部の各電源供給線の位置までの配線引き回しの
長さによって、電源供給線の電位にばらつきが生じることになる。
ここで、電源供給線の配線抵抗が小さな場合や、表示装置が、比較的小さな場合、また
、電源供給線に流れる電流が比較的小さな場合は、それほど問題とならないが、そうでな
い場合、特に表示装置が比較的大きな場合は、この配線抵抗による電源供給線の電位の変
化が大きくなる。
特に、表示装置が大きくなるほど、外部入力端子から画素部の各電源供給線までの距離
のばらつきが大きくなるため、電源供給線引き回し部の配線の長さのばらつきが大きくな
る。そのため、電源供給線引き回し部の電位降下による電源供給線の電位の変化が大きく
なる。
これらの要因による電源供給線の電位ばらつきは、各画素のＥＬ素子の発光輝度に影響
を与え、表示輝度を変化させるため表示ムラの原因となる。
以下に、電源供給線の電位のばらつきの具体的な例を示す。
図２３に示すように、表示画面中に白または黒のボックスを表示させたときには、クロ
ストークと呼ばれる現象が発生していた。これはボックスの上方または下方にボックスの
横方向と輝度の違いが発生する現象である。
この現象が起こる、従来の表示装置の画素部の一部の回路図を図４０に、また、その上
面図を図４１に示す。
図４１において、図４０と同じ部分は同じ符号を用いて示し、説明は省略する。
各画素は、スイッチング用ＴＦＴ４４０２、駆動用ＴＦＴ４４０６、保持容量４４１９
、ＥＬ素子４４１４とによって構成される。
なお、図４０及び図４１において、スイッチング用ＴＦＴ４４０２はダブルゲート構造
であるが、その他の構造であっても良い。
クロストークは、ボックスの上方、下方と、横方向それぞれの画素において、駆動用Ｔ
ＦＴ４４０６に流れる電流に、差分を生じることから起こるものである。この差分の原因
は、電源供給線Ｖ１、Ｖ２がソース信号線Ｓ１、Ｓ２に平行に配置されているために起こ
る。
例えば図２３のように、表示画面の一部に白いボックスを表示した場合、このボックス
表示をする画素に対応する電源供給線において、ボックス表示画素の駆動用ＴＦＴのソー
ス・ドレイン間を介してＥＬ素子に電流が流れる分、この電源供給線の配線抵抗による電
位降下は、ボックスを表示しない画素のみにしか電源を供給しない電源供給線と比べて、
大きくなる。そのため、ボックスの上下で、ボックス表示をしない他の画素より暗い部分
が発生する。
また、従来のアクティブマトリクス型のＥＬ表示装置は図２４に示すように、電源供給
線を表示装置の一方向から引き出し、この引き出し口より外部からの電源及び信号等を入
力している。
ここで、表示装置の表示画面のサイズが小さい場合には、それでも、問題は発生しなか
ったが、表示装置の表示画面のサイズが大きくなると、表示画面の面積に比例して、消費
電流が増加する。
４インチの表示画面を有する表示装置と、２０インチの表示画面を有する表示装置とで
は、消費電流は２５倍となる。
そのため、表示画面のサイズが大きい表示装置では、前述の電位降下の問題が大きな課
題となる。
また、取り出し口に近い電源供給線（図２４中ａ）は、さほど電位降下は発生しないが
、引き出し口より遠く離れた電源供給線（図２４中ｂ）は、配線が長い距離引き回される
ため、その配線抵抗による電位降下が大きく発生しする。そのため、この電源供給線（図
２４中ｂ）に接続された駆動用ＴＦＴを有する画素のＥＬ素子に加わる電圧が低下し、画
質の低下を招いていた。
例えば、２０インチの表示装置において、配線長は７００ｍｍ、配線幅１０ｍｍ、シー
ト抵抗０．１オームとしても、電流が１Ａ程度流れると電位降下は１０Ｖになってしまい
、正常な表示が不可能となる。
本発明は、上記問題点を鑑みてなされたものであり、鮮明な多階調カラー表示の可能な
アクティブマトリクス型のＥＬ表示装置を提供することを課題とする。
そして、そのようなアクティブマトリクス型ＥＬ表示装置を用いた高性能な電子機器（電
子デバイス）を提供することを課題とする。
本発明者は、電源供給線の配線抵抗による電位低下、特に電源供給線の引き出し部の配
線抵抗による電位低下を軽減する方法を考えた。
以下に、本発明の構成について記載する。
本発明によって、 絶縁表面上に複数のソース信号線と、複数のゲート信号線と、複数
の電源供給線と、マトリクス状に配置された複数の画素とを有し、 前記複数の画素は、
スイッチング用薄膜トランジスタと、駆動用薄膜トランジスタと、ＥＬ素子とによって構
成される表示装置において、 複数の引き出し口を有し、 前記複数の電源供給線は、前
記複数の引き出し口まで引き回され、 前記複数の引き出し口において、前記複数の電源
供給線に電位が与えられ、 前記引き出し口は、前記表示装置の少なくとも２方向に設け
られていることを特徴とした表示装置が提供される。
本発明によって、 絶縁表面上に複数のソース信号線と、複数のゲート信号線と、複数
の電源供給線と、マトリクス状に配置された複数の画素とを有し、 前記複数の画素は、
スイッチング用薄膜トランジスタと、駆動用薄膜トランジスタと、ＥＬ素子とによって構
成される表示装置において、 引き出し口を有し、 前記引出し口は、複数の外部入力端
子を有し、 前記複数の電源供給線は、５本以上５０本以下にまとめられ、前記複数の外
部入力端子まで引き回され、 前記複数の外部入力端子において、前記複数の電源供給線
に電位が与えられていることを特徴とした表示装置が提供される。
本発明によって、 絶縁表面上に複数のソース信号線と、複数のゲート信号線と、複数
の電源供給線と、マトリクス状に配置された複数の画素とを有し、 前記複数の画素は、
スイッチング用薄膜トランジスタと、駆動用薄膜トランジスタと、ＥＬ素子とによって構
成される表示装置において、 外部入力端子を有し、 前記複数の電源供給線は、前記外
部入力端子まで引き回され、 帰還ループの中に有する帰還増幅器により、前記外部入力
端子を介して前記電源供給線に電位を供給することを特徴とした表示装置が提供される。
前記複数の電源供給線は、マトリクス状に配置されていることを特徴とする表示装置で
あってもよい。
前記複数の電源供給線は、前記ソース信号線と同一の配線層と、前記ゲート信号線と同
一の配線層とによって構成されていることを特徴とした表示装置であってもよい。
前記複数の電源供給線は、前記ソース信号線とは異なる配線層と、前記ゲート信号と同
一の配線層とによって構成されていることを特徴とした表示装置であってもよい。
前記複数の電源供給線は、前記ゲート信号線とは異なる配線層と、前記ソース信号線と
同一の配線層とによって構成されていることを特徴とした表示装置であってもよい。
前記複数の電源供給線は、前記ゲート信号線及び前記ソース信号線のいずれとも異なる
配線層で構成されていることを特徴とした表示装置であってもよい。
前記複数の電源供給線の列方向の本数は、前記複数の画素の列方向の数より少ないこと
を特徴とした表示装置であってもよい。
前記複数の電源供給線の行方向の本数は、前記画素の行方向の数より少ないことを特徴
とした表示装置であってもよい。
前記表示装置の表示部分の対角は２０インチ以上であることを特徴とした表示装置であ
ってもよい。
前記表示装置を用いることを特徴とするパーソナルコンピュータ、テレビ受像機、ビデ
オカメラ、画像再生装置、ヘッドマウントディスプレイ、携帯情報端末であってもよい。
従来のＥＬ表示装置では、画面サイズを大きくした場合、それに伴う電流の増加により
、電源供給線において、電位降下が発生し、表示の画質を損う原因となっていた。
しかし、本発明は上記構成によって、配線抵抗の影響を低減可能であり、ＥＬ素子に流
れる電流が増加しても、画質を損なわずに表示を行うことができる。
本発明の表示装置の引き出し口を示す図。 本発明の表示装置の画素部の回路構成を示す図。 本発明の表示装置の画素部の上面図。 本発明の表示装置の電源供給線の引き回し部の形状を示す図。 本発明の表示装置の駆動方法を示す図。 本発明の表示装置の上面図及び断面図。 本発明の表示装置の上面図及び断面図。 本発明の表示装置の断面図。 本発明の表示装置の断面図。 本発明の表示装置の画素部の回路図。 本発明の表示装置の作製工程を示す図。 本発明の表示装置の作製工程を示す図。 本発明の表示装置の作製工程を示す図。 本発明の表示装置の作製工程を示す図。 本発明の表示装置のソース信号側駆動回路の回路図。 本発明の表示装置のラッチの上面図。 本発明の表示装置を用いた電子機器を示す図。 従来の表示装置の画素部の回路図。 表示装置の駆動方法を示すタイミングチャートを示す図。 ＴＦＴのＩｄ−Ｖｇ特性を示す図。 本発明の表示装置の上面図及び断面図。 本発明の表示装置の断面図。 クロストークの発生例を示す図。 従来の表示装置の引き出し口を示す図。 本発明の表示装置の作製工程を示す図。 本発明の表示装置の作製工程を示す図。 本発明の表示装置の作製工程を示す図。 本発明の表示装置の作製工程を示す図。 本発明の表示装置の作製工程を示す図。 本発明の表示装置の作製工程を示す図。 本発明の表示装置の作製工程を示す図。 本発明の表示装置の作製工程を示す図。 本発明の表示装置の作製工程を示す図。 本発明の表示装置の作製工程を示す図。 従来の表示装置の電源供給線の引き回し部の形状を示す図。 本発明の表示装置の断面図。 本発明の表示装置の断面図。 本発明の表示装置の断面図。 本発明の表示装置の断面図。 従来の表示装置の画素部の回路図。 従来の表示装置の画素部の上面図。 本発明の表示装置の画素部の上面図。 本発明の表示装置の画素部の回路図。 本発明の表示装置の画素部の上面図。 本発明の表示装置の階調特性を示す図。
以下に、本発明の表示装置の構造について説明する。
（第一の実施形態）
画素部の電源供給線の外部への引き出しを一方向だけでなく、複数の方向へ引き出す。
図１を用いて、第一の実施形態について説明する。
図１のように、電源供給線引出し口１及び電源供給線引出し口２の、２方向から電源供
給線を引き出す。
ここで本明細書中では、引出し口とは、複数の外部入力端子によって構成され、外部よ
り表示装置に、電源電位や映像信号などが入力される部分を示すものとする。
このように表示装置の２方向から電源供給線を引き出すことによって、１方向からの引
き出しに比べて、画素部の各電源供給線から外部入力端子までの配線の長さを短くし、ま
た、その配線の長さのばらつきを低減することができる。
上記構成によって、画素部周辺の電源供給線の引き回し部の電位降下の影響を低減する
ことができる。
（第二の実施形態）
本実施の形態では、電源供給線の引き回し部の配線は、小単位にまとめて、それぞれの
引き出し口の、複数の隣接ではない外部入力端子に引き出される。
本実施の形態の構造を図４に示す。
これは、図３５の従来例において示した、画素部の各電源供給線を、ひとつにまとめて
、ひとつの外部入力端子に引き出す場合に比べて、まとめられた電源供給線毎において、
各外部入力端子までの配線の長さを短くし、また、その配線長のばらつきを低減すること
ができる。
つまり、図４における配線ａと配線ｂの長さの違いは、図３５における配線ａと配線ｂ
の長さの違いと比較して大きく低減されている。
上記構成によって、画素部周辺の電源供給線の引き回し部の電位降下の影響を低減する
ことができる。
（第三の実施形態）
電源供給線に流れる電流は、前述したように大型の表示装置においては大電流になり得
る。そのような場合に、画素領域から外部入力端子までの引き回しの配線抵抗による電位
降下の影響は無視できない。
この対策として、電位降下を見越して、外部電源の電位をあらかじめ、上げておくこと
も考えられるが、表示の内容によって流れる電流は変化するので、一律に外部電源の電位
を上げるのは、望ましくない。よって、本実施の形態では帰還増幅器を用い、帰還ループ
の中に電位降下を起こす配線を含むことを提案するものである。
図５に示すように、外部入力端子は帰還増幅器の出力に接続され、帰還増幅器の非反転入
力（＋）には、電源供給線に加えるべき電圧が入力され、反転入力端子（−）には画素部
の電源供給線の電位をモニタし、印加する。帰還増幅器の原理により、非反転入力端子と
反転入力端子は同じ電位になるように動作するため、帰還増幅器の出力端子は、電位降下
分だけ高い電位が出力される。上記したように、電位補償が行われ、電位のずれは解消さ
れる。
電源供給線引き回し部の配線抵抗をＲとし、電流をiとするとＲiの電位降下が起こるが
、モニタ端子では電流がほとんど流れないため、電位降下は発生しない。
帰還増幅器はパネル完成後、外付けの基板上等に、外部ＩＣ等で構成される。
（第四の実施形態）
図２に本発明の画素部の構成を示す回路図を示す。
画素部の各画素は、スイッチング用ＴＦＴ４４０２、駆動用ＴＦＴ４４０６、保持容量
４４１９、ＥＬ素子４４１４によって構成されている。電源供給線（ＶＸ１〜ＶＸｎ、Ｖ
Ｙ１〜ＶＹｎ）が、ソース信号線（Ｓ１〜Ｓｎ）と平行方向だけでなく、垂直方向にも配
置されて、それぞれの方向から画素の駆動用ＴＦＴ４４０６のソース領域もしくはドレイ
ン領域に電圧が供給されている。これによって、ＥＬ素子４４１４を流れる電流は、ソー
ス信号線Ｓ１〜Ｓｎと平行方向からだけでなく、垂直方向からも供給されるので、従来例
のような、クロストークの発生を抑制することが可能である。
ここで、隣り合う画素同士で、電源供給線を共有する。これによって、各画素中の電源
供給線が占める面積を低減することができる。そのため、電源供給線を縦横（マトリクス
状）に配置した構造の画素であっても、開口率を上げることができる。
第一の実施形態〜第四の実施形態は、自由に組み合わせて実施することが可能である。
以下に、本発明の実施例を説明する。
図４は、第二の実施形態において説明した、電源供給線を小単位で束ねて外部入力端子
に接続した例である。
画面の大きさが大きくなると、電位降下も大きくなるため、出来るだけ短い配線で引き
出す必要がある。よって本発明では電源供給線を小単位でまとめて、近接の外部入力端子
へ出力するものである。
図４に示す例では、電源供給線を小単位でまとめ、ドライバ領域を貫通して、外部入力
端子に接続することにより、配線抵抗を低減している。
電源供給線は、５本から５０本程度の範囲でまとめるのが望ましい。
本実施例では、発明の実施形態において図２で示した回路図の画素部の一部（４画素分
）の上面図を図３に示す。
なお、図２と同じ部分は、同じ符号を用いて示す。
画素は、スイッチング用ＴＦＴ４４０２、駆動用ＴＦＴ４４０６、コンデンサ４４１９
、ＥＬ素子４４１４によって構成されている。この実施例では、ゲート信号線Ｇ１、Ｇ２
と平行に、ゲート信号線Ｇ１、Ｇ２と同様の配線材料を用いて、電源供給線ＶＸ１、ＶＸ
２を配置し、従来からあるソース信号線Ｓ１、Ｓ２に平行な電源供給線ＶＹ１、ＶＹ２と
は、コンタクトホールを介して接続されている。
本実施例のように、ゲート信号線に平行な電源供給線を、ゲート信号線と同様の配線層
を用いて形成した構成を、本発明の画素構造の第一の実施例とよぶことにする。
本発明の画素構造の第一の実施例では、従来例において、図４０及び図４１の画素を実
際に構成する場合に対して、マスク数を増やすこと無しに、マトリクス状の電源供給線を
形成することができる。
本実施例は、実施例１と自由に組み合わせて実施することが可能である。
本実施例では、第四の実施形態において説明した、隣合う画素で電源供給線を共有する
場合の例について、図１０及び図４２〜図４４を用いて説明する。
なお、本実施例において、Ｇ１〜Ｇ４は、スイッチング用ＴＦＴ４４０２のゲート配線
（ゲート信号線の一部）、Ｓ１〜Ｓ３はスイッチング用ＴＦＴ４４０２のソース配線（ソ
ース信号線の一部）、４４０６は駆動用ＴＦＴ、４４１４はＥＬ素子、ＶＹ１〜ＶＹ２は
ソース配線に平行な電源供給線、ＶＸ１〜ＶＸ２はゲート配線に平行な電源供給線、４４
１９は保持容量とする。
図１０は、隣り合う２つの画素間で電源供給線ＶＹ１及びＶＸ１を共通とした場合の例
である。即ち、２つの画素が電源供給線ＶＹ１及びＶＸ１を中心に線対称となるように形
成されている点に特徴がある。この場合、電源供給線の本数を減らすことができるため、
表示装置の開口率を増大し、また、画素部を高精細化することができる。
また、図１０の上面図を図４２に示す。図１０と同じ部分は同じ符号を用いて示し、説
明は省略する。
図４３は本発明の別の実施例である。この実施例では、Ｘ方向の電源供給線をすべての
画素行に対して配置するのではなく、画素行の１/ｎにした例である。
ここでｎは２以上の自然数である。ここでは、ｎが３の例を示す。
また、図４３の上面図を図４４に示す。図４２と同じ部分は、同じ符号を用いて示し説
明は省略する。
本実施例は、実施例１及び実施例２のいずれとも自由に組み合わせて実施することが可
能である。
本発明において、各画素の駆動用ＴＦＴはｎチャネル型ＴＦＴでもｐチャネル型ＴＦＴ
でもどちらでも用いることが可能であるが、ＥＬ素子の陽極が画素電極で陰極が対向電極
の場合、駆動用ＴＦＴはｐチャネル型ＴＦＴであることが好ましい。また逆にＥＬ素子の
陽極が対向電極で陰極が画素電極の場合、駆動用ＴＦＴはｎチャネル型ＴＦＴであること
が好ましい。
本実施例は、実施例１〜実施例３のいずれとも自由に組み合わせて実施することが可能
である。
本実施例では、本発明のＥＬ表示装置を作製した例について説明する。
図６（Ａ）は本発明を用いたＥＬ表示装置の上面図である。また、図６（Ａ）
をＡ-Ａ'で切断した断面図を図６（Ｂ）に示す。
図６（Ａ）において、４０１０は基板、４０１１は画素部、４０１２ａ及び４０１２ｂ
はソース信号線駆動回路、４０１３ａ、４０１３ｂはゲート信号線駆動回路であり、それ
ぞれの駆動回路は配線４０１４ａ、４０１４ｂ、４０１５、４０１６を経てＦＰＣ４０１
７に至り、外部機器へと接続される。
このとき、少なくとも画素部４０１１、好ましくは駆動回路４０１２ａ、４０１２ｂ、
４０１３ａ、４０１３ｂ及び画素部４０１１を囲むようにしてカバー材６０００、シーリ
ング材（ハウジング材ともいう）７０００、密封材（第２のシーリング材）７００１が設
けられている。
また、図６（Ｂ）は本実施例のＥＬ表示装置の断面構造であり、基板４０１０、下地膜
４０２１の上に駆動回路用ＴＦＴ（但し、ここではｎチャネル型ＴＦＴとｐチャネル型Ｔ
ＦＴを組み合わせたＣＭＯＳ回路を図示している。）４０２２及び画素部用ＴＦＴ４０２
３（但し、ここではＥＬ素子への電流を制御する駆動用ＴＦＴだけ図示）が形成されてい
る。これらのＴＦＴは公知の構造（トップゲート構造またはボトムゲート構造）を用いれ
ば良い。
駆動回路用ＴＦＴ４０２２、画素部用ＴＦＴ４０２３が完成したら、樹脂材料でなる層
間絶縁膜（平坦化膜）４０２６の上に画素部用ＴＦＴ４０２３のドレインと電気的に接続
する透明導電膜でなる画素電極４０２７を形成する。透明導電膜としては、酸化インジウ
ムと酸化スズとの化合物（ＩＴＯと呼ばれる）または酸化インジウムと酸化亜鉛との化合
物を用いることができる。そして、画素電極４０２７を形成したら、絶縁膜４０２８を形
成し、画素電極４０２７上に開口部を形成する。
次に、ＥＬ層４０２９を形成する。ＥＬ層４０２９は公知のＥＬ材料（正孔注入層、正
孔輸送層、発光層、電子輸送層または電子注入層）を自由に組み合わせて積層構造または
単層構造とすれば良い。どのような構造とするかは公知の技術を用いれば良い。また、Ｅ
Ｌ材料には低分子系材料と高分子系（ポリマー系）材料がある。低分子系材料を用いる場
合は蒸着法を用いるが、高分子系材料を用いる場合には、スピンコート法、印刷法または
インクジェット法等の簡易な方法を用いることが可能である。
本実施例では、シャドーマスクを用いて蒸着法によりＥＬ層を形成する。シャドーマス
クを用いて画素毎に波長の異なる発光が可能な発光層（赤色発光層、緑色発光層及び青色
発光層）を形成することで、カラー表示が可能となる。その他にも、色変換層（ＣＣＭ）
とカラーフィルタを組み合わせた方式、白色発光層とカラーフィルタを組み合わせた方式
があるが、いずれの方法を用いても良い。もちろん、単色発光のＥＬ表示装置とすること
もできる。
ＥＬ層４０２９を形成したら、その上に陰極４０３０を形成する。陰極４０３０とＥＬ
層４０２９の界面に存在する水分や酸素は極力排除しておくことが望ましい。従って、真
空中でＥＬ層４０２９と陰極４０３０を連続成膜するか、ＥＬ層４０２９を不活性雰囲気
で形成し、大気解放しないで陰極４０３０を形成するといった工夫が必要である。本実施
例では、マルチチャンバー方式（クラスターツール方式）の成膜装置を用いることで上述
のような成膜を可能とする。
なお、本実施例では陰極４０３０として、ＬｉＦ（フッ化リチウム）膜とＡｌ（アルミ
ニウム）膜の積層構造を用いる。具体的にはＥＬ層４０２９上に蒸着法で１ｎｍ厚のＬｉ
Ｆ（フッ化リチウム）膜を形成し、その上に３００ｎｍ厚のアルミニウム膜を形成する。
勿論、公知の陰極材料であるＭｇＡｇ電極を用いても良い。そして陰極４０３０は、４０
３１で示される領域において配線４０１６に接続される。配線４０１６は、陰極４０３０
に所定の電圧を与えるための電源線であり、導電性ペースト材料４０３２を介してＦＰＣ
４０１７に接続される。
４０３１に示された領域において、陰極４０３０と配線４０１６とを電気的に接続する
ために、層間絶縁膜４０２６及び絶縁膜４０２８にコンタクトホールを形成する必要があ
る。これらは、層間絶縁膜４０２６のエッチング時（画素電極用コンタクトホールの形成
時）や絶縁膜４０２８のエッチング時（ＥＬ層形成前の開口部の形成時）に形成しておけ
ば良い。また、絶縁膜４０２８をエッチングする際に、層間絶縁膜４０２６まで一括でエ
ッチングしても良い。この場合、層間絶縁膜４０２６と絶縁膜４０２８が同じ樹脂材料で
あれば、コンタクトホールの形状を良好なものとすることができる。
このようにして形成されたＥＬ素子の表面を覆って、パッシベーション膜６００３、充
填材６００４、カバー材６０００が形成される。
さらに、ＥＬ素子部を囲むようにして、カバー材６０００と基板４０１０の内側にシー
リング材７０００が設けられ、さらにシーリング材７０００の外側には密封材（第２のシ
ーリング材）７００１が形成される。
このとき、この充填材６００４は、カバー材６０００を接着するための接着剤としても
機能する。充填材６００４としては、ＰＶＣ（ポリビニルクロライド）
、エポキシ樹脂、シリコーン樹脂、ＰＶＢ（ポリビニルブチラル）またはＥＶＡ（エチレ
ンビニルアセテート）を用いることができる。この充填材６００４の内部に乾燥剤を設け
ておくと、吸湿効果を保持できるので好ましい。
また、充填材６００４の中にスペーサを含有させてもよい。このとき、スペーサをＢａ
Ｏなどからなる粒状物質とし、スペーサ自体に吸湿性をもたせてもよい。
スペーサを設けた場合、パッシベーション膜６００３はスペーサ圧を緩和することがで
きる。また、パッシベーション膜とは別に、スペーサ圧を緩和する樹脂膜などを設けても
よい。
また、カバー材６０００としては、ガラス板、アルミニウム板、ステンレス板、ＦＲＰ
（Ｆｉｂｅｒｇｌａｓｓ−Ｒｅｉｎｆｏｒｃｅｄ Ｐｌａｓｔｉｃｓ）
板、ＰＶＦ（ポリビニルフルオライド）フィルム、マイラーフィルム、ポリエステルフィ
ルムまたはアクリルフィルムを用いることができる。なお、充填材６００４としてＰＶＢ
やＥＶＡを用いる場合、数十μｍのアルミニウムホイルをＰＶＦフィルムやマイラーフィ
ルムで挟んだ構造のシートを用いることが好ましい。
但し、ＥＬ素子からの発光方向（光の放射方向）によっては、カバー材６０００が透光
性を有する必要がある。
また、配線４０１６は、シーリング材７０００および密封材７００１と基板４０１０と
の隙間を通ってＦＰＣ４０１７に電気的に接続される。なお、ここでは配線４０１６につ
いて説明したが、他の配線４０１４ａ、４０１４ｂ、４０１５も同様にしてシーリング材
７０００および密封材７００１と基板４０１０との隙間を通ってＦＰＣ４０１７に電気的
に接続される。
なお本実施例では、充填材６００４を設けてからカバー材６０００を接着し、充填材６
００４の側面（露呈面）を覆うようにシーリング材７０００を取り付けているが、カバー
材６０００及びシーリング材７０００を取り付けてから、充填材６００４を設けても良い
。この場合、基板４０１０、カバー材６０００及びシーリング材７０００で形成されてい
る空隙に通じる充填材の注入口を設ける。そして前記空隙を真空状態（１０-2Ｔｏｒｒ以
下）にし、充填材の入っている水槽に注入口を浸してから、空隙の外の気圧を空隙の中の
気圧よりも高くして、充填材を空隙の中に充填する。
本実施例は、実施例１〜実施例４のいずれとも自由に組み合わせて実施することが可能
である。
本実施例では、本発明を用いて実施例５とは異なる形態のＥＬ表示装置を作製した例に
ついて、図７（Ａ）、７（Ｂ）を用いて説明する。図６（Ａ）、６（Ｂ）と同じ番号のも
のは同じ部分を指しているので説明は省略する。
図７（Ａ）は本実施例のＥＬ表示装置の上面図であり、図７（Ａ）をＡ-Ａ'で切断した
断面図を図７（Ｂ）に示す。
実施例５に従って、ＥＬ素子の表面を覆ってパッシベーション膜６００３までを形成す
る。
さらに、ＥＬ素子を覆うようにして充填材６００４を設ける。この充填材６００４は、
カバー材６０００を接着するための接着剤としても機能する。充填材６００４としては、
ＰＶＣ（ポリビニルクロライド）、エポキシ樹脂、シリコーン樹脂、ＰＶＢ（ポリビニル
ブチラル）またはＥＶＡ（エチレンビニルアセテート）を用いることができる。この充填
材６００４の内部に乾燥剤を設けておくと、吸湿効果を保持できるので好ましい。
また、充填材６００４の中にスペーサを含有させてもよい。このとき、スペーサをＢａ
Ｏなどからなる粒状物質とし、スペーサ自体に吸湿性をもたせてもよい。
スペーサを設けた場合、パッシベーション膜６００３はスペーサ圧を緩和することがで
きる。また、パッシベーション膜とは別に、スペーサ圧を緩和する樹脂膜などを設けても
よい。
また、カバー材６０００としては、ガラス板、アルミニウム板、ステンレス板、ＦＲＰ
（Ｆｉｂｅｒｇｌａｓｓ−Ｒｅｉｎｆｏｒｃｅｄ Ｐｌａｓｔｉｃｓ）
板、ＰＶＦ（ポリビニルフルオライド）フィルム、マイラーフィルム、ポリエステルフィ
ルムまたはアクリルフィルムを用いることができる。なお、充填材６００４としてＰＶＢ
やＥＶＡを用いる場合、数十μｍのアルミニウムホイルをＰＶＦフィルムやマイラーフィ
ルムで挟んだ構造のシートを用いることが好ましい。
但し、ＥＬ素子からの発光方向（光の放射方向）によっては、カバー材６０００が透光
性を有する必要がある。
次に、充填材６００４を用いてカバー材６０００を接着した後、充填材６００４の側面
（露呈面）を覆うようにフレーム材６００１を取り付ける。フレーム材６００１はシーリ
ング材（接着剤として機能する）６００２によって接着される。このとき、シーリング材
６００２としては、光硬化性樹脂を用いるのが好ましいが、ＥＬ層の耐熱性が許せば熱硬
化性樹脂を用いても良い。なお、シーリング材６００２はできるだけ水分や酸素を透過し
ない材料であることが望ましい。また、シーリング材６００２の内部に乾燥剤を添加して
あっても良い。
また、配線４０１６はシーリング材６００２と基板４０１０との隙間を通ってＦＰＣ４
０１７に電気的に接続される。なお、ここでは配線４０１６について説明したが、他の配
線４０１４ａ、４０１４ｂ、４０１５も同様にしてシーリング材６００２と基板４０１０
との隙間を通ってＦＰＣ４０１７に電気的に接続される。
なお本実施例では、充填材６００４を設けてからカバー材６０００を接着し、充填材６
００４の側面（露呈面）を覆うようにフレーム材６００１を取り付けているが、カバー材
６０００及びフレーム材６００１を取り付けてから、充填材６００４を設けても良い。こ
の場合、基板４０１０、カバー材６０００及びフレーム材６００１で形成されている空隙
に通じる充填材の注入口を設ける。そして前記空隙を真空状態（１０-2Ｔｏｒｒ以下）に
し、充填材の入っている水槽に注入口を浸してから、空隙の外の気圧を空隙の中の気圧よ
りも高くして、充填材を空隙の中に充填する。
本実施例は、実施例１〜実施例５のいずれとも自由に組み合わせて実施することが可能
である。
ここでＥＬ表示装置における画素部のさらに詳細な断面構造を図８に示す。
なお、本実施例は、ソース信号線と同じ層にソース信号線に平行な電源供給線を形成し
、ゲート信号線と同じ層に、ゲート信号線に平行な電源供給線を形成する場合に相当する
、本発明の画素構造の第一の実施例の画素構造を示す。
図８において、基板３５０１上に設けられたスイッチング用ＴＦＴ３５０２は公知の方
法を用いて形成されたｎチャネル型ＴＦＴを用いる。本実施例では、ゲート電極３９ａと
３９ｂを有する、ダブルゲート構造としている。ダブルゲート構造とすることで、実質的
に２つのＴＦＴが直列接続された構造となり、オフ電流値を低減することができるという
利点がある。なお、本実施例ではダブルゲート構造としているが、シングルゲート構造で
も構わないし、トリプルゲート構造やそれ以上のゲート数を持つマルチゲート構造でも構
わない。また、公知の方法を用いて形成されたｐチャネル型ＴＦＴを用いても構わない。
また、本実施例では、駆動用ＴＦＴ３５０３は公知の方法を用いて形成されたｎチャネ
ル型ＴＦＴを用いる。駆動用ＴＦＴ３５０３のゲート電極３７は配線３６によって、スイ
ッチング用ＴＦＴ３５０２のドレイン配線３５に電気的に接続されている。また、３４は
、ソース信号線である。
駆動用ＴＦＴは、ＥＬ素子を流れる電流量を制御するための素子であるため、多くの電
流が流れ、熱による劣化やホットキャリアによる劣化の危険性が高い素子でもある。その
ため、駆動用ＴＦＴのドレイン側に、ゲート絶縁膜を介してゲート電極に重なるようにＬ
ＤＤ領域を設ける構造は極めて有効である。
また、本実施例では駆動用ＴＦＴ３５０３をシングルゲート構造で図示しているが、複
数のＴＦＴを直列接続したマルチゲート構造としても良い。さらに、複数のＴＦＴを並列
につなげて、実質的にチャネル形成領域を複数に分割し、熱の放射を高い効率で行えるよ
うにした構造としても良い。このような構造は熱による劣化対策として有効である。
また、ソース配線４０は、ゲート電極３７、３９が形成された層と同じ層に形成された
電源供給線（電源線）３８に接続され、常に一定の電圧が加えられている。ここで、ソー
ス配線４０やソース信号線３４と同じ層にも電源供給線が形成され、電源供給線３８とは
、コンタクトホールを介して電気的に接続されているが、ここでは図示していない。
スイッチング用ＴＦＴ３５０２、駆動用ＴＦＴ３５０３の上には第１パッシベーション
膜４１が設けられ、その上に樹脂絶縁膜でなる平坦化膜４２が形成される。平坦化膜４２
を用いてＴＦＴによる段差を平坦化することは非常に重要である。後に形成されるＥＬ層
は非常に薄いため、段差が存在することによって発光不良を起こす場合がある。従って、
ＥＬ層をできるだけ平坦面に形成しうるように画素電極を形成する前に平坦化しておくこ
とが望ましい。
また、４３は反射性の高い導電膜でなる画素電極（この場合ＥＬ素子の陰極）
であり、駆動用ＴＦＴ３５０３のドレイン領域に電気的に接続される。画素電極４３とし
てはアルミニウム合金膜、銅合金膜または銀合金膜など低抵抗な導電膜またはそれらの積
層膜を用いることが好ましい。もちろん、他の導電膜との積層構造としても良い。
また、絶縁膜（好ましくは樹脂）で形成されたバンク４４a、４４bにより形成された溝
（画素に相当する）の中に発光層４５が形成される。なお、ここでは一画素しか図示して
いないが、Ｒ（赤）、Ｇ（緑）、Ｂ（青）の各色に対応した発光層を作り分けても良い。
発光層とする有機ＥＬ材料としてはπ共役ポリマー系材料を用いる。代表的なポリマー系
材料としては、ポリパラフェニレンビニレン（ＰＰＶ）系、ポリビニルカルバゾール（Ｐ
ＶＫ）系、ポリフルオレン系などが挙げられる。
なお、ＰＰＶ系有機ＥＬ材料としては様々な型のものがあるが、例えば「H. Shenk,H.B
ecker,O.Gelsen,E.Kluge,W.Kreuder,and H.Spreitzer,“Polymers for Light Emitting D
iodes”,Euro Display,Proceedings,1999,p.33-37」や特開平１０−９２５７６号公報に
記載されたような材料を用いれば良い。
具体的な発光層としては、赤色に発光する発光層にはシアノポリフェニレンビニレン、
緑色に発光する発光層にはポリフェニレンビニレン、青色に発光する発光層にはポリフェ
ニレンビニレン若しくはポリアルキルフェニレンを用いれば良い。膜厚は３０〜１５０ｎ
ｍ（好ましくは４０〜１００ｎｍ）とすれば良い。
但し、以上の例は発光層として用いることのできる有機ＥＬ材料の一例であって、これ
に限定する必要はない。発光層、電荷輸送層または電荷注入層を自由に組み合わせてＥＬ
層を形成すれば良い。
例えば、本実施例ではポリマー系材料を発光層として用いる例を示したが、低分子系有
機ＥＬ材料を用いても良い。また、電荷輸送層や電荷注入層として炭化珪素等の無機材料
を用いることも可能である。これらの有機ＥＬ材料や無機材料は公知の材料を用いること
ができる。
本実施例では発光層４５の上にＰＥＤＯＴ（ポリチオフェン）またはＰＡｎｉ（ポリア
ニリン）でなる正孔注入層４６を設けた積層構造のＥＬ層としている。
そして、正孔注入層４６の上には透明導電膜でなる陽極４７が設けられる。本実施例の場
合、発光層４５で生成された光は上面側に向かって（ＴＦＴが形成された基板３５０１と
は逆の方向に向かって）放射される。ここで陽極は、導電性を有し、且つ透光性を有する
材料で形成されていなければならない。この様な透明導電膜としては酸化インジウムと酸
化スズとの化合物や酸化インジウムと酸化亜鉛との化合物を用いることができるが、耐熱
性の低い発光層や正孔注入層を形成した後で形成するため、可能な限り低温で成膜できる
ものが好ましい。
陽極４７まで形成された時点でＥＬ素子３５０５が完成する。なお、ここでいうＥＬ素
子３５０５は、画素電極（陰極）４３、発光層４５、正孔注入層４６及び陽極４７で形成
される。画素電極４３を画素の面積にほぼ一致させているため、画素全体がＥＬ素子とし
て機能する。従って、発光の利用効率が非常に高く、明るい画像表示が可能となる。
また本実施例では、陽極４７の上にさらに第２パッシベーション膜４８を設けている。
第２パッシベーション膜４８としては、窒化珪素膜または窒化酸化珪素膜が好ましい。こ
の目的は、外部とＥＬ素子とを遮断することであり、有機ＥＬ材料の酸化による劣化を防
ぐ意味と、有機ＥＬ材料からの脱ガスを抑える意味との両方を併せ持つ。これによりＥＬ
表示装置の信頼性が高められる。
以上のように本発明のＥＬ表示装置は、図８のような構造の画素からなる画素部を有し
、オフ電流値の十分に低いスイッチング用ＴＦＴと、ホットキャリア注入に強い駆動用Ｔ
ＦＴとを有する。従って、高い信頼性を有し、且つ、良好な画像表示が可能なＥＬ表示装
置が得られる。
本実施例は、実施例１〜実施例６のいずれとも自由に組み合わせて実施することが可能
である。
本実施例では、実施例７に示した画素部において、ＥＬ素子３５０５の構造を反転させ
た構造について説明する。説明には図９を用いる。なお、図８の構造と異なる点はＥＬ素
子３７０１の部分と駆動用ＴＦＴ３５５３だけであるので、その他の説明は省略する。
図９において、駆動用ＴＦＴ３５５３は公知の方法を用いて形成されたｐチャネル型Ｔ
ＦＴを用いる。なお、駆動用ＴＦＴは、ｐチャネル型ＴＦＴに限らずｎチャネル型ＴＦＴ
でもよい。
本実施例では、画素電極（陽極）５０として透明導電膜を用いる。具体的には酸化イン
ジウムと酸化亜鉛との化合物でなる導電膜を用いる。勿論、酸化インジウムと酸化スズと
の化合物でなる導電膜を用いても良い。
そして、絶縁膜でなるバンク５１a、５１bが形成された後、溶液塗布によりポリビニル
カルバゾールでなる発光層５２が形成される。その上にはカリウムアセチルアセトネート
（ａｃａｃＫと表記される）でなる電子注入層５３、アルミニウム合金でなる陰極５４が
形成される。この場合、陰極５４がパッシベーション膜としても機能する。こうしてＥＬ
素子３７０１が形成される。
本実施例の場合、発光層５２で発生した光は、矢印で示されるようにＴＦＴが形成され
た基板３５０１の方に向かって放射される。
本実施例は、実施例１〜実施例６のいずれとも自由に組み合わせて実施することが可能
である。
図２、図３、図１０及び図４２〜図４４では駆動用ＴＦＴのゲート電極にかかる電圧を
保持するために保持容量を設ける構造としているが、保持容量を省略することも可能であ
る。
駆動用ＴＦＴとして用いるｎチャネル型ＴＦＴが、ゲート絶縁膜を介してゲート電極に
重なるように設けられたＬＤＤ領域を有している場合、この重なり合った領域には一般的
にゲート容量と呼ばれる寄生容量が形成されるが、本実施例ではこの寄生容量を、駆動用
ＴＦＴのゲート電極にかかる電圧を保持するためのコンデンサとして積極的に用いる点に
特徴がある。
この寄生容量のキャパシタンスは、上記ゲート電極とＬＤＤ領域とが重なり合った面積
によって変化するため、その重なり合った領域に含まれるＬＤＤ領域の長さによって決ま
る。
本実施例は、実施例１〜実施例８のいずれとも自由に組み合わせて実施することが可能
である。
本実施例では、本発明のＥＬ表示装置の画素部とその周辺に設けられる駆動回路部のＴ
ＦＴを同時に作製する方法について説明する。但し、説明を簡単にするために、駆動回路
に関しては基本単位であるＣＭＯＳ回路を図示することとする。
まず、図１１（Ａ）に示すように、下地膜（図示せず）を表面に設けた基板５０１を用
意する。本実施例では結晶化ガラス上に下地膜として１００ｎｍ厚の窒化酸化珪素膜を２
００ｎｍ厚の窒化酸化珪素膜とを積層して用いる。この時、結晶化ガラス基板に接する方
の窒素濃度を１０〜２５ｗｔ％としておくと良い。勿論、下地膜を設けずに石英基板上に
直接素子を形成しても良い。
次に基板５０１の上に４５ｎｍの厚さのアモルファスシリコン膜５０２を公知の成膜法
で形成する。なお、アモルファスシリコン膜に限定する必要はなく、非晶質構造を含む半
導体膜（微結晶半導体膜を含む）であれば良い。さらに非晶質シリコンゲルマニウム膜な
どの非晶質構造を含む化合物半導体膜でも良い。
ここから図１１（Ｃ）までの工程は本出願人による特開平１０−２４７７３５号公報を
完全に引用することができる。同公報ではＮｉ等の元素を触媒として用いた半導体膜の結
晶化方法に関する技術を開示している。
まず、開口部５０３ａ、５０３ｂを有する保護膜５０４を形成する。本実施例では１５
０ｎｍ厚の酸化珪素膜を用いる。そして、保護膜５０４の上にスピンコート法によりニッ
ケル（Ｎｉ）を含有する層（Ｎｉ含有層）５０５を形成する。
このＮｉ含有層の形成に関しては、前記公報を参考にすれば良い。
次に、図１１（Ｂ）に示すように、不活性雰囲気中で５７０℃１４時間の加熱処理を加
え、アモルファスシリコン膜５０２を結晶化する。この際、Ｎｉが接した領域（以下、Ｎ
ｉ添加領域という）５０６ａ、５０６ｂを起点として、基板と概略平行に結晶化が進行し
、棒状結晶が集まって並んだ結晶構造でなるポリシリコン膜５０７が形成される。
次に、図１１（Ｃ）に示すように、保護膜５０４をそのままマスクとして１５族に属す
る元素（好ましくはリン）をＮｉ添加領域５０６a、５０６bに添加する。こうして高濃度
にリンが添加された領域（以下、リン添加領域という）５０８a、５０８bが形成される。
次に、図１１（Ｃ）に示すように、不活性雰囲気中で６００℃１２時間の加熱処理を加
える。この熱処理によりポリシリコン膜５０７中に存在するＮｉは移動し、最終的には殆
ど全て、矢印が示すようにリン添加領域５０８a、５０８bに捕獲される。これはリンによ
る金属元素（本実施例ではＮｉ）のゲッタリング効果による現象であると考えられる。
この工程により、ポリシリコン膜５０９中に残るＮｉの濃度はＳＩＭＳ（質量二次イオ
ン分析）による測定値で少なくとも２×１０17atoms/cm3にまで低減される。Ｎｉは半導
体にとって、ライフタイムキラーであるが、この程度まで低減されるとＴＦＴ特性には何
ら悪影響を与えることはない。また、この濃度は殆ど現状のＳＩＭＳ分析の測定限界であ
るので、実際にはさらに低い濃度（２×１０17atoms/cm3以下）であると考えられる。
こうして触媒を用いて結晶化され、且つ、その触媒がＴＦＴの動作に支障を与えないレ
ベルにまで低減されたポリシリコン膜５０９が得られる。その後、このポリシリコン膜５
０９のみを用いた活性層５１０〜５１３をパターニング工程により形成する。また、この
時、後のパターニングにおいてマスク合わせを行うためのマーカーを、上記ポリシリコン
膜を用いて形成すると良い。（図１１（Ｄ）
）
次に、図１１（Ｅ）に示すように、５０ｎｍ厚の窒化酸化シリコン膜をプラズマＣＶＤ
法により形成し、酸化雰囲気中で９５０℃１時間の加熱処理を加え、熱酸化工程を行う。
なお、酸化雰囲気は酸素雰囲気でも良いし、ハロゲン元素を添加した酸素雰囲気でも良い
。
この熱酸化工程では、活性層と上記窒化酸化シリコン膜との界面で酸化が進行し、約１
５ｎｍ厚のポリシリコン膜が酸化されて、約３０ｎｍ厚の酸化シリコン膜が形成される。
即ち、３０ｎｍ厚の酸化シリコン膜と５０ｎｍ厚の窒化酸化シリコン膜が積層されてなる
８０ｎｍ厚のゲート絶縁膜５１４が形成される。また、活性層５１０〜５１３の膜厚はこ
の熱酸化工程によって３０ｎｍとなる。
次に、図１２（Ａ）に示すように、レジストマスク５１５ａ、５１５ｂを形成し、ゲー
ト絶縁膜５１４を介してｐ型を付与する不純物元素（以下、ｐ型不純物元素という）を添
加する。ｐ型不純物元素としては、代表的には１３族に属する元素、典型的にはボロンま
たはガリウムを用いることができる。この工程（チャネルドープ工程という）は、ＴＦＴ
のしきい値電圧を制御するための工程である。
なお、本実施例ではジボラン（Ｂ2Ｈ6）を質量分離しないでプラズマ励起したイオンド
ープ法でボロンを添加する。勿論、質量分離を行うイオンインプランテーション法を用い
ても良い。この工程により１×１０15〜１×１０18atoms/cm3（代表的には５×１０16〜
５×１０17atoms/cm3）の濃度でボロンを含む不純物領域５１６、５１７が形成される。
次に、図１２（Ｂ）に示すように、レジストマスク５１９a、５１９bを形成し、ゲート
絶縁膜５１４を介してｎ型を付与する不純物元素（以下、ｎ型不純物元素という）を添加
する。なお、ｎ型不純物元素としては、代表的には１５族に属する元素、典型的にはリン
又は砒素を用いることができる。なお、本実施例ではフォスフィン（ＰＨ3）を質量分離
しないでプラズマ励起したプラズマドーピング法を用い、リンを１×１０18atoms/cm3の
濃度で添加する。勿論、質量分離を行うイオンインプランテーション法を用いても良い。
この工程により形成されるｎ型不純物領域５２０には、ｎ型不純物元素が２×１０16〜
５×１０19atoms/cm3（代表的には５×１０17〜５×１０18atoms/cm3）
の濃度で含まれるようにドーズ量を調節する。
次に、図１２（Ｃ）に示すように、添加されたｎ型不純物元素及びｐ型不純物元素の活
性化工程を行う。活性化手段を限定する必要はないが、ゲート絶縁膜５１４が設けられて
いるので、電熱炉を用いたファーネスアニール処理が好ましい。また、図１２（Ａ）の工
程でチャネル形成領域となる部分の活性層／ゲート絶縁膜界面にダメージを与えてしまっ
ている可能性があるため、なるべく高い温度で加熱処理を行うことが望ましい。
本実施例の場合には耐熱性の高い結晶化ガラスを用いているので、活性化工程を８００
℃１時間のファーネスアニール処理により行う。なお、処理雰囲気を酸化性雰囲気にして
熱酸化を行っても良いし、不活性雰囲気で加熱処理を行っても良い。
この工程によりｎ型不純物領域５２０の端部、即ち、ｎ型不純物領域５２０の周囲に存
在するｎ型不純物元素を添加していない領域（図１２（Ａ）の工程で形成されたｐ型不純
物領域）との境界部（接合部）が明確になる。このことは、後にＴＦＴが完成した時点に
おいて、ＬＤＤ領域とチャネル形成領域とが非常に良好な接合部を形成しうることを意味
する。
次に、２００〜４００ｎｍ厚の導電膜を形成し、パターニングしてゲート電極５２２〜
５２５を形成する。このゲート電極５２２〜５２５の線幅によって各ＴＦＴのチャネル長
の長さが決定する。
なお、ゲート電極は単層の導電膜で形成しても良いが、必要に応じて二層、三層といっ
た積層膜とすることが好ましい。ゲート電極の材料としては公知の導電膜を用いることが
できる。具体的には、タンタル（Ｔａ）、チタン（Ｔｉ）、モリブデン（Ｍｏ）、タング
ステン（Ｗ）、クロム（Ｃｒ）、シリコン（Ｓｉ）から選ばれた元素でなる膜、または前
記元素の窒化物でなる膜（代表的には窒化タンタル膜、窒化タングステン膜、窒化チタン
膜）、または前記元素を組み合わせた合金膜（代表的にはＭｏ−Ｗ合金、Ｍｏ−Ｔａ合金
）、または前記元素のシリサイド膜（代表的にはタングステンシリサイド膜、チタンシリ
サイド膜）を用いることができる。勿論、単層で用いても積層して用いても良い。
本実施例では、５０ｎｍ厚の窒化タングステン（ＷＮ）膜と、３５０ｎｍ厚のタングス
テン（Ｗ）膜とでなる積層膜を用いる。これはスパッタ法で形成すれば良い。また、スパ
ッタガスとしてキセノン（Ｘｅ）、ネオン（Ｎｅ）等の不活性ガスを添加すると、応力に
よる膜はがれを防止することができる。
またこの時、ゲート電極５２３はｎ型不純物領域５２０の一部とゲート絶縁膜５１４を
介して重なるように形成する。この重なった部分が後にゲート電極と重なったＬＤＤ領域
となる。なお、ゲート電極５２４a、５２４bは断面では二つに見えるが、実際は電気的に
接続されている。
次に、図１３（Ａ）に示すように、ゲート電極５２２〜５２５をマスクとして自己整合
的にｎ型不純物元素（本実施例ではリン）を添加する。こうして形成される不純物領域５
２６〜５３３にはｎ型不純物領域５２０の１／２〜１／１０（代表的には１／３〜１／４
）の濃度でリンが添加されるように調節する。具体的には、１×１０16〜５×１０18atom
s/cm3（典型的には３×１０17〜３×１０18atoms/cm3）の濃度が好ましい。
次に、図１３（Ｂ）に示すように、ゲート電極等を覆う形でレジストマスク５３４a〜
５３４dを形成し、ｎ型不純物元素（本実施例ではリン）を添加して高濃度にリンを含む
不純物領域５３５〜５３９を形成する。ここでもフォスフィン（ＰＨ3）を用いたイオン
ドープ法で行い、この領域のリンの濃度は１×１０20〜１×１０21atoms/cm3（代表的に
は２×１０20〜５×１０21atoms/cm3）となるように調節する。
この工程によってｎチャネル型ＴＦＴのソース領域若しくはドレイン領域が形成される
が、スイッチング用ＴＦＴは、図１３（Ａ）の工程で形成したｎ型不純物領域５２８〜５
３１の一部が残る。この残された領域が、スイッチング用ＴＦＴのＬＤＤ領域となる。
次に、図１３（Ｃ）に示すように、レジストマスク５３４a〜５３４ｄを除去し、新た
にレジストマスク５４２を形成する。そして、ｐ型不純物元素（本実施例ではボロン）を
添加し、高濃度にボロンを含む不純物領域５４０、５４１、５４３、５４４を形成する。
ここではジボラン（Ｂ2Ｈ6）を用いたイオンドープ法により３×１０20〜３×１０21atom
s/cm3（代表的には５×１０20〜１×１０21atoms/cm3）の濃度となるようにボロンを添加
する。
なお、不純物領域５４０、５４１、５４３、５４４には既に１×１０20〜１×１０21at
oms/cm3の濃度でリンが添加されているが、ここで添加されるボロンはその少なくとも３
倍以上の濃度で添加される。そのため、予め形成されていたｎ型の不純物領域は完全にｐ
型に反転し、ｐ型の不純物領域として機能する。
次に、図１３（Ｄ）に示すように、レジストマスク５４２を除去した後、第１層間絶縁
膜５４６を形成する。第１層間絶縁膜５４６としては、珪素を含む絶縁膜を単層で用いる
か、その中で組み合わせた積層膜を用いれば良い。また、膜厚は４００ｎｍ〜１．５μｍ
とすれば良い。本実施例では、２００ｎｍ厚の窒化酸化珪素膜の上に８００ｎｍ厚の酸化
珪素膜を積層した構造とする。
その後、それぞれの濃度で添加されたｎ型またはｐ型不純物元素を活性化する。活性化
手段としては、ファーネスアニール法が好ましい。本実施例では電熱炉において窒素雰囲
気中、５５０℃、４時間の熱処理を行う。
さらに、３〜１００％の水素を含む雰囲気中で、３００〜４５０℃で１〜１２時間の熱
処理を行い水素化処理を行う。この工程は熱的に励起された水素により半導体膜の不対結
合手を水素終端する工程である。水素化の他の手段として、プラズマ水素化（プラズマに
より励起された水素を用いる）を行っても良い。
なお、水素化処理は第１層間絶縁膜５４６を形成する前に入れても良い。即ち、２００
ｎｍ厚の窒化酸化珪素膜を形成した後で上記のように水素化処理を行い、その後で残り８
００ｎｍ厚の酸化珪素膜を形成しても構わない。
次に、図１４（Ａ）に示すように、第１層間絶縁膜５４６及びゲート絶縁膜５１４に対
してコンタクトホールを形成し、ソース配線５４７〜５５０と、ドレイン配線５５１〜５
５３を形成する。なお、本実施例ではこの電極を、Ｔｉ膜を１００ｎｍ、Ｔｉを含むアル
ミニウム膜を３００ｎｍ、Ｔｉ膜１５０ｎｍをスパッタ法で連続形成した３層構造の積層
膜とする。勿論、他の導電膜でも良い。
次に、５０〜５００ｎｍ（代表的には２００〜３００ｎｍ）の厚さで第１パッシベーシ
ョン膜５５４を形成する。本実施例では第１パッシベーション膜５５４として３００ｎｍ
厚の窒化酸化シリコン膜を用いる。これは窒化シリコン膜で代用しても良い。
この時、窒化酸化シリコン膜の形成に先立ってＨ2、ＮＨ3等、水素を含むガスを用いて
プラズマ処理を行うことは有効である。この前処理により励起された水素が第１層間絶縁
膜５４６に供給され、熱処理を行うことで、第１パッシベーション膜５５４の膜質が改善
される。それと同時に、第１層間絶縁膜５４６に添加された水素が下層側に拡散するため
、効果的に活性層を水素化することができる。
次に、図１４（Ｂ）に示すように、有機樹脂からなる第２層間絶縁膜５５５を形成する
。有機樹脂としてはポリイミド、アクリル、ＢＣＢ（ベンゾシクロブテン）等を使用する
ことができる。特に、第２層間絶縁膜５５５はＴＦＴが形成する段差を平坦化する必要が
あるので、平坦性に優れたアクリル膜が好ましい。本実施例では２.５μｍの厚さでアク
リル膜を形成する。
次に、第２層間絶縁膜５５５、第１パッシベーション膜５５４にドレイン配線５５３に
達するコンタクトホールを形成し、画素電極（陽極）５５６を形成する。本実施例では酸
化インジウム・スズ（ＩＴＯ）膜を１１０ｎｍの厚さに形成し、パターニングを行って画
素電極とする。また、酸化インジウムに２〜２０％の酸化亜鉛（ＺｎＯ）を混合した透明
導電膜を用いても良い。この画素電極がＥＬ素子２０３の陽極となる。
次に、珪素を含む絶縁膜（本実施例では酸化珪素膜）を５００ｎｍの厚さに形成し、画
素電極５５６に対応する位置に開口部を形成して第３層間絶縁膜５５７を形成する。開口
部を形成する際、ウェットエッチング法を用いることで容易にテーパー形状の側壁とする
ことができる。開口部の側壁が十分になだらかでないと段差に起因するＥＬ層の劣化が顕
著な問題となってしまう。
次に、ＥＬ層５５８及び陰極（ＭｇＡｇ電極）５５９を、真空蒸着法を用いて大気解放
しないで連続形成する。なお、ＥＬ層５５８の膜厚は８０〜２００ｎｍ（典型的には１０
０〜１２０ｎｍ）、陰極５５９の厚さは１８０〜３００ｎｍ（典型的には２００〜２５０
ｎｍ）とすれば良い。
この工程では、赤色に対応する画素、緑色に対応する画素及び青色に対応する画素に対
して順次ＥＬ層及び陰極を形成する。但し、ＥＬ層は溶液に対する耐性に乏しいためフォ
トリソグラフィ技術を用いずに各色個別に形成しなくてはならない。そこでメタルマスク
を用いて所望の画素以外を隠し、必要箇所だけ選択的にＥＬ層及び陰極を形成するのが好
ましい。
即ち、まず赤色に対応する画素以外を全て隠すマスクをセットし、そのマスクを用いて
赤色発光のＥＬ層及び陰極を選択的に形成する。次いで、緑色に対応する画素以外を全て
隠すマスクをセットし、そのマスクを用いて緑色発光のＥＬ層及び陰極を選択的に形成す
る。次いで、同様に青色に対応する画素以外を全て隠すマスクをセットし、そのマスクを
用いて青色発光のＥＬ層及び陰極を選択的に形成する。なお、ここでは全て異なるマスク
を用いるように記載しているが、同じマスクを使いまわしても構わない。また、全画素に
ＥＬ層及び陰極を形成するまで真空を破らずに処理することが好ましい。
なお、ＥＬ層５５８としては公知の材料を用いることができる。公知の材料としては、
駆動電圧を考慮すると有機材料を用いるのが好ましい。例えば正孔注入層、正孔輸送層、
発光層及び電子注入層でなる４層構造をＥＬ層とすれば良い。
また、本実施例ではＥＬ素子２０３の陰極としてＭｇＡｇ電極を用いた例を示すが、公知
の他の材料を用いることが可能である。
また、保護電極５６０としてはアルミニウムを主成分とする導電膜を用いれば良い。保
護電極５６０はＥＬ層及び陰極を形成した時とは異なるマスクを用いて真空蒸着法で形成
すれば良い。また、ＥＬ層及び陰極を形成した後で大気解放しないで連続的に形成するこ
とが好ましい。
最後に、窒化珪素膜でなる第２パッシベーション膜５６１を３００ｎｍの厚さに形成す
る。実際には保護電極５６０がＥＬ層を水分等から保護する役割を果たすが、さらに第２
パッシベーション膜５６１を形成しておくことで、ＥＬ素子２０３の信頼性をさらに高め
ることができる。
こうして図１４（Ｃ）に示すような構造のアクティブマトリクス型のＥＬ表示装置が完
成する。２０１がスイッチング用ＴＦＴ、２０２が駆動用ＴＦＴ、２０４が駆動回路用ｎ
チャネル型ＴＦＴ、２０５が駆動回路用ｐチャネル型ＴＦＴである。
なお、実際には、図１４（Ｃ）まで完成したら、さらに外気に曝されないように気密性
の高い保護フィルム（ラミネートフィルム、紫外線硬化樹脂フィルム等）やセラミックス
製シーリングカンなどのハウジング材でパッケージング（封入）することが好ましい。
本実施例では、駆動をアナログ階調方式ではなく、デジタル時間階調方式にしたときの
、ソース信号側駆動回路の構成について説明する。
図１５に本実施例で用いられるソース信号側駆動回路の一例を回路図で示す。
本発明においては、駆動方法はアナログ階調方式、デジタル時間階調方式、デジタル面積
階調方式などいずれにおいても適応が可能である。また、それらの階調方式を組み合わせ
た方式についても可能である。
シフトレジスタ８０１、ラッチ（Ａ）（８０２）、ラッチ（Ｂ）（８０３）、が図に示
すように配置されている。なお本実施例では、１組のラッチ（Ａ）（８０２）と１組のラ
ッチ（Ｂ）（８０３）が、４本のソース信号線Ｓ＿ａ〜Ｓ＿ｄに対応している。また本実
施例では信号が有する電圧の振幅の幅を変えるレベルシフタを設けなかったが、設計者が
適宜設けるようにしても良い。
クロック信号ＣＬＫ、ＣＬＫの極性が反転したクロック信号ＣＬＫＢ、スタートパルス
信号ＳＰ、駆動方向切り替え信号ＳＬ／Ｒはそれぞれ図に示した配線からシフトレジスタ
８０１に入力される。また外部から入力されるデジタルデータ信号ＶＤは図に示した配線
からラッチ（Ａ）（８０２）に入力される。ラッチ信号Ｓ＿ＬＡＴ、Ｓ＿ＬＡＴの極性が
反転した信号Ｓ＿ＬＡＴｂはそれぞれ図に示した配線からラッチ（Ｂ）（８０３）に入力
される。
ラッチ（Ａ）（８０２）の詳しい構成について、ソース信号線Ｓ＿ａに対応するラッチ
（Ａ）（８０２）の一部８０４を例にとって説明する。ラッチ（Ａ）（８０２）の一部８
０４は２つのクロックドインバータと２つのインバータを有している。
ラッチ（Ａ）（８０２）の一部８０４の上面図を図１６に示す。８３１ａ、８３１ｂは
それぞれ、ラッチ（Ａ）（８０２）の一部８０４が有するインバータの１つを形成するＴ
ＦＴの活性層であり、８３６は該インバータの１つを形成するＴＦＴの共通のゲート電極
である。また８３２ａ、８３２ｂはそれぞれ、ラッチ（Ａ）（８０２）の一部８０４が有
するもう１つのインバータを形成するＴＦＴの活性層であり、８３７ａ、８３７ｂは活性
層８３２ａ、８３２ｂ上にそれぞれ設けられたゲート電極である。なおゲート電極８３７
ａ、８３７ｂは電気的に接続されている。
８３３ａ、８３３ｂはそれぞれ、ラッチ（Ａ）（８０２）の一部８０４が有するクロッ
クドインバータの１つを形成するＴＦＴの活性層である。活性層８３３ａ上にはゲート電
極８３８ａ、８３８ｂが設けられており、ダブルゲート構造となっている。また活性層８
３３ｂ上にはゲート電極８３８ｂ、８３９が設けられており、ダブルゲート構造となって
いる。
８３４ａ、８３４ｂはそれぞれ、ラッチ（Ａ）（８０２）の一部８０４が有するもう１
つのクロックドインバータを形成するＴＦＴの活性層である。活性層８３４ａ上にはゲー
ト電極８３９、８４０が設けられており、ダブルゲート構造となっている。また活性層８
３４ｂ上にはゲート電極８４０、８４１が設けられており、ダブルゲート構造となってい
る。この様なデジタル階調をおこなったときの階調特性を、図４５に示す。
上述のデジタル時間階調方式を用いれば、図４５に示すように、６４階調が表現可能で
ある。
本実施例は、実施例１〜実施例１０のいずれとも自由に組み合わせて実施することが可
能である。
本発明のＥＬ表示装置において、ＥＬ素子が有するＥＬ層に用いられる材料は、有機Ｅ
Ｌ材料に限定されず、無機ＥＬ材料を用いても実施できる。但し、現在の無機ＥＬ材料は
非常に駆動電圧が高いため、そのような駆動電圧に耐えうる耐圧特性を有するＴＦＴを用
いなければならない。
または、将来的にさらに駆動電圧の低い無機ＥＬ材料が開発されれば、本発明に適用す
ることは可能である。
本実施例は、実施例１〜実施例１１のいずれとも自由に組み合わせて実施することが可
能である。
本発明において、ＥＬ層として用いる有機物質は低分子系有機物質であってもポリマー
系（高分子系）有機物質であっても良い。
低分子系有機物質はＡｌｑ3（トリス−８−キノリライト−アルミニウム）、ＴＰＤ（
トリフェニルアミン誘導体）等を中心とした材料が知られている。ポリマー系有機物質と
して、π共役ポリマー系の物質が挙げられる。代表的には、ＰＰＶ（ポリフェニレンビニ
レン）、ＰＶＫ（ポリビニルカルバゾール）、ポリカーボネート等が挙げられる。
ポリマー系（高分子系）有機物質は、スピンコーティング法（溶液塗布法ともいう）、
ディッピング法、ディスペンス法、印刷法またはインクジェット法など簡易な薄膜形成方
法で形成でき、低分子系有機物質に比べて耐熱性が高い。
また本発明のＥＬ表示装置が有するＥＬ素子において、そのＥＬ素子が有するＥＬ層が
、電子輸送層と正孔輸送層とを有している場合、電子輸送層と正孔輸送層とを無機の材料
、例えば非晶質のＳｉまたは非晶質のＳｉ1-xＣx等の非晶質半導体で構成しても良い。
非晶質半導体には多量のトラップ準位が存在し、かつ非晶質半導体が他の層と接する界
面において多量の界面準位を形成する。そのため、ＥＬ素子は低い電圧で発光させること
ができるとともに、高輝度化を図ることもできる。
また有機ＥＬ層にドーパント（不純物）を添加し、有機ＥＬ層の発光の色を変化させて
も良い。ドーパントとして、ＤＣＭ１、ナイルレッド、ルブレン、クマリン６、ＴＰＢ、
キナクリドン等が挙げられる。
本実施例は、実施例１〜実施例１２と自由に組み合わせて実施することが可能である。
本実施例では、本発明のＥＬ表示装置について図２１（Ａ）、（Ｂ）を用いて説明する
。図２１（Ａ）は、ＥＬ素子の形成されたＴＦＴ基板において、ＥＬ素子の封入まで行っ
た状態を示す上面図である。点線で示された６８０１はソース信号側駆動回路、６８０２
ａ、６８０２ｂはゲート信号側駆動回路、６８０３は画素部である。また、６８０４はカ
バー材、６８０５は第１シール材、６８０６は第２シール材であり、第１シール材６８０
５で囲まれた内側のカバー材とＴＦＴ基板との間には充填材６８０７（図２１（Ｂ）参照
）が設けられる。
なお、６８０８はソース信号側駆動回路６８０１、ゲート信号側駆動回路６８０２ａ、
及び画素部４０３に入力される信号を伝達するための接続配線であり、外部機器との接続
端子となるＦＰＣ（フレキシブルプリントサーキット）４０９からビデオ信号やクロック
信号を受け取る。
ここで、図２１（Ａ）をＡ−Ａ’で切断した断面に相当する断面図を図２１（Ｂ）に示
す。なお、図２１（Ａ）、（Ｂ）では同一の部位に同一の符号を用いている。
図２１（Ｂ）に示すように、基板６８００上には画素部６８０３、ソース信号側駆動回
路６８０１が形成されており、画素部６８０３はＥＬ素子に流れる電流を制御するための
ＴＦＴ（以下、駆動用ＴＦＴという）６８５１とそのドレインに電気的に接続された画素
電極６８５２を含む複数の画素により形成される。本実施例では駆動用ＴＦＴ６８５１を
ｐチャネル型ＴＦＴとする。また、ソース信号側駆動回路６８０１はｎチャネル型ＴＦＴ
６８５３とｐチャネル型ＴＦＴ６８５４とを相補的に組み合わせたＣＭＯＳ回路を用いて
形成される。
各画素は画素電極の下にカラーフィルタ（Ｒ）６８５５、カラーフィルタ（Ｇ）６８５
６及びカラーフィルタ（Ｂ）（図示せず）を有している。ここでカラーフィルタ（Ｒ）と
は赤色光を抽出するカラーフィルタであり、カラーフィルタ（Ｇ）は緑色光を抽出するカ
ラーフィルタ、カラーフィルタ（Ｂ）は青色光を抽出するカラーフィルタである。なお、
カラーフィルタ（Ｒ）６８５５は赤色発光の画素に、カラーフィルタ（Ｇ）６８５６は緑
色発光の画素に、カラーフィルタ（Ｂ）は青色発光の画素に設けられる。
これらのカラーフィルタを設けた場合の効果としては、まず発光色の色純度が向上する
点が挙げられる。例えば赤色発光の画素からはＥＬ素子から赤色光が放射される（本実施
例では画素電極側に向かって放射される）が、この赤色光を、赤色光を抽出するカラーフ
ィルタに通すことにより赤色の純度を向上させることができる。このことは、他の緑色光
、青色光の場合においても同様である。
また、従来のカラーフィルタを用いない構造では、ＥＬ表示装置の外部から侵入した可
視光がＥＬ素子の発光層を励起させてしまい、所望の発色が得られない問題が起こりうる
。しかしながら、本実施例のようにカラーフィルタを設けることでＥＬ素子には特定の波
長の光しか入らないようになる。即ち、外部からの光によりＥＬ素子が励起されてしまう
ような不具合を防ぐことが可能である。
なお、カラーフィルタを設ける構造は従来提案されているが、ＥＬ素子は白色発光のも
のを用いていた。この場合、赤色光を抽出するには他の波長の光をカットしていたため、
輝度の低下を招いていた。しかしながら、本実施例では、例えばＥＬ素子から発した赤色
光を、赤色光を抽出するカラーフィルタに通すため、輝度の低下を招くようなことがない
。
次に、画素電極６８５２は透明導電膜で形成され、ＥＬ素子の陽極として機能する。ま
た、画素電極６８５２の両端には絶縁膜６８５７が形成され、さらに赤色に発光する発光
層６８５８、緑色に発光する発光層６８５９が形成される。なお、図示しないが隣接する
画素には青色に発光する発光層を設けられ、赤、緑及び青に対応した画素によりカラー表
示が行われる。勿論、青色の発光層が設けられた画素は青色を抽出するカラーフィルタが
設けられている。
なお、発光層６８５８、６８５９の材料として有機材料だけでなく無機材料を用いるこ
とができる。また、発光層だけでなく電子注入層、電子輸送層、正孔輸送層または正孔注
入層を組み合わせた積層構造としても良い。
また、各発光層の上にはＥＬ素子の陰極６８６０が遮光性を有する導電膜でもって形成
される。この陰極６８６０は全ての画素に共通であり、接続配線６８０８を経由してＦＰ
Ｃ６８０９に電気的に接続されている。
次に、第１シール材６８０５をディスペンサー等で形成し、スペーサ（図示せず）を撒
布してカバー材６８０４を貼り合わせる。そして、ＴＦＴ基板、カバー材６８０４及び第
１シール材６８０５で囲まれた領域内に充填材６８０７を真空注入法により充填する。
また、本実施例では充填材６８０７に予め吸湿性物質６８６１として酸化バリウムを添
加しておく。なお、本実施例では吸湿性物質を充填材に添加して用いるが、塊状に分散さ
せて充填材中に封入することもできる。また、図示されていないがスペーサの材料として
吸湿性物質を用いることも可能である。
次に、充填材６８０７を紫外線照射または加熱により硬化させた後、第１シール材６８
０５に形成された開口部（図示せず）を塞ぐ。第１シール材６８０５の開口部を塞いだら
、導電性材料６８６２を用いて接続配線６８０８及びＦＰＣ６８０９を電気的に接続させ
る。さらに、第１シール材６８０５の露呈部及びＦＰＣ６８０９の一部を覆うように第２
シール材６８０６を設ける。第２シール材６８０６は第１シール材６８０７と同様の材料
を用いれば良い。
以上のような方式を用いてＥＬ素子を充填材６８０７に封入することにより、ＥＬ素子
を外部から完全に遮断することができ、外部から水分や酸素等の有機材料の酸化を促す物
質が侵入することを防ぐことができる。従って、信頼性の高いＥＬ表示装置を作製するこ
とができる。
また、本発明を用いることで既存の液晶表示装置用の製造ラインを転用させることがで
きるため、整備投資の費用が大幅に削減可能であり、歩留まりの高いプロセスで１枚の基
板から複数の発光装置を生産することができるため、大幅に製造コストを低減しうる。
本実施例では、実施例１４に示したＥＬ表示装置において、ＥＬ素子から発する光の放
射方向とカラーフィルタの配置を異ならせた場合の例について示す。説明には図２２を用
いるが、基本的な構造は図２１（Ｂ）と同様であるので変更部分に新しい符号を付して説
明する。
本実施例では画素部６９０１には駆動用ＴＦＴ６９０２としてｎチャネル型ＴＦＴが用
いられている。また、駆動用ＴＦＴ６９０２のドレインには画素電極６９０３が電気的に
接続され、この画素電極６９０３は遮光性を有する導電膜で形成されている。本実施例で
は画素電極６９０３がＥＬ素子の陰極となる。
また、本発明を用いて形成された赤色に発光する発光層６８５８、緑色に発光する発光
層６８５９の上には各画素に共通な透明導電膜６９０４が形成される。
この透明導電膜６９０４はＥＬ素子の陽極となる。
さらに、本実施例ではカラーフィルタ（Ｒ）６９０５、カラーフィルタ（Ｇ）
６９０６及びカラーフィルタ（Ｂ）（図示せず）がカバー材６８０４に形成されている点
に特徴がある。本実施例のＥＬ素子の構造とした場合、発光層から発した光の放射方向が
カバー材側に向かうため、図２２の構造とすればその光の経路にカラーフィルタを設置す
ることができる。
本実施例のようにカラーフィルタ（Ｒ）６９０５、カラーフィルタ（Ｇ）６９０６及び
カラーフィルタ（Ｂ）（図示せず）をカバー材６８０４に設けると、ＴＦＴ基板の工程を
少なくすることができ、歩留まり及びスループットの向上を図ることができるという利点
がある。
図３６、図３８は本発明の画素構造の第二の実施例である。この実施例は、電源供給線
を形成するために、ソース信号線、ゲート信号線と異なる層の配線層を追加している例で
ある。
なお、図３６において、実施例７において示した図８と同じ部分は同じ符号を用いて示
し、説明は省略する。
なお、図３８において、実施例８において示した図９と同じ部分は同じ符号を用いて示
し、説明は省略する。
半導体層の下側に配線層４５０２aを設け、電源供給線４９aを形成している。
このように別の層を設けることによって、配線追加による開口率の低下を防止することが
可能になる。
図３７、図３９は本発明の第三の実施例である。この実施例では、第二の実施例とは異な
る層４５０２ｂに、電源供給線４９ｂを持ってきている。
なお、図３７において、実施例７において示した図８と同じ部分は同じ符号をもちいて
示し、説明は省略する。
なお、図３９において、実施例８において示した図９と同じ部分は同じ符号をもちいて
示し、説明は省略する。
図３７及び図３９では、電源供給線４９ｂを信号線３４の上部に形成しているが、この
場所ではなく、ゲート信号線とソース信号線との間の層でも良いし、ゲート信号の下の層
でも良い。
本実施例では、実施例１０において、ＥＬ表示装置の光の放射方向を下面（基板側）方
向とし、電源供給線を半導体層の下側に設置する場合について説明する。但し、説明を簡
単にするために、駆動回路に関しては基本単位であるＣＭＯＳ回路を図示することとする
。ここで、駆動回路用ＴＦＴについては、実施例１０で述べた作製方法を用いて作製する
ことが可能であるので、ここでは省略する。
まず、図２５（Ａ）に示すように、基板６００を用意する。本実施例では結晶化ガラス
を用いた。基板６００上に２００〜４００ｎｍ厚の導電膜を形成し、レジストマスク６０
１によりパターニングし、エッチングを行って電源供給線６０２を形成する。エッチング
はドライエッチングでもウェットエッチングでも良い。
次に図２５（Ｂ）、（Ｃ）に示すように酸化膜を形成する。本実施例では１００ｎｍ厚の
窒化酸化珪素膜６０３と２００ｎｍ厚の窒化酸化珪素膜６０４とを積層して用いる。この
時、結晶化ガラス基板に接する方の窒化酸化珪素膜６０３の窒素濃度を１０〜２５ｗｔ％
としておくと良い。窒化酸化膜６０４を形成後、表面の平坦化を行う。具体的にはＣＭＰ
や表面研磨を行う。
次に図２５（Ｄ）に示すように４５ｎｍの厚さのアモルファスシリコン膜６０５を公知
の成膜法で形成する。なお、アモルファスシリコン膜に限定する必要はなく、非晶質構造
を含む半導体膜（微結晶半導体膜を含む）であれば良い。さらに非晶質シリコンゲルマニ
ウム膜などの非晶質構造を含む化合物半導体膜でも良い。
ここから図２６（Ｃ）までの工程は本出願人による特開平１０−２４７７３５号公報を
完全に引用することができる。同公報ではＮｉ等の元素を触媒として用いた半導体膜の結
晶化方法に関する技術を開示している。
まず、図２５（Ｅ）に示すように開口部６０６ａ、６０６ｂを有する保護膜６０７を形
成する。本実施例では１５０ｎｍ厚の酸化珪素膜を用いる。そして、図２６（Ａ）に示す
ように保護膜６０７の上にスピンコート法によりニッケル（Ｎｉ）を含有する層（Ｎｉ含
有層）６０８を形成する。このＮｉ含有層の形成に関しては、前記公報を参考にすれば良
い。
次に、図２６（Ｂ）に示すように、不活性雰囲気中で５７０℃、１４時間の加熱処理を
加え、アモルファスシリコン膜６０５を結晶化する。この際、Ｎｉが接した領域（以下、
Ｎｉ添加領域という）６０９ａ、６０９ｂを起点として、基板と概略平行に結晶化が進行
し、棒状結晶が集まって並んだ結晶構造でなるポリシリコン膜６１０が形成される。
次に、図２６（Ｃ）に示すように、保護膜６０７をそのままマスクとして１５族に属す
る元素（好ましくはリン）をＮｉ添加領域６０９ａ、６０９ｂに添加する。こうして高濃
度にリンが添加された領域（以下、リン添加領域という）６１１ａ、６１１ｂが形成され
る。
次に、図２６（Ｃ）に示すように、不活性雰囲気中で６００℃、１２時間の加熱処理を
加える。この熱処理によりポリシリコン膜６１０中に存在するＮｉは移動し、最終的には
殆ど全て矢印が示すようにリン添加領域６１１ａ、６１１ｂに捕獲されてしまう。これは
リンによる金属元素（本実施例ではＮｉ）のゲッタリング効果による現象であると考えら
れる。
この工程によりポリシリコン膜６１２中に残るＮｉの濃度はＳＩＭＳ（質量二次イオン
分析）による測定値で少なくとも２×１０17atoms/cm3にまで低減される。Ｎｉは半導体
にとってライフタイムキラーであるが、この程度まで低減されるとＴＦＴ特性には何ら悪
影響を与えることはない。また、この濃度は殆ど現状のＳＩＭＳ分析の測定限界であるの
で、実際にはさらに低い濃度（２×１０17atoms/cm3以下）であると考えられる。
こうして触媒を用いて結晶化され、且つ、その触媒がＴＦＴの動作に支障を与えないレ
ベルにまで低減されたポリシリコン膜６１２が得られる。その後、このポリシリコン膜６
１２のみを用いた活性層６１３ａ、６１３ｂをパターニング工程により形成する。また、
この時、後のパターニングにおいてマスク合わせを行うためのマーカーを、上記ポリシリ
コン膜を用いて形成すると良い。（図２６（Ｄ））
次に、図２６（Ｅ）に示すように、５０ｎｍ厚の窒化酸化シリコン膜をプラズマＣＶＤ
法により形成し、その上で酸化雰囲気中で９５０℃１時間の加熱処理を加え、熱酸化工程
を行う。なお、酸化雰囲気は酸素雰囲気でも良いし、ハロゲン元素を添加した酸素雰囲気
でも良い。
この熱酸化工程では活性層と上記窒化酸化シリコン膜との界面で酸化が進行し、約１５
ｎｍ厚のポリシリコン膜が酸化されて約３０ｎｍ厚の酸化シリコン膜が形成される。即ち
、３０ｎｍ厚の酸化シリコン膜と５０ｎｍ厚の窒化酸化シリコン膜が積層されてなる８０
ｎｍ厚のゲート絶縁膜６１４が形成される。また、活性層６１３ａ、６１３ｂの膜厚はこ
の熱酸化工程によって３０ｎｍとなる。
次に、図２７（Ａ）に示すように、レジストマスク６１５を形成し、ゲート絶縁膜６１
４を介してｐ型を付与する不純物元素（以下、ｐ型不純物元素という）
を添加する。ｐ型不純物元素としては、代表的には１３族に属する元素、典型的にはボロ
ンまたはガリウムを用いることができる。この工程（チャネルドープ工程という）はＴＦ
Ｔのしきい値電圧を制御するための工程である。
なお、本実施例ではジボラン（Ｂ2Ｈ6）を質量分離しないでプラズマ励起したイオンド
ープ法でボロンを添加する。勿論、質量分離を行うイオンインプランテーション法を用い
ても良い。この工程により１×１０15〜１×１０18atoms/cm3（代表的には５×１０16〜
５×１０17atoms/cm3）の濃度でボロンを含む不純物領域６１６が形成される。
次に、図２７（Ｂ）に示すように、レジストマスク６１９を形成し、ゲート絶縁膜６１
４を介してｎ型を付与する不純物元素（以下、ｎ型不純物元素という）
を添加する。なお、ｎ型不純物元素としては、代表的には１５族に属する元素、典型的に
はリン又は砒素を用いることができる。なお、本実施例ではフォスフィン（ＰＨ3）を質
量分離しないでプラズマ励起したプラズマドーピング法を用い、リンを１×１０18atoms/
cm3の濃度で添加する。勿論、質量分離を行うイオンインプランテーション法を用いても
良い。
この工程により形成されるｎ型不純物領域６２０には、ｎ型不純物元素が２×１０16〜
５×１０19atoms/cm3（代表的には５×１０17〜５×１０18atoms/cm3）
の濃度で含まれるようにドーズ量を調節する。
次に、図２７（Ｃ）に示すように、添加されたｎ型不純物元素及びｐ型不純物元素の活
性化工程を行う。活性化手段を限定する必要はないが、ゲート絶縁膜６１４が設けられて
いるので電熱炉を用いたファーネスアニール処理が好ましい。
また、図２７（Ａ）の工程でチャネル形成領域となる部分の活性層／ゲート絶縁膜界面に
ダメージを与えてしまっている可能性があるため、なるべく高い温度で加熱処理を行うこ
とが望ましい。
本実施例の場合には耐熱性の高い結晶化ガラスを用いているので、活性化工程を８００
℃、１時間のファーネスアニール処理により行う。なお、処理雰囲気を酸化性雰囲気にし
て熱酸化を行っても良いし、不活性雰囲気で加熱処理を行っても良い。
次に、２００〜４００ｎｍ厚の導電膜を形成し、パターニングしてゲート電極６２２、
６２３、６２５及びソース信号電極６２４、電源電極６２６を形成する。このゲート電極
６２２、６２３、６２５の線幅によって各ＴＦＴのチャネル長の長さが決定する。（図２
７（Ｄ））
なお、ゲート電極は単層の導電膜で形成しても良いが、必要に応じて二層、三層といっ
た積層膜とすることが好ましい。ゲート電極の材料としては公知の導電膜を用いることが
できる。具体的には、タンタル（Ｔａ）、チタン（Ｔｉ）、モリブデン（Ｍｏ）、タング
ステン（Ｗ）、クロム（Ｃｒ）、シリコン（Ｓｉ）から選ばれた元素でなる膜、または前
記元素の窒化物でなる膜（代表的には窒化タンタル膜、窒化タングステン膜、窒化チタン
膜）、または前記元素を組み合わせた合金膜（代表的にはＭｏ−Ｗ合金、Ｍｏ−Ｔａ合金
）、または前記元素のシリサイド膜（代表的にはタングステンシリサイド膜、チタンシリ
サイド膜）を用いることができる。勿論、単層で用いても積層して用いても良い。
本実施例では、５０ｎｍ厚の窒化タングステン（ＷＮ）膜６２２ｂ、６２３ｂ、６２５
ｂと、３５０ｎｍ厚のタングステン（Ｗ）膜６２２ａ、６２３ａ、６２５ａとでなる積層
膜を用いる。これはスパッタ法で形成すれば良い。また、スパッタガスとしてキセノン（
Ｘｅ）、ネオン（Ｎｅ）等の不活性ガスを添加すると応力による膜はがれを防止すること
ができる。
なお、ゲート電極６２２ａ(６２２ｂ)と６２３ａ(６２３ｂ)は断面では二つに見えるが
、実際は電気的に接続されている。
次に、図２８（Ａ）に示すように、ゲート電極６２２、６２３、６２５、ソース信号電
極６２４、電源電極６２６をマスクとして自己整合的にｎ型不純物元素（本実施例ではリ
ン）を添加する。こうして形成される不純物領域６２７〜６３１にはｎ型不純物領域６２
０の１／２〜１／１０（代表的には１／３〜１／４）
の濃度でリンが添加されるように調節する。具体的には、１×１０16〜５×１０18atoms/
cm3（典型的には３×１０17〜３×１０18atoms/cm3）の濃度が好ましい。
次に、図２８（Ｂ）に示すように、ゲート電極等を覆う形でレジストマスク６３４a〜
６３４ｃを形成し、ｎ型不純物元素（本実施例ではリン）を添加して高濃度にリンを含む
不純物領域６３５〜６３７を形成する。ここでもフォスフィン（ＰＨ3）を用いたイオン
ドープ法で行い、この領域のリンの濃度は１×１０20〜１×１０21atoms/cm3（代表的に
は２×１０20〜５×１０21atoms/cm3）となるように調節する。
この工程によってｎチャネル型ＴＦＴのソース領域若しくはドレイン領域が形成される
が、スイッチング用ＴＦＴは、図２８（Ａ）の工程で形成したｎ型不純物領域６２７〜６
３１の一部が残る。この残された領域が、スイッチング用ＴＦＴのＬＤＤ領域となる。
次に、図２８（Ｃ）に示すように、レジストマスク６３４ａ〜６３４ｃを除去し、新た
にレジストマスク６４２を形成する。そして、ｐ型不純物元素（本実施例ではボロン）を
添加し、高濃度にボロンを含む不純物領域６４３、６４４を形成する。ここではジボラン
（Ｂ2Ｈ6）を用いたイオンドープ法により３×１０20〜３×１０21atoms/cm3（代表的に
は５×１０20〜１×１０21atoms/cm3）の濃度となるようにボロンを添加する。
なお、不純物領域６４３、６４４には既に１×１０20〜１×１０21atoms/cm3の濃度で
リンが添加されているが、ここで添加されるボロンはその少なくとも３倍以上の濃度で添
加される。そのため、予め形成されていたｎ型の不純物領域は完全にｐ型に反転し、ｐ型
の不純物領域として機能する。
次に、図２８（Ｄ）に示すように、レジストマスク６４２を除去した後、第１層間絶縁
膜６４６を形成する。第１層間絶縁膜６４６としては、珪素を含む絶縁膜を単層で用いる
か、その中で組み合わせた積層膜を用いれば良い。また、膜厚は４００ｎｍ〜１．５μm
とすれば良い。本実施例では、２００ｎｍ厚の窒化酸化珪素膜の上に８００ｎｍ厚の酸化
珪素膜を積層した構造とする。
その後、それぞれの濃度で添加されたｎ型またはｐ型不純物元素を活性化する。活性化
手段としては、ファーネスアニール法が好ましい。本実施例では電熱炉において窒素雰囲
気中、５５０℃、４時間の熱処理を行う。
さらに、３〜１００％の水素を含む雰囲気中で、３００〜４５０℃で１〜１２時間の熱
処理を行い水素化処理を行う。この工程は熱的に励起された水素により半導体膜の不対結
合手を水素終端する工程である。水素化の他の手段として、プラズマ水素化（プラズマに
より励起された水素を用いる）を行っても良い。
なお、水素化処理は第１層間絶縁膜６４６を形成する間に入れても良い。即ち、２００
ｎｍ厚の窒化酸化珪素膜を形成した後で上記のように水素化処理を行い、その後で残り８
００ｎｍ厚の酸化珪素膜を形成しても構わない。
次に、図２９（Ａ）に示すように、第１層間絶縁膜６４６及びゲート絶縁膜６１４に対
してコンタクトホールを形成し、ソース配線６４７、６５０と、ドレイン配線６５２、６
５３を形成する。なお、本実施例ではこの電極を、Ｔｉ膜を１００ｎｍ、Ｔｉを含むアル
ミニウム膜を３００ｎｍ、Ｔｉ膜１５０ｎｍをスパッタ法で連続形成した３層構造の積層
膜とする。勿論、他の導電膜でも良い。
次に、５０〜５００ｎｍ（代表的には２００〜３００ｎｍ）の厚さで第１パッシベーシ
ョン膜６５４を形成する。本実施例では第１パッシベーション膜６５４として３００ｎｍ
厚の窒化酸化シリコン膜を用いる。これは窒化シリコン膜で代用しても良い。
この時、窒化酸化シリコン膜の形成に先立ってＨ2、ＮＨ3等水素を含むガスを用いてプ
ラズマ処理を行うことは有効である。この前処理により励起された水素が第１層間絶縁膜
６４６に供給され、熱処理を行うことで、第１パッシベーション膜６５４の膜質が改善さ
れる。それと同時に、第１層間絶縁膜６４６に添加された水素が下層側に拡散するため、
効果的に活性層を水素化することができる。
次に、図２９（Ｂ）に示すように、有機樹脂からなる第２層間絶縁膜６５５を形成する
。有機樹脂としてはポリイミド、アクリル、ＢＣＢ（ベンゾシクロブテン）等を使用する
ことができる。特に、第２層間絶縁膜６５５はＴＦＴが形成する段差を平坦化する必要が
あるので、平坦性に優れたアクリル膜が好ましい。本実施例では２．５μmの厚さでアク
リル膜を形成する。
次に、第２層間絶縁膜６５５、第１パッシベーション膜６５４にドレイン配線６５３に
達するコンタクトホールを形成し、画素電極（陽極）６５６を形成する。本実施例では酸
化インジウム・スズ（ＩＴＯ）膜を１１０ｎｍの厚さに形成し、パターニングを行って画
素電極とする。また、酸化インジウムに２〜２０％の酸化亜鉛（ＺｎＯ）を混合した透明
導電膜を用いても良い。この画素電極がＥＬ素子の陽極となる。
次に樹脂６６１ａ、６６１ｂを５００ｎｍの厚さに形成し、画素電極６５６に対応する
位置に開口部を形成する。
次に、ＥＬ層６５８及び陰極（ＭｇＡｇ電極）６５９を、真空蒸着法を用いて大気解放
しないで連続形成する。なお、ＥＬ層６５８の膜厚は８０〜２００ｎｍ（典型的には１０
０〜１２０ｎｍ）、陰極６５９の厚さは１８０〜３００ｎｍ（典型的には２００〜２５０
ｎｍ）とすれば良い。
この工程では、赤色に対応する画素、緑色に対応する画素及び青色に対応する画素に対
して順次ＥＬ層及び陰極を形成する。但し、ＥＬ層は溶液に対する耐性に乏しいためフォ
トリソグラフィ技術を用いずに各色個別に形成しなくてはならない。そこでメタルマスク
を用いて所望の画素以外を隠し、必要箇所だけ選択的にＥＬ層及び陰極を形成するのが好
ましい。
即ち、まず赤色に対応する画素以外を全て隠すマスクをセットし、そのマスクを用いて
赤色発光のＥＬ層及び陰極を選択的に形成する。次いで、緑色に対応する画素以外を全て
隠すマスクをセットし、そのマスクを用いて緑色発光のＥＬ層及び陰極を選択的に形成す
る。次いで、同様に青色に対応する画素以外を全て隠すマスクをセットし、そのマスクを
用いて青色発光のＥＬ層及び陰極を選択的に形成する。なお、ここでは全て異なるマスク
を用いるように記載しているが、同じマスクを使いまわしても構わない。また、全画素に
ＥＬ層及び陰極を形成するまで真空を破らずに処理することが好ましい。
なお、ＥＬ層６５８としては公知の材料を用いることができる。公知の材料としては、
駆動電圧を考慮すると有機材料を用いるのが好ましい。例えば正孔注入層、正孔輸送層、
発光層及び電子注入層でなる４層構造をＥＬ層とすれば良い。
また、本実施例ではＥＬ素子の陰極としてＭｇＡｇ電極を用いた例を示すが、公知の他の
材料を用いることが可能である。
また、保護電極６６０としてはアルミニウムを主成分とする導電膜を用いれば良い。保
護電極６６０はＥＬ層及び陰極を形成した時とは異なるマスクを用いて真空蒸着法で形成
すれば良い。また、ＥＬ層及び陰極を形成した後で大気解放しないで連続的に形成するこ
とが好ましい。
こうして図２９（Ｃ）に示すような構造のアクティブマトリクス型のＥＬ表示装置が完
成する。
なお、実際には、図２９（Ｃ）まで完成したら、さらに外気に曝されないように気密性
の高い保護フィルム（ラミネートフィルム、紫外線硬化樹脂フィルム等）やセラミックス
製シーリングカンなどのハウジング材でパッケージング（封入）することが好ましい。
本実施例では、実施例１０において、ＥＬ表示装置の光の放射方向を下面（基板側）方
向とし、電源供給線を信号線の上部に作製する方法について説明する。
但し、説明を簡単にするために、駆動回路に関しては基本単位であるＣＭＯＳ回路を図示
することとする。ここで、駆動回路用ＴＦＴについては、実施例１０で述べた作製方法を
用いて作製することが可能であるので、ここでは省略する。
まず、図３０（Ａ）に示すように、下地膜７０２を表面に設けた基板７０１を用意する
。本実施例では結晶化ガラス上に下地膜として１００ｎｍ厚の窒化酸化珪素膜を２００ｎ
ｍ厚の窒化酸化珪素膜とを積層して用いる。この時、結晶化ガラス基板に接する方の窒素
濃度を１０〜２５ｗｔ％としておくと良い。勿論、下地膜を設けずに石英基板上に直接素
子を形成しても良い。
次に下地膜７０２の上に４５ｎｍの厚さのアモルファスシリコン膜７０３を公知の成膜
法で形成する。なお、アモルファスシリコン膜に限定する必要はなく、非晶質構造を含む
半導体膜（微結晶半導体膜を含む）であれば良い。さらに非晶質シリコンゲルマニウム膜
などの非晶質構造を含む化合物半導体膜でも良い。
ここから図３０（Ｃ）までの工程は本出願人による特開平１０−２４７７３５号公報を
完全に引用することができる。同公報ではＮｉ等の元素を触媒として用いた半導体膜の結
晶化方法に関する技術を開示している。
まず、開口部７０４ａ、７０４ｂ、７０４ｃを有する保護膜７０５を形成する。本実施
例では１５０ｎｍ厚の酸化珪素膜を用いる。そして、保護膜７０５の上にスピンコート法
によりニッケル（Ｎｉ）を含有する層（Ｎｉ含有層）７０６を形成する。このＮｉ含有層
の形成に関しては、前記公報を参考にすれば良い。
次に、図３０（Ｂ）に示すように、不活性雰囲気中で５７０℃、１４時間の加熱処理を
加え、アモルファスシリコン膜７０３を結晶化する。この際、Ｎｉが接した領域（以下、
Ｎｉ添加領域という）７０７ａ、７０７ｂ、７０７ｃを起点として、基板と概略平行に結
晶化が進行し、棒状結晶が集まって並んだ結晶構造でなるポリシリコン膜７０８が形成さ
れる。
次に、図３０（Ｃ）に示すように、保護膜７０５をそのままマスクとして１５族に属す
る元素（好ましくはリン）をＮｉ添加領域７０７ａ、７０７ｂ、７０７ｃに添加する。こ
うして高濃度にリンが添加された領域（以下、リン添加領域という）７０９ａ、７０９ｂ
、７０９ｃが形成される。
次に、図３０（Ｃ）に示すように、不活性雰囲気中で６００℃、１２時間の加熱処理を
加える。この熱処理によりポリシリコン膜７０８中に存在するＮｉは移動し、最終的には
殆ど全て矢印が示すようにリン添加領域７０９ａ、７０９ｂ、７０９ｃに捕獲されてしま
う。これはリンによる金属元素（本実施例ではＮｉ）
のゲッタリング効果による現象であると考えられる。
この工程によりポリシリコン膜７１０中に残るＮｉの濃度はＳＩＭＳ（質量二次イオン
分析）による測定値で少なくとも２×１０17atoms/cm3にまで低減される。Ｎｉは半導体
にとってライフタイムキラーであるが、この程度まで低減されるとＴＦＴ特性には何ら悪
影響を与えることはない。また、この濃度は殆ど現状のＳＩＭＳ分析の測定限界であるの
で、実際にはさらに低い濃度（２×１０17atoms/cm3以下）であると考えられる。
こうして触媒を用いた結晶化され、且つ、その触媒がＴＦＴの動作に支障を与えないレ
ベルにまで低減されたポリシリコン膜７１０が得られる。その後、このポリシリコン膜７
１０のみを用いた活性層７１１ａ、７１１ｂをパターニング工程により形成する。また、
この時、後のパターニングにおいてマスク合わせを行うためのマーカーを、上記ポリシリ
コン膜を用いて形成すると良い。（図３０（Ｄ））
次に、図３０（Ｅ）に示すように、５０ｎｍ厚の窒化酸化シリコン膜をプラズマＣＶＤ
法により形成し、その上で酸化雰囲気中で９５０℃１時間の加熱処理を加え、熱酸化工程
を行う。なお、酸化雰囲気は酸素雰囲気でも良いし、ハロゲン元素を添加した酸素雰囲気
でも良い。
この熱酸化工程では活性層と上記窒化酸化シリコン膜との界面で酸化が進行し、約１５
ｎｍ厚のポリシリコン膜が酸化されて約３０ｎｍ厚の酸化シリコン膜が形成される。即ち
、３０ｎｍ厚の酸化シリコン膜と５０ｎｍ厚の窒化酸化シリコン膜が積層されてなる８０
ｎｍ厚のゲート絶縁膜７１２が形成される。また、活性層７１１a 、７１１ｂの膜厚はこ
の熱酸化工程によって３０ｎｍとなる。
次に、図３１（Ａ）に示すように、レジストマスク７１３を形成し、ゲート絶縁膜７１
２を介してｐ型を付与する不純物元素（以下、ｐ型不純物元素という）
を添加する。ｐ型不純物元素としては、代表的には１３族に属する元素、典型的にはボロ
ンまたはガリウムを用いることができる。この工程（チャネルドープ工程という）はＴＦ
Ｔのしきい値電圧を制御するための工程である。
なお、本実施例ではジボラン（Ｂ2Ｈ6）を質量分離しないでプラズマ励起したイオンド
ープ法でボロンを添加する。勿論、質量分離を行うイオンインプランテーション法を用い
ても良い。この工程により１×１０15〜１×１０18atoms/cm3（代表的には５×１０16〜
５×１０17atoms/cm3）の濃度でボロンを含む不純物領域７１４が形成される。
次に、図３１（Ｂ）に示すように、レジストマスク７１６を形成し、ゲート絶縁膜７１
２を介してｎ型を付与する不純物元素（以下、ｎ型不純物元素という）
を添加する。なお、ｎ型不純物元素としては、代表的には１５族に属する元素、典型的に
はリン又は砒素を用いることができる。なお、本実施例ではフォスフィン（ＰＨ3）を質
量分離しないでプラズマ励起したプラズマドーピング法を用い、リンを１×１０18atoms/
cm3の濃度で添加する。勿論、質量分離を行うイオンインプランテーション法を用いても
良い。
この工程により形成されるｎ型不純物領域７１５には、ｎ型不純物元素が２×１０16〜
５×１０19atoms/cm3（代表的には５×１０17〜５×１０18atoms/cm3）
の濃度で含まれるようにドーズ量を調節する。
次に、図３１（Ｃ）に示すように、添加されたｎ型不純物元素及びｐ型不純物元素の活
性化工程を行う。活性化手段を限定する必要はないが、ゲート絶縁膜７１２が設けられて
いるので電熱炉を用いたファーネスアニール処理が好ましい。
また、図３１（Ａ）の工程でチャネル形成領域となる部分の活性層／ゲート絶縁膜界面に
ダメージを与えてしまっている可能性があるため、なるべく高い温度で加熱処理を行うこ
とが望ましい。
本実施例の場合には耐熱性の高い結晶化ガラスを用いているので、活性化工程を８００
℃で１時間のファーネスアニール処理により行う。なお、処理雰囲気を酸化性雰囲気にし
て熱酸化を行っても良いし、不活性雰囲気で加熱処理を行っても良い。
次に、２００〜４００ｎｍ厚の導電膜を形成し、パターニングしてゲート電極７１９〜
７２４及び配線７１７、７１８を形成する。このゲート電極７１９〜７２４の線幅によっ
て各ＴＦＴのチャネル長の長さが決定する。（図３１（Ｄ））
なお、ゲート電極は単層の導電膜で形成しても良いが、必要に応じて二層、三層といっ
た積層膜とすることが好ましい。ゲート電極の材料としては公知の導電膜を用いることが
できる。具体的には、タンタル（Ｔａ）、チタン（Ｔｉ）、モリブデン（Ｍｏ）、タング
ステン（Ｗ）、クロム（Ｃｒ）、シリコン（Ｓｉ）から選ばれた元素でなる膜、または前
記元素の窒化物でなる膜（代表的には窒化タンタル膜、窒化タングステン膜、窒化チタン
膜）、または前記元素を組み合わせた合金膜（代表的にはＭｏ−Ｗ合金、Ｍｏ−Ｔａ合金
）、または前記元素のシリサイド膜（代表的にはタングステンシリサイド膜、チタンシリ
サイド膜）を用いることができる。勿論、単層で用いても積層して用いても良い。
本実施例では、５０ｎｍ厚の窒化タングステン（ＷＮ）膜７２２〜７２４と、３５０ｎ
ｍ厚のタングステン（Ｗ）膜７１９〜７２１とでなる積層膜を用いる。
これはスパッタ法で形成すれば良い。また、スパッタガスとしてキセノン（Ｘｅ）、ネオ
ン（Ｎｅ）等の不活性ガスを添加すると応力による膜はがれを防止することができる。
ゲート電極７１９(７２２)、７２０(７２３)は断面では二つに見えるが、実際は電気的
に接続されている。
次に、図３２（Ａ）に示すように、ゲート電極７１９〜７２４及び配線７１７、７１８
をマスクとして自己整合的にｎ型不純物元素（本実施例ではリン）を添加する。こうして
形成される不純物領域７２５〜７２９には、ｎ型不純物領域７１５の１／２〜１／１０（
代表的には１／３〜１／４）の濃度でリンが添加されるように調節する。具体的には、１
×１０16〜５×１０18atoms/cm3（典型的には３×１０17〜３×１０18atoms/cm3）の濃度
が好ましい。
次に、図３２（Ｂ）に示すように、ゲート電極等を覆う形でレジストマスク７３０a〜
７３０ｃを形成し、ｎ型不純物元素（本実施例ではリン）を添加して高濃度にリンを含む
不純物領域７３１〜７３３を形成する。ここでもフォスフィン（ＰＨ3）を用いたイオン
ドープ法で行い、この領域のリンの濃度は１×１０20〜１×１０21atoms/cm3（代表的に
は２×１０20〜５×１０21atoms/cm3）となるように調節する。
この工程によってｎチャネル型ＴＦＴのソース領域若しくはドレイン領域が形成される
が、スイッチング用ＴＦＴは、図３２（Ａ）の工程で形成したｎ型不純物領域７２５〜７
２７の一部が残る。この残された領域が、スイッチング用ＴＦＴのＬＤＤ領域となる。
次に、図３２（Ｃ）に示すように、レジストマスク７３０a〜７３０ｃを除去し、新た
にレジストマスク７３４を形成する。そして、ｐ型不純物元素（本実施例ではボロン）を
添加し、高濃度にボロンを含む不純物領域７３５、７３６を形成する。ここではジボラン
（Ｂ2Ｈ6）を用いたイオンドープ法により３×１０20〜３×１０21atoms/cm3（代表的に
は５×１０20〜１×１０21atoms/cm3）の濃度となるようにボロンを添加する。
なお、不純物領域７３５、７３６には既に１×１０20〜１×１０21atoms/cm3の濃度で
リンが添加されているが、ここで添加されるボロンはその少なくとも３倍以上の濃度で添
加される。そのため、予め形成されていたｎ型の不純物領域は完全にｐ型に反転し、ｐ型
の不純物領域として機能する。
次に、図３２（Ｄ）に示すように、レジストマスク７３４を除去した後、第１層間絶縁
膜７３７を形成する。第１層間絶縁膜７３７としては、珪素を含む絶縁膜を単層で用いる
か、その中で組み合わせた積層膜を用いれば良い。また、膜厚は４００ｎｍ〜１．５μm
とすれば良い。本実施例では、２００ｎｍ厚の窒化酸化珪素膜の上に８００ｎｍ厚の酸化
珪素膜を積層した構造とする。
その後、それぞれの濃度で添加されたｎ型またはｐ型不純物元素を活性化する。活性化
手段としては、ファーネスアニール法が好ましい。本実施例では電熱炉において窒素雰囲
気中、５５０℃、４時間の熱処理を行う。
さらに、３〜１００％の水素を含む雰囲気中で、３００〜４５０℃で１〜１２時間の熱
処理を行い水素化処理を行う。この工程は熱的に励起された水素により半導体膜の不対結
合手を水素終端する工程である。水素化の他の手段として、プラズマ水素化（プラズマに
より励起された水素を用いる）を行っても良い。
なお、水素化処理は第１層間絶縁膜７３７を形成する間に入れても良い。即ち、２００
ｎｍ厚の窒化酸化珪素膜を形成した後で上記のように水素化処理を行い、その後で残り８
００ｎｍ厚の酸化珪素膜を形成しても構わない。
次に、図３３（Ａ）に示すように、第１層間絶縁膜７３７及びゲート絶縁膜７１２に対
してコンタクトホールを形成し、ソース配線７３８、７３９と、ドレイン配線７４０、７
４１を形成する。なお、本実施例ではこの電極を、Ｔｉ膜を１００ｎｍ、Ｔｉを含むアル
ミニウム膜を３００ｎｍ、Ｔｉ膜１５０ｎｍをスパッタ法で連続形成した３層構造の積層
膜とする。勿論、他の導電膜でも良い。
次に、５０〜５００ｎｍ（代表的には２００〜３００ｎｍ）の厚さで第１パッシベーシ
ョン膜７４２を形成する。本実施例では第１パッシベーション膜７４２として３００ｎｍ
厚の窒化酸化シリコン膜を用いる。これは窒化シリコン膜で代用しても良い。
この時、窒化酸化シリコン膜の形成に先立ってＨ2、ＮＨ3等水素を含むガスを用いてプ
ラズマ処理を行うことは有効である。この前処理により励起された水素が第１層間絶縁膜
７３７に供給され、熱処理を行うことで、第１パッシベーション膜７４２の膜質が改善さ
れる。それと同時に、第１層間絶縁膜７３７に添加された水素が下層側に拡散するため、
効果的に活性層を水素化することができる。
次に、図３３（Ｂ）に示すように、絶縁膜７４３を形成する。本実施例では、絶縁膜７
４３として窒化酸化シリコン膜を用いる。その後、絶縁膜７４３及び第１パッシベーショ
ン膜７４２、第１層間絶縁膜７３７に配線７３９に達するコンタクトホールを形成し、電
源供給線７４４を形成する。なお、本実施例では、電源供給線７４４を窒化タングステン
膜と、タングステン膜とでなる積層膜とする。勿論、他の導電膜でも良い。
次に、図３３（Ｃ）に示すように、有機樹脂からなる第２層間絶縁膜７４５を形成する
。有機樹脂としてはポリイミド、アクリル、ＢＣＢ（ベンゾシクロブテン）等を使用する
ことができる。特に、第２層間絶縁膜７４５はＴＦＴが形成する段差を平坦化する必要が
あるので、平坦性に優れたアクリル膜が好ましい。本実施例では２．５μmの厚さでアク
リル膜を形成する。
次に、図３３（Ｄ）に示すように、第２層間絶縁膜７４５、絶縁膜７４３及び第１パッ
シベーション膜７４２にドレイン配線７４１に達するコンタクトホールを形成し、画素電
極（陽極）７４６を形成する。本実施例では酸化インジウム・スズ（ＩＴＯ）膜を１１０
ｎｍの厚さに形成し、パターニングを行って画素電極とする。また、酸化インジウムに２
〜２０％の酸化亜鉛（ＺｎＯ）を混合した透明導電膜を用いても良い。この画素電極がＥ
Ｌ素子の陽極となる。
次に、図３４に示すように、樹脂７４７a、７４７ｂを５００ｎｍの厚さに形成し、画
素電極７４６に対応する位置に開口部を形成する。
次に、ＥＬ層７４８及び陰極（ＭｇＡｇ電極）７４９を、真空蒸着法を用いて大気解放
しないで連続形成する。なお、ＥＬ層７４８の膜厚は８０〜２００ｎｍ（典型的には１０
０〜１２０ｎｍ）、陰極７４９の厚さは１８０〜３００ｎｍ（典型的には２００〜２５０
ｎｍ）とすれば良い。
この工程では、赤色に対応する画素、緑色に対応する画素及び青色に対応する画素に対
して順次ＥＬ層及び陰極を形成する。但し、ＥＬ層は溶液に対する耐性に乏しいためフォ
トリソグラフィ技術を用いずに各色個別に形成しなくてはならない。そこでメタルマスク
を用いて所望の画素以外を隠し、必要箇所だけ選択的にＥＬ層及び陰極を形成するのが好
ましい。
即ち、まず赤色に対応する画素以外を全て隠すマスクをセットし、そのマスクを用いて
赤色発光のＥＬ層及び陰極を選択的に形成する。次いで、緑色に対応する画素以外を全て
隠すマスクをセットし、そのマスクを用いて緑色発光のＥＬ層及び陰極を選択的に形成す
る。次いで、同様に青色に対応する画素以外を全て隠すマスクをセットし、そのマスクを
用いて青色発光のＥＬ層及び陰極を選択的に形成する。なお、ここでは全て異なるマスク
を用いるように記載しているが、同じマスクを使いまわしても構わない。また、全画素に
ＥＬ層及び陰極を形成するまで真空を破らずに処理することが好ましい。
なお、ＥＬ層７４８としては公知の材料を用いることができる。公知の材料としては、
駆動電圧を考慮すると有機材料を用いるのが好ましい。例えば正孔注入層、正孔輸送層、
発光層及び電子注入層でなる４層構造をＥＬ層とすれば良い。
また、本実施例ではＥＬ素子の陰極としてＭｇＡｇ電極を用いた例を示すが、公知の他の
材料を用いることが可能である。
また、保護電極７５０としてはアルミニウムを主成分とする導電膜を用いれば良い。保
護電極７５０はＥＬ層及び陰極を形成した時とは異なるマスクを用いて真空蒸着法で形成
すれば良い。また、ＥＬ層及び陰極を形成した後で大気解放しないで連続的に形成するこ
とが好ましい。
こうして図３４に示すような構造のアクティブマトリクス型のＥＬ表示装置が完成する
。
なお、実際には、図３４まで完成したら、さらに外気に曝されないように気密性の高い
保護フィルム（ラミネートフィルム、紫外線硬化樹脂フィルム等）やセラミックス製シー
リングカンなどのハウジング材でパッケージング（封入）することが好ましい。
本発明を用いて形成されたＥＬ表示装置は様々な電子機器に用いることができる。以下
に、本発明を用いて形成されたＥＬ表示装置を表示媒体として組み込んだ電子機器につい
て説明する。
その様な電子機器としては、テレビ受像機、電話機、ビデオカメラ、デジタルカメラ、
ヘッドマウントディスプレイ（ゴーグル型ディスプレイ）、ゲーム機、カーナビゲーショ
ン、パーソナルコンピュータ、携帯情報端末（モバイルコンピュータ、携帯電話または電
子書籍等）などが挙げられる。それらの一例を図１７に示す。
図１７（Ａ）はパーソナルコンピュータであり、本体２００１、筐体２００２、表示部
２００３、キーボード２００４等を含む。本発明のＥＬ表示装置は、パーソナルコンピュ
ータの表示部２００３に用いることができる。
図１７（Ｂ）はビデオカメラであり、本体２１０１、表示部２１０２、音声入力部２１
０３、操作スイッチ２１０４、バッテリー２１０５、受像部２１０６等を含む。本発明の
ＥＬ表示装置は、ビデオカメラの表示部２１０２に用いることができる。
図１７（Ｃ）はヘッドマウントディスプレイの一部（右片側）であり、本体２３０１、
信号ケーブル２３０２、頭部固定バンド２３０３、表示モニタ２３０４、光学系２３０５
、表示部２３０６等を含む。本発明のＥＬ表示装置は、ヘッドマウントディスプレイの表
示部２３０６に用いることができる。
図１７（Ｄ）は記録媒体を備えた画像再生装置（具体的にはＤＶＤ再生装置）
であり、本体２４０１、記録媒体（ＣＤ、ＬＤまたはＤＶＤ等）２４０２、操作スイッチ
２４０３、表示部（ａ）２４０４、表示部（ｂ）２４０５等を含む。表示部（ａ）は主と
して画像情報を表示し、表示部（ｂ）は主として文字情報を表示するが、本発明のＥＬ表
示装置は、記録媒体を備えた画像再生装置の表示部（ａ）、（ｂ）に用いることができる
。なお、記録媒体を備えた画像再生装置としては、ＣＤ再生装置、ゲーム機器などに本発
明を用いることができる。
図１７（Ｅ）は携帯型（モバイル）コンピュータであり、本体２５０１、カメラ部２５
０２、受像部２５０３、操作スイッチ２５０４、表示部２５０５等を含む。本発明のＥＬ
表示装置は、携帯型（モバイル）コンピュータの表示部２５０５に用いることができる。
図１７（Ｆ）はテレビ受像機であり、本体２６０４ａ、表示部２６０４ｃ、操作スイッ
チ２６０４ｄ等を含む。本発明のＥＬ表示装置は、テレビ受像機の表示部２６０４ｃに用
いることができる。
また、将来的にＥＬ材料の発光輝度が高くなれば、フロント型もしくはリア型のプロジ
ェクターに用いることも可能となる。
以上の様に、本発明の適用範囲は極めて広く、あらゆる分野の電子機器に適用すること
が可能である。また、本実施例の電子機器は実施例１〜１８のどのような組み合わせから
なる構成を用いても実現することができる。

Claims (1)

  1. 絶縁表面上に複数のソース信号線と、複数のゲート信号線と、複数の電源供給線と、マトリクス状に配置された複数の画素と、複数の引き出し口と、を有し、
    前記複数の画素は、第１のトランジスタと、第２のトランジスタと、ＥＬ素子と、を有し、
    前記複数の電源供給線は、前記複数の引き出し口まで引き回され、
    前記複数の引き出し口において、前記複数の電源供給線に電位が与えられ、
    前記複数の引き出し口は、第１の引き出し口と、第２の引き出し口と、を有し、
    前記第１の引き出し口は、前記第２の引き出し口と対向して設けられていることを特徴とする表示装置。
JP2019035944A 2000-05-12 2019-02-28 表示装置 Withdrawn JP2019091083A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2000140513 2000-05-12
JP2000140513 2000-05-12

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2019034124A Division JP6586537B2 (ja) 2000-05-12 2019-02-27 表示装置

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2020163542A Division JP2021006920A (ja) 2000-05-12 2020-09-29 表示装置

Publications (1)

Publication Number Publication Date
JP2019091083A true JP2019091083A (ja) 2019-06-13

Family

ID=18647795

Family Applications (13)

Application Number Title Priority Date Filing Date
JP2010209187A Withdrawn JP2011034090A (ja) 2000-05-12 2010-09-17 表示装置
JP2011246233A Expired - Lifetime JP5487185B2 (ja) 2000-05-12 2011-11-10 表示装置
JP2013243791A Expired - Lifetime JP5696202B2 (ja) 2000-05-12 2013-11-26 表示装置
JP2014189974A Expired - Lifetime JP5873917B2 (ja) 2000-05-12 2014-09-18 表示装置
JP2015116474A Expired - Lifetime JP6053209B2 (ja) 2000-05-12 2015-06-09 表示装置
JP2015196403A Expired - Lifetime JP6093416B2 (ja) 2000-05-12 2015-10-02 表示装置
JP2016177309A Expired - Lifetime JP6232107B2 (ja) 2000-05-12 2016-09-12 表示装置
JP2017172233A Withdrawn JP2018025806A (ja) 2000-05-12 2017-09-07 表示装置
JP2018006127A Expired - Lifetime JP6306807B1 (ja) 2000-05-12 2018-01-18 表示装置
JP2018089444A Expired - Lifetime JP6393009B1 (ja) 2000-05-12 2018-05-07 Ｅｌ表示装置
JP2019034124A Expired - Lifetime JP6586537B2 (ja) 2000-05-12 2019-02-27 表示装置
JP2019035944A Withdrawn JP2019091083A (ja) 2000-05-12 2019-02-28 表示装置
JP2020163542A Withdrawn JP2021006920A (ja) 2000-05-12 2020-09-29 表示装置

Family Applications Before (11)

Application Number Title Priority Date Filing Date
JP2010209187A Withdrawn JP2011034090A (ja) 2000-05-12 2010-09-17 表示装置
JP2011246233A Expired - Lifetime JP5487185B2 (ja) 2000-05-12 2011-11-10 表示装置
JP2013243791A Expired - Lifetime JP5696202B2 (ja) 2000-05-12 2013-11-26 表示装置
JP2014189974A Expired - Lifetime JP5873917B2 (ja) 2000-05-12 2014-09-18 表示装置
JP2015116474A Expired - Lifetime JP6053209B2 (ja) 2000-05-12 2015-06-09 表示装置
JP2015196403A Expired - Lifetime JP6093416B2 (ja) 2000-05-12 2015-10-02 表示装置
JP2016177309A Expired - Lifetime JP6232107B2 (ja) 2000-05-12 2016-09-12 表示装置
JP2017172233A Withdrawn JP2018025806A (ja) 2000-05-12 2017-09-07 表示装置
JP2018006127A Expired - Lifetime JP6306807B1 (ja) 2000-05-12 2018-01-18 表示装置
JP2018089444A Expired - Lifetime JP6393009B1 (ja) 2000-05-12 2018-05-07 Ｅｌ表示装置
JP2019034124A Expired - Lifetime JP6586537B2 (ja) 2000-05-12 2019-02-27 表示装置

Family Applications After (1)

Application Number Title Priority Date Filing Date
JP2020163542A Withdrawn JP2021006920A (ja) 2000-05-12 2020-09-29 表示装置

Country Status (4)

Country Link
US (3) US6714178B2 (ja)
JP (13) JP2011034090A (ja)
KR (3) KR100802966B1 (ja)
TW (2) TW554637B (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7551204B2 (ja) 2019-08-19 2024-09-17 三星電子株式会社 ディスプレイ装置

Families Citing this family (98)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW468283B (en) * 1999-10-12 2001-12-11 Semiconductor Energy Lab EL display device and a method of manufacturing the same
TW471011B (en) 1999-10-13 2002-01-01 Semiconductor Energy Lab Thin film forming apparatus
TW495808B (en) * 2000-02-04 2002-07-21 Semiconductor Energy Lab Thin film formation apparatus and method of manufacturing self-light-emitting device using thin film formation apparatus
TW554637B (en) * 2000-05-12 2003-09-21 Semiconductor Energy Lab Display device and light emitting device
US8610645B2 (en) 2000-05-12 2013-12-17 Semiconductor Energy Laboratory Co., Ltd. Display device
TW548860B (en) 2001-06-20 2003-08-21 Semiconductor Energy Lab Light emitting device and method of manufacturing the same
US7211828B2 (en) 2001-06-20 2007-05-01 Semiconductor Energy Laboratory Co., Ltd. Light emitting device and electronic apparatus
JP2003045874A (ja) 2001-07-27 2003-02-14 Semiconductor Energy Lab Co Ltd 金属配線およびその作製方法、並びに金属配線基板およびその作製方法
CN1432984A (zh) * 2002-01-18 2003-07-30 株式会社半导体能源研究所 发光器件
JP4350334B2 (ja) * 2002-01-25 2009-10-21 シャープ株式会社 表示素子の点灯制御方法および表示制御方法、ならびに表示装置
JP4071652B2 (ja) 2002-03-04 2008-04-02 株式会社 日立ディスプレイズ 有機ｅｌ発光表示装置
JP2003330387A (ja) * 2002-03-05 2003-11-19 Sanyo Electric Co Ltd 表示装置
US7045861B2 (en) * 2002-03-26 2006-05-16 Semiconductor Energy Laboratory Co., Ltd. Light-emitting device, liquid-crystal display device and method for manufacturing same
JP4154911B2 (ja) * 2002-03-29 2008-09-24 松下電器産業株式会社 液晶表示装置の駆動方法と液晶表示装置
KR20030086166A (ko) * 2002-05-03 2003-11-07 엘지.필립스 엘시디 주식회사 유기전계 발광소자와 그 제조방법
JP4165120B2 (ja) * 2002-05-17 2008-10-15 株式会社日立製作所 画像表示装置
EP1532611B1 (en) * 2002-08-21 2015-09-09 Koninklijke Philips N.V. Display device
JP2004101948A (ja) * 2002-09-10 2004-04-02 Dainippon Printing Co Ltd 表示装置およびその製造方法
JP3977299B2 (ja) * 2002-09-18 2007-09-19 セイコーエプソン株式会社 電気光学装置、マトリクス基板、及び電子機器
US7408196B2 (en) 2002-12-25 2008-08-05 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and display device
CN101510589B (zh) 2002-12-26 2013-01-23 株式会社半导体能源研究所 有机发光元件
AU2003289451A1 (en) * 2002-12-27 2004-07-29 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and display device using the same
JP4332358B2 (ja) * 2003-01-30 2009-09-16 キヤノン株式会社 駆動回路
CN1320515C (zh) * 2003-02-24 2007-06-06 友达光电股份有限公司 有机发光显示器
JP3865245B2 (ja) * 2003-03-12 2007-01-10 富士電機ホールディングス株式会社 有機ｅｌディスプレイの製造方法および製造装置
JP2004303195A (ja) * 2003-03-19 2004-10-28 Seiko Epson Corp シートコンピュータ、ウェアラブルコンピュータ、ディスプレイ装置及びこれらの製造方法並びに電子機器
WO2004086343A1 (ja) 2003-03-26 2004-10-07 Semiconductor Energy Laboratory Co., Ltd. 素子基板及び発光装置
US7724216B2 (en) * 2003-04-07 2010-05-25 Samsung Electronics Co., Ltd. Display panel
US7557779B2 (en) 2003-06-13 2009-07-07 Semiconductor Energy Laboratory Co., Ltd. Display device
US7122969B2 (en) * 2003-06-18 2006-10-17 Semiconductor Energy Laboratory Co., Ltd. Element substrate and light emitting device
CN1816836B (zh) * 2003-07-08 2011-09-07 株式会社半导体能源研究所 显示装置及其驱动方法
CA2443206A1 (en) * 2003-09-23 2005-03-23 Ignis Innovation Inc. Amoled display backplanes - pixel driver circuits, array architecture, and external compensation
US20050100760A1 (en) * 2003-10-24 2005-05-12 Pentax Corporation White organic electroluminescent device
TWI362231B (en) * 2003-11-21 2012-04-11 Semiconductor Energy Lab Display device
JP4686122B2 (ja) * 2003-11-28 2011-05-18 東芝モバイルディスプレイ株式会社 アクティブマトリクス型表示装置及びその製造方法
US20050147844A1 (en) * 2004-01-05 2005-07-07 Eastman Kodak Company White oled devices with color filter arrays
JP3985788B2 (ja) * 2004-01-22 2007-10-03 セイコーエプソン株式会社 電気光学装置及び電子機器
US7027044B2 (en) * 2004-02-20 2006-04-11 Au Optronics Corporation Power line arrangement for electroluminescence display devices
WO2005104072A1 (en) * 2004-04-22 2005-11-03 Semiconductor Energy Laboratory Co., Ltd. Light emitting device and driving method of the same
KR100592273B1 (ko) * 2004-05-20 2006-06-22 삼성에스디아이 주식회사 평판 디스플레이 장치
US8378930B2 (en) * 2004-05-28 2013-02-19 Sony Corporation Pixel circuit and display device having symmetric pixel circuits and shared voltage lines
JP4620534B2 (ja) * 2004-07-22 2011-01-26 三星電子株式会社 有機電気発光表示装置
US7733315B2 (en) 2004-12-06 2010-06-08 Semiconductor Energy Laboratory Co., Ltd. Display device
JP5121118B2 (ja) 2004-12-08 2013-01-16 株式会社ジャパンディスプレイイースト 表示装置
TWI475667B (zh) 2005-03-28 2015-03-01 Semiconductor Energy Lab 記憶裝置和其製造方法
US20060226429A1 (en) * 2005-04-08 2006-10-12 Sigalas Mihail M Method and apparatus for directional organic light emitting diodes
US7728515B2 (en) * 2005-05-25 2010-06-01 Sharp Kabushiki Kaisha Light-emitting circuit board and light-emitting display device
US7898623B2 (en) * 2005-07-04 2011-03-01 Semiconductor Energy Laboratory Co., Ltd. Display device, electronic device and method of driving display device
EP1793366A3 (en) 2005-12-02 2009-11-04 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, display device, and electronic device
US7710022B2 (en) * 2006-01-27 2010-05-04 Global Oled Technology Llc EL device having improved power distribution
US20070176538A1 (en) * 2006-02-02 2007-08-02 Eastman Kodak Company Continuous conductor for OLED electrical drive circuitry
US7554261B2 (en) * 2006-05-05 2009-06-30 Eastman Kodak Company Electrical connection in OLED devices
JP2008058853A (ja) * 2006-09-04 2008-03-13 Sony Corp 表示装置及びその製造方法
TWI442368B (zh) * 2006-10-26 2014-06-21 Semiconductor Energy Lab 電子裝置，顯示裝置，和半導體裝置，以及其驅動方法
KR101281167B1 (ko) * 2006-11-22 2013-07-02 삼성전자주식회사 유기발광 디스플레이의 단위 화소부 구동소자 및 그제조방법
KR101526475B1 (ko) * 2007-06-29 2015-06-05 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시 장치 및 그 구동 방법
US7977678B2 (en) 2007-12-21 2011-07-12 Semiconductor Energy Laboratory Co., Ltd. Semiconductor display device
JP4582195B2 (ja) * 2008-05-29 2010-11-17 ソニー株式会社 表示装置
JP2010032838A (ja) * 2008-07-30 2010-02-12 Sumitomo Chemical Co Ltd 表示装置および表示装置の製造方法
JP2010055070A (ja) * 2008-07-30 2010-03-11 Sumitomo Chemical Co Ltd 表示装置および表示装置の製造方法
JP5325707B2 (ja) 2008-09-01 2013-10-23 株式会社半導体エネルギー研究所 発光素子
JP5329342B2 (ja) 2008-09-01 2013-10-30 株式会社半導体エネルギー研究所 発光素子
JP5339972B2 (ja) * 2009-03-10 2013-11-13 株式会社ジャパンディスプレイ 画像表示装置
TWI407410B (zh) * 2009-04-29 2013-09-01 Innolux Corp 影像顯示系統
US8692742B2 (en) * 2009-09-01 2014-04-08 Au Optronics Corporation Pixel driving circuit with multiple current paths in a light emitting display panel
WO2011086597A1 (ja) 2010-01-13 2011-07-21 パナソニック株式会社 表示装置及びその駆動方法
KR101064371B1 (ko) 2010-03-17 2011-09-14 삼성모바일디스플레이주식회사 유기전계발광 표시장치
TWI437342B (zh) 2010-05-21 2014-05-11 Au Optronics Corp 電泳顯示器及其畫素結構
JP5485396B2 (ja) * 2010-07-29 2014-05-07 パナソニック株式会社 有機ｅｌ表示装置
US9252171B2 (en) 2010-09-06 2016-02-02 Semiconductor Energy Laboratory Co., Ltd. Electronic device
KR101830271B1 (ko) * 2011-03-15 2018-02-21 삼성디스플레이 주식회사 표시 장치 및 그 제조 방법
JP5982147B2 (ja) 2011-04-01 2016-08-31 株式会社半導体エネルギー研究所 発光装置
US8922464B2 (en) 2011-05-11 2014-12-30 Semiconductor Energy Laboratory Co., Ltd. Active matrix display device and driving method thereof
WO2012172604A1 (ja) * 2011-06-16 2012-12-20 パナソニック株式会社 表示装置
KR101836534B1 (ko) * 2011-06-16 2018-03-08 가부시키가이샤 제이올레드 표시 장치
KR101823701B1 (ko) 2011-06-23 2018-01-30 가부시키가이샤 제이올레드 표시 장치 및 그 구동 방법
JP5738888B2 (ja) 2011-07-12 2015-06-24 株式会社Ｊｏｌｅｄ 表示装置
TWI467756B (zh) * 2011-07-19 2015-01-01 Chimei Innolux Corp 有機電激發光顯示裝置
US8710505B2 (en) 2011-08-05 2014-04-29 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
TWI449011B (zh) * 2011-08-12 2014-08-11 Novatek Microelectronics Corp 整合型源極驅動器及其驅動方法
JP6050054B2 (ja) 2011-09-09 2016-12-21 株式会社半導体エネルギー研究所 半導体装置
US10043794B2 (en) 2012-03-22 2018-08-07 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and electronic device
KR101395636B1 (ko) * 2012-09-12 2014-05-15 엘지디스플레이 주식회사 전원링크배선을 포함하는 표시장치
WO2014054449A1 (ja) * 2012-10-01 2014-04-10 シャープ株式会社 回路基板及び表示装置
KR101484642B1 (ko) * 2012-10-24 2015-01-20 엘지디스플레이 주식회사 유기 발광 표시 장치
KR102057286B1 (ko) * 2013-02-21 2019-12-19 삼성디스플레이 주식회사 유기전계발광 표시장치
FR3005754B1 (fr) * 2013-05-17 2019-04-05 Thales Dispositif electrooptique a matrice de pixels de grande dimension
CN103927968B (zh) * 2013-06-18 2016-12-28 上海天马微电子有限公司 一种oled显示装置
KR102231774B1 (ko) * 2014-09-24 2021-03-25 삼성디스플레이 주식회사 전원 전압의 변동을 보상하는 표시 장치
KR102317450B1 (ko) * 2014-11-10 2021-10-28 삼성디스플레이 주식회사 유기발광표시장치 및 그 구동방법
US10824279B2 (en) * 2015-02-06 2020-11-03 Apple Inc. Remote feedback tapping for a touch sensor panel driving circuit
JP6550871B2 (ja) * 2015-04-02 2019-07-31 三菱電機株式会社 照明装置
CN107331295B (zh) * 2016-04-29 2020-10-27 群创光电股份有限公司 显示器面板
TWI582739B (zh) * 2016-04-29 2017-05-11 群創光電股份有限公司 顯示器面板
US10852591B2 (en) * 2018-06-29 2020-12-01 Sharp Kabushiki Kaisha Image display device
US10698273B2 (en) * 2018-06-29 2020-06-30 Sharp Kabushiki Kaisha Image display device
CN110782833B (zh) * 2018-07-30 2021-09-21 成都京东方光电科技有限公司 一种显示面板及显示装置
TWI775226B (zh) * 2020-11-30 2022-08-21 錼創顯示科技股份有限公司 微發光二極體顯示裝置

Family Cites Families (76)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4143297A (en) * 1976-03-08 1979-03-06 Brown, Boveri & Cie Aktiengesellschaft Information display panel with zinc sulfide powder electroluminescent layers
JPS52127790A (en) * 1976-04-19 1977-10-26 Sharp Corp Thin film el panel
JPS5741694A (en) 1980-08-25 1982-03-08 Sharp Kk Electroluminescent display unit
US4468659A (en) 1980-08-25 1984-08-28 Sharp Kabushiki Kaisha Electroluminescent display panel assembly
JPH0443995Y2 (ja) 1986-11-21 1992-10-16
JPS63155595A (ja) * 1986-12-18 1988-06-28 日本精機株式会社 薄膜ｅｌ素子
JPH0244413A (ja) * 1988-08-05 1990-02-14 Nec Corp 定電流供給回路
GB8909011D0 (en) 1989-04-20 1989-06-07 Friend Richard H Electroluminescent devices
JPH0431299U (ja) 1990-07-06 1992-03-13
JPH0479192A (ja) * 1990-07-23 1992-03-12 Fuji Electric Co Ltd エレクトロルミネッセンス表示パネルの保護構造
JPH04229529A (ja) 1990-12-26 1992-08-19 Mitsubishi Electric Corp 気体放電表示装置
JPH04234785A (ja) 1990-12-29 1992-08-24 Toshiba Lighting & Technol Corp 大型表示装置
JPH04250492A (ja) 1991-01-10 1992-09-07 Fuji Electric Co Ltd 表示パネルの外部接続端子の組み込み方法
JP3158667B2 (ja) * 1991-08-01 2001-04-23 セイコーエプソン株式会社 液晶表示素子の製造方法及び液晶表示素子の再生方法
JPH06176868A (ja) 1992-12-07 1994-06-24 Fuji Electric Co Ltd Ｅｌ表示パネルの製造方法
JPH06194679A (ja) * 1992-12-25 1994-07-15 Toshiba Corp 液晶表示装置
JPH06230745A (ja) * 1993-02-05 1994-08-19 Fuji Xerox Co Ltd Ｅｌ発光装置及びその駆動方法
JP2821347B2 (ja) * 1993-10-12 1998-11-05 日本電気株式会社 電流制御型発光素子アレイ
US5440208A (en) * 1993-10-29 1995-08-08 Motorola, Inc. Driver circuit for electroluminescent panel
US5612504A (en) * 1993-11-03 1997-03-18 Stitt; Michael R. Muzzle brake for rifle or similar firearms
JPH07272848A (ja) * 1994-03-29 1995-10-20 Nippondenso Co Ltd エレクトロルミネッセンス素子
JPH08129158A (ja) * 1994-10-31 1996-05-21 Toshiba Corp 液晶表示装置
JP3272558B2 (ja) 1994-12-19 2002-04-08 シャープ株式会社 マトリクス型表示装置
JPH0981053A (ja) 1995-09-07 1997-03-28 Casio Comput Co Ltd 電界発光素子及びその駆動方法
JPH09114398A (ja) 1995-10-24 1997-05-02 Idemitsu Kosan Co Ltd 有機ｅｌディスプレイ
KR970041152A (ko) * 1995-12-20 1997-07-24 김태구 차체패널 결합구
JP3590186B2 (ja) * 1996-03-25 2004-11-17 東北パイオニア株式会社 Ｅｌ表示素子の駆動方法およびこれを用いた駆動回路
JPH09281928A (ja) 1996-04-16 1997-10-31 Pioneer Electron Corp 表示装置
EP0863495B1 (en) * 1996-09-26 2005-08-24 Seiko Epson Corporation Display device
JPH10319872A (ja) * 1997-01-17 1998-12-04 Xerox Corp アクティブマトリクス有機発光ダイオード表示装置
JPH10319909A (ja) * 1997-05-22 1998-12-04 Casio Comput Co Ltd 表示装置及びその駆動方法
EP0942407B1 (en) * 1997-02-17 2007-11-28 Seiko Epson Corporation Current-driven emissive display device, method for driving the same, and method for manufacturing the same
US6462722B1 (en) * 1997-02-17 2002-10-08 Seiko Epson Corporation Current-driven light-emitting display apparatus and method of producing the same
JPH10239699A (ja) 1997-02-25 1998-09-11 Advanced Display:Kk 液晶表示装置
JP3110339B2 (ja) * 1997-02-28 2000-11-20 松下電器産業株式会社 液晶表示装置の駆動電源線の配線方法
JP3032801B2 (ja) 1997-03-03 2000-04-17 株式会社半導体エネルギー研究所 半導体装置の作製方法
JPH10284690A (ja) 1997-04-07 1998-10-23 Toshiba Corp 半導体集積回路装置及びその電源配線方法
JP3520396B2 (ja) 1997-07-02 2004-04-19 セイコーエプソン株式会社 アクティブマトリクス基板と表示装置
JP3541625B2 (ja) * 1997-07-02 2004-07-14 セイコーエプソン株式会社 表示装置及びアクティブマトリクス基板
KR100524888B1 (ko) 1997-08-26 2006-03-09 삼성전자주식회사 듀얼 공통 전원 액정 디스플레이 패널 구동 장치
JP3830238B2 (ja) * 1997-08-29 2006-10-04 セイコーエプソン株式会社 アクティブマトリクス型装置
US6087885A (en) * 1997-09-11 2000-07-11 Mitsubishi Denki Kabushiki Kaisha Semiconductor device allowing fast and stable transmission of signals
KR100280874B1 (ko) 1997-09-12 2001-02-01 구본준 액정패널
KR100257066B1 (ko) * 1997-10-28 2000-05-15 김영환 에스램(sram)셀의 구조 및 이의 제조방법
JP3993927B2 (ja) * 1997-12-22 2007-10-17 沖電気工業株式会社 静電破壊保護回路
JPH11219133A (ja) 1998-02-02 1999-08-10 Tdk Corp 画像表示装置
JPH11223831A (ja) * 1998-02-06 1999-08-17 Matsushita Electric Ind Co Ltd 表示装置およびその製造方法
JPH11326928A (ja) * 1998-05-08 1999-11-26 Hitachi Ltd 液晶表示装置
US6137108A (en) 1998-06-17 2000-10-24 Foss Nirsystems Incorporated Instrument and method for spectroscopic analysis by reflectance and transmittance
JP3711760B2 (ja) * 1998-09-11 2005-11-02 カシオ計算機株式会社 自発光表示装置
JP2000132133A (ja) 1998-10-22 2000-05-12 Harness Syst Tech Res Ltd 表示素子駆動装置
US6469317B1 (en) * 1998-12-18 2002-10-22 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method of fabricating the same
US6545359B1 (en) * 1998-12-18 2003-04-08 Semiconductor Energy Laboratory Co., Ltd. Wiring line and manufacture process thereof, and semiconductor device and manufacturing process thereof
US6524895B2 (en) * 1998-12-25 2003-02-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method of fabricating the same
JP2000194322A (ja) * 1998-12-28 2000-07-14 St Microelectronics Kk Ｅｌドライバ回路
JP4334045B2 (ja) * 1999-02-09 2009-09-16 三洋電機株式会社 エレクトロルミネッセンス表示装置
JP4117985B2 (ja) 1999-09-29 2008-07-16 三洋電機株式会社 Ｅｌ表示装置
US6724149B2 (en) 1999-02-24 2004-04-20 Sanyo Electric Co., Ltd. Emissive display device and electroluminescence display device with uniform luminance
JP2000242196A (ja) 1999-02-24 2000-09-08 Sanyo Electric Co Ltd エレクトロルミネッセンス表示装置
US6531713B1 (en) * 1999-03-19 2003-03-11 Semiconductor Energy Laboratory Co., Ltd. Electro-optical device and manufacturing method thereof
JP4359959B2 (ja) * 1999-04-13 2009-11-11 株式会社デンソー 容量性負荷の駆動装置
JP4501206B2 (ja) * 1999-04-14 2010-07-14 株式会社デンソー 表示装置用駆動回路
US6512504B1 (en) * 1999-04-27 2003-01-28 Semiconductor Energy Laborayory Co., Ltd. Electronic device and electronic apparatus
KR100296113B1 (ko) * 1999-06-03 2001-07-12 구본준, 론 위라하디락사 전기발광소자
KR100618573B1 (ko) * 1999-09-21 2006-08-31 엘지.필립스 엘시디 주식회사 전계발광소자 및 그 구동방법
KR100675623B1 (ko) * 1999-09-21 2007-02-01 엘지.필립스 엘시디 주식회사 전계발광소자 및 그 구동방법
JP2001100656A (ja) 1999-09-29 2001-04-13 Sanyo Electric Co Ltd アクティブマトリックス型ｅｌ表示装置
JP2001109405A (ja) * 1999-10-01 2001-04-20 Sanyo Electric Co Ltd Ｅｌ表示装置
TW493152B (en) * 1999-12-24 2002-07-01 Semiconductor Energy Lab Electronic device
US7301520B2 (en) * 2000-02-22 2007-11-27 Semiconductor Energy Laboratory Co., Ltd. Image display device and driver circuit therefor
GB0008019D0 (en) * 2000-03-31 2000-05-17 Koninkl Philips Electronics Nv Display device having current-addressed pixels
TW554637B (en) 2000-05-12 2003-09-21 Semiconductor Energy Lab Display device and light emitting device
JP2002032037A (ja) 2000-05-12 2002-01-31 Semiconductor Energy Lab Co Ltd 表示装置
JP4250492B2 (ja) 2003-09-29 2009-04-08 共同印刷株式会社 物品収納ホルダーおよびホルダー付き冊子
KR100642491B1 (ko) 2003-12-26 2006-11-02 엘지.필립스 엘시디 주식회사 유기전계발광 소자
KR101072856B1 (ko) 2007-03-29 2011-10-17 다이소 가부시키가이샤 절목선 형성 테이프의 단부 모따기 가공 장치

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7551204B2 (ja) 2019-08-19 2024-09-17 三星電子株式会社 ディスプレイ装置

Also Published As

Publication number Publication date
JP2012078841A (ja) 2012-04-19
JP5873917B2 (ja) 2016-03-01
TW554638B (en) 2003-09-21
JP2018077527A (ja) 2018-05-17
JP2017021362A (ja) 2017-01-26
JP2016027427A (ja) 2016-02-18
JP2019133166A (ja) 2019-08-08
JP5487185B2 (ja) 2014-05-07
JP2021006920A (ja) 2021-01-21
JP6093416B2 (ja) 2017-03-08
JP5696202B2 (ja) 2015-04-08
JP6306807B1 (ja) 2018-04-04
US6714178B2 (en) 2004-03-30
JP2015034992A (ja) 2015-02-19
US7148630B2 (en) 2006-12-12
US20070080917A1 (en) 2007-04-12
JP6232107B2 (ja) 2017-11-15
JP2018151653A (ja) 2018-09-27
KR20010104293A (ko) 2001-11-24
JP2018025806A (ja) 2018-02-15
JP6053209B2 (ja) 2016-12-27
JP2015207009A (ja) 2015-11-19
JP2014067056A (ja) 2014-04-17
US20040257312A1 (en) 2004-12-23
KR100801461B1 (ko) 2008-02-11
JP6393009B1 (ja) 2018-09-19
KR20070092694A (ko) 2007-09-13
JP2011034090A (ja) 2011-02-17
TW554637B (en) 2003-09-21
US8125415B2 (en) 2012-02-28
US20010043168A1 (en) 2001-11-22
KR100831889B1 (ko) 2008-05-23
JP6586537B2 (ja) 2019-10-02
KR100802966B1 (ko) 2008-02-14
KR20060063837A (ko) 2006-06-12

Similar Documents

Publication Publication Date Title
JP6586537B2 (ja) 表示装置
US10867557B2 (en) Display device
JP4831862B2 (ja) 電子装置
JP2002032037A (ja) 表示装置
KR100678700B1 (ko) 전기 장치
JP2015132835A (ja) 表示装置
JP4637873B2 (ja) 表示装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20190329

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20191224

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20200221

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20200630

C60 Trial request (containing other claim documents, opposition documents)

Free format text: JAPANESE INTERMEDIATE CODE: C60

Effective date: 20200929

A761 Written withdrawal of application

Free format text: JAPANESE INTERMEDIATE CODE: A761

Effective date: 20200930