JP2016115704A - 半導体装置 - Google Patents
半導体装置 Download PDFInfo
- Publication number
- JP2016115704A JP2016115704A JP2014250778A JP2014250778A JP2016115704A JP 2016115704 A JP2016115704 A JP 2016115704A JP 2014250778 A JP2014250778 A JP 2014250778A JP 2014250778 A JP2014250778 A JP 2014250778A JP 2016115704 A JP2016115704 A JP 2016115704A
- Authority
- JP
- Japan
- Prior art keywords
- heat sink
- package
- grooves
- semiconductor device
- transistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/495—Lead-frames or other flat leads
- H01L23/49541—Geometry of the lead-frame
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
- H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
- H01L23/367—Cooling facilitated by shape of device
- H01L23/3672—Foil-like cooling fins or heat sinks
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
- H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
- H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
- H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
- H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
- H01L23/3142—Sealing arrangements between parts, e.g. adhesion promotors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
- H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
- H01L23/367—Cooling facilitated by shape of device
- H01L23/3677—Wire-like or pin-like cooling fins or heat sinks
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
- H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
- H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
- H01L23/3736—Metallic materials
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/495—Lead-frames or other flat leads
- H01L23/49541—Geometry of the lead-frame
- H01L23/49548—Cross section geometry
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/495—Lead-frames or other flat leads
- H01L23/49568—Lead-frames or other flat leads specifically adapted to facilitate heat dissipation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/495—Lead-frames or other flat leads
- H01L23/49575—Assemblies of semiconductor devices on lead frames
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/562—Protection against mechanical damage
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
- H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
- H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
- H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
- H01L2224/401—Disposition
- H01L2224/40151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/40221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/40245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/495—Lead-frames or other flat leads
- H01L23/49503—Lead-frames or other flat leads characterised by the die pad
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Power Engineering (AREA)
- Chemical & Material Sciences (AREA)
- Materials Engineering (AREA)
- Geometry (AREA)
- Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
Abstract
【課題】本明細書は、両面に放熱板を備えた半導体装置に係り、放熱板とパッケージの剥離を防止する技術を提供する。【解決手段】半導体装置2は、トランジスタ12と、トランジスタ12がモールドされているパッケージ3と、第1放熱板4と第2放熱板5を備えている。第1放熱板4は、パッケージ3の第1側面3aに接合されているとともに、パッケージ3の内部でトランジスタ12の一方の面に固定されている。第2放熱板5は第1放熱板4と対向するようにパッケージ3の第1側面3aとは反対側の第2側面3bに接合されているとともに、パッケージ3の内部でトランジスタ12に固定されている。第1放熱板4のパッケージ3との接合面であって所定値以上の引張応力が発生する高応力領域に、複数の溝9が設けられている。【選択図】図3
Description
本発明は、半導体装置に関する。
半導体素子をモールドしている樹脂製の本体の両面に放熱板が露出している半導体装置が知られている。そのような半導体装置の例が特許文献1と特許文献2に開示されている。放熱板は、本体に接合されているとともに、本体の内部で半導体素子に固定されている。
本体と放熱板の接合性を高めるために、本体成形前の放熱板にはプライマが塗布される場合がある。プライマは、例えばポリアミド樹脂を主成分とする下塗り剤である。本体と放熱板はプライマを介して接合される。しかし、プライマの厚みが不均一であると、プライマによる接合力も不均一となり、接合力の不足する箇所で放熱板が本体から剥離してしまう虞がある。本明細書は、プライマが薄くなることによる接合力の低下を補って放熱板の本体からの剥離を抑える技術を提供する。
本明細書が開示する半導体装置は、半導体素子と本体と第1放熱板と第2放熱板を備える。本体は樹脂製であり、その内部に半導体素子がモールドされている。第1放熱板は、本体の第1側面に接合されており、本体の内部で半導体素子に固定されている。第2放熱板は、第1放熱板に対向するように、本体の第1側面とは反対側の第2側面に接合されている。第2放熱板は、本体の内部で半導体素子に固定されている。第1放熱板と第2放熱板の一方、あるいは、両方は、半導体素子に直接に固定されていてもよいし、他の部材、例えば金属スペーサ(あるいは金属ブロック)を介して半導体素子に固定されていてもよい。この半導体装置は、さらに、第1放熱板の本体との接合面であって所定値以上の引張応力が発生し得る高応力領域に、複数の溝と複数の凸部の少なくとも一方が設けられている。
本願発明者の検討によると、本体の両側の夫々に放熱板が接合しておりそれらの放熱板が本体内部で半導体素子に固定されている半導体装置の場合、本体と放熱板の境界に発生する応力が一様ではなく、放熱板と本体を横断する断面において特定のプロファイルを有することが判明した。特に、本体と放熱板の境界には、引張応力が発生する領域と圧縮応力が発生する領域がある。引張応力の低い領域や圧縮応力が発生する領域では剥離が生じる可能性虞は小さい。そこで、本明細書が開示する半導体装置では、放熱板の本体との接合面において所定値以上の引張応力が発生し得る領域に複数の溝と複数の凸部の少なくとも一方を設ける。複数の溝あるいは複数の凸部によって、放熱板と本体の間の接合面積が増え、接合力が増大する。その結果、放熱板の本体からの剥離が防止される。本明細書が開示する技術の詳細とさらなる改良は以下の「発明を実施するための形態」にて説明する。
図面を参照して実施例の半導体装置2を説明する。図1に、半導体装置2の斜視図を示す。半導体装置2は、樹脂製のパッケージ3に4個のパワー半導体素子がモールドされたデバイスである。パッケージ3は平板型であり、最も広い2平面の両方に放熱板が露出している。以下では説明の便宜上、平板型のパッケージ3の最も広い2平面を主平面3a、3bと称する。側面(主平面に交差する面)から、内部の半導体素子と導通している端子81、85、86、87が伸びている。
図1のII−II線に沿った半導体装置2の断面図を図2に示す。前述したようにパッケージ3の内部には4個の半導体素子がモールドされており、それらのうちの2個の素子(トランジスタ12、14)が図2の断面に表れている。残りの2個の素子は、ダイオードであり、図中の座標系でZ軸方向の異なる位置にモールドされている。それら2個のダイオードについては後述する。図2の符号IIIが示す破線矩形部分の拡大図を図3に示す。
図2に示されているように、パッケージ3にはトランジスタ12、14(及び2個のダイオード)がモールドされている。パッケージ3の一方の主平面3aに放熱板4、6が露出している。パッケージ3の他方の主平面3bに放熱板5、7が露出している。放熱板4、5とトランジスタ12、及び、スペーサ13が、主平面3a、3bに交差する方向に積層されている。放熱板4の一方の面がパッケージ3から露出している。他方の面は一部がパッケージ3と接合されており、残部がトランジスタ12と接合されている。放熱板4とトランジスタ12は接合層18cで接合されている(図3参照)。接合層18cは、はんだの層である。トランジスタ12とスペーサ13が接合層18bを介して接合されており、スペーサ13と放熱板5が接合層18aを介して接合されている(図3参照)。接合層18a、18bもはんだの層である。放熱板6、7とトランジスタ14、及び、スペーサ15も、主平面3a、3bに交差する方向に積層されている。放熱板6の一方の面がパッケージ3から露出している。他方の面は一部がパッケージ3と接合されており、残部がトランジスタ14と接合されている。トランジスタ14とスペーサ15が接合されており、スペーサ15と放熱板7が接合されている。パッケージ3は、一対の放熱板4、5の間でトランジスタ12(及び後述するダイオード16)を封止している。パッケージ3は、また、一対の放熱板6、7の間でトランジスタ14(及び後述するダイオード17)を封止している。
放熱板4、5、6、7、スペーサ13、15は銅製である。トランジスタ12、14は、平板型であり、その両側の表面に電極が露出している。電極板の周囲は樹脂で作られている。トランジスタ12の一方の電極に放熱板4が電気的に接続されており、他方の電極に放熱板5が電気的に接続されている。トランジスタ14の一方の電極に放熱板6が電気的に接続されており、他方の電極に放熱板7が電気的に接続されている。
パッケージ3の内部にて、放熱板5の縁から継手部51が伸びており、放熱板6の縁から継手部61が伸びている。パッケージ3の内部で放熱板5の継手部51と放熱板6の継手部61が接続されている。これにより、トランジスタ12とトランジスタ14が直列に接続される。放熱板4と放熱板7は、2個のトランジスタ12、14の直列接続の両端の端子に相当し、放熱板5と放熱板6は、2個のトランジスタ12、14の直列接続の中点に相当する。図4を参照して後述するが、図1に示した端子85は、放熱板4と連続しており、端子87は放熱板6と連続している。図示は省略するが、放熱板7と端子86がパッケージ3の内部で電気的に接続されている。
図3に示すように、放熱板4のパッケージ3と接合しているパッケージ対向面41aの特定の領域に複数の溝9が設けられている。特定の領域とは、後述する高応力領域である。放熱板4(及び放熱板6)に設けられている複数の溝について説明する。図4に半導体装置2の平面図を示す。なお、図4では、パッケージ3の内部の構造が理解できるように、パッケージ3はその輪郭のみを示しており、また、放熱板5、7、スペーサ13、15(図2参照)は除外してある。また、図3と図4では、理解し易いように大きさを強調して複数の溝9が描かれている。即ち、図3、図4は、半導体装置2に対する溝9の相対的なサイズを正確に表しているのではないことに留意されたい。溝のサイズについては後述する。
放熱板4にはトランジスタ12とともにダイオード16が接合されている。放熱板6には、トランジスタ14とともにダイオード17が接合されている。先に述べたように、放熱板4のパッケージ3と接合している面には複数の溝9(9a)が設けられており、その溝9aは、放熱板4を平面視したときにトランジスタ12を囲むように設けられている。複数の溝9aは、平行に伸びており、トランジスタ12を多重に囲んでいる。放熱板4のパッケージ3と接合している面には別の複数の溝9(9b)が設けられており、それら複数の溝9bは、放熱板4を平面視したときにダイオード16を囲むように設けられている。複数の溝9bは、平行に伸びており、ダイオード16を多重に囲んでいる。放熱板6についても同様である。即ち、放熱板6のパッケージ3と接合している面には複数の溝9(9c)が設けられており、それら複数の溝9cは、放熱板6を平面視したときにトランジスタ14を囲むように設けられている。また、放熱板6のパッケージ3と接合している面には別の複数の溝9(9d)が設けられており、それら複数の溝9dは、放熱板6を平面視したときにダイオード17を囲むように設けられている。複数の溝9cは、平行に伸びており、トランジスタ14を多重に囲んでいる。複数の溝9dは、平行に伸びており、ダイオード17を多重に囲んでいる。なお、放熱板4の縁から端子85が伸びており、その端子85はパッケージ3の外へと伸びている(図1参照)。放熱板6の縁から端子87が伸びており、その端子87はパッケージ3の外へと伸びている。
複数の溝9(9a、9b、9c、9d)について説明する。以下では、再び図3を参照しつつ説明する。また、トランジスタ12を囲むように設けられている複数の溝9(9a)を例に説明する。複数の溝9は、放熱板4とパッケージ3の接合を高めるために設けられている。これは次の理由による。パッケージ3は、放熱板4、5、6、7とスペーサ13、15、半導体素子(トランジスタ12、14、ダイオード16、17)を接合した後、射出成形で作られる。パッケージ3を成形する前に、放熱板とスペーサと半導体素子のアセンブリにはその表面にプライマリが塗布される。プライマリは、例えばポリアミド樹脂を主成分とする下塗り剤であり、放熱板などの金属とパッケージとの接合性を高める。しかしながら、プライマを均一に塗布することは難しい。放熱板4とトランジスタ12の境界部など、角をなす箇所ではプライマが厚くなり、放熱板の縁へ向かうにつれて徐々に薄くなる。一方、図3に示すように樹脂製のパッケージ3が2枚の金属板(放熱板4、5)で挟まれており、それらの金属板(放熱板4、5)がパッケージ内部で接合されていると、樹脂製のパッケージ3が膨張した際、金属板(放熱板4、5)とパッケージ3との接合面に特有のプロファイルを有する応力が発生する。なお、パッケージの膨張は、パッケージ3の温度上昇や含有水分量の上昇によって生じる。
図5に応力プロファイルの一例を示す。図5の横軸は、図3において放熱板4の縁から放熱板4とトランジスタ12との接合箇所までの間に対応する。図3において放熱板4の左端の縁を位置X0で表し、放熱板4とトランジスタ12との接合部の左端を位置X3で表す。図5の縦軸は、放熱板4の表面に生じる垂直応力の大きさを表しており、正値は引張応力を意味し、負値は圧縮応力を意味する。図5によく表れているように、放熱板4の特定の領域、即ち、図5におけるX1からX2までの領域で引張応力が高くなる。この領域を以下では高応力領域HAと称する。図5の例では、応力(引張応力)が閾値Th以上となる領域を高応力領域HAに定めている。高応力領域HAよりも縁側(グラフ左側)では、引張応力が徐々に低くなり、さらにはその大きさが負値となる。即ち、放熱板4の縁の付近(図5の符号Aが示す箇所)では圧縮応力が作用する。また、高応力領域よりも素子側(図中の右側であってトランジスタ12に近い側)では、引張応力が急激に小さくなり、ほぼゼロの範囲が続く(図5の符号Bが示す箇所)。素子(トランジスタ12)とパッケージ3との境界(位置X3)では引張応力がやや高まる。
放熱板4に生じる応力は図5のようなプロファイルとなり、高応力領域HAにおいて放熱板4はパッケージ3から剥離し易くなる。応力プロファイルは、放熱板4を平面視したときに素子(トランジスタ12)を囲むように帯状に広がっている。そこで、半導体装置2では、高応力領域HAに複数の溝9を設け、放熱板4とパッケージ3の接合力を高めている。複数の溝9により、放熱板4とパッケージ3との接合面積が増え、放熱板4とパッケージ3の接合力が高まる。先に述べたように応力プロファイルは放熱板4を平面視したときに素子(トランジスタ12)を囲むように帯状に広がっており、図4の平面図において複数の溝9aが設けられている領域が即ち高応力領域HAに相当する。
図4に示したように、放熱板4にはトランジスタ12を囲む複数の溝9aのほか、ダイオード16を囲む複数の溝9bが設けられている。また、放熱板6には、トランジスタ14を囲む複数の溝9cと、ダイオード17を囲む複数の溝9dが設けられている。複数の溝9b、9c、9dも、複数の溝9aと同様に、高応力領域に設けられている。別言すれば、図4の平面視において複数の溝9a、9b、9c、9dが設けられている領域が高応力領域に相当する。
半導体装置2は、放熱板4、6のパッケージ3と接合されている表面に複数の溝9を有している。複数の溝9は、放熱板4、6に発生する引張応力が所定値(図5に示す閾値Th)以上となる高応力領域HAに設けられている。放熱板4、6に発生する応力のプロファイルは、例えば応力解析(シミュレーションを含む)により求められる。閾値Thを定めるための条件は適宜に定められる。その条件とは、例えば、半導体装置2の各部品の材料、サイズ、パッケージ3がその使用環境下で到達し得る最高温度、パッケージ3がその使用環境下で含み得る水分量(水分が含まれる領域の大きさ)などである。
パッケージ3と接合力を高める溝は、パッケージ3の他方の主平面3bの側の放熱板5、7にも設けてもよい。放熱板には、溝の代わりに凸条を設けてもよい。あるいは、溝と凸条の双方を放熱板に設けてもよい。溝あるいは凸条は、半導体素子(トランジスタ12、14、ダイオード16、17)を多重に囲むことが望ましい。しかし、半導体素子を囲む複数の溝の代わりに、複数の長さの短い溝、即ち、複数の凹部が高応力領域に設けられてもよい。あるいは、半導体素子を囲む凸条の代わりに、複数の凸部が高応力領域に設けられていてもよい。
次に、図6、図7を参照して、パッケージ3の含水領域の違いによる応力プロファイルの相違を示す。図6は、図3と同じ断面図である。図6には4本の破線F1〜F4が描かれている。これら4本の破線F1〜F4は、パッケージ3の表面からの深さが一定の線を示している。破線F1は、パッケージ3の表面から0.9[mm]の深さの線であり、破線F2は、パッケージ3の表面から1.6[mm]の深さの線であり、破線F3はパッケージ3の表面から1.8[mm]の深さの線であり、破線F4はパッケージ3の表面から2.2[mm]の深さの線である。
パッケージ3は樹脂で作られており、水分を含むと膨張する。含水による膨張は、金属板である放熱板4よりも樹脂製のパッケージ3が遥かに大きい。それゆえ、温度上昇によって放熱板4とパッケージ3の間に生じる応力よりも、含水によって生じる応力の方が大きい。そこで、含水によって放熱板4に生じる応力を解析した。
水分が破線F1〜破線F4の夫々の深さまで浸透したときの応力プロファイルのシミュレーション結果を図7に示す。図7の横軸は放熱板4の縁からの距離を示している。横軸の左端は、放熱板4の縁に相当する。放熱板4の縁の位置は、図6において符号X0が示す位置である。横軸の右端は、パッケージ3とトランジスタ12との境界に相当する。パッケージ3とトランジスタ12との境界の位置は、図6において符号X3が示す位置である。位置X3は、位置X0から4.5[mm]の位置である。図7の縦軸は放熱板4の表面に発生する垂直応力を示している。縦軸は、図5の場合と同様に、正値が引張応力を意味し、負値が圧縮応力を意味している。
グラフG0は、パッケージ3が水分を全く含まないときの応力プロファイルを示す。グラフG1は、パッケージ3が表面から破線F1の深さまで水分を含んでいるときの応力プロファイルを示す。グラフG2〜G4は夫々、パッケージ3が表面から破線F2〜F4の深さまで水分を含んでいるときの応力プロファイルを示す。図7によく表されているように、水分を含む深さが深くなるほど、引張応力の最大値が大きくなる。それでも、放熱板4の縁の付近(位置X0の付近)では常に圧縮応力が発生し、X軸に沿って放熱板4の中ほどからパッケージ3とトランジスタ12との境界付近(位置X3の付近)までは、引張応力がゼロの付近で概ねフラットになる。このように、水分を含む深さが変わっても、応力プロファイルが大まかな輪郭は特徴あるカーブを示す。この応力プロファイルから、放熱板4の縁から所定の幅を隔て、かつ、半導体素子(トランジスタ12やダイオード16)から別の所定の幅を隔てた帯状の範囲に、半導体素子を多重に囲む複数の溝を設けることが剥離防止に望ましいことが解る。
次に、図8〜図12を参照して、溝9の形状と接合力の強さの関係を説明する。図8は、図3において符号VIIIの破線矩形が示す範囲の拡大図である。複数の溝9は、ピッチPtの間隔で平行に伸びている。各溝9の深さを符号Dtで表す。また、各溝9の幅を符号Wtで表す。図中のX1とX2の間の範囲が前述した高応力領域HAに相当するが、図8の符号ALは、位置X1と位置X2の間の距離、即ち、高応力領域HAの幅を表している。なお、溝9の側面と底面を含む放熱板4の表面にはプライマ19が塗布されている。なお、図8も、溝9のサイズを正確に表しているものではないことに留意されたい。溝9の数も4本に限られないことに留意されたい。
高応力領域HAはトランジスタ12の周囲に幅一定の帯状に広がっており、その帯の中を複数の溝9が平行に伸びている。従って、高応力領域HAの幅ALに対する溝幅Wtの総数(溝幅Wt×溝数)の比は、高応力領域HAの面積に対する溝の総面積の比に相当する。この面積比を変えたときの接合力の強さを後に説明する。
図8に示した複数の溝9による接合力の強さを、試験片を使って評価した。図9から図12は、放熱板4を模した金属板とパッケージ3を模した樹脂ブロックを半導体装置2と同じ条件で接合した試験片を作成し、その試験片を引張試験機で試験したときの結果である。金属板の樹脂ブロックとの接合面には複数の溝が設けられている。その複数の溝は、半導体装置2の複数の溝9を模したものである。金属板は銅製である。また、試験には、表面にニッケルメッキを施した銅板を使った試験片と、ニッケルメッキを施さず、表面に何らコーティングを施さない銅板を使った試験片の2種類の試験片を使った。いずれの試験片も、樹脂の硬化工程が施してある。以下では、ニッケルメッキを施した試験片をニッケル試験片と称し、コーティングなしの試験片を無コーティング試験片と称する。
図9〜図12のグラフの縦軸は引張強度を示している。「引張強度」は、試験片が破断したときの応力を意味する。
図9は、溝の深さと引張強度の関係の一例を示すグラフである。溝の深さDt=50[μ]、75[μ]、100[μ]の3種類について試験した。溝はレーザ加工により形成した。なお、溝のピッチPtはいずれも0.2[mm]であり、試験温度は25[℃]である。グラフG5は、ニッケル試験片の試験結果を示しており、グラフG6は、無コーティング試験片の試験結果を示している。いずれの溝深さにおいても、ニッケル試験片が無コーティング試験片よりも概ね20[MPa]ほど、引張強度が高い。いずれの試験片も、30[MPa]以上の引張強度を有していた。溝深さゼロの場合(即ち、溝を設けない場合)、ニッケル試験片は約5[MPa]で破断し、無コーティング試験片は、約10[MPa]で破断すると推定される。放熱板は、コーティングなしの銅材、あるいは、表面にニッケルメッキが施されている銅材で作られることが望ましい。この結果より、溝を設ける高応力領域HAを定めるための応力の閾値Thは、放熱板がコーティングなしの銅材で作られているときには、10[MPa]が適切であり、放熱板が、表面にニッケルメッキが施されている銅材で作られているときには5[MPa]が適切であることがわかる。
また、図9の結果より、推定値を含めて溝の深さが25[μ]以上であると、引張強度20[MPa]が確保できることが解る。また、図には表れていないが、溝の深さが100[μ]を超えると、引張強度はほぼ一定となる。この結果より、溝の深さは25[μ]以上100[μ]以下が好適であることがわかる。
図10は、高応力領域HAの面積に対する溝の総面積の比(面積比)と引張強度の関係の一例を示すグラフである。この面積比については図8を参照して説明した。図10のグラフは、面積比を変えた幾つかのニッケル試験片で試験を行い、その結果を折れ線で近似したグラフである。溝の深さは100[μ]である。グラフG7は、温度25[℃]での試験結果の近似グラフであり、グラフG8は、温度180[℃]における近似グラフである。面積比0.30(30%)以下は、近似グラフを延長した推定線である。温度25[℃]で引張強度が20[MPa]以上となり、温度が180℃で引張強度が10[MPa]となるのは面積比が0.1以上の範囲である。図10の結果から、高応力領域HAの面積に対する溝の総面積の割合は、0.10以上070以下が好適であることがわかる。
図11は、溝のピッチと引張強度の関係の一例を示すグラフである。溝のピッチPt=0.2[mm]、0.4[mm]、0.6[mm]の試験片を作成し、その引張強度を調べた。なお、溝の深さDtはいずれも100[μ]である。試験温度は25[℃]である。グラフG9は、ニッケル試験片での試験結果を示しており、グラフG10は、ニッケル試験片での試験結果を示している。いずれのグラフも、引張強度は20[MPa]以上が確保される。図10より、溝のピッチPtは、0.2[mm]、0.4[mm]、0.6[mm]が好適であることがわかる。
図9から図11のグラフの結果より、高応力領域HAには、次の条件を満たす溝を設けることが好ましい。(1)各溝の深さが25[μ]以上100[μ]以下であること、(2)隣接する溝間のピッチが0.2[mm]、0.4[mm]、0.6[mm]のいずれかであること、(3)高応力領域HAの面積に対して複数の溝が占める面積の割合が10%から70%の間であること。
図12は、いくつかの条件を変えたときの引張強度を比較した実験例である。「Cu無垢キュアなし」とは、金属板に無コーティングの銅材を使い、また、樹脂に熱硬化工程を施さない試験片を意味する。「Cuキュアあり」とは、金属板に無コーティングの銅材を使い、樹脂に熱硬化工程を施した試験片を意味する。「Cu(Niメッキ)キュアあり」とは、表面にニッケルメッキを施した銅材を使い、樹脂に熱硬化工程を施した試験片を意味する。また、「条件A」は、試験片の溝が、ピッチPt=0.2[mm]、深さDt=100[μ]の場合である。「条件B」は、試験片の溝が、ピッチPt=0.2[mm]、深さDt=50[μ]の場合である。「条件C」は、試験片の溝が、ピッチPt=0.6[mm]、深さDt=100[μ]の場合である。白抜き棒グラフは試験温度を25[℃]に設定した場合の結果であり、グレーの棒グラフは、試験温度を180[℃]に設定した場合の結果である。「Cu無垢キュアあり」の場合のうちで、条件Cの場合であり、かつ試験温度が180[℃]の場合を除き、引張強度は20[MPa]以上であった。
ここまで、高応力領域HAに溝を設けた場合を説明した。溝の代わりに凸条を設けても同様の効果を得ることができる。図13に、変形例の半導体装置2aの部分断面図を示す。図13の断面図は、高応力領域HAにおける放熱板4とパッケージ3との境界付近の断面図である。この半導体装置2aは、放熱板4のパッケージ3との接合面であって引張応力が閾値Th以上の領域に複数の凸条29を設けている。複数の凸条29は、平行に伸びており、放熱板4を平面視したときにトランジスタ12を多重に囲むように形成されている。なお、この場合、図4の平面図において、符号9が示す矩形の線群が、凸条に対応する。凸条の幅Wt、凸条の高さHt、複数の凸条29のピッチPt、高応力領域HAの面積に対する凸条の頂面の総面積の比が、上記した溝の条件と同じであれば、複数の凸条29も、放熱板4とパッケージ3の接合力を高める。なお、凸条29の高さHtは、溝9の深さDtと同じであればよい。また、高応力領域HAの面積に対する凸条の頂面の総面積の比は、「凸条29の頂面の幅Wt×凸条29の数」を、高応力領域HAの幅ALで除した値である。
さらに別の変形例の半導体装置2bの部分断面図を図14に示す。この半導体装置2bは、トランジスタ12と、トランジスタ12がモールドされている樹脂製のパッケージ3と、放熱板4と、放熱板105を備える。放熱板4は、パッケージ3の第1側面3aに接合されているとともに、パッケージ3の内部でトランジスタ12に直接に固定されている。放熱板105は、放熱板4と対向するようにパッケージ3の第1側面3aとは反対側の第2側面3bに接合されているとともに、パッケージ3の内部でスペーサ13を介してトランジスタ12に固定されている。そして、放熱板4のパッケージ3との接合面であって所定値以上の引張応力が発生し得る高応力領域(図中の符号HA1が示す領域)に、複数の溝9が設けられている。また、放熱板105のパッケージ3との接合面であって所定値以上の引張応力が発生し得る高応力領域(図中の符号HA2が示す領域)に複数の溝109が設けられている。半導体装置2bは、両方の放熱板の高応力領域に複数の溝を備えているので、両方の放熱板の剥離を抑えることができる。
実施例で説明した技術に関する留意点を述べる。実施例では、放熱板4のパッケージ3との接合面の高応力領域HAに複数の溝9を設けた。複数の溝9は平行に伸びており、放熱板4を平面視したときにトランジスタ14を多重に囲んでいる。また、変形例では放熱板4の高応力領域に複数の凸条を設けた。溝あるいは凸条の代わりに、高応力領域に複数の凹凸を設けても同様の効果を得ることができる。放熱板4だけでなく、他の放熱板の高応力領域に複数の溝、複数の凸条、及び、凹凸のいずれかを設けてもよい。凹部も溝の一種である。即ち、本明細書における「溝」は、細く伸びている溝に限らず、長さの短い溝であってもよい。また、本明細書が開示する半導体装置は、溝(凹部)あるいは凸部の一方のみならず、凹部と凸部の両方を備えていてもよい。実施例の半導体装置2では、放熱板の高応力領域に複数の溝を設け、高応力領域以外の領域には溝を設けていない。高応力領域以外に溝などを設けない方が製造コスト上有利であるが、高応力領域以外に溝を設けてもよい。
実施例のトランジスタ12、14、ダイオード16、17が半導体素子の一例に相当する。放熱板4が第1放熱板の一例に相当し、放熱板5が第2放熱板の一例に相当する。閾値Thが所定値に相当する。パッケージ3が樹脂製の本体の一例に相当する。パッケージ3の一方の主平面3aが第1側面の一例に相当し、他方の主平面3bが第2側面の一例に相当する。
実施例の半導体装置2では、2枚の放熱板(放熱板4と放熱板5)が半導体素子(トランジスタ12)を挟んで対向しており、一方の放熱板4が半導体素子に直接固定されており、他方の放熱板5はスペーサ13を介して半導体素子に固定されている。そして、複数の溝9が、放熱板4に設けられている。この構造では、放熱板4の方が放熱板5よりも半導体素子の熱が伝わり易い。従って放熱板4が放熱板5よりも剥離し易い。この構造は、2枚の放熱板のうち剥離し易い方の放熱板に溝を設け、剥離の発生を抑制することができる。
変形例の半導体装置2bでは、2枚の放熱板(放熱板4と放熱板105)が半導体素子(トランジスタ12)を挟んで対向しており、一方の放熱板4が半導体素子に直接固定されており、他方の放熱板105はスペーサ13を介して半導体素子に固定されている。そして、複数の溝9が、放熱板4に設けられており、複数の溝109が放熱板105に設けられている。この構造は、両方の放熱板に対して剥離の発生を抑制することができる。
対向する2枚の放熱板のうちいずれか一方に複数の溝と複数の凸部の少なくとも一方を設ける場合には、スペーサを介して半導体素子に固定されている放熱板ではなく、半導体素子に直接に固定されている放熱板に複数の溝と複数の凸部の少なくとも一方を設ける。実施例の半導体装置2は、スペーサ13を介して半導体素子に固定されている放熱板5ではなく、半導体素子に直接に固定されている放熱板4に複数の溝9を設けている。これは次の理由による。なお、理解を助けるため、実施例の半導体装置2の符号を用いて以下、説明する。対向する放熱板4と放熱板5のいずれでも、図5に示したように、放熱板に生じる応力は、放熱板の端部付近で大きく、放熱板の中央に向かうにつれて小さくなる。半導体素子はシリコンを含んでいるため、半導体素子の周囲は、線膨張係数の差が大きい。それゆえ、半導体素子に直接に固定されている放熱板4に複数の溝と複数の凸部の少なくとも一方を設けるのが良い。一方、スペーサ13は銅で作られている。それゆえ、半導体素子とスペーサ13を介して固定されている放熱板5の側では、放熱板4の側と比較して、線膨張係数の差が小さい。それゆえ、放熱板5に発生する応力は放熱板4に発生する応力よりも緩やかとなる。さらに、スペーサ13を介して半導体素子に固定されている放熱板5とパッケージ3の間で剥離が生じたとしても、剥離が半導体素子に及ぼす影響は、放熱板4が剥離する場合と比較して小さい。具体的には、放熱板5とパッケージ3の間で生じた剥離の境界は、間にスペーサ13が存在するため、半導体素子には直接には届かない。それゆえ、剥離した箇所から半導体素子へ異物が混入することもなく、また、半導体素子の両側の接合層18b、18c(図3参照)のひずみ(はんだのひずみ)にも影響を及ぼさない。
本明細書が開示する技術は、対向している2枚の放熱板の双方が半導体素子に直接に固定されており、一方の放熱板、又は、両方の放熱板に複数の溝と複数の凸部の少なくとも一方が設けられていてもよい。あるいは、本明細書が開示する技術は、対向している2枚の放熱板の双方が、他の部材(例えば金属スペーサ又は金属ブロック)を介して半導体素子に固定されており、一方の放熱板、又は、両方の放熱板に複数の溝と複数の凸部の少なくとも一方が設けられていてもよい。
図2に示すように、半導体装置2の放熱板4は放熱板5よりも断面積が大きく、また、パッケージ3(本体)から露出している面積が大きい。そして、断面積が大きい方(露出している面積が大きい方)の放熱板4に複数の溝9が設けられている。複数の溝と複数の凸部の少なくとも一方は、対向する2枚の放熱板の断面積(又は、本体から露出している面積)が相違し、断面積(又は、露出している面積)が小さい方の放熱板に設けられていてもよい。さらにまた、対向する2枚の放熱板が同じサイズを有しており、一方の放熱板、又は、両方の放熱板に、複数の溝と複数の凸部の少なくとも一方が設けられていてもよい。
以上、本発明の具体例を詳細に説明したが、これらは例示に過ぎず、特許請求の範囲を限定するものではない。特許請求の範囲に記載の技術には、以上に例示した具体例を様々に変形、変更したものが含まれる。本明細書または図面に説明した技術要素は、単独であるいは各種の組合せによって技術的有用性を発揮するものであり、出願時請求項記載の組合せに限定されるものではない。また、本明細書または図面に例示した技術は複数目的を同時に達成し得るものであり、そのうちの一つの目的を達成すること自体で技術的有用性を持つものである。
2、2a、2b:半導体装置
3:パッケージ
4、5、6、7、105:放熱板
9、9a、9b、9c、9d、109:溝
12、14:トランジスタ
13、15:スペーサ
16、17:ダイオード
18a、18b、18c:接合層
19:プライマ
29:凸条
3:パッケージ
4、5、6、7、105:放熱板
9、9a、9b、9c、9d、109:溝
12、14:トランジスタ
13、15:スペーサ
16、17:ダイオード
18a、18b、18c:接合層
19:プライマ
29:凸条
Claims (5)
- 半導体素子と、
前記半導体素子がモールドされている樹脂製の本体と、
前記本体の第1側面に接合されているとともに、前記本体の内部で前記半導体素子に固定されている第1放熱板と、
前記第1放熱板と対向するように前記本体の第1側面とは反対側の第2側面に接合されているとともに、前記本体の内部で前記半導体素子に固定されている第2放熱板と、
を備えており、
前記第1放熱板の前記本体との接合面であって所定値以上の引張応力が発生し得る高応力領域に、複数の溝と複数の凸部の少なくとも一方が設けられている半導体装置。 - 前記第1放熱板は表面にニッケル層を有している銅板であり、前記所定値は5[MPa]である請求項1に記載の半導体装置。
- 前記第1放熱板はコーティングなしの銅板であり、前記所定値は10[MPa]である請求項1に記載の半導体装置。
- 前記高応力領域に、複数の溝が設けられており、
各溝の深さが25μ以上100μ以下であり、
隣接する溝間のピッチが0.2mm、0.4mm、0.6mmのいずれかであり、
前記高応力領域の面積に対して前記複数の溝が占める面積の割合が10%から70%の間である、
請求項1から3のいずれか1項に記載の半導体装置。 - 前記第1放熱板を平面視したときに前記複数の溝と複数の凸部の少なくとも一方が前記半導体素子を多重に囲むように設けられている請求項1から4のいずれか1項に記載の半導体装置。
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2014250778A JP2016115704A (ja) | 2014-12-11 | 2014-12-11 | 半導体装置 |
US14/964,920 US9502326B2 (en) | 2014-12-11 | 2015-12-10 | Semiconductor device |
CN201510920884.7A CN105702642A (zh) | 2014-12-11 | 2015-12-11 | 半导体装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2014250778A JP2016115704A (ja) | 2014-12-11 | 2014-12-11 | 半導体装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2016115704A true JP2016115704A (ja) | 2016-06-23 |
Family
ID=56111892
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2014250778A Pending JP2016115704A (ja) | 2014-12-11 | 2014-12-11 | 半導体装置 |
Country Status (3)
Country | Link |
---|---|
US (1) | US9502326B2 (ja) |
JP (1) | JP2016115704A (ja) |
CN (1) | CN105702642A (ja) |
Families Citing this family (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US10739397B2 (en) * | 2017-05-10 | 2020-08-11 | International Business Machines Corporation | Accelerated wafer testing using non-destructive and localized stress |
DE102017217762A1 (de) * | 2017-10-06 | 2019-04-11 | Zf Friedrichshafen Ag | Wärme ableitende Anordnung und Herstellungsverfahren |
WO2019229829A1 (ja) * | 2018-05-29 | 2019-12-05 | 新電元工業株式会社 | 半導体モジュール |
US10777489B2 (en) * | 2018-05-29 | 2020-09-15 | Katoh Electric Co., Ltd. | Semiconductor module |
JP6958529B2 (ja) * | 2018-10-02 | 2021-11-02 | 株式会社デンソー | 半導体装置 |
Citations (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2002170948A (ja) * | 2000-12-01 | 2002-06-14 | Matsushita Electric Ind Co Ltd | 放熱板付きトライアック |
JP2003124406A (ja) * | 2001-08-06 | 2003-04-25 | Denso Corp | 半導体装置 |
JP2006179655A (ja) * | 2004-12-22 | 2006-07-06 | Toyota Motor Corp | 半導体モジュール |
JP2006222347A (ja) * | 2005-02-14 | 2006-08-24 | Toyota Motor Corp | 半導体モジュールと半導体モジュールの製造方法 |
JP2007184315A (ja) * | 2006-01-04 | 2007-07-19 | Hitachi Ltd | 樹脂封止型パワー半導体モジュール |
JP2012243890A (ja) * | 2011-05-18 | 2012-12-10 | Denso Corp | 半導体装置およびその製造方法 |
JP2013135022A (ja) * | 2011-12-26 | 2013-07-08 | Toyota Motor Corp | 半導体装置 |
JP2014216459A (ja) * | 2013-04-25 | 2014-11-17 | 三菱電機株式会社 | 半導体装置 |
JP2015126119A (ja) * | 2013-12-26 | 2015-07-06 | トヨタ自動車株式会社 | 半導体装置及び半導体装置の製造方法 |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2000357861A (ja) | 1999-06-14 | 2000-12-26 | Toshiba Corp | 電子回路装置 |
JP2007088020A (ja) | 2005-09-20 | 2007-04-05 | Auto Network Gijutsu Kenkyusho:Kk | 回路構成体 |
WO2007072603A1 (ja) | 2005-12-19 | 2007-06-28 | Yamase Electric Co., Ltd. | 異種材料との接合部を有する金属材料及びレーザーを用いてのその加工方法 |
JP5947537B2 (ja) | 2011-04-19 | 2016-07-06 | トヨタ自動車株式会社 | 半導体装置及びその製造方法 |
JP5488541B2 (ja) | 2011-07-04 | 2014-05-14 | 株式会社デンソー | 半導体装置 |
US8836110B2 (en) * | 2012-08-31 | 2014-09-16 | Freescale Semiconductor, Inc. | Heat spreader for use within a packaged semiconductor device |
-
2014
- 2014-12-11 JP JP2014250778A patent/JP2016115704A/ja active Pending
-
2015
- 2015-12-10 US US14/964,920 patent/US9502326B2/en not_active Expired - Fee Related
- 2015-12-11 CN CN201510920884.7A patent/CN105702642A/zh active Pending
Patent Citations (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2002170948A (ja) * | 2000-12-01 | 2002-06-14 | Matsushita Electric Ind Co Ltd | 放熱板付きトライアック |
JP2003124406A (ja) * | 2001-08-06 | 2003-04-25 | Denso Corp | 半導体装置 |
JP2006179655A (ja) * | 2004-12-22 | 2006-07-06 | Toyota Motor Corp | 半導体モジュール |
JP2006222347A (ja) * | 2005-02-14 | 2006-08-24 | Toyota Motor Corp | 半導体モジュールと半導体モジュールの製造方法 |
JP2007184315A (ja) * | 2006-01-04 | 2007-07-19 | Hitachi Ltd | 樹脂封止型パワー半導体モジュール |
JP2012243890A (ja) * | 2011-05-18 | 2012-12-10 | Denso Corp | 半導体装置およびその製造方法 |
JP2013135022A (ja) * | 2011-12-26 | 2013-07-08 | Toyota Motor Corp | 半導体装置 |
JP2014216459A (ja) * | 2013-04-25 | 2014-11-17 | 三菱電機株式会社 | 半導体装置 |
JP2015126119A (ja) * | 2013-12-26 | 2015-07-06 | トヨタ自動車株式会社 | 半導体装置及び半導体装置の製造方法 |
Also Published As
Publication number | Publication date |
---|---|
CN105702642A (zh) | 2016-06-22 |
US20160172266A1 (en) | 2016-06-16 |
US9502326B2 (en) | 2016-11-22 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2016115704A (ja) | 半導体装置 | |
US9887154B2 (en) | Semiconductor device and method of manufacturing the semiconductor device | |
US10170433B2 (en) | Insulated circuit board, power module and power unit | |
JP6266747B2 (ja) | 液密な接点スリーブ | |
JP6726821B2 (ja) | 半導体装置の製造方法 | |
US10347551B2 (en) | Semiconductor package | |
KR20110102199A (ko) | 반도체 장치 및 그 제조 방법 | |
US9633918B2 (en) | Semiconductor device | |
US9997484B2 (en) | Semiconductor device and manufacturing method of the same | |
KR20190005736A (ko) | 반도체 모듈 | |
US9064856B1 (en) | Flip-chip LED component built therein with a zener chip | |
KR20150032497A (ko) | 반도체 장치 | |
JP2020096009A (ja) | 半導体装置 | |
JP2016146457A (ja) | 半導体装置およびその製造方法 | |
US11581232B2 (en) | Semiconductor device with a dielectric between portions | |
US9245831B1 (en) | Top-exposed semiconductor package and the manufacturing method | |
JPWO2019229829A1 (ja) | 半導体モジュール | |
JP6743439B2 (ja) | 半導体装置および半導体装置の製造方法 | |
JP5880331B2 (ja) | 半導体装置 | |
JP5256177B2 (ja) | 半導体パッケージ | |
KR20160047277A (ko) | 반도체 패키지 및 그의 제조 방법 | |
WO2015111376A1 (ja) | モールドパッケージ | |
KR101469195B1 (ko) | Led 패키지 | |
US20230197545A1 (en) | Semiconductor device with a dielectric between portions | |
JP2019009280A (ja) | 半導体装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20170123 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20170131 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20170725 |