Nothing Special   »   [go: up one dir, main page]

JP2016029698A - 接続体、及び接続体の製造方法 - Google Patents

接続体、及び接続体の製造方法 Download PDF

Info

Publication number
JP2016029698A
JP2016029698A JP2014242270A JP2014242270A JP2016029698A JP 2016029698 A JP2016029698 A JP 2016029698A JP 2014242270 A JP2014242270 A JP 2014242270A JP 2014242270 A JP2014242270 A JP 2014242270A JP 2016029698 A JP2016029698 A JP 2016029698A
Authority
JP
Japan
Prior art keywords
output
bump
distance
bumps
terminal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2014242270A
Other languages
English (en)
Inventor
怜司 塚尾
Satoshi Tsukao
怜司 塚尾
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Dexerials Corp
Original Assignee
Dexerials Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Dexerials Corp filed Critical Dexerials Corp
Priority to JP2014242270A priority Critical patent/JP2016029698A/ja
Priority to KR1020237000997A priority patent/KR102637835B1/ko
Priority to KR1020167033437A priority patent/KR20170033266A/ko
Priority to TW104123628A priority patent/TWI663697B/zh
Priority to PCT/JP2015/070884 priority patent/WO2016013593A1/ja
Priority to CN201580035591.9A priority patent/CN106664804A/zh
Priority to US15/324,759 priority patent/US10373927B2/en
Priority to CN202110417525.5A priority patent/CN113079637A/zh
Publication of JP2016029698A publication Critical patent/JP2016029698A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/17—Structure, shape, material or disposition of the bump connectors after the connecting process of a plurality of bump connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L24/80 - H01L24/90
    • H01L24/92—Specific sequence of method steps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01R—ELECTRICALLY-CONDUCTIVE CONNECTIONS; STRUCTURAL ASSOCIATIONS OF A PLURALITY OF MUTUALLY-INSULATED ELECTRICAL CONNECTING ELEMENTS; COUPLING DEVICES; CURRENT COLLECTORS
    • H01R11/00—Individual connecting elements providing two or more spaced connecting locations for conductive members which are, or may be, thereby interconnected, e.g. end pieces for wires or cables supported by the wire or cable and having means for facilitating electrical connection to some other wire, terminal, or conductive member, blocks of binding posts
    • H01R11/01—Individual connecting elements providing two or more spaced connecting locations for conductive members which are, or may be, thereby interconnected, e.g. end pieces for wires or cables supported by the wire or cable and having means for facilitating electrical connection to some other wire, terminal, or conductive member, blocks of binding posts characterised by the form or arrangement of the conductive interconnection between the connecting locations
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/321—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by conductive adhesives
    • H05K3/323—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by conductive adhesives by applying an anisotropic conductive adhesive layer over an array of pads
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1345—Conductors connecting electrodes to cell terminals
    • G02F1/13458—Terminal pads
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F2202/00—Materials and properties
    • G02F2202/28—Adhesive materials or arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10—Measuring as part of the manufacturing process
    • H01L22/14—Measuring as part of the manufacturing process for electrical parameters, e.g. resistance, deep-levels, CV, diffusions by electrical means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1301—Shape
    • H01L2224/13012—Shape in top view
    • H01L2224/13013—Shape in top view being rectangular or square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1301—Shape
    • H01L2224/13016—Shape in side view
    • H01L2224/13017—Shape in side view being non uniform along the bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1301—Shape
    • H01L2224/13016—Shape in side view
    • H01L2224/13018—Shape in side view comprising protrusions or indentations
    • H01L2224/13019—Shape in side view comprising protrusions or indentations at the bonding interface of the bump connector, i.e. on the surface of the bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13144—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13147—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H01L2224/1401—Structure
    • H01L2224/1403—Bump connectors having different sizes, e.g. different diameters, heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H01L2224/141—Disposition
    • H01L2224/1412—Layout
    • H01L2224/1413—Square or rectangular array
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/1601—Structure
    • H01L2224/16012—Structure relative to the bonding area, e.g. bond pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29199—Material of the matrix
    • H01L2224/2929—Material of the matrix with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29299—Base material
    • H01L2224/293—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29301—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/29311—Tin [Sn] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29299—Base material
    • H01L2224/293—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29301—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/29316—Lead [Pb] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29299—Base material
    • H01L2224/293—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29317—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/29324—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29299—Base material
    • H01L2224/293—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29338—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/29339—Silver [Ag] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29299—Base material
    • H01L2224/293—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29338—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/29344—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29299—Base material
    • H01L2224/293—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29338—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/29357—Cobalt [Co] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29299—Base material
    • H01L2224/293—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29363—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/29371—Chromium [Cr] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29499—Shape or distribution of the fillers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/7525—Means for applying energy, e.g. heating means
    • H01L2224/75252—Means for applying energy, e.g. heating means in the upper part of the bonding apparatus, e.g. in the bonding head
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/757—Means for aligning
    • H01L2224/75753—Means for optical alignment, e.g. sensors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/759—Means for monitoring the connection process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8112—Aligning
    • H01L2224/81121—Active alignment, i.e. by apparatus steering, e.g. optical alignment using marks or sensors
    • H01L2224/81132—Active alignment, i.e. by apparatus steering, e.g. optical alignment using marks or sensors using marks formed outside the semiconductor or solid-state body, i.e. "off-chip"
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8112—Aligning
    • H01L2224/81136—Aligning involving guiding structures, e.g. spacers or supporting members
    • H01L2224/81138—Aligning involving guiding structures, e.g. spacers or supporting members the guiding structures being at least partially left in the finished device
    • H01L2224/81141—Guiding structures both on and outside the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8119—Arrangement of the bump connectors prior to mounting
    • H01L2224/81191—Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed only on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/812—Applying energy for connecting
    • H01L2224/81201—Compression bonding
    • H01L2224/81203—Thermocompression bonding, e.g. diffusion bonding, pressure joining, thermocompression welding or solid-state welding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/819—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector with the bump connector not providing any mechanical bonding
    • H01L2224/81901—Pressing the bump connector against the bonding areas by means of another connector
    • H01L2224/81903—Pressing the bump connector against the bonding areas by means of another connector by means of a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8312—Aligning
    • H01L2224/83121—Active alignment, i.e. by apparatus steering, e.g. optical alignment using marks or sensors
    • H01L2224/8313—Active alignment, i.e. by apparatus steering, e.g. optical alignment using marks or sensors using marks formed on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8312—Aligning
    • H01L2224/83121—Active alignment, i.e. by apparatus steering, e.g. optical alignment using marks or sensors
    • H01L2224/83132—Active alignment, i.e. by apparatus steering, e.g. optical alignment using marks or sensors using marks formed outside the semiconductor or solid-state body, i.e. "off-chip"
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83192—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/832—Applying energy for connecting
    • H01L2224/83201—Compression bonding
    • H01L2224/83203—Thermocompression bonding, e.g. diffusion bonding, pressure joining, thermocompression welding or solid-state welding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8385—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H01L2224/83851—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester being an anisotropic conductive adhesive
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/921—Connecting a surface with connectors of different types
    • H01L2224/9211—Parallel connecting processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies
    • H01L24/75—Apparatus for connecting with bump connectors or layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H01L2924/141—Analog devices
    • H01L2924/1426—Driver
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H01L2924/3511—Warping
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01R—ELECTRICALLY-CONDUCTIVE CONNECTIONS; STRUCTURAL ASSOCIATIONS OF A PLURALITY OF MUTUALLY-INSULATED ELECTRICAL CONNECTING ELEMENTS; COUPLING DEVICES; CURRENT COLLECTORS
    • H01R12/00—Structural associations of a plurality of mutually-insulated electrical connecting elements, specially adapted for printed circuits, e.g. printed circuit boards [PCB], flat or ribbon cables, or like generally planar structures, e.g. terminal strips, terminal blocks; Coupling devices specially adapted for printed circuits, flat or ribbon cables, or like generally planar structures; Terminals specially adapted for contact with, or insertion into, printed circuits, flat or ribbon cables, or like generally planar structures
    • H01R12/70—Coupling devices
    • H01R12/7076—Coupling devices for connection between PCB and component, e.g. display
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01R—ELECTRICALLY-CONDUCTIVE CONNECTIONS; STRUCTURAL ASSOCIATIONS OF A PLURALITY OF MUTUALLY-INSULATED ELECTRICAL CONNECTING ELEMENTS; COUPLING DEVICES; CURRENT COLLECTORS
    • H01R13/00—Details of coupling devices of the kinds covered by groups H01R12/70 or H01R24/00 - H01R33/00
    • H01R13/02—Contact members
    • H01R13/22—Contacts for co-operating by abutting
    • H01R13/24—Contacts for co-operating by abutting resilient; resiliently-mounted
    • H01R13/2407—Contacts for co-operating by abutting resilient; resiliently-mounted characterized by the resilient means
    • H01R13/2414—Contacts for co-operating by abutting resilient; resiliently-mounted characterized by the resilient means conductive elastomers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01R—ELECTRICALLY-CONDUCTIVE CONNECTIONS; STRUCTURAL ASSOCIATIONS OF A PLURALITY OF MUTUALLY-INSULATED ELECTRICAL CONNECTING ELEMENTS; COUPLING DEVICES; CURRENT COLLECTORS
    • H01R4/00—Electrically-conductive connections between two or more conductive members in direct contact, i.e. touching one another; Means for effecting or maintaining such contact; Electrically-conductive connections having two or more spaced connecting locations for conductors and using contact members penetrating insulation
    • H01R4/04—Electrically-conductive connections between two or more conductive members in direct contact, i.e. touching one another; Means for effecting or maintaining such contact; Electrically-conductive connections having two or more spaced connecting locations for conductors and using contact members penetrating insulation using electrically conductive adhesives
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/111—Pads for surface mounting, e.g. lay-out
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/02—Fillers; Particles; Fibers; Reinforcement materials
    • H05K2201/0203—Fillers and particles
    • H05K2201/0263—Details about a collection of particles
    • H05K2201/0269—Non-uniform distribution or concentration of particles
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09372—Pads and lands
    • H05K2201/09409—Multiple rows of pads, lands, terminals or dummy patterns; Multiple rows of mounted components

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Geometry (AREA)
  • Wire Bonding (AREA)
  • Liquid Crystal (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)

Abstract

【課題】バンプと電極との間で導電性粒子が適度に押しつぶされているか否か容易に判定する。【解決手段】複数の端子２１が配列された端子列２２が端子２１の配列方向と直交する幅方向に複数並列された回路基板１２と、複数の端子列２２に応じて、複数のバンプ２５が配列されたバンプ列２６がバンプ２５の配列方向と直交する幅方向に複数並列された電子部品１８とを備え、導電性粒子４が配列された異方性導電接着剤１を介して回路基板１２上に電子部品１８が接続された接続体１において、回路基板１２及び電子部品１８の各外側に配列された相対向する端子２１とバンプ２５の距離が、各内側に配列された相対向する端子２１とバンプ２５の距離よりも大きい。【選択図】図４

Description

本発明は、電子部品と回路基板とが接続された接続体に関し、特に導電性粒子を含有する接着剤を介して電子部品が回路基板に接続された接続体、及び接続体の製造方法に関する。
従来から、テレビやＰＣモニタ、携帯電話やスマートホン、携帯型ゲーム機、タブレット端末やウェアラブル端末、あるいは車載用モニタ等の各種表示手段として、液晶表示装置や有機ＥＬパネルが用いられている。近年、このような表示装置においては、ファインピッチ化、軽量薄型化等の観点から、異方性導電フィルム（ＡＣＦ：Anisotropic Conductive Film）を用いて、駆動用ＩＣを直接表示パネルのガラス基板上に実装する工法や、駆動回路等が形成されたフレキシブル基板を直接ガラス基板に実装する工法が採用されている。
ＩＣやフレキシブル基板が実装されるガラス基板には、ＩＴＯ（酸化インジウムスズ）等からなる透明電極が複数形成され、この透明電極上にＩＣやフレキシブル基板等の電子部品が接続される。ガラス基板に接続される電子部品は、実装面に、透明電極に対応して複数の電極端子が形成され、異方性導電フィルムを介してガラス基板上に熱圧着されることにより、電極端子と透明電極とが接続される。
異方性導電フィルムは、バインダー樹脂に導電性粒子を混ぜ込んでフィルム状としたもので、２つの導体間で加熱圧着されることにより導電性粒子で導体間の電気的導通がとられ、バインダー樹脂にて導体間の機械的接続が保持される。異方性導電フィルムを構成する接着剤としては、通常、信頼性の高い熱硬化性のバインダー樹脂が用いられるが、光硬化性のバインダー樹脂又は光熱併用型のバインダー樹脂であってもよい。
このような異方性導電フィルムを介して電子部品を透明電極へ接続する場合は、先ず、ガラス基板の透明電極上に異方性導電フィルムを仮圧着手段によって仮貼りする。続いて、異方性導電フィルムを介してガラス基板上に電子部品を搭載し仮接続体を形成した後、熱圧着ヘッド等の熱圧着手段によって電子部品を異方性導電フィルムとともに透明電極側へ加熱押圧する。この熱圧着ヘッドによる加熱によって、異方性導電フィルムは熱硬化反応を起こし、これにより電子部品が透明電極上に接着される。
特許第４７８９７３８号公報 特開２００４−２１４３７４号公報 特開２００５−２０３７５８号公報
この種のＣＯＧ接続に用いられるＩＣチップ５０は、例えば図１０（Ａ）に示すように、ガラス基板５６への実装面に、一方の側縁５０ａに沿って入力バンプ５１が一列で配列された入力バンプ領域５２が形成され、一方の側縁５０ａと対向する他方の側縁５０ｂに沿って出力バンプ５３が二列の千鳥状に配列された出力バンプ領域５４が設けられている。バンプ配列はＩＣチップの種類によって様々であるが、一般にバンプ付きＩＣチップは、入力バンプ５１の数よりも出力バンプ５３の数が多く、入力バンプ領域５２の面積よりも出力バンプ領域５４の面積が広くなり、また入力バンプ５１の形状が出力バンプ５３の形状よりも大きく形成されている。
また、バンプ付きＩＣチップ５０は、対向する一対の側縁の一方側に入力バンプ５１が形成され、他方側に出力バンプ５３が形成されることにより離間し、中央部にバンプが形成されていない領域がある。
また、ＩＣチップ５０は、入力バンプ５１と出力バンプ５３との各バンプ配列及び大きさが異なり、実装面において非対称に配置されている。そして、例えばスマートホン等の各種液晶表示パネルに用いられる駆動用ＩＣ等のＩＣチップにおいては、高画素化が進むにつれて各画素に対応した出力信号も増え、出力バンプも増加する傾向にあり、一方の側縁に形成されている入力バンプ５１が一列で配列されているのに対し、他方の側縁に形成される出力バンプ５３は２列又は３列以上に配列される設計も提案されている。
さらに、近年のスマートホンやタブレット端末、ウェアラブル端末等のモバイル機器の小型化、薄型化の進展に伴い、ＩＣチップ５０も幅広かつ薄型に設計され、入出力バンプ間の領域が広がることから、面方向の押圧に対してバンプ間領域が変形しやすい。
このため、図１０（Ｂ）に示すように、ＩＣチップ５０は、回路基板５６に接続する際に熱圧着ヘッド５８によって加熱押圧されると、入力バンプ５１や出力バンプ５３が形成されていない中央のバンプ間領域において異方性導電フィルム５５のバインダー樹脂の排除が進み、撓みが生じる（図１１）。その結果、ＩＣチップ５０は、基板の外側縁に形成されている出力バンプ５３ｂが基板の内側に形成されている出力バンプ５３ａに比して、ガラス基板５６の透明電極５７から浮いた状態となり、導電性粒子６０への押圧力が弱まり、接続不良となる恐れが生じる。
そこで、生産性を向上する観点から、接続後における検査工程により、ＩＣチップ５０の入出力バンプ５１，５３とガラス基板５６の透明電極５７によって導電性粒子６０が押しつぶされていることにより導通性が確保されていることを確認することも行われている。ここで、接続後の検査としては、透明電極５７に現れる導電性粒子６０の圧痕をガラス基板５６の裏面から観察する外観検査により行われることがある。
しかし、圧痕の良否は、人間の目視による官能評価であり、判断基準としての曖昧さを内在している他、導電性粒子６０が存在しない周辺部位との比較で行うことから、バンプと透明電極５７との間で導電性粒子６０が重なっていたり、透明電極５７の面内方向に導電性粒子６０が連続して接触ないしは過度に近接していると、圧痕と周辺部位との識別、すなわちコントラストや色味に影響し視認性が落ちてしまい、迅速かつ的確な外観検査を行うことができない恐れもある。
そこで、本発明は、ＩＣチップの外側縁に形成されたバンプとＩＣチップが実装される回路基板の電極との間で導電性粒子が適度に押しつぶされ良好な導通性を確保しているか否かを、ＩＣチップの内側に形成されたバンプと回路基板の電極における押し込みとの対比において容易に判定することができる接続体、及び接続体の製造方法を提供することを目的とする。
上述した課題を解決するために、本発明に係る接続体は、複数の端子が配列された端子列が上記端子の配列方向と直交する幅方向に複数並列された回路基板と、上記複数の端子列に応じて、複数のバンプが配列されたバンプ列が上記バンプの配列方向と直交する幅方向に複数並列された電子部品とを備え、導電性粒子が配列された異方性導電接着剤を介して上記回路基板上に上記電子部品が接続された接続体において、上記回路基板及び上記電子部品の各外側に配列された相対向する端子とバンプの距離が、上記回路基板及び上記電子部品の各内側に配列された相対向する端子とバンプの距離よりも大きいものである。
また、本発明に係る接続体の製造方法は、複数の端子が配列された端子列が幅方向に複数並列された回路基板と、上記複数の端子列に応じて、複数のバンプが配列されたバンプ列が幅方向に複数並列された電子部品とを備え、導電性粒子が配列された異方性導電接着剤を介して上記回路基板上に上記電子部品を搭載し、上記電子部品を押圧するとともに上記異方性導電接着剤を硬化させる接続体の製造方法において、上記回路基板及び上記電子部品の各外側に配列された相対向する端子とバンプの距離が、上記回路基板及び上記電子部品の各内側に配列された相対向する端子とバンプの距離よりも大きいものである。
本発明によれば、導電性粒子が配列された異方性導電接着剤を介して回路基板上に電子部品が接続されているため、回路基板及び電子部品の各外側に配列された相対向する端子とバンプの距離が、回路基板及び電子部品の各内側に配列された相対向する端子とバンプの距離よりも大きくなった場合にも、各内側に配列された第１の出力端子２１ａと第１の出力バンプ２５ａの距離に対して所定の範囲内に抑えられている。したがって、本発明によれば、外側に配列された端子とバンプとの間においても、内側に配列された端子とバンプの間と同様に良好な導通性を確保することができる。
図１は、接続体の一例として示す液晶表示パネルの断面図である。 図２は、透明基板の裏面から見た入出力端子に現れる圧痕の状態を示す底面図である。 図３は、液晶駆動用ＩＣと透明基板との接続工程を示す断面図である。 図４は、液晶駆動用ＩＣの電極端子（バンプ）及び端子間スペースを示す平面図である。 図５は、異方性導電フィルムを示す断面図である。 図６は、導電性粒子が格子状に規則配列された異方性導電フィルムを示す平面図である。 図７は、実施例に係る評価用ＩＣのバンプと端子の距離の測定位置を示す平面図である。 図８は、実施例に係る評価用ＩＣのバンプと端子の距離の測定位置を示す断面図である。 図９（Ａ）〜（Ｃ）は、凹凸部が形成されたバンプのみを抜き出して示す断面図である。 図１０（Ａ）は液晶駆動用ＩＣの平面図であり、図１０（Ｂ）は接続工程を示す断面図である。 図１１は、液晶駆動用ＩＣに反りが生じた状態を示す断面図である。
以下、本発明が適用された接続体、及び接続体の製造方法について、図面を参照しながら詳細に説明する。なお、本発明は、以下の実施形態のみに限定されるものではなく、本発明の要旨を逸脱しない範囲内において種々の変更が可能であることは勿論である。また、図面は模式的なものであり、各寸法の比率等は現実のものとは異なることがある。具体的な寸法等は以下の説明を参酌して判断すべきものである。また、図面相互間においても互いの寸法の関係や比率が異なる部分が含まれていることは勿論である。
［液晶表示パネル］
以下では、本発明が適用された接続体として、ガラス基板に、電子部品として液晶駆動用のＩＣチップが実装された液晶表示パネルを例に説明する。この液晶表示パネル１０は、図１に示すように、ガラス基板等からなる二枚の透明基板１１，１２が対向配置され、これら透明基板１１，１２が枠状のシール１３によって互いに貼り合わされている。そして、液晶表示パネル１０は、透明基板１１，１２によって囲繞された空間内に液晶１４が封入されることによりパネル表示部１５が形成されている。
透明基板１１，１２は、互いに対向する両内側表面に、ＩＴＯ（酸化インジウムスズ）等からなる縞状の一対の透明電極１６，１７が、互いに交差するように形成されている。そして、両透明電極１６，１７は、これら両透明電極１６，１７の当該交差部位によって液晶表示の最小単位としての画素が構成されるようになっている。
両透明基板１１，１２のうち、一方の透明基板１２は、他方の透明基板１１よりも平面寸法が大きく形成されており、この大きく形成された透明基板１２の縁部１２ａには、電子部品として液晶駆動用ＩＣ１８が実装される実装部２７が設けられている。なお、実装部２７には、図２、図３に示すように、透明電極１７の複数の入力端子１９が配列された入力端子列２０及び複数の出力端子２１が配列された出力端子列２２、液晶駆動用ＩＣ１８に設けられたＩＣ側アライメントマーク３２と重畳させる基板側アライメントマーク３１が形成されている。
実装部２７は、例えば、一つの入力端子列２０が形成された第１の端子領域２７ａと、出力端子２１の配列方向と直交する幅方向に並列する２つの出力端子列２２ａ，２２ｂが形成された第２の端子領域２７ｂとを有する。出力端子２１及び出力端子列２２は、内側すなわち入力端子列２０側に第１の出力端子２１ａが配列された第１の出力端子列２２ａと、外側すなわち実装部２７の外縁側に第２の出力端子２１ｂが配列された第２の出力端子列２２ｂとを有する。
液晶駆動用ＩＣ１８は、画素に対して液晶駆動電圧を選択的に印加することにより、液晶の配向を部分的に変化させて所定の液晶表示を行うことができるようになっている。また、図３、図４に示すように、液晶駆動用ＩＣ１８は、透明基板１２への実装面１８ａに、透明電極１７の入力端子１９と導通接続される複数の入力バンプ２３が配列された入力バンプ列２４と、透明電極１７の出力端子２１と導通接続される複数の出力バンプ２５が配列された出力バンプ列２６が形成されている。入力バンプ２３及び出力バンプ２５は、例えば銅バンプや金バンプ、あるいは銅バンプに金メッキを施したもの等が好適に用いられる。
液晶駆動用ＩＣ１８は、例えば、入力バンプ２３が実装面１８ａの一方の側縁に沿って一列で配列された第１のバンプ領域１８ｂと、出力バンプ２５の配列方向と直交する幅方向に並列する２つの出力バンプ列２６ａ，２６ｂが形成された第２のバンプ領域１８ｃとを有する。出力バンプ２５及び出力バンプ列２６は、内側すなわち入力バンプ列２４側に第１の出力バンプ２５ａが配列された第１の出力バンプ列２６ａと、外側すなわち実装面１８ａの外縁側に第２の出力バンプ２５ｂが配列された第２の出力バンプ列２６ｂとを有する。
第１、第２の出力バンプ２５ａ，２５ｂは、一方の側縁と対向する他方の側縁に沿って複数列で千鳥状に配列されている。入出力バンプ２３，２５と、透明基板１２の実装部２７に設けられている入出力端子１９，２１とは、それぞれ同数かつ同ピッチで形成され、透明基板１２と液晶駆動用ＩＣ１８とが位置合わせされて接続されることにより、接続される。
なお、第１、第２のバンプ領域１８ｂ，１８ｃにおける入出力バンプ列２４，２６の配列は、図４に示す以外にも、実装面１８ａの一方の側縁に入力バンプ列２４が一又は複数列で配列され、他方の側縁に出力バンプ列２６が一又は複数列で配列されるいずれの構成であってもよい。また、入出力バンプ列２４，２６は、一列配列の入出力バンプ２３，２５の一部が複数列となってもよく、複数配列の入出力バンプ２３，２５の一部が一列となってもよい。さらに、入出力バンプ列２４，２６は、複数列の各入出力バンプ２３，２５の配列が平行且つ隣接するバンプ同士が並列するストレート配列で形成されてもよく、あるいは複数列の各入出力バンプ２３，２５の配列が平行且つ隣接するバンプ同士が均等にズレる千鳥配列で形成されてもよい。
また、液晶駆動用ＩＣ１８は、ＩＣ基板の長辺に沿って入出力バンプ２３，２５を配列させるとともに、ＩＣ基板の短辺に沿ってサイドバンプを形成してもよい。なお、入出力バンプ２３，２５は、同一寸法で形成してもよく、異なる寸法で形成してもよい。また、入出力バンプ列２４，２６は、同一寸法で形成された入出力バンプ２３，２５が対称又は非対称に配列されてもよく、異なる寸法で形成された入出力バンプ２３，２５が非対称に配列されてもよい。
なお、近年の液晶表示装置その他の電子機器の小型化、高機能化に伴い、液晶駆動用ＩＣ１８等の電子部品も小型化、低背化が求められ、入出力バンプ２３，２５もその高さが低くなっている（例えば６〜１５μｍ）。
また、液晶駆動用ＩＣ１８は、実装面１８ａに、基板側アライメントマーク３１と重畳させることにより、透明基板１２に対するアライメントを行うＩＣ側アライメントマーク３２が形成されている。なお、透明基板１２の透明電極１７の配線ピッチや液晶駆動用ＩＣ１８の入出力バンプ２３，２５のファインピッチ化が進んでいることから、液晶駆動用ＩＣ１８と透明基板１２とは、高精度のアライメント調整が求められている。
基板側アライメントマーク３１及びＩＣ側アライメントマーク３２は、組み合わされることにより透明基板１２と液晶駆動用ＩＣ１８とのアライメントが取れる種々のマークを用いることができる。
実装部２７に形成されている透明電極１７の入出力端子１９，２１上には、回路接続用接着剤として異方性導電フィルム１を用いて液晶駆動用ＩＣ１８が接続される。異方性導電フィルム１は、導電性粒子４を含有しており、液晶駆動用ＩＣ１８の入出力バンプ２３，２５と透明基板１２の実装部２７に形成された透明電極１７の入出力端子１９，２１とを、導電性粒子４を介して電気的に接続させるものである。この異方性導電フィルム１は、熱圧着ヘッド３３によって熱圧着されることによりバインダー樹脂が流動化して導電性粒子４が入出力端子１９，２１と液晶駆動用ＩＣ１８の入出力バンプ２３，２５との間で押し潰され、この状態でバインダー樹脂が硬化する。これにより、異方性導電フィルム１は、透明基板１２と液晶駆動用ＩＣ１８とを電気的、機械的に接続する。
また、両透明電極１６，１７上には、所定のラビング処理が施された配向膜２８が形成されており、この配向膜２８によって液晶分子の初期配向が規制されるようになっている。さらに、両透明基板１１，１２の外側には、一対の偏光板２９ａ，２９ｂが配設されており、これら両偏光板２９ａ，２９ｂによってバックライト等の光源（図示せず）からの透過光の振動方向が規制されるようになっている。
［異方性導電フィルム］
次いで、異方性導電フィルム１について説明する。異方性導電フィルム（ＡＣＦ：Anisotropic Conductive Film）１は、図５に示すように、通常、基材となる剥離フィルム２上に導電性粒子４を含有するバインダー樹脂層（接着剤層）３が形成されたものである。異方性導電フィルム１は、熱硬化型あるいは紫外線等の光硬化型の接着剤であり、液晶表示パネル１０の透明基板１２の入出力端子１９，２１が形成された実装部２７に貼着されるとともに液晶駆動用ＩＣ１８が搭載され、熱圧着ヘッド３３により熱加圧されることにより流動化して導電性粒子４が相対向する透明電極１７の入出力端子１９，２１と液晶駆動用ＩＣ１８の入出力バンプ２３，２５との間で押し潰され、加熱あるいは紫外線照射により、導電性粒子が押し潰された状態で硬化する。これにより、異方性導電フィルム１は、透明基板１２と液晶駆動用ＩＣ１８とを接続し、導通させることができる。
また、異方性導電フィルム１は、膜形成樹脂、熱硬化性樹脂、潜在性硬化剤、シランカップリング剤等を含有する通常のバインダー樹脂層３に導電性粒子４が所定のパターンで規則的に配列されている。
バインダー樹脂層３を支持する剥離フィルム２は、例えば、ＰＥＴ（Poly Ethylene Terephthalate）、ＯＰＰ（Oriented Polypropylene）、ＰＭＰ（Poly-4-methylpentene-1）、ＰＴＦＥ（Polytetrafluoroethylene）等にシリコーン等の剥離剤を塗布してなり、異方性導電フィルム１の乾燥を防ぐとともに、異方性導電フィルム１の形状を維持する。
バインダー樹脂層３に含有される膜形成樹脂としては、平均分子量が１００００〜８００００程度の樹脂が好ましい。膜形成樹脂としては、エポキシ樹脂、変形エポキシ樹脂、ウレタン樹脂、フェノキシ樹脂等の各種の樹脂が挙げられる。中でも、膜形成状態、接続信頼性等の観点からフェノキシ樹脂が特に好ましい。
熱硬化性樹脂としては、特に限定されず、例えば、市販のエポキシ樹脂、アクリル樹脂等が挙げられる。
エポキシ樹脂としては、特に限定されないが、例えば、ナフタレン型エポキシ樹脂、ビフェニル型エポキシ樹脂、フェノールノボラック型エポキシ樹脂、ビスフェノール型エポキシ樹脂、スチルベン型エポキシ樹脂、トリフェノールメタン型エポキシ樹脂、フェノールアラルキル型エポキシ樹脂、ナフトール型エポキシ樹脂、ジシクロペンタジエン型エポキシ樹脂、トリフェニルメタン型エポキシ樹脂等が挙げられる。これらは単独でも、２種以上の組み合わせであってもよい。
アクリル樹脂としては、特に制限はなく、目的に応じてアクリル化合物、液状アクリレート等を適宜選択することができる。例えば、メチルアクリレート、エチルアクリレート、イソプロピルアクリレート、イソブチルアクリレート、エポキシアクリレート、エチレングリコールジアクリレート、ジエチレングリコールジアクリレート、トリメチロールプロパントリアクリレート、ジメチロールトリシクロデカンジアクリレート、テトラメチレングリコールテトラアクリレート、２−ヒドロキシ−１，３−ジアクリロキシプロパン、２，２−ビス[４−（アクリロキシメトキシ）フェニル]プロパン、２，２−ビス[４−（アクリロキシエトキシ）フェニル]プロパン、ジシクロペンテニルアクリレート、トリシクロデカニルアクリレート、トリス（アクリロキシエチル）イソシアヌレート、ウレタンアクリレート、エポキシアクリレート等を挙げることができる。なお、アクリレートをメタクリレートにしたものを用いることもできる。これらは、１種単独で使用してもよいし、２種以上を併用してもよい。
潜在性硬化剤としては、特に限定されないが、例えば、加熱硬化型、ＵＶ硬化型等の各種硬化剤が挙げられる。潜在性硬化剤は、通常では反応せず、熱、光、加圧等の用途に応じて選択される各種のトリガにより活性化し、反応を開始する。熱活性型潜在性硬化剤の活性化方法には、加熱による解離反応などで活性種（カチオンやアニオン、ラジカル）を生成する方法、室温付近ではエポキシ樹脂中に安定に分散しており高温でエポキシ樹脂と相溶・溶解し、硬化反応を開始する方法、モレキュラーシーブ封入タイプの硬化剤を高温で溶出して硬化反応を開始する方法、マイクロカプセルによる溶出・硬化方法等が存在する。熱活性型潜在性硬化剤としては、イミダゾール系、ヒドラジド系、三フッ化ホウ素−アミン錯体、スルホニウム塩、アミンイミド、ポリアミン塩、ジシアンジアミド等や、これらの変性物があり、これらは単独でも、２種以上の混合体であってもよい。中でも、マイクロカプセル型イミダゾール系潜在性硬化剤が好適である。
シランカップリング剤としては、特に限定されないが、例えば、エポキシ系、アミノ系、メルカプト・スルフィド系、ウレイド系等を挙げることができる。シランカップリング剤を添加することにより、有機材料と無機材料との界面における接着性が向上される。
［導電性粒子］
導電性粒子４としては、異方性導電フィルム１において使用されている公知の何れの導電性粒子を挙げることができる。導電性粒子４としては、例えば、ニッケル、鉄、銅、アルミニウム、錫、鉛、クロム、コバルト、銀、金等の各種金属や金属合金の粒子、金属酸化物、カーボン、グラファイト、ガラス、セラミック、プラスチック等の粒子の表面に金属をコートしたもの、或いは、これらの粒子の表面に更に絶縁薄膜をコートしたもの等が挙げられる。樹脂粒子の表面に金属をコートしたものである場合、樹脂粒子としては、例えば、エポキシ樹脂、フェノール樹脂、アクリル樹脂、アクリロニトリル・スチレン（ＡＳ）樹脂、ベンゾグアナミン樹脂、ジビニルベンゼン系樹脂、スチレン系樹脂等の粒子を挙げることができる。導電性粒子４の大きさは１〜１０μｍが好ましいが、本発明はこれに限定されるものではない。
［導電性粒子の規則配列］
異方性導電フィルム１は、導電性粒子４が平面視において所定の配列パターンで規則的に配列され、例えば図６に示すように、格子状に配列される。後述するように、導電性粒子４が平面視において規則的に配列された異方性導電フィルム１を用いることにより、透明基板１２の実装部２７及び液晶駆動用ＩＣ１８の実装面１８ａの各外側に配列された相対向する第２の出力端子２１ｂと第２の出力バンプ２５ｂの距離が、内側に配列された相対向する第１の出力端子２１ａと第１の出力バンプ２５ａの距離に対して１３０％以内となり、導電性粒子４がランダムに分散されている異方性導電フィルムを用いた場合に比して、外側に配列された第２の出力端子２１ｂと第２の出力バンプ２５ｂとの距離が狭く、良好な導通性を有する。
また、異方性導電フィルム１は、平面視において規則的に配列されることにより、導電性粒子４がランダムに分散されている場合に比して、液晶駆動用ＩＣ１８の隣接する入出力バンプ２３，２５間のスペース３５がファインピッチ化し端子間面積が狭小化するとともに、導電性粒子４が高密度に充填されていても、液晶駆動用ＩＣ１８の接続工程において、導電性粒子４の凝集体による入出力バンプ２３，２５間のスペース３５におけるバンプ間ショートを防止することができる。
また、異方性導電フィルム１は、導電性粒子４が規則的に配列されることにより、バインダー樹脂層３に高密度に充填した場合にも、導電性粒子４の凝集による疎密の発生が防止されている。したがって、異方性導電フィルム１によれば、ファインピッチ化された入出力端子１９，２１や入出力バンプ２３，２５においても導電性粒子４を捕捉することができる。導電性粒子４の配列パターンは、任意に設定することができる。
このような異方性導電フィルム１は、例えば、延伸可能なシート上に粘着剤を塗布し、その上に導電性粒子４を単層配列した後、当該シートを、所望の延伸倍率で延伸させる方法、導電性粒子４を基板上に所定の配列パターンに整列させた後、剥離フィルム２に支持されたバインダー樹脂層３に導電性粒子４を転写する方法、あるいは剥離フィルム２に支持されたバインダー樹脂層３上に、配列パターンに応じた開口部が設けられた配列板を介して導電性粒子４を供給する方法等により製造することができる。
なお、異方性導電フィルム１の形状は、特に限定されないが、例えば、図５に示すように、巻取リール６に巻回可能な長尺テープ形状とし、所定の長さだけカットして使用することができる。
また、上述の実施の形態では、異方性導電フィルム１として、バインダー樹脂層３に導電性粒子４を規則配列した熱硬化性樹脂組成物をフィルム状に成形した接着フィルムを例に説明したが、本発明に係る接着剤は、これに限定されず、例えばバインダー樹脂３のみからなる絶縁性接着剤層と導電性粒子４を規則配列したバインダー樹脂３からなる導電性粒子含有層とを積層した構成とすることができる。また、異方性導電フィルム１は、導電性粒子４が平面視で規則配列されていれば、図５に示すように単層配列されている他、複数のバインダー樹脂層３にわたって導電性粒子４が配列されるとともに平面視において規則配列されるものでもよい。また、異方性導電フィルム１は、多層構成の少なくとも一つの層内で、所定距離で単一に分散されたものでもよい。
［導電性粒子含有層の高粘度］
また、異方性導電フィルム１は、バインダー樹脂３のみからなる絶縁性接着剤層と導電性粒子４を規則配列したバインダー樹脂３からなる導電性粒子含有層とを積層した構成において、導電性粒子含有層が、絶縁性接着剤層よりも粘度が高いものとしてもよい。
粘度の高いバインダー樹脂３に導電性粒子４が規則配列されることにより、熱圧着ヘッド３３によって加熱押圧された際にも、導電性粒子含有層におけるバインダー樹脂３の流動を抑え、これにより導電性粒子４の凝集や疎密の発生を抑える。したがって、液晶駆動用ＩＣ１８及び透明基板１２は、内側の端子列及びバンプ列のみならず、外側の端子列及びバンプ列においても、良好な端子とバンプの距離となる。
［接続工程］
次いで、透明基板１２に液晶駆動用ＩＣ１８を接続する接続工程について説明する。先ず、透明基板１２の入出力端子１９，２１が形成された実装部２７上に異方性導電フィルム１を仮貼りする。次いで、この透明基板１２を接続装置のステージ上に載置し、透明基板１２の実装部２７上に異方性導電フィルム１を介して液晶駆動用ＩＣ１８を配置する。
次いで、バインダー樹脂層３を硬化させる所定の温度に加熱された熱圧着ヘッド３３によって、所定の圧力、時間で液晶駆動用ＩＣ１８上から熱加圧する。これにより、異方性導電フィルム１のバインダー樹脂層３は流動性を示し、液晶駆動用ＩＣ１８の実装面１８ａと透明基板１２の実装部２７の間から流出するとともに、バインダー樹脂層３中の導電性粒子４は、液晶駆動用ＩＣ１８の入出力バンプ２３，２５と透明基板１２の入出力端子１９，２１との間に挟持されて押し潰される。
その結果、入出力バンプ２３，２５と入出力端子１９，２１との間で導電性粒子４を挟持することにより電気的に接続され、この状態で熱圧着ヘッド３３によって加熱されたバインダー樹脂が硬化する。これにより、液晶駆動用ＩＣ１８の入出力バンプ２３，２５と透明基板１２に形成された入出力端子１９，２１との間で導通性を確保された液晶表示パネル１０を製造することができる。なお、入出力バンプ２３，２５と入出力端子１９，２１との間で挟持された導電性粒子４の押圧痕が、入出力端子１９，２１内において圧痕として現れ、図２に示すように、透明基板１２の裏面から観察可能となる。
入出力バンプ２３，２５と入出力端子１９，２１との間にない導電性粒子４は、隣接する入出力バンプ２３，２５間のスペース３５においてバインダー樹脂に分散されており、電気的に絶縁した状態を維持している。したがって、液晶表示パネル１０は、液晶駆動用ＩＣ１８の入出力バンプ２３，２５と透明基板１２の入出力端子１９，２１との間のみで電気的導通が図られる。また、異方性導電フィルム１としては、熱硬化型に限らず、加圧接続を行うものであれば、光硬化型もしくは光熱併用型の接着剤を用いてもよい。
［端子とバンプの距離］
ここで、液晶表示パネル１は、透明基板１２の実装部２７及び液晶駆動用ＩＣ１８の実装面１８ａの各外側に配列された第２の出力端子２１ｂと第２の出力バンプ２５ｂの距離が、各内側に配列された第１の出力端子２１ａと第１の出力バンプ２５ａの距離よりも大きい。これは、液晶駆動用ＩＣ１８は、透明基板１２に接続される際に熱圧着ヘッド３３によって加熱押圧されることにより、入出力バンプ２３，２５が形成されていない中央の領域において異方性導電フィルム１のバインダー樹脂の排除が進み、入力バンプ２３及び相対的に実装面１８ａの内側に配列された第１の出力バンプ２５ａを支点に撓みが生じることによる。また、このとき、導電性粒子４がランダムに分散されている異方性導電フィルムを用いた場合には、導電性粒子４が偏在し、凝集することにより局所的に端子とバンプの距離が開くこともある。このため、外側に配列された第２の出力端子２１ｂと第２の出力バンプ２５ｂとの間で導電性粒子４が十分に圧縮されず、導通不良となる恐れがある。
この点、液晶表示パネル１は、上述したように、導電性粒子４が平面視において所定の配列パターンで規則的に配列された異方性導電フィルム１を用いて接続されているため、透明基板１２の実装部２７及び液晶駆動用ＩＣ１８の実装面１８ａの各外側に配列された第２の出力端子２１ｂと第２の出力バンプ２５ｂの距離が、各内側に配列された第１の出力端子２１ａと第１の出力バンプ２５ａの距離に対して大きくならず、多くとも１３０％以内に抑えられている。したがって、液晶表示パネル１は、外側に配列された第２の出力端子２１ｂと第２の出力バンプ２５ｂとの間においても、内側に配列された第１の出力端子２１ａと第１の出力バンプ２５ａの間と同様に良好な導通性を確保することができる。
なお、第１、第２の出力端子２１ａ，２１ｂと、第１、第２の出力バンプ２５ａ，２５ｂとの距離は、液晶駆動用ＩＣ１８が接続された後、第１、第２の出力バンプ２５ａ，２５ｂの接続箇所を切断し、その切断面より露出された第１の出力端子２１ａと第１の出力バンプ２５ａとの間、及び第２の出力端子２１ｂと第２の出力バンプ２５ｂとの間を測ることにより分かる。
また、各入出力端子１９，２１と入出力バンプ２３，２５との間の距離は、異方性導電フィルム１に含有された導電性粒子４の平均粒子径に対する割合で対比することで、使用する導電性粒子４の粒径に関わらず、導電性粒子４を圧縮することにより良好な導通性を備えるのに必要な距離を備えていることを確認できる。そのため、本明細書では、入出力端子１９，２１と入出力バンプ２３，２５との間の距離は、導電性粒子の平均粒子径に対する割合（％）で説明することとする。
［幅方向の中心］
液晶表示パネル１は、液晶駆動用ＩＣ１８の出力バンプ２５が配列された出力バンプ列２６の中心部において、外側に配列された相対向する第２の出力端子２１ｂと第２の出力バンプ２５ｂの距離が、内側に配列された相対向する第１の出力端子２１ａと第１の出力バンプ２５ａの距離の１３０％以内となることが好ましい。液晶駆動用ＩＣ１８の出力バンプ列２６の中心部は、熱圧着ヘッド３３の熱加圧面の各角部から最も離間し、第２の出力バンプ列２６ｂにおいて相対的に最も撓みが大きい箇所となる。
したがって、当該出力バンプ列２６の中心部において、外側に配列された相対向する第２の出力端子２１ｂと第２の出力バンプ２５ｂの距離が、内側に配列された相対向する第１の出力端子２１ａと第１の出力バンプ２５ａの距離の１３０％以内となることで、すべての入出力端子１９，２１と入出力バンプ２３，２５との間の距離がこれ以下となり、導電性粒子４を圧縮して良好な導通性を備えるものと考えられる。
［配列方向の両端との対比］
また、液晶表示パネル１は、透明基板１２と液晶駆動用ＩＣ１８の各外側に配列された第２の出力端子２１ｂと第２の出力バンプ２５ｂの距離Ｄoと、透明基板１２と液晶駆動用ＩＣ１８の各内側に配列された第１の出力端子２１ａと第１の出力バンプ２５ａの距離Ｄiとの割合をＤ（＝Ｄo／Ｄi）としたときに、液晶駆動用ＩＣ１８の出力バンプ２５の配列方向の両端における、透明基板１２及び液晶駆動用ＩＣ１８の各外側に配列された相対向する第２の出力端子２１ｂと第２の出力バンプ２５ｂの平均距離ｄoと、各内側に配列された相対向する第１の出力端子２１ａと第１の出力バンプ２５ａとの平均距離ｄiとの割合ｄ（＝ｄo／ｄi）の１３０％以内であることが好ましい。
液晶駆動用ＩＣ１８の出力バンプ２５の配列方向の両端部は、比較的撓みが少なく、透明基板１２及び液晶駆動用ＩＣ１８の各外側に配列された相対向する第２の出力端子２１ｂと第２の出力バンプ２５ｂとの平均距離ｄoと、各内側に配列された相対向する第１の出力端子２１ａと第１の出力バンプ２５ａとの平均距離ｄiとの割合ｄ（＝ｄo／ｄi）は、ほぼ等しく、内外にわたって良好な導通性を備える。したがって、外側と内側にそれぞれ配列された第１、第２の出力端子２１ａ，２１ｂと第１、第２の出力バンプ２５ａ，２５ｂの距離の割合Ｄが、出力バンプ２５の配列方向の両端部における上記割合ｄの１３０％以内となることで、当該第１、第２の出力端子２１ａ，２１ｂと第１、第２の出力バンプ２５ａ，２５ｂは、出力バンプ２５の配列方向の両端部における第１の出力端子２１ａ及び第１の出力バンプ２５ａ並びに第２の出力端子２１ｂ及び第２の出力バンプ２５ｂと同様に良好な導通性を備えるものと考えられる。
［幅方向の中心］
液晶表示パネル１は、液晶駆動用ＩＣ１８の出力バンプ２５が配列された出力バンプ列２６の中心部において、第２の出力端子２１ｂと第２の出力バンプ２５ｂの距離Ｄoと、透明基板１２と液晶駆動用ＩＣ１８の各内側に配列された第１の出力端子２１ａと第１の出力バンプ２５ａの距離Ｄiとの割合Ｄ（＝Ｄo／Ｄi）が、出力バンプ２５の配列方向の両端部における上記割合ｄの１３０％以内となることが好ましい。上述したように、液晶駆動用ＩＣ１８の出力バンプ２５が配列された出力バンプ列２６の中心部は、熱圧着ヘッド３３の熱加圧面の各角部から最も離間し、第２の出力バンプ列２６ｂにおいて相対的に最も撓みが大きい箇所となる。
したがって、当該出力バンプ列２６の中心部において、第２の出力端子２１ｂと第２の出力バンプ２５ｂの距離Ｄoと、透明基板１２と液晶駆動用ＩＣ１８の各内側に配列された第１の出力端子２１ａと第１の出力バンプ２５ａの距離Ｄiとの割合Ｄ（＝Ｄo／Ｄi）が、出力バンプ２５の配列方向の両端部における上記割合ｄの１３０％以内となることで、すべての第１、第２の出力端子２１ａ，２１ｂと第１、第２の出力バンプ２５ａ，２５ｂは、出力バンプ２５の配列方向の両端部における第１の出力端子２１ａ及び第１の出力バンプ２５ａ並びに第２の出力端子２１ｂ及び第２の出力バンプ２５ｂと同様に良好な導通性を備えるものと考えられる。
［入出力バンプ列の両端部における平均距離］
また、液晶表示パネル１は、透明基板１２の第２の端子領域２７ｂ及び液晶駆動用ＩＣ１８の第２のバンプ領域１８ｃにおいて各外側に配列された相対向する第２の出力端子２１ｂと第２の出力バンプ２５ｂの距離Ｄoは、透明基板１２の第２の端子領域２７ｂ及び液晶駆動用ＩＣ１８の第２のバンプ領域１８ｃにおいて各外側に配列された第２の出力端子列２２ｂと第２の出力バンプ列２６ｂの両端部の相対向する第２の出力端子２１ｂと第２の出力バンプ２５ｂの距離と、透明基板１２の第１の端子領域２７ａ及び液晶駆動用ＩＣ１８の第１のバンプ領域１８ｂにおける入力端子列２０と入力バンプ列２４の両端部の相対向する入力端子１９と入力バンプ２３の距離との平均距離ｄAVEの１１０％以内であることが好ましい。
なお、入力端子列２０と入力バンプ列２４の両端部とは、入力端子列２０と入力バンプ列２４が、入力端子１９及び入力バンプ２３の配列方向と直交する幅方向に複数並列されている場合は、各外側に配列された入力端子列２０と入力バンプ列２４の両端部をいう。
液晶駆動用ＩＣ１８の入出力バンプ２３，２５の配列方向の両端部は、熱圧着ヘッド３３からの圧力を受けることから比較的撓みが少なく、透明基板１２及び液晶駆動用ＩＣ１８の各外側に配列された入力端子列２０の両端部における相対向する入力端子１９と入力バンプ２３の各距離、及び第２の出力端子列２２ｂの両端部における相対向する第２の出力端子２１ｂと第２の出力バンプ２５ｂの各距離、計４点の距離はほぼ等しく、良好な導通性を備える。
したがって、透明基板１２の第２の端子領域２７ｂ及び液晶駆動用ＩＣ１８の第２のバンプ領域１８ｃにおいて各外側に配列された相対向する第２の出力端子２１ｂと第２の出力バンプ２５ｂの距離Ｄoが、入力端子列２０及び入力バンプ列２４の両端部における相対向する入力端子１９と入力バンプ２３との各距離、並びに第２の出力端子列２２ｂ及び第２の出力バンプ列２６ｂの両端部における第２の出力端子２１ｂと第２の出力バンプ２５ｂとの各距離の計４点の平均距離ｄAVEの１１０％以内となることで、当該第２の出力端子２１ｂと第２の出力バンプ２５ｂは、入力端子列２０及び入力バンプ列２４並びに第２の出力端子列２２ｂ及び第２の出力バンプ列２６ｂの各両端部における入力端子１９及び入力バンプ２３並びに第２の出力端子２１ｂ及び第２の出力バンプ２５ｂと同様に、良好な導通性を備える。
［幅方向の中心］
液晶表示パネル１は、液晶駆動用ＩＣ１８の出力バンプ２５が配列された出力バンプ列２６の中心部における第２の出力端子２１ｂと第２の出力バンプ２５ｂの距離Ｄoが、入力端子列２０及び入力バンプ列２４の両端部における相対向する入力端子１９と入力バンプ２３との各距離、並びに第２の出力端子列２２ｂ及び第２の出力バンプ列２６ｂの両端部における第２の出力端子２１ｂと第２の出力バンプ２５ｂとの各距離の計４点の平均距離ｄAVEの１１０％以内となることが好ましい。上述したように、液晶駆動用ＩＣ１８の出力バンプ２５が配列された出力バンプ列２６の中心部は、熱圧着ヘッド３３の熱加圧面の各角部から最も離間し、第２の出力バンプ列２６ｂにおいて相対的に最も撓みが大きい箇所となる。
したがって、当該出力バンプ列２６の中心部において、第２の出力端子２１ｂと第２の出力バンプ２５ｂの距離Ｄoが、上記平均距離ｄAVEの１１０％以内となることで、すべての第２の出力端子２１ｂと第２の出力バンプ２５ｂは、入力端子列２０及び入力バンプ列２４の両端部における相対向する入力端子１９と入力バンプ２３、並びに第２の出力端子列２２ｂ及び第２の出力バンプ列２６ｂの両端部における第２の出力端子２１ｂと第２の出力バンプ２５ｂと同様に、良好な導通性を備えるものと考えられる。
ここで、ＩＣのバンプは、バンプ面に凹凸形状が形成されたものがある。例えば、バンプ面は、中央が凹んでいる形状（図９（Ａ））、凹凸が連続している形状（図９（Ｂ））、中央が隆起している形状（図９（Ｃ））等、様々な形状のものがある。また、バンプ面に形成される凹凸形状は、バンプの幅方向に亘って形成されるもの、長手方向にわたって形成されるもの等、様々である。その他、凹凸形状は、バンプ面の一部に形成されることもある。また、凹凸の高低差や凹部領域と凸部領域の面積割合も様々である。
本発明はこのようなバンプ表面が平滑ではないバンプであっても、入出力バンプにおける粒子捕捉性を一定以上にし、良好な導通性を備えるものである。具体的には、凹凸の最大高低差が導電粒子径の５０％以内であれば、上述のような撓みがあったとしても十分な粒子捕捉性を得ることができると考えられる。
［第１の実施例］
次いで、本発明の実施例について説明する。第１の実施例では、導電性粒子が規則配列された異方性導電フィルムと、導電性粒子がランダムに分散された異方性導電フィルムを用いて、評価用ガラス基板に評価用ＩＣを接続した接続体サンプルを作成し、断面観察により端子とバンプとの距離を導電性粒子の平均粒子径との割合で求めるとともに、評価用ＩＣの内側の端子列における端子とバンプの距離に対する外側の端子列における端子とバンプの距離の割合を求めた。また、各接続体サンプルの初期導通抵抗、信頼性試験後の導通抵抗、隣接するＩＣバンプ間のショート発生率を測定した。
［異方性導電フィルム］
評価用ＩＣの接続に用いる異方性導電フィルムのバインダー樹脂層は、フェノキシ樹脂（商品名：ＹＰ５０、新日鐵化学社製）６０質量部、エポキシ樹脂（商品名：ｊＥＲ８２８、三菱化学社製）４０質量部、カチオン系硬化剤（商品名：ＳＩ‐６０Ｌ、三新化学工業社製）２質量部を溶剤に加えたバインダー樹脂組成物を調整し、このバインダー樹脂組成物を剥離フィルム上に塗布、乾燥することにより形成した。
［断面観察及び導通抵抗測定用の評価用ＩＣ］
断面観察及び導通抵抗測定用の評価素子として、外形；１．０ｍｍ×２０ｍｍ、１．５ｍｍ×２０ｍｍ、２．０ｍｍ×２０ｍｍの３種を用意した。いずれの評価素子も、厚みが０．２ｍｍで、幅１５μ×長さ１００μｍ、高さ１２μｍのバンプ（Ａｕ‐ｐｌａｔｅｄ）が形成されている。
［ＩＣバンプ間ショート測定用の評価用ＩＣ］
ＩＣバンプ間ショート測定用の評価素子として、外形；０．７ｍｍ×２０ｍｍ、厚み０．２ｍｍ、バンプ（Ａｕ‐ｐｌａｔｅｄ）；幅１５μ×長さ１００μｍ、高さ１２μｍ、バンプ間スペース幅；７．５μｍの評価用ＩＣを用いた。
［バンプ配列］
図７、図８に示すように、各評価用ＩＣ１８は、略矩形状に形成されるとともに、長手方向に沿って複数の入出力バンプ２３，２５が配列された入出力バンプ列２４，２６が設けられている。入力バンプ列２４は、評価用ＩＣの一方の側縁に一列で形成されている。出力バンプ列２６は、評価用ＩＣの他方の側縁に３列で形成されている。すなわち、評価用ＩＣ１８は、評価用ＩＣの長手方向に沿って複数の出力バンプ２５が配列された３つの出力バンプ列２６-1，２６-2，２６-3が、幅方向に並列されている。ここでは、評価用ＩＣ１８の最も内側に配列された出力バンプ列２６-1を１列目とし、最も外側に配列された出力バンプ列２６-3を３列目とし、真ん中に配列された出力バンプ列２６-2を２列目とする。
［評価用ガラス基板］
断面観察及び導通抵抗測定用の評価用ＩＣ及びＩＣバンプ間ショート測定用の評価用ＩＣが接続される評価用ガラス基板１２として、外形；３０ｍｍ×５０ｍｍ、厚み０．５ｍｍ、断面観察及び導通抵抗測定用の評価用ＩＣ１８のバンプと同サイズ同ピッチのＩＴＯ配線からなる入出力端子１９，２１が複数配列された端子列が形成されたＩＴＯパターングラスを用いた。
この評価用ガラス基板１２に異方性導電フィルムを仮貼りした後、ＩＣバンプと基板電極とのアライメントを取りながら評価用ＩＣ１８を搭載し、熱圧着ヘッドにより１８０℃、８０ＭＰａ、５ｓｅｃの条件で熱圧着することにより接続体サンプルを作成した。各接続体サンプルについて、初期導通抵抗、信頼性試験後の導通抵抗、隣接するＩＣバンプ間のショート発生率を測定した。信頼性試験は、接続体サンプルを温度８５℃、湿度８５％ＲＨの恒温槽に５００時間おいた。
また、ＩＣバンプ間のショート発生率は、３００ｐｐｍ未満を最良（Ａ）、３００ｐｐｍ以上１０００ｐｐｍ未満を良好（Ｂ）、１０００ｐｐｍ以上を不良（Ｃ）と評価した。
［実施例１］
実施例１では、導電性粒子がバインダー樹脂層に規則配列された異方性導電フィルムを用いた。実施例１で用いた異方性導電フィルムは、延伸可能なシート上に粘着剤を塗布し、その上に導電性粒子を格子状かつ均等に単層配列した後、当該シートを所定の延伸倍率で延伸させた状態で、バインダー樹脂層をラミネートすることにより製造した。使用した導電性粒子（商品名：ＡＵＬ７０４、積水化学工業社製）は粒子径４μｍで、粒子個数密度は２８０００個／ｍｍ2である。
実施例１に係る接続体サンプルは、初期導通抵抗が０．２Ω、信頼性試験後における導通抵抗が２．４Ωであった。また、ＩＣバンプ間ショートの発生率も３００ｐｐｍ未満（Ａ）であった。
［実施例２］
実施例２では、粒子個数密度が５２００個／ｍｍ2の異方性導電フィルムを用いた他は、実施例１と同じ条件とした。
実施例２に係る接続体サンプルは、初期導通抵抗が０．４Ω、信頼性試験後における導通抵抗が３．４Ωであった。また、ＩＣバンプ間ショートの発生率も３００ｐｐｍ未満（Ａ）であった。
［実施例３］
実施例３では、粒子径３μｍの導電性粒子（商品名：ＡＵＬ７０３、積水化学工業社製）を、粒子個数密度５００００個／ｍｍ2で規則配列させた異方性導電フィルムを用いた他は、実施例１と同じ条件とした。
実施例３に係る接続体サンプルは、初期導通抵抗が０．２Ω、信頼性試験後における導通抵抗が２．５Ωであった。また、ＩＣバンプ間ショートの発生率も３００ｐｐｍ未満（Ａ）であった。
［実施例４］
実施例４では、粒子径５μｍの導電性粒子（商品名：ＡＵＬ７０５、積水化学工業社製）を、粒子個数密度１８０００個／ｍｍ2で規則配列させた異方性導電フィルムを用いた他は、実施例１と同じ条件とした。
実施例４に係る接続体サンプルは、初期導通抵抗が０．２Ω、信頼性試験後における導通抵抗が３．０Ωであった。また、ＩＣバンプ間ショートの発生率は３００ｐｐｍ以上１０００ｐｐｍ未満（Ｂ）であった。
［比較例１］
比較例１では、バインダー樹脂組成物に導電性粒子を加えて調整し、剥離フィルム上に塗布、焼成することにより、バインダー樹脂層に導電性粒子がランダムに分散されている異方性導電フィルムを用いた。使用した導電性粒子（商品名：ＡＵＬ７０４、積水化学工業社製）は粒子径４μｍで、粒子個数密度は６００００個／ｍｍ2である。
比較例１に係る接続体サンプルは、初期導通抵抗が０．２Ω、信頼性試験後における導通抵抗が２．８Ωであった。また、ＩＣバンプ間ショートの発生率は１０００ｐｐｍ以上（Ｃ）であった。
Figure 2016029698
第１の実施例では、実施例１〜４及び比較例１に係る各接続体サンプルについて、図７中Ａ−Ａ’に示すように、入出力バンプ列２４，２６の中央部を評価用ＩＣ１８の幅方向に切断し、断面観察した。そして、図８に示すように、１，３列目の出力バンプ列２６-1，２６-3の中央部における出力端子２１と出力バンプ２５の距離Ｄ１，Ｄ３を導電性粒子の粒子径に対する割合で求めるとともに、１列目の出力バンプ列２６-1中央部の距離Ｄ１に対する３列目の出力バンプ列２６-3中央部の距離Ｄ３の割合Ｄ（＝Ｄ３／Ｄ１）を算出した。また、１，３列目の出力バンプ列２６-1，２６-3の中央部における出力端子２１と出力バンプ２５の導電性粒子の捕捉数をカウントした。
［実施例１の結果］
評価用ＩＣ（１×２０ｍｍ）を用いた実施例１では、１列目の出力バンプ列２６-1の中央部における出力端子２１と出力バンプ２５の距離Ｄ１は導電性粒子径（４μｍ）の６２％で粒子捕捉数は３７個、３列目の出力バンプ列２６-3の中央部における出力端子２１と出力バンプ２５の距離Ｄ３は導電性粒子径（４μｍ）の６４％で粒子捕捉数は３５個であった。１列目の出力端子２１と出力バンプ２５の距離Ｄ１に対する３列目の出力端子２１と出力バンプ２５の距離Ｄ３の割合Ｄ（＝Ｄ３／Ｄ１）は、１．０３であった。
評価用ＩＣ（１．５×２０ｍｍ）を用いた実施例１では、１列目の出力バンプ列２６-1の中央部における出力端子２１と出力バンプ２５の距離Ｄ１は導電性粒子径（４μｍ）の６１％で粒子捕捉数は３６個、３列目の出力バンプ列２６-3の中央部における出力端子２１と出力バンプ２５の距離Ｄ３は導電性粒子径（４μｍ）の６５％で粒子捕捉数は３４個であった。１列目の出力端子２１と出力バンプ２５の距離Ｄ１に対する３列目の出力端子２１と出力バンプ２５の距離Ｄ３の割合Ｄ（＝Ｄ３／Ｄ１）は、１．０７であった。
評価用ＩＣ（２×２０ｍｍ）を用いた実施例１では、１列目の出力バンプ列２６-1の中央部における出力端子２１と出力バンプ２５の距離Ｄ１は導電性粒子径（４μｍ）の６０％で粒子捕捉数は３６個、３列目の出力バンプ列２６-3の中央部における出力端子２１と出力バンプ２５の距離Ｄ３は導電性粒子径（４μｍ）の６７％で粒子捕捉数は３２個であった。１列目の出力端子２１と出力バンプ２５の距離Ｄ１に対する３列目の出力端子２１と出力バンプ２５の距離Ｄ３の割合Ｄ（＝Ｄ３／Ｄ１）は、１．１２であった。
［実施例２の結果］
評価用ＩＣ（１×２０ｍｍ）を用いた実施例２では、１列目の出力バンプ列２６-1の中央部における出力端子２１と出力バンプ２５の距離Ｄ１は導電性粒子径（４μｍ）の５７％で粒子捕捉数は６個、３列目の出力バンプ列２６-3の中央部における出力端子２１と出力バンプ２５の距離Ｄ３は導電性粒子径（４μｍ）の６２％で粒子捕捉数は６個であった。１列目の出力端子２１と出力バンプ２５の距離Ｄ１に対する３列目の出力端子２１と出力バンプ２５の距離Ｄ３の割合Ｄ（＝Ｄ３／Ｄ１）は、１．０９であった。
評価用ＩＣ（１．５×２０ｍｍ）を用いた実施例２では、１列目の出力バンプ列２６-1の中央部における出力端子２１と出力バンプ２５の距離Ｄ１は導電性粒子径（４μｍ）の５６％で粒子捕捉数は７個、３列目の出力バンプ列２６-3の中央部における出力端子２１と出力バンプ２５の距離Ｄ３は導電性粒子径（４μｍ）の６４％で粒子捕捉数は６個であった。１列目の出力端子２１と出力バンプ２５の距離Ｄ１に対する３列目の出力端子２１と出力バンプ２５の距離Ｄ３の割合Ｄ（＝Ｄ３／Ｄ１）は、１．１４であった。
評価用ＩＣ（２×２０ｍｍ）を用いた実施例２では、１列目の出力バンプ列２６-1の中央部における出力端子２１と出力バンプ２５の距離Ｄ１は導電性粒子径（４μｍ）の５５％で粒子捕捉数は６個、３列目の出力バンプ列２６-3の中央部における出力端子２１と出力バンプ２５の距離Ｄ３は導電性粒子径（４μｍ）の６９％で粒子捕捉数は５個であった。１列目の出力端子２１と出力バンプ２５の距離Ｄ１に対する３列目の出力端子２１と出力バンプ２５の距離Ｄ３の割合Ｄ（＝Ｄ３／Ｄ１）は、１．２５であった。
［実施例３の結果］
評価用ＩＣ（１×２０ｍｍ）を用いた実施例３では、１列目の出力バンプ列２６-1の中央部における出力端子２１と出力バンプ２５の距離Ｄ１は導電性粒子径（３μｍ）の６９％で粒子捕捉数は６１個、３列目の出力バンプ列２６-3の中央部における出力端子２１と出力バンプ２５の距離Ｄ３は導電性粒子径（３μｍ）の７０％で粒子捕捉数は５８個であった。１列目の出力端子２１と出力バンプ２５の距離Ｄ１に対する３列目の出力端子２１と出力バンプ２５の距離Ｄ３の割合Ｄ（＝Ｄ３／Ｄ１）は、１．０１であった。
評価用ＩＣ（１．５×２０ｍｍ）を用いた実施例３では、１列目の出力バンプ列２６-1の中央部における出力端子２１と出力バンプ２５の距離Ｄ１は導電性粒子径（３μｍ）の６８％で粒子捕捉数は６０個、３列目の出力バンプ列２６-3の中央部における出力端子２１と出力バンプ２５の距離Ｄ３は導電性粒子径（３μｍ）の７４％で粒子捕捉数は５５個であった。１列目の出力端子２１と出力バンプ２５の距離Ｄ１に対する３列目の出力端子２１と出力バンプ２５の距離Ｄ３の割合Ｄ（＝Ｄ３／Ｄ１）は、１．０９であった。
評価用ＩＣ（２×２０ｍｍ）を用いた実施例３では、１列目の出力バンプ列２６-1の中央部における出力端子２１と出力バンプ２５の距離Ｄ１は導電性粒子径（３μｍ）の６８％で粒子捕捉数は６３個、３列目の出力バンプ列２６-3の中央部における出力端子２１と出力バンプ２５の距離Ｄ３は導電性粒子径（３μｍ）の８０％で粒子捕捉数は５２個であった。１列目の出力端子２１と出力バンプ２５の距離Ｄ１に対する３列目の出力端子２１と出力バンプ２５の距離Ｄ３の割合Ｄ（＝Ｄ３／Ｄ１）は、１．１８であった。
［実施例４の結果］
評価用ＩＣ（１×２０ｍｍ）を用いた実施例４では、１列目の出力バンプ列２６-1の中央部における出力端子２１と出力バンプ２５の距離Ｄ１は導電性粒子径（５μｍ）の５５％で粒子捕捉数は２４個、３列目の出力バンプ列２６-3の中央部における出力端子２１と出力バンプ２５の距離Ｄ３は導電性粒子径（５μｍ）の５７％で粒子捕捉数は２３個であった。１列目の出力端子２１と出力バンプ２５の距離Ｄ１に対する３列目の出力端子２１と出力バンプ２５の距離Ｄ３の割合Ｄ（＝Ｄ３／Ｄ１）は、１．０４であった。
評価用ＩＣ（１．５×２０ｍｍ）を用いた実施例４では、１列目の出力バンプ列２６-1の中央部における出力端子２１と出力バンプ２５の距離Ｄ１は導電性粒子径（５μｍ）の５４％で粒子捕捉数は２３個、３列目の出力バンプ列２６-3の中央部における出力端子２１と出力バンプ２５の距離Ｄ３は導電性粒子径（５μｍ）の５７％で粒子捕捉数は２２個であった。１列目の出力端子２１と出力バンプ２５の距離Ｄ１に対する３列目の出力端子２１と出力バンプ２５の距離Ｄ３の割合Ｄ（＝Ｄ３／Ｄ１）は、１．０６であった。
評価用ＩＣ（２×２０ｍｍ）を用いた実施例４では、１列目の出力バンプ列２６-1の中央部における出力端子２１と出力バンプ２５の距離Ｄ１は導電性粒子径（５μｍ）の５５％で粒子捕捉数は２３個、３列目の出力バンプ列２６-3の中央部における出力端子２１と出力バンプ２５の距離Ｄ３は導電性粒子径（５μｍ）の５９％で粒子捕捉数は２１個であった。１列目の出力端子２１と出力バンプ２５の距離Ｄ１に対する３列目の出力端子２１と出力バンプ２５の距離Ｄ３の割合Ｄ（＝Ｄ３／Ｄ１）は、１．０７であった。
［比較例１の結果］
評価用ＩＣ（１×２０ｍｍ）を用いた比較例１では、１列目の出力バンプ列２６-1の中央部における出力端子２１と出力バンプ２５の距離Ｄ１は導電性粒子径（４μｍ）の５８％で粒子捕捉数は２７個、３列目の出力バンプ列２６-3の中央部における出力端子２１と出力バンプ２５の距離Ｄ３は導電性粒子径（４μｍ）の８４％で粒子捕捉数は７個であった。１列目の出力端子２１と出力バンプ２５の距離Ｄ１に対する３列目の出力端子２１と出力バンプ２５の距離Ｄ３の割合Ｄ（＝Ｄ３／Ｄ１）は、１．４５であった。
評価用ＩＣ（１．５×２０ｍｍ）を用いた比較例１では、１列目の出力バンプ列２６-1の中央部における出力端子２１と出力バンプ２５の距離Ｄ１は導電性粒子径（４μｍ）の５４％で粒子捕捉数は２９個、３列目の出力バンプ列２６-3の中央部における出力端子２１と出力バンプ２５の距離Ｄ３は導電性粒子径（４μｍ）の９５％で粒子捕捉数は４個であった。１列目の出力端子２１と出力バンプ２５の距離Ｄ１に対する３列目の出力端子２１と出力バンプ２５の距離Ｄ３の割合Ｄ（＝Ｄ３／Ｄ１）は、１．７６であった。
評価用ＩＣ（２×２０ｍｍ）を用いた比較例１では、１列目の出力バンプ列２６-1の中央部における出力端子２１と出力バンプ２５の距離Ｄ１は導電性粒子径（４μｍ）の５１％で粒子捕捉数は２５個、３列目の出力バンプ列２６-3の中央部における出力端子２１と出力バンプ２５の距離Ｄ３は導電性粒子径（４μｍ）の１０８％で粒子捕捉数は２個であった。１列目の出力端子２１と出力バンプ２５の距離Ｄ１に対する３列目の出力端子２１と出力バンプ２５の距離Ｄ３の割合Ｄ（＝Ｄ３／Ｄ１）は、２．１２であった。
［第１の実施例の考察］
表１に示すように、導電性粒子が規則配列された異方性導電フィルムを用いて作成された実施例１〜４に係る接続体サンプルによれば、いずれも最も外側に配列された３列目の出力バンプ列２６-3の中央部における出力端子２１と出力バンプ２５の距離Ｄ３は、１列目の出力バンプ列２６-1の中央部における出力端子２１と出力バンプ２５の距離Ｄ１の１３０％以下と、１列目と３列目とで差がほとんどなく、導電性粒子の圧縮により良好な導通性を備える。
したがって、実施例１〜４では、最も出力端子２１と出力バンプ２５の距離が開きやすい３列目の出力バンプ列２６-3の中央部において、１列目と大差ない距離を有することから、２列目や３列目の他の出力端子２１と出力バンプ２５の距離も１列目と同様に狭く、導電性粒子の圧縮により良好な導電性を有するものと考えられる。また、実施例１〜４に係る接続体サンプルによれば、３列目の出力バンプ列２６-3の中央においても導電性粒子が押し込まれているため、評価用ガラス基板１２の裏面に現れる導電性粒子の圧痕もはっきりと確認でき（図２参照）、圧痕による導通性の確認も精度よく行うことができる。
一方、比較例１では、最も外側に配列された３列目の出力バンプ列２６-3の中央部における出力端子２１と出力バンプ２５の距離Ｄ３は、１列目の出力バンプ列２６-1の中央部における出力端子２１と出力バンプ２５の距離Ｄ１の１３０％より広がり、導通性を損なうものとなった。また、比較例１では、導電性粒子の押し込みが不足し、圧痕観察による導通性の確認も困難となる。
［第２の実施例］
次いで、第２の実施例について説明する。第２の実施例では、図７中Ｂ−Ｂ’及びＣ−Ｃ’に示すように、実施例１〜４、比較例１に係る各接続体サンプルの入出力バンプ列２４，２６の両端部を評価用ＩＣ１８の幅方向に切断し、断面観察した。そして、１，３列目の出力バンプ列２６-1，２６-3の両端部における出力端子２１と出力バンプ２５の平均距離ｄ１，ｄ３を導電性粒子の粒子径に対する割合で求めるとともに、１列目の出力バンプ列２６-1両端部の平均距離ｄ１に対する３列目の出力バンプ列２６-3両端部の平均距離の割合ｄ（＝ｄ３／ｄ１）を算出した。なお、１，３列目の出力バンプ列２６の両端部における端子とバンプの距離差は３０％以内であった。
次いで、第１の実施例において算出した１列目の出力バンプ列２６-1の中央部の距離Ｄ１に対する３列目の出力バンプ列２６-3の中央部の距離Ｄ３の割合Ｄ（＝Ｄ３／Ｄ１）と、１列目の出力バンプ列２６-1の両端部の平均距離ｄ１に対する３列目の出力バンプ列２６-3の両端部の平均距離の割合ｄ（＝ｄ３／ｄ１）との割合（Ｄ／ｄ）を算出した。これは、出力バンプ列２６の両端は、熱圧着ヘッドの押圧力を受け易く、１，３列目共に出力端子２１と出力バンプ２５の距離が狭く導電性粒子が押し込まれやすいことから、最も出力端子２１と出力バンプ２５の距離が開きやすい３列目の出力バンプ列２６-3の中央部における１列目の出力バンプ列２６-1の中央部に対する割合Ｄを、３列目の出力バンプ列２６-3の両端部における１列目の出力バンプ列２６-1の両端部に対する割合ｄとの対比で評価するものである。最も出力端子２１と出力バンプ２５の距離が開きやすい出力バンプ列２６の中央部における割合Ｄが出力バンプ列２６の両端部における割合ｄと大差ない場合、他のすべての出力端子２１と出力バンプ２５は、１，３列目の出力バンプ列２６-1，２６-3の両端部と同様に、距離が狭く導電性粒子が押し込まれているものと考えられる。なお、第２の実施例においても、１，３列目の出力バンプ列２６-1，２６-3の両端部における出力端子２１と出力バンプ２５の導電性粒子の平均捕捉数をカウントした。
Figure 2016029698
［実施例１の結果］
表２に示すように、評価用ＩＣ（１×２０ｍｍ）を用いた実施例１では、１列目の出力バンプ列２６-1の両端部における出力端子２１と出力バンプ２５の平均距離ｄ１は導電性粒子径（４μｍ）の５８％で平均粒子捕捉数は３４個、３列目の出力バンプ列２６-3の両端部における出力端子２１と出力バンプ２５の距離ｄ３は導電性粒子径（４μｍ）の５９％で平均粒子捕捉数は３３個であった。
１列目の出力バンプ列２６-1の両端部の平均距離ｄ１に対する３列目の出力バンプ列２６-3の両端部の平均距離ｄ３の割合ｄ（＝ｄ３／ｄ１）は、１．０２、第１の実施例で求めた出力バンプ列２６の中央部における１列目の出力端子２１と出力バンプ２５の距離Ｄ１に対する３列目の出力端子２１と出力バンプ２５の距離Ｄ３の割合Ｄ（＝Ｄ３／Ｄ１＝１．０３）との割合（Ｄ／ｄ）は、１．０１であった。
評価用ＩＣ（１．５×２０ｍｍ）を用いた実施例１では、１列目の出力バンプ列２６-1の両端部における出力端子２１と出力バンプ２５の平均距離ｄ１は導電性粒子径（４μｍ）の５９％で平均粒子捕捉数は３４個、３列目の出力バンプ列２６-3の両端部における出力端子２１と出力バンプ２５の平均距離ｄ３は導電性粒子径（４μｍ）の６０％で平均粒子捕捉数は３２個であった。
１列目の出力バンプ列２６-1の両端部の平均距離ｄ１に対する３列目の出力バンプ列２６-3の両端部の平均距離ｄ３の割合ｄ（＝ｄ３／ｄ１）は、１．０２、第１の実施例で求めた出力バンプ列２６の中央部における１列目の出力端子２１と出力バンプ２５の距離Ｄ１に対する３列目の出力端子２１と出力バンプ２５の距離Ｄ３の割合Ｄ（＝Ｄ３／Ｄ１＝１．０７）との割合（Ｄ／ｄ）は、１．０５であった。
評価用ＩＣ（２×２０ｍｍ）を用いた実施例１では、１列目の出力バンプ列２６-1の両端部における出力端子２１と出力バンプ２５の平均距離ｄ１は導電性粒子径（４μｍ）の６０％で平均粒子捕捉数は３５個、３列目の出力バンプ列２６-3の両端部における出力端子２１と出力バンプ２５の距離ｄ３は導電性粒子径（４μｍ）の６２％で平均粒子捕捉数は３３個であった。
１列目の出力バンプ列２６-1の両端部の平均距離ｄ１に対する３列目の出力バンプ列２６-3の両端部の平均距離ｄ３の割合ｄ（＝ｄ３／ｄ１）は、１．０３、第１の実施例で求めた出力バンプ列２６の中央部における１列目の出力端子２１と出力バンプ２５の距離Ｄ１に対する３列目の出力端子２１と出力バンプ２５の距離Ｄ３の割合Ｄ（＝Ｄ３／Ｄ１＝１．１２）との割合（Ｄ／ｄ）は、１．０９であった。
［実施例２の結果］
評価用ＩＣ（１×２０ｍｍ）を用いた実施例２では、１列目の出力バンプ列２６-1の両端部における出力端子２１と出力バンプ２５の平均距離ｄ１は導電性粒子径（４μｍ）の５７％で平均粒子捕捉数は５個、３列目の出力バンプ列２６-3の両端部における出力端子２１と出力バンプ２５の平均距離ｄ３は導電性粒子径（４μｍ）の５９％で平均粒子捕捉数は６個であった。
１列目の出力バンプ列２６-1の両端部の平均距離ｄ１に対する３列目の出力バンプ列２６-3の両端部の平均距離ｄ３の割合ｄ（＝ｄ３／ｄ１）は、１．０４、第１の実施例で求めた出力バンプ列２６の中央部における１列目の出力端子２１と出力バンプ２５の距離Ｄ１に対する３列目の出力端子２１と出力バンプ２５の距離Ｄ３の割合Ｄ（＝Ｄ３／Ｄ１＝１．０９）との割合（Ｄ／ｄ）は、１．０５であった。
評価用ＩＣ（１．５×２０ｍｍ）を用いた実施例２では、１列目の出力バンプ列２６-1の両端部における出力端子２１と出力バンプ２５の平均距離ｄ１は導電性粒子径（４μｍ）の５６％で平均粒子捕捉数は６個、３列目の出力バンプ列２６-3の両端部における出力端子２１と出力バンプ２５の平均距離ｄ３は導電性粒子径（４μｍ）の５８％で平均粒子捕捉数は６個であった。
１列目の出力バンプ列２６-1の両端部の平均距離ｄ１に対する３列目の出力バンプ列２６-3の両端部の平均距離ｄ３の割合ｄ（＝ｄ３／ｄ１）は、１．０４、第１の実施例で求めた出力バンプ列２６の中央部における１列目の出力端子２１と出力バンプ２５の距離Ｄ１に対する３列目の出力端子２１と出力バンプ２５の距離Ｄ３の割合Ｄ（＝Ｄ３／Ｄ１＝１．１４）との割合（Ｄ／ｄ）は、１．１０であった。
評価用ＩＣ（２×２０ｍｍ）を用いた実施例２では、１列目の出力バンプ列２６-1の両端部における出力端子２１と出力バンプ２５の平均距離ｄ１は導電性粒子径（４μｍ）の５７％で平均粒子捕捉数は６個、３列目の出力バンプ列２６-3の両端部における出力端子２１と出力バンプ２５の平均距離ｄ３は導電性粒子径（４μｍ）の５９％で平均粒子捕捉数は５個であった。
１列目の出力バンプ列２６-1の両端部の平均距離ｄ１に対する３列目の出力バンプ列２６-3の両端部の平均距離ｄ３の割合ｄ（＝ｄ３／ｄ１）は、１．０４、第１の実施例で求めた出力バンプ列２６の中央部における１列目の出力端子２１と出力バンプ２５の距離Ｄ１に対する３列目の出力端子２１と出力バンプ２５の距離Ｄ３の割合Ｄ（＝Ｄ３／Ｄ１＝１．２５）との割合（Ｄ／ｄ）は、１．２０であった。
［実施例３の結果］
評価用ＩＣ（１×２０ｍｍ）を用いた実施例３では、１列目の出力バンプ列２６-1の両端部における出力端子２１と出力バンプ２５の平均距離ｄ１は導電性粒子径（３μｍ）の６７％で平均粒子捕捉数は５９個、３列目の出力バンプ列２６-3の両端部における出力端子２１と出力バンプ２５の平均距離ｄ３は導電性粒子径（３μｍ）の６８％で平均粒子捕捉数は５７個であった。
１列目の出力バンプ列２６-1の両端部の平均距離ｄ１に対する３列目の出力バンプ列２６-3の両端部の平均距離ｄ３の割合ｄ（＝ｄ３／ｄ１）は、１．０１、第１の実施例で求めた出力バンプ列２６の中央部における１列目の出力端子２１と出力バンプ２５の距離Ｄ１に対する３列目の出力端子２１と出力バンプ２５の距離Ｄ３の割合Ｄ（＝Ｄ３／Ｄ１＝１．０１）との割合（Ｄ／ｄ）は、１．００であった。
評価用ＩＣ（１．５×２０ｍｍ）を用いた実施例３では、１列目の出力バンプ列２６-1の両端部における出力端子２１と出力バンプ２５の平均距離ｄ１は導電性粒子径（３μｍ）の６７％で平均粒子捕捉数は５８個、３列目の出力バンプ列２６-3の両端部における出力端子２１と出力バンプ２５の平均距離ｄ３は導電性粒子径（３μｍ）の６９％で平均粒子捕捉数は５６個であった。
１列目の出力バンプ列２６-1の両端部の平均距離ｄ１に対する３列目の出力バンプ列２６-3の両端部の平均距離ｄ３の割合ｄ（＝ｄ３／ｄ１）は、１．０３、第１の実施例で求めた出力バンプ列２６の中央部における１列目の出力端子２１と出力バンプ２５の距離Ｄ１に対する３列目の出力端子２１と出力バンプ２５の距離Ｄ３の割合Ｄ（＝Ｄ３／Ｄ１＝１．０９）との割合（Ｄ／ｄ）は、１．０６であった。
評価用ＩＣ（２×２０ｍｍ）を用いた実施例３では、１列目の出力バンプ列２６-1の両端部における出力端子２１と出力バンプ２５の平均距離ｄ１は導電性粒子径（３μｍ）の６６％で平均粒子捕捉数は５７個、３列目の出力バンプ列２６-3の両端部における出力端子２１と出力バンプ２５の平均距離ｄ３は導電性粒子径（３μｍ）の６９％で平均粒子捕捉数は５４個であった。
１列目の出力バンプ列２６-1の両端部の平均距離ｄ１に対する３列目の出力バンプ列２６-3の両端部の平均距離ｄ３の割合ｄ（＝ｄ３／ｄ１）は、１．０５、第１の実施例で求めた出力バンプ列２６の中央部における１列目の出力端子２１と出力バンプ２５の距離Ｄ１に対する３列目の出力端子２１と出力バンプ２５の距離Ｄ３の割合Ｄ（＝Ｄ３／Ｄ１＝１．１８）との割合（Ｄ／ｄ）は、１．１２であった。
［実施例４の結果］
評価用ＩＣ（１×２０ｍｍ）を用いた実施例４では、１列目の出力バンプ列２６-1の両端部における出力端子２１と出力バンプ２５の平均距離ｄ１は導電性粒子径（５μｍ）の５５％で平均粒子捕捉数は２４個、３列目の出力バンプ列２６-3の両端部における出力端子２１と出力バンプ２５の平均距離ｄ３は導電性粒子径（５μｍ）の５７％で平均粒子捕捉数は２６個であった。
１列目の出力バンプ列２６-1の両端部の平均距離ｄ１に対する３列目の出力バンプ列２６-3の両端部の平均距離ｄ３の割合ｄ（＝ｄ３／ｄ１）は、１．０４、第１の実施例で求めた出力バンプ列２６の中央部における１列目の出力端子２１と出力バンプ２５の距離Ｄ１に対する３列目の出力端子２１と出力バンプ２５の距離Ｄ３の割合Ｄ（＝Ｄ３／Ｄ１＝１．０４）との割合（Ｄ／ｄ）は、１．００であった。
評価用ＩＣ（１．５×２０ｍｍ）を用いた実施例４では、１列目の出力バンプ列２６-1の両端部における出力端子２１と出力バンプ２５の平均距離ｄ１は導電性粒子径（５μｍ）の５４％で平均粒子捕捉数は２２個、３列目の出力バンプ列２６-3の両端部における出力端子２１と出力バンプ２５の平均距離ｄ３は導電性粒子径（５μｍ）の５５％で平均粒子捕捉数は２３個であった。
１列目の出力バンプ列２６-1の両端部の平均距離ｄ１に対する３列目の出力バンプ列２６-3の両端部の平均距離ｄ３の割合ｄ（＝ｄ３／ｄ１）は、１．０２、第１の実施例で求めた出力バンプ列２６の中央部における１列目の出力端子２１と出力バンプ２５の距離Ｄ１に対する３列目の出力端子２１と出力バンプ２５の距離Ｄ３の割合Ｄ（＝Ｄ３／Ｄ１＝１．０６）との割合（Ｄ／ｄ）は、１．０４であった。
評価用ＩＣ（２×２０ｍｍ）を用いた実施例４では、１列目の出力バンプ列２６-1の両端部における出力端子２１と出力バンプ２５の平均距離ｄ１は導電性粒子径（５μｍ）の５４％で平均粒子捕捉数は２２個、３列目の出力バンプ列２６-3の両端部における出力端子２１と出力バンプ２５の平均距離ｄ３は導電性粒子径（５μｍ）の５７％で平均粒子捕捉数は２４個であった。
１列目の出力バンプ列２６-1の両端部の平均距離ｄ１に対する３列目の出力バンプ列２６-3の両端部の平均距離ｄ３の割合ｄ（＝ｄ３／ｄ１）は、１．０６、第１の実施例で求めた出力バンプ列２６の中央部における１列目の出力端子２１と出力バンプ２５の距離Ｄ１に対する３列目の出力端子２１と出力バンプ２５の距離Ｄ３の割合Ｄ（＝Ｄ３／Ｄ１＝１．０７）との割合（Ｄ／ｄ）は、１．０１であった。
［比較例１の結果］
評価用ＩＣ（１×２０ｍｍ）を用いた比較例１では、１列目の出力バンプ列２６-1の両端部における出力端子２１と出力バンプ２５の平均距離ｄ１は導電性粒子径（４μｍ）の５５％で平均粒子捕捉数は２７個、３列目の出力バンプ列２６-3の両端部における出力端子２１と出力バンプ２５の平均距離ｄ３は導電性粒子径（４μｍ）の５９％で平均粒子捕捉数は２３個であった。
１列目の出力バンプ列２６-1の両端部の平均距離ｄ１に対する３列目の出力バンプ列２６-3の両端部の平均距離ｄ３の割合ｄ（＝ｄ３／ｄ１）は、１．０７、第１の実施例で求めた出力バンプ列２６の中央部における１列目の出力端子２１と出力バンプ２５の距離Ｄ１に対する３列目の出力端子２１と出力バンプ２５の距離Ｄ３の割合Ｄ（＝Ｄ３／Ｄ１＝１．４５）との割合（Ｄ／ｄ）は、１．３６であった。
評価用ＩＣ（１．５×２０ｍｍ）を用いた比較例１では、１列目の出力バンプ列２６-1の両端部における出力端子２１と出力バンプ２５の平均距離ｄ１は導電性粒子径（４μｍ）の５４％で平均粒子捕捉数は２９個、３列目の出力バンプ列２６-3の両端部における出力端子２１と出力バンプ２５の平均距離ｄ３は導電性粒子径（４μｍ）の６０％で平均粒子捕捉数は２５個であった。
１列目の出力バンプ列２６-1の両端部の平均距離ｄ１に対する３列目の出力バンプ列２６-3の両端部の平均距離ｄ３の割合ｄ（＝ｄ３／ｄ１）は、１．１１、第１の実施例で求めた出力バンプ列２６の中央部における１列目の出力端子２１と出力バンプ２５の距離Ｄ１に対する３列目の出力端子２１と出力バンプ２５の距離Ｄ３の割合Ｄ（＝Ｄ３／Ｄ１＝１．７６）との割合（Ｄ／ｄ）は、１．５９であった。
評価用ＩＣ（２×２０ｍｍ）を用いた比較例１では、１列目の出力バンプ列２６-1の両端部における出力端子２１と出力バンプ２５の平均距離ｄ１は導電性粒子径（４μｍ）の５１％で平均粒子捕捉数は２７個、３列目の出力バンプ列２６-3の両端部における出力端子２１と出力バンプ２５の平均距離ｄ３は導電性粒子径（４μｍ）の５９％で平均粒子捕捉数は２２個であった。
１列目の出力バンプ列２６-1の両端部の平均距離ｄ１に対する３列目の出力バンプ列２６-3の両端部の平均距離ｄ３の割合ｄ（＝ｄ３／ｄ１）は、１．１６、第１の実施例で求めた出力バンプ列２６の中央部における１列目の出力端子２１と出力バンプ２５の距離Ｄ１に対する３列目の出力端子２１と出力バンプ２５の距離Ｄ３の割合Ｄ（＝Ｄ３／Ｄ１＝２．１２）との割合（Ｄ／ｄ）は、１．８３であった。
［第２の実施例の考察］
表２に示すように、導電性粒子が規則配列された異方性導電フィルムを用いて作成された実施例１〜４に係る接続体サンプルによれば、いずれも、最も出力端子２１と出力バンプ２５の距離が開きやすい出力バンプ列２６の中央部における１列目に対する３列目の出力端子２１と出力バンプ２５の距離の割合Ｄが、比較的出力端子２１と出力バンプ２５とが近接する出力バンプ列２６の両端部における１列目に対する３列目の出力端子２１と出力バンプ２５の距離の割合ｄの１３０％以下と、差がほとんどなく、導電性粒子が押し込まれ良好な導通性を備える。
したがって、実施例１〜４では、最も出力端子２１と出力バンプ２５の距離が開きやすい出力バンプ列２６の中央部において、両端部と大差ない距離割合を有することから、２列目や３列目の他の出力端子２１と出力バンプ２５の距離割合も１，３列目の両端部と同様に狭く、導電性粒子の圧縮により良好な導電性を有するものと考えられる。また、実施例１〜４に係る接続体サンプルによれば、出力バンプ列２６の中央部においても導電性粒子が押し込まれているため、評価用ガラス基板１２の裏面に現れる導電性粒子の圧痕もはっきりと確認でき、圧痕による導通性の確認も精度よく行うことができる。
一方、比較例１では、出力バンプ列２６の中央部における１列目に対する３列目の出力端子２１と出力バンプ２５の距離割合Ｄが両端部における割合ｄに対して１３０％よりも大きくなり、導電性を損なう結果となった。また、比較例１では、導電性粒子の押し込みが不足し、圧痕観察による導通性の確認も困難となる。
［第３の実施例］
次いで、第３の実施例について説明する。第３の実施例では、実施例１〜４及び比較例１に係る各接続体サンプルについて、図７中に示す入力バンプ列２４の各両端及び最も外側に配列された３列目の出力バンプ列２６-3の両端における出力端子２１と出力バンプ２５の平均距離ｄAVEと、３列目の出力バンプ列２６-3の中央部における出力端子２１と出力バンプ２５の距離Ｄ３との割合（＝Ｄ３／ｄAVE）を算出した。これは、最も外側に配列された入出力バンプ列２４，２６の各両端は、熱圧着ヘッドの押圧力を受けやすく、いずれも出力端子２１と出力バンプ２５の距離が狭く導電性粒子が押し込まれやすいことから、最も出力端子２１と出力バンプ２５の距離が開きやすい３列目の出力バンプ列２６-3の中央部における出力端子２１と出力バンプ２５の距離Ｄ３を、最も外側に配列された入出力バンプ列２４，２６の各両端における出力端子２１と出力バンプ２５の平均距離ｄAVEとの対比で評価するものである。３列目の出力バンプ列２６-3の中央部における距離Ｄ３が最も外側に配列された入出力バンプ列２４，２６の各両端部における平均距離ｄAVEと大差ない場合、他のすべての出力端子２１と出力バンプ２５は、最も外側に配列された入出力バンプ列２４，２６の各両端部と同様に、距離が狭く導電性粒子が押し込まれているものと考えられる。
なお、本実施例では、入力バンプ列２４が１列で配列されているため、測定対象は当該入力バンプ列２４の両端に設けられた入力バンプ２３Ｌ，２３Ｒとなるが、入力バンプ列２４が複数並列されている場合は、最も外側に配列された入力バンプ列２４の両端に設けられた入力バンプ２３を、出力端子２１と出力バンプ２５の平均距離ｄAVEの測定対象とする。同様に、本実施例では、出力バンプ列２６が３列で配列されているため、最も外側に配列された３列目の出力バンプ列２６-3の両端に設けられた出力バンプ２５Ｌ，２５Ｒが、出力端子２１と出力バンプ２５の平均距離ｄAVEの測定対象となる。
Figure 2016029698
［実施例１の結果］
表３に示すように、評価用ＩＣ（１×２０ｍｍ）を用いた実施例１では、３列目の出力バンプ列２６-3の左端の出力バンプ２５Ｌと出力端子２１との距離ｄ-26Lは導電性粒子径（４μｍ）の５９％、同右端の出力バンプ２５Ｒと出力端子２１の距離ｄ-26Rは同６０％、入力バンプ列２４の左端の入力バンプ２３Ｌと入力端子１９の距離ｄ-24Lは同５８％、同右端の入力バンプ２３Ｒと入力端子１９の距離ｄ-24Rは同６１％で、両出力バンプ２５Ｌ、２５Ｒ及び両入力バンプ２３Ｌ，２３Ｒにおける入出力端子の平均距離ｄAVEは５９．５％である。この平均距離ｄAVEと、３列目の出力バンプ列２６-3の中央部における出力端子２１と出力バンプ２５の距離Ｄ３（＝６４％）との割合（＝Ｄ３／ｄAVE）は、１．０８となった。
評価用ＩＣ（１．５×２０ｍｍ）を用いた実施例１では、３列目の出力バンプ列２６-3の左端の出力バンプ２５Ｌと出力端子２１との距離ｄ-26Lは導電性粒子径（４μｍ）の６０％、同右端の出力バンプ２５Ｒと出力端子２１の距離ｄ-26Rは同６２％、入力バンプ列２４の左端の入力バンプ２３Ｌと入力端子１９の距離ｄ-24Lは同６２％、同右端の入力バンプ２３Ｒと入力端子１９の距離ｄ-24Rは同６１％で、両出力バンプ２５Ｌ、２５Ｒ及び両入力バンプ２３Ｌ，２３Ｒにおける入出力端子の平均距離ｄAVEは６１．２５％である。この平均距離ｄAVEと、３列目の出力バンプ列２６-3の中央部における出力端子２１と出力バンプ２５の距離Ｄ３（＝６５％）との割合（＝Ｄ３／ｄAVE）は、１．０４となった。
評価用ＩＣ（２×２０ｍｍ）を用いた実施例１では、３列目の出力バンプ列２６-3の左端の出力バンプ２５Ｌと出力端子２１との距離ｄ-26Lは導電性粒子径（４μｍ）の６２％、同右端の出力バンプ２５Ｒと出力端子２１の距離ｄ-26Rは同６１％、入力バンプ列２４の左端の入力バンプ２３Ｌと入力端子１９の距離ｄ-24Lは同５９％、同右端の入力バンプ２３Ｒと入力端子１９の距離ｄ-24Rは同６０％で、両出力バンプ２５Ｌ、２５Ｒ及び両入力バンプ２３Ｌ，２３Ｒにおける入出力端子の平均距離ｄAVEは６０．５％である。この平均距離ｄAVEと、３列目の出力バンプ列２６-3の中央部における出力端子２１と出力バンプ２５の距離Ｄ３（＝６７％）との割合（＝Ｄ３／ｄAVE）は、１．０６となった。
［実施例２の結果］
評価用ＩＣ（１×２０ｍｍ）を用いた実施例２では、３列目の出力バンプ列２６-3の左端の出力バンプ２５Ｌと出力端子２１との距離ｄ-26Lは導電性粒子径（４μｍ）の５９％、同右端の出力バンプ２５Ｒと出力端子２１の距離ｄ-26Rは同５７％、入力バンプ列２４の左端の入力バンプ２３Ｌと入力端子１９の距離ｄ-24Lは同６０％、同右端の入力バンプ２３Ｒと入力端子１９の距離ｄ-24Rは同５８％で、両出力バンプ２５Ｌ、２５Ｒ及び両入力バンプ２３Ｌ，２３Ｒにおける入出力端子の平均距離ｄAVEは５８．５％である。この平均距離ｄAVEと、３列目の出力バンプ列２６-3の中央部における出力端子２１と出力バンプ２５の距離Ｄ３（＝６２％）との割合（＝Ｄ３／ｄAVE）は、１．０６となった。
評価用ＩＣ（１．５×２０ｍｍ）を用いた実施例２では、３列目の出力バンプ列２６-3の左端の出力バンプ２５Ｌと出力端子２１との距離ｄ-26Lは導電性粒子径（４μｍ）の５８％、同右端の出力バンプ２５Ｒと出力端子２１の距離ｄ-26Rは同５８％、入力バンプ列２４の左端の入力バンプ２３Ｌと入力端子の距離ｄ-24Lは同５６％、同右端の入力バンプ２３Ｒと入力端子１９の距離ｄ-24Rは同５５％で、両出力バンプ２５Ｌ、２５Ｒ及び両入力バンプ２３Ｌ，２３Ｒにおける入出力端子の平均距離ｄAVEは５６．７５％である。この平均距離ｄAVEと、３列目の出力バンプ列２６-3の中央部における出力端子２１と出力バンプ２５の距離Ｄ３（＝６４％）との割合（＝Ｄ３／ｄAVE）は、１．０９となった。
評価用ＩＣ（２×２０ｍｍ）を用いた実施例２では、３列目の出力バンプ列２６-3の左端の出力バンプ２５Ｌと出力端子２１との距離ｄ-26Lは導電性粒子径（４μｍ）の５９％、同右端の出力バンプ２５Ｒと出力端子２１の距離ｄ-26Rは同５７％、入力バンプ列２４の左端の入力バンプ２３Ｌと入力端子１９の距離ｄ-24Lは同５６％、同右端の入力バンプ２３Ｒと入力端子１９の距離ｄ-24Rは同５８％で、両出力バンプ２５Ｌ、２５Ｒ及び両入力バンプ２３Ｌ，２３Ｒにおける入出力端子の平均距離ｄAVEは５７．５％である。この平均距離ｄAVEと、３列目の出力バンプ列２６-3の中央部における出力端子２１と出力バンプ２５の距離Ｄ３（＝６９％）との割合（＝Ｄ３／ｄAVE）は、１．０８となった。
［実施例３の結果］
評価用ＩＣ（１×２０ｍｍ）を用いた実施例３では、３列目の出力バンプ列２６-3の左端の出力バンプ２５Ｌと出力端子２１との距離ｄ-26Lは導電性粒子径（３μｍ）の６８％、同右端の出力バンプ２５Ｒと出力端子２１の距離ｄ-26Rは同６７％、入力バンプ列２４の左端の入力バンプ２３Ｌと入力端子１９の距離ｄ-24Lは同６５％、同右端の入力バンプ２３Ｒと入力端子１９の距離ｄ-24Rは同６６％で、両出力バンプ２５Ｌ、２５Ｒ及び両入力バンプ２３Ｌ，２３Ｒにおける入出力端子の平均距離ｄAVEは６６．５％である。この平均距離ｄAVEと、３列目の出力バンプ列２６-3の中央部における出力端子２１と出力バンプ２５の距離Ｄ３（＝７０％）との割合（＝Ｄ３／ｄAVE）は、１．０５となった。
評価用ＩＣ（１．５×２０ｍｍ）を用いた実施例３では、３列目の出力バンプ列２６-3の左端の出力バンプ２５Ｌと出力端子２１との距離ｄ-26Lは導電性粒子径（３μｍ）の６９％、同右端の出力バンプ２５Ｒと出力端子２１の距離ｄ-26Rは同６７％、入力バンプ列２４の左端の入力バンプ２３Ｌと入力端子１９の距離ｄ-24Lは同６４％、同右端の入力バンプ２３Ｒと入力端子１９の距離ｄ-24Rは同６５％で、両出力バンプ２５Ｌ、２５Ｒ及び両入力バンプ２３Ｌ，２３Ｒにおける入出力端子の平均距離ｄAVEは６６．２５％である。この平均距離ｄAVEと、３列目の出力バンプ列２６-3の中央部における出力端子２１と出力バンプ２５の距離Ｄ３（＝７４％）との割合（＝Ｄ３／ｄAVE）は、１．０６となった。
評価用ＩＣ（２×２０ｍｍ）を用いた実施例３では、３列目の出力バンプ列２６-3の左端の出力バンプ２５Ｌと出力端子２１との距離ｄ-26Lは導電性粒子径（３μｍ）の６９％、同右端の出力バンプ２５Ｒと出力端子２１の距離ｄ-26Rは同６７％、入力バンプ列２４の左端の入力バンプ２３Ｌと入力端子１９の距離ｄ-24Lは同６４％、同右端の入力バンプ２３Ｒと入力端子１９の距離ｄ-24Rは同６６％で、両出力バンプ２５Ｌ、２５Ｒ及び両入力バンプ２３Ｌ，２３Ｒにおける入出力端子の平均距離ｄAVEは６６．５％である。この平均距離ｄAVEと、３列目の出力バンプ列２６-3の中央部における出力端子２１と出力バンプ２５の距離Ｄ３（＝８０％）との割合（＝Ｄ３／ｄAVE）は、１．０５となった。
［実施例４の結果］
評価用ＩＣ（１×２０ｍｍ）を用いた実施例４では、３列目の出力バンプ列２６-3の左端の出力バンプ２５Ｌと出力端子２１との距離ｄ-26Lは導電性粒子径（５μｍ）の５７％、同右端の出力バンプ２５Ｒと出力端子２１の距離ｄ-26Rは同５８％、入力バンプ列２４の左端の入力バンプ２３Ｌと入力端子１９の距離ｄ-24Lは同５４％、同右端の入力バンプ２３Ｒと入力端子１９の距離ｄ-24Rは同５６％で、両出力バンプ２５Ｌ、２５Ｒ及び両入力バンプ２３Ｌ，２３Ｒにおける入出力端子の平均距離ｄAVEは５６．２５％である。この平均距離ｄAVEと、３列目の出力バンプ列２６-3の中央部における出力端子２１と出力バンプ２５の距離Ｄ３（＝５７％）との割合（＝Ｄ３／ｄAVE）は、１．０１となった。
評価用ＩＣ（１．５×２０ｍｍ）を用いた実施例４では、３列目の出力バンプ列２６-3の左端の出力バンプ２５Ｌと出力端子２１との距離ｄ-26Lは導電性粒子径（５μｍ）の５５％、同右端の出力バンプ２５Ｒと出力端子２１の距離ｄ-26Rは同５７％、入力バンプ列２４の左端の入力バンプ２３Ｌと入力端子１９の距離ｄ-24Lは同５５％、同右端の入力バンプ２３Ｒと入力端子１９の距離ｄ-24Rは同５６％で、両出力バンプ２５Ｌ、２５Ｒ及び両入力バンプ２３Ｌ，２３Ｒにおける入出力端子の平均距離ｄAVEは５５．７５％である。この平均距離ｄAVEと、３列目の出力バンプ列２６-3の中央部における出力端子２１と出力バンプ２５の距離Ｄ３（＝５７％）との割合（＝Ｄ３／ｄAVE）は、１．０２となった。
評価用ＩＣ（２×２０ｍｍ）を用いた実施例４では、３列目の出力バンプ列２６-3の左端の出力バンプ２５Ｌと出力端子２１との距離ｄ-26Lは導電性粒子径（５μｍ）の５７％、同右端の出力バンプ２５Ｒと出力端子２１の距離ｄ-26Rは同５６％、入力バンプ列２４の左端の入力バンプ２３Ｌと入力端子１９の距離ｄ-24Lは同５８％、同右端の入力バンプ２３Ｒと入力端子１９の距離ｄ-24Rは同５５％で、両出力バンプ２５Ｌ、２５Ｒ及び両入力バンプ２３Ｌ，２３Ｒにおける入出力端子の平均距離ｄAVEは５６．５％である。この平均距離ｄAVEと、３列目の出力バンプ列２６-3の中央部における出力端子２１と出力バンプ２５の距離Ｄ３（＝５９％）との割合（＝Ｄ３／ｄAVE）は、１．０１となった。
［比較例１の結果］
評価用ＩＣ（１×２０ｍｍ）を用いた比較例１では、３列目の出力バンプ列２６-3の左端の出力バンプ２５Ｌと出力端子２１との距離ｄ-26Lは導電性粒子径（４μｍ）の５９％、同右端の出力バンプ２５Ｒと出力端子２１の距離ｄ-26Rは同６１％、入力バンプ列２４の左端の入力バンプ２３Ｌと入力端子１９の距離ｄ-24Lは同５７％、同右端の入力バンプ２３Ｒと入力端子１９の距離ｄ-24Rは同５８％で、両出力バンプ２５Ｌ、２５Ｒ及び両入力バンプ２３Ｌ，２３Ｒにおける入出力端子の平均距離ｄAVEは５８．７５％である。この平均距離ｄAVEと、３列目の出力バンプ列２６-3の中央部における出力端子２１と出力バンプ２５の距離Ｄ３（＝８４％）との割合（＝Ｄ３／ｄAVE）は、１．４３となった。
評価用ＩＣ（１．５×２０ｍｍ）を用いた比較例１では、３列目の出力バンプ列２６-3の左端の出力バンプ２５Ｌと出力端子２１との距離ｄ-26Lは導電性粒子径（４μｍ）の６０％、同右端の出力バンプ２５Ｒと出力端子２１の距離ｄ-26Rは同６１％、入力バンプ列２４の左端の入力バンプ２３Ｌと入力端子１９の距離ｄ-24Lは同５６％、同右端の入力バンプ２３Ｒと入力端子１９の距離ｄ-24Rは同５７％で、両出力バンプ２５Ｌ、２５Ｒ及び両入力バンプ２３Ｌ，２３Ｒにおける入出力端子の平均距離ｄAVEは５８．５％である。この平均距離ｄAVEと、３列目の出力バンプ列２６-3の中央部における出力端子２１と出力バンプ２５の距離Ｄ３（＝９５％）との割合（＝Ｄ３／ｄAVE）は、１．４４となった。
評価用ＩＣ（２×２０ｍｍ）を用いた比較例１では、３列目の出力バンプ列２６-3の左端の出力バンプ２５Ｌと出力端子２１との距離ｄ-26Lは導電性粒子径（４μｍ）の５９％、同右端の出力バンプ２５Ｒと出力端子２１の距離ｄ-26Rは同５８％、入力バンプ列２４の左端の入力バンプ２３Ｌと入力端子１９の距離ｄ-24Lは同５６％、同右端の入力バンプ２３Ｒと入力端子１９の距離ｄ-24Rは同５４％で、両出力バンプ２５Ｌ、２５Ｒ及び両入力バンプ２３Ｌ，２３Ｒにおける入出力端子の平均距離ｄAVEは５６．７５％である。この平均距離ｄAVEと、３列目の出力バンプ列２６-3の中央部における出力端子２１と出力バンプ２５の距離Ｄ３（＝１０８％）との割合（＝Ｄ３／ｄAVE）は、１．４８となった。
［第３の実施例の考察］
表３に示すように、導電性粒子が規則配列された異方性導電フィルムを用いて作成された実施例１〜４に係る接続体サンプルによれば、いずれも、最も端子とバンプの距離が開きやすい３列目の出力バンプ列２６-3の中央部における出力端子２１と出力バンプ２５の距離Ｄ３が、最も外側に配列された入出力バンプ列２４，２６の各両端部における出力端子２１と出力バンプ２５の平均距離ｄAVEの１１０％以下と差がほとんどなく、導電性粒子が押し込まれ良好な導通性を備える。
したがって、実施例１〜４では、最も出力端子２１と出力バンプ２５の距離が開きやすい３列目の出力バンプ列２６-3の中央部において、最も外側に配列された入出力バンプ列２４，２６の各両端部と大差ない距離を有することから、２列目や３列目の他の出力端子２１と出力バンプ２５の距離も入出力バンプ列２４，２６の両端部と同様に狭く、導電性粒子の圧縮により良好な導電性を有するものと考えられる。また、実施例１〜４に係る接続体サンプルによれば、３列目の出力バンプ列２６-3の中央部においても導電性粒子が押し込まれているため、評価用ガラス基板１２の裏面に現れる導電性粒子の圧痕もはっきりと確認でき、圧痕による導通性の確認も精度よく行うことができる。
一方、比較例１では、３列目の出力バンプ列２６-3の中央部における出力端子２１と出力バンプ２５の距離Ｄ３が、最も外側に配列された入出力バンプ列２４，２６の両端部における出力端子２１と出力バンプ２５の平均距離ｄAVEに対して１１０％より大きくなり、導電性を損なう結果となった。また、比較例１では、導電性粒子の押し込みが不足し、圧痕観察による導通性の確認も困難となる。
［第４の実施例］
次いで、第４の実施例について説明する。第４の実施例では、評価素子として、導電性粒子を捕捉するバンプ面に、凹凸部を有するＩＣを用いて接続体サンプルを形成した。この凹凸部の最大高低差は導電性粒子の粒子径の５０％以内となるものを評価に用いた。これは接続前のバンプ表面を高精度形状測定システム（ＫＳ−１１００、（株）キーエンス）で測定し、更に断面観察の結果から求めた。評価したバンプ面の凹凸の最大高低差は、実施例１、２及び比較例１では２μｍ、実施例３では１．５μｍ、実施例４では２．５μｍであった。
このような各接続体サンプルについて、凹部領域と凸部領域における粒子捕捉数をカウントした。なお、バンプ面における凹部領域と凸部領域の面積割合が、各々５０％になるように凹部領域と凸部領域を設定した。凹部領域と凸部領域の面積は、それぞれバンプ全面の３５％以上存在していた。
第４の実施例に係るＩＣの外形やバンプのサイズ、及びバンプ間スペース幅は上述した評価用ＩＣと同じである。また、第４の実施例に係るＩＣが接続される評価用基板は、上述した第１〜３の実施例に係る評価用ガラス基板と同じである。
Figure 2016029698
第４の実施例では、実施例１〜４及び比較例１に係る接続体サンプルについて、評価用ガラス基板の裏面から出力端子に現れる圧痕を観察し、図７中Ａ−Ａ’に示す１，３列目の出力バンプ列２６-1，２６-3の中央部における出力バンプ２５の凹部領域と凸部領域における導電性粒子の捕捉数をカウントした。
［実施例１の結果］
評価用ＩＣ（１×２０ｍｍ）を用いた実施例１では、１列目の出力バンプ列２６-1の中央部における出力バンプ２５の凹部領域上の粒子捕捉数は２個、凸部領域上の粒子捕捉数は１７個であり、３列目の出力バンプ列２６-3の中央部における出力バンプ２５の凹部領域上の粒子捕捉数は１個、凸部領域上の粒子捕捉数は１６個であった。
評価用ＩＣ（１．５×２０ｍｍ）を用いた実施例１では、１列目の出力バンプ列２６-1の中央部における出力バンプ２５の凹部領域上の粒子捕捉数は３個、凸部領域上の粒子捕捉数は１９個であり、３列目の出力バンプ列２６-3の中央部における出力バンプ２５の凹部領域上の粒子捕捉数は１個、凸部領域上の粒子捕捉数は１５個であった。
評価用ＩＣ（２×２０ｍｍ）を用いた実施例１では、１列目の出力バンプ列２６-1の中央部における出力バンプ２５の凹部領域上の粒子捕捉数は３個、凸部領域上の粒子捕捉数は１８個であり、３列目の出力バンプ列２６-3の中央部における出力バンプ２５の凹部領域上の粒子捕捉数は２個、凸部領域上の粒子捕捉数は１４個であった。
［実施例２の結果］
評価用ＩＣ（１×２０ｍｍ）を用いた実施例２では、１列目の出力バンプ列２６-1の中央部における出力バンプ２５の凹部領域上の粒子捕捉数は０個、凸部領域上の粒子捕捉数は４個であり、３列目の出力バンプ列２６-3の中央部における出力バンプ２５の凹部領域上の粒子捕捉数は０個、凸部領域上の粒子捕捉数は３個であった。
評価用ＩＣ（１．５×２０ｍｍ）を用いた実施例２では、１列目の出力バンプ列２６-1の中央部における出力バンプ２５の凹部領域上の粒子捕捉数は０個、凸部領域上の粒子捕捉数は５個であり、３列目の出力バンプ列２６-3の中央部における出力バンプ２５の凹部領域上の粒子捕捉数は１個、凸部領域上の粒子捕捉数は３個であった。
評価用ＩＣ（２×２０ｍｍ）を用いた実施例２では、１列目の出力バンプ列２６-1の中央部における出力バンプ２５の凹部領域上の粒子捕捉数は１個、凸部領域上の粒子捕捉数は４個であり、３列目の出力バンプ列２６-3の中央部における出力バンプ２５の凹部領域上の粒子捕捉数は０個、凸部領域上の粒子捕捉数は３個であった。
［実施例３の結果］
評価用ＩＣ（１×２０ｍｍ）を用いた実施例３では、１列目の出力バンプ列２６-1の中央部における出力バンプ２５の凹部領域上の粒子捕捉数は４個、凸部領域上の粒子捕捉数は３７個であり、３列目の出力バンプ列２６-3の中央部における出力バンプ２５の凹部領域上の粒子捕捉数は２個、凸部領域上の粒子捕捉数は３６個であった。
評価用ＩＣ（１．５×２０ｍｍ）を用いた実施例３では、１列目の出力バンプ列２６-1の中央部における出力バンプ２５の凹部領域上の粒子捕捉数は３個、凸部領域上の粒子捕捉数は３４個であり、３列目の出力バンプ列２６-3の中央部における出力バンプ２５の凹部領域上の粒子捕捉数は３個、凸部領域上の粒子捕捉数は３１個であった。
評価用ＩＣ（２×２０ｍｍ）を用いた実施例３では、１列目の出力バンプ列２６-1の中央部における出力バンプ２５の凹部領域上の粒子捕捉数は３個、凸部領域上の粒子捕捉数は３５個であり、３列目の出力バンプ列２６-3の中央部における出力バンプ２５の凹部領域上の粒子捕捉数は２個、凸部領域上の粒子捕捉数は３０個であった。
［実施例４の結果］
評価用ＩＣ（１×２０ｍｍ）を用いた実施例４では、１列目の出力バンプ列２６-1の中央部における出力バンプ２５の凹部領域上の粒子捕捉数は２個、凸部領域上の粒子捕捉数は１４個であり、３列目の出力バンプ列２６-3の中央部における出力バンプ２５の凹部領域上の粒子捕捉数は１個、凸部領域上の粒子捕捉数は１３個であった。
評価用ＩＣ（１．５×２０ｍｍ）を用いた実施例４では、１列目の出力バンプ列２６-1の中央部における出力バンプ２５の凹部領域上の粒子捕捉数は３個、凸部領域上の粒子捕捉数は１５個であり、３列目の出力バンプ列２６-3の中央部における出力バンプ２５の凹部領域上の粒子捕捉数は１個、凸部領域上の粒子捕捉数は１１個であった。
評価用ＩＣ（２×２０ｍｍ）を用いた実施例４では、１列目の出力バンプ列２６-1の中央部における出力バンプ２５の凹部領域上の粒子捕捉数は２個、凸部領域上の粒子捕捉数は１５個であり、３列目の出力バンプ列２６-3の中央部における出力バンプ２５の凹部領域上の粒子捕捉数は２個、凸部領域上の粒子捕捉数は１０個であった。
［比較例１の結果］
評価用ＩＣ（１×２０ｍｍ）を用いた比較例１では、１列目の出力バンプ列２６-1の中央部における出力バンプ２５の凹部領域上の粒子捕捉数は２個、凸部領域上の粒子捕捉数は１０個であり、３列目の出力バンプ列２６-3の中央部における出力バンプ２５の凹部領域上の粒子捕捉数は１個、凸部領域上の粒子捕捉数は３個であった。
評価用ＩＣ（１．５×２０ｍｍ）を用いた比較例１では、１列目の出力バンプ列２６-1の中央部における出力バンプ２５の凹部領域上の粒子捕捉数は１個、凸部領域上の粒子捕捉数は１１個であり、３列目の出力バンプ列２６-3の中央部における出力バンプ２５の凹部領域上の粒子捕捉数は１個、凸部領域上の粒子捕捉数は１個であった。
評価用ＩＣ（２×２０ｍｍ）を用いた比較例１では、１列目の出力バンプ列２６-1の中央部における出力バンプ２５の凹部領域上の粒子捕捉数は２個、凸部領域上の粒子捕捉数は１２個であり、３列目の出力バンプ列２６-3の中央部における出力バンプ２５の凹部領域上の粒子捕捉数は０個、凸部領域上の粒子捕捉数は０個であった。
［第４の実施例の考察］
表４に示すように、導電性粒子が規則配列された異方性導電フィルムを用いて作成された実施例１〜４に係る接続体サンプルによれば、いずれも１、３列目の出力バンプ列２６-1、２６-3の中央部における出力バンプ２５の凸部領域において３個以上の圧痕が観察され、１列目と３列目とで差がほとんどなく、導電性粒子の圧縮により良好な導通性を備える。これは、導電性粒子を捕捉するバンプ面に形成された凹部領域において導電性粒子を十分に押し込むことができない場合でも、導電性粒子が規則配列されることにより凸部領域にも捕捉されているため、当該凸部領域において十分に押し込まれたことによる。
したがって、実施例１〜４では、最も出力端子２１と出力バンプ２５の距離が最も開きやすい３列目の出力バンプ列２６-3の中央部において、１列目と大差ない圧痕及び粒子捕捉数を有することから、２列目や３列目の他の出力バンプ２５においても同様に圧痕及び粒子捕捉数が観察され、導電性粒子の圧縮により良好な導電性を有するものと考えられる。また、実施例１〜４に係る接続体サンプルによれば、３列目の出力バンプ列２６-3の中央においても導電性粒子が押し込まれているため、評価用ガラス基板１２の裏面に現れる導電性粒子の圧痕もはっきりと確認でき、圧痕による導通性の確認も精度よく行うことができる。
一方、比較例１では、１、３列目の出力バンプ列２６-1、２６-3の中央部における出力バンプ２５の凸部領域において圧痕が観察されないバンプも存在し、導電性粒子の押し込み不足により導通性の低下が懸念される。これは、導電性粒子がランダムに分散されているため、凸部領域に捕捉される粒子数にばらつきが生じることによる。したがって、比較例１では、凸部領域に導電性粒子が乗らず、導通性や導通信頼性の低いバンプの発生が確率上避けられない。
１ 異方性導電フィルム、２ 剥離フィルム、３ バインダー樹脂層、４ 導電性粒子、６ 巻取リール、１０ 液晶表示パネル、１１，１２ 透明基板、１２ａ 縁部、１３ シール、１４ 液晶、１５ パネル表示部、１６，１７ 透明電極、１８ 液晶駆動用ＩＣ、１８ａ 実装面、１９ 入力端子、２０ 入力端子列、２１ 出力端子、２２ 出力端子列、２３ 入力バンプ、２５ 出力バンプ、２４ 入力バンプ列、２６ 出力バンプ列、２７ 実装部、３１ 基板側アライメントマーク、３２ ＩＣ側アライメントマーク、３３ 熱圧着ヘッド、３５ 端子間スペース

Claims (13)

  1. 複数の端子が配列された端子列が上記端子の配列方向と直交する幅方向に複数並列された回路基板と、
    上記複数の端子列に応じて、複数のバンプが配列されたバンプ列が上記バンプの配列方向と直交する幅方向に複数並列された電子部品とを備え、
    導電性粒子が配列された異方性導電接着剤を介して上記回路基板上に上記電子部品が接続された接続体において、
    上記回路基板及び上記電子部品の各外側に配列された相対向する端子とバンプの距離が、上記回路基板及び上記電子部品の各内側に配列された相対向する端子とバンプの距離よりも大きい接続体。
  2. 上記回路基板及び上記電子部品の各外側に配列された相対向する端子とバンプの距離は、上記回路基板及び上記電子部品の各内側に配列された相対向する端子とバンプの距離の１３０％以内である請求項１記載の接続体。
  3. 上記電子部品の上記バンプ列の中心部において、上記回路基板及び上記電子部品の各外側に配列された相対向する端子とバンプの距離が、上記回路基板及び上記電子部品の各内側に配列された相対向する端子とバンプの距離の１３０％以内である請求項２記載の接続体。
  4. 上記回路基板及び上記電子部品の各外側に配列された相対向する端子とバンプの距離Ｄoと、上記回路基板及び上記電子部品の各内側に配列された相対向する端子とバンプの距離Ｄiとの割合Ｄ（＝Ｄo／Ｄi）は、
    上記電子部品の上記バンプの配列方向の両端における、上記回路基板及び上記電子部品の各外側に配列された相対向する端子とバンプの平均距離ｄoと、上記回路基板及び上記電子部品の各内側に配列された相対向する端子とバンプの平均距離ｄiとの割合ｄ（＝ｄo／ｄi）の１３０％以内である請求項１〜３のいずれか１項に記載の接続体。
  5. 上記電子部品の上記バンプ列の中心部における上記割合Ｄが、上記割合ｄの１３０％以内である請求項４記載の接続体。
  6. 上記回路基板は、一の上記端子列が形成された第１の端子領域と、上記端子列が幅方向に複数並列された第２の端子領域とを有し、
    上記電子部品は、一の上記バンプ列が形成された第１のバンプ領域と、上記バンプ列が幅方向に複数並列された第２のバンプ領域とを有し、
    上記回路基板及び上記電子部品の上記第２の端子領域及び上記第２のバンプ領域において各外側に配列された相対向する端子とバンプの距離Ｄoは、
    上記回路基板及び上記電子部品の上記第２の端子領域及び上記第２のバンプ領域における各外側に配列された端子列とバンプ列の両端部における相対向する端子とバンプの距離と、上記回路基板及び上記電子部品の上記第１の端子領域及び上記第１のバンプ領域における上記端子列とバンプ列の両端部における相対向する端子とバンプの距離との平均距離ｄAVEの１１０％以内である請求項１〜５のいずれか１項に記載の接続体。
  7. 上記第１の端子領域及び上記第１のバンプ領域における上記端子列とバンプ列は、
    上記第１の端子領域に複数の上記端子列が上記端子の配列方向と直交する幅方向に複数並列され、かつ上記第１のバンプ領域に上記バンプ列が上記バンプの配列方向と直交する幅方向に複数並列されている場合、上記第１の端子領域及び上記第１のバンプ領域における各外側に配列された端子列及びバンプ列である請求項６に記載の接続体。
  8. 上記電子部品の上記バンプ列の中心部における上記距離Ｄoが、上記平均距離ｄAVEの１１０％以内である請求項６又は７に記載の接続体。
  9. 上記導電性粒子が配列されている上記異方性導電接着剤を用いて形成される請求項１〜８のいずれか１項に記載の接続体。
  10. 上記導電性粒子は、平均粒径が５μｍ以下である請求項１〜９のいずれか１項に記載の接続体。
  11. 上記バンプは、上記導電性粒子を捕捉するバンプ面に、上記導電性粒子の粒子径の５０％以内の高低差を有する凹凸部が形成された請求項１〜１０のいずれか１項に記載の接続体。
  12. 複数の端子が配列された端子列が幅方向に複数並列された回路基板と、
    上記複数の端子列に応じて、複数のバンプが配列されたバンプ列が幅方向に複数並列された電子部品とを備え、
    導電性粒子が配列された異方性導電接着剤を介して上記回路基板上に上記電子部品を搭載し、
    上記電子部品を押圧するとともに上記異方性導電接着剤を硬化させる接続体の製造方法において、
    上記回路基板及び上記電子部品の各外側に配列された相対向する端子とバンプの距離が、上記回路基板及び上記電子部品の各内側に配列された相対向する端子とバンプの距離よりも大きい接続体の製造方法。
  13. 上記異方性導電接着剤は、上記導電性粒子を含有する導電性粒子含有層と、上記導電性粒子を含有しない絶縁性接着剤層とを備え、上記導電性粒子含有層は、上記絶縁性接着剤層よりも粘度が高い請求項１２記載の接続体の製造方法。
JP2014242270A 2014-07-22 2014-11-28 接続体、及び接続体の製造方法 Pending JP2016029698A (ja)

Priority Applications (8)

Application Number Priority Date Filing Date Title
JP2014242270A JP2016029698A (ja) 2014-07-22 2014-11-28 接続体、及び接続体の製造方法
KR1020237000997A KR102637835B1 (ko) 2014-07-22 2015-07-22 접속체 및 접속체의 제조 방법
KR1020167033437A KR20170033266A (ko) 2014-07-22 2015-07-22 접속체 및 접속체의 제조 방법
TW104123628A TWI663697B (zh) 2014-07-22 2015-07-22 連接體、及連接體之製造方法
PCT/JP2015/070884 WO2016013593A1 (ja) 2014-07-22 2015-07-22 接続体、及び接続体の製造方法
CN201580035591.9A CN106664804A (zh) 2014-07-22 2015-07-22 连接体及连接体的制造方法
US15/324,759 US10373927B2 (en) 2014-07-22 2015-07-22 Connection body and method of manufacturing connection body
CN202110417525.5A CN113079637A (zh) 2014-07-22 2015-07-22 连接体及连接体的制造方法

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2014149298 2014-07-22
JP2014149298 2014-07-22
JP2014242270A JP2016029698A (ja) 2014-07-22 2014-11-28 接続体、及び接続体の製造方法

Publications (1)

Publication Number Publication Date
JP2016029698A true JP2016029698A (ja) 2016-03-03

Family

ID=55163117

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2014242270A Pending JP2016029698A (ja) 2014-07-22 2014-11-28 接続体、及び接続体の製造方法

Country Status (6)

Country Link
US (1) US10373927B2 (ja)
JP (1) JP2016029698A (ja)
KR (2) KR102637835B1 (ja)
CN (2) CN106664804A (ja)
TW (1) TWI663697B (ja)
WO (1) WO2016013593A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2017183664A (ja) * 2016-03-31 2017-10-05 デクセリアルズ株式会社 異方性導電接続構造体

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6476747B2 (ja) * 2014-10-28 2019-03-06 デクセリアルズ株式会社 異方性導電フィルム及び接続構造体
CN114512832B (zh) 2014-11-17 2024-03-01 迪睿合株式会社 各向异性导电膜及其制造方法、连接结构体
KR102535557B1 (ko) 2016-03-07 2023-05-24 삼성디스플레이 주식회사 표시 장치 및 전자 디바이스
KR20180041296A (ko) * 2016-10-13 2018-04-24 삼성디스플레이 주식회사 표시 패널
CN110596925B (zh) * 2018-06-12 2022-02-22 夏普株式会社 电路基板
CN108987439A (zh) * 2018-06-21 2018-12-11 武汉华星光电半导体显示技术有限公司 显示面板和显示装置
KR102581839B1 (ko) * 2018-10-02 2023-09-22 삼성디스플레이 주식회사 표시 장치
US10818634B2 (en) * 2018-10-08 2020-10-27 HKC Corporation Limited Display panel, method for manufacturing the display panel, and display device
CN109168250B (zh) * 2018-10-24 2020-04-17 合肥鑫晟光电科技有限公司 一种电路板及其制作方法、使用方法、显示装置
CN113169139B (zh) * 2018-11-26 2023-01-13 华为技术有限公司 封装结构及通信设备
KR102708431B1 (ko) * 2018-11-28 2024-09-25 삼성디스플레이 주식회사 본딩 장치 및 본딩 방법
CN113871396A (zh) * 2020-06-30 2021-12-31 北京小米移动软件有限公司 显示面板、覆晶薄膜、显示设备和制作方法
US11721551B2 (en) * 2021-01-26 2023-08-08 Tokyo Electron Limited Localized stress regions for three-dimension chiplet formation

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11307902A (ja) * 1998-04-27 1999-11-05 Toshiba Corp 回路基板
JP2003202583A (ja) * 2002-01-08 2003-07-18 Matsushita Electric Ind Co Ltd 液晶パネル、液晶パネルの駆動回路素子及びそれらの接続方法
JP2003303852A (ja) * 2002-04-10 2003-10-24 Seiko Epson Corp 半導体チップの実装構造、配線基板、電気光学装置及び電子機器
JP2005216611A (ja) * 2004-01-28 2005-08-11 Sumitomo Bakelite Co Ltd 異方導電フィルムの製造方法
JP2007035828A (ja) * 2005-07-26 2007-02-08 Seiko Epson Corp 半導体装置及びその製造方法
JP2008210908A (ja) * 2007-02-26 2008-09-11 Tokai Rubber Ind Ltd 電子部品の実装方法
WO2014034102A1 (ja) * 2012-09-03 2014-03-06 シャープ株式会社 表示装置及びその製造方法

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE69526287T2 (de) * 1994-01-27 2002-10-31 Loctite (Ireland) Ltd., Dublin Zusammenstellungen und methoden zur anordnung anisotropisch leitender bahnen und verbindungen zwischen zwei sätzen von leitern
JP3570165B2 (ja) 1997-07-11 2004-09-29 カシオ計算機株式会社 表示装置
KR100502222B1 (ko) * 1999-01-29 2005-07-18 마츠시타 덴끼 산교 가부시키가이샤 전자부품의 실장방법 및 그 장치
JP3649042B2 (ja) 1999-05-28 2005-05-18 セイコーエプソン株式会社 Ｉｃチップの接続方法及び液晶装置の製造方法
JP4115832B2 (ja) 2002-12-27 2008-07-09 東芝松下ディスプレイテクノロジー株式会社 半導体素子及び液晶表示パネル
JP2004341430A (ja) * 2003-05-19 2004-12-02 Sony Corp 再生装置および再生方法、記録媒体、並びにプログラム
KR101022278B1 (ko) * 2003-12-15 2011-03-21 삼성전자주식회사 구동 칩 및 이를 갖는 표시장치
KR101051013B1 (ko) 2003-12-16 2011-07-21 삼성전자주식회사 구동 칩 및 이를 갖는 표시장치
JP4789738B2 (ja) 2006-07-28 2011-10-12 旭化成イーマテリアルズ株式会社 異方導電性フィルム
CN101840080B (zh) * 2009-03-19 2011-11-16 瀚宇彩晶股份有限公司 液晶显示器
KR20110046887A (ko) * 2009-10-29 2011-05-06 엘지디스플레이 주식회사 표시장치
CN102103428B (zh) * 2009-12-18 2013-01-02 群康科技(深圳)有限公司 触控显示装置的软性电路板结合方法及触控显示装置
US9318454B2 (en) * 2012-10-11 2016-04-19 Sharp Kabushiki Kaisha Drive chip and display apparatus
FR3009136B1 (fr) * 2013-07-29 2017-10-27 Commissariat Energie Atomique Procede de fabrication d'une microbatterie au lithium

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11307902A (ja) * 1998-04-27 1999-11-05 Toshiba Corp 回路基板
JP2003202583A (ja) * 2002-01-08 2003-07-18 Matsushita Electric Ind Co Ltd 液晶パネル、液晶パネルの駆動回路素子及びそれらの接続方法
JP2003303852A (ja) * 2002-04-10 2003-10-24 Seiko Epson Corp 半導体チップの実装構造、配線基板、電気光学装置及び電子機器
JP2005216611A (ja) * 2004-01-28 2005-08-11 Sumitomo Bakelite Co Ltd 異方導電フィルムの製造方法
JP2007035828A (ja) * 2005-07-26 2007-02-08 Seiko Epson Corp 半導体装置及びその製造方法
JP2008210908A (ja) * 2007-02-26 2008-09-11 Tokai Rubber Ind Ltd 電子部品の実装方法
WO2014034102A1 (ja) * 2012-09-03 2014-03-06 シャープ株式会社 表示装置及びその製造方法

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2017183664A (ja) * 2016-03-31 2017-10-05 デクセリアルズ株式会社 異方性導電接続構造体
CN108780763A (zh) * 2016-03-31 2018-11-09 迪睿合株式会社 各向异性导电连接构造体
TWI759290B (zh) * 2016-03-31 2022-04-01 日商迪睿合股份有限公司 異向性導電連接結構體
CN108780763B (zh) * 2016-03-31 2022-12-06 迪睿合株式会社 各向异性导电连接构造体

Also Published As

Publication number Publication date
WO2016013593A1 (ja) 2016-01-28
KR20170033266A (ko) 2017-03-24
TW201618263A (zh) 2016-05-16
KR102637835B1 (ko) 2024-02-19
TWI663697B (zh) 2019-06-21
US10373927B2 (en) 2019-08-06
US20170207190A1 (en) 2017-07-20
CN113079637A (zh) 2021-07-06
CN106664804A (zh) 2017-05-10
KR20230010274A (ko) 2023-01-18

Similar Documents

Publication Publication Date Title
WO2016013593A1 (ja) 接続体、及び接続体の製造方法
JP6645730B2 (ja) 接続体及び接続体の製造方法
TWI645480B (zh) Connector, method of manufacturing the connector, electronic device
JP6959303B2 (ja) 接続体、接続体の製造方法及び検査方法
TWI661027B (zh) 連接體、連接體之製造方法、連接方法、異向性導電接著劑
CN108476591B (zh) 连接体、连接体的制造方法、检测方法
JP7369756B2 (ja) 接続体及び接続体の製造方法
WO2016114381A1 (ja) 接続構造体
JP2018073684A (ja) 接続体の製造方法、接続方法、接続装置
JP2019140413A (ja) 接続体、接続体の製造方法、接続方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20171114

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20181106

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20181226

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20190305

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20190604

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20190612

A912 Re-examination (zenchi) completed and case transferred to appeal board

Free format text: JAPANESE INTERMEDIATE CODE: A912

Effective date: 20190705