Nothing Special   »   [go: up one dir, main page]

JP2016074549A - Free-standing substrate and method for manufacturing free-standing substrate - Google Patents

Free-standing substrate and method for manufacturing free-standing substrate Download PDF

Info

Publication number
JP2016074549A
JP2016074549A JP2014204524A JP2014204524A JP2016074549A JP 2016074549 A JP2016074549 A JP 2016074549A JP 2014204524 A JP2014204524 A JP 2014204524A JP 2014204524 A JP2014204524 A JP 2014204524A JP 2016074549 A JP2016074549 A JP 2016074549A
Authority
JP
Japan
Prior art keywords
nitride semiconductor
group iii
iii nitride
semiconductor layer
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2014204524A
Other languages
Japanese (ja)
Other versions
JP6497886B2 (en
Inventor
紀彦 鷲見
Norihiko Washimi
紀彦 鷲見
豊 錦織
Yutaka Nishigori
豊 錦織
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Furukawa Co Ltd
Original Assignee
Furukawa Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Furukawa Co Ltd filed Critical Furukawa Co Ltd
Priority to JP2014204524A priority Critical patent/JP6497886B2/en
Publication of JP2016074549A publication Critical patent/JP2016074549A/en
Application granted granted Critical
Publication of JP6497886B2 publication Critical patent/JP6497886B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Crystals, And After-Treatments Of Crystals (AREA)

Abstract

PROBLEM TO BE SOLVED: To provide a new technique for reducing an adverse effect to the characteristics of devices (for example: an optical device and an electronic device, etc.) formed on a free-standing substrate.SOLUTION: A free-standing substrate 10 comprises: a layer consisting of a group III nitride semiconductor; a pit embedded region 11 formed by epitaxially growing a group III nitride semiconductor from insides of pits existing in the layer and formed on a growth surface in the growth process of the group III nitride semiconductor, extended in the thickness direction of the layer and having an impurity concentration higher than these of the other regions. The density of the pit embedded region 11 on the exposed surface of the layer is 0.9/cmor less.SELECTED DRAWING: Figure 1

Description

本発明は、自立基板、及び、自立基板の製造方法に関する。   The present invention relates to a self-supporting substrate and a method for manufacturing the self-supporting substrate.

下地基板(例:サファイア基板)上にIII族窒化物半導体層を形成し、その後、下地基板からIII族窒化物半導体層を剥離することで自立基板(III族窒化物半導体の層)を製造する技術がある。   A group III nitride semiconductor layer is formed on a base substrate (eg, sapphire substrate), and then the group III nitride semiconductor layer is peeled from the base substrate to manufacture a self-supporting substrate (group III nitride semiconductor layer). There is technology.

当該技術の場合、非特許文献1に記載のように、自立基板の成長面(露出面)に開口を有するピット(貫通穴、窪み等)が形成され得る。また、ピットの内部の斜面から成長してできた、他の領域よりも不純物濃度(例:O濃度)が高いピット埋込領域が形成され得る。ピット内部の斜面からのIII族窒化物半導体結晶の成長速度は、他の領域からの成長速度よりも遅いため、環境中の不純物の取り込み効率が高くなる。結果、ピット内部の斜面からIII族窒化物半導体結晶が成長してできた領域は、他の領域に比べて不純物濃度が高くなる。   In the case of this technique, as described in Non-Patent Document 1, pits (through holes, depressions, etc.) having openings on the growth surface (exposed surface) of the self-standing substrate can be formed. In addition, a pit buried region having a higher impurity concentration (eg, O concentration) than other regions, which is grown from the slope inside the pit, can be formed. Since the growth rate of the group III nitride semiconductor crystal from the slope inside the pit is slower than the growth rate from other regions, the efficiency of capturing impurities in the environment is increased. As a result, the region formed by growing the group III nitride semiconductor crystal from the slope inside the pit has a higher impurity concentration than other regions.

自立基板の成長面(露出面)にピット埋込領域が存在すると、自立基板の上に形成するデバイス(例:光デバイス、電子デバイス等)の特性に悪影響を及ぼし得る。   If the pit embedding region is present on the growth surface (exposed surface) of the freestanding substrate, it may adversely affect the characteristics of a device (eg, optical device, electronic device, etc.) formed on the freestanding substrate.

非特許文献1には、従来のHVPE(Hydride Vapor Phase Epitaxy)装置よりも格段に精密な成長条件制御を可能とする独自構造のHVPE装置を用い、自立基板の成長面(露出面)におけるピット埋込領域を減らすことで、上記課題を解決する手段を開示している。   Non-Patent Document 1 uses an HVPE device with a unique structure that enables much more precise growth condition control than the conventional HVPE (Hydride Vapor Phase Epitaxy) device, and pit filling on the growth surface (exposed surface) of a self-supporting substrate. Means for solving the above problem by reducing the insertion area is disclosed.

藤倉序章、他4名、"高品質GaN単結晶基板の開発"、[online]、日立電線 No.31(2012−1)、[平成26年4月11日検索]、インターネット<URL: http://www.hitachi-cable.co.jp/about/publish/kenkyu/__icsFiles/afieldfile/2012/07/17/r06.pdf >Nobuaki Fujikura, 4 others, “Development of high quality GaN single crystal substrate”, [online], Hitachi Cable 31 (2012-1), [Search April 11, 2014], Internet <URL: http://www.hitachi-cable.co.jp/about/publish/kenkyu/__icsFiles/afieldfile/2012/07/ 17 / r06.pdf>

非特許文献1に記載の技術の場合、独自構造のHVPE装置を新たに用意する必要があり、費用負担が大きい。また、独自構造のHVPE装置を利用しなければならない、すなわち、従来の成長装置を利用できないという点で、汎用性に欠ける技術であるといえる。   In the case of the technique described in Non-Patent Document 1, it is necessary to newly prepare an HVPE device having a unique structure, which is expensive. Moreover, it can be said that this technique lacks versatility in that an HVPE apparatus having a unique structure must be used, that is, a conventional growth apparatus cannot be used.

本発明は、自立基板の上に形成するデバイス(例:光デバイス、電子デバイス等)の特性への悪影響を軽減するための新たな技術を提供することを課題とする。   An object of the present invention is to provide a new technique for reducing adverse effects on the characteristics of devices (eg, optical devices, electronic devices, etc.) formed on a self-supporting substrate.

本発明によれば、
III族窒化物半導体からなる層と、
前記層の中に存在し、III族窒化物半導体の成長過程で成長面に形成されたピットの内部からIII族窒化物半導体がエピタキシャル成長することで形成され、前記層の厚さ方向に延伸し、他の領域よりも不純物濃度が高いピット埋込領域と、
を有し、
前記層の前記露出面における前記ピット埋込領域の密度は、0.9個/cm以下である自立基板が提供される。
According to the present invention,
A layer made of a group III nitride semiconductor;
Present in the layer, formed by epitaxially growing a group III nitride semiconductor from the inside of the pit formed on the growth surface in the growth process of the group III nitride semiconductor, extending in the thickness direction of the layer, A pit embedding region having a higher impurity concentration than other regions;
Have
A self-supporting substrate is provided in which the density of the pit embedding region on the exposed surface of the layer is 0.9 piece / cm 2 or less.

また、本発明によれば、
下地基板の上にIII族窒化物半導体からなる積層膜を形成する第1形成工程と、
前記積層膜の上にIII族窒化物半導体層を形成する第2形成工程と、
前記第2形成工程の後、少なくとも前記下地基板を除去して、前記III族窒化物半導体層を含む自立基板を得る加工工程と、
を有し、
前記第1形成工程では、
第1の成長条件でIII族窒化物半導体を成長させることで第1のIII族窒化物半導体層を形成した後、前記第1の成長条件と異なる第2の成長条件でIII族窒化物半導体を成長させることで、前記第1のIII族窒化物半導体層の上に第2のIII族窒化物半導体層を形成した積層構造を得る処理、及び、III族窒化物半導体を成長させることで第3のIII族窒化物半導体層を形成した後、一度III族窒化物半導体の成長を停止し、その後、再びIII族窒化物半導体を成長させることで前記第3のIII族窒化物半導体層の上に第4のIII族窒化物半導体層を形成した積層構造を得る処理の少なくとも一方を所定回数実行することで、前記積層膜を形成する自立基板の製造方法が提供される。
Moreover, according to the present invention,
A first forming step of forming a laminated film made of a group III nitride semiconductor on a base substrate;
A second forming step of forming a group III nitride semiconductor layer on the laminated film;
After the second forming step, at least the base substrate is removed, and a processing step of obtaining a self-supporting substrate including the group III nitride semiconductor layer;
Have
In the first forming step,
After the group III nitride semiconductor layer is formed by growing a group III nitride semiconductor under the first growth condition, the group III nitride semiconductor is formed under a second growth condition different from the first growth condition. A process of obtaining a stacked structure in which a second group III nitride semiconductor layer is formed on the first group III nitride semiconductor layer by growing, and a third group nitride semiconductor by growing a group III nitride semiconductor. After the group III nitride semiconductor layer is formed, the growth of the group III nitride semiconductor is once stopped, and then the group III nitride semiconductor is again grown on the third group III nitride semiconductor layer. There is provided a method for manufacturing a self-supporting substrate for forming the laminated film by executing at least one of the processes for obtaining the laminated structure in which the fourth group III nitride semiconductor layer is formed a predetermined number of times.

本発明によれば、自立基板の上に形成するデバイス(例:光デバイス、電子デバイス等)の特性への悪影響を軽減することが可能となる。   ADVANTAGE OF THE INVENTION According to this invention, it becomes possible to reduce the bad influence on the characteristic of the device (for example, optical device, electronic device, etc.) formed on a self-supporting substrate.

本実施形態の自立基板の製造方法の処理の流れの一例を示すフローチャートである。It is a flowchart which shows an example of the flow of a process of the manufacturing method of the self-supporting substrate of this embodiment. 本実施形態の自立基板の製造方法の一例を説明するための製造工程図である。It is a manufacturing process figure for demonstrating an example of the manufacturing method of the self-supporting board | substrate of this embodiment. 本実施形態の自立基板の製造方法の一例を説明するための製造工程図である。It is a manufacturing process figure for demonstrating an example of the manufacturing method of the self-supporting board | substrate of this embodiment. 本実施形態の自立基板の製造方法の一例を説明するための製造工程図である。It is a manufacturing process figure for demonstrating an example of the manufacturing method of the self-supporting board | substrate of this embodiment. 本実施形態の自立基板の製造方法の一例を説明するための製造工程図である。It is a manufacturing process figure for demonstrating an example of the manufacturing method of the self-supporting board | substrate of this embodiment. 本実施形態の自立基板の製造方法の一例を説明するための製造工程図である。It is a manufacturing process figure for demonstrating an example of the manufacturing method of the self-supporting board | substrate of this embodiment. 本実施形態の自立基板の製造に用いる装置の一例を示す模式図である。It is a schematic diagram which shows an example of the apparatus used for manufacture of the self-supporting board | substrate of this embodiment. 本実施形態の自立基板の一例を示す模式図である。It is a schematic diagram which shows an example of the self-supporting board | substrate of this embodiment. 本実施形態の自立基板の一例を示す模式図である。It is a schematic diagram which shows an example of the self-supporting board | substrate of this embodiment. 本実施形態の自立基板の一例を示す模式図である。It is a schematic diagram which shows an example of the self-supporting board | substrate of this embodiment. 本実施形態の効果を説明するための図である。It is a figure for demonstrating the effect of this embodiment. 本実施形態の効果を説明するための図である。It is a figure for demonstrating the effect of this embodiment.

以下、本発明の実施の形態について、図面を用いて説明する。尚、すべての図面において、同様な構成要素には同様の符号を付し、適宜説明を省略する。   Hereinafter, embodiments of the present invention will be described with reference to the drawings. In all the drawings, the same reference numerals are given to the same components, and the description will be omitted as appropriate.

まず、本実施形態の概要について説明する。本発明者らは、成長面(露出面)におけるピット埋込領域の数を従来に比べて低減した自立基板により、自立基板の上に形成するデバイス(例:光デバイス、電子デバイス等)の特性への悪影響を軽減することを検討した。   First, an outline of the present embodiment will be described. The inventors of the present invention have characteristics of a device (eg, an optical device, an electronic device, etc.) formed on a self-supporting substrate by a self-supporting substrate in which the number of pit embedding regions on the growth surface (exposed surface) is reduced as compared with the prior art. Considered to reduce the adverse effects on

非特許文献1に開示のように、従来の成長方法でIII族窒化物半導体の結晶からなる層を形成した場合、III族窒化物半導体の成長過程で成長面(露出面)に開口を有するピットが形成される。ピットは、当該層を貫通する貫通ピットのほか、非貫通であり、かつ、内部が逆六角錐、又は、逆六角錐台となりやすいクボミを含む。そして、その後にこのクボミの内部の斜面からIII族窒化物半導体結晶が成長して、他の領域よりも不純物濃度(例:O濃度)が高いピット埋込領域が形成され得る。   As disclosed in Non-Patent Document 1, when a layer made of a group III nitride semiconductor crystal is formed by a conventional growth method, a pit having an opening on the growth surface (exposed surface) during the growth process of the group III nitride semiconductor. Is formed. The pit includes not only a through pit that penetrates the layer but also a non-penetrating pit and an inside that is likely to be an inverted hexagonal pyramid or an inverted hexagonal frustum. After that, a group III nitride semiconductor crystal grows from the slope inside the Kubomi, and a pit buried region having a higher impurity concentration (eg, O concentration) than other regions can be formed.

なお、非特許文献1には、従来のHVPE装置よりも格段に精密な成長条件制御を可能とする独自構造のHVPE装置を用いることで、自立基板の成長面(露出面)におけるピット埋込領域の数を低減できることが開示されているが、どの程度低減されたのかは不明である。   In Non-Patent Document 1, a pit embedding region on a growth surface (exposed surface) of a self-supporting substrate is obtained by using an HVPE device having a unique structure that enables much more precise growth condition control than a conventional HVPE device. However, it is unclear how much it has been reduced.

本実施形態の自立基板は、従来ない本実施形態の自立基板の製造方法で製造される。本発明者らは、理由は不明であるが、以下の実施例で示すように、下地基板の上にIII族窒化物半導体からなる積層膜を形成した後、当該積層膜の上に自立基板とするためのIII族窒化物半導体層を形成すれば、当該III族窒化物半導体層の成長面(露出面)におけるピット埋込領域の数を低減できることを新たに見出した。また、当該技術によれば、さらに、III族窒化物半導体層の成長面(露出面)におけるピットの数を低減できることも新たに見出した。ピット埋込領域及びピットの詳細な定義については、以下で述べる。   The self-supporting substrate according to the present embodiment is manufactured by a method for manufacturing a self-supporting substrate according to the present embodiment which is not conventional. Although the reason is unknown, as shown in the following examples, the present inventors formed a laminated film made of a group III nitride semiconductor on a base substrate, and then formed a free-standing substrate on the laminated film. It was newly found that the number of pit buried regions on the growth surface (exposed surface) of the group III nitride semiconductor layer can be reduced by forming a group III nitride semiconductor layer for this purpose. Further, it has been newly found that the number of pits on the growth surface (exposed surface) of the group III nitride semiconductor layer can be further reduced according to the technique. The detailed definition of the pit embedding area and the pit will be described below.

本実施形態の自立基板は、上記技術を用いて形成されたものであり、成長面(露出面)におけるピット埋込領域の密度が従来にないほど低減されている点を特徴とする。また、本実施形態の自立基板は、当該特徴に加えて、成長面(露出面)におけるピットの密度が従来に比べて低減されているという特徴をさらに備えることもできる。このような本実施形態の自立基板によれば、自立基板の成長面(露出面)上における、ピット埋込領域やピットが存在しない領域を広くすることができる。このようなピット埋込領域やピットが存在しない領域の上にデバイス(例:光デバイス、電子デバイス等)を形成することで、デバイスの特性への悪影響を軽減することができる。   The self-supporting substrate of the present embodiment is formed using the above technique, and is characterized in that the density of the pit embedding region on the growth surface (exposed surface) is reduced as compared with the conventional case. In addition to the feature, the self-standing substrate of the present embodiment can further include a feature that the density of pits on the growth surface (exposed surface) is reduced as compared with the conventional case. According to such a self-standing substrate of this embodiment, it is possible to widen a pit embedding region or a region where no pit exists on the growth surface (exposed surface) of the self-standing substrate. By forming a device (for example, an optical device, an electronic device, etc.) on such a pit embedding region or a region where no pit is present, an adverse effect on device characteristics can be reduced.

まず、本実施形態の自立基板の製造方法について説明する。図1は、本実施形態の自立基板の製造方法の処理の流れの一例を示すフローチャートである。図示するように、本実施形態の自立基板の製造方法は、第1形成工程S11と、第2形成工程S12と、加工工程S13とを有する。   First, the manufacturing method of the self-supporting substrate of this embodiment will be described. FIG. 1 is a flowchart showing an example of a processing flow of the method for manufacturing a self-supporting substrate according to the present embodiment. As shown in the drawing, the method for manufacturing a self-supporting substrate according to the present embodiment includes a first formation step S11, a second formation step S12, and a processing step S13.

第1形成工程S11では、下地基板の上にIII族窒化物半導体からなる積層膜を形成する。なお、第1形成工程S11では、以下の(1)及び(2)の処理の少なくとも一方を所定回数実行することで、III族窒化物半導体からなる積層膜を形成する。   In the first formation step S11, a laminated film made of a group III nitride semiconductor is formed on the base substrate. In the first formation step S11, a laminated film made of a group III nitride semiconductor is formed by executing at least one of the following processes (1) and (2) a predetermined number of times.

(1) 第1の成長条件でIII族窒化物半導体結晶を成長させることで第1のIII族窒化物半導体層を形成した後、第1の成長条件と異なる第2の成長条件でIII族窒化物半導体結晶を成長させることで、第1のIII族窒化物半導体層の上に第2のIII族窒化物半導体層を形成した積層構造を得る処理。なお、第1のIII族窒化物半導体層及び第2のIII族窒化物半導体層は、積層膜の一部となる。
(2) III族窒化物半導体結晶を成長させることで第3のIII族窒化物半導体層を形成した後、一度III族窒化物半導体の成長を停止し、その後、再びIII族窒化物半導体結晶を成長させることで、第3のIII族窒化物半導体層の上に第4のIII族窒化物半導体層を形成した積層構造を得る処理。なお、第3のIII族窒化物半導体層及び第4のIII族窒化物半導体層は、積層膜の一部となる。
(1) A group III nitride semiconductor crystal is grown under a first growth condition to form a first group III nitride semiconductor layer, and then a group III nitride under a second growth condition different from the first growth condition. A process of obtaining a stacked structure in which a second group III nitride semiconductor layer is formed on a first group III nitride semiconductor layer by growing a compound semiconductor crystal. The first group III nitride semiconductor layer and the second group III nitride semiconductor layer are part of the stacked film.
(2) After the third group III nitride semiconductor layer is formed by growing the group III nitride semiconductor crystal, the group III nitride semiconductor growth is once stopped, and then the group III nitride semiconductor crystal is formed again. A process of obtaining a stacked structure in which a fourth group III nitride semiconductor layer is formed on a third group III nitride semiconductor layer by growing. Note that the third group III nitride semiconductor layer and the fourth group III nitride semiconductor layer are part of the stacked film.

このような手段で積層膜を形成した場合、連続する層間における層の組成(以下、「層組成」)が完全には一致しない状態となる。例えば、不純物濃度が異なったりし得る。結果、SEM(走査電子顕微鏡)で積層膜の断面を観察した際、連続する層間に界面ができる。本発明者らは、このような界面を有する積層膜を下地基板の上に形成した後、当該積層膜の上に、自立基板となるIII族窒化物半導体層を形成した場合、自立基板となるIII族窒化物半導体層に形成されるピット埋込領域を低減できることを確認している。   When a laminated film is formed by such means, the composition of layers between successive layers (hereinafter referred to as “layer composition”) does not completely match. For example, the impurity concentration may be different. As a result, when the cross section of the laminated film is observed with an SEM (scanning electron microscope), an interface is formed between successive layers. The inventors of the present invention have formed a laminated film having such an interface on a base substrate, and then formed a group III nitride semiconductor layer serving as a free-standing substrate on the laminated film, becomes a free-standing substrate. It has been confirmed that the pit buried region formed in the group III nitride semiconductor layer can be reduced.

ここで、(1)の処理について説明する。(1)の処理では、成長条件を異なるせることで、連続する層間における層組成を異ならせる。   Here, the process (1) will be described. In the treatment (1), the layer composition between successive layers is varied by changing the growth conditions.

例えば、第1の成長条件は「所定の不純物(例:Si)をドーピングする成長条件」とし、第2の成長条件は「当該所定の不純物をアンドープとする成長条件」としてもよい。または、当該所定の不純物のドーピング量が互いに異なるように第1及び第2の成長条件を異ならせてもよい。その他、成長温度、原料ガスの種類、原料ガスの流量、キャリアガスの種類、キャリアガスの流量、成長圧力等を互いに異ならせてもよい。   For example, the first growth condition may be “a growth condition in which a predetermined impurity (eg, Si) is doped”, and the second growth condition may be “a growth condition in which the predetermined impurity is undoped”. Alternatively, the first and second growth conditions may be varied so that the doping amounts of the predetermined impurities are different from each other. In addition, the growth temperature, source gas type, source gas flow rate, carrier gas type, carrier gas flow rate, growth pressure, and the like may be different from each other.

なお、第1のIII族窒化物半導体層を形成した後、III族窒化物半導体の成長を停止することなく、成長装置を操作して成長条件を切り替えることで、第2のIII族窒化物半導体層を連続的に形成してもよい。   After forming the first group III nitride semiconductor layer, the second group III nitride semiconductor can be operated by operating the growth apparatus and switching the growth conditions without stopping the growth of the group III nitride semiconductor. The layers may be formed continuously.

次に、(2)の処理について説明する。(2)の処理では、第3のIII族窒化物半導体層を形成する処理、及び、第4のIII族窒化物半導体層を形成する処理を連続的に行うのでなく、これらの層を形成する処理の間に、一度III族窒化物半導体の成長を停止する工程を入れることで、連続する層間における層組成を異ならせる。   Next, the process (2) will be described. In the process (2), the process for forming the third group III nitride semiconductor layer and the process for forming the fourth group III nitride semiconductor layer are not performed continuously, but these layers are formed. The process of stopping the growth of the group III nitride semiconductor is once inserted during the processing, so that the layer composition between successive layers is made different.

III族窒化物半導体の成長を停止する工程では、例えば、原料ガスやキャリアガスの供給を停止する処理、成長装置内の加熱を停止する処理、第3のIII族窒化物半導体層が形成された下地基板を一度成長装置内から取り出す処理、エッチングガス(HCl、Cl等)を適量導入することで「成長速度=エッチング速度」を実現し、見かけ上成長を停止する処理等が実行される。このようにすれば、第3のIII族窒化物半導体層の中の第4のIII族窒化物半導体層と近接する部分を形成する際の成長装置内の雰囲気と、第4のIII族窒化物半導体層の中の第3のIII族窒化物半導体層と近接する部分を形成する際の成長装置内の雰囲気とが互いに完全には一致しない状態となる。結果、雰囲気中から層内にドープされる不純物(例、O)のドーピング量が互いに異なる等の事象が起こり、これらの層の間に界面が形成される。 In the step of stopping the growth of the group III nitride semiconductor, for example, a process for stopping the supply of the source gas and the carrier gas, a process for stopping the heating in the growth apparatus, and the third group III nitride semiconductor layer are formed. A process of once removing the base substrate from the growth apparatus, introducing a suitable amount of etching gas (HCl, Cl 2, etc.) to realize “growth rate = etching rate”, and performing a process of apparently stopping the growth. In this way, the atmosphere in the growth apparatus when forming a portion of the third group III nitride semiconductor layer adjacent to the fourth group III nitride semiconductor layer, and the fourth group III nitride The atmosphere in the growth apparatus at the time of forming the portion close to the third group III nitride semiconductor layer in the semiconductor layer does not completely match each other. As a result, events such as different doping amounts of impurities (eg, O) doped in the layers from the atmosphere occur, and an interface is formed between these layers.

なお、(2)の処理において、第3のIII族窒化物半導体層を形成する際の第3の成長条件と、第4のIII族窒化物半導体層を形成する際の第4の成長条件とは、同じであってもよいし、互いに異なっていてもよい。   In the process (2), the third growth condition when the third group III nitride semiconductor layer is formed, and the fourth growth condition when the fourth group III nitride semiconductor layer is formed. May be the same or different from each other.

上記(1)及び(2)の処理の少なくとも一方を所定回数実行することで得られる積層膜の積層パターンは特段制限されず、規則正しいパターンであってもよいし、不規則なパターンであってもよい。   The laminated pattern of the laminated film obtained by executing at least one of the processes (1) and (2) a predetermined number of times is not particularly limited, and may be a regular pattern or an irregular pattern. Good.

例えば、積層膜は、同様の処理を規則正しく所定回数繰り返すことで、同様の積層パターンが所定回数規則正しく繰り返し積層された積層膜であってもよい。一例として、第1の成長条件で形成した第1のIII族窒化物半導体層と、第2の成長条件で第1のIII族窒化物半導体層の上に形成した第2のIII族窒化物半導体層との積層体が、所定回数連続的に繰り返した積層膜(第1のIII族窒化物半導体層/第2のIII族窒化物半導体層/第1のIII族窒化物半導体層/第2のIII族窒化物半導体層/・・・)が考えられる。   For example, the laminated film may be a laminated film in which the same laminated pattern is regularly repeated a predetermined number of times by repeating the same processing regularly a predetermined number of times. As an example, a first group III nitride semiconductor layer formed under a first growth condition and a second group III nitride semiconductor formed over the first group III nitride semiconductor layer under a second growth condition The laminated body with the layer is a laminated film (first group III nitride semiconductor layer / second group III nitride semiconductor layer / first group III nitride semiconductor layer / second layer) that is continuously repeated a predetermined number of times. Group III nitride semiconductor layers / ...) are conceivable.

不規則な積層パターンの一例としては、第1の成長条件で形成した第1のIII族窒化物半導体層と、第2の成長条件で第1のIII族窒化物半導体層の上に形成した第2のIII族窒化物半導体層との積層体の上に、(2)の処理により第2の成長条件で第2´のIII族窒化物半導体層が形成され、その上に、第1及び第2の成長条件と異なる第1´の成長条件で第1´のIII族窒化物半導体層が形成された積層膜(第1のIII族窒化物半導体層/第2のIII族窒化物半導体層/第2´のIII族窒化物半導体層/第1´のIII族窒化物半導体層/・・・)が考えられる。   As an example of the irregular stacked pattern, the first group III nitride semiconductor layer formed under the first growth condition and the first group III nitride semiconductor layer formed over the first group III nitride semiconductor layer under the second growth condition are used. A 2 ′ group III nitride semiconductor layer is formed under the second growth condition by the treatment of (2) on the stack of the group III nitride semiconductor layer of 2 and the first and first layers are formed thereon. A stacked film in which a first 'group III nitride semiconductor layer is formed under a first' growth condition different from the second growth condition (first group III nitride semiconductor layer / second group III nitride semiconductor layer / 2 ′ group III nitride semiconductor layer / first ′ group III nitride semiconductor layer /.

なお、ここで例示した積層パターンは、規則正しいパターン及び不規則なパターンを説明するために示したものに過ぎず、これらに限定されない。しかし、上述のような規則正しいパターンとした場合、不規則なパターンとする場合に比べて製造処理がシンプルになるという利点がある。   In addition, the lamination | stacking pattern illustrated here is only what was shown in order to demonstrate a regular pattern and an irregular pattern, and is not limited to these. However, when the regular pattern as described above is used, there is an advantage that the manufacturing process is simplified as compared with the case where the irregular pattern is used.

積層膜の層の数は、5以上100以下、好ましくは10以上30以下である。ピット埋込領域を低減する観点では、積層膜の層の数は多いのが好ましい。しかし、積層膜の層の数が多すぎると、製造時間が長くなったり、また、多くの原料を要する等の問題が発生し得る。   The number of layers of the laminated film is 5 or more and 100 or less, preferably 10 or more and 30 or less. From the viewpoint of reducing the pit embedding area, the number of layers of the laminated film is preferably large. However, if the number of layers of the laminated film is too large, problems such as a long manufacturing time and a large amount of raw materials may occur.

本実施形態では、積層膜の層の数を5以上100以下、好ましくは10以上30以下とすることで、製造時間が長くなったり、また、多くの原料を要する等の問題のレベルを抑制しつつ、十分なピット埋込領域の低減効果を実現することができる。   In the present embodiment, the number of layers of the laminated film is 5 or more and 100 or less, preferably 10 or more and 30 or less, thereby suppressing the level of problems such as an increase in manufacturing time and the need for many raw materials. However, a sufficient effect of reducing the pit embedding area can be realized.

また、積層膜を構成する各層の厚さは例えば50nm以上100μm以下であり、積層膜の厚さは例えば250nm以上1000μm以下である。本発明者らは、積層膜を構成する各層の厚さを50nm以上100μm以下とし、積層膜の厚さを250nm以上1000μm以下とした場合、ピット埋込領域の問題を十分に低減することを確認している。   Moreover, the thickness of each layer which comprises a laminated film is 50 nm or more and 100 micrometers or less, for example, and the thickness of a laminated film is 250 nm or more and 1000 micrometers or less, for example. The present inventors have confirmed that the problem of the pit embedding region is sufficiently reduced when the thickness of each layer constituting the laminated film is set to 50 nm to 100 μm and the thickness of the laminated film is set to 250 nm to 1000 μm. doing.

なお、積層膜の形成においては従来のあらゆる方法を採用でき、例えば、HVPE(Hydride Vapor Phase Epitaxy)、MOVPE(Metalorganic Vapor Phase Epitaxy)等のあらゆるエピタキシャル成長法を利用できる。   Note that any conventional method can be employed for forming the laminated film, and for example, any epitaxial growth method such as HVPE (Hydride Vapor Phase Epitaxy) or MOVPE (Metalorganic Vapor Phase Epitaxy) can be used.

次に、第2形成工程S12では、第1形成工程S11で形成した積層膜の上に、III族窒化物半導体層を形成する。当該III族窒化物半導体層が、自立基板の少なくとも一部となる。III族窒化物半導体層の形成は、従来のあらゆる方法を採用でき、例えば、HVPE、MOVPE等のあらゆるエピタキシャル成長法を利用できる。当該工程で形成するIII族窒化物半導体層の厚さは、例えば150μm以上30mm以下である。   Next, in the second formation step S12, a group III nitride semiconductor layer is formed on the stacked film formed in the first formation step S11. The group III nitride semiconductor layer becomes at least a part of the free-standing substrate. The formation of the group III nitride semiconductor layer can employ any conventional method, for example, any epitaxial growth method such as HVPE or MOVPE. The thickness of the group III nitride semiconductor layer formed in this step is, for example, 150 μm or more and 30 mm or less.

加工工程S13では、第2形成工程S12の後、少なくとも下地基板を除去して、第2形成工程S12で形成したIII族窒化物半導体層を含む自立基板を得る。なお、当該工程では、さらに、第1形成工程S11で形成した積層膜の少なくとも一部を除去してもよい。下地基板や積層膜の除去方法は特段制限されず、従来のあらゆる技術を採用できる。また、加工工程S13では、第2形成工程S12で形成したIII族窒化物半導体層の成長面(露出面)を研磨(例、CMP:Chemical Mechanical Polishing)等により加工し、成長面(露出面)側から一部を除去して平坦化してもよい。   In the processing step S13, after the second formation step S12, at least the base substrate is removed to obtain a self-supporting substrate including the group III nitride semiconductor layer formed in the second formation step S12. In this step, at least a part of the laminated film formed in the first formation step S11 may be further removed. The method for removing the base substrate and the laminated film is not particularly limited, and any conventional technique can be employed. Further, in the processing step S13, the growth surface (exposed surface) of the group III nitride semiconductor layer formed in the second formation step S12 is processed by polishing (eg, CMP: Chemical Mechanical Polishing) or the like to obtain the growth surface (exposed surface). You may planarize by removing a part from the side.

ここで、図2乃至図7を用いて、第1形成工程S11で、Siをドーピングした第1のIII族窒化物半導体層、アンドープである第2のIII族窒化物半導体層からなる積層膜を形成する場合の自立基板の製造方法の具体例を説明する。   Here, referring to FIG. 2 to FIG. 7, in the first formation step S11, a laminated film composed of the first group III nitride semiconductor layer doped with Si and the second group III nitride semiconductor layer that is undoped is formed. A specific example of a method for manufacturing a self-standing substrate in the case of forming will be described.

まず、下地基板102を準備する。下地基板102は、例えば、サファイア基板等の異種基板であってもよいし、III族窒化物半導体の自立基板であってもよい。下地基板102はこれに限られず、例えば、III族窒化物半導体が表面に堆積されたサファイア基板またはIII族窒化物半導体が表面に堆積されたSiC基板としてもよい。表面に堆積されるIII族窒化物半導体の例には、窒化ガリウム(GaN)、窒化アルミニウム(AlN)、窒化アルミニウムガリウム(AlGaN)、窒化インジウム(InN)および窒化アルミニウムガリウムインジウム(AlGaInN)が含まれる。なお、下地基板102に用いられるIII族窒化物半導体は単結晶である。下地基板102に用いられるIII族窒化物半導体の導電型は特に限定されず、p型であってもよいし、n型であってもよい。他の例として、下地基板102に用いられるIII族窒化物半導体は、真性半導体であってもよい。   First, the base substrate 102 is prepared. For example, the base substrate 102 may be a heterogeneous substrate such as a sapphire substrate, or may be a free-standing substrate of a group III nitride semiconductor. The base substrate 102 is not limited to this, and may be, for example, a sapphire substrate with a group III nitride semiconductor deposited on the surface or a SiC substrate with a group III nitride semiconductor deposited on the surface. Examples of group III nitride semiconductors deposited on the surface include gallium nitride (GaN), aluminum nitride (AlN), aluminum gallium nitride (AlGaN), indium nitride (InN), and aluminum gallium indium nitride (AlGaInN). . Note that the group III nitride semiconductor used for the base substrate 102 is a single crystal. The conductivity type of the group III nitride semiconductor used for the base substrate 102 is not particularly limited, and may be p-type or n-type. As another example, the group III nitride semiconductor used for the base substrate 102 may be an intrinsic semiconductor.

次に、図2に示すように、下地基板102の上に積層膜104を形成する。積層膜104は、第1のIII族窒化物半導体層104aと、第2のIII族窒化物半導体層104bと、が交互に積層されてなる。当該例では、HVPEにより、第1のIII族窒化物半導体層104aおよび第2のIII族窒化物半導体層104bを形成する。ただし、第1のIII族窒化物半導体層104aおよび第2のIII族窒化物半導体層104bの形成方法はHVPEに限られず、他の方法(例えば、MOVPE)を用いてもよい。   Next, as illustrated in FIG. 2, a stacked film 104 is formed on the base substrate 102. The laminated film 104 is formed by alternately laminating first group III nitride semiconductor layers 104a and second group III nitride semiconductor layers 104b. In this example, the first group III nitride semiconductor layer 104a and the second group III nitride semiconductor layer 104b are formed by HVPE. However, the method for forming the first group III nitride semiconductor layer 104a and the second group III nitride semiconductor layer 104b is not limited to HVPE, and other methods (for example, MOVPE) may be used.

なお、図2に示す例では、積層膜104の最下層には第1のIII族窒化物半導体層104aが形成され、積層膜104の最上層には第2のIII族窒化物半導体層104bが形成されている。ただし、積層膜104の最下層および最上層は図1の例に限られず、積層膜104の最下層に第2のIII族窒化物半導体層104bが形成されていてもよいし、積層膜104の最上層に第1のIII族窒化物半導体層104aが形成されていてもよい。   In the example shown in FIG. 2, the first group III nitride semiconductor layer 104a is formed in the lowermost layer of the stacked film 104, and the second group III nitride semiconductor layer 104b is formed in the uppermost layer of the stacked film 104. Is formed. However, the lowermost layer and the uppermost layer of the laminated film 104 are not limited to the example of FIG. 1, and the second group III nitride semiconductor layer 104b may be formed in the lowermost layer of the laminated film 104, The first group III nitride semiconductor layer 104a may be formed as the uppermost layer.

図2に示す例では、第1のIII族窒化物半導体層104aは、n型III族窒化物半導体層である。一方、第2のIII族窒化物半導体層104bは、アンドープIII族窒化物半導体層である。第1のIII族窒化物半導体層104aおよび第2のIII族窒化物半導体層104bに用いられるIII族窒化物半導体の例には、窒化ガリウム(GaN)、窒化アルミニウム(AlN)、窒化アルミニウムガリウム(AlGaN)、窒化インジウム(InN)および窒化アルミニウムガリウムインジウム(AlGaInN)が含まれる。また第1のIII族窒化物半導体層104aおよび第2のIII族窒化物半導体層104bに用いられるIII族窒化物半導体は単結晶である。   In the example shown in FIG. 2, the first group III nitride semiconductor layer 104a is an n-type group III nitride semiconductor layer. On the other hand, the second group III nitride semiconductor layer 104b is an undoped group III nitride semiconductor layer. Examples of the group III nitride semiconductor used for the first group III nitride semiconductor layer 104a and the second group III nitride semiconductor layer 104b include gallium nitride (GaN), aluminum nitride (AlN), aluminum gallium nitride ( AlGaN), indium nitride (InN) and aluminum gallium indium nitride (AlGaInN). The group III nitride semiconductor used for the first group III nitride semiconductor layer 104a and the second group III nitride semiconductor layer 104b is a single crystal.

図2に示す例では、第1のIII族窒化物半導体層104aには、シリコン(Si)がn型不純物としてドープされている。この場合、シリコンのドープは、HVPEまたはMOVPEにおいてシリコンを含むガス(例えば、モノシラン(SiH)またはジクロロシラン(SiHCl))を供給して実施してもよい。第1のIII族窒化物半導体層104aのn型不純物濃度は、例えば、5E17atoms/cm以上5E20atoms/cm以下である。 In the example shown in FIG. 2, the first group III nitride semiconductor layer 104a is doped with silicon (Si) as an n-type impurity. In this case, the doping of silicon may be performed by supplying a gas containing silicon (for example, monosilane (SiH 4 ) or dichlorosilane (SiH 2 Cl 2 )) in HVPE or MOVPE. The n-type impurity concentration of the first group III nitride semiconductor layer 104a is, for example, 5E17 atoms / cm 3 or more and 5E20 atoms / cm 3 or less.

なお、互いに接する第1のIII族窒化物半導体層104aおよび第2のIII族窒化物半導体層104bの間において、第1のIII族窒化物半導体層104aおよび第2のIII族窒化物半導体層104bのn型不純物濃度をステップ状に近い態様で変化させることで、これらの層間に界面を形成することができる。   Note that the first group III nitride semiconductor layer 104a and the second group III nitride semiconductor layer 104b are between the first group III nitride semiconductor layer 104a and the second group III nitride semiconductor layer 104b that are in contact with each other. By changing the n-type impurity concentration in a manner close to a step, an interface can be formed between these layers.

積層膜104では、第1のIII族窒化物半導体層104aと第2のIII族窒化物半導体層104bとの積層のサイクルが所定回数繰り返されている。当該回数は特に限定されるものではないが、例えば、10回以上としてもよい。すなわち、この場合、第1のIII族窒化物半導体層104aの1層および第2のIII族窒化物半導体層104bの1層の1組からなる層が、10層以上積層されることになる。   In the laminated film 104, the lamination cycle of the first group III nitride semiconductor layer 104a and the second group III nitride semiconductor layer 104b is repeated a predetermined number of times. Although the said frequency | count is not specifically limited, For example, it is good also as 10 times or more. In other words, in this case, 10 or more layers each composed of one set of the first group III nitride semiconductor layer 104a and one layer of the second group III nitride semiconductor layer 104b are stacked.

図2に示す例では、積層膜104において、第1のIII族窒化物半導体層104aおよび第2のIII族窒化物半導体層104bは、それぞれある程度の膜厚を有することが好ましい。これらの膜厚は、超格子を形成するような薄膜とするよりも、たとえば50nm以上とし、好ましくは200nm以上である。さらに積層膜104に含まれる第1のIII族窒化物半導体層104aのいずれの膜厚も、積層膜104に含まれる第2のIII族窒化物半導体層104bのいずれの膜厚よりも厚くしてもよい。例えば、第1のIII族窒化物半導体層104aの膜厚は700nm以上1000nm以下とし、第2のIII族窒化物半導体層104bの膜厚は350nm以上500nm以下としてもよい。   In the example shown in FIG. 2, in the laminated film 104, the first group III nitride semiconductor layer 104a and the second group III nitride semiconductor layer 104b preferably each have a certain thickness. These film thicknesses are, for example, 50 nm or more, preferably 200 nm or more, rather than a thin film that forms a superlattice. Further, any film thickness of the first group III nitride semiconductor layer 104a included in the stacked film 104 is made larger than any film thickness of the second group III nitride semiconductor layer 104b included in the stacked film 104. Also good. For example, the thickness of the first group III nitride semiconductor layer 104a may be 700 nm to 1000 nm, and the thickness of the second group III nitride semiconductor layer 104b may be 350 nm to 500 nm.

次に、図3に示すように、積層膜104の上に、III族窒化物半導体層106を形成する。III族窒化物半導体層106の膜厚は、積層膜104に含まれるいずれの第1のIII族窒化物半導体層104aまたは第2のIII族窒化物半導体層104bよりも厚い。なお、III族窒化物半導体層106の膜厚は、積層膜104の全体の膜厚よりも厚くしてもよい。例えば、III族窒化物半導体層106は、HVPEによって形成される。ただし、III族窒化物半導体層106の形成方法はHVPEに限られず、他の方法(例えば、MOVPE)を用いてもよい。III族窒化物半導体層106に用いられるIII族窒化物半導体の例には、窒化ガリウム(GaN)、窒化アルミニウム(AlN)、窒化アルミニウムガリウム(AlGaN)、窒化インジウム(InN)および窒化アルミニウムガリウムインジウム(AlGaInN)が含まれる。またIII族窒化物半導体層106に用いられるIII族窒化物半導体は単結晶である。図3に示す例では、III族窒化物半導体層106は、アンドープIII族窒化物半導体層である。   Next, as shown in FIG. 3, a group III nitride semiconductor layer 106 is formed on the stacked film 104. The film thickness of the group III nitride semiconductor layer 106 is thicker than any of the first group III nitride semiconductor layer 104a or the second group III nitride semiconductor layer 104b included in the stacked film 104. Note that the thickness of the group III nitride semiconductor layer 106 may be larger than the total thickness of the stacked film 104. For example, the group III nitride semiconductor layer 106 is formed by HVPE. However, the method for forming the group III nitride semiconductor layer 106 is not limited to HVPE, and other methods (for example, MOVPE) may be used. Examples of the group III nitride semiconductor used for the group III nitride semiconductor layer 106 include gallium nitride (GaN), aluminum nitride (AlN), aluminum gallium nitride (AlGaN), indium nitride (InN), and aluminum gallium indium nitride ( AlGaInN). The group III nitride semiconductor used for the group III nitride semiconductor layer 106 is a single crystal. In the example shown in FIG. 3, the group III nitride semiconductor layer 106 is an undoped group III nitride semiconductor layer.

次に、図4に示すように、III族窒化物半導体層106の上に、n型III族窒化物半導体層108を形成する。例えば、n型III族窒化物半導体層108は、HVPEによって形成される。ただし、n型III族窒化物半導体層108の形成方法はHVPEに限られず、他の方法(例えば、MOVPE)を用いてもよい。n型III族窒化物半導体層108に用いられるIII族窒化物半導体の例には、窒化ガリウム(GaN)、窒化アルミニウム(AlN)、窒化アルミニウムガリウム(AlGaN)、窒化インジウム(InN)および窒化アルミニウムガリウムインジウム(AlGaInN)が含まれる。またn型III族窒化物半導体層108に用いられるIII族窒化物半導体は単結晶である。図4に示す例では、n型III族窒化物半導体層108には、シリコン(Si)がn型不純物としてドープされている。この場合、シリコンのドープは、HVPEまたはMOVPEにおいてシリコンを含むガス(例えば、モノシランまたはジクロロシラン)を供給して実施してもよい。n型III族窒化物半導体層108のn型不純物濃度は、例えば、5E17atoms/cm以上5E20atoms/cm以下である。 Next, as shown in FIG. 4, an n-type group III nitride semiconductor layer 108 is formed on the group III nitride semiconductor layer 106. For example, the n-type group III nitride semiconductor layer 108 is formed by HVPE. However, the method for forming the n-type group III nitride semiconductor layer 108 is not limited to HVPE, and other methods (for example, MOVPE) may be used. Examples of the group III nitride semiconductor used for the n-type group III nitride semiconductor layer 108 include gallium nitride (GaN), aluminum nitride (AlN), aluminum gallium nitride (AlGaN), indium nitride (InN), and aluminum gallium nitride. Indium (AlGaInN) is included. The group III nitride semiconductor used for the n-type group III nitride semiconductor layer 108 is a single crystal. In the example shown in FIG. 4, the n-type group III nitride semiconductor layer 108 is doped with silicon (Si) as an n-type impurity. In this case, the doping of silicon may be performed by supplying a gas containing silicon (for example, monosilane or dichlorosilane) in HVPE or MOVPE. The n-type group III nitride semiconductor layer 108 has an n-type impurity concentration of, for example, 5E17 atoms / cm 3 or more and 5E20 atoms / cm 3 or less.

次に、図5に示すように、積層体100から、下地基板102と、積層膜104と、III族窒化物半導体層106と、を除去する。このようにして、積層体100を、n型III族窒化物半導体層108を含む基体200に加工する。なお、基体200の表面をCMP等により研磨し、平坦化する加工をさらに行ってもよい。   Next, as illustrated in FIG. 5, the base substrate 102, the stacked film 104, and the group III nitride semiconductor layer 106 are removed from the stacked body 100. In this way, the stacked body 100 is processed into the base body 200 including the n-type group III nitride semiconductor layer 108. Note that the surface of the substrate 200 may be further polished by CMP or the like and planarized.

積層体100を基体200に加工する方法は特に限定されないが、例えば、研磨により、積層体100から、下地基板102と、積層膜104と、III族窒化物半導体層106と、を除去してもよい。さらに積層体100を、III族窒化物半導体層106とn型III族窒化物半導体層108との間で切断することで、積層体100を基体200に加工してもよい。このようにして得られた基体200がIII族窒化物半導体からなる本実施形態の自立基板となる。   A method for processing the stacked body 100 into the base body 200 is not particularly limited. For example, the base substrate 102, the stacked film 104, and the group III nitride semiconductor layer 106 may be removed from the stacked body 100 by polishing. Good. Further, the laminate 100 may be processed into the base body 200 by cutting the laminate 100 between the group III nitride semiconductor layer 106 and the n-type group III nitride semiconductor layer 108. The base body 200 thus obtained is a self-supporting substrate of this embodiment made of a group III nitride semiconductor.

なお、積層体100は、図6に示すように加工してもよい。図6は、図5の変形例を示す図である。図6に示す例では、積層体100から、下地基板102のみを除去している。結果、基体200は、積層膜104と、III族窒化物半導体層106と、n型III族窒化物半導体層108と、を含んでいる。なお、図6に示す例では、積層体100から下地基板102を除去する際に、積層膜104の一部が除去されてもよい。また、図5及び図6に示す例において、n型III族窒化物半導体層108の成長面(露出面)側から一部が、研磨などにより除去され、平坦化されてもよい。   The laminated body 100 may be processed as shown in FIG. FIG. 6 is a diagram showing a modification of FIG. In the example shown in FIG. 6, only the base substrate 102 is removed from the stacked body 100. As a result, the substrate 200 includes the laminated film 104, the group III nitride semiconductor layer 106, and the n-type group III nitride semiconductor layer 108. In the example illustrated in FIG. 6, when the base substrate 102 is removed from the stacked body 100, a part of the stacked film 104 may be removed. 5 and 6, a part of the n-type group III nitride semiconductor layer 108 from the growth surface (exposed surface) side may be removed by polishing or the like and planarized.

図7は、図2から図4に示す工程に用いることができるHVPE装置300の一例を示す図である。HVPE装置300は、積層膜104、III族窒化物半導体層106およびn型III族窒化物半導体層108を形成するために用いられる。HVPE装置300において、下地基板102は、チャンバ302の内部に設けられたステージ304に載置される。なおステージ304は、図7に示すように回転可能である。さらにチャンバ302の温度は、ヒータ306によって調整することができる。チャンバ302には、導入路320、導入路322および導入路324が取り付けられている。そして導入路320、導入路322および導入路324には、それぞれ、ガスライン314、ガスライン316およびガスライン318を介して、ボンベ308、ボンベ310およびボンベ312に含まれるガスが供給される。   FIG. 7 is a diagram showing an example of the HVPE apparatus 300 that can be used in the steps shown in FIGS. The HVPE apparatus 300 is used to form the laminated film 104, the group III nitride semiconductor layer 106, and the n-type group III nitride semiconductor layer 108. In the HVPE apparatus 300, the base substrate 102 is placed on a stage 304 provided inside the chamber 302. The stage 304 is rotatable as shown in FIG. Further, the temperature of the chamber 302 can be adjusted by the heater 306. An introduction path 320, an introduction path 322, and an introduction path 324 are attached to the chamber 302. The gas contained in the cylinder 308, the cylinder 310, and the cylinder 312 is supplied to the introduction path 320, the introduction path 322, and the introduction path 324 via the gas line 314, the gas line 316, and the gas line 318, respectively.

ボンベ308は、塩化水素(HCl)ガスを含んでいる。当該HClガスとGa(ガリウム)ソース326とが反応すると、Ga(ガリウム)原料ガス(例えば、塩化ガリウム(GaCl))が導入路320からチャンバ302の内部に導入される。他方、ボンベ310は、窒素含有ガス(例えば、窒素(N)ガスまたはアンモニア(NH)ガス)を含んでいる。この窒素含有ガスは導入路322を介してチャンバ302の内部に導入される。またボンベ312は、ドナーガス(例えば、モノシラン(SiH)またはジクロロシラン(SiHCl)といったシリコン含有ガス)を含んでいる。このドナーガスは導入路324を介してチャンバ302の内部に導入される。Ga原料ガス、窒素含有ガスおよびドナーガスは積層体100の形成に寄与するが、積層体100の形成に寄与しないガスは、排出管328を介してチャンバ302の外部に排出される。 The cylinder 308 contains hydrogen chloride (HCl) gas. When the HCl gas reacts with the Ga (gallium) source 326, a Ga (gallium) source gas (for example, gallium chloride (GaCl)) is introduced into the chamber 302 from the introduction path 320. On the other hand, the cylinder 310 contains a nitrogen-containing gas (for example, nitrogen (N 2 ) gas or ammonia (NH 3 ) gas). This nitrogen-containing gas is introduced into the chamber 302 via the introduction path 322. The cylinder 312 contains a donor gas (for example, a silicon-containing gas such as monosilane (SiH 4 ) or dichlorosilane (SiH 2 Cl 2 )). This donor gas is introduced into the chamber 302 through the introduction path 324. The Ga source gas, the nitrogen-containing gas, and the donor gas contribute to the formation of the stacked body 100, but the gas that does not contribute to the formation of the stacked body 100 is exhausted to the outside of the chamber 302 through the exhaust pipe 328.

第1のIII族窒化物半導体層104aが形成される場合は、導入路320、導入路322および導入路324から、ぞれぞれ、Ga原料ガス、窒素含有ガスおよびドナーガスが供給される。一方、第2のIII族窒化物半導体層104bが形成される場合は、導入路320および導入路322から、それぞれ、Ga原料ガスおよび窒素含有ガスが供給されるが、ドナーガスは供給されない。   When the first group III nitride semiconductor layer 104a is formed, a Ga source gas, a nitrogen-containing gas, and a donor gas are supplied from the introduction path 320, the introduction path 322, and the introduction path 324, respectively. On the other hand, when the second group III nitride semiconductor layer 104b is formed, the Ga source gas and the nitrogen-containing gas are supplied from the introduction path 320 and the introduction path 322, respectively, but the donor gas is not supplied.

III族窒化物半導体層106が形成される場合は、第2のIII族窒化物半導体層104bと同様、導入路320および導入路322から、それぞれ、Ga原料ガスおよび窒素含有ガスが供給されるが、ドナーガスは供給されない。ただし、III族窒化物半導体層106を形成する場合におけるチャンバ302の内部におけるGa原料ガスおよび窒素含有ガスの分圧は、第2のIII族窒化物半導体層104bを形成する場合におけるチャンバ302の内部におけるチャンバ302の内部におけるGa原料ガスおよび窒素含有ガスの分圧よりもそれぞれ高くしてもよい。このようにして、III族窒化物半導体層106を、第2のIII族窒化物半導体層104bよりも速い成長速度で形成することができる。さらにこの場合、チャンバ302の内部の不純物量が常にほぼ一定であることに起因して、III族窒化物半導体層106のn型不純物濃度は、積層膜104に含まれる第2のIII族窒化物半導体層104bのいずれのn型不純物濃度よりも低いものとなる。   When the group III nitride semiconductor layer 106 is formed, the Ga source gas and the nitrogen-containing gas are supplied from the introduction path 320 and the introduction path 322, respectively, as in the second group III nitride semiconductor layer 104b. Donor gas is not supplied. However, the partial pressures of the Ga source gas and the nitrogen-containing gas inside the chamber 302 when forming the group III nitride semiconductor layer 106 are the same as the inside of the chamber 302 when forming the second group III nitride semiconductor layer 104b. The partial pressures of the Ga source gas and the nitrogen-containing gas inside the chamber 302 may be higher. In this way, the group III nitride semiconductor layer 106 can be formed at a faster growth rate than the second group III nitride semiconductor layer 104b. Further, in this case, since the amount of impurities inside the chamber 302 is always substantially constant, the n-type impurity concentration of the group III nitride semiconductor layer 106 is the second group III nitride contained in the stacked film 104. It is lower than any n-type impurity concentration of the semiconductor layer 104b.

n型III族窒化物半導体層108が形成される場合は、第1のIII族窒化物半導体層104aと同様、導入路320、導入路322および導入路324から、ぞれぞれ、Ga原料ガス、窒素含有ガスおよびドナーガスが供給される。   When the n-type group III nitride semiconductor layer 108 is formed, the Ga source gas is introduced from the introduction path 320, the introduction path 322, and the introduction path 324, respectively, similarly to the first group III nitride semiconductor layer 104a. A nitrogen-containing gas and a donor gas are supplied.

なお、下地基板102は、積層膜104が形成されてからn型III族窒化物半導体層108が形成されるまでの間、チャンバ302から取り出されることなく、ステージ304に載置されたままであってもよいし、途中の所定のタイミング(所定の層が形成された後)でHVPE装置300から取り出されてもよい。   The base substrate 102 remains on the stage 304 without being taken out from the chamber 302 until the n-type group III nitride semiconductor layer 108 is formed after the stacked film 104 is formed. Alternatively, it may be taken out from the HVPE apparatus 300 at a predetermined timing in the middle (after a predetermined layer is formed).

次に、当該例の変形例について説明する。   Next, a modified example of the example will be described.

図2から図4に示す例では、第2のIII族窒化物半導体層104bは、アンドープIII族窒化物半導体層であったが、n型不純物濃度が相対的に低いIII族窒化物半導体層であれば、アンドープIII族窒化物半導体層に限られない。具体的には、第2のIII族窒化物半導体層104bのn型不純物濃度は、第1のIII族窒化物半導体層104aのn型不純物濃度よりも低いものとすることができる。より具体的には、第2のIII族窒化物半導体層104bは、5E17atoms/cm未満のn型不純物濃度を含む半導体層となる。第2のIII族窒化物半導体層104bのn型不純物濃度がこの値未満である場合、第2のIII族窒化物半導体層104bは、通常、n型半導体として機能することはない。本変形例においても、本実施形態と同様の効果を得ることができる。 In the example shown in FIGS. 2 to 4, the second group III nitride semiconductor layer 104b is an undoped group III nitride semiconductor layer, but is a group III nitride semiconductor layer having a relatively low n-type impurity concentration. If there is, it is not limited to the undoped group III nitride semiconductor layer. Specifically, the n-type impurity concentration of the second group III nitride semiconductor layer 104b can be lower than the n-type impurity concentration of the first group III nitride semiconductor layer 104a. More specifically, the second group III nitride semiconductor layer 104b is a semiconductor layer containing an n-type impurity concentration of less than 5E17 atoms / cm 3 . When the n-type impurity concentration of the second group III nitride semiconductor layer 104b is less than this value, the second group III nitride semiconductor layer 104b usually does not function as an n-type semiconductor. Also in this modification, the same effect as this embodiment can be acquired.

図3および図4に示す例では、積層膜104とn型III族窒化物半導体層108との間にIII族窒化物半導体層106が設けられているが、III族窒化物半導体層106は設けられていなくてもよい。この場合、積層膜104の最上層に接してn型III族窒化物半導体層108が設けられることになる。本変形例においても、本実施形態と同様の効果を得ることができる。   3 and 4, the group III nitride semiconductor layer 106 is provided between the stacked film 104 and the n-type group III nitride semiconductor layer 108. However, the group III nitride semiconductor layer 106 is provided. It does not have to be done. In this case, the n-type group III nitride semiconductor layer 108 is provided in contact with the uppermost layer of the stacked film 104. Also in this modification, the same effect as this embodiment can be acquired.

図3および図4に示す例では、III族窒化物半導体層106は、アンドープIII族窒化物半導体層であったが、n型不純物濃度が相対的に低いIII族窒化物半導体層であれば、アンドープIII族窒化物半導体層に限られない。具体的には、III族窒化物半導体層106のn型不純物濃度は、第1のIII族窒化物半導体層104aのn型不純物濃度よりも低いものとすることができる。より具体的には、III族窒化物半導体層106は、5E17atoms/cm未満のn型不純物濃度を含む半導体層となる。III族窒化物半導体層106のn型不純物濃度がこの値未満である場合、III族窒化物半導体層106は、通常、n型半導体として機能することはない。本変形例においても、本実施形態と同様の効果を得ることができる。 In the example shown in FIGS. 3 and 4, the group III nitride semiconductor layer 106 was an undoped group III nitride semiconductor layer. However, if the group III nitride semiconductor layer has a relatively low n-type impurity concentration, It is not limited to an undoped group III nitride semiconductor layer. Specifically, the n-type impurity concentration of the group III nitride semiconductor layer 106 can be lower than the n-type impurity concentration of the first group III nitride semiconductor layer 104a. More specifically, the group III nitride semiconductor layer 106 is a semiconductor layer containing an n-type impurity concentration of less than 5E17 atoms / cm 3 . When the n-type impurity concentration of group III nitride semiconductor layer 106 is less than this value, group III nitride semiconductor layer 106 normally does not function as an n-type semiconductor. Also in this modification, the same effect as this embodiment can be acquired.

次に、上述した本実施形態の自立基板の製造方法により得られる本実施形態の自立基板について説明する。   Next, the self-supporting substrate of this embodiment obtained by the method for manufacturing the self-supporting substrate of this embodiment described above will be described.

本実施形態の自立基板は、III族窒化物半導体からなる層と、当該層の中に存在するピット埋込領域とを有する。III族窒化物半導体からなる層は、第2形成工程S12で形成されるIII族窒化物半導体層の少なくとも一部で構成される層である。以下、当該III族窒化物半導体からなる層を、メイン層という。なお、自立基板は、メイン層以外の層(第1形成工程S11で形成される積層膜の少なくとも一部等)を有してもよい。自立基板の厚さは、例えば、150μm以上2mm以下である。また、自立基板の径は、例えば、15mm以上200mm以下である。   The self-supporting substrate of this embodiment has a layer made of a group III nitride semiconductor and a pit buried region existing in the layer. The layer made of a group III nitride semiconductor is a layer composed of at least a part of the group III nitride semiconductor layer formed in the second formation step S12. Hereinafter, the layer made of the group III nitride semiconductor is referred to as a main layer. Note that the self-supporting substrate may have a layer other than the main layer (at least a part of the laminated film formed in the first formation step S11). The thickness of the freestanding substrate is, for example, 150 μm or more and 2 mm or less. Further, the diameter of the self-standing substrate is, for example, 15 mm or more and 200 mm or less.

ここで、図8乃至図10に、本実施形態の自立基板10の断面模式図の一例を示す。図8及び図10は、メイン層のみからなる自立基板10である。図9は、メイン層14と他の層15とからなる自立基板10である。   Here, FIGS. 8 to 10 show an example of a schematic cross-sectional view of the self-standing substrate 10 of the present embodiment. 8 and 10 show a self-supporting substrate 10 composed only of a main layer. FIG. 9 shows a free-standing substrate 10 composed of a main layer 14 and another layer 15.

ピット埋込領域は、図8乃至図10中、11及び13の符号で示されている。ピット埋込領域は、III族窒化物半導体の成長過程で成長面(露出面)に形成されたピットの内部、特に、非貫通であり、かつ、内部が逆六角錐、又は、逆六角錐台となりやすいクボミの内部の斜面からIII族窒化物半導体結晶がエピタキシャル成長することで形成される。クボミの内部の斜面は、例えば、(10−12)面、(11−22)面、これらが混合したもの等が観察されている。また、メイン層の成長面(露出面)におけるクボミの径は、0μmより大3000μm以下となる。   The pit embedding area is indicated by reference numerals 11 and 13 in FIGS. The pit buried region is the inside of the pit formed on the growth surface (exposed surface) during the growth process of the group III nitride semiconductor, in particular, non-penetrating, and the inside is an inverted hexagonal pyramid or an inverted hexagonal frustum The group III nitride semiconductor crystal is formed by epitaxial growth from the inner slope of the KUBOMI that tends to become. For example, the (10-12) plane, the (11-22) plane, a mixture of these, and the like are observed as the slope inside the Kubomi. Further, the diameter of the dent on the growth surface (exposed surface) of the main layer is greater than 0 μm and not greater than 3000 μm.

このように形成されるピット埋込領域は、メイン層の厚さ方向に延伸し、メイン層の成長面(露出面)まで到達し得る。また、他の領域よりもIII族窒化物半導体の成長速度が遅いピットの内部から成長してできたピット埋込領域は、他の領域よりも不純物濃度(例:O濃度)が高くなる。そして、メイン層の成長面(露出面)におけるピット埋込領域の径(D1、D3)は、0μmより大3000μm以下となる。   The pit embedding region formed in this way extends in the thickness direction of the main layer and can reach the growth surface (exposed surface) of the main layer. Also, the pit buried region formed by growing from the inside of the pit, where the growth rate of the group III nitride semiconductor is slower than the other region, has a higher impurity concentration (for example, O concentration) than the other region. The diameters (D1, D3) of the pit embedding region on the growth surface (exposed surface) of the main layer are greater than 0 μm and less than or equal to 3000 μm.

ピット埋込領域は、メイン層の成長面(露出面)において開口を有する場合と、有さない場合とがある。図8及び図9に示す自立基板のピット埋込領域13は、メイン層の成長面16(露出面)においてクボミ13´を有する。しかし、例えば、図8に示す自立基板10の成長面(図中上側の面)を研磨し、クボミ13´を除去すると、図10に示すような状態となる。図10においては、メイン層の成長面16(露出面)においてクボミを有さないピット埋込領域11が示されている。このように、メイン層の成長面16(露出面)におけるピット埋込領域11及び13の状態は、その後の加工などにより、変化し得る。   The pit embedding region may or may not have an opening on the growth surface (exposed surface) of the main layer. The pit embedding region 13 of the free-standing substrate shown in FIGS. 8 and 9 has a dent 13 ′ on the growth surface 16 (exposed surface) of the main layer. However, for example, when the growth surface (upper surface in the figure) of the free-standing substrate 10 shown in FIG. 8 is polished and the dent 13 ′ is removed, the state shown in FIG. 10 is obtained. FIG. 10 shows a pit embedding region 11 having no dents on the growth surface 16 (exposed surface) of the main layer. Thus, the state of the pit embedding regions 11 and 13 on the growth surface 16 (exposed surface) of the main layer can be changed by subsequent processing or the like.

本実施形態の自立基板10は、メイン層の成長面16(露出面)におけるピット埋込領域11及び13の密度が、0.9個/cm以下、さらに好ましくは0.5個/cm以下、さらに好ましくは0.1個/cm以下であるという特徴を有する。このように、メイン層の成長面16(露出面)におけるピット埋込領域11及び13の数を従来に比べて低減した自立基板10によれば、自立基板10の上に形成するデバイス(例:光デバイス、電子デバイス等)の特性への悪影響を軽減することが可能となる。 In the self-supporting substrate 10 of this embodiment, the density of the pit embedding regions 11 and 13 on the growth surface 16 (exposed surface) of the main layer is 0.9 pieces / cm 2 or less, more preferably 0.5 pieces / cm 2. or less, more preferably it has the feature that is 0.1 / cm 2 or less. As described above, according to the self-supporting substrate 10 in which the number of the pit embedding regions 11 and 13 on the growth surface 16 (exposed surface) of the main layer is reduced as compared with the related art, a device (for example, formed on the self-supporting substrate 10). The adverse effect on the characteristics of optical devices, electronic devices, etc.) can be reduced.

なお、上記メイン層の成長面16(露出面)におけるピット埋込領域11及び13の密度は、1.0×10−2個/cm以上であってもよい。上記積層膜内における層の数を増やし、界面の数を増やすほど、ピット埋込領域11及び13の密度を低減できることを確認しているが、積層膜内における層の数を増やすほど、製造時間が長くなり、また、多くの原料を要する等の問題が発生し得る。ピット埋込領域11及び13の密度が、1.0×10−2個/cm以上0.9個/cm以下となる程度にコントロールすることで、製造時間が長くなったり、また、多くの原料を要する等の問題のレベルを抑制しつつ、デバイス(例:光デバイス、電子デバイス等)の特性への悪影響を十分に軽減することができる。 The density of the pit embedding regions 11 and 13 on the growth surface 16 (exposed surface) of the main layer may be 1.0 × 10 −2 pieces / cm 2 or more. Although it has been confirmed that the density of the pit embedding regions 11 and 13 can be reduced as the number of layers in the laminated film is increased and the number of interfaces is increased, the manufacturing time is increased as the number of layers in the laminated film is increased. However, a problem that a large amount of raw materials are required may occur. By controlling the density of the pit embedding areas 11 and 13 to 1.0 × 10 −2 pieces / cm 2 or more and 0.9 pieces / cm 2 or less, the manufacturing time becomes longer or more The adverse effect on the characteristics of the device (for example, optical device, electronic device, etc.) can be sufficiently reduced while suppressing the level of problems such as requiring the raw materials.

なお、本実施形態の自立基板10は、上記メイン層の成長面16(露出面)におけるピットの密度が、0.1個/cm以下、好ましくは0.7×10−1個/cm以下であってもよい。すなわち、本実施形態の製造方法によれば、上記メイン層の成長面16(露出面)におけるピットの密度をこのようにコントロールすることができる。なお、ピットの径(D2、D3)は、0μmより大3000μm以下である。 In the self-standing substrate 10 of the present embodiment, the density of pits on the growth surface 16 (exposed surface) of the main layer is 0.1 pieces / cm 2 or less, preferably 0.7 × 10 −1 pieces / cm 2. It may be the following. That is, according to the manufacturing method of this embodiment, the density of pits on the growth surface 16 (exposed surface) of the main layer can be controlled in this way. The pit diameters (D2, D3) are greater than 0 μm and less than or equal to 3000 μm.

ピットは、成長面16(露出面)に形成された開口を有する部分である。ピットは、メイン層の成長面16(露出面)から、当該メイン層の裏面17まで貫通する貫通穴、及び、当該裏面17まで貫通していない非貫通のクボミを含む。図8及び図9に示す例の場合、貫通穴12と、クボミ13´がピットに該当する。図10に示す例の場合、貫通穴12のみが、ピットに該当する。   The pit is a portion having an opening formed in the growth surface 16 (exposed surface). The pit includes a through hole that penetrates from the growth surface 16 (exposed surface) of the main layer to the back surface 17 of the main layer, and a non-penetrating dent that does not penetrate to the back surface 17. In the case of the example shown in FIGS. 8 and 9, the through hole 12 and the hollow 13 ′ correspond to pits. In the case of the example shown in FIG. 10, only the through hole 12 corresponds to a pit.

ここで、ピット埋込領域11及び13の密度及びピット12及び13´の密度を測定する方法を説明する。   Here, a method for measuring the density of the pit embedding regions 11 and 13 and the density of the pits 12 and 13 'will be described.

自立基板10の裏面からUVを照射すると、不純物濃度が相対的に高いピット埋込領域11及び13は黒く見え、他の領域は黄緑色に見える。このため、目視観察によりウエハー全面での、ピット埋込領域11及び13を特定できる。また、ピット12及び13´は、成長面16に開口を有する。このため、観察画像を目視で確認すれば、ピット12及び13´を特定できる。本実施形態では、自立基板10の露出面(成長面)全面を観察エリアとする。そして、当該観察エリア内のピット埋め込み領域及びピットの数を上述のようにして観察する。そして、(カウント数)/(観察エリアの面積)の式により、密度を算出する。   When UV is irradiated from the back surface of the freestanding substrate 10, the pit embedding regions 11 and 13 having a relatively high impurity concentration appear black and the other regions appear yellow-green. Therefore, the pit embedding regions 11 and 13 on the entire wafer surface can be specified by visual observation. The pits 12 and 13 ′ have openings on the growth surface 16. Therefore, the pits 12 and 13 'can be specified by visually confirming the observation image. In this embodiment, the entire exposed surface (growth surface) of the freestanding substrate 10 is an observation area. Then, the pit embedding area and the number of pits in the observation area are observed as described above. Then, the density is calculated by the formula of (count number) / (area of observation area).

以上説明した本実施形態によれば、成長面(露出面)におけるピット埋込領域の密度が従来にないほど低減されたIII族窒化物半導体からなる自立基板が実現される。また、本実施形態によれば、当該特徴に加えて、成長面(露出面)におけるピットの密度が従来に比べて低減されたIII族窒化物半導体からなる自立基板が実現される。   According to the present embodiment described above, a self-supporting substrate made of a group III nitride semiconductor in which the density of the pit buried region on the growth surface (exposed surface) is reduced as compared with the prior art is realized. Further, according to the present embodiment, in addition to the above feature, a free-standing substrate made of a group III nitride semiconductor in which the density of pits on the growth surface (exposed surface) is reduced as compared with the related art is realized.

自立基板の成長面(露出面)にピット埋込領域やピットが存在すると、自立基板の上に成長させるIII族窒化物半導体の結晶性や、その上に形成するデバイス特性に悪影響を及ぼし得る。このため、ピット埋込領域やピットが存在しない領域を選択して、デバイスを製造する、ピット埋込領域やピットが存在する領域上に製造したデバイスは不良品として除去するなどの対応が必要となり、製造効率の問題や、歩留まりの問題が発生し得る。   If a pit buried region or a pit is present on the growth surface (exposed surface) of the self-supporting substrate, the crystallinity of the group III nitride semiconductor grown on the self-supporting substrate and the device characteristics formed thereon may be adversely affected. For this reason, it is necessary to select a pit embedding area or an area where no pit exists to manufacture a device, and to remove a device manufactured on a pit embedding area or an area where a pit exists as a defective product. Problems with manufacturing efficiency and yield may occur.

本実施形態によれば、自立基板の成長面(露出面)におけるピット埋込領域やピットを低減できるので、自立基板の上に成長させるIII族窒化物半導体の結晶性や、その上に形成するデバイス特性への悪影響を低減することができる。結果、上記製造効率の問題や、歩留まりの問題などを改善することができる。   According to this embodiment, since the pit embedding region and the pits on the growth surface (exposed surface) of the freestanding substrate can be reduced, the crystallinity of the group III nitride semiconductor grown on the freestanding substrate and the formation thereof are formed thereon. An adverse effect on device characteristics can be reduced. As a result, the above manufacturing efficiency problem and yield problem can be improved.

<実施例1>
実施例1として、図2乃至図7を用いて説明した方法を用いて、図5の基体200を製造した。
<Example 1>
As Example 1, the base body 200 shown in FIG. 5 was manufactured by using the method described with reference to FIGS.

具体的には、下地基板102には、窒化ガリウム(GaN)基板を使用した。第1のIII属窒化物半導体層104aおよび第2のIII属窒化物半導体層104bには、シリコンドープ窒化ガリウム(GaN)およびアンドープ窒化ガリウム(GaN)をそれぞれ使用した。第1のIII属窒化物半導体層104aの膜厚および第2のIII属窒化物半導体層104bの膜厚は、それぞれ、700nmおよび500nmである。積層膜104では、第1のIII属窒化物半導体層104aと第2のIII属窒化物半導体層104bとのサイクルが20回繰り返されている。III族窒化物半導体層106には、アンドープ窒化ガリウム(GaN)を使用した。III族窒化物半導体層106の膜厚は、0.2mmである。n型III族窒化物半導体層108には、シリコンドープ窒化ガリウム(GaN)を使用した。n型III族窒化物半導体層108の膜厚は、2mmである。その後、CMPにより、下地基板102、積層膜104、III族窒化物半導体層106を除去するとともに、n型III族窒化物半導体層108の成長面(露出面)を平坦化し、直径2インチの基体200を得た。この基体200を、実施例1の自立基板とした。   Specifically, a gallium nitride (GaN) substrate was used as the base substrate 102. Silicon doped gallium nitride (GaN) and undoped gallium nitride (GaN) were used for the first group III nitride semiconductor layer 104a and the second group III nitride semiconductor layer 104b, respectively. The film thickness of the first group III nitride semiconductor layer 104a and the film thickness of the second group III nitride semiconductor layer 104b are 700 nm and 500 nm, respectively. In the laminated film 104, the cycle of the first group III nitride semiconductor layer 104a and the second group III nitride semiconductor layer 104b is repeated 20 times. Undoped gallium nitride (GaN) was used for the group III nitride semiconductor layer 106. The film thickness of the group III nitride semiconductor layer 106 is 0.2 mm. Silicon-doped gallium nitride (GaN) was used for the n-type group III nitride semiconductor layer 108. The film thickness of the n-type group III nitride semiconductor layer 108 is 2 mm. Thereafter, the base substrate 102, the laminated film 104, and the group III nitride semiconductor layer 106 are removed by CMP, and the growth surface (exposed surface) of the n-type group III nitride semiconductor layer 108 is flattened to form a substrate having a diameter of 2 inches. 200 was obtained. This substrate 200 was used as the self-supporting substrate of Example 1.

<比較例1>
比較例1として、下地基板102の第1面の上にn型III族窒化物半導体層108が直接形成された積層体を製造した。その後、CMPにより、下地基板102を除去するとともに、n型III族窒化物半導体層108の成長面(露出面)を平坦化し、直径2インチの基体を得た。この基体を、比較例1の自立基板とした。なお、比較例1の製造方法は、積層膜104とIII族窒化物半導体層106とを形成しない点を除いて、実施例1と同様である。
<Comparative Example 1>
As Comparative Example 1, a stacked body in which the n-type group III nitride semiconductor layer 108 was directly formed on the first surface of the base substrate 102 was manufactured. Thereafter, the base substrate 102 was removed by CMP, and the growth surface (exposed surface) of the n-type group III nitride semiconductor layer 108 was flattened to obtain a substrate having a diameter of 2 inches. This substrate was used as a self-supporting substrate of Comparative Example 1. The manufacturing method of Comparative Example 1 is the same as that of Example 1 except that the stacked film 104 and the group III nitride semiconductor layer 106 are not formed.

<ピット埋込領域及びピットの数の測定>
比較例1の自立基板を18個製造し、これらにサンプル番号1乃至18を付した。また、実施例1の自立基板を20個製造し、これらにサンプル番号19乃至38を付した。そして、基体の露出面(成長面)全面を観察エリアとし、サンプルごとに、観察エリア内におけるピット埋込領域及びピットの数をカウントした。
<Measurement of pit embedding area and number of pits>
Eighteen free-standing substrates of Comparative Example 1 were manufactured, and sample numbers 1 to 18 were given to them. In addition, 20 free-standing substrates of Example 1 were manufactured, and sample numbers 19 to 38 were given to them. Then, the entire exposed surface (growth surface) of the substrate was used as an observation area, and the number of pit embedding areas and pits in the observation area was counted for each sample.

図11にピット埋込領域の数、図12にピットの数の結果を示す。横軸は、サンプル番号を示し、縦軸はピット埋込領域の数(図11)、及び、ピットの数(図12)を示す。また、表1及び表2に、各サンプルのピット埋込領域の数及びピットの数及び密度をまとめた。   FIG. 11 shows the number of pit embedding areas, and FIG. 12 shows the result of the number of pits. The horizontal axis indicates the sample number, and the vertical axis indicates the number of pit embedding areas (FIG. 11) and the number of pits (FIG. 12). Tables 1 and 2 summarize the number of pit embedding regions, the number of pits, and the density of each sample.

Figure 2016074549
Figure 2016074549

Figure 2016074549
Figure 2016074549

図11に示すように、比較例1に比べて、実施例1のピット埋込領域の数は明らかに少ない。   As shown in FIG. 11, the number of pit embedding regions in Example 1 is clearly smaller than that in Comparative Example 1.

実施例1のピット埋込領域の密度は、2.4×10−2個/cm以上4.9×10−1個/cm以下であった。一方、比較例1のピット埋込領域の密度は、1.0個/cm以上1.9個/cm以下であった。 The density of the pit embedding area in Example 1 was 2.4 × 10 −2 pieces / cm 2 or more and 4.9 × 10 −1 pieces / cm 2 or less. On the other hand, the density of the pit embedding area in Comparative Example 1 was 1.0 piece / cm 2 or more and 1.9 pieces / cm 2 or less.

また、実施例1のピット埋込領域の数の平均は12.4個であった。一方、比較例1のピット埋込領域の数の平均は105.6個であった。   The average number of pit embedding areas in Example 1 was 12.4. On the other hand, the average number of pit embedding areas in Comparative Example 1 was 105.6.

以上、図11の結果によれば、本実施形態の自立基板の製造方法により、成長面(露出面)におけるピット埋込領域の密度が1.0×10−2個/cm以上0.9個/cm以下であり、従来にないほど低減されたIII族窒化物半導体からなる自立基板が実現されることが分かる。 As described above, according to the result of FIG. 11, the density of the pit embedding region on the growth surface (exposed surface) is 1.0 × 10 −2 pieces / cm 2 or more by the method for manufacturing a self-supporting substrate of this embodiment. It can be seen that a free-standing substrate made of a group III nitride semiconductor, which is less than the number of pieces / cm 2 , is realized as compared with the conventional one.

次に、図12に示す結果によれば、比較例1に比べて、実施例1のピットの数が少なくなる傾向が読み取れる。   Next, according to the result shown in FIG. 12, it can be seen that the number of pits in Example 1 is smaller than that in Comparative Example 1.

実施例1のピットの密度は、0個/cm以上8.6×10−2個/cm以下であった。一方、比較例1のピットの密度は、0個/cm以上2.5×10−1個/cm以下であった。 The density of pits in Example 1 was not less than 0 pieces / cm 2 and not more than 8.6 × 10 −2 pieces / cm 2 . On the other hand, the density of pits in Comparative Example 1 was not less than 0 pieces / cm 2 and not more than 2.5 × 10 −1 pieces / cm 2 .

また、実施例1のピットの数の平均は1.9個であった。一方、比較例1のピットの数の平均は5.8個であった。   The average number of pits in Example 1 was 1.9. On the other hand, the average number of pits in Comparative Example 1 was 5.8.

なお、図12に示すように、比較例1のサンプルの中に、ピットの密度が実施例1のサンプルと同程度、また、実施例1より低減されたものが存在する。しかし、そのような比較例1のサンプルのいずれも、ピット埋込領域の密度は実施例1のいずれのサンプルよりも明らかに劣る。   As shown in FIG. 12, among the samples of Comparative Example 1, there are those in which the density of pits is approximately the same as that of Example 1 and is reduced from that of Example 1. However, in any of the samples of Comparative Example 1, the density of the pit embedding region is clearly inferior to any of the samples of Example 1.

図11及び図12の結果によれば、本実施形態の自立基板の製造方法により、成長面(露出面)におけるピット埋込領域の密度が従来にないほど低減され、なおかつ、成長面(露出面)におけるピットの密度が従来に比べて低減されたIII族窒化物半導体からなる自立基板が実現されることが分かる。   According to the results of FIGS. 11 and 12, the density of the pit embedding region on the growth surface (exposed surface) is reduced as compared with the conventional method by the method for manufacturing the self-standing substrate of the present embodiment, and the growth surface (exposed surface). It can be seen that a free-standing substrate made of a group III nitride semiconductor in which the density of pits in FIG.

なお、ここでは示さないが、本発明者らは、その他の手段で積層膜を形成した場合も、同様の作用効果が得られることを確認している。   Although not shown here, the present inventors have confirmed that the same effect can be obtained even when the laminated film is formed by other means.

以下、参考形態の例を付記する。
1. III族窒化物半導体からなる層と、
前記層の中に存在し、III族窒化物半導体の成長過程で成長面に形成されたピットの内部からIII族窒化物半導体がエピタキシャル成長することで形成され、前記層の厚さ方向に延伸し、他の領域よりも不純物濃度が高いピット埋込領域と、
を有し、
前記層の露出面における前記ピット埋込領域の密度は、0.9個/cm以下である自立基板。
2. 1に記載の自立基板において、
前記層の前記露出面における前記ピット埋込領域の密度は、1.0×10−2個/cm以上である自立基板。
3. 1又は2に記載の自立基板において、
前記層の前記露出面において開口を有するピットの密度は、0.1個/cm以下である自立基板。
4. 下地基板の上にIII族窒化物半導体からなる積層膜を形成する第1形成工程と、
前記積層膜の上にIII族窒化物半導体層を形成する第2形成工程と、
前記第2形成工程の後、少なくとも前記下地基板を除去して、前記III族窒化物半導体層を含む自立基板を得る加工工程と、
を有し、
前記第1形成工程では、
第1の成長条件でIII族窒化物半導体を成長させることで第1のIII族窒化物半導体層を形成した後、前記第1の成長条件と異なる第2の成長条件でIII族窒化物半導体を成長させることで、前記第1のIII族窒化物半導体層の上に第2のIII族窒化物半導体層を形成した積層構造を得る処理、及び、III族窒化物半導体を成長させることで第3のIII族窒化物半導体層を形成した後、一度III族窒化物半導体の成長を停止し、その後、再びIII族窒化物半導体を成長させることで前記第3のIII族窒化物半導体層の上に第4のIII族窒化物半導体層を形成した積層構造を得る処理の少なくとも一方を所定回数実行することで、前記積層膜を形成する自立基板の製造方法。
Hereinafter, examples of the reference form will be added.
1. A layer made of a group III nitride semiconductor;
Present in the layer, formed by epitaxially growing a group III nitride semiconductor from the inside of the pit formed on the growth surface in the growth process of the group III nitride semiconductor, extending in the thickness direction of the layer, A pit embedding region having a higher impurity concentration than other regions;
Have
The density of the pit embedding region on the exposed surface of the layer is 0.9 free / cm 2 or less.
2. In the self-supporting substrate according to 1,
The density of the pit embedding region on the exposed surface of the layer is a self-supporting substrate that is 1.0 × 10 −2 pieces / cm 2 or more.
3. In the self-supporting substrate according to 1 or 2,
The density of pits having openings in the exposed surface of the layer is 0.1 / cm 2 or less.
4). A first forming step of forming a laminated film made of a group III nitride semiconductor on a base substrate;
A second forming step of forming a group III nitride semiconductor layer on the laminated film;
After the second forming step, at least the base substrate is removed, and a processing step of obtaining a self-supporting substrate including the group III nitride semiconductor layer;
Have
In the first forming step,
After the group III nitride semiconductor layer is formed by growing a group III nitride semiconductor under the first growth condition, the group III nitride semiconductor is formed under a second growth condition different from the first growth condition. A process of obtaining a stacked structure in which a second group III nitride semiconductor layer is formed on the first group III nitride semiconductor layer by growing, and a third group nitride semiconductor by growing a group III nitride semiconductor. After the group III nitride semiconductor layer is formed, the growth of the group III nitride semiconductor is once stopped, and then the group III nitride semiconductor is again grown on the third group III nitride semiconductor layer. A method for manufacturing a self-supporting substrate, wherein the laminated film is formed by performing at least one of processes for obtaining a laminated structure in which a fourth group III nitride semiconductor layer is formed a predetermined number of times.

10 自立基板
11 ピット埋込領域
12 貫通穴
13 ピット埋込領域
13´ クボミ
14 メイン層
15 他の層
16 成長面
17 裏面
100 積層体
102 下地基板
104 積層膜
104a 第1のIII族窒化物半導体層
104b 第2のIII族窒化物半導体層
106 III族窒化物半導体層
108 n型III族窒化物半導体層
200 基体
300 HVPE装置
302 チャンバ
304 ステージ
306 ヒータ
308 ボンベ
310 ボンベ
312 ボンベ
314 ガスライン
316 ガスライン
318 ガスライン
320 導入路
322 導入路
324 導入路
326 Gaソース
328 排出管
DESCRIPTION OF SYMBOLS 10 Self-supporting substrate 11 Pit embedding area | region 12 Through-hole 13 Pit embedding area | region 13 'Kubumi 14 Main layer 15 Other layer 16 Growth surface 17 Back surface 100 Laminated body 102 Base substrate 104 Laminated film 104a 1st group III nitride semiconductor layer 104 b Second group III nitride semiconductor layer 106 Group III nitride semiconductor layer 108 n-type group III nitride semiconductor layer 200 Base 300 HVPE apparatus 302 Chamber 304 Stage 306 Heater 308 Cylinder 310 Cylinder 312 Cylinder 314 Gas line 316 Gas line 318 Gas line 320 Introduction path 322 Introduction path 324 Introduction path 326 Ga source 328 Discharge pipe

Claims (4)

III族窒化物半導体からなる層と、
前記層の中に存在し、III族窒化物半導体の成長過程で成長面に形成されたピットの内部からIII族窒化物半導体がエピタキシャル成長することで形成され、前記層の厚さ方向に延伸し、他の領域よりも不純物濃度が高いピット埋込領域と、
を有し、
前記層の露出面における前記ピット埋込領域の密度は、0.9個/cm以下である自立基板。
A layer made of a group III nitride semiconductor;
Present in the layer, formed by epitaxially growing a group III nitride semiconductor from the inside of the pit formed on the growth surface in the growth process of the group III nitride semiconductor, extending in the thickness direction of the layer, A pit embedding region having a higher impurity concentration than other regions;
Have
The density of the pit embedding region on the exposed surface of the layer is 0.9 free / cm 2 or less.
請求項1に記載の自立基板において、
前記層の前記露出面における前記ピット埋込領域の密度は、1.0×10−2個/cm以上である自立基板。
In the self-supporting substrate according to claim 1,
The density of the pit embedding region on the exposed surface of the layer is a self-supporting substrate that is 1.0 × 10 −2 pieces / cm 2 or more.
請求項1又は2に記載の自立基板において、
前記層の前記露出面において開口を有するピットの密度は、0.1個/cm以下である自立基板。
In the self-supporting substrate according to claim 1 or 2,
The density of pits having openings in the exposed surface of the layer is 0.1 / cm 2 or less.
下地基板の上にIII族窒化物半導体からなる積層膜を形成する第1形成工程と、
前記積層膜の上にIII族窒化物半導体層を形成する第2形成工程と、
前記第2形成工程の後、少なくとも前記下地基板を除去して、前記III族窒化物半導体層を含む自立基板を得る加工工程と、
を有し、
前記第1形成工程では、
第1の成長条件でIII族窒化物半導体を成長させることで第1のIII族窒化物半導体層を形成した後、前記第1の成長条件と異なる第2の成長条件でIII族窒化物半導体を成長させることで、前記第1のIII族窒化物半導体層の上に第2のIII族窒化物半導体層を形成した積層構造を得る処理、及び、III族窒化物半導体を成長させることで第3のIII族窒化物半導体層を形成した後、一度III族窒化物半導体の成長を停止し、その後、再びIII族窒化物半導体を成長させることで前記第3のIII族窒化物半導体層の上に第4のIII族窒化物半導体層を形成した積層構造を得る処理の少なくとも一方を所定回数実行することで、前記積層膜を形成する自立基板の製造方法。
A first forming step of forming a laminated film made of a group III nitride semiconductor on a base substrate;
A second forming step of forming a group III nitride semiconductor layer on the laminated film;
After the second forming step, at least the base substrate is removed, and a processing step of obtaining a self-supporting substrate including the group III nitride semiconductor layer;
Have
In the first forming step,
After the group III nitride semiconductor layer is formed by growing a group III nitride semiconductor under the first growth condition, the group III nitride semiconductor is formed under a second growth condition different from the first growth condition. A process of obtaining a stacked structure in which a second group III nitride semiconductor layer is formed on the first group III nitride semiconductor layer by growing, and a third group nitride semiconductor by growing a group III nitride semiconductor. After the group III nitride semiconductor layer is formed, the growth of the group III nitride semiconductor is once stopped, and then the group III nitride semiconductor is again grown on the third group III nitride semiconductor layer. A method for manufacturing a self-supporting substrate, wherein the laminated film is formed by performing at least one of processes for obtaining a laminated structure in which a fourth group III nitride semiconductor layer is formed a predetermined number of times.
JP2014204524A 2014-10-03 2014-10-03 Self-supporting substrate and method for manufacturing self-supporting substrate Active JP6497886B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2014204524A JP6497886B2 (en) 2014-10-03 2014-10-03 Self-supporting substrate and method for manufacturing self-supporting substrate

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2014204524A JP6497886B2 (en) 2014-10-03 2014-10-03 Self-supporting substrate and method for manufacturing self-supporting substrate

Publications (2)

Publication Number Publication Date
JP2016074549A true JP2016074549A (en) 2016-05-12
JP6497886B2 JP6497886B2 (en) 2019-04-10

Family

ID=55950745

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2014204524A Active JP6497886B2 (en) 2014-10-03 2014-10-03 Self-supporting substrate and method for manufacturing self-supporting substrate

Country Status (1)

Country Link
JP (1) JP6497886B2 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7409556B1 (en) 2022-05-11 2024-01-09 住友電気工業株式会社 Gallium nitride single crystal substrate and its manufacturing method

Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002075871A (en) * 2000-08-24 2002-03-15 Matsushita Electric Ind Co Ltd Manufacturing method of semiconductor substrate
JP2006523033A (en) * 2003-04-10 2006-10-05 ハネウェル・インターナショナル・インコーポレーテッド Method for growing single crystal GaN on silicon
JP2007519591A (en) * 2003-11-13 2007-07-19 クリー インコーポレイテッド Large area and uniform low dislocation density GaN substrate and its manufacturing process
JP2008110912A (en) * 2006-10-03 2008-05-15 Tohoku Techno Arch Co Ltd Method for manufacturing substrate
JP2008239481A (en) * 2008-04-15 2008-10-09 Sumitomo Electric Ind Ltd Gallium nitride substrate
JP2009158804A (en) * 2007-12-27 2009-07-16 Dowa Electronics Materials Co Ltd Semiconductor material, method for manufacturing semiconductor material, and semiconductor element
JP2010222187A (en) * 2009-03-24 2010-10-07 Furukawa Co Ltd Production method of group iii nitride semiconductor layer
JP2010228955A (en) * 2009-03-26 2010-10-14 Covalent Materials Corp GaN-BASED COMPOUND SEMICONDUCTOR SUBSTRATE AND METHOD FOR PRODUCING THE SAME
JP2011213512A (en) * 2010-03-31 2011-10-27 Nichia Corp Method for manufacturing gallium nitride semiconductor substrate
JP2014226698A (en) * 2013-05-22 2014-12-08 株式会社神戸製鋼所 Rivet joint structure and method of manufacturing the same

Patent Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002075871A (en) * 2000-08-24 2002-03-15 Matsushita Electric Ind Co Ltd Manufacturing method of semiconductor substrate
JP2006523033A (en) * 2003-04-10 2006-10-05 ハネウェル・インターナショナル・インコーポレーテッド Method for growing single crystal GaN on silicon
JP2007519591A (en) * 2003-11-13 2007-07-19 クリー インコーポレイテッド Large area and uniform low dislocation density GaN substrate and its manufacturing process
JP2008110912A (en) * 2006-10-03 2008-05-15 Tohoku Techno Arch Co Ltd Method for manufacturing substrate
JP2009158804A (en) * 2007-12-27 2009-07-16 Dowa Electronics Materials Co Ltd Semiconductor material, method for manufacturing semiconductor material, and semiconductor element
JP2008239481A (en) * 2008-04-15 2008-10-09 Sumitomo Electric Ind Ltd Gallium nitride substrate
JP2010222187A (en) * 2009-03-24 2010-10-07 Furukawa Co Ltd Production method of group iii nitride semiconductor layer
JP2010228955A (en) * 2009-03-26 2010-10-14 Covalent Materials Corp GaN-BASED COMPOUND SEMICONDUCTOR SUBSTRATE AND METHOD FOR PRODUCING THE SAME
JP2011213512A (en) * 2010-03-31 2011-10-27 Nichia Corp Method for manufacturing gallium nitride semiconductor substrate
JP2014226698A (en) * 2013-05-22 2014-12-08 株式会社神戸製鋼所 Rivet joint structure and method of manufacturing the same

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7409556B1 (en) 2022-05-11 2024-01-09 住友電気工業株式会社 Gallium nitride single crystal substrate and its manufacturing method

Also Published As

Publication number Publication date
JP6497886B2 (en) 2019-04-10

Similar Documents

Publication Publication Date Title
US7462893B2 (en) Method of fabricating GaN
KR101186032B1 (en) Method for manufacturing a layer of gallium nitride or gallium and aluminum nitride
US10014436B2 (en) Method for manufacturing a light emitting element
KR102286927B1 (en) Wafers with Group III-Nitride and Diamond Layers
US9711352B2 (en) Large-area, laterally-grown epitaxial semiconductor layers
TW201540861A (en) Method of growing Group-III nitride semiconductor and method of forming nitride crystal on substrate
JP2007176790A (en) Method of fabricating multiple-freestanding gallium nitride substrate
US8969178B2 (en) Method of manufacturing large area gallium nitride substrate
JP2004111848A (en) Sapphire substrate, epitaxial substrate using it, and its manufacturing method
JPWO2014156914A1 (en) III-nitride substrate processing method and epitaxial substrate manufacturing method
JP6834709B2 (en) Method for forming a silicon nitride passivation film and method for manufacturing a semiconductor device
JP6090899B2 (en) Epitaxial wafer manufacturing method
JP6497886B2 (en) Self-supporting substrate and method for manufacturing self-supporting substrate
JP2010248022A (en) Group iii nitride semiconductor self-standing substrate
JP2009227545A (en) Substrate for optical device and method for producing the same
KR101189399B1 (en) Nitride compound light-emitting semiconductor and fabricating method thereof
Fu et al. Dislocation reduction in GaN grown on porous TiN networks by metal-organic vapor-phase epitaxy
JP6527667B2 (en) Method of manufacturing nitride semiconductor substrate
TW201212120A (en) A method for treating group III nitride semiconductor
CN113196450A (en) Method for manufacturing growth substrate
US9923050B2 (en) Semiconductor wafer and a method for producing the semiconductor wafer
JP6315665B2 (en) Group III nitride semiconductor layer and group III nitride semiconductor substrate manufacturing method
US9680055B2 (en) Hetero-substrate, nitride-based semiconductor light emitting device, and method for manufacturing the same
JP2013187366A (en) Nitride semiconductor manufacturing method
WO2013038980A1 (en) Substrate having buffer layer structure for growing nitride semiconductor layer

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20170906

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20180522

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20180529

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20180706

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20181016

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20181214

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20190305

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20190312

R150 Certificate of patent or registration of utility model

Ref document number: 6497886

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250