Nothing Special   »   [go: up one dir, main page]

JP2015082606A - 半導体パッケージの製造方法 - Google Patents

半導体パッケージの製造方法 Download PDF

Info

Publication number
JP2015082606A
JP2015082606A JP2013220382A JP2013220382A JP2015082606A JP 2015082606 A JP2015082606 A JP 2015082606A JP 2013220382 A JP2013220382 A JP 2013220382A JP 2013220382 A JP2013220382 A JP 2013220382A JP 2015082606 A JP2015082606 A JP 2015082606A
Authority
JP
Japan
Prior art keywords
semiconductor
resin sheet
semiconductor wafer
sealing
sealing resin
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2013220382A
Other languages
English (en)
Inventor
浩介 盛田
Kosuke Morita
浩介 盛田
石坂　剛
Takeshi Ishizaka
剛 石坂
豊田　英志
Hideshi Toyoda
英志 豊田
豪士 志賀
Goshi Shiga
豪士 志賀
智絵 飯野
Chie Iino
智絵 飯野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nitto Denko Corp
Original Assignee
Nitto Denko Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nitto Denko Corp filed Critical Nitto Denko Corp
Priority to JP2013220382A priority Critical patent/JP2015082606A/ja
Priority to PCT/JP2014/076575 priority patent/WO2015060106A1/ja
Priority to TW103135029A priority patent/TW201523719A/zh
Publication of JP2015082606A publication Critical patent/JP2015082606A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/486—Via connections through the substrate with or without pins
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/561—Batch processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape
    • H01L2924/1816—Exposing the passive side of the semiconductor or solid-state body
    • H01L2924/18161—Exposing the passive side of the semiconductor or solid-state body of a flip chip

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Abstract

【課題】 封止樹脂シートを用いた封止体の研削後に半導体ウェハの研削面に目的とする回路要素を歩留まり良く形成可能な半導体パッケージの製造方法を提供すること。
【解決手段】 本発明は、第１主面に一又は複数の半導体チップが搭載された半導体ウェハを準備する準備工程、前記半導体チップを埋め込むように前記半導体ウェハの第１主面に封止樹脂シートを積層して前記半導体チップを封止する封止工程、及び前記半導体ウェハの第１主面とは反対側の第２主面を研削する裏面研削工程を含み、前記封止樹脂シートと前記研削された半導体ウェハとの積層体の最も厚い最厚部の厚さと最も薄い最薄部の厚さとの差が２０μｍ以下である半導体パッケージの製造方法である。
【選択図】 図１Ｂ

Description

本発明は、半導体パッケージの製造方法に関する。
近年、電子機器の小型化、軽量化、高機能化の要求が高まっており、それに応じて電子機器を構成するパッケージについても小型化、薄型化、高密度実装が求められている。
半導体パッケージの作製には、代表的に、半導体ウェハに固定された電子部品を封止樹脂にて封止し、必要に応じて封止物を電子部品単位のパッケージとなるようにダイシングするという手順が採用されている。このような過程の中で、上記要求に応えるべく、樹脂封止後に封止樹脂や半導体ウェハを研削して薄型化を図る技術が提案されている（例えば、特許文献１、２）。フリップチップＢＧＡ（Ｂａｌｌ Ｇｒｉｄ Ａｒｒａｙ）、フリップチップＳｉＰ（Ｓｙｓｔｅｍ ｉｎ Ｐａｃｋａｇｅ）、ファンイン型ウェハレベルパッケージ、ファンアウト型ウェハレベルパッケージ等の薄型半導体パッケージの製造工程においては、こうした研削による薄型化も重要な要素となる。
特開２００９−１１０９９５号公報 国際公開第２０１２／０５３４６３号
しかしながら、封止後の半導体ウェハの研削後、研削面に対して再配線やバンプ等の回路要素を形成するプロセスを施そうとしても、所望の再配線やバンプを形成することができなかったり、再配線形成後に再配線の剥離が生じたりするという不具合が生じる場合があることが判明した。これらの不具合は、上記特許文献１の技術では認識されておらず、その解決が望まれている。
本発明の目的は、封止樹脂シートを用いた封止体の研削後に半導体ウェハの研削面に目的とする回路要素を歩留まり良く形成可能な半導体パッケージの製造方法を提供することにある。
本発明者らは、半導体ウェハの研削面の平坦性が回路要素形成に影響を及ぼすとの考えに基づき、鋭意検討した結果、以下の構成により上記課題を解決できることを見出し、本発明を完成させた。
すなわち、本発明は、第１主面に一又は複数の半導体チップが搭載された半導体ウェハを準備する準備工程、
前記半導体チップを埋め込むように前記半導体ウェハの第１主面に封止樹脂シートを積層して前記半導体チップを封止する封止工程、及び
前記半導体ウェハの第１主面とは反対側の第２主面を研削する裏面研削工程を含み、
前記封止樹脂シートと前記研削された半導体ウェハとの積層体の最も厚い最厚部の厚さと最も薄い最薄部の厚さとの差が２０μｍ以下である半導体パッケージの製造方法である。
本発明者らは、回路要素の形成の際に不具合が生じる原因が、研削後の半導体ウェハの回路要素を形成する第２主面の状態、特に表面の盛り上がりにあることを突き止めた。このような盛り上がりは、半導体ウェハの研削時に生じると考えられる。すなわち、半導体ウェハの第２主面の研削は、封止樹脂シート側を固定面として封止体を裏面研削テープ等の固定手段に固定して行われる。このとき、半導体ウェハの第２主面と固定手段との間には、半導体チップが介在する領域と半導体チップが介在しない領域が混在している。これらを固定面側として半導体ウェハを研削すると、封止樹脂シートの硬度と半導体チップの硬度とは互いに異なることから、両者の硬度差に起因して研削加工の際の圧力が半導体ウェハに対して一様に負荷されなくなる。一般的に半導体チップの硬度は硬化後の封止樹脂シートの硬度より高いことから、半導体ウェハと固定手段との間に半導体チップが介在する領域では半導体チップが介在する分封止樹脂シートからの反発力が強くなって半導体ウェハはより深く（薄く）研削されやすくなり、反対に半導体ウェハと固定手段との間に半導体チップが介在しない領域（封止樹脂シートのみが介在する領域）では封止樹脂シートからの反発力が弱くなって半導体ウェハはより浅く（厚く）研削されやすくなる。このように研削後の半導体ウェハにおける厚さのバラツキに起因して半導体ウェハの研削面における盛り上がりが生じると推測される。当該製造方法では、封止樹脂シートと研削された半導体ウェハとの積層体（以下、単に「積層体」ともいう。）の最も厚い最厚部の厚さと最も薄い最薄部の厚さとの差（以下、単に「厚さ差」ともいう。）を２０μｍ以下としているので、半導体ウェハの研削面の盛り上がりの発生を抑制して十分な平坦性を確保することができ、その結果、目的とする回路要素を効率良く形成することができる。上記厚さ差が２０μｍを超えると、上述の回路要素形成の際の不具合が生じる場合がある。
前記封止工程は、前記封止樹脂シートに対する平板プレス又は圧縮成形により行うことが好ましい。これにより積層体の封止樹脂シートの表面を平滑化することができ、半導体ウェハの研削面の盛り上がりを精度良く測定しかつ制御することができる。
前記積層体の最厚部は、前記半導体ウェハを平面視で透視した際に該半導体ウェハと前記半導体チップとが重複しない領域（以下、「樹脂シート領域」ともいう。また、半導体ウェハを平面視で透視した際に半導体ウェハと半導体チップとが重複する領域を「チップ重複領域」ともいう。）に位置していてもよい。上述のように、半導体ウェハと固定手段との間に半導体チップが介在しない領域（すなわち、樹脂シート領域）は比較的浅く研削されやすい。言い換えると、樹脂シート領域では、半導体ウェハはより厚く研削やすいことになる。当該製造方法では積層体の厚さ差を抑制しているので、半導体ウェハの研削面への回路要素形成を歩留まり良く行うことができる。
１５０℃で１時間熱硬化処理を施した後の前記封止樹脂シートの２５℃におけるショアＤ硬度が６０以上であることが好ましい。また、１５０℃で１時間熱硬化処理を施した後の前記封止樹脂シートの２５℃における貯蔵弾性率が３ＧＰａ以上であることが好ましい。当該製造方法において、上記ショアＤ硬度及び／又は上記貯蔵弾性率を上記範囲とすることにより、チップ重複領域と樹脂シート領域との硬度差を小さくして半導体ウェハの研削面における上記盛り上がりを抑制することができ、その結果、該研削面での回路要素の形成効率を向上させることができる。
前記研削工程後、前記半導体チップの研削された第２主面に再配線を形成する再配線形成工程をさらに含んでいてもよい。
当該製造方法では、前記半導体チップが複数用いられており、
前記再配線形成工程後に、前記半導体ウェハを前記封止樹脂シートとともに目的の半導体チップ単位でダイシングするダイシング工程をさらに含んでいてもよい。
本発明には、当該半導体パッケージの製造方法により得られる半導体パッケージも含まれる。
本発明の一実施形態に係る半導体パッケージの製造方法の一工程を模式的に示す断面図である。 本発明の一実施形態に係る半導体パッケージの製造方法の一工程を模式的に示す断面図である。 本発明の一実施形態に係る半導体パッケージの製造方法の一工程を模式的に示す断面図である。 本発明の一実施形態に係る半導体パッケージの製造方法の一工程を模式的に示す断面図である。 本発明の一実施形態に係る半導体パッケージの製造方法の一工程を模式的に示す断面図である。 本発明の一実施形態に係る半導体パッケージの製造方法の一工程を模式的に示す断面図である。 本発明の一実施形態に係る半導体パッケージの製造方法の一工程を模式的に示す断面図である。 本発明の一実施形態に係る封止樹脂シートを模式的に示す断面図である。
本発明の半導体パッケージの製造方法の実施形態について、図面を参照しながら以下に説明する。ただし、図の一部又は全部において、説明に不要な部分は省略し、また説明を容易にするために拡大または縮小等して図示した部分がある。
［半導体パッケージの製造方法］
封止樹脂シートを用いる本実施形態に係る半導体パッケージの製造方法について図１Ａ〜図１Ｇを参照しつつ説明する。図１Ａ〜図１Ｇはそれぞれ、本発明の一実施形態に係る半導体パッケージの製造方法の一工程を模式的に示す断面図である。本実施形態では、半導体ウェハ上に搭載された半導体チップを封止樹脂シートにより樹脂封止して半導体パッケージを作製する。本実施形態に係る半導体パッケージの製造方法は、チップ・オン・ウェハ（ＣＯＷ）プロセスに好適である。
（チップ搭載ウェハ準備工程）
チップ搭載ウェハ準備工程では、複数の半導体チップ１３が第１主面にフリップチップ接続された半導体ウェハ１２Ａを準備する（図１Ａ参照）。半導体チップ１３は、所定の回路が形成された半導体ウェハを公知の方法でダイシングして個片化することにより形成することができる。半導体チップ１３の半導体ウェハ１２Ａへの搭載には、フリップチップボンダーなどの公知の装置を用いることができる。本実施形態では、半導体チップ１３の突起電極１３ａが形成された活性面Ａ１が半導体ウェハ１２Ａと対向するフリップチップ接続を採用している。半導体チップ１３に形成されたバンプ等の突起電極１３ａと、半導体ウェハ１２Ａに設けられた貫通電極１２ａとを介して、半導体チップ１３と半導体ウェハ１２Ａとが電気的に接続されている。貫通電極１２ａは、ＴＳＶ（Ｔｈｒｏｕｇｈ Ｓｉｌｉｃｏｎ Ｖｉａ）形式の電極を好適に用いることができる。
また、半導体チップ１３と半導体ウェハ１２Ａとの間には両者の熱膨張率の差を緩和して特に接続部位におけるクラック等の発生を防止するためのアンダーフィル材１４が充填されている。アンダーフィル材１４としては公知のものを用いればよい。アンダーフィル材１４の配置は、半導体チップ１３の半導体ウェハ１２Ａへの搭載後、両者間に液状のアンダーフィル材１４を注入させることにより行ってもよく、シート状のアンダーフィル材１４付きの半導体チップ１３又は半導体ウェハ１２Ａを用意した上で、半導体チップ１３と半導体ウェハ１２Ａとを接続することにより行ってもよい。
（封止工程）
封止工程では、半導体チップ１３を埋め込むように半導体ウェハ１２Ａへ封止樹脂シート１１を積層し、半導体チップ１３を上記封止樹脂シートで樹脂封止する（図１Ｂ参照）。この封止樹脂シート１１は、半導体チップ１３及びそれに付随する要素を外部環境から保護するための封止樹脂として機能する。
封止樹脂シート１１の積層方法としては特に限定されず、封止樹脂シートを形成するための樹脂組成物の溶融混練物を押出成形し、押出成形物を半導体ウェハ１２Ａ上に載置してプレスすることにより封止樹脂シート１１の形成と積層とを一括にて行う方法や、封止樹脂シート１１を形成するための樹脂組成物を離型処理シート上に塗布し、塗布膜を乾燥させて封止樹脂シート１１を形成した上で、この封止樹脂シート１１を半導体ウェハ１２Ａ上に転写する方法などが挙げられる。
本実施形態では、上記封止樹脂シート１１を採用することにより、半導体チップ１３の被覆に半導体ウェハ１２Ａ上に貼り付けるだけで半導体チップ１３を埋め込むことができ、半導体パッケージの生産効率を向上させることができる。この場合、平板プレスやラミネータ、金型を用いる圧縮成形など公知の方法により封止樹脂シート１１を半導体ウェハ１２Ａ上に積層することができる。封止工程は、封止樹脂シート１１に対する平板プレス又は圧縮成形により行うことが好ましい。これにより封止樹脂シート１１と研削した半導体ウェハ１２Ｂとの積層体１６Ｂ（図１Ｄ参照）の封止樹脂シート１１の表面を平滑化することができ、半導体ウェハ１２Ｂの研削面の盛り上がりを精度良く測定しかつ制御することができる。中でも、平板プレスによる熱プレスが好ましい。熱プレス条件としては、温度が、例えば、４０〜１２０℃、好ましくは、５０〜１００℃であり、圧力が、例えば、５０〜２５００ｋＰａ、好ましくは、１００〜２０００ｋＰａであり、時間が、例えば、０．３〜１０分間、好ましくは、０．５〜５分間である。また、封止樹脂シート１１の半導体チップ１３及び半導体ウェハ１２Ａへの密着性および追従性の向上を考慮すると、好ましくは、減圧条件下（例えば１０〜２０００Ｐａ）において、プレスすることが好ましい。なお、圧縮成形条件としては、温度が、例えば、４０〜２００℃、好ましくは、６０〜１６０℃であり、圧力が、例えば、１００〜６０００ｋＰａ、好ましくは、５００〜５０００ｋＰａであり、時間が、例えば、０．５〜２０分間、好ましくは、１〜１５分間である。
（封止体形成工程）
封止体形成工程では、上記封止樹脂シートを熱硬化処理して半導体チップ１３が封止樹脂シート１１に埋め込まれた封止体１５を形成する（図１Ｂ参照）。封止樹脂シートの熱硬化処理の条件は、加熱温度として好ましくは１００℃から２００℃、より好ましくは１２０℃から１８０℃、加熱時間として好ましくは１０分から１８０分、より好ましくは３０分から１２０分の間、必要に応じて加圧しても良い。加圧の際は、好ましくは０．１ＭＰａから１０ＭＰａ、より好ましくは０．５ＭＰａから５ＭＰａを採用することができる。これにより、この封止体形成工程は封止工程に含まれるので、封止工程はここで完了する。
（研削工程）
次に、封止体１５の封止樹脂シート１１を半導体チップ１３の活性面Ａとは反対側の表面が露出するように研削して研削体１６Ａを形成する研削工程を行ってもよい（図１Ｃ参照）。研削の際、図１Ｃに示すように封止樹脂シート１１とともに半導体チップ１３も研削してもよく、封止樹脂シート１１のみを研削してもよい。研削は公知の研削装置を用いて行えばよい。ダイアモンドバイト等の研削バイトを回転させながら、そこに封止体１５を送りつつ封止体表面を研削して研削体１６Ａを形成する手順を好適に採用することができる。本工程は、目的とする半導体パッケージの仕様に応じて省略することができる。
（裏面研削工程）
裏面研削工程では、研削体１６Ａの研削面Ｇ１とは反対側の面（すなわち、裏面Ｂ１）を研削する（図１Ｄ参照）。これにより、半導体ウェハ１２Ａの露出した第２主面（封止樹脂シート１１を積層した面とは反対側の面）を研削することになり、薄型化した半導体ウェハ１２Ｂを得ることができる。研削後の半導体ウェハ１２Ｂの厚さは目的とするパッケージの仕様により変更すればよく、例えば２５〜２００μｍが好ましく、５０〜１００μｍがより好ましい。研削は公知の研削装置を用いて行えばよい。研削体１６Ａは裏面研削用テープを用いて固定してもよく、この場合は裏面研削の際の研削面Ｇ１の汚染を防止することができる。裏面研削用テープは公知のものを用いることができる。
封止樹脂シート１１と研削された半導体ウェハ１２Ｂとの積層体１６Ｂ（なお、図１Ｄのように、封止樹脂シート１１を研削して半導体チップ１３が露出している場合、積層体１６Ｂには半導体チップ１３も含める。）の最も厚い最厚部の厚さＴｍａｘと最も薄い最薄部の厚さＴｍｉｎとの差は２０μｍ以下であり、１０μｍ以下が好ましく、５μｍ以下がより好ましい。厚さ差を上記範囲とすることにより、半導体ウェハ１２Ｂの研削面の盛り上がりの発生を抑制して十分な平坦性を確保することができ、その結果、目的とする回路要素を効率良く形成することができる。上記厚さ差の下限は０μｍが好ましいものの、回路要素形成に影響を及ぼさない限り１μｍ以上であってもよい。なお、本実施形態では、図示された半導体チップのうち最も左に位置する半導体チップと中央に位置する半導体チップとの間に対応する樹脂シート領域にのみ上記盛り上がりが生じているものの、この樹脂シート領域に代えて、又はこの樹脂シート領域とともに、他の半導体チップ間に対応する樹脂シート領域にも盛り上がりが生じることがある。半導体ウェハの研削面における盛り上がりが複数生じた場合には、この中でも積層体１６Ｂの厚さが最大となる部分を基準にして上記厚さ差を求める。
（再配線形成工程）
本実施形態ではさらに、積層体１６Ｂの半導体チップ１３の活性面Ａ１側の面Ｂ１に再配線１９を形成する再配線形成工程を含むことが好ましい（図１Ｅ参照）。再配線形成工程では、裏面研削による薄型化した半導体ウェハ１２Ｂの形成後、半導体ウェハ１２Ｂの貫通電極１２ａと接続する再配線３９を積層体１６Ｂ上に形成する。
再配線の形成方法としては、例えば、露出している半導体ウェハ１２Ｂ上へ真空成膜法などの公知の方法を利用して金属シード層を形成し、セミアディティブ法などの公知の方法により、再配線１９を形成することができる。
かかる後に、再配線１９及び積層体１６Ｂ上へポリイミドやＰＢＯなどの絶縁層を形成してもよい。
（バンプ形成工程）
次いで、形成した再配線１９上にバンプ１７を形成するバンピング加工を行ってもよい（図１Ｄ参照）。バンピング加工は、半田ボールや半田メッキなど公知の方法で行うことができる。バンプの材質は特に限定されず、例えば、錫−鉛系金属材、錫−銀系金属材、錫−銀−銅系金属材、錫−亜鉛系金属材、錫−亜鉛−ビスマス系金属材等の半田類（合金）や、金系金属材、銅系金属材などが挙げられる。
（チップ裏面保護工程）
研削工程を行って半導体チップ１３の活性面Ａ１とは反対側の表面を露出させた場合、バンプ１７を形成した後、半導体チップ１３の露出面１３Ｓを保護するために、研削体１６Ａの研削面Ｇ１（図１Ｃ参照）を再度樹脂封止してもよい。封止方法としては特に限定されず、公知の液状やフィルム状の封止樹脂を研削面Ｇ１に塗布ないし貼り合わせ、乾燥、硬化させればよい。なお研削工程を行った場合、本工程は、研削工程後であってダイシング工程前であればいずれの段階で行ってもよい。
（ダイシング工程）
続いて、封止樹脂シート１１、半導体ウェハ１２Ｂ、及び半導体チップ１３などの要素からなるバンプ形成を経た研削体１６Ｃのダイシングを行ってもよい（図１Ｇ参照）。これにより、目的とする半導体チップ１３単位での半導体パッケージ１８を得ることができる。図１Ｇでは、１つの半導体チップに対応させてダイシングしているが、２つ以上の半導体チップを一単位としてダイシングを行ってもよい。ダイシングは、通常、従来公知のダイシングシートにより上記研削体１６Ｃを固定した上で行う。切断箇所の位置合わせは直接照明又は間接照明を用いた画像認識により行ってもよい。
本工程では、例えば、ダイシングシートまで切込みを行うフルカットと呼ばれる切断方式等を採用できる。本工程で用いるダイシング装置としては特に限定されず、従来公知のものを用いることができる。
なお、ダイシング工程に続いて研削体のエキスパンドを行う場合、該エキスパンドは従来公知のエキスパンド装置を用いて行うことができる。エキスパンド装置は、ダイシングリングを介してダイシングシートを下方へ押し下げることが可能なドーナッツ状の外リングと、外リングよりも径が小さくダイシングシートを支持する内リングとを有している。このエキスパンド工程により、隣り合う半導体パッケージ１８同士が接触して破損するのを防ぐことができる。
（基板実装工程）
必要に応じて、上記で得られた半導体パッケージ１８を別途の基板（図示せず）に実装する基板実装工程を行うことができる。半導体パッケージ１８の基板への実装には、フリップチップボンダーやダイボンダーなどの公知の装置を用いることができる。
［封止樹脂シート］
本実施形態に係る封止樹脂シートについて図２を参照しつつ説明する。図２は、本発明の一実施形態に係る封止樹脂シートを模式的に示す断面図である。封止樹脂シート１１は、代表的に、ポリエチレンテレフタレート（ＰＥＴ）フィルム等の支持体１１ａ上に積層された状態で提供される。なお、支持体１１ａには封止樹脂シート１１の剥離を容易に行うために離型処理が施されていてもよい。
また、１５０℃で１時間熱硬化処理を施した後の封止樹脂シート１１の２５℃におけるショアＤ硬度が６０以上であることが好ましく、７０以上であることがより好ましい。上記ショアＤ硬度の上限は９２以下であることが好ましい。さらに、１５０℃で１時間熱硬化処理を施した後の封止樹脂シート１１の２５℃における貯蔵弾性率が３ＧＰａ以上であることが好ましく、１０ＧＰａ以上であることがより好ましい。上記貯蔵弾性率の上限は３０ＧＰａ以下であることが好ましい。熱硬化処理後の封止樹脂シート１１のショアＤ硬度や貯蔵弾性率を上記範囲とすることにより、チップ重複領域における半導体チップの硬度と樹脂シート領域における封止樹脂シートの硬度との差を小さくすることができ、これにより上記厚さ差を小さくすることができる。
（封止樹脂シートを形成する樹脂組成物）
封止樹脂シートを形成する樹脂組成物は、上述のような特性を好適に有し、半導体チップ等の電子部品の樹脂封止に利用可能なものであれば、特に限定されないが、例えば以下のＡ成分からＥ成分を含有するエポキシ樹脂組成物が好ましいものとして挙げられる。なお、Ｃ成分は必要に応じて添加しても添加しなくてもよい。
Ａ成分：エポキシ樹脂
Ｂ成分：フェノール樹脂
Ｃ成分：エラストマー
Ｄ成分：無機充填剤
Ｅ成分：硬化促進剤
（Ａ成分）
エポキシ樹脂（Ａ成分）としては、特に限定されるものではない。例えば、トリフェニルメタン型エポキシ樹脂、クレゾールノボラック型エポキシ樹脂、ビフェニル型エポキシ樹脂、変性ビスフェノールＡ型エポキシ樹脂、ビスフェノールＡ型エポキシ樹脂、ビスフェノールＦ型エポキシ樹脂、変性ビスフェノールＦ型エポキシ樹脂、ジシクロペンタジエン型エポキシ樹脂、フェノールノボラック型エポキシ樹脂、フェノキシ樹脂等の各種のエポキシ樹脂を用いることができる。これらエポキシ樹脂は単独で用いてもよいし２種以上併用してもよい。
エポキシ樹脂の硬化後の靭性及びエポキシ樹脂の反応性を確保する観点からは、エポキシ当量１５０〜２５０、軟化点もしくは融点が５０〜１３０℃の常温で固形のものが好ましく、中でも、信頼性の観点から、トリフェニルメタン型エポキシ樹脂、クレゾールノボラック型エポキシ樹脂、ビフェニル型エポキシ樹脂が好ましい。
また、低応力性の観点から、アセタール基やポリオキシアルキレン基等の柔軟性骨格を有する変性ビスフェノールＡ型エポキシ樹脂が好ましく、アセタール基を有する変性ビスフェノールＡ型エポキシ樹脂は、液体状で取り扱いが良好であることから、特に好適に用いることができる。
エポキシ樹脂（Ａ成分）の含有量は、エポキシ樹脂組成物全体に対して１〜１０重量％の範囲に設定することが好ましい。
（Ｂ成分）
フェノール樹脂（Ｂ成分）は、エポキシ樹脂（Ａ成分）との間で硬化反応を生起するものであれば特に限定されるものではない。例えば、フェノールノボラック樹脂、フェノールアラルキル樹脂、ビフェニルアラルキル樹脂、ジシクロペンタジエン型フェノール樹脂、クレゾールノボラック樹脂、レゾール樹脂、等が用いられる。これらフェノール樹脂は単独で用いてもよいし、２種以上併用してもよい。
フェノール樹脂としては、エポキシ樹脂（Ａ成分）との反応性の観点から、水酸基当量が７０〜２５０、軟化点が５０〜１１０℃のものを用いることが好ましく、中でも硬化反応性が高いという観点から、フェノールノボラック樹脂を好適に用いることができる。また、信頼性の観点から、フェノールアラルキル樹脂やビフェニルアラルキル樹脂のような低吸湿性のものも好適に用いることができる。
エポキシ樹脂（Ａ成分）とフェノール樹脂（Ｂ成分）の配合割合は、硬化反応性という観点から、エポキシ樹脂（Ａ成分）中のエポキシ基１当量に対して、フェノール樹脂（Ｂ成分）中の水酸基の合計が０．７〜１．５当量となるように配合することが好ましく、より好ましくは０．９〜１．２当量である。
封止樹脂シート１１中のエポキシ樹脂及びフェノール樹脂の合計含有量は、２．５重量％以上が好ましく、３．０重量％以上がより好ましい。２．５重量％以上であると、半導体チップ１３、半導体ウェハ１２Ａなどに対する接着力が良好に得られる。封止樹脂シート１１中のエポキシ樹脂及びフェノール樹脂の合計含有量は、２０重量％以下が好ましく、１０重量％以下がより好ましい。２０重量％以下であると、吸湿性を低減できる。
（Ｃ成分）
エポキシ樹脂（Ａ成分）及びフェノール樹脂（Ｂ成分）とともに用いられるエラストマー（Ｃ成分）は、封止樹脂シートによる電子部品の封止に必要な可撓性をエポキシ樹脂組成物に付与するものであり、このような作用を奏するものであれば特にその構造を限定するものではない。例えば、ポリアクリル酸エステル等の各種アクリル系共重合体、スチレンアクリレート系共重合体、ブタジエンゴム、スチレン−ブタジエンゴム（ＳＢＲ）、エチレン−酢酸ビニルコポリマー（ＥＶＡ）、イソプレンゴム、アクリロニトリルゴム等のゴム質重合体を用いることができる。中でも、エポキシ樹脂（Ａ成分）へ分散させやすく、またエポキシ樹脂（Ａ成分）との反応性も高いために、得られる封止樹脂シートの耐熱性や強度を向上させることができるという観点から、アクリル系共重合体を用いることが好ましい。これらは単独で用いてもよいし、２種以上併せて用いてもよい。
なお、アクリル系共重合体は、例えば、所定の混合比にしたアクリルモノマー混合物を、定法によってラジカル重合することにより合成することができる。ラジカル重合の方法としては、有機溶剤を溶媒に行う溶液重合法や、水中に原料モノマーを分散させながら重合を行う懸濁重合法が用いられる。その際に用いる重合開始剤としては、例えば、２，２’−アゾビスイソブチロニトリル、２，２’−アゾビス−（２，４−ジメチルバレロニトリル）、２，２’−アゾビス−４−メトキシ−２，４−ジメチルバレロニトリル、その他のアゾ系又はジアゾ系重合開始剤、ベンゾイルパーオキサイド及びメチルエチルケトンパーオキサイド等の過酸化物系重合開始剤等が用いられる。なお、懸濁重合の場合は、例えばポリアクリルアミド、ポリビニルアルコールのような分散剤を加えることが望ましい。
エラストマー（Ｃ成分）の含有量は、エポキシ樹脂組成物全体の１５〜３０重量％である。エラストマー（Ｃ成分）の含有量が１５重量％未満では、封止樹脂シート１１の柔軟性及び可撓性を得るのが困難となり、さらには封止樹脂シートの反りを抑えた樹脂封止も困難となる。逆に上記含有量が３０重量％を超えると、封止樹脂シート１１の溶融粘度が高くなって半導体チップ１３の埋まり込み性が低下するとともに、封止樹脂シート１１の硬化体の強度及び耐熱性が低下する傾向がみられる。
また、エラストマー（Ｃ成分）のエポキシ樹脂（Ａ成分）に対する重量比率（Ｃ成分の重量／Ａ成分の重量）は、３〜４．７の範囲に設定することが好ましい。上記重量比率が３未満の場合は、封止樹脂シート１１の流動性をコントロールすることが困難となり、４．７を超えると封止樹脂シート１１の半導体チップ１３への接着性が劣る傾向がみられるためである。
（Ｄ成分）
無機質充填剤（Ｄ成分）は、特に限定されるものではなく、従来公知の各種充填剤を用いることができ、例えば、石英ガラス、タルク、シリカ（溶融シリカや結晶性シリカ等）、アルミナ、窒化アルミニウム、窒化珪素、窒化ホウ素の粉末が挙げられる。これらは単独で用いてもよいし、２種以上併用してもよい。
中でも、エポキシ樹脂組成物の硬化体の熱線膨張係数が低減することにより内部応力を低減し、その結果、電子部品の封止後の封止樹脂シート１１の反りを抑制できるという点から、シリカ粉末を用いることが好ましく、シリカ粉末の中でも溶融シリカ粉末を用いることがより好ましい。溶融シリカ粉末としては、球状溶融シリカ粉末、破砕溶融シリカ粉末が挙げられるが、流動性という観点から、球状溶融シリカ粉末を用いることが特に好ましい。中でも、平均粒径が０．１〜３０μｍの範囲のものを用いることが好ましく、１〜２０μｍの範囲のものを用いることがより好ましい。
なお、平均粒径は、母集団から任意に抽出される試料を用い、レーザー回折散乱式粒度分布測定装置を用いて測定することにより導き出すことができる。
無機質充填剤（Ｄ成分）の含有量は、好ましくはエポキシ樹脂組成物全体の７０〜９５重量％であり、より好ましくは７５〜９２重量％であり、さらに好ましくは８０〜９０重量％である。無機質充填剤（Ｄ成分）の含有量が５０重量％未満では、エポキシ樹脂組成物の硬化体の線膨張係数が大きくなるために、封止樹脂シート１１の反りが大きくなる傾向がみられる。一方、上記含有量が９０重量％を超えると、封止樹脂シート１１の柔軟性や流動性が悪くなるために、半導体チップとの接着性が低下する傾向がみられる。
（Ｅ成分）
硬化促進剤（Ｅ成分）は、エポキシ樹脂とフェノール樹脂の硬化を進行させるものであれば特に限定されるものではないが、硬化性と保存性の観点から、トリフェニルホスフィンやテトラフェニルホスホニウムテトラフェニルボレート等の有機リン系化合物や、イミダゾール系化合物が好適に用いられる。これら硬化促進剤は、単独で用いても良いし、他の硬化促進剤と併用しても構わない。
硬化促進剤（Ｅ成分）の含有量は、エポキシ樹脂（Ａ成分）及びフェノール樹脂（Ｂ成分）の合計１００重量部に対して０．１〜５重量部であることが好ましい。
（その他の成分）
また、エポキシ樹脂組成物には、Ａ成分からＥ成分に加えて、難燃剤成分を加えてもよい。難燃剤組成分としては、例えば水酸化アルミニウム、水酸化マグネシウム、水酸化鉄、水酸化カルシウム、水酸化スズ、複合化金属水酸化物等の各種金属水酸化物を用いることができる。
金属水酸化物の平均粒径としては、エポキシ樹脂組成物を加熱した際に適当な流動性を確保するという観点から、平均粒径が１〜１０μｍであることが好ましく、さらに好ましくは２〜５μｍである。金属水酸化物の平均粒径が１μｍ未満では、エポキシ樹脂組成物中に均一に分散させることが困難となるとともに、エポキシ樹脂組成物の加熱時における流動性が十分に得られない傾向がある。また、平均粒径が１０μｍを超えると、金属水酸化物（Ｅ成分）の添加量あたりの表面積が小さくなるため、難燃効果が低下する傾向がみられる。
また、難燃剤成分としては上記金属水酸化物のほか、ホスファゼン化合物を用いることができる。ホスファゼン化合物としては、例えばＳＰＲ−１００、ＳＡ−１００、ＳＰ−１００（以上、大塚化学株式会社）、ＦＰ−１００、ＦＰ−１１０（以上、株式会社伏見製薬所）等が市販品として入手可能である。
少量でも難燃効果を発揮するという観点から、式（１）又は式（２）で表されるホスファゼン化合物が好ましく、これらホスファンゼン化合物に含まれるリン元素の含有率は、１２重量％以上であることが好ましい。
Figure 2015082606
 （式（１）中、ｎは３〜２５の整数であり、Ｒ１及びＲ２は同一又は異なって、アルコキシ基、フェノキシ基、アミノ基、水酸基及びアリル基からなる群より選択される官能基を有する１価の有機基である。）
Figure 2015082606
 （式（２）中、ｎ及びｍは、それぞれ独立して３〜２５の整数である。Ｒ３及びＲ５は同一又は異なって、アルコキシ基、フェノキシ基、アミノ基、水酸基及びアリル基からなる群より選択される官能基を有する１価の有機基である。Ｒ４は、アルコキシ基、フェノキシ基、アミノ基、水酸基及びアリル基からなる群より選択される官能基を有する２価の有機基である。）
また、安定性及びボイドの生成抑制という観点から、式（３）で表される環状ホスファゼンオリゴマーを用いることが好ましい。
Figure 2015082606
 （式（３）中、ｎは３〜２５の整数であり、Ｒ６及びＲ７は同一又は異なって、水素、水酸基、アルキル基、アルコキシ基又はグリシジル基である。）
上記式（３）で表される環状ホスファゼンオリゴマーは、例えばＦＰ−１００、ＦＰ−１１０（以上、株式会社伏見製薬所）等が市販品として入手可能である。
ホスファゼン化合物の含有量は、エポキシ樹脂組成物中に含まれるエポキシ樹脂（Ａ成分）、フェノール樹脂（Ｂ成分）、エラストマー（Ｄ成分）、硬化促進剤（Ｅ成分）及びホスファゼン化合物（その他の成分）を含む有機成分全体の１０〜３０重量％であることが好ましい。すなわち、ホスファゼン化合物の含有量が、有機成分全体の１０重量％未満では、封止樹脂シート１１の難燃性が低下するとともに、被着体（半導体チップを搭載した半導体ウェハ）等に対する凹凸追従性が低下し、ボイドが発生する傾向がみられる。上記含有量が有機成分全体の３０重量％を超えると、封止樹脂シート１１の表面にタックが生じやすくなり、被着体に対する位置合わせをしにくくなる等作業性が低下する傾向がみられる。
また、上記金属水酸化物及びホスファゼン化合物を併用し、シート封止に必要な可撓性を確保しつつ、難燃性に優れた封止樹脂シート１１を得ることもできる。両者を併用することにより、金属水酸化物のみを用いた場合の十分な難燃性と、ホスファゼン化合物のみを用いた場合は、十分な可撓性を得ることができる。
上記難燃剤のうち、樹脂封止の成型時における封止樹脂シートの変形性、被着体の凹凸への追従性、半導体チップや半導体ウェハへの密着性の点から有機系難燃剤を用いるのが望ましく、特にホスファゼン系難燃剤が好適に用いられる。
なお、エポキシ樹脂組成物は、上記の各成分以外に必要に応じて、カーボンブラックをはじめとする顔料等、他の添加剤を適宜配合することができる。
（封止樹脂シートの作製方法）
封止樹脂シートの作製方法を以下に説明する。まず、上述の各成分を混合することによりエポキシ樹脂組成物を調製する。混合方法は、各成分が均一に分散混合される方法であれば特に限定するものではない。その後、例えば、各成分を有機溶剤等に溶解又は分散したワニスを塗工してシート状に形成する。あるいは、各配合成分を直接ニーダー等で混練することにより混練物を調製し、このようにして得られた混練物を押し出してシート状に形成してもよい。
ワニスを用いる具体的な作製手順としては、上記Ａ〜Ｅ成分及び必要に応じて他の添加剤を常法に準じて適宜混合し、有機溶剤に均一に溶解あるいは分散させ、ワニスを調製する。ついで、上記ワニスをポリエステル等の支持体上に塗布し乾燥させることにより封止樹脂シート１１を得ることができる。そして必要により、封止樹脂シートの表面を保護するためにポリエステルフィルム等の剥離シートを貼り合わせてもよい。剥離シートは封止時に剥離する。
上記有機溶剤としては、特に限定されるものではなく従来公知の各種有機溶剤、例えばメチルエチルケトン、アセトン、シクロヘキサノン、ジオキサン、ジエチルケトン、トルエン、酢酸エチル等を用いることができる。これらは単独で用いてもよいし、２種以上併せて用いてもよい。また通常、ワニスの固形分濃度が３０〜６０重量％の範囲となるように有機溶剤を用いることが好ましい。
有機溶剤乾燥後のシートの厚みは、特に制限されるものではないが、厚みの均一性と残存溶剤量の観点から、通常、５〜１００μｍに設定することが好ましく、より好ましくは２０〜７０μｍである。
一方、混練を用いる場合には、上記Ａ〜Ｅ成分及び必要に応じて他の添加剤の各成分をミキサーなど公知の方法を用いて混合し、その後、溶融混練することにより混練物を調製する。溶融混練する方法としては、特に限定されないが、例えば、ミキシングロール、加圧式ニーダー、押出機などの公知の混練機により、溶融混練する方法などが挙げられる。混練条件としては、温度が、上記した各成分の軟化点以上であれば特に制限されず、例えば３０〜１５０℃、エポキン樹脂の熱硬化性を考慮すると、好ましくは４０〜１４０℃、さらに好ましくは６０〜１２０℃であり、時間が、例えば１〜３０分間、好ましくは５〜１５分間である。これによって、混練物を調製することができる。
得られる混練物を押出成形により成形することにより、封止樹脂シート１１を得ることができる。具体的には、溶融混練後の混練物を冷却することなく高温状態のままで、押出成形することで、封止樹脂シート１１を形成することができる。このような押出方法としては、特に制限されず、Ｔダイ押出法、ロール圧延法、ロール混練法、共押出法、カレンダー成形法などが挙げられる。押出温度としては、上記した各成分の軟化点以上であれば、特に制限されないが、エポキシ樹脂の熱硬化性および成形性を考慮すると、例えば４０〜１５０℃、好ましくは、５０〜１４０℃、さらに好ましくは７０〜１２０℃である。以上により、封止樹脂シート１１を形成することができる。
このようにして得られた封止樹脂シートは、必要により所望の厚みとなるように積層して使用してもよい。すなわち、封止樹脂シートは、単層構造にて使用してもよいし、２層以上の多層構造に積層してなる積層体として使用してもよい。
以下に、この発明の好適な実施例を例示的に詳しく説明する。ただし、この実施例に記載されている材料や配合量等は、特に限定的な記載がない限りは、この発明の範囲をそれらのみに限定する趣旨のものではない。また、部とあるのは、重量部を意味する。
［実施例１］
（封止樹脂シートの作製）
以下の成分をミキサーにてブレンドし、２軸混練機により１２０℃で２分間溶融混練し、続いてＴダイから押出しすることにより、厚さ５００μｍの封止樹脂シートＡを作製した。
エポキシ樹脂：ビスフェノールＦ型エポキシ樹脂（新日鐵化学（株）製、ＹＳＬＶ−８０ＸＹ（エポキン当量２００ｇ／ｅｑ．軟化点８０℃）） ２８６部
フェノール樹脂：ビフェニルアラルキル骨格を有するフェノール樹脂（明和化成社製、ＭＥＨ−７８５１−ＳＳ（水酸基当量２０３ｇ／ｅｑ．、軟化点６７℃））
３０３部
硬化促進剤：硬化触媒としてのイミダゾール系触媒（四国化成工業（株）製、２ＰＨＺ−ＰＷ） ６部
無機充填剤：球状溶融シリカ粉末（電気化学工業社製、ＦＢ−９４５４、平均粒子径２０μｍ） ３６９５部
シランカップリング剤：エポキシ基含有シランカップリング剤（信越化学工業（株）製、ＫＢＭ−４０３） ５部
カーボンブラック（三菱化学（株）製、＃２０） ５部
［実施例２］
（封止樹脂シートの作製）
以下の成分をミキサーにてブレンドし、２軸混練機により１２０℃で２分間溶融混練し、続いてＴダイから押出しすることにより、厚さ５００μｍの封止樹脂シートＢを作製した。
エポキシ樹脂：ビスフェノールＦ型エポキシ樹脂（新日鐵化学（株）製、ＹＳＬＶ−８０ＸＹ（エポキン当量２００ｇ／ｅｑ．軟化点８０℃）） １６９部
フェノール樹脂：ビフェニルアラルキル骨格を有するフェノール樹脂（明和化成社製、ＭＥＨ−７８５１−ＳＳ（水酸基当量２０３ｇ／ｅｑ．、軟化点６７℃））
１７９部
硬化促進剤：硬化触媒としてのイミダゾール系触媒（四国化成工業（株）製、２ＰＨＺ−ＰＷ） ６部
エラストマー：スチレン?イソブチレン?スチレントリブロック共重合体（（株）カネカ製、ＳＩＢＳＴＡＲ ０７２Ｔ） １５２部
無機充填剤：球状溶融シリカ粉末（電気化学工業社製、ＦＢ−９４５４、平均粒子径２０μｍ） １７００部
シランカップリング剤：エポキシ基含有シランカップリング剤（信越化学工業（株）製、ＫＢＭ−４０３） ５部
カーボンブラック（三菱化学（株）製、＃２０） ５部
難燃剤：ホスファゼン化合物（（株）伏見製薬所製、ＦＰ−１００） ８９部
［比較例１］
（封止樹脂シートの作製）
以下の成分をメチルエチルケトンに溶解ないし分散し、固形分４０重量％のワニスを作製した。
液状エポキシ樹脂（大日本インキ化学工業（株）製、ＥＸＡ−４８５０−１５０）
８０部
固形エポキシ樹脂（日本化薬（株）製、ＥＰＰＮ−５０１−ＨＹ） ２０部
フェノール樹脂：ビフェニルアラルキル骨格を有するフェノール樹脂（明和化成社製、ＭＥＨ−７８５１−ＳＳ（水酸基当量２０３ｇ／ｅｑ．、軟化点６７℃）） ６０部
硬化促進剤：硬化触媒としてのイミダゾール系触媒（四国化成工業（株）製、２ＰＨＺ−ＰＷ） ３部
アクリル共重合体（ＢＡ（ブチルアクリレート）：ＡＮ（アクリロニトリル）：ＧＭＡ（グリシジルメタクリレート）＝８５：８：７重量％からなる重量平均分子量が８００，０００の共重合体） ３３０部
無機充填剤：球状溶融シリカ粉末（電気化学工業社製、ＦＢ−９４５４、平均粒子径２０μｍ） ４００部
カーボンブラック（三菱化学（株）製、＃２０） ７部
（封止樹脂シートの貯蔵弾性率の測定）
貯蔵弾性率の測定は、固体粘弾性測定装置（レオメトリックサイエンティック社製：形式：ＲＳＡ−ＩＩＩ）を用いて行った。具体的には、各封止樹脂シートを１５０℃で１時間加熱して熱硬化させ、この硬化物からサンプルサイズを長さ４００ｍｍ×幅２ｍｍ×厚さ８０μｍとして測定試料を得た後、測定試料をフィルム引っ張り測定用治具にセットし−５０〜３００℃の温度域での貯蔵弾性率及び損失弾性率を、周波数１Ｈｚ、昇温速度１０℃／ｍｉｎの条件下で測定し、２５℃での貯蔵弾性率（Ｅ’）を読み取ることにより得た。
（封止樹脂シートのショアＤ硬度の測定）
各封止樹脂シートを２ｍｍ厚となるようにラミネータを用いて積層し、この積層体を１５０℃で１時間加熱して熱硬化させた後、ＪＩＳ Ｋ ７２１５に準拠し、硬度計（（株）ミツトヨ製、プラスチック用硬度計）を用いて、２５℃での測定値を読み取ることで得た。
（半導体パッケージの作製）
以下の仕様の半導体チップがシリコンインターポーザーにフリップチップ実装され、チップ−インターポーザー間がビスフェノールＡ型エポキシ系熱硬化性アンダーフィル材で封止されたチップ実装インターポーザーを準備した。
＜半導体チップ＞
半導体チップサイズ：７．３ｍｍ□（厚さ４００μｍ）
バンプ材質：Ｃｕ ３０μｍ、Ｓｎ−Ａｇ １５μｍ厚み
バンプ数：５４４バンプ
バンプピッチ：５０μｍ
チップ数：１６個（４個×４個）
＜シリコンインターポーザー＞
直径：８インチ
厚さ：７３０μｍ
電極：スルーシリコンビア（径：３０μｍ）
得られたチップ実装インターポーザー上に、以下に示す加熱加圧条件下、封止樹脂シートＡ〜Ｃのそれぞれを真空平板プレスにより貼付けた。
＜貼り付け条件＞
温度：９０℃
加圧力：０．５ＭＰａ
真空度：２０００Ｐａ
プレス時間：３分
大気圧に開放した後、熱風乾燥機中、１５０℃、１時間の条件で封止樹脂シートを熱硬化させ、封止体を得た。次に、切削装置（（株）ＤＩＳＣＯ製、サーフェスプレーナー「ＤＦＳ８９１０」）を用いた研削により、研削バイトの周速度１０００ｍ／ｍｉｎ、送りピッチ１００μｍ、切り込み深さ１０μｍの条件で、半導体チップの厚さが１００μｍとなるまで封止体を半導体チップ共々薄化することで、研削体を作製した。
得られた研削体のシリコンインターポーザーの露出面（封止樹脂シートを貼り合わせた面とは反対側の面）を研削装置（ＤＩＳＣＯ製、「ＤＧＰ８７６１」）によりシリコンインターポーザーの厚さが１００μｍとなるまで研削し、積層体を形成した。
（封止樹脂シートとシリコンインターポーザーとの積層体の最厚部の厚さと最薄部の厚さの差の測定）
積層体（露出した半導体チップを含む。）の最厚部の厚さと最薄部の厚さの差を、ウェハ厚み計測装置（浜松ホトニクス社製、「Ｃ８８７０−０２」）を用いて測定ピッチ２ｍｍで測定した。
続いて、シリコンインターポーザーの研削面にポリアミック酸（３，４’，３，４’−ビフェニルテトラカルボン酸二無水物と４，４’−ジアミノジフェニルエーテル、パラフェニレンジアミンを反応して得たもの）を塗布し、熱硬化させて、厚さ１０μｍのポリイミド層を形成した。スルーシリコンビアに対応する位置に、レーザー加工によって開口を形成し、該ビアを露出させた。開口を含むポリイミド層表面に、めっきによって金膜、ニッケル膜を順次形成した。さらに、クロム、銅の順にスパッタリングを施して、種膜（クロム層の厚さ２０ｎｍ、銅層の厚さ１００ｎｍ）を形成し、電解銅めっきにより所定の配線パターンを有する再配線層を形成することにより半導体パッケージを作製した。
（再配線の形成性）
再配線形成面にて、配線の破断があるかどうかを顕微鏡（倍率：５００倍）にて確認し、破断のない場合を「○」、破断のある場合を「×」として評価した。結果を表１に示す。
Figure 2015082606
表１からも明らかなように、実施例１及び２では、封止樹脂シートとシリコンインターポーザーとの積層体の厚さ差が２０μｍ以下であることから、半導体パッケージの回路面要素としての再配線の形成を歩留りよく行うことができるのに対し、比較例１の半導体パッケージでは、厚さ差が２０μｍを超えていることから、再配線の形成性に劣る結果となった。
［実施例３］
実施例１の封止樹脂シートＡを用いる半導体パッケージの作製の封止工程において、真空平板プレスに代えて、得られたチップ実装インターポーザー上に、圧縮成形装置ＷＣＭ−３００（アピックヤマダ社製）を用いて封止樹脂シートＡを下記成形条件にて貼付けたこと以外は、実施例１の場合と同様に、積層体の最厚部の厚さと最薄部の厚さの差の測定及び再配線の形成性の評価を行った。結果を表２に示す。
＜成形条件＞
温度：１５０℃
加圧力：４．５ＭＰａ
真空度：２０００Ｐａ
加圧時間：１０分
Figure 2015082606
表２の結果より、封止樹脂シートによる封止工程として、平板プレス及び圧縮成形のいずれも好適に利用可能であることが分かる。
１１、２１ 封止樹脂シート
１１Ｓ、２１Ｓ （研削後の）封止樹脂シートの表面
１２Ａ （研削前の）半導体ウェハ
１２Ｂ （研削後の）半導体ウェハ
１３、２３ 半導体チップ
１３Ｓ、２３Ｓ （研削後の）半導体チップの露出面
１５、２５ 封止体
１６Ａ、１６Ｃ 研削体
１６Ｂ 積層体
１８、２８ 半導体パッケージ
１９、２９ 再配線
Ｔｍａｘ 積層体の最厚部の厚さ
Ｔｍｉｎ 積層体の最薄部の厚さ

Claims (8)

  1. 第１主面に一又は複数の半導体チップが搭載された半導体ウェハを準備する準備工程、
    前記半導体チップを埋め込むように前記半導体ウェハの第１主面に封止樹脂シートを積層して前記半導体チップを封止する封止工程、及び
    前記半導体ウェハの第１主面とは反対側の第２主面を研削する裏面研削工程を含み、
    前記封止樹脂シートと前記研削された半導体ウェハとの積層体の最も厚い最厚部の厚さと最も薄い最薄部の厚さとの差が２０μｍ以下である半導体パッケージの製造方法。
  2. 前記封止工程は、前記封止樹脂シートに対する平板プレス又は圧縮成形により行う請求項１に記載の半導体パッケージの製造方法。
  3. 前記積層体の最厚部は、前記半導体ウェハを平面視で透視した際に、該半導体ウェハと前記半導体チップとが重複しない領域に位置する請求項１又は２に記載の半導体パッケージの製造方法。
  4. １５０℃で１時間熱硬化処理を施した後の前記封止樹脂シートの２５℃におけるショアＤ硬度が６０以上である請求項１〜３のいずれか１項に記載の半導体パッケージの製造方法。
  5. １５０℃で１時間熱硬化処理を施した後の前記封止樹脂シートの２５℃における貯蔵弾性率が３ＧＰａ以上である請求項１〜４のいずれか１項に記載の半導体パッケージの製造方法。
  6. 前記裏面研削工程後、前記半導体チップの研削された第２主面に再配線を形成する再配線形成工程をさらに含む請求項１〜５のいずれか１項に記載の半導体パッケージの製造方法。
  7. 前記半導体チップが複数用いられており、
    前記再配線形成工程後に、前記半導体ウェハを前記封止樹脂シートとともに目的の半導体チップ単位でダイシングするダイシング工程をさらに含む請求項６に記載の半導体パッケージの製造方法。
  8. 請求項１〜７のいずれか１項に記載の半導体パッケージの製造方法により得られる半導体パッケージ。
JP2013220382A 2013-10-23 2013-10-23 半導体パッケージの製造方法 Pending JP2015082606A (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2013220382A JP2015082606A (ja) 2013-10-23 2013-10-23 半導体パッケージの製造方法
PCT/JP2014/076575 WO2015060106A1 (ja) 2013-10-23 2014-10-03 半導体パッケージの製造方法
TW103135029A TW201523719A (zh) 2013-10-23 2014-10-08 半導體封裝件之製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2013220382A JP2015082606A (ja) 2013-10-23 2013-10-23 半導体パッケージの製造方法

Publications (1)

Publication Number Publication Date
JP2015082606A true JP2015082606A (ja) 2015-04-27

Family

ID=52992709

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2013220382A Pending JP2015082606A (ja) 2013-10-23 2013-10-23 半導体パッケージの製造方法

Country Status (3)

Country Link
JP (1) JP2015082606A (ja)
TW (1) TW201523719A (ja)
WO (1) WO2015060106A1 (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2019143134A (ja) * 2018-02-22 2019-08-29 味の素株式会社 ウエハーレベルパッケージ封止用樹脂組成物
CN110183818A (zh) * 2018-02-22 2019-08-30 味之素株式会社 晶片级封装密封用树脂组合物
CN110246809A (zh) * 2018-03-08 2019-09-17 日东电工株式会社 密封用片
JP2021503033A (ja) * 2018-01-11 2021-02-04 エルジー・ケム・リミテッド 半導体モールディング用エポキシ樹脂組成物、これを用いたモールディングフィルムおよび半導体パッケージ

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2017163743A1 (ja) * 2016-03-25 2017-09-28 日立化成株式会社 有機インターポーザ及び有機インターポーザの製造方法

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001144123A (ja) * 1999-09-02 2001-05-25 Matsushita Electric Ind Co Ltd 半導体装置の製造方法および半導体装置
JP3537400B2 (ja) * 2000-03-17 2004-06-14 松下電器産業株式会社 半導体内蔵モジュール及びその製造方法
JP3862001B2 (ja) * 2002-03-18 2006-12-27 信越化学工業株式会社 ウエハーモールド用液状エポキシ樹脂組成物及びこれを用いた半導体装置
JP4225162B2 (ja) * 2003-08-18 2009-02-18 日立化成工業株式会社 封止用フィルム
JP2011243596A (ja) * 2010-05-14 2011-12-01 Panasonic Corp パッケージ部品の製造方法およびパッケージ部品
JP2012227441A (ja) * 2011-04-21 2012-11-15 Sumitomo Bakelite Co Ltd 半導体装置の製造方法および半導体装置
JP5961055B2 (ja) * 2012-07-05 2016-08-02 日東電工株式会社 封止樹脂シート、電子部品パッケージの製造方法及び電子部品パッケージ

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2021503033A (ja) * 2018-01-11 2021-02-04 エルジー・ケム・リミテッド 半導体モールディング用エポキシ樹脂組成物、これを用いたモールディングフィルムおよび半導体パッケージ
US11702520B2 (en) 2018-01-11 2023-07-18 Lg Chem, Ltd. Epoxy resin composition for molding semiconductor, molding film and semiconductor package using the same
JP2019143134A (ja) * 2018-02-22 2019-08-29 味の素株式会社 ウエハーレベルパッケージ封止用樹脂組成物
CN110183818A (zh) * 2018-02-22 2019-08-30 味之素株式会社 晶片级封装密封用树脂组合物
JP7217865B2 (ja) 2018-02-22 2023-02-06 味の素株式会社 ウエハーレベルパッケージ封止用樹脂組成物
CN110246809A (zh) * 2018-03-08 2019-09-17 日东电工株式会社 密封用片
JP2019160869A (ja) * 2018-03-08 2019-09-19 日東電工株式会社 封止用シート
JP7038575B2 (ja) 2018-03-08 2022-03-18 日東電工株式会社 封止用シート

Also Published As

Publication number Publication date
WO2015060106A1 (ja) 2015-04-30
TW201523719A (zh) 2015-06-16

Similar Documents

Publication Publication Date Title
JP5961055B2 (ja) 封止樹脂シート、電子部品パッケージの製造方法及び電子部品パッケージ
JP6320239B2 (ja) 半導体チップ封止用熱硬化性樹脂シート及び半導体パッケージの製造方法
JP5837381B2 (ja) 半導体装置の製造方法
TWI606925B (zh) Thermosetting sealing resin sheet and manufacturing method of electronic part package
JP6484061B2 (ja) 電子部品パッケージの製造方法
JP5943898B2 (ja) 熱硬化性樹脂シート及び電子部品パッケージの製造方法
WO2015019817A1 (ja) 半導体パッケージの製造方法
WO2015060106A1 (ja) 半導体パッケージの製造方法
JPWO2017168820A1 (ja) 電子デバイスパッケージ用テープ
TW201532154A (zh) 接著膜、切晶黏晶膜、半導體裝置之製造方法及半導體裝置
WO2015019816A1 (ja) 半導体パッケージの製造方法
TW201446504A (zh) 密封片、密封片之製造方法及電子零件封裝之製造方法
JP6228734B2 (ja) 電子部品封止用樹脂シート、樹脂封止型半導体装置、及び、樹脂封止型半導体装置の製造方法
TWI824195B (zh) 切晶黏晶膜與使用其之半導體封裝及其製造方法
JP2016096308A (ja) 半導体装置の製造方法
JP6041933B2 (ja) 熱硬化性樹脂シート及び電子部品パッケージの製造方法
TWI828076B (zh) 切晶黏晶膜及其製造方法、以及半導體封裝及其製造方法
JP2015126129A (ja) 電子部品パッケージの製造方法
WO2015072378A1 (ja) 封止樹脂シート及び電子部品パッケージの製造方法
JP2015126131A (ja) 電子部品パッケージの製造方法
JP2016094575A (ja) セパレータ付き封止用シート、及び、半導体装置の製造方法
JP2015065322A (ja) 半導体装置の製造方法
JP2015126130A (ja) 電子部品パッケージの製造方法
JP2015097232A (ja) 電子部品パッケージの製造方法
JP2017084971A (ja) バンプ根元補強用シート