Nothing Special   »   [go: up one dir, main page]

JP2015126131A - 電子部品パッケージの製造方法 - Google Patents

電子部品パッケージの製造方法 Download PDF

Info

Publication number
JP2015126131A
JP2015126131A JP2013270195A JP2013270195A JP2015126131A JP 2015126131 A JP2015126131 A JP 2015126131A JP 2013270195 A JP2013270195 A JP 2013270195A JP 2013270195 A JP2013270195 A JP 2013270195A JP 2015126131 A JP2015126131 A JP 2015126131A
Authority
JP
Japan
Prior art keywords
resin sheet
sealing resin
electronic component
sealing
chamfered
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2013270195A
Other languages
English (en)
Inventor
智絵 飯野
Chie Iino
智絵 飯野
石坂　剛
Takeshi Ishizaka
剛 石坂
浩介 盛田
Kosuke Morita
浩介 盛田
豪士 志賀
Goshi Shiga
豪士 志賀
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nitto Denko Corp
Original Assignee
Nitto Denko Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nitto Denko Corp filed Critical Nitto Denko Corp
Priority to JP2013270195A priority Critical patent/JP2015126131A/ja
Publication of JP2015126131A publication Critical patent/JP2015126131A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/96—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being encapsulated in a common layer, e.g. neo-wafer or pseudo-wafer, said common layer being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/94—Batch processes at wafer-level, i.e. with connecting carried out on a wafer comprising a plurality of undiced individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/568—Temporary substrate used as encapsulation process aid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/12105—Bump connectors formed on an encapsulation of the semiconductor or solid-state body, e.g. bumps on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16135—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/16145—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H01L2224/16146—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked the bump connector connecting to a via connection in the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/19—Manufacturing methods of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/94—Batch processes at wafer-level, i.e. with connecting carried out on a wafer comprising a plurality of undiced individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape
    • H01L2924/1816—Exposing the passive side of the semiconductor or solid-state body
    • H01L2924/18161—Exposing the passive side of the semiconductor or solid-state body of a flip chip
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape
    • H01L2924/1816—Exposing the passive side of the semiconductor or solid-state body
    • H01L2924/18162—Exposing the passive side of the semiconductor or solid-state body of a chip with build-up interconnect

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Abstract

【課題】 電子部品を樹脂封止した後の封止樹脂シートの角部の欠けを防止して歩留まり良く電子部品パッケージを製造可能な電子部品パッケージの製造方法を提供すること。【解決手段】 本発明は、一又は複数の電子部品が配置された被着体を準備する工程Ａ、及び前記電子部品を埋め込むように前記封止樹脂シートを前記被着体上に圧縮成形により積層する工程Ｂを含み、前記圧縮成形用の金型の中空部における前記封止樹脂シートの前記被着体側の第１主面とは反対側の第２主面の外周に位置する面取り予定角部に対応する部分は、前記封止樹脂シートの面取り予定角部が前記金型との接触により面取りされるような形状を有し、前記工程Ｂを経た前記封止樹脂シートの面取り予定角部は、前記第２主面の外周の少なくとも一部の範囲にわたって面取りされている電子部品パッケージの製造方法である。【選択図】 図１Ｃ

Description

本発明は、電子部品パッケージの製造方法に関する。
半導体チップ等の電子部品のパッケージの作製には、代表的に、基板や仮止め材等の被着体に固定された１又は複数の電子部品を封止樹脂にて封止し、必要に応じて封止物を電子部品単位のパッケージとなるようにダイシングするという手順が採用されている。このような封止樹脂としてハンドリング性が良好なシート状の封止樹脂が提案されている（特許文献１）。
特開２００６−１９７１４号公報
しかしながら、このような封止樹脂シートを用いて封止物を形成した場合、それ以降の工程における衝撃や応力等により封止樹脂シートの角部に欠けが生じて電子部品を十分な範囲で樹脂封止することができなかったり、欠けた小片が工程に混入して不具合が生じたりし、全体として電子部品パッケージの製造の歩留まりが低下するおそれがあることが判明した。
本発明の目的は、電子部品を樹脂封止した後の封止樹脂シートの角部の欠けを防止して歩留まり良く電子部品パッケージを製造可能な電子部品パッケージの製造方法を提供することにある。
本発明者らは、鋭意検討した結果、以下の構成により上記課題を解決できることを見出し、本発明を完成させた。
すなわち、本発明は、一又は複数の電子部品が配置された被着体を準備する工程Ａ、及び
前記電子部品を埋め込むように前記封止樹脂シートを前記被着体上に圧縮成形により積層する工程Ｂを含み、
前記圧縮成形用の金型の中空部における前記封止樹脂シートの前記被着体側の第１主面とは反対側の第２主面の外周に位置する面取り予定角部に対応する部分は、前記封止樹脂シートの面取り予定角部が前記金型との接触により面取りされるような形状を有し、
前記工程Ｂを経た前記封止樹脂シートの面取り予定角部は、前記第２主面の外周の少なくとも一部の範囲にわたって面取りされている電子部品パッケージの製造方法である。
当該製造方法は、電子部品の封止樹脂シートを用いる圧縮成形による樹脂封止時に、圧縮成形用の金型として、封止樹脂シートの面取り予定角部に面取り形状を付与可能な形状を有する金型を用いているので、封止工程を経た封止樹脂シートの面取り予定角部の少なくとも一部には面取りが施されることになる。これにより、封止後の封止樹脂シートの角部の欠けを効率良く防止することができ、歩留まり良く電子部品パッケージを製造することができる。
前記工程Ｂを経た前記封止樹脂シートの面取り予定角部は、前記第２主面の全外周にわたって面取りされていることが好ましい。これにより封止後の封止樹脂シートの角部の欠けをより高いレベルで防止することができ、電子部品パッケージのさらなる生産性向上を図ることができる。
前記封止樹脂シートの平面視形状は、直径３００ｍｍ以上の円形又は一辺の長さが３００ｍｍ以上の長方形であってもよい。１回の封止プロセスで得られる電子部品パッケージの収率を高めるには封止すべき電子部品の数を増加させるとともに、封止樹脂シートの平面視形状を大型化（すなわち、大面積化）すればよい。しかしながら、封止樹脂シートの大面積化を行うと、当然封止樹脂シートの角部の存在領域が拡大し、角部の欠けの発生割合も高くなってしまう。当該製造方法では、このような大面積化した封止樹脂シートであっても、所定の金型を用いる圧縮成形による封止時に角部に面取り形状を付与することができるので、角部の欠けを防止することができ、ひいては電子部品パッケージの製造効率を向上させることができる。
前記封止樹脂シートの熱硬化前の５５℃での貯蔵弾性率が１０Ｐａ以上２０００００Ｐａ以下であることが好ましい。熱硬化時の封止樹脂シートの熱的挙動（熱膨張、熱収縮、反り等）を抑制するために、無機充填剤を高い割合で配合するという方策が採られることがある。この場合、熱硬化前の貯蔵弾性率は上記範囲程度となり、ハンドリング性や電子部品の埋まり込み性は良好になるものの、比較的高い貯蔵弾性率に起因して角部の欠けが生じやすくなることがある。当該製造方法では、このような封止樹脂シートであっても角部の面取りにより角部の欠けを防止することができ、所望の電子部品パッケージを効率良く製造することができる。
本発明の一実施形態に係る電子部品パッケージの製造方法の一工程を模式的に示す断面図である。 本発明の一実施形態に係る電子部品パッケージの製造方法の一工程を模式的に示す断面図である。 本発明の一実施形態に係る電子部品パッケージの製造方法の一工程を模式的に示す断面図である。 本発明の一実施形態に係る電子部品パッケージの製造方法の一工程を模式的に示す断面図である。 本発明の一実施形態に係る電子部品パッケージの製造方法の一工程を模式的に示す断面図である。 本発明の一実施形態に係る電子部品パッケージの製造方法の一工程を模式的に示す断面図である。 本発明の一実施形態に係る電子部品パッケージの製造方法の一工程を模式的に示す断面図である。 本発明の一実施形態に係る電子部品パッケージの製造方法の一工程を模式的に示す断面図である。 本発明の一実施形態に係る電子部品パッケージの製造方法の一工程を模式的に示す断面図である。 本発明の一実施形態に係る封止樹脂シートを模式的に示す断面図である。 本発明の別の一実施形態に係る電子部品パッケージの製造方法の一工程を模式的に示す断面図である。 本発明の別の一実施形態に係る電子部品パッケージの製造方法の一工程を模式的に示す断面図である。 本発明の別の一実施形態に係る電子部品パッケージの製造方法の一工程を模式的に示す断面図である。 本発明の別の一実施形態に係る電子部品パッケージの製造方法の一工程を模式的に示す断面図である。 本発明の別の一実施形態に係る電子部品パッケージの製造方法の一工程を模式的に示す断面図である。 本発明の別の一実施形態に係る電子部品パッケージの製造方法の一工程を模式的に示す断面図である。 本発明の別の一実施形態に係る電子部品パッケージの製造方法の一工程を模式的に示す断面図である。 本発明の別の一実施形態に係る電子部品パッケージの製造方法の一工程を模式的に示す断面図である。 本発明の別の一実施形態に係る電子部品パッケージの製造方法の一工程を模式的に示す断面図である。 封止工程において用いる圧縮成形用の金型の形状の一例を模式的に示す断面図である。 封止工程において用いる圧縮成形用の金型の形状の別の一例を模式的に示す断面図である。
本発明の電子部品パッケージの製造方法の実施形態について、図面を参照しながら以下に説明する。ただし、図の一部又は全部において、説明に不要な部分は省略し、また説明を容易にするために拡大または縮小等して図示した部分がある。図面を参照しながらの上下等の位置関係を示す用語は、単に説明を容易にするために用いられており、本発明の構成を限定する意図は一切ない。
《第１実施形態》
［電子部品パッケージの製造方法］
封止樹脂シートを用いる本実施形態に係る電子部品パッケージの製造方法について図１Ａ〜図１Ｉを参照しつつ説明する。図１Ａ〜図１Ｉはそれぞれ、本発明の一実施形態に係る電子部品パッケージの製造方法の一工程を模式的に示す断面図である。第１実施形態では、電子部品として半導体チップを用い、被着体として半導体ウェハを用いつつ、半導体ウェハ上に搭載された半導体チップを封止樹脂シートにより樹脂封止して半導体パッケージを作製する。
（工程Ａ：チップ搭載ウェハ準備工程）
チップ搭載ウェハ準備工程では、複数の半導体チップ１３がフリップチップ接続された半導体ウェハ１２Ａを準備する（図１Ａ参照）。半導体チップ１３は、所定の回路が形成された半導体ウェハを公知の方法でダイシングして個片化することにより形成することができる。半導体チップ１３の半導体ウェハ１２Ａへの搭載には、フリップチップボンダーなどの公知の装置を用いることができる。本実施形態では、半導体チップ１３の突起電極１３ａが形成された活性面Ａ１が半導体ウェハ１２Ａと対向するフリップチップ接続を採用している。半導体チップ１３に形成されたバンプ等の突起電極１３ａと、半導体ウェハ１２Ａに設けられた貫通電極１２ａとを介して、半導体チップ１３と半導体ウェハ１２Ａとが電気的に接続されている。貫通電極１２ａは、ＴＳＶ（Ｔｈｒｏｕｇｈ Ｓｉｌｉｃｏｎ Ｖｉａ）形式の電極を好適に用いることができる。
また、半導体チップ１３と半導体ウェハ１２Ａとの間には両者の熱膨張率の差を緩和して特に接続部位におけるクラック等の発生を防止するためのアンダーフィル材１４が充填されている。アンダーフィル材１４としては公知のものを用いればよい。アンダーフィル材１４の配置は、半導体チップ１３の半導体ウェハ１２Ａへの搭載後、両者間に液状のアンダーフィル材１４を注入させることにより行ってもよく、シート状のアンダーフィル材１４付きの半導体チップ１３又は半導体ウェハ１２Ａを用意した上で、半導体チップ１３と半導体ウェハ１２Ａとを接続することにより行ってもよい。
（工程Ｂ：封止工程）
封止工程では、半導体チップ１３を封止樹脂シート１１に埋め込むように半導体ウェハ１２Ａへ圧縮成形により封止樹脂シート１１を積層し、半導体チップ１３を上記封止樹脂シートで樹脂封止する（図１Ｂ及び図１Ｃ参照）。この封止樹脂シート１１は、半導体チップ１３及びそれに付随する要素を外部環境から保護するための封止樹脂として機能する。
まず、封止樹脂シート１１を準備する。封止樹脂シート１１（図１Ｂ参照）は、ポリエチレンテレフタレート（ＰＥＴ）フィルムなどの剥離ライナー１１ａ上に積層された状態で準備してもよい（図２参照）。この場合、剥離ライナー１１ａには封止樹脂シート１１の剥離を容易に行うために離型処理が施されていてもよい。封止樹脂シート１１が剥離ライナー１１ａ上に積層された状態で提供される場合、剥離ライナー１１ａは後述の圧縮工程前に剥離することが好ましい。封止シート１１を形成するための樹脂組成物及び製造方法の詳細については後述する。
封止樹脂シート１１の平面視形状は特に限定されず、直径３００ｍｍ以上の円形又は一辺の長さが３００ｍｍ以上の長方形であってもよい。このように封止樹脂シート１１を大面積化することにより、１回の封止プロセスでの封止すべき電子部品の数を増加させることができ、得られる電子部品パッケージの収率を高めることができる。また、封止樹脂シートの大面積化を行うと角部の欠けの発生割合も高くなってしまうものの、封止時に角部に対して面取り形状を付与することができるので、角部の欠けを防止することができ、ひいては電子部品パッケージの製造効率を向上させることができる。
前記封止樹脂シートの熱硬化前の５５℃での貯蔵弾性率が１０Ｐａ以上２０００００Ｐａ以下であることが好ましく、１００Ｐａ以上１５００００Ｐａ以下であることがより好ましい。熱硬化前の貯蔵弾性率を上記範囲程度とすることにより、封止樹脂シートのハンドリング性や電子部品の埋まり込み性は良好になる。また、比較的高い貯蔵弾性率に起因して角部の欠けが生じやすくなることがあるものの、封止樹脂シートの角部の面取りにより角部の欠けを防止することができ、所望の電子部品パッケージを効率良く製造することができる。
封止樹脂シートを準備した後、図１Ｂに示すように、下側金型１０１上に半導体チップ１３を搭載した半導体ウェハ１２Ａを半導体チップ１３が実装された面を上にして配置するとともに、半導体ウェハ１２Ａの半導体チップ１３が実装された面上に封止樹脂シート１１を配置する。この工程においては、下側金型１０１上にまず半導体ウェハ１２Ａを配置し、その後、半導体ウェハ１２Ａ上に封止樹脂シート１１を配置してもよく、半導体ウェハ１２Ａ上に封止樹脂シート１１を先に積層し、その後、半導体ウェハ１２Ａと封止樹脂シート１１とが積層された積層物を下側金型１０１上に配置してもよい。これとは反対に、まず封止樹脂シート１１を下側加熱板１０１上に配置し、その上に、半導体チップ１３を搭載した半導体ウェハ１２Ａを半導体チップ１３が実装された面を下にして配置してもよい。
次に、図１Ｃに示すように、下側金型１０１と上側金型１０２とにより圧縮成形して、半導体チップ１３を封止樹脂シート１１に埋め込みながら、封止樹脂シート１１を半導体ウェハ１２Ａ上に積層する。これにより、半導体ウェハ１２Ａ上に実装されている半導体チップ１３が封止樹脂シート１１に埋め込まれた封止体１５が得られる。
圧縮成形用の上側金型１０２の中空部における封止樹脂シート１１の半導体ウェハ１２Ａ側の第１主面Ｓ１１とは反対側の第２主面Ｓ１２の外周に位置する面取り予定角部Ｃ１１に対応する部分Ｃ１１０は、封止樹脂シート１１の面取り予定角部Ｃ１１が上側金型１０２との接触により面取りされるような形状を有している。これにより、工程Ｂを経た封止樹脂シート１１の面取り予定角部Ｃ１１は、第２主面Ｓ１２の外周の少なくとも一部の範囲にわたって面取り形状Ｃ１２を有することになる（図１Ｄ参照）。
本実施形態の面取り形状Ｃ１２としては、図１Ｂに示す封止樹脂シート１１の断面における第１主面Ｓ１１の外周に位置する角部の頂点から、第２主面Ｓ１２上の面取り予定角部Ｃ１１の頂点から所定距離離れた箇所に向かう斜線に沿った形状である。圧縮成形による封止後には、図１Ｄに示すように封止樹脂シート１１の外周部（側面部）に斜面からなる面取り形状Ｃ１２が形成される。このような面取りを行うことにより、角部の不用意な欠けを防止することができ、半導体パッケージの製造の歩留まりを向上させることができる。
図１Ｃでは、第２主面Ｓ１２の外周の全範囲にわたって面取り予定角部Ｃ１１に面取り形状を付与している。このように、工程Ｂにおいて、第２主面Ｓ１２の全外周にわたって面取り予定角部Ｃ１１に面取り形状を付与することにより、封止後の封止樹脂シート１１の角部の欠けをより高いレベルで防止することができ、電子部品パッケージのさらなる生産性向上を図ることができる。
面取り予定角部の面取りの量は、封止樹脂シートの硬さや形状、封止すべき電子部品が封止樹脂シートにおいて占める割合等を考慮して適宜設定すればよい。封止樹脂シートの厚さ方向に沿った断面において、面取り予定角部Ｃ１１を面取りするための斜線が第２主面Ｓ１２と交差する点は、封止体１５の平面投影視で面取り前の面取り予定角部Ｃ１１の頂点から半導体チップの外周までの最短距離の２０％〜８０％の範囲の位置にあることが好ましい。また、封止樹脂シートの厚さ方向に沿った断面において、面取り予定角部Ｃ１１を面取りするための斜線が封止樹脂シートの側面部を構成する線分（厚さ方向の線分）と交差する点としては、面取り予定角部Ｃ１１の頂点から第１主面の対応する角部の頂点までの距離（厚さに相当）の１０％〜９０％の位置にあることが好ましい。特定の金型を用いて上記のような範囲で面取り形状を付与することにより、封止樹脂シートの角部の強度を損なうことなく角部の欠けの発生を防止することができ、また、電子部品の封止領域を十分に確保することができる。
圧縮成形条件としては、温度が、例えば、４０〜１３０℃、好ましくは、６０〜１２０℃であり、圧力が、例えば、５０〜１００００ｋＰａ、好ましくは、１００〜５０００ｋＰａであり、時間が、例えば、０．３〜１０分間、好ましくは、０．５〜５分間である。また、封止樹脂シート１１の半導体チップ１３及び半導体ウェハ１２Ａへの密着性および追従性の向上を考慮すると、好ましくは、減圧条件下（例えば１０〜２０００Ｐａ）において、圧縮成形することが好ましい。
圧縮成形後、封止樹脂シートと半導体ウェハとの積層体を金型より取り出して熱硬化工程に供する。
（工程Ｃ：熱硬化工程）
熱硬化工程では、上記封止樹脂シートを熱硬化処理して半導体チップ１３が封止樹脂シート１１に埋め込まれた封止体１５を形成する（図１Ｄ参照）。封止樹脂シートの熱硬化処理の条件は、加熱温度として好ましくは１００℃から２００℃、より好ましくは１２０℃から１８０℃、加熱時間として好ましくは１０分から１８０分、より好ましくは３０分から１２０分の間、必要に応じて加圧しても良い。加圧の際は、好ましくは０．１ＭＰａから１０ＭＰａ、より好ましくは０．５ＭＰａから５ＭＰａを採用することができる。
（工程Ｄ：研削工程）
研削工程では、封止体１５の封止樹脂シート１１を半導体チップ１３の活性面Ａ１とは反対側の表面が露出するように研削して研削体１６Ａを形成する（図１Ｅ参照）。研削の際、図１Ｅに示すように封止樹脂シート１１とともに半導体チップ１３も研削してもよく、封止樹脂シート１１のみを研削してもよい。研削は公知の研削装置を用いて行えばよい。ダイアモンドバイト等の研削バイトを回転させながら、そこに封止体１５を送りつつ封止体表面を研削して研削体１６Ａを形成する手順を好適に採用することができる。
（工程Ｅ：裏面研削工程）
裏面研削工程では、研削体１６Ａの研削面Ｇ１とは反対側の面（すなわち、裏面Ｂ１）を研削する（図１Ｆ参照）。これにより、半導体ウェハ１２Ａの露出面を研削することになり、薄型化した半導体ウェハ１２Ｂを得ることができる。研削後の半導体ウェハ１２Ｂの厚さは目的とするパッケージの仕様により変更すればよく、例えば２５〜２００μｍが好ましく、５０〜１００μｍがより好ましい。研削は、裏面研削用テープを研削面Ｇ１に貼り合わせて研削体１６Ａを固定し、固定した研削体１６Ａに対して公知の研削装置を用いて行えばよい。裏面研削用テープは公知のものを用いることができる。
（工程Ｆ：再配線形成工程）
本実施形態ではさらに、研削体１６Ｂの半導体チップ１３の活性面Ａ１側の面（半導体ウェハ１２Ｂの半導体チップ１３とは反対側の面）Ｂ１に再配線１９を形成する再配線形成工程を含むことが好ましい（図１Ｇ参照）。再配線形成工程では、裏面研削による薄型化した半導体ウェハ１２Ｂの形成後、半導体ウェハ１２Ｂの貫通電極１２ａと接続する再配線３９を研削体１６Ｂ上に形成する。
再配線の形成方法としては、例えば、露出している半導体ウェハ１２Ｂ上へ真空成膜法などの公知の方法を利用して金属シード層を形成し、セミアディティブ法などの公知の方法により、再配線１９を形成することができる。
かかる後に、再配線１９及び研削体１６Ｂ上へポリイミドやＰＢＯなどの絶縁層を形成してもよい。
（工程Ｇ：バンプ形成工程）
次いで、形成した再配線１９上にバンプ１７を形成するバンピング加工を行ってもよい（図１Ｈ参照）。バンピング加工は、半田ボールや半田メッキなど公知の方法で行うことができる。バンプの材質は特に限定されず、例えば、錫−鉛系金属材、錫−銀系金属材、錫−銀−銅系金属材、錫−亜鉛系金属材、錫−亜鉛−ビスマス系金属材等の半田類（合金）や、金系金属材、銅系金属材などが挙げられる。
バンプ１７を形成した後、半導体チップ１３の露出面１３Ｓを保護するために、研削体１６Ａの研削面Ｇ１（図１Ｅ参照）を再度樹脂封止してもよい。封止方法としては特に限定されず、公知の液状やフィルム状の封止樹脂を研削面Ｇ１に塗布ないし貼り合わせ、乾燥、硬化させればよい。なお、本工程は、研削工程後であってダイシング工程前であればいずれの段階で行ってもよい。
（工程Ｈ：ダイシング工程）
続いて、封止樹脂シート１１、半導体ウェハ１２Ｂ、及び半導体チップ１３などの要素からなるバンプ形成を経た研削体１６Ｃのダイシングを行ってもよい（図１Ｉ参照）。これにより、目的とする半導体チップ１３単位での半導体パッケージ１８を得ることができる。なお、ダイシング工程後の半導体パッケージ１８は、それぞれ同じ構造及び機能を有していることが好ましいので、ダイシング後に面取り部Ｃ１２が存在しないように面取り部Ｃ１２に対してもダイシングを行うことが好ましい。図１Ｉでは、１つの半導体チップに対応させてダイシングしているが、２つ以上の半導体チップを一単位としてダイシングを行ってもよい。ダイシングは、通常、従来公知のダイシングシートにより上記研削体１６を固定した上で行う。切断箇所の位置合わせは直接照明又は間接照明を用いた画像認識により行ってもよい。
本工程では、例えば、ダイシングシートまで切込みを行うフルカットと呼ばれる切断方式等を採用できる。本工程で用いるダイシング装置としては特に限定されず、従来公知のものを用いることができる。
なお、ダイシング工程に続いて研削体のエキスパンドを行う場合、該エキスパンドは従来公知のエキスパンド装置を用いて行うことができる。エキスパンド装置は、ダイシングリングを介してダイシングシートを下方へ押し下げることが可能なドーナッツ状の外リングと、外リングよりも径が小さくダイシングシートを支持する内リングとを有している。このエキスパンド工程により、隣り合う半導体パッケージ１８同士が接触して破損するのを防ぐことができる。
（工程Ｉ：基板実装工程）
必要に応じて、上記で得られた半導体パッケージ１８を別途の基板（図示せず）に実装する基板実装工程を行うことができる。半導体パッケージ１８の基板への実装には、フリップチップボンダーやダイボンダーなどの公知の装置を用いることができる。
［封止樹脂シート］
以下、封止樹脂シートを形成する樹脂組成物の好適な態様について説明する。樹脂組成物としては、封止樹脂シート硬化後の耐熱性や安定性を向上させる観点から、熱硬化性樹脂をさらに含むことが好ましい。具体的な成分として以下のＡ成分からＥ成分を含有するエポキシ樹脂組成物が好ましいものとして挙げられる。
Ａ成分：エポキシ樹脂
Ｂ成分：フェノール樹脂
Ｃ成分：エラストマー
Ｄ成分：無機充填剤
Ｅ成分：硬化促進剤
（Ａ成分）
熱硬化性樹脂としてのエポキシ樹脂（Ａ成分）としては、特に限定されるものではない。例えば、トリフェニルメタン型エポキシ樹脂、クレゾールノボラック型エポキシ樹脂、ビフェニル型エポキシ樹脂、変性ビスフェノールＡ型エポキシ樹脂、ビスフェノールＡ型エポキシ樹脂、ビスフェノールＦ型エポキシ樹脂、変性ビスフェノールＦ型エポキシ樹脂、ジシクロペンタジエン型エポキシ樹脂、フェノールノボラック型エポキシ樹脂、フェノキシ樹脂等の各種のエポキシ樹脂を用いることができる。これらエポキシ樹脂は単独で用いてもよいし２種以上併用してもよい。
エポキシ樹脂の硬化後の靭性及びエポキシ樹脂の反応性を確保する観点からは、エポキシ当量１５０〜２５０、軟化点もしくは融点が５０〜１３０℃の常温で固形のものが好ましく、中でも、信頼性の観点から、トリフェニルメタン型エポキシ樹脂、クレゾールノボラック型エポキシ樹脂、ビフェニル型エポキシ樹脂が好ましい。
また、低応力性の観点から、アセタール基やポリオキシアルキレン基等の柔軟性骨格を有する変性ビスフェノールＡ型エポキシ樹脂が好ましく、アセタール基を有する変性ビスフェノールＡ型エポキシ樹脂は、液体状で取り扱いが良好であることから、特に好適に用いることができる。
エポキシ樹脂（Ａ成分）の含有量は、エポキシ樹脂組成物全体に対して１〜１０重量％の範囲に設定することが好ましい。
（Ｂ成分）
フェノール樹脂（Ｂ成分）は、熱硬化性樹脂として用いることができるとともに、エポキシ樹脂（Ａ成分）との間で硬化反応を生起するものであれば特に限定されるものではない。例えば、フェノールノボラック樹脂、フェノールアラルキル樹脂、ビフェニルアラルキル樹脂、ジシクロペンタジエン型フェノール樹脂、クレゾールノボラック樹脂、レゾール樹脂、等が用いられる。これらフェノール樹脂は単独で用いてもよいし、２種以上併用してもよい。
フェノール樹脂としては、エポキシ樹脂（Ａ成分）との反応性の観点から、水酸基当量が７０〜２５０、軟化点が５０〜１１０℃のものを用いることが好ましく、中でも硬化反応性が高いという観点から、フェノールノボラック樹脂を好適に用いることができる。また、信頼性の観点から、フェノールアラルキル樹脂やビフェニルアラルキル樹脂のような低吸湿性のものも好適に用いることができる。
エポキシ樹脂（Ａ成分）とフェノール樹脂（Ｂ成分）の配合割合は、硬化反応性という観点から、エポキシ樹脂（Ａ成分）中のエポキシ基１当量に対して、フェノール樹脂（Ｂ成分）中の水酸基の合計が０．７〜１．５当量となるように配合することが好ましく、より好ましくは０．９〜１．２当量である。
（Ｃ成分）
エポキシ樹脂（Ａ成分）及びフェノール樹脂（Ｂ成分）とともに用いられるエラストマー（Ｃ成分）は特に限定するものではなく、例えば、各種アクリル系共重合体やゴム成分等を用いることができる。エポキシ樹脂（Ａ成分）への分散性や、得られる封止樹脂シートの耐熱性、可撓性、強度を向上させることができるという観点から、ゴム成分を含むことが好ましい。このようなゴム成分としては、ブタジエン系ゴム、スチレン系ゴム、アクリル系ゴム、シリコーン系ゴムからなる群より選択される少なくとも１種であることが好ましい。これらは単独で用いてもよいし、２種以上併せて用いてもよい。
エラストマー（Ｃ成分）の含有量は、エポキシ樹脂組成物全体の１．０〜３．５重量％であることが好ましく、１．０〜３．０重量％であることがより好ましい。エラストマー（Ｃ成分）の含有量が１．０重量％未満では、封止樹脂シート１１の柔軟性及び可撓性を得るのが困難となり、さらには封止樹脂シートの反りを抑えた樹脂封止も困難となる。逆に上記含有量が３．５重量％を超えると、封止樹脂シート１１の溶融粘度が高くなって電子部品の埋まり込み性が低下するとともに、封止樹脂シート１１の硬化体の強度及び耐熱性が低下する傾向がみられる。
（Ｄ成分）
無機質充填剤（Ｄ成分）は、特に限定されるものではなく、従来公知の各種充填剤を用いることができ、例えば、石英ガラス、タルク、シリカ（溶融シリカや結晶性シリカ等）、アルミナ、窒化アルミニウム、窒化珪素、窒化ホウ素の粉末が挙げられる。これらは単独で用いてもよいし、２種以上併用してもよい。
中でも、エポキシ樹脂組成物の硬化体の熱線膨張係数が低減することにより内部応力を低減し、その結果、電子部品の封止後の封止樹脂シート１１の反りを抑制できるという点から、シリカ粉末を用いることが好ましく、シリカ粉末の中でも溶融シリカ粉末を用いることがより好ましい。溶融シリカ粉末としては、球状溶融シリカ粉末、破砕溶融シリカ粉末が挙げられるが、流動性という観点から、球状溶融シリカ粉末を用いることが特に好ましい。中でも、平均粒径が５５μｍ以下の範囲のものを用いることが好ましく、０．１〜３０μｍの範囲のものを用いることがより好ましく、０．５〜２０μｍの範囲のものを用いることが特に好ましい。
なお、平均粒径は、母集団から任意に抽出される試料を用い、レーザー回折散乱式粒度分布測定装置を用いて測定することにより導き出すことができる。
無機質充填剤（Ｄ成分）の含有量は、好ましくはエポキシ樹脂組成物全体の７０〜９０体積％（シリカ粒子の場合、比重２．２ｇ／ｃｍ３であるので、８１〜９４重量％）であり、より好ましくは７４〜８５体積％（シリカ粒子の場合、８４〜９１重量％）であり、さらに好ましくは７６〜８３体積％（シリカ粒子の場合、８５〜９０重量％）である。無機質充填剤（Ｄ成分）の含有量が７０体積％未満では、エポキシ樹脂組成物の硬化体の線膨張係数が大きくなるために、封止樹脂シート１１の反りが大きくなる傾向がみられる。一方、上記含有量が９０体積％を超えると、封止樹脂シート１１の柔軟性や流動性が悪くなるために、電子部品との接着性が低下する傾向がみられる。
（Ｅ成分）
硬化促進剤（Ｅ成分）は、エポキシ樹脂とフェノール樹脂の硬化を進行させるものであれば特に限定されるものではないが、硬化性と保存性の観点から、トリフェニルホスフィンやテトラフェニルホスホニウムテトラフェニルボレート等の有機リン系化合物や、イミダゾール系化合物が好適に用いられる。これら硬化促進剤は、単独で用いても良いし、他の硬化促進剤と併用しても構わない。
硬化促進剤（Ｅ成分）の含有量は、エポキシ樹脂（Ａ成分）及びフェノール樹脂（Ｂ成分）の合計１００重量部に対して０．１〜５重量部であることが好ましい。
（その他の成分）
エポキシ樹脂組成物には、Ａ成分からＥ成分に加えて、難燃剤成分を加えてもよい。難燃剤組成分としては、例えば水酸化アルミニウム、水酸化マグネシウム、水酸化鉄、水酸化カルシウム、水酸化スズ、複合化金属水酸化物等の各種金属水酸化物を用いることができる。また、難燃剤成分としては上記金属水酸化物のほか、ホスファゼン化合物を用いることができる。ホスファゼン化合物としては、例えばＳＰＲ−１００、ＳＡ−１００、ＳＰ−１００（以上、大塚化学株式会社）、ＦＰ−１００、ＦＰ−１１０（以上、株式会社伏見製薬所）等が市販品として入手可能である。環状ホスファゼンオリゴマーは、例えばＦＰ−１００、ＦＰ−１１０（以上、株式会社伏見製薬所）等が市販品として入手可能である。少量でも難燃効果を発揮するという観点から、ホスファゼン化合物に含まれるリン元素の含有率は、１２重量％以上であることが好ましい。
なお、エポキシ樹脂組成物は、上記の各成分以外に必要に応じて、カーボンブラックをはじめとする顔料等、他の添加剤を適宜配合することができる。
（封止樹脂シートの作製方法）
封止樹脂シートの作製方法を以下に説明する。本実施形態の封止樹脂シートの製造方法は、混練物を調製する混練工程、及び前記混練物をシート状に成形して封止樹脂シートを得る成形工程を含む。
（混練工程）
まず、上述の各成分を混合することによりエポキシ樹脂組成物を調製する。混合方法は、各成分が均一に分散混合される方法であれば特に限定するものではない。その後、各配合成分を直接ニーダー等で混練することにより混練物を調製する。
具体的には、上記Ａ〜Ｅ成分及び必要に応じて他の添加剤の各成分をミキサーなど公知の方法を用いて混合し、その後、溶融混練することにより混練物を調製する。溶融混練する方法としては、特に限定されないが、例えば、ミキシングロール、加圧式ニーダー、押出機などの公知の混練機により、溶融混練する方法などが挙げられる。このようなニーダーとしては、例えば、軸方向の一部においてスクリュー羽のスクリュー軸からの突出量が他の部分のスクリュー羽のスクリュー軸からの突出量よりも小さい部分を有する混練用スクリュー、又は軸方向の一部においてスクリュー羽がない混練用スクリューを備えたニーダーを好適に用いることができる。スクリュー羽の突出量が小さい部分又はスクリュー羽がない部分では低せん断力かつ低攪拌となり、これにより混練物の圧縮率が高まって噛みこんだエアを排除可能となり、得られる混練物における気孔の発生を抑制することができる。
混練条件としては、温度が、上記した各成分の軟化点以上であれば特に制限されず、例えば３０〜１５０℃、エポキン樹脂の熱硬化性を考慮すると、好ましくは４０〜１４０℃、さらに好ましくは６０〜１２０℃であり、時間が、例えば１〜３０分間、好ましくは５〜１５分間である。これによって、混練物を調製することができる。
（成形工程）
得られる混練物をシート状に押出成形により成形することにより、封止樹脂シート１１を得ることができる。具体的には、溶融混練後の混練物を冷却することなく高温状態のままで、押出成形することで、封止樹脂シート１１を形成することができる。このような押出方法としては、特に制限されず、Ｔダイ押出法、ロール圧延法、ロール混練法、共押出法、カレンダー成形法などが挙げられる。押出温度としては、上記した各成分の軟化点以上であれば、特に制限されないが、エポキシ樹脂の熱硬化性および成形性を考慮すると、例えば４０〜１５０℃、好ましくは、５０〜１４０℃、さらに好ましくは７０〜１２０℃である。以上により、封止樹脂シート１１を形成することができる。
封止樹脂シート１１の厚さは特に限定されないが、１００〜２０００μｍであることが好ましい。上記範囲内であると、良好に電子部品を封止することができる。また、樹脂シートを薄型にすることで、発熱量を低減でき、硬化収縮が起こりにくくなる。この結果、パッケージ反り量を低減でき、より信頼性の高い電子部品パッケージが得られる。
このようにして得られた封止樹脂シートは、必要により所望の厚みとなるように積層して使用してもよい。すなわち、封止樹脂シートは、単層構造にて使用してもよいし、２層以上の多層構造に積層してなる積層体として使用してもよい。
《第２実施形態》
以下、本発明の一実施形態である第２実施形態について説明する。図３Ａ〜図３Ｉはそれぞれ、本発明の別の一実施形態に係る電子部品パッケージの製造方法の一工程を模式的に示す断面図である。第１実施形態では、半導体ウェハにフリップチップ接続された半導体チップを封止樹脂シートにて樹脂封止しているが、第２実施形態では、半導体チップを半導体ウェハではなく仮固定材に仮固定した状態で樹脂封止を行う。
［工程Ａ１：仮固定材準備工程］
仮固定材準備工程では、支持体２ｂ上に熱膨張性粘着剤層２ａが積層された仮固定材２を被着体として準備する（図３Ａ参照）。なお、熱膨張性粘着剤層に代えて、放射線硬化型粘着剤層を用いることもできる。
（熱膨張性粘着剤層）
熱膨張性粘着剤層２ａは、ポリマー成分と、発泡剤とを含む粘着剤組成物により形成することができる。ポリマー成分（特にベースポリマー）としては、粘着剤組成物に用いられる公知の樹脂が挙げられ、ポリイミド樹脂、シリコーン樹脂、脂肪族オレフィン系樹脂、水添スチレン系熱可塑性エラストマー、アクリル樹脂等を挙げることができる。中でも、アクリル系樹脂が好ましい。
また、熱膨張性粘着剤には、粘着力を調整するため、外部架橋剤を適宜に用いることもできる。外部架橋方法の具体的手段としては、ポリイソシアネート化合物、エポキシ化合物、アジリジン化合物、メラミン系架橋剤等のいわゆる架橋剤を添加し反応させる方法が挙げられる。外部架橋剤を使用する場合、その使用量は、前記ベースポリマー１００重量部に対して、２０重量部以下（好ましくは０．１重量部〜１０重量部）である。
（発泡剤）
熱膨張性粘着剤層２ａにおいて用いられている発泡剤としては、特に制限されず、公知の発泡剤から適宜選択することができる。発泡剤は単独で又は２種以上組み合わせて使用することができる。発泡剤としては、熱膨張性微小球を好適に用いることができる。熱膨張性微小球としては、例えば、イソブタン、プロパン、ペンタンなどの加熱により容易にガス化して膨張する物質を、弾性を有する殻内に内包させた微小球などが挙げられる前記殻を形成する物質として、例えば、塩化ビニリデン−アクリロニトリル共重合体、ポリビニルアルコール、ポリビニルブチラール、ポリメチルメタクリレート、ポリアクリロニトリル、ポリ塩化ビニリデン、ポリスルホンなどが挙げられる。
熱膨張性微小球には、例えば、松本油脂製薬株式会社製の商品名「マツモトマイクロスフェアー」のシリーズ（例えば、商品名「マツモトマイクロスフェアーＦ３０」、同「マツモトマイクロスフェアーＦ３０１Ｄ」、同「マツモトマイクロスフェアーＦ５０Ｄ」、同「マツモトマイクロスフェアーＦ５０１Ｄ」、同「マツモトマイクロスフェアーＦ８０ＳＤ」、同「マツモトマイクロスフェアーＦ８０ＶＳＤ」など）の他、エクスパンセル社製の商品名「０５１ＤＵ」、同「０５３ＤＵ」、同「５５１ＤＵ」、同「５５１−２０ＤＵ」、同「５５１−８０ＤＵ」などの市販品を使用することができる。
なお、発泡剤として熱膨張性微小球を用いた場合、該熱膨張性微小球の粒径（平均粒子径）としては、熱膨張性粘着剤層の厚みなどに応じて適宜選択することができる。熱膨張性微小球の平均粒子径としては、例えば、１００μｍ以下（好ましくは８０μｍ以下、さらに好ましくは１μｍ〜５０μｍ、特に１μｍ〜３０μｍ）の範囲から選択することができる。
発泡剤（熱膨張性微小球など）の配合量は、熱膨張性粘着剤層の膨張倍率や接着力の低下性などに応じて適宜設定しうるが、一般には熱膨張性粘着剤層を形成するベースポリマー１００重量部に対して、例えば１重量部〜１５０重量部（好ましくは１０重量部〜１３０重量部、さらに好ましくは２５重量部〜１００重量部）である。
本実施形態では、発泡剤の発泡開始温度（熱膨張開始温度）（Ｔ０）は８０℃〜２１０℃が好ましく、９０℃〜２００℃がより好ましい。発泡剤の発泡開始温度が低すぎると、不用意に発泡剤が発泡してしまう場合がある。一方、発泡剤の発泡開始温度が高すぎると、仮固定材の支持体や封止樹脂に過度の耐熱性が必要となり、取り扱い性、生産性やコスト面で好ましくない。発泡剤の発泡開始温度（Ｔ０）は、熱膨張性粘着剤層の発泡開始温度（Ｔ０）に相当する。
熱膨張性粘着剤層の厚さは、特に制限されず、接着力の低減性などにより適宜に選択することができ、例えば、５μｍ〜３００μｍ（好ましくは２０μｍ〜１５０μｍ）程度である。
なお、熱膨張性粘着剤層は単層、複層の何れであってもよい。
本実施形態では、熱膨張性粘着剤層には、各種添加剤（例えば、着色剤、増粘剤、増量剤、充填剤、粘着付与剤、可塑剤、老化防止剤、酸化防止剤、界面活性剤、架橋剤など）が含まれていても良い。
（支持体）
支持体２ｂは、仮固定材２の強度母体となる薄板状部材である。支持体２ｂの材料としては取り扱い性や耐熱性等を考慮して適宜選択すればよく、例えばＳＵＳ等の金属材料、ポリイミド、ポリアミドイミド、ポリエーテルエーテルケトン、ポリエーテルサルフォン等のプラスチック材料、ガラス等を用いることができる。これらの中でも、耐熱性や強度、再利用可能性等の観点から、ＳＵＳプレートが好ましい。
支持体２ｂの厚さは目的とする強度や取り扱い性を考慮して適宜選択することができ、好ましくは１００〜５０００μｍであり、より好ましくは３００〜２０００μｍである。
（中間層）
本実施形態では、熱膨張性粘着剤層２ａと支持体２ｂとの間に、密着力の向上や加熱後の剥離性の向上等を目的とした中間層が設けられていてもよい（図示せず）。中でも、中間層としてゴム状有機弾性中間層が設けられていることが好ましい。ゴム状有機弾性中間層は、例えば、ＡＳＴＭ Ｄ−２２４０に基づくＤ型シュアーＤ型硬度が、５０以下、特に４０以下の天然ゴム、合成ゴム又はゴム弾性を有する合成樹脂により形成することが好ましい。中間層の厚さは、例えば、５μｍ〜３００μｍ、好ましくは２０μｍ〜１５０μｍ程度である。
（仮固定材の形成方法）
仮固定材２は、支持体２ｂ上に熱膨張性粘着剤層２ａを形成することにより得られる。熱膨張性粘着剤層は、例えば、粘着剤（感圧接着剤）と、発泡剤（熱膨張性微小球など）と、必要に応じて溶媒やその他の添加剤などとを混合して、シート状の層に形成する慣用の方法を利用し形成することができる。具体的には、例えば、粘着剤、発泡剤（熱膨張性微小球など）、および必要に応じて溶媒やその他の添加剤を含む混合物を、支持体２ｂ上に塗布する方法、適当なセパレータ（剥離紙など）上に前記混合物を塗布して熱膨張性粘着剤層を形成し、これを支持体２ｂ上に転写（移着）する方法などにより、熱膨張性粘着剤層を形成することができる。
［工程Ａ２：半導体チップ配置工程］
半導体チップ配置工程では、上記仮固定材２上に複数の半導体チップ２３をその活性面Ａ２が仮固定材２に対向するように配置する（図３Ａ参照）。半導体チップ２３の配置には、フリップチップボンダーやダイボンダーなどの公知の装置を用いることができる。
半導体チップ２３の配置のレイアウトや配置数は、仮固定材２の形状やサイズ、目的とするパッケージの生産数などに応じて適宜設定することができ、例えば、複数行で、かつ複数列のマトリックス状に整列させて配置することができる。
［工程Ｂ：封止工程］
封止工程では、複数の半導体チップ２３を覆うように封止樹脂シート２１を仮固定材２上へ圧縮成形により積層して樹脂封止する（図３Ｂ及び図３Ｃ参照）。封止樹脂シート２１の仮固定材２上への圧縮成形による積層方法は、第１実施形態と同様の条件を採用することができる。所定の金型を用いる工程Ｂを経ることにより、封止樹脂シート２１の第２主面Ｓ２２の外周に位置する面取り予定角部Ｃ２１に対して面取り形状Ｃ２２を付与することができる。
［工程Ｃ：熱硬化工程）
熱硬化工程では、上記封止樹脂シート２１に熱硬化処理を施して封止体２５を形成する（図３Ｄ参照）。封止樹脂シート２１の熱硬化処理の条件は、第１実施形態と同様の条件を採用することができる。
［工程Ｄ：研削工程］
研削工程では、封止体２５の封止樹脂シート２１を半導体チップ２３の活性面Ａ２とは反対側の表面２３Ｓが露出するように研削して研削体２６を形成する（図３Ｅ参照）。研削は第１実施形態と同様、公知の研削装置を用いて行えばよい。
［工程Ｅ´：熱膨張性粘着剤層剥離工程］
熱膨張性粘着剤層剥離工程では、仮固定材２を加熱して熱膨張性粘着剤層２ａを熱膨張させることにより、熱膨張性粘着剤層２ａと研削体２６との間で剥離を行う（図３Ｆ参照）。あるいは、支持体２ｂと熱膨張性粘着剤層２ａとの界面で剥離を行い、その後、熱膨張性粘着剤層２ａと研削体２６との界面で熱膨張による剥離を行うという手順も好適に採用することができる。いずれも場合であっても、熱膨張性粘着剤層２ａ加熱して熱膨張させその粘着力を低下させることで、熱膨張性粘着剤層２ａと研削体２６との界面での剥離を容易に行うことができる。熱膨張の条件としては、上述の熱膨張性粘着剤層における発泡剤の発泡開始温度の条件を好適に採用することができる。
本工程では、半導体チップ２３が露出した状態で、再配線形成工程に先だってプラズマ処理などにより研削体２６の表面をクリーニングしてもよい。
［工程Ｆ：再配線形成工程）
本実施形態ではさらに、研削体２６の半導体チップ２３の活性面Ａ２側の面Ｂ２に再配線２９を形成する再配線形成工程を含むことが好ましい。再配線形成工程では、上記熱膨張性粘着剤層２ａの剥離後、上記露出した半導体チップ２３と接続する再配線２９を研削体２６上に形成する（図３Ｇ参照）。
再配線の形成方法としては、例えば、露出している半導体チップ２３上へ真空成膜法などの公知の方法を利用して金属シード層を形成し、セミアディティブ法などの公知の方法により、再配線２９を形成することができる。
かかる後に、再配線２９及び研削体２６上へポリイミドやＰＢＯなどの絶縁層を形成してもよい。
［工程Ｇ：バンプ形成工程］
次いで、形成した再配線２９上にバンプ２７を形成するバンピング加工を行ってもよい（図３Ｈ参照）。バンピング加工は、半田ボールや半田メッキなど公知の方法で行うことができる。バンプ２７の材質は、第１実施形態と同様の材質を好適に用いることができる。
バンプ２７を形成した後、半導体チップ２３の露出面２３Ｓを保護するために、研削体２６Ａの研削面Ｇ２（図３Ｅ参照）を再度樹脂封止してもよい。封止方法としては特に限定されず、公知の液状やフィルム状の封止樹脂を研削面Ｇ２に塗布ないし貼り合わせ、乾燥、硬化させればよい。なお、本工程は、研削工程後であってダイシング工程前であればいずれの段階で行ってもよい。
［工程Ｈ：ダイシング工程］
最後に、半導体チップ２３、封止樹脂シート２１及び再配線２９などの要素からなる積層体のダイシングを行う（図３Ｉ参照）。これにより、チップ領域の外側に配線を引き出した半導体パッケージ２８を半導体チップ単位で得ることができる。なお、ダイシング工程後の半導体パッケージ２８は、それぞれ同じ構造及び機能を有していることが好ましいので、ダイシング後に面取り部Ｃ２２が存在しないように面取り部Ｃ２２に対してもダイシングを行うことが好ましい。ダイシング方法は、第１実施形態と同様の方法を採用することができる。
《他の実施形態》
圧縮成形用の上側金型における封止樹脂シートの面取り予定角部に対応する部分の形状としては、第１実施形態及び第２実施形態で示した封止樹脂シートの第１主面から第２主面に至る斜面を付与するような形状に限定されない。例えば、図４に示すように、上側金型３０２の断面において、封止樹脂シートの第１主面の外周に位置する角部と第２主面の外周に位置する角部との間の所定位置から、第２主面上の角部から所定距離離れた箇所に向かう斜線が途中で１回外側に凸に折れ曲がった形状が付与されるような形状Ｃ３１０であってもよく（図４参照）、図５に示す上側金型４０２の断面において、これらの斜線を外に凸の曲線に代えて、いわゆるＲ面取りが角部に施されるような形状Ｃ４１０であってもよい（図５参照）。
第１実施形態では、電子部品として半導体チップを用い、被着体として半導体ウェハを用いているが、これら以外の要素を用いてもよい。電子部品として例えば、ＳＡＷ（Ｓｕｒｆａｃｅ Ａｃｏｕｓｔｉｃ Ｗａｖｅ（表面弾性波））フィルタセンサー、ＭＥＭＳ（Ｍｉｃｒｏ Ｅｌｅｃｔｒｏ Ｍｅｃｈａｎｉｃａｌ Ｓｙｓｔｅｍｓ）等の中空構造を有する電子デバイス（中空型電子デバイス）；ＩＣ（集積回路）、トランジスタなどの半導体；コンデンサ；抵抗；発光素子等を用いることができる。また、被着体として、プリント配線基板、リードフレーム、テープキャリア等を用いることができる。なお、中空構造を有する電子デバイスは中空封止してもよく、封止対象によっては中空部分を含まないようアンダーフィル材等を用いて中実封止してもよい。
第１実施形態及び第２実施形態では、押出成形により封止樹脂シートを作製しているが、これに限定されず、封止樹脂シートの各成分を配合した塗工液を調製し、これを塗布及び乾燥させる湿式塗工法により作製してもよい。
以下に、この発明の好適な実施例を例示的に詳しく説明する。ただし、この実施例に記載されている材料や配合量等は、特に限定的な記載がない限りは、この発明の範囲をそれらのみに限定する趣旨のものではない。また、部とあるのは、重量部を意味する。
［実施例１］
（封止樹脂シート１の作製）
以下の成分をミキサーにてブレンドし、２軸混練機により１２０℃で２分間溶融混練し、続いてＴダイから押出しすることにより、厚さ５００μｍの封止樹脂シート１を作製した。
エポキシ樹脂：ビスフェノールＦ型エポキシ樹脂（新日鐵化学（株）製、ＹＳＬＶ−８０ＸＹ（エポキン当量２００ｇ／ｅｑ．軟化点８０℃）） ２８６部
フェノール樹脂：ビフェニルアラルキル骨格を有するフェノール樹脂（明和化成社製、ＭＥＨ−７８５１−ＳＳ（水酸基当量２０３ｇ／ｅｑ．、軟化点６７℃））
３０３部
硬化促進剤：硬化触媒としてのイミダゾール系触媒（四国化成工業（株）製、２ＰＨＺ−ＰＷ） ６部
無機充填剤：球状溶融シリカ粉末（電気化学工業社製、ＦＢ−９４５４、平均粒子径２０μｍ） ３６９５部
シランカップリング剤：エポキシ基含有シランカップリング剤（信越化学工業（株）製、ＫＢＭ−４０３） ５部
カーボンブラック（三菱化学（株）製、＃２０） ５部
（封止樹脂シートの貯蔵弾性率の測定）
作製した熱硬化前の熱硬化性樹脂シート１（サンプル）について、サンプルを重ねて厚さ約１．５ｍｍとし、ＴＡインスツルメント社製の動的粘弾性測定装置「ＡＲＥＳ」を用いて、φ８ｍｍパラレルプレートの治具を用い、剪断モードにて、周波数：０．１Ｈｚ、昇温速度：１０℃／分、歪み：２０％（５０℃〜１５０℃）にて測定し、５５℃で得られた剪断貯蔵弾性率Ｇ´の値を求めた。結果を表１に示す。
（半導体パッケージの作製）
以下の仕様の半導体チップがシリコンインターポーザーにフリップチップ実装され、チップ−インターポーザー間がビスフェノールＡ型エポキシ系熱硬化性アンダーフィル材で封止されたチップ実装インターポーザーを準備した。
＜半導体チップ＞
半導体チップサイズ：７．３ｍｍ□（厚さ４００μｍ）
バンプ材質：Ｃｕ ３０μｍ、Ｓｎ−Ａｇ １５μｍ厚み
バンプ数：５４４バンプ
バンプピッチ：５０μｍ
チップ数：９７３個
＜シリコンインターポーザー＞
直径：１２インチ
厚さ：７３０μｍ
電極：スルーシリコンビア（径：３０μｍ）
得られたチップ実装インターポーザー上に、以下に示す圧縮成形条件下、平面視で直径１２インチの円形状に切り取った封止樹脂シートを図１Ｃに示す下側金型及び上側金型を用いる圧縮成形により積層した。
＜圧縮成形条件＞
温度：９０℃
加圧力：５ＭＰａ
真空度：２０００Ｐａ
プレス時間：５分
得られた封止体においては、図１Ｄに示すように、封止樹脂シート１のシリコンインターポーザーとは反対側の面（封止樹脂シートの上面）の外周に位置する角部が全外周の範囲にわたって面取りされていた。面取り量としては、封止樹脂シート１の断面における面取りのための斜線として、封止樹脂シート１の上面と交差する点が、面取り形状を付与する前の角部の頂点から５ｍｍの位置にあり、封止樹脂シート１の側面と交差する位置が上面の面取り形状を付与する前の角部の頂点から３００μｍの位置にあった。
次いで、熱風乾燥機中、１５０℃、１時間の条件で封止樹脂シート１を熱硬化させ、封止体を得た。次に、切削装置（（株）ＤＩＳＣＯ製、サーフェスプレーナー「ＤＦＳ８９１０」）を用いた研削により、研削バイトの周速度１０００ｍ／ｍｉｎ、送りピッチ１００μｍ、切り込み深さ１０μｍの条件で、半導体チップの厚さが１００μｍとなるまで封止体を半導体チップ共々薄化することで、研削体を作製した。
得られた研削体のシリコンインターポーザーの露出面（封止樹脂シートを貼り合わせた面とは反対側の面）を研削装置（ＤＩＳＣＯ社製、「ＤＧＰ８７６１」）によりシリコンインターポーザーの厚さが１００μｍとなるまで研削した。
シリコンインターポーザーの研削面にポリアミック酸（３，４’，３，４’−ビフェニルテトラカルボン酸二無水物と４，４’−ジアミノジフェニルエーテル、パラフェニレンジアミンを反応して得たもの）を塗布し、熱硬化させて、厚さ１０μｍのポリイミド層を形成した。スルーシリコンビアに対応する位置に、レーザー加工によって開口を形成し、該ビアを露出させた。開口を含むポリイミド層表面に、めっきによって金膜、ニッケル膜を順次形成した。さらに、クロム、銅の順にスパッタリングを施して、種膜（クロム層の厚さ２０ｎｍ、銅層の厚さ１００ｎｍ）を形成し、電解銅めっきにより所定の配線パターンを有する再配線層を形成することにより半導体パッケージを作製した。
［実施例２］
封止樹脂シート１に代えて、以下の手順で作製した封止樹脂シート２を用いたこと以外は、実施例１と同様にして半導体パッケージを作製した。
（封止樹脂シート２の作製）
封止樹脂シート２の作製に用いた成分は以下のとおりであった。
エポキシ樹脂：東都化成（株）製のＫＩ−３０００（オルトクレゾールノボラック型エポキシ樹脂、エポキシ当量２００ｇ／ｅｑ） １４６．９部
エポキシ樹脂：三菱化学（株）製のエピコート８２８（ビスフェノールＡ型エポキシ樹脂、エポキシ当量２００ｇ／ｅｑ） １４５．３部
フェノール樹脂：明和化成社製のＭＥＨ−７８５１−ＳＳ（ビフェニルアラルキル骨格を有するフェノールノボラック樹脂、水酸基当量２０３ｇ／ｅｑ．軟化点６７℃）
２９１．０部
硬化促進剤：四国化成工業社製の２ＰＨＺ−ＰＷ（２−フェニル−４，５−ジヒドロキシメチルイミダゾール） ４．５部
無機充填剤：電気化学工業社製のＦＢ−９４５４（球状溶融シリカ粉末、平均粒子径２０μｍ） ２７０６．２部
カーボンブラック：三菱化学社製の＃２０ ９．６部
エポキシ樹脂とフェノール樹脂とメチルエチルケトンと無機充填剤とを添加し、固形分濃度が９５重量％となるようにし、自転公転ミキサー（株式会社シンキー製）を用いて、８００ｒｐｍ回転にて、５分間撹拌混合させた。その後、さらに硬化促進剤とカーボンブラックを添加し、固形分濃度が９０重量％となるようにメチルエチルケトンを添加し、さらに８００ｒｐｍにて３分間撹拌混合させて、塗工液を得た。
その後、塗工液を、シリコーン離形処理済みのポリエチレンテレフタレートフィルム（厚み５０μｍ）へ塗布し、１２０℃で３分間加熱乾燥させることにより、厚み１００μｍの樹脂シートを作成した。さらに樹脂シートをロールラミネーターにて、９０℃で貼り合わせをすることによって、厚さが５００μｍの封止樹脂シート２を得た。
［比較例１］
上側金型における封止樹脂シートの角部に対応する部分の形状として、封止樹脂シートの角部に面取り形状を付与しない形状（すなわち、封止樹脂シートの角部の形状に沿った直角形状）の金型を用いたこと以外は、実施例１と同様に半導体パッケージを作製した。
（封止樹脂シートの角部の欠けの有無の評価）
実施例及び比較例の半導体パッケージをそれぞれ３０個用い、光学顕微鏡（５０倍）を用いて半導体パッケージの研削面における封止樹脂シートの角部を観察し、欠けがなかった場合を「○」、欠けが１つでもあった場合を「×」として評価した。結果を表１に示す。
Figure 2015126131
表１からも明らかなように、実施例１及び２の半導体パッケージでは、封止樹脂シートの角部の欠けがなく、半導体パッケージの作製を歩留りよく行うことができるのに対し、比較例１の半導体パッケージでは、封止樹脂シートの角部に欠けが発生しており、半導体パッケージの作製の歩留りが低下する結果となった。
２ 仮固定材
１１、２１ 封止樹脂シート
１１ａ 剥離ライナー
１１Ｓ、２１Ｓ （研削後の）封止樹脂シートの表面
１２Ａ （研削前の）半導体ウェハ
１２Ｂ （研削後の）半導体ウェハ
１３、２３ 半導体チップ
１３Ｓ、２３Ｓ （研削後の）半導体チップの露出面
１５、２５ 封止体
１６Ａ、１６Ｂ、１６Ｃ、２６ 研削体
１８、２８ 半導体パッケージ
１９、２９ 再配線
１０１ 下側金型
１０２ 上側金型
Ｃ１１、Ｃ２１ （封止体における封止樹脂シートの）面取り予定角部
Ｃ１２、Ｃ２２ （封止体における封止樹脂シートの）面取り形状

Claims (4)

  1. 一又は複数の電子部品が配置された被着体を準備する工程Ａ、及び
    前記電子部品を埋め込むように前記封止樹脂シートを前記被着体上に圧縮成形により積層する工程Ｂを含み、
    前記圧縮成形用の金型の中空部における前記封止樹脂シートの前記被着体側の第１主面とは反対側の第２主面の外周に位置する面取り予定角部に対応する部分は、前記封止樹脂シートの面取り予定角部が前記金型との接触により面取りされるような形状を有し、
    前記工程Ｂを経た前記封止樹脂シートの面取り予定角部は、前記第２主面の外周の少なくとも一部の範囲にわたって面取りされている電子部品パッケージの製造方法。
  2. 前記工程Ｂを経た前記封止樹脂シートの面取り予定角部は、前記第２主面の外周の全範囲にわたって面取りされている請求項１に記載の電子部品パッケージの製造方法。
  3. 前記封止樹脂シートの平面視形状は、直径３００ｍｍ以上の円形又は一辺の長さが３００ｍｍ以上の長方形である請求項１又は２に記載の電子部品パッケージの製造方法。
  4. 前記封止樹脂シートの熱硬化前の５５℃での貯蔵弾性率が１０Ｐａ以上２０００００Ｐａ以下である請求項１〜３のいずれか１項に記載の電子部品パッケージの製造方法。



JP2013270195A 2013-12-26 2013-12-26 電子部品パッケージの製造方法 Pending JP2015126131A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2013270195A JP2015126131A (ja) 2013-12-26 2013-12-26 電子部品パッケージの製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2013270195A JP2015126131A (ja) 2013-12-26 2013-12-26 電子部品パッケージの製造方法

Publications (1)

Publication Number Publication Date
JP2015126131A true JP2015126131A (ja) 2015-07-06

Family

ID=53536635

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2013270195A Pending JP2015126131A (ja) 2013-12-26 2013-12-26 電子部品パッケージの製造方法

Country Status (1)

Country Link
JP (1) JP2015126131A (ja)

Similar Documents

Publication Publication Date Title
JP5961055B2 (ja) 封止樹脂シート、電子部品パッケージの製造方法及び電子部品パッケージ
JP6484061B2 (ja) 電子部品パッケージの製造方法
TW201516122A (zh) 半導體晶片密封用熱固性樹脂片及半導體封裝之製造方法
TWI616476B (zh) Thermosetting resin sheet and method of manufacturing electronic component package
WO2015019817A1 (ja) 半導体パッケージの製造方法
TWI664076B (zh) 密封片、密封片之製造方法及電子零件封裝之製造方法
WO2015019816A1 (ja) 半導体パッケージの製造方法
WO2015060106A1 (ja) 半導体パッケージの製造方法
WO2014162951A1 (ja) 半導体装置の製造方法
JP5976073B2 (ja) 半導体装置の製造方法
WO2016080116A1 (ja) 半導体装置の製造方法
TWI655230B (zh) Resin sheet for hollow sealing and manufacturing method of hollow package
JP2016103625A (ja) 封止用シート、及び、半導体装置
JP6041933B2 (ja) 熱硬化性樹脂シート及び電子部品パッケージの製造方法
JP2015126129A (ja) 電子部品パッケージの製造方法
JP6302801B2 (ja) 封止用シート
WO2015072378A1 (ja) 封止樹脂シート及び電子部品パッケージの製造方法
JP2015126131A (ja) 電子部品パッケージの製造方法
JP2015126130A (ja) 電子部品パッケージの製造方法
JP6630861B2 (ja) セパレータ付き封止用シート、及び、半導体装置の製造方法
JP6677966B2 (ja) セパレータ付き封止用シート、及び、半導体装置の製造方法
JP2015097232A (ja) 電子部品パッケージの製造方法
JP7257731B2 (ja) 樹脂シート
TWI643890B (zh) Resin sheet for hollow sealing and manufacturing method of hollow package
WO2016080164A1 (ja) 封止用シート、及び、半導体装置