Nothing Special   »   [go: up one dir, main page]

JP2014112606A - 半導体パッケージ - Google Patents

半導体パッケージ Download PDF

Info

Publication number
JP2014112606A
JP2014112606A JP2012266524A JP2012266524A JP2014112606A JP 2014112606 A JP2014112606 A JP 2014112606A JP 2012266524 A JP2012266524 A JP 2012266524A JP 2012266524 A JP2012266524 A JP 2012266524A JP 2014112606 A JP2014112606 A JP 2014112606A
Authority
JP
Japan
Prior art keywords
substrate
connection
semiconductor chips
wiring board
semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2012266524A
Other languages
English (en)
Other versions
JP2014112606A5 (ja
Inventor
Akihito Takano
昭仁 高野
Mitsuhiro Aizawa
光浩 相澤
Koji Hara
浩児 原
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shinko Electric Industries Co Ltd
Original Assignee
Shinko Electric Industries Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shinko Electric Industries Co Ltd filed Critical Shinko Electric Industries Co Ltd
Priority to JP2012266524A priority Critical patent/JP2014112606A/ja
Priority to US14/087,461 priority patent/US20140151891A1/en
Publication of JP2014112606A publication Critical patent/JP2014112606A/ja
Publication of JP2014112606A5 publication Critical patent/JP2014112606A5/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/563—Encapsulation of active face of flip-chip device, e.g. underfilling or underencapsulation of flip-chip, encapsulation preform on chip or mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/568—Temporary substrate used as encapsulation process aid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49833—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers the chip support structure consisting of a plurality of insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0655—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73253—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92222—Sequential connecting processes the first connecting process involving a bump connector
    • H01L2224/92225—Sequential connecting processes the first connecting process involving a bump connector the second connecting process involving a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06517—Bump or bump-like direct electrical connections from device to substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/0652—Bump or bump-like direct electrical connections from substrate to substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06572—Auxiliary carrier between devices, the carrier having an electrical connection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/562—Protection against mechanical damage
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/162—Disposition
    • H01L2924/16251—Connecting to an item not being a semiconductor or solid-state body, e.g. cap-to-substrate

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

【課題】半導体装置の高密度実装を可能とすること。
【解決手段】接続基板１２ａ，１２ｂは、中間基板１３をパッケージ基板１１から離間させる。これにより、パッケージ基板１１の上面と中間基板１３の下面との間には、半導体チップ１４ｅ，１４ｆを収容可能な空間が形成される。そして、中間基板１３の上面に半導体チップ１４ａ〜１４ｄを実装し、中間基板１３の下面に半導体チップ１４ｅ，１４ｆを実装する。
【選択図】図１

Description

半導体パッケージに関するものである。
従来、半導体パッケージは、複数の半導体装置（半導体チップ）を含む（例えば、特許文献１，２参照）。半導体パッケージの一例を図１９（ａ）に示す。この半導体パッケージは、パッケージ基板１０１上にシリコン・インタポーザ１０２が実装され、そのシリコン・インタポーザ１０２に複数（図において４つ）の半導体チップ１０３が実装されている。
特開平１１−３４５９３２号公報 特開２００３−６０１５３号公報
ところで、シリコン・インタポーザの面積を変更することなく、１つの半導体パッケージに含まれる半導体チップの数を増加しようとすると、シリコン・インタポーザの下面に半導体チップを実装することが考えられる。しかし、図１９（ａ）に示す半導体パッケージでは、シリコン・インタポーザ１０２とパッケージ基板１０１の間が狭いため、半導体チップを実装することができない。このような場合、例えば、図１９（ｂ）に示すように、半導体チップ１０３を収容可能な凹部１０４ａを形成したパッケージ基板１０４を用いることが考えられる。また、図１９（ｃ）に示すように、シリコン・インタポーザ１０２とパッケージ基板１０１を接続するバンプ１０５を大きくすることが考えられる。
しかし、図１９（ｂ）に示す例では、パッケージ基板１０４に反りが発生し、半導体パッケージの歩留まり低下や、信頼性の低下を招くおそれがある。また、図１９（ｃ）に示す例では、端子数（バンプの数）の低下を招き、半導体チップ１０３を接続するために必要な数の端子を確保することが困難となるおそれがある。また、必要な数の端子を形成しようとすると、バンプ１０５の大きさに制約が生じ、半導体チップ１０３を実装可能な隙間を形成することができなくなるおそれがある。
本発明の一観点によれば、第１の配線基板と、第１主面に第１の半導体チップが実装され、第２主面に第２の半導体チップが実装された第２の配線基板と、前記第１の配線基板の第１主面に実装され、前記第１の配線基板の第１主面に形成されたパッドと、前記第２の配線基板の第２主面に形成されたパッドとを電気的に接続する２つの接続基板と、を有し、２つの前記接続基板は、前記第２の配線基板の対向する一対の辺に沿って延びる矩形状に形成されてなる。
本発明の一観点によれば、半導体装置の高密度実装を可能とすることができる。
半導体パッケージの概略平面図。 半導体パッケージの概略断面図。 半導体素子及びインタポーザの概略斜視図。 （ａ）は参考例のインタポーザの概略平面図、（ｂ）は参考例のインタポーザの概略斜視図。 （ａ）〜（ｃ）は半導体パッケージの製造方法を示す概略断面図。 半導体パッケージの概略平面図。 半導体パッケージの概略断面図。 （ａ）〜（ｃ）は半導体パッケージの製造方法を示す概略断面図。 半導体パッケージの概略斜視図。 半導体パッケージの概略断面図。 半導体パッケージの分解斜視図。 放熱カバーの裏面図。 別の半導体パッケージの概略平面図。 別の半導体パッケージの概略平面図。 （ａ），（ｂ）は別の製造方法を示す概略断面図。 （ａ），（ｂ）は別の製造方法を示す概略断面図。 （ａ），（ｂ）は別の製造方法を示す概略断面図。 （ａ）〜（ｃ）は別の製造方法を示す概略断面図。 （ａ）〜（ｃ）は従来例を示す概略断面図。
以下、各実施形態を添付図面を参照して説明する。
なお、添付図面は、特徴を分かりやすくするために便宜上特徴となる部分を拡大して示している場合があり、寸法，比率などは実際と異なる場合がある。また、断面図では、各部材の断面構造を分かりやすくするために、一部のハッチングを省略している。
（第１の実施形態）
図２に示すように、半導体パッケージ１０は、実装基板（例えば、マザーボード）ＭＢの１つの主面（図において上面）に実装される。
半導体パッケージ１０は、パッケージ基板１１、２つの接続基板１２ａ，１２ｂ、中間基板１３、複数（図２では６個）の半導体チップ１４ａ〜１４ｆを有している。なお、各半導体チップ１４ａ〜１４ｆを特定しない場合には半導体チップ１４として説明することがある。
パッケージ基板１１は、パッケージ基板１１の下面（第２主面）に形成された複数のバンプ２１を介して実装基板ＭＢと接続されている。パッケージ基板１１は第１の配線基板の一例である。複数のバンプ２１は例えば格子状に配列されている。バンプ２１は、例えば半田バンプである。
パッケージ基板１１は、例えば平面視矩形状に形成されている。パッケージ基板１１の材料は、例えば、有機基材であり、ガラス等の繊維を含む。パッケージ基板１１は、上面の接続用バンプ２２ａ，２２ｂと、下面の実装用バンプ２１を互いに電気的に接続する。パッケージ基板１１の内部には、配線層が形成されていてもよく、配線層が形成されていなくてもよい。なお、配線層を含むパッケージ基板１１は、複数の配線層が絶縁層を介して形成され、各配線層と各絶縁層に形成されたビアとによってバンプ２１，２２ａ，２２ｂを互いに電気的に接続する。パッケージ基板１１としては、例えばコア基板を有するコア付きビルドアップ基板やコア基板を有さないコアレス基板等を用いることができる。
パッケージ基板１１の上面（第１主面）には２つの接続基板１２ａ，１２ｂが実装されている。パッケージ基板１１と接続基板１２ａは、複数のバンプ２２ａを介して互いに接続されている。同様に、パッケージ基板１１と接続基板１２ｂは、複数のバンプ２２ｂを介して互いに接続されている。バンプ２２ａ，２２ｂは、例えば半田バンプである。
接続基板１２ａ，１２ｂの上には中間基板１３の端部が配置されている。接続基板１２ａと中間基板１３は、複数のバンプ２２ａを介して互いに接続されている。同様に、接続基板１２ｂと中間基板１３は、複数のバンプ２２ｂを介して互いに接続されている。バンプ２３ａ，２３ｂは、例えば半田バンプである。接続基板１２ａ，１２ｂの厚さは、半導体チップ１４ｅ，１４ｆに応じて設定されている。半導体チップ１４ｅ，１４ｆの厚さは、例えば５０〜７００μｍ（マイクロメートル）である。接続基板１２ａ，１２ｂの厚さは、例えば１００〜８００μｍである。
図１に示すように、接続基板１２ａ，１２ｂは、中間基板１３の対向する一対の辺１３ａ，１３ｂに沿って延びる平面視矩形状に形成されている。接続基板１２ａ，１２ｂの長さは、中間基板１３の辺１３ａ，１３ｂよりも長く設定されている。また、各接続基板１２ａ，１２ｂは、それぞれの幅方向において、中間基板１３よりも中間基板１３の外側に突出するように、各接続基板１２ａ，１２ｂ配置位置と各接続基板１２ａ，１２ｂの幅が設定されている。
なお、図１において、中間基板１３の下面に実装された半導体チップ１４ｅ，１４ｆは、接続基板１２ａ，１２ｂの延びる方向に沿って配列されている。これは、図２に示す半導体チップ１４ｅ，１４ｆと配列方向が異なっているが、図２において、２つの半導体チップ１４ｅ，１４ｆを示すために、方向を換えて示している。
接続基板１２ａ，１２ｂの材料は、例えばシリコン（Ｓｉ）である。接続基板１２ａ，１２ｂは、基板と絶縁され、基板の第１主面（図２において上面）に設けられたバンプ２３ａ，２３ｂと第２主面（図２において下面）に設けられたバンプ２２ａ，２２ｂを互いに電気的に接続する貫通電極（図示略）を有している。なお、接続基板１２ａ，１２ｂに、貫通電極と電気的に接続された配線が含まれてもよい。
中間基板１３の第１主面（図２において上面）には複数（図２において４個）の半導体チップ１４ａ〜１４ｄがバンプ２４により実装されている。中間基板１３の第２主面（図２において下面）の左右中央には複数（図２において２個）の半導体チップ１４ｅ，１４ｆがバンプ２５により実装されている。バンプ２４，２５は、例えば半田バンプである。中間基板１３は、第２の配線基板の一例である。
中間基板１３の材料は、例えばシリコンである。中間基板１３は、基板と絶縁され基板を貫通する貫通電極と配線（何れも図示略）を有している。貫通電極と配線は、基板と半導体チップ１４ａ〜１４ｆとの間に接続されたバンプ２４，２５と、基板と接続基板１２ａ，１２ｂとの間に接続されたバンプ２３ａ，２３ｂを、適宜（例えば、回路設計）に応じて電気的に接続する。
パッケージ基板１１と接続基板１２ａ，１２ｂとの間にはアンダーフィル樹脂３１ａ，３１ｂが充填されている。同様に、接続基板１２ａ，１２ｂと中間基板１３の間にはアンダーフィル樹脂３２ａ，３２ｂが充填されている。また、中間基板１３と半導体チップ１４ａ〜１４ｄの間にはアンダーフィル樹脂３３が充填されている。また、中間基板１３と半導体チップ１４ｅ，１４ｆの間にはアンダーフィル樹脂３４が充填されている。
パッケージ基板１１の上面に接続基板１２ａ，１２ｂが接続され、パッケージ基板１１は接続基板１２ａ，１２ｂの端部から外側に向って突出している。従って、パッケージ基板１１と接続基板１２ａ．１２ｂとの間に形成されたアンダーフィル樹脂３１ａ、３１ｂは、接続基板１２ａ，１２ｂの側面下部からパッケージ基板１１の上面に向ってなだらかに傾斜して広がるフィレットを有している。
同様に、接続基板１２ａ，１２ｂは、中間基板１３の端部から中間基板１３の外側に向って突出している。従って、接続基板１２ａ，１２ｂと中間基板１３の間に形成されたアンダーフィル樹脂３２ａ，３２ｂは、中間基板１３から接続基板１２ａ，１２ｂに向ってなだらかに傾斜して広がるフィレットを有している。同様に、中間基板１３の上面であって中間基板１３の端部より内側に半導体チップ１４ａ〜１４ｄが配置されている。従って、中間基板１３と半導体チップ１４ａ〜１４ｄの間に形成されたアンダーフィル樹脂３３は、半導体チップ１４ａ〜１４ｄの側面下部から中間基板１３の上面に向ってなだらかに傾斜して広がるフィレットを有している。また、中間基板１３の下面であって中間基板１３の中央に半導体チップ１４ｅ，１４ｆが配置されている。従って、中間基板１３と半導体チップ１４ｅ，１４ｆの間に形成されたアンダーフィル樹脂３４は、半導体チップ１４ｅ，１４ｆの側面上部から中間基板１３の下面に向ってなだらかに傾斜して広がるフィレットを有している。
各アンダーフィル樹脂３１ａ〜３４は、各基板間の接続強度を向上させ、配線等の不具合を低減する。例えば、アンダーフィル樹脂３１ａ，３１ｂは、パッケージ基板１１と接続基板１２ａ，１２ｂの間の接続強度を向上させる。また、アンダーフィル樹脂３１ａ、３１ｂは、パッケージ基板１１と接続基板１２ａ，１２ｂに形成された接続用パッド（図示略）の腐食、エレクトロマイグレーションの発生、配線の信頼性低下、等を抑制する。アンダーフィル樹脂３１ａ，３１ｂの材料は、例えばエポキシ系樹脂やポリイミド系樹脂などの絶縁性樹脂、又はこれら樹脂にシリカやアルミナ等のフィラーを混入した樹脂材である。
例えば、各アンダーフィル樹脂３１ａ〜３４は全て同じ材料である。なお、各アンダーフィル樹脂３１ａ〜３４を、互いに異なる材料、または１つのアンダーフィル樹脂が異なる材料としてもよい。
上記の半導体パッケージ１０の作用を説明する。
図２に示すように、接続基板１２ａ，１２ｂは、中間基板１３をパッケージ基板１１から離間させる。これにより、パッケージ基板１１の上面と中間基板１３の下面との間には、半導体チップ１４ｅ，１４ｆを収容可能な空間が形成される。これにより、中間基板１３の下面に半導体チップ１４ｅ，１４ｆを実装することができ、中間基板１３の上面のみに半導体チップを実装する場合と比べて中間基板１３に対する半導体チップの実装密度を高くすることができる。
パッケージ基板１１と接続基板１２ａ，１２ｂはバンプ２２ａ，２２ｂを介して互いに接続される。バンプ２２ａ，２２ｂは、パッケージ基板１１と接続基板１２ａ，１２ｂを互いに接続するために十分な大きさに形成される。同様に、接続基板１２ａ，１２ｂと中間基板１３は、接続基板１２ａ，１２ｂと中間基板１３を互いに接続するために十分な大きさのバンプ２３ａ，２３ｂを介して互いに接続される。このため、パッケージ基板１１に、図１９（ｂ）に示す従来例の凹部１０４ａを形成する必要がないため、パッケージ基板１１の強度低下、半導体パッケージ１０の歩留まり低下、信頼性低下等を抑制することができる。また、図１９（ｃ）に示す従来例ように、大きなバンプ１０５を必要としない。このように、バンプ２２ａ〜２３ｂの挟ピッチ化を図ることができ、多ピン化に対応することができる。
ところで、パッケージ基板１１は有機基板であり、中間基板１３及び２つの接続基板１２ａ，１２ｂはシリコン基板である。従って、有機基板であるパッケージ基板１１の熱膨張率（ＣＴＥ：Coefficient of Thermal Expansion）と、シリコン基板である接続基板１２ａ，１２ｂの熱膨張率は、互いに異なる。この熱膨張率の差により、パッケージ基板１１と接続基板１２ａ，１２ｂに反りが発生する。
図１に示すように、本実施形態の場合、パッケージ基板１１と中間基板１３は、中間基板１３の辺に沿って延びる２つの接続基板１２ａ，１２ｂによって互いに接続されている。従って、パッケージ基板１１と接続基板１２ａ，１２ｂには、接続基板１２ａ，１２ｂの延びる方向に沿って反りが発生する。
図４（ａ）は、比較例の接続基板１１０を示す。この接続基板１１０は、矩形枠状に形成されている。この接続基板１１０の場合、接続基板１１０とパッケージ基板には、図４（ａ）に示す矢印方向の反りが発生する。つまり、矩形枠状の接続基板１１０において、直交する２つの方向（図４（ａ）において上下方向及び左右方向）の反りが発生する。図４（ｂ）は、接続基板１１０の反りの状態を示す。
これに対し、本実施形態では、図１に示すように、パッケージ基板１１と接続基板１２ａ，１２ｂには、接続基板１２ａ，１２ｂの延びる方向、つまり図１において上下方向に沿って反りが発生する。このように、２つの接続基板１２ａ，１２ｂは、矩形枠状の接続基板１１０に対して、パッケージ基板１１の反りを低減する。
また、図１に示すように、中間基板１３の上面に実装された半導体チップ１４ａ〜１４ｄは、接続基板１２ａ，１２ｂの延びる方向と同じ方向に沿って延びる平面視長方形状に形成されている。上記したように、パッケージ基板１１と、接続基板１２ａ，１２ｂ及び中間基板１３は、それぞれの熱膨張率の差に応じて反りが発生する。これに対し、図３に示すように、半導体チップ１４ａ〜１４ｄは、中間基板１３において発生する反りの方向にそって延びるように配置されている。従って、中間基板１３に接続された半導体チップ１４ａ〜１４ｄは、中間基板１３の剛性を高める。このため、中間基板１３の反りを低減することができる。
次に、上記の半導体パッケージ１０の製造方法の概略を説明する。
図５（ａ）に示すように、中間基板１３の上面及び下面に半導体チップ１４ａ〜１４ｆが実装される。例えば、中間基板１３の上面と下面に半導体チップ１４ａ〜１４ｆが接着剤等により接着され、例えば２５０℃〜２７０℃のリフロー処理によってバンプ２４，２５により接続される。そして、中間基板１３と半導体チップ１４ａ〜１４ｆの間にアンダーフィル樹脂３３，３４が形成される。アンダーフィル樹脂３３，３４は、加熱処理（例えば、１５０℃〜２００℃）により硬化される。
次に、図５（ｂ）に示すように、中間基板１３の下面端部に接続基板１２ａ，１２ｂが実装される。そして、中間基板１３と接続基板１２ａ，１２ｂの間にアンダーフィル樹脂３２ａ，３２ｂが形成される。
次いで、図５（ｃ）に示すように、パッケージ基板１１の上面に接続基板１２ａ，１２ｂが実装される。そして、パッケージ基板１１と接続基板１２ａ，１２ｂの間にアンダーフィル樹脂３１ａ，３１ｂが形成される。
図５（ａ）に示す工程と、図５（ｂ）に示す工程において、半導体チップ１４ａ〜１４ｆ、中間基板１３、接続基板１２ａ，１２ｂは、シリコンを基材に用いた基板である。従って、熱処理において反りは発生しない。図５（ｃ）に示す工程において、有機基板であるパッケージ基板１１上に、シリコン基板である接続基板１２ａ，１２ｂが実装される。このとき、熱処理によって、パッケージ基板１１の熱膨張率と接続基板１２ａ，１２ｂ等の熱膨張率の差により、反りが発生する。この反りに対し、２つの接続基板１２ａ，１２ｂは、パッケージ基板１１等に生じる反りの方向を規定する。
また、中間基板１３と接続基板１２ａ，１２ｂの間に形成されたアンダーフィル樹脂３２ａ，３２ｂは、接続基板１２ａ，１２ｂの上面において、中間基板１３からなだらかに広がるフィレットを有する。このようなアンダーフィル樹脂３２ａ，３２ｂは、接続基板１２ａ，１２ｂ及び中間基板１３の剛性を高め、反りを低減する。
そして、中間基板１３の上面に実装された半導体チップ１４ａ〜１４ｄは、反りの方向に沿って延びる長方形状に形成されている。さらに、中間基板１３と半導体チップ１４ａ〜１４ｄの間に形成されたアンダーフィル樹脂３３は、中間基板１３の剛性を高め、半導体パッケージ１０の反りを低減する。
パッケージ基板１１に対して図１に示すように接続基板１２ａ，１２ｂを接続することにより、図３に示すように反りの方向を規定することができる。しかしながら、反りの発生による応力がバンプ２２ａ，２２ｂ，２３ａ，２３ｂに集中してしまうため、接続基板１２ａ，１２ｂと中間基板１３、及び接続基板１２ａ，１２ｂとパッケージ基板１１の接続面積を広くし、接続強度を確保するためアンダーフィル樹脂３１ａ，３１ｂ，３２ａ，３２ｂを形成することが効果的である。特に接続基板１２ａ，１２ｂの接続面は、アンダーフィル樹脂の充填を容易にするため、接続基板１２ａ，１２ｂが中間基板１３よりも外側に張り出すように形成されているため、接続基板１２ａ，１２ｂの底面が全体的に接続されるパッケージ基板１１と接続基板１２ａ，１２ｂとの接続面に比べて接続強度が弱くなる傾向がある。このような傾向に対して、接続基板１２ａ，１２ｂと中間基板１３の間にアンダーフィル樹脂３２ａ，３２ｂを形成することは、接続強度の低下を抑制するために有効である。また、シリコン製の接続基板１２ａ，１２ｂの場合は、反りの応力がパッケージ基板１１と接続基板１２ａ，１２ｂとの間に集中するため、パッケージ基板１１と接続基板１２ａ，１２ｂの間にアンダーフィル樹脂３１ａ，３１ｂを形成すると効果的である。
以上記述したように、本実施形態によれば、以下の効果を奏する。
（１−１）接続基板１２ａ，１２ｂは、中間基板１３をパッケージ基板１１から離間させる。これにより、パッケージ基板１１の上面と中間基板１３の下面との間には、半導体チップ１４ｅ，１４ｆを収容可能な空間が形成される。これにより、中間基板１３の下面に半導体チップ１４ｅ，１４ｆを実装することができ、中間基板１３の上面のみに半導体チップを実装する場合と比べて中間基板１３に対する半導体チップの実装密度を高くすることができる。
（１−２）パッケージ基板１１と接続基板１２ａ，１２ｂはバンプ２２ａ，２２ｂを介して互いに接続される。バンプ２２ａ，２２ｂは、パッケージ基板１１と接続基板１２ａ，１２ｂを互いに接続するために十分な大きさに形成される。同様に、接続基板１２ａ，１２ｂと中間基板１３は、接続基板１２ａ，１２ｂと中間基板１３を互いに接続するために十分な大きさのバンプ２３ａ，２３ｂを介して互いに接続される。このため、パッケージ基板１１の強度低下、半導体パッケージ１０の歩留まり低下、信頼性低下等を抑制することができる。また、バンプ２２ａ〜２３ｂの挟ピッチ化を図ることができ、多ピン化に対応することができる。
（１−３）パッケージ基板１１の上面に接続基板１２ａ，１２ｂが実装される。そして、パッケージ基板１１と接続基板１２ａ，１２ｂの間には、アンダーフィル樹脂３１ａ，３１ｂが充填されている。アンダーフィル樹脂３１ａ，３１ｂは、パッケージ基板１１と接続基板１２ａ，１２ｂの間の接続強度を向上させる。これにより、パッケージ基板１１，接続基板１２ａ，１２ｂの反り等を抑制することができる。
同様に、接続基板１２ａ，１２ｂの上面に中間基板１３の端部が実装され、接続基板１２ａ，１２ｂと中間基板１３の間にアンダーフィル樹脂３２ａ，３２ｂが充填されている。従って、接続基板１２ａ，１２ｂ，中間基板１３の反り等を抑制することができる。
（１−４）パッケージ基板１１の上面に接続基板１２ａ，１２ｂが接続され、パッケージ基板１１は接続基板１２ａ，１２ｂの端部から外側に向って突出している。従って、パッケージ基板１１と接続基板１２ａ．１２ｂとの間に形成されたアンダーフィル樹脂３１ａ、３１ｂは、接続基板１２ａ，１２ｂの側面下部からパッケージ基板１１の上面に向ってなだらかに傾斜して広がるフィレットを有している。従って、パッケージ基板１１と接続基板１２ａ，１２ｂの間の接続面積を広くすることができ、高い接続強度を得ることができる。
同様に、接続基板１２ａ，１２ｂは中間基板１３の端部から突出するように形成され、アンダーフィル樹脂３２ａ，３２ｂは中間基板１３の端面下部から接続基板１２ａ，１２ｂの上面に向ってなだらかに傾斜して広がるフィレットを有している。従って、接続基板１２ａ，１２ｂと中間基板の間の接続面積を広くし、高い接続強度を得ることができる。
（第２の実施形態）
なお、本実施形態において、上記実施形態と同じ部材については同じ符号を付し、その説明の一部または全てを省略する。
図７に示すように、半導体パッケージ４０は、パッケージ基板１１、２つの接続基板４１ａ，４１ｂ、中間基板１３、複数（図７では６個）の半導体チップ１４ａ〜１４ｆを有している。
パッケージ基板１１の上面（第１主面）には２つの接続基板４１ａ，４１ｂが実装されている。パッケージ基板１１と接続基板４１ａは、複数のバンプ２２ａを介して互いに接続されている。同様に、パッケージ基板１１と接続基板４１ｂは、複数のバンプ２２ｂを介して互いに接続されている。
接続基板４１ａ，４１ｂの上には中間基板１３の端部が配置されている。接続基板４１ａと中間基板１３は、複数のバンプ２３ａを介して互いに接続されている。同様に、接続基板４１ｂと中間基板１３は、複数のバンプ２３ｂを介して互いに接続されている。接続基板４１ａ，４１ｂの厚さは、半導体チップ１４ｅ，１４ｆに応じて設定されている。半導体チップ１４ｅ，１４ｆの厚さは、例えば５０〜７００μｍ（マイクロメートル）である。接続基板４１ａ，４１ｂの厚さは、例えば１００〜８００μｍである。
図６に示すように、接続基板４１ａ，４１ｂは、中間基板１３の対向する一対の辺１３ａ，１３ｂに沿って延びる平面視矩形状に形成されている。接続基板４１ａ，４１ｂの長さは、中間基板１３の辺１３ａ，１３ｂよりも長く設定されている。また、各接続基板４１ａ，４１ｂは、それぞれの幅方向において、中間基板１３よりも中間基板１３の外側に突出するように、各接続基板４１ａ，４１ｂ配置位置と各接続基板４１ａ，４１ｂの幅が設定されている。
なお、図６において、中間基板１３の下面に実装された半導体チップ１４ｅ，１４ｆは、接続基板１２ａ，１２ｂの延びる方向に沿って配列されている。これは、図７に示す半導体チップ１４ｅ，１４ｆと配列方向が異なっているが、図７において、２つの半導体チップ１４ｅ，１４ｆを示すために、方向を換えて示している。
接続基板４１ａ，４１ｂの材料は、例えば有機樹脂である。例えば、接続基板４１ａ，４１ｂの材料は、パッケージ基板１１の材料と同一である。接続基板４１ａ，４１ｂは、基板の第１主面（図７において上面）に設けられたバンプ２３ａ，２３ｂと第２主面（図７において下面）に設けられたバンプ２２ａ，２２ｂを互いに電気的に接続する１又は複数の配線層を有している。
次に、上記の半導体パッケージ４０の製造方法の概略を説明する。
図８（ａ）に示すように、中間基板１３の上面及び下面に半導体チップ１４ａ〜１４ｆが実装される。例えば、中間基板１３の上面と下面に半導体チップ１４ａ〜１４ｆが接着剤等により接着され、例えば２５０℃〜２７０℃のリフロー処理によってバンプ２４，２５により接続される。そして、中間基板１３と半導体チップ１４ａ〜１４ｆの間にアンダーフィル樹脂３３，３４が形成される。アンダーフィル樹脂３３，３４は、加熱処理（例えば、１５０℃〜２００℃）により硬化される。
図８（ｂ）に示すように、パッケージ基板１１の上面に接続基板４１ａ，４１ｂが実装される。そして、パッケージ基板１１と接続基板４１ａ，４１ｂの間にアンダーフィル樹脂３１ａ，３１ｂが形成される。
そして、図８（ｃ）に示すように、接続基板４１ａ，４１ｂの上面に中間基板１３が実装される。そして、接続基板４１ａ，４１ｂと中間基板１３の間にアンダーフィル樹脂３２ａ，３２ｂが形成される。
図８（ａ）に示す工程において、半導体チップ１４ａ〜１４ｆ、中間基板１３は、すべてシリコンを基材に用いた基板である。従って、熱処理において反りは発生しない。一方、図８（ｂ）に示す工程において、パッケージ基板１１と接続基板４１ａ，４１ｂは、有機樹脂を機材に用いた基板である。従って、熱処理において反りは発生しない。
図８（ｃ）に示す工程において、有機基板である接続基板４１ａ，４１ｂ上に、シリコン基板である中間基板１３が実装される。このとき、熱処理によって、パッケージ基板１１，接続基板４１ａ，４１ｂの熱膨張率と、中間基板１３，半導体チップ１４ａ〜１４ｆの熱膨張率の差により、反りが発生する。この反りに対し、２つの接続基板４１ａ，４１ｂは、パッケージ基板１１等に生じる反りの方向を低減する。そして、アンダーフィル樹脂３１ａ，３１ｂは、パッケージ基板１１及び接続基板４１ａ，４１ｂの剛性を高める。同様に、アンダーフィル樹脂３２ａ，３２ｂは、中間基板１３の剛性を高める。これにより、反りが低減される。
第１実施形態と同様に、中間基板１３に対して図６に示すように接続基板４１ａ，４１ｂを接続することにより、中間基板１３における反りの発生方向を規定することができる。そして、アンダーフィル樹脂３１ａ，３１ｂ，３２ａ，３２ｂは、パッケージ基板１１と接続基板４１ａ，４１ｂの間、接続基板４１ａ，４１ｂと中間基板１３の間の応力集中を緩和し、接続強度の低下の抑制に有効である。また、樹脂製の接続基板４１ａ，４１ｂの場合は、反りの応力が中間基板１３と接続基板１２ａ，１２ｂとの間に集中するため、中間基板１３と接続基板４１ａ，４１ｂの間にアンダーフィル樹脂３２ａ，３２ｂを形成すると効果的である。
以上記述したように、本実施形態によれば、以下の効果を奏する。
（２−１）有機基板である接続基板４１ａ，４１ｂを有する半導体パッケージ４０において、第１の実施形態における効果と同様の効果を得ることができる。
（第３の実施形態）
なお、本実施形態において、上記実施形態と同じ部材については同じ符号を付し、その説明の一部または全てを省略する。
図９に示すように、半導体パッケージ５０は、パッケージ基板１１と、このパッケージ基板１１の上面に接続された放熱板５１と放熱カバー５２を有している。
図１０に示すように、放熱カバー５２の内側には、パッケージ基板１１、２つの接続基板１２ａ，１２ｂ、中間基板１３、６個の半導体チップ１４ａ〜１４ｆが配設されている。放熱板５１は、中間基板１３の下面に実装された半導体チップ１４ｅ，１４ｆの下面とパッケージ基板１１の上面との間に配設されている。
図１１に示すように、放熱板５１は長方形板状に形成されている。放熱板５１は、パッケージ基板１１の上面に接合部材（図示略）により接続されている。放熱板５１は第１の放熱部材の一例である。放熱カバー５２の材料は、例えば、銅（Ｃｕ）、アルミニウム（Ａｌ）、それらの合金、等である。
図１０に示すように、放熱板５１の厚さは、パッケージ基板１１と半導体チップ１４ｅ，１４ｆの下面との間の隙間に応じて設定されている。また、放熱板５１の幅（図１０において左右方向の長さ）は、２つの接続基板１２ａ，１２ｂの間の間隔よりも狭く設定されている。
図１１に示すように、放熱板５１の両端部において、上面及び側面には熱伝導部材（ＴＩＭ：Thermal Interface Material）５３，５４が設けられている。また、放熱板５１の中央部上面には熱伝導部材５５が設けられている。熱伝導部材５３〜５５の材料は、例えば、有機材料よりも熱伝導性の高い無機材料（例えば、シリカ、アルミナ、窒化ホウ素など）や金属材料（例えば、銀、銅、ニッケルなど）のフィラーを含有した低弾性率の有機系の樹脂バインダー等である。
図９に示すように、熱伝導部材５３は放熱板５１と放熱カバー５２の間に介在される。なお、図９には示されないが、熱伝導部材５４も同様に、放熱板５１と放熱カバー５２の間に介在される。熱伝導部材５３，５４は、放熱板５１と放熱カバー５２を熱的に接続する。
図１０に示すように、熱伝導部材５５は、放熱板５１と半導体チップ１４ｅ，１４ｆの間に介在される。熱伝導部材５５は、放熱板５１と半導体チップ１４ｅ，１４ｆを熱的に接続する。
図１０に示すように、放熱カバー５２は、板状に形成された板状部５２ａと、この板状部５２ａの周囲に一体的に形成され、下端が接合部材（図示略）を介してパッケージ基板１１に接続された枠状の側壁部５２ｂとを有している。放熱カバー５２は、第２の放熱部材の一例である。放熱カバー５２の材料は、例えば、銅（Ｃｕ）、アルミニウム（Ａｌ）、それらの合金、等である。このような放熱カバー５２は、例えば鍛造加工や機械切削などにより形成される。
図１２に示すように、側壁部５２ｂは、矩形枠状に形成されている。側壁部５２ｂの対向する一対の側壁５２ｃ，５２ｄの下端中央には接続部５２ｅ、５２ｆが形成されている。図１１に示すように、接続部５２ｅは、側壁５２ｃの下端から板状部５２ａに向って、側壁部５２ｂの内側と外側とを連通するように凹設されている。なお、図１１には示されないが、接続部５２ｆは、接続部５２ｅと同様に形成されている。
両接続部５２ｅ，５２ｆの大きさは、放熱板５１の大きさに応じて設定されている。接続部５２ｅ，５２ｆの幅は、放熱板５１の幅よりも大きく、接続部５２ｅ，５２ｆの内面と放熱板５１の上面及び側面との間に熱伝導部材５３，５４が介在され、熱伝導部材５３，５４が接続部５２ｅ，５２ｆの内面、放熱板５１の上面及び側面と密着するように設定されている。そして、放熱板５１の長さは、放熱カバー５２の一辺であって、図１２に示すように、接続部５２ｅ、５２ｆが形成された側壁５２ｃ、５２ｄと直交する方向における辺（図１２において上下方向に延びる辺）の長さと等しく設定されている。これにより、放熱板５１は、熱伝導部材５３，５４を介して放熱カバー５２の側壁部５２ｂと熱的に接続されている。
図１０に示すように、半導体チップ１４ａ〜１４ｄの上面と板状部５２ａの下面との間には熱伝導部材５６が介在されている。半導体チップ１４ａ〜１４ｄは、熱伝導部材５６を介して放熱カバー５２の板状部５２ａと熱的に接続されている。
上記の半導体パッケージ５０の作用を説明する。
図１０に示すように、中間基板１３の上面に実装された半導体チップ１４ａ〜１４ｄは、熱伝導部材５６を介して放熱カバー５２に熱的に接続される。従って、半導体チップ１４ａ〜１４ｄにおいて発生する熱は、熱伝導部材５６を介して放熱カバー５２へ伝達され、その放熱カバー５２から大気中へ放熱される。これにより、半導体チップ１４ａ〜１４ｄにて発生する熱が効率良く放熱され、半導体チップ１４ａ〜１４ｄの温度上昇が抑制される。
また、中間基板１３の下面に実装された半導体チップ１４ｅ，１４ｆは、熱伝導部材５５を介して、半導体チップ１４ｅ，１４ｆの下側に配置された放熱板５１に熱的に接続される。従って、半導体チップ１４ｅ，１４ｆにより生じる熱は、半導体チップ１４ｅ，１４ｆから熱伝導部材５５を介して放熱板５１へと伝達される。その放熱板５１は、その両端において、熱伝導部材５３，５４を介して放熱カバー５２の側壁部５２ｂに熱的に接続される。
従って、半導体チップ１４ｅ，１４ｆにて発生した熱は、それらの半導体チップ１４ｅ，１４ｆから熱伝導部材５５を介して放熱板５１へと伝導される。更に放熱板５１から熱伝導部材５３，５４を介して放熱カバー５２へと伝導される。そして、放熱カバー５２から大気中へ放熱される。
これにより、半導体チップ１４ｅ，１４ｆにて発生する熱が効率良く放熱され、半導体チップ１４ｅ，１４ｆの温度上昇が抑制される。そして、中間基板１３の下面に実装された半導体チップ１４ｅ，１４ｆにて発生した熱が、中間基板１３の上面に実装された半導体チップ１４ａ〜１４ｄへと伝達することを抑制することができる。
以上記述したように、本実施形態によれば、以下の効果を奏する。
（３−１）中間基板１３の下面に実装された半導体チップ１４ｅ，１４ｆとパッケージ基板１１の間に放熱板５１を配設し、その放熱板５１を熱伝導部材５５を介して半導体チップ１４ｅ，１４ｆと接続した。従って、半導体チップ１４ｅ，１４ｆは熱伝導部材５５を介して放熱板５１と熱的に接続されるため、半導体チップ１４ｅ，１４ｆの熱を効率良く放熱することができる。
（３−２）放熱板５１の端部を中間基板１３の端部から突出させ、その放熱板５１の端部を放熱カバー５２に対して熱伝導部材５３，５４により熱的に接続した。従って、半導体チップ１４ｅ，１４ｆの熱を効率良く放熱することができる。
尚、上記各実施形態は、以下の態様で実施してもよい。
・上記各実施形態において、中間基板１３の下面に実装した半導体チップ１４ｅ，１４ｆにおいて発生する熱を、例えばパッケージ基板１１に放熱するようにしてもよい。この場合、熱伝導性の優れた接着シートやアンダーフィル樹脂を用いることができる。
例えば、図１５（ａ）に示すように、半導体チップ１４ａ〜１４ｆを実装した中間基板１３を接続基板１２ａ，１２ｂに実装する。そして、半導体チップ１４ｅ，１４ｆの下面に、接着シート６１ａ，６１ｂをそれぞれ貼り付ける。次に、図１５（ｂ）に示すように、接着シート６１ａ，６１ｂをパッケージ基板１１の上面に接着する。接着シート６１ａ，６１ｂは、半導体チップ１４ｅ，１４ｆの下面とパッケージ基板１１の上面との間の隙間における空気よりも熱伝導性が良い。従って、半導体チップ１４ｅ，１４ｆにて発生する熱が効率良くパッケージ基板１１に伝達され、空隙の場合と比べて熱放散が向上する。接着シート６１ａ，６１ｂは、熱伝導部材の一例である。
また、図１６（ａ）に示すように、半導体チップ１４ａ〜１４ｆを実装した中間基板１３を接続基板１２ａ，１２ｂに実装する。次に、図１６（ｂ）に示すように、接続基板１２ａ，１２ｂをパッケージ基板１１に実装する。そして、アンダーフィル樹脂６２を、パッケージ基板１１と接続基板１２ａ，１２ｂの間、及びパッケージ基板１１と半導体チップ１４ｅ，１４ｆの間に充填し、アンダーフィル樹脂６２を硬化させる。アンダーフィル樹脂６２は、半導体チップ１４ｅ，１４ｆの下面とパッケージ基板１１の上面との間の隙間における空気よりも熱伝導性が良い。従って、半導体チップ１４ｅ，１４ｆにて発生する熱が効率良くパッケージ基板１１に伝達され、空隙の場合と比べて熱放散が向上する。アンダーフィル樹脂６２は、熱伝導部材の一例である。
また、図１７（ａ）に示すように、半導体チップ１４ａ〜１４ｆを中間基板１３に実装し、半導体チップ１４ｅ，１４ｆの下面に、接着シート６１ａ，６１ｂをそれぞれ貼り付ける。次に、図１７（ｂ）に示すように、パッケージ基板１１に実装した接続基板４１ａ，４１ｂに中間基板１３を実装する。そして、接着シート６１ａ，６１ｂをパッケージ基板１１の上面に接着する。接着シート６１ａ，６１ｂは、半導体チップ１４ｅ，１４ｆの下面とパッケージ基板１１の上面との間の隙間における空気よりも熱伝導性が良い。従って、半導体チップ１４ｅ，１４ｆにて発生する熱が効率良くパッケージ基板１１に伝達され、空隙の場合と比べて熱放散が向上する。
また、図１８（ａ）に示すように、半導体チップ１４ａ〜１４ｆを中間基板１３に実装する。一方、図１８（ｂ）に示すように、パッケージ基板１１に接続基板４１ａ，４１ｂを実装し、パッケージ基板１１と接続基板４１ａ，４１ｂの間のアンダーフィル樹脂３１ａ，３１ｂを形成する。その後、パッケージ基板１１の上面において、接続基板４１ａ，４１ｂの間に接着シート６３を貼り付ける。そして、図１８（ｃ）に示すように、接続基板４１ａ，４１ｂに中間基板１３を実装する。このとき、中間基板１３の下面に実装された半導体チップ１４ｅ，１４ｆの下面は、接着シート６３を介してパッケージ基板１１に接着される。接着シート６３は、半導体チップ１４ｅ，１４ｆの下面とパッケージ基板１１の上面との間の隙間における空気よりも熱伝導性が良い。従って、半導体チップ１４ｅ，１４ｆにて発生する熱が効率良くパッケージ基板１１に伝達され、空隙の場合と比べて熱放散が向上する。接着シート６３は、熱伝導部材の一例である。
なお、シリコン基板である接続基板１２ａ，１２ｂを有する半導体パッケージ１０において、図１８（ｂ）に示す接着シート６３を用いて半導体チップ１４ｅ，１４ｆからパッケージ基板１１に放熱するようにしてもよい。
・第３の実施形態の放熱板５１と放熱カバー５２を、第２の実施形態に示す有機樹脂の接続基板４１ａ，４１ｂを有する半導体パッケージ４０に適用してもよい。
・上記各実施形態において、中間基板１３に実装される半導体チップの形状、数を適宜変更してもよい。
例えば、図１３に示すように、中間基板１３の上面に、１つの半導体チップ７１を実装してもよい。また、図１４に示すように、中間基板１３の上面に、４つの半導体チップ７２ａ〜７２ｄを、縦横に並べて実装してもよい。
なお、上記各形態及び図１３，図１４では、中間基板１３の下面に２つの半導体チップ１４ｅ，１４ｆを実装した例を示したが、１つ又は３つ以上の半導体チップを中間基板１３の下面に実装してもよい。
例えば、図１において、中間基板１３の下面に実装する半導体チップ１４ｅ，１４ｆの形状を、中間基板１３の上面に実装した半導体チップ１４ａ〜１４ｄの形状と同じとしてもよい。なお、図６においても同様である。
・上記各実施形態では、パッケージ基板１１に１つの中間基板１３を実装した例を示したが、複数の中間基板をパッケージ基板に実装してもよい。
・半導体チップ１４は、平面視で中間基板１３と接続基板１２ａ，１２ｂとが重複する領域に跨って設けられていてもよい。
・中間基板１３に非常に薄い基板を用いる場合、中間基板１３の接続基板１２ａ，１２ｂと接続している面以外の箇所で、半導体チップ１４又は中間基板１３の重量により撓みが生じる虞がある。中間基板１３の下面側に配置される半導体チップ１４ｅ，１４ｆの長辺側を、中間基板１３の下面において接続基板１２ａ，１２ｂが延びる方向に対して直交する方向に沿って延びるように配置することにより、中間基板１３の撓みを低減することが可能となる。例えば、図１に示すように半導体チップ１４ｅ，１４ｆを配置すると効果的である。
・中間基板１３の第１主面側に複数の半導体チップを搭載する場合、第２主面側に搭載される半導体チップは、第２の主面上であり上記第１主面側に搭載された複数の半導体チップ間の隙間に対応する位置に配置すると撓みの発生を効果的に抑制することが可能となる。
・第３の実施形態に対して、放熱板５１の一端を中間基板１３の端部からパッケージ基板１１に沿って突出させ、その突出端部を放熱カバー５２に対して熱伝導部材を介して熱的に接続するようにしてもよい。
・第３の実施形態に対して、放熱カバー５２を省略してもよい。
・第３の実施形態に対して、放熱カバー５２を複数の部材から構成するようにしてもよい。
・第３の実施形態に対して、放熱板５１を複数の放熱板により構成してもよい。
１１ パッケージ基板
１２ａ，１２ｂ 接続基板
４１ａ，４１ｂ 接続基板
１３ 中間基板
１４ａ〜１４ｆ 半導体チップ
２１ａ〜２５ バンプ
３１ａ〜３４ アンダーフィル樹脂
５１ 放熱板
５２ 放熱カバー
５３〜５６ 熱伝導部材
６１ａ，６１ｂ，６３ 接着シート
６２ アンダーフィル樹脂

Claims (9)

  1. 第１の配線基板と、
    第１主面に第１の半導体チップが実装され、第２主面に第２の半導体チップが実装された第２の配線基板と、
    前記第１の配線基板の第１主面に実装され、前記第１の配線基板の第１主面に形成されたパッドと、前記第２の配線基板の第２主面に形成されたパッドとを電気的に接続する２つの接続基板と、
    を有し、
    ２つの前記接続基板は、前記第２の配線基板の対向する一対の辺に沿って延びる矩形状に形成されてなること、
    を特徴とする半導体パッケージ。
  2. ２つの前記接続基板は、前記第２の配線基板の対向する一対の辺から外側に突出するように形成され、
    前記第２の配線基板と２つの前記接続基板と間には、アンダーフィル樹脂が充填されてなること、
    を特徴とする請求項１に記載の半導体パッケージ。
  3. 前記第２の配線基板の第１主面に複数の前記第１の半導体チップが実装され、
    前記複数の第１の半導体チップは、前記第１の配線基板の対向する一対の辺に沿って延びる長方形状に形成され、
    ２つの前記接続基板は、前記複数の第１の半導体チップが延びる方向と平行な方向に沿って延びるように形成されてなること、
    を特徴とする請求項１又は２に記載の半導体パッケージ。
  4. 前記第２の半導体チップは、複数の前記第１の半導体チップ間の間隙に対応する位置に配置されていること、
    を特徴とする請求項３に記載の半導体パッケージ。
  5. 前記第２の半導体チップは、前記第２の配線基板の対向する一対の辺と直交する方向に沿って延びる長方形状に形成されたこと
    を特徴とする請求項３に記載の半導体パッケージ。
  6. 前記第２の半導体チップと前記第１の配線基板との間に配設され、前記第２の半導体チップと熱的に接続された第１の放熱部材を有すること、
    を特徴とする請求項１〜５のうちの何れか一項に記載の半導体パッケージ。
  7. 前記第１の放熱部材は、矩形板状に形成されるとともに、前記第１の放熱部材の両端部のうちの少なくとも一方は前記第２の配線基板の端部から突出するように形成され、
    前記半導体パッケージは更に、
    前記放熱部材の突出する端部と熱的に接続された第２の放熱部材を有すること、
    を特徴とする請求項６に記載の半導体パッケージ。
  8. 前記第２の放熱部材は、前記第１配線基板に接続され、前記第１の半導体チップを覆うように形成され、
    前記第１の半導体チップは前記第２の放熱部材と熱的に接続されること、
    を特徴とする請求項７記載の半導体パッケージ。
  9. 前記第１の放熱部材は、前記第２の配線基板と前記第１の配線基板の間に配置され前記第２の配線基板に実装された半導体チップの熱を前記第１の配線基板に伝導する熱伝導部材であること、
    を特徴とする請求項６に記載の半導体パッケージ。
JP2012266524A 2012-12-05 2012-12-05 半導体パッケージ Pending JP2014112606A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2012266524A JP2014112606A (ja) 2012-12-05 2012-12-05 半導体パッケージ
US14/087,461 US20140151891A1 (en) 2012-12-05 2013-11-22 Semiconductor package

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2012266524A JP2014112606A (ja) 2012-12-05 2012-12-05 半導体パッケージ

Publications (2)

Publication Number Publication Date
JP2014112606A true JP2014112606A (ja) 2014-06-19
JP2014112606A5 JP2014112606A5 (ja) 2015-12-10

Family

ID=50824666

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012266524A Pending JP2014112606A (ja) 2012-12-05 2012-12-05 半導体パッケージ

Country Status (2)

Country Link
US (1) US20140151891A1 (ja)
JP (1) JP2014112606A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2018043129A1 (ja) * 2016-08-31 2018-03-08 株式会社村田製作所 回路モジュールおよびその製造方法

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9070653B2 (en) * 2013-01-15 2015-06-30 Freescale Semiconductor, Inc. Microelectronic assembly having a heat spreader for a plurality of die
US10141201B2 (en) * 2014-06-13 2018-11-27 Taiwan Semiconductor Manufacturing Company Integrated circuit packages and methods of forming same
US9721881B1 (en) 2016-04-29 2017-08-01 Nxp Usa, Inc. Apparatus and methods for multi-die packaging
JP7289719B2 (ja) * 2019-05-17 2023-06-12 新光電気工業株式会社 半導体装置、半導体装置アレイ
US10993325B2 (en) 2019-07-31 2021-04-27 Abb Power Electronics Inc. Interposer printed circuit boards for power modules
US11490517B2 (en) * 2019-07-31 2022-11-01 ABB Power Electronics, Inc. Interposer printed circuit boards for power modules
CN110461090B (zh) * 2019-08-05 2021-07-16 华为技术有限公司 电路组件以及电子设备
CN116133847A (zh) * 2020-08-06 2023-05-16 Ａｇｃ株式会社 层叠体的制造方法、层叠体和半导体封装的制造方法

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001210954A (ja) * 2000-01-24 2001-08-03 Ibiden Co Ltd 多層基板
JP2003060153A (ja) * 2001-07-27 2003-02-28 Nokia Corp 半導体パッケージ
US20030042587A1 (en) * 2001-08-31 2003-03-06 Tsung-Jen Lee IC packaging and manufacturing methods
US20060113653A1 (en) * 2004-12-01 2006-06-01 Sherry Xiaoqi Stack package for high density integrated circuits
JP2009252893A (ja) * 2008-04-03 2009-10-29 Elpida Memory Inc 半導体装置
JP2010283349A (ja) * 2009-06-03 2010-12-16 Honeywell Internatl Inc 熱的および電気的伝導のパッケージのふたを含む集積回路パッケージ
US20110096506A1 (en) * 2009-10-28 2011-04-28 National Chip Implementation Center National Applied Research Laboratories Multi-layer soc module structure
US20120043669A1 (en) * 2010-08-20 2012-02-23 Gamal Refai-Ahmed Stacked semiconductor chip device with thermal management circuit board
JP2012212832A (ja) * 2011-03-31 2012-11-01 Kyocer Slc Technologies Corp 複合配線基板の製造方法

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6750551B1 (en) * 1999-12-28 2004-06-15 Intel Corporation Direct BGA attachment without solder reflow
US7176506B2 (en) * 2001-08-28 2007-02-13 Tessera, Inc. High frequency chip packages with connecting elements
WO2006082620A1 (ja) * 2005-01-31 2006-08-10 Spansion Llc 積層型半導体装置及び積層型半導体装置の製造方法
US7279786B2 (en) * 2005-02-04 2007-10-09 Stats Chippac Ltd. Nested integrated circuit package on package system
KR100809691B1 (ko) * 2006-07-28 2008-03-06 삼성전자주식회사 수동 소자를 구비한 반도체 패키지 및 이것으로 구성되는반도체 메모리 모듈
US8604603B2 (en) * 2009-02-20 2013-12-10 The Hong Kong University Of Science And Technology Apparatus having thermal-enhanced and cost-effective 3D IC integration structure with through silicon via interposers
US8241955B2 (en) * 2009-06-19 2012-08-14 Stats Chippac Ltd. Integrated circuit packaging system with mountable inward and outward interconnects and method of manufacture thereof
US8263434B2 (en) * 2009-07-31 2012-09-11 Stats Chippac, Ltd. Semiconductor device and method of mounting die with TSV in cavity of substrate for electrical interconnect of Fi-PoP
US8334171B2 (en) * 2009-12-02 2012-12-18 Stats Chippac Ltd. Package system with a shielded inverted internal stacking module and method of manufacture thereof
US8310050B2 (en) * 2010-02-10 2012-11-13 Wei-Ming Chen Electronic device package and fabrication method thereof
US9385095B2 (en) * 2010-02-26 2016-07-05 Taiwan Semiconductor Manufacturing Company, Ltd. 3D semiconductor package interposer with die cavity
US8587132B2 (en) * 2012-02-21 2013-11-19 Broadcom Corporation Semiconductor package including an organic substrate and interposer having through-semiconductor vias
US10008475B2 (en) * 2012-09-27 2018-06-26 Intel Corporation Stacked-die including a die in a package substrate
US9368438B2 (en) * 2012-12-28 2016-06-14 Taiwan Semiconductor Manufacturing Company, Ltd. Package on package (PoP) bonding structures

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001210954A (ja) * 2000-01-24 2001-08-03 Ibiden Co Ltd 多層基板
JP2003060153A (ja) * 2001-07-27 2003-02-28 Nokia Corp 半導体パッケージ
US20030042587A1 (en) * 2001-08-31 2003-03-06 Tsung-Jen Lee IC packaging and manufacturing methods
US20060113653A1 (en) * 2004-12-01 2006-06-01 Sherry Xiaoqi Stack package for high density integrated circuits
JP2009252893A (ja) * 2008-04-03 2009-10-29 Elpida Memory Inc 半導体装置
JP2010283349A (ja) * 2009-06-03 2010-12-16 Honeywell Internatl Inc 熱的および電気的伝導のパッケージのふたを含む集積回路パッケージ
US20110096506A1 (en) * 2009-10-28 2011-04-28 National Chip Implementation Center National Applied Research Laboratories Multi-layer soc module structure
US20120043669A1 (en) * 2010-08-20 2012-02-23 Gamal Refai-Ahmed Stacked semiconductor chip device with thermal management circuit board
JP2012212832A (ja) * 2011-03-31 2012-11-01 Kyocer Slc Technologies Corp 複合配線基板の製造方法

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2018043129A1 (ja) * 2016-08-31 2018-03-08 株式会社村田製作所 回路モジュールおよびその製造方法
KR20190032536A (ko) * 2016-08-31 2019-03-27 가부시키가이샤 무라타 세이사쿠쇼 회로모듈 및 그 제조 방법
JPWO2018043129A1 (ja) * 2016-08-31 2019-06-24 株式会社村田製作所 回路モジュールおよびその製造方法
KR102123252B1 (ko) 2016-08-31 2020-06-16 가부시키가이샤 무라타 세이사쿠쇼 회로모듈 및 그 제조 방법
US10930573B2 (en) 2016-08-31 2021-02-23 Murata Manufacturing Co., Ltd. Circuit module and manufacturing method therefor

Also Published As

Publication number Publication date
US20140151891A1 (en) 2014-06-05

Similar Documents

Publication Publication Date Title
JP2014112606A (ja) 半導体パッケージ
US20220262691A1 (en) Semiconductor package having a stiffener ring
JP5635247B2 (ja) マルチチップモジュール
JP5733893B2 (ja) 電子部品装置
KR102005313B1 (ko) 반도체 장치
WO2010050087A1 (ja) 積層型半導体装置及びその製造方法
KR102327548B1 (ko) 반도체 패키지
WO2011121779A1 (ja) マルチチップモジュール、プリント配線基板ユニット、マルチチップモジュールの製造方法およびプリント配線基板ユニットの製造方法
KR20080014004A (ko) 인터포저 및 반도체 장치
US8811031B2 (en) Multichip module and method for manufacturing the same
US20120230001A1 (en) Electronic device, portable electronic terminal, and method of manufacturing electronic device
KR102228633B1 (ko) 모듈레이터와 크랙 억제 구조를 가진 리드프레임 기판 및 이를 이용한 플립 칩 조립체
JP2008016653A (ja) 半導体パッケージ、その製造方法、プリント基板及び電子機器
JP5357706B2 (ja) 半導体実装構造体
JP2018085495A (ja) 発光素子用基板、発光素子モジュールおよび発光装置
JP2011035352A (ja) 半導体装置
US8546187B2 (en) Electronic part and method of manufacturing the same
JP2010251427A (ja) 半導体モジュール
JP6319477B1 (ja) モジュール、モジュール製造方法、パッケージ
JP2012169330A (ja) 電子装置
KR102194720B1 (ko) 방열 구조체를 포함하는 회로기판
JP7226358B2 (ja) 電子機器
US8547705B2 (en) Semiconductor device having power supply-side and ground-side metal reinforcing members insulated from each other
JP2007059486A (ja) 半導体装置及び半導体装置製造用基板
JP2016029677A (ja) 半導体装置及びその製造方法

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20151026

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20151026

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20160912

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20160920

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20170606