Nothing Special   »   [go: up one dir, main page]

JP2013109347A - Ｆｆｓ方式液晶表示装置用アレイ基板及びその製造方法 - Google Patents

Ｆｆｓ方式液晶表示装置用アレイ基板及びその製造方法 Download PDF

Info

Publication number
JP2013109347A
JP2013109347A JP2012250783A JP2012250783A JP2013109347A JP 2013109347 A JP2013109347 A JP 2013109347A JP 2012250783 A JP2012250783 A JP 2012250783A JP 2012250783 A JP2012250783 A JP 2012250783A JP 2013109347 A JP2013109347 A JP 2013109347A
Authority
JP
Japan
Prior art keywords
thin film
liquid crystal
film transistor
crystal display
display device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2012250783A
Other languages
English (en)
Other versions
JP5589051B2 (ja
Inventor
Dong Su Shin
ドンス シン，
Seung Kyu Choi
スンギュ チェ，
Cheol Hwan Lee
チョルファン リ，
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
LG Display Co Ltd
Original Assignee
LG Display Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by LG Display Co Ltd filed Critical LG Display Co Ltd
Publication of JP2013109347A publication Critical patent/JP2013109347A/ja
Application granted granted Critical
Publication of JP5589051B2 publication Critical patent/JP5589051B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G02F1/134309—Electrodes characterised by their geometrical arrangement
    • G02F1/134363—Electrodes characterised by their geometrical arrangement for applying an electric field parallel to the substrate, i.e. in-plane switching [IPS]
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
    • H10D30/031—Manufacture or treatment of FETs having insulated gates [IGFET] of thin-film transistors [TFT]
    • H10D30/0321—Manufacture or treatment of FETs having insulated gates [IGFET] of thin-film transistors [TFT] comprising silicon, e.g. amorphous silicon or polysilicon
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/441—Interconnections, e.g. scanning lines
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/451—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs characterised by the compositions or shapes of the interlayer dielectrics
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/60—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs wherein the TFTs are in active matrices
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G02F1/134309—Electrodes characterised by their geometrical arrangement
    • G02F1/134372—Electrodes characterised by their geometrical arrangement for fringe field switching [FFS] where the common electrode is not patterned

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Geometry (AREA)
  • Liquid Crystal (AREA)
  • Thin Film Transistor (AREA)

Abstract

【課題】画素の開口領域を最大化し、画素の透過率を向上させる、ＦＦＳ方式液晶表示装置用アレイ基板及びその製造方法を提供する。
【解決手段】ゲート配線とデータ配線１１３ａとの交差地点に形成された薄膜トランジスタＴと、薄膜トランジスタＴを含む基板１０１全面に形成され、薄膜トランジスタＴを露出する開口部を備えた有機絶縁膜１１７の上部に形成された大面積の共通電極１２３ａと、開口部から薄膜トランジスタＴに接続された補助電極パターン１２３ｃと、共通電極１２３ａ及び補助電極パターン１２３ｃを含む基板１０１全面に形成され、薄膜トランジスタＴに接続された補助電極パターン１２３ｃを露出するパッシベーション膜１２７の上部に形成され、露出した補助電極パターン１２３ｃを介して薄膜トランジスタＴに電気的に接続され、共通電極１２３ａとオーバーラップする複数の画素電極１３３ａとを含む。
【選択図】図３

Description

本発明は、液晶表示装置（Liquid Crystal Display Device）に関し、特に、ＦＦＳ（Fringe Field Switching）方式液晶表示装置用アレイ基板及びその製造方法に関する。
一般に、液晶表示装置の駆動原理は、液晶の光学的異方性と分極特性を利用するものである。前記液晶は細長い構造であるので分子配列に方向性を有し、人為的に前記液晶に電場を印加することで分子配列の方向を制御することができる。
つまり、前記液晶の分子配列の方向を任意に調節して前記液晶の分子配列を変化させると、光学的異方性により前記液晶の分子配列方向に光が屈折し、画像情報が表示される。
近年、薄膜トランジスタと前記薄膜トランジスタに接続された画素電極とがマトリクス方式で配列されたアクティブマトリクス液晶表示装置（ＡＭ−ＬＣＤ（Active Matrix LCD）、以下液晶表示装置という）が、解像度及び動画表示能力に優れており、最も注目されている。
前記液晶表示装置は、共通電極が形成されたカラーフィルタ基板（すなわち、上部基板）と、画素電極が形成されたアレイ基板（すなわち、下部基板）と、上部基板と下部基板との間に充填された液晶とからなるが、このような液晶表示装置は、画素電極と共通電極が上下に印加される電場により液晶を駆動する方式であって、透過率や開口率などの特性に優れている。
しかし、上下に印加される電場による液晶駆動方式は、視野角特性に優れていないという欠点があった。よって、上記欠点を克服するために新たに提案された技術が横電界による液晶駆動方式であるが、この横電界による液晶駆動方式は、視野角特性に優れているという利点を有する。
このような横電界方式液晶表示装置は、カラーフィルタ基板とアレイ基板とが対向するように構成され、カラーフィルタ基板とアレイ基板との間に液晶層が介在している。
前記アレイ基板は、透明な絶縁基板上に定義された複数の画素毎に設けられる薄膜トランジスタ、共通電極、及び画素電極から構成される。前記共通電極と前記画素電極とは、同一基板上に平行に離隔して構成される。
また、前記カラーフィルタ基板は、透明な絶縁基板上に、ゲート配線、データ配線、及び薄膜トランジスタに対応する部分にブラックマトリクスが形成され、前記画素に対応する部分にカラーフィルタが形成される。
さらに、前記液晶層は、前記共通電極と前記画素電極の水平電界により駆動される。
通常、前記共通電極及び前記画素電極は、輝度を確保するために、透明電極で形成する。
よって、このような輝度改善効果を最大化するために提案された技術がＦＦＳ技術である。前記ＦＦＳ技術は、液晶を精密に制御することにより、色ずれ（color shift）がなく、高いコントラスト比が得られるという特徴がある。
以下、このような従来のＦＦＳ方式液晶表示装置の製造方法について図５及び図６を参照して説明する。
図５は従来のＦＦＳ方式液晶表示装置の概略平面図であり、図６は図５のII−II線断面図である。
従来のＦＦＳ方式液晶表示装置用アレイ基板は、図５及び図６に示すように、透明な絶縁基板１１上に一方向に延び、互いに平行に離隔した複数のゲート配線１３と、ゲート配線１３と交差し、その交差して形成される領域に画素領域を定義する複数のデータ配線２１と、ゲート配線１３とデータ配線２１との交差地点に設けられ、ゲート配線１３から垂直に延びたゲート電極１３ａ、ゲート絶縁膜１５、アクティブ層１７、オーミックコンタクト層１９、ソース電極２１ａ、及びドレイン電極２１ｂからなる薄膜トランジスタＴと、薄膜トランジスタＴを含む基板全面に形成された第１パッシベーション膜２７と、第１パッシベーション膜２７上に形成されて薄膜トランジスタＴに接続された大面積の画素電極２９と、画素電極２９を含む第１パッシベーション膜２７上に形成された第２パッシベーション膜３１と、第２パッシベーション膜３１上に互いに離隔して形成されて画素電極２９に対応する複数の共通電極３３とを含む。
ここで、大面積の画素電極２９は、ゲート配線１３とデータ配線２１とが交差して形成される画素領域に配置されている。
また、共通電極３３は、第２パッシベーション膜３１を介して画素電極２９とオーバーラップしている。ここで、画素電極２９及び複数の共通電極３３は、透明導電物質であるＩＴＯ（Indium Tin Oxide）で形成される。
また、画素電極２９は、第１パッシベーション膜２７の上部に形成されたドレインコンタクトホール２７ａを介してドレイン電極２１ｂに電気的に接続される。
さらに、画素電極２９及び複数の共通電極３３が形成された絶縁基板１１と貼り合わせられるカラーフィルタ基板（図示せず）上には、カラーフィルタ層（図示せず）と、前記カラーフィルタ層間に配置されて光の透過を遮断するためのブラックマトリクス（図示せず）が積層されており、前記ブラックマトリクス及び前記カラーフィルタ層の上部には、これらブラックマトリクスとカラーフィルタ層間の平坦化のために、オーバーコート層（図示せず）が形成されている。
さらに、貼り合わせられる前記カラーフィルタ基板と絶縁基板１１との間には液晶層（図示せず）が形成されている。
従来のＦＦＳ方式液晶表示装置においては、画素電極と薄膜トランジスタのドレイン電極を接続させるために、パッシベーション膜にドレインコンタクトホールを形成しなければならず、そのドレインコンタクトホールを形成する際に、ドレインコンタクトホール周辺部にディスクリネーション領域が発生することにより、光漏れが発生する。
従って、ドレインコンタクトホール周辺部のディスクリネーション領域により発生する光漏れを防止するために、前記ドレインコンタクトホール周辺部の全てをブラックマトリクスにより遮蔽しなければならないので、その分、画素の開口領域、すなわち透過領域の面積が減少することにより、画素の透過率が減少する。特に、ドレインコンタクトホール周辺部のディスクリネーション領域により発生する光漏れを防止するために、貼り合わせマージンを考慮してブラックマトリクスにより遮蔽しなければならないので、その分、画素の透過領域の面積が減少することにより、画素の透過率が減少する。
一方、ドレインコンタクトホールがなく、かつ共通電極が最上部に配置される構造においては、データ配線と画素電極間の干渉によるクロストークや横線の問題が生じる。
つまり、共通電極が最上部に配置される構造は、データ配線と画素電極が隣接している構造であるので、データ配線と画素電極間に強い干渉が発生するという問題があった。
本発明は、このような問題を解決するためになされたものであり、本発明の目的は、ドレイン電極と画素電極を接続させるためのドレインコンタクトホールを形成するのではなく、画素電極が最上部に配置される構造を適用することにより、画素の開口領域を最大化し、画素の透過率を向上させる、ＦＦＳ方式液晶表示装置用アレイ基板及びその製造方法を提供することにある。
上記目的を達成するための本発明によるＦＦＳ方式液晶表示装置用アレイ基板は、基板の一面に一方向に形成されたゲート配線と、前記ゲート配線と交差して画素領域を定義するデータ配線と、前記ゲート配線と前記データ配線との交差地点に形成された薄膜トランジスタと、前記薄膜トランジスタを含む基板全面に形成され、前記薄膜トランジスタを露出する開口部を備えた有機絶縁膜と、前記有機絶縁膜の上部に形成された大面積の共通電極と、前記有機絶縁膜の上部に形成され、前記開口部から前記薄膜トランジスタに接続された補助電極パターンと、前記共通電極及び前記補助電極パターンを含む基板全面に形成され、前記薄膜トランジスタに接続された補助電極パターンを露出するパッシベーション膜と、前記パッシベーション膜の上部に形成され、前記露出した補助電極パターンを介して前記薄膜トランジスタに電気的に接続され、前記共通電極とオーバーラップする複数の画素電極とを含むことを特徴とする。
上記目的を達成するための本発明によるＦＦＳ方式液晶表示装置用アレイ基板の製造方法は、基板の一面に一方向にゲート配線を形成する段階と、前記ゲート配線と交差して画素領域を定義するデータ配線を形成する段階と、前記ゲート配線と前記データ配線との交差地点に薄膜トランジスタを形成する段階と、前記薄膜トランジスタを含む基板全面に前記薄膜トランジスタを露出する開口部を備えた有機絶縁膜を形成する段階と、前記有機絶縁膜の上部に、大面積の共通電極、及び前記開口部から前記薄膜トランジスタに接続される補助電極パターンを形成する段階と、前記共通電極及び前記補助電極パターンを含む基板全面に前記薄膜トランジスタに接続された補助電極パターンを露出するパッシベーション膜を形成する段階と、前記パッシベーション膜の上部に、前記露出した補助電極パターンを介して前記薄膜トランジスタに電気的に接続され、前記共通電極とオーバーラップする複数の画素電極を形成する段階とを含むことを特徴とする。
本発明によるＦＦＳ方式液晶表示装置用アレイ基板及びその製造方法によれば、従来のドレイン電極と画素電極を電気的に接続させるために形成していたドレインコンタクトホールを省略し、有機絶縁膜に薄膜トランジスタの上部を露出する開口部を形成し、その露出した薄膜トランジスタと画素電極を電気的に直接接続させることにより、従来のドレインコンタクトホールを形成するために使用されていた面積が開口領域として使用されるので、透過率が従来より改善される。
また、本発明によるＦＦＳ方式液晶表示装置用アレイ基板及びその製造方法によれば、薄膜トランジスタの上部に設けられた開口部内にドレイン電極と画素電極が電気的に接続されるコンタクトホールを形成することにより、コンタクトホールの面積が減少するので、その分開口率が上昇する。
従って、画素電極が最上部に配置される構造であるため、データ配線と画素電極間のキャパシタンスによるクロストーク及び横線を低減することができる。
さらに、本発明によるＦＦＳ方式液晶表示装置用アレイ基板及びその製造方法によれば、ソース電極及びドレイン電極形成領域に該当する導電層部分、並びにデータ配線の下方の不純物を含む非晶質シリコン層（ｎ＋又はｐ＋）及び非晶質シリコン層（ａ−Ｓｉ：Ｈ）が同時にパターニングされるため、アクティブテール（active tail）が発生する恐れがなくなる。
本発明によるＦＦＳ方式液晶表示装置の概略平面図である。 本発明によるＦＦＳ方式液晶表示装置の薄膜トランジスタ部分の拡大平面図である。 図１のＶ−Ｖ線断面図である。 本発明によるＦＦＳ方式液晶表示装置用アレイ基板の製造工程を示す断面図である。 図４Ａに続く工程を示す図である。 図４Ｂに続く工程を示す図である。 図４Ｃに続く工程を示す図である。 図４Ｄに続く工程を示す図である。 図４Ｅに続く工程を示す図である。 図４Ｆに続く工程を示す図である。 図４Ｇに続く工程を示す図である。 図４Ｈに続く工程を示す図である。 図４Ｉに続く工程を示す図である。 図４Ｊに続く工程を示す図である。 図４Ｋに続く工程を示す図である。 図４Ｌに続く工程を示す図である。 図４Ｍに続く工程を示す図である。 図４Ｎに続く工程を示す図である。 図４Ｏに続く工程を示す図である。 図４Ｐに続く工程を示す図である。 従来のＦＦＳ方式液晶表示装置の概略平面図である。 図５のII−II線断面図である。
以下、本発明の好ましい実施の形態によるＦＦＳ方式液晶表示装置用アレイ基板及びその製造方法について添付図面を参照して詳細に説明する。
図１は本発明によるＦＦＳ方式液晶表示装置の概略平面図であり、図２は本発明によるＦＦＳ方式液晶表示装置の薄膜トランジスタ部分の拡大平面図であり、図３は図１のＶ−Ｖ線断面図である。
本発明によるＦＦＳ方式液晶表示装置は、図１〜図３に示すように、透明な絶縁基板１０１の一面に一方向に形成されたゲート配線１０３と、ゲート配線１０３から離隔して配置された共通配線１０３ｂと、ゲート配線１０３と交差して画素領域を定義するデータ配線１１３ａと、ゲート配線１０３とデータ配線１１３ａとの交差地点に形成された薄膜トランジスタＴと、薄膜トランジスタＴを含む基板全面に形成され、薄膜トランジスタＴを露出する開口部１２１を備えた有機絶縁膜１１７と、有機絶縁膜１１７の上部に形成された大面積の共通電極１２３ａと、開口部１２１から薄膜トランジスタＴに接続された補助電極パターン１２３ｃと、共通電極１２３ａ及び補助電極パターン１２３ｃを含む基板全面に形成され、薄膜トランジスタＴに接続された補助電極パターン１２３ｃを露出するパッシベーション膜１２７と、パッシベーション膜１２７の上部に形成され、露出した補助電極パターン１２３ｃを介して薄膜トランジスタＴに電気的に接続され、共通電極１２３ａとオーバーラップする複数の画素電極１３３ａとを含む。
共通電極１２３ａは、ゲート配線１０３とデータ配線１１３ａとが交差して形成される画素領域の全面に配置されており、共通電極１２３ａの上方には、パッシベーション膜１２７を介して互いに離隔するように複数の透明な棒状の画素電極１３３ａが配置されている。ここで、共通電極１２３ａは、画素電極１３３ａの形成時に形成された共通接続パターン１３３ｂを介して、ゲート配線１０３と平行に配置された共通配線１０３ｂに電気的に接続されている。
また、図３に示すように、画素電極１３３ａは、別途のドレインコンタクトホールを介することなく、薄膜トランジスタＴの上方に位置する開口部１２１から、ドレイン電極１１３ｃに直接接続された補助電極パターン１２３ｃに接続される。ここで、開口部１２１は、薄膜トランジスタＴを構成するソース電極１１３ｂ及びドレイン電極１１３ｃを露出するように形成される。
また、ゲート配線１０３とデータ配線１１３ａとが交差して形成される画素領域を除く領域に対応する上部基板（カラーフィルタ基板）１４１上には、光を遮断するブラックマトリクス１４３が形成されており、ブラックマトリクス１４３間には、赤色（Ｒ）カラーフィルタ層（図示せず）、緑色（Ｇ）カラーフィルタ層（図示せず）、及び青色（Ｂ）カラーフィルタ層（図示せず）を含むカラーフィルタ層１４５が形成されている。ここで、カラーフィルタ層１４５は、上部基板１４１上に形成するのではなく絶縁基板１０１上に形成するＣＯＴ（Color filter On TFT）構造を適用してもよい。すなわち、カラーフィルタ層１４５は、絶縁基板１０１においてゲート配線１０３とデータ配線１１３ａとが交差して形成される画素領域に形成してもよい。
さらに、液晶表示装置の所定のセルギャップを維持するために、カラーフィルタ層１４５の上部には、柱状スペーサ（column spacer）１４７が形成されている。ここで、柱状スペーサ１４７は、絶縁基板１０１の上部に形成されてもよい。
従って、本発明においては、図３に示すように、従来形成していたドレインコンタクトホールが除去され、そのドレインコンタクトホールが除去された領域の面積が開口領域として使用されることにより、その分画素の透過率が改善される。
さらに、絶縁基板１０１と上部基板１４１との間に液晶層１５１が形成されることにより、本発明によるＦＦＳ方式液晶表示装置が構成される。
上記構成により、複数の共通電極１２３ａは、液晶を駆動するための基準電圧、すなわち共通電圧を各画素に供給する。
複数の共通電極１２３ａは、各画素領域でパッシベーション膜１２７を介して大面積の画素電極１３３ａと重なり、フリンジフィールドを形成する。
よって、薄膜トランジスタＴを介して画素電極１３３ａにデータ信号が供給されると、共通電圧が供給された共通電極１２３ａがフリンジフィールドを形成し、絶縁基板１０１と上部基板１４１との間に水平方向に配列された液晶分子が誘電異方性により回転し、液晶分子の回転の程度に応じて画素領域を透過する光透過率が変化することにより、階調が実現される。
従って、本発明によるＦＦＳ方式液晶表示装置用アレイ基板によれば、従来のドレイン電極と画素電極を電気的に接続させるために形成していたドレインコンタクトホールを省略し、有機絶縁膜に薄膜トランジスタの上部を露出する開口部を形成し、その露出した薄膜トランジスタと画素電極を電気的に直接接続させることにより、従来のドレインコンタクトホールを形成するために使用されていた面積が開口領域として使用されるので、透過率が従来より改善される。
また、本発明によるＦＦＳ方式液晶表示装置用アレイ基板は、画素電極が最上部に配置される構造であるため、データ配線と画素電極間のキャパシタンスによるクロストーク及び横線を低減することができる。
さらに、本発明によるＦＦＳ方式液晶表示装置用アレイ基板によれば、ソース電極及びドレイン電極形成領域に該当する導電層部分、並びにデータ配線の下方の不純物を含む非晶質シリコン層（ｎ＋又はｐ＋）及び非晶質シリコン層（ａ−Ｓｉ：Ｈ）が同時にパターニングされるため、アクティブテールが発生する恐れがなくなる。
一方、上記構成からなる本発明によるＦＦＳ方式液晶表示装置用アレイ基板の製造方法について図４Ａ〜図４Ｑを参照して説明する。
図４Ａ〜図４Ｑは本発明によるＦＦＳ方式液晶表示装置用アレイ基板の製造工程を示す断面図である。
まず、図４Ａに示すように、透明な絶縁基板１０１上にスイッチングの役割を果たす複数の画素領域を定義し、絶縁基板１０１上に第１導電金属層１０２をスパッタリング法で蒸着する。ここで、第１導電金属層１０２を形成するターゲット物質としては、アルミニウム（Ａｌ）、タングステン（Ｗ）、銅（Ｃｕ）、モリブデン（Ｍｏ）、クロム（Ｃｒ）、チタン（Ｔｉ）、モリブデンタングステン（ＭｏＷ）、モリブデンチタン（ＭｏＴｉ）、銅／モリブデンチタン（Ｃｕ／ＭｏＴｉ）を含む導電性金属群から選択される少なくとも１つを使用する。また、第１導電金属層１０２は、前記導電性金属群から選択される２つ以上の導電性金属からなる積層構造にしてもよい。
次に、第１導電金属層１０２の上部に透過率の高いフォトレジストを塗布し、第１感光膜１０５を形成する。
次に、図４Ｂに示すように、露光マスク（図示せず）を用いるフォトリソグラフィ法により、第１感光膜１０５に露光工程を行い、その後現像工程で第１感光膜１０５を選択的に除去し、第１感光膜パターン１０５ａを形成する。
次に、図４Ｃに示すように、第１感光膜パターン１０５ａを遮断膜として第１導電金属層１０２を選択的にエッチングし、ゲート配線１０３（図１参照）、ゲート配線１０３から延びたゲート電極１０３ａ、及びゲート配線１０３から離隔して平行に配置される共通配線１０３ｂを同時に形成する。
次に、第１感光膜パターン１０５ａを除去し、その後ゲート配線１０３、ゲート電極１０３ａ、及び共通配線１０３ｂを含む基板全面に窒化シリコン（ＳｉＮｘ）又はシリコン酸化膜（ＳｉＯ２）からなるゲート絶縁膜１０７を形成する。
次に、図４Ｄに示すように、ゲート絶縁膜１０７上に非晶質シリコン層（ａ−Ｓｉ：Ｈ）１０９及び不純物を含む非晶質シリコン層（ｎ＋又はｐ＋）１１１を順次積層する。ここで、非晶質シリコン層（ａ−Ｓｉ：Ｈ）１０９及び不純物を含む非晶質シリコン層（ｎ＋又はｐ＋）１１１は、化学気相蒸着（Chemical Vapor Deposition; CVD）法で蒸着する。また、ゲート絶縁膜１０７上には、非晶質シリコン層（ａ−Ｓｉ：Ｈ）１０９の代わりに、ＩＧＺＯなどの酸化物系半導体材料を蒸着してもよい。
次に、不純物を含む非晶質シリコン層（ｎ＋又はｐ＋）１１１を含む基板全面に第２導電金属層１１３をスパッタリング法で蒸着する。ここで、第２導電金属層１１３を形成するターゲット物質としては、アルミニウム（Ａｌ）、タングステン（Ｗ）、銅（Ｃｕ）、モリブデン（Ｍｏ）、クロム（Ｃｒ）、チタン（Ｔｉ）、モリブデンタングステン（ＭｏＷ）、モリブデンチタン（ＭｏＴｉ）、銅／モリブデンチタン（Ｃｕ／ＭｏＴｉ）を含む導電性金属群から選択される少なくとも１つを使用する。
次に、第２導電金属層１１３の上部に透過率の高いフォトレジストを塗布し、第２感光膜（図示せず）を形成する。
次に、露光マスク（図示せず）を用いるフォトリソグラフィ法により、前記第２感光膜に露光工程を行い、その後現像工程で前記第２感光膜を選択的に除去し、第２感光膜パターン１１５を形成する。
次に、図４Ｅに示すように、第２感光膜パターン１１５をエッチングマスクとして第２導電金属層１１３を選択的にエッチングし、ゲート配線１０３と垂直に交差するデータ配線１１３ａと共に、ソース電極及びドレイン電極形成領域（図示せず）を定義する。
次いで、エッチング工程で、前記ソース電極及びドレイン電極形成領域に該当する第２導電金属層１１３部分、並びにデータ配線１１３ａの下方の不純物を含む非晶質シリコン層（ｎ＋又はｐ＋）１１１及び非晶質シリコン層（ａ−Ｓｉ：Ｈ）１０９を順次エッチングし、オーミックコンタクト層１１１ａ及びアクティブ層１０９ａを形成する。ここで、前記ソース電極及びドレイン電極形成領域に該当する第２導電金属層１１３部分、並びにデータ配線１１３ａの下方の不純物を含む非晶質シリコン層（ｎ＋又はｐ＋）１１１及び非晶質シリコン層（ａ−Ｓｉ：Ｈ）１０９が同時にパターニングされるため、アクティブテールが発生する恐れがなくなる。
次に、図４Ｅに示すように、アクティブ層１０９ａ、オーミックコンタクト層１１１ａ、前記ソース電極及びドレイン電極形成領域に該当する第２導電金属層１１３、及びデータ配線１１３ａを含む基板全面に第１パッシベーション膜１１６及び有機絶縁膜１１７を順次蒸着する。ここで、第１パッシベーション膜１１６としては、窒化シリコン（ＳｉＮｘ）又はシリコン酸化膜（ＳｉＯ２）からなる無機絶縁物質を使用する。また、有機絶縁膜１１７としては、感光性を有するフォトアクリル物質又はその他の感光性有機絶縁物質を使用する。なお、前記フォトアクリルは、感光性を有するため、露光工程を行う際に、フォトレジストを形成することなく露光工程を行うことができる。ここで、有機絶縁膜１１７の代わりに無機絶縁膜を蒸着してもよい。
次に、図４Ｆに示すように、露光マスク（図示せず）を用いるフォトリソグラフィ法により、有機絶縁膜１１７に露光工程を行い、その後現像工程で有機絶縁膜１１７を選択的に除去し、前記ソース電極及びドレイン電極形成領域に該当する第２導電金属層１１３の上部、並びに共通配線１０３ｂの上部を露出する有機絶縁膜パターン１１７ａを形成する。
次に、図４Ｇに示すように、有機絶縁膜パターン１１７ａをエッチングマスクとして、前記ソース電極及びドレイン電極形成領域に該当する第２導電金属層１１３の上部、並びに共通配線１０３ｂの上部に配置された第１パッシベーション膜１１６部分を選択的にエッチングし、第１開口部１２１ａ及び第２開口部１２１ｂを形成する。ここで、第１開口部１２１ａからは、薄膜トランジスタＴ形成部分、すなわちソース電極及びドレイン電極形成領域が外部に露出する。また、第２開口部１２１ｂからは、共通配線１０３ｂが外部に露出する。
次に、図４Ｈに示すように、第１開口部１２１ａ及び第２開口部１２１ｂを含む有機絶縁膜１１７の上部に透明導電物質をスパッタリング法で蒸着し、第１透明導電物質層１２３を形成する。ここで、前記透明導電物質としては、ＩＴＯ（Indium Tin Oxide）やＩＺＯ（Indium Zinc Oxide）を含む透明な導電物質群のいずれか１つの組成物ターゲットを使用する。また、第１透明導電物質層１２３は、前記ソース電極及びドレイン電極形成領域に該当する第２導電金属層１１３の表面に直接接触する。
次に、第１透明導電物質層１２３の上部に透過率の高いフォトレジストを塗布し、第３感光膜１２５を形成する。
次に、図４Ｉに示すように、露光マスク（図示せず）を用いるフォトリソグラフィ法により、第３感光膜１２５に露光工程を行い、その後現像工程で第３感光膜１２５を選択的に除去し、第３感光膜パターン１２５ａを形成する。このとき、薄膜トランジスタＴのチャネル領域上部の第１透明導電物質層１２３の上面が外部に露出する。
次に、図４Ｊに示すように、第３感光膜パターン１２５ａをエッチングマスクとして、露出した第１透明導電物質層１２３とその下方に位置する第２導電金属層１１３及びオーミックコンタクト層１１１ａを順次エッチングし、大面積の共通電極１２３ａ、ダミーパターン１２３ｂ、及び補助電極パターン１２３ｃを形成すると共に、互いに離隔したソース電極１１３ｂ及びドレイン電極１１３ｃを形成する。このとき、オーミックコンタクト層１１１ａもエッチングされて離隔した状態となるので、その下方に位置するアクティブ層１０９ａのチャネル領域（図示せず）が外部に露出する。また、補助電極パターン１２３ｃはドレイン電極１１３ｃに直接接続された状態となり、ダミーパターン１２３ｂはソース電極１１３ｂに直接接続された状態となる。ここで、ダミーパターン１２３ｂは、単にソース電極１１３ｂにのみ接続された状態であるので、別途エッチングする必要はない。
次に、図４Ｋに示すように、第３感光膜パターン１２５ａを除去し、その後基板全面に無機絶縁物質又は有機絶縁物質を蒸着し、第２パッシベーション膜１２７を形成し、次いで、第２パッシベーション膜１２７の上部に透過率の高いフォトレジストを塗布し、第４感光膜１２９を形成する。
次に、図４Ｌに示すように、露光マスク（図示せず）を用いるフォトリソグラフィ法により露光及び現像工程を行って第４感光膜１２９を除去し、第４感光膜パターン１２９ａを形成する。
次に、図４Ｍに示すように、第４感光膜パターン１２９ａをエッチングマスクとして、第２パッシベーション膜１２７を選択的にエッチングし、補助電極パターン１２３ｃ、共通電極１２３ａ、及び共通配線１０３ｂをそれぞれ露出する画素電極コンタクトホール１３１ａ、共通電極コンタクトホール１３１ｂ、及び共通配線コンタクトホール１３１ｃを同時に形成する。
次に、図４Ｎに示すように、第４感光膜パターン１２９ａを除去し、その後画素電極コンタクトホール１３１ａ、共通電極コンタクトホール１３１ｂ、及び共通配線コンタクトホール１３１ｃを含む第２パッシベーション膜１２７の上部に透明導電物質をスパッタリング法で蒸着し、第２透明導電物質層１３３を形成する。ここで、前記透明導電物質としては、ＩＴＯやＩＺＯを含む透明な導電物質群のいずれか１つの組成物ターゲットを使用する。
次に、第２透明導電物質層１３３の上部に透過率の高いフォトレジストを塗布し、第５感光膜１３５を形成する。
次に、図４Ｏに示すように、露光マスク（図示せず）を用いるフォトリソグラフィ法により、第５感光膜１３５に露光工程を行い、その後現像工程で第５感光膜１３５を選択的に除去し、第５感光膜パターン１３５ａを形成する。
次に、図４Ｐに示すように、第５感光膜パターン１３５ａをエッチングマスクとして、第２透明導電物質層１３３を選択的にエッチングし、補助電極パターン１２３ｃに接続されて互いに離隔した複数の画素電極１３３ａ、並びに共通電極コンタクトホール１３１ｂ及び共通配線コンタクトホール１３１ｃを介して共通電極１２３ａと共通配線１０３ｂとを電気的に接続する共通接続パターン１３３ｂを同時に形成する。ここで、画素電極１３３ａは、補助電極パターン１２３ｃに接続されることにより、ドレイン電極１１３ｃとも電気的に接続される。
次に、図示していないが、残っている第５感光膜パターン１３５ａを除去し、その後基板全面に配向膜（図示せず）を形成する工程をさらに行うことにより、本発明によるＦＦＳ方式液晶表示装置用アレイ基板の製造工程を完了する。
そして、図４Ｑに示すように、ゲート配線１０３とデータ配線１１３ａとが交差して形成される画素領域を除く領域に対応する上部基板１４１上に、光を遮断するブラックマトリクス１４３を形成する。
次に、ブラックマトリクス１４３間に、赤色（Ｒ）カラーフィルタ層（図示せず）、緑色（Ｇ）カラーフィルタ層（図示せず）、及び青色（Ｂ）カラーフィルタ層（図示せず）を含むカラーフィルタ層１４５を形成する。ここで、カラーフィルタ層１４５は、上部基板１４１上に形成するのではなく絶縁基板１０１上に形成するＣＯＴ（Color filter On TFT）構造を適用してもよい。すなわち、カラーフィルタ層１４５は、第１パッシベーション膜１１６を形成する前の段階において、絶縁基板１０１においてゲート配線１０３とデータ配線１１３ａとが交差して形成される画素領域に形成してもよい。
次に、液晶表示装置の所定のセルギャップを維持するために、カラーフィルタ層１４５の上部に、柱状スペーサ１４７を形成する。ここで、柱状スペーサ１４７は、絶縁基板１０１の上部に形成してもよい。
従って、本発明においては、従来形成していたドレインコンタクトホールが除去され、そのドレインコンタクトホールが除去された領域の面積が開口領域として使用されることにより、その分画素の透過率が改善される。
次に、上部基板１４１の全面に配向膜（図示せず）を形成する工程をさらに行うことにより、カラーフィルタ基板の製造工程を完了する。
その後、絶縁基板１０１と上部基板１４１との間に液晶層１５１を形成することにより、本発明によるＦＦＳ方式液晶表示装置の製造工程を完了する。
前述したように、本発明によるＦＦＳ方式液晶表示装置用アレイ基板及びその製造方法によれば、従来のドレイン電極と画素電極を電気的に接続させるために形成していたドレインコンタクトホールを省略し、有機絶縁膜に薄膜トランジスタの上部を露出する開口部を形成し、その露出した薄膜トランジスタと画素電極を電気的に直接接続させることにより、従来のドレインコンタクトホールを形成するために使用されていた面積が開口領域として使用されるので、透過率が従来より改善される。
また、本発明によるＦＦＳ方式液晶表示装置用アレイ基板及びその製造方法によれば、薄膜トランジスタの上部に設けられた開口部内にドレイン電極と画素電極が電気的に接続されるコンタクトホールを形成することにより、コンタクトホールの面積が減少するので、その分開口率が上昇する。
従って、画素電極が最上部に配置される構造であるため、データ配線と画素電極間のキャパシタンスによるクロストーク及び横線を低減することができる。
さらに、本発明によるＦＦＳ方式液晶表示装置用アレイ基板及びその製造方法によれば、ソース電極及びドレイン電極形成領域に該当する導電層部分、並びにデータ配線の下方の不純物を含む非晶質シリコン層（ｎ＋又はｐ＋）及び非晶質シリコン層（ａ−Ｓｉ：Ｈ）が同時にパターニングされるため、アクティブテールが発生する恐れがなくなる。
以上、本発明の好ましい実施の形態について詳細に説明したが、当該技術分野における通常の知識を有する者であればこれから様々な変形及び均等な実施の形態が可能であることを理解するであろう。
よって、本発明の権利範囲はこれに限定されるものではなく、特許請求の範囲で定義される本発明の基本概念を用いた当業者の様々な変形や改良形態も本発明に含まれる。
１０１ 絶縁基板
１０３ ゲート配線
１０３ａ ゲート電極
１０７ ゲート絶縁膜
１０９ａ アクティブ層
１１１ａ オーミックコンタクト層
１１３ａ データ配線
１１３ｂ ソース電極
１１３ｃ ドレイン電極
１１７ 有機絶縁膜
１２１ 開口部
１２３ａ 共通電極
１２３ｂ ダミーパターン
１２３ｃ 補助電極パターン
１１６ 第１パッシベーション膜
１２７ 第２パッシベーション膜
１３１ａ 画素電極コンタクトホール
１３１ｂ 共通電極コンタクトホール
１３１ｃ 共通配線コンタクトホール
１３３ａ 画素電極
１３３ｂ 共通接続パターン
１４１ 上部基板
１４３ ブラックマトリクス
１４５ カラーフィルタ層
１４７ 柱状スペーサ
１５１ 液晶層

Claims (12)

  1. 基板の一面に一方向に形成されたゲート配線と、
    前記ゲート配線と交差して画素領域を定義するデータ配線と、
    前記ゲート配線と前記データ配線との交差地点に形成された薄膜トランジスタと、
    前記薄膜トランジスタを含む基板全面に形成され、前記薄膜トランジスタを露出する開口部を備えた有機絶縁膜と、
    前記有機絶縁膜の上部に形成された大面積の共通電極と、
    前記有機絶縁膜の上部に形成され、前記開口部から前記薄膜トランジスタに接続された補助電極パターンと、
    前記共通電極及び前記補助電極パターンを含む基板全面に形成され、前記薄膜トランジスタに接続された補助電極パターンを露出するパッシベーション膜と、
    前記パッシベーション膜の上部に形成され、前記露出した補助電極パターンを介して前記薄膜トランジスタに電気的に接続され、前記共通電極とオーバーラップする複数の画素電極と
    を含むことを特徴とする液晶表示装置用アレイ基板。
  2. 前記開口部は、前記有機絶縁膜内に形成され、前記薄膜トランジスタの上部にオーバーラップしていることを特徴とする請求項１に記載の液晶表示装置用アレイ基板。
  3. 前記画素電極は、前記補助電極パターン及び前記ドレイン電極に電気的に接続されていることを特徴とする請求項１に記載の液晶表示装置用アレイ基板。
  4. 前記基板に前記ゲート配線と平行に配置された共通配線をさらに含むことを特徴とする請求項１に記載の液晶表示装置用アレイ基板。
  5. 前記パッシベーション膜の上部に形成され、前記共通配線と前記共通電極とを接続する共通接続パターンをさらに含むことを特徴とする請求項４に記載の液晶表示装置用アレイ基板。
  6. 前記ゲート配線と前記データ配線とが交差して形成される画素領域に形成されたカラーフィルタ層をさらに含むことを特徴とする請求項１に記載の液晶表示装置用アレイ基板。
  7. 基板の一面に一方向にゲート配線を形成する段階と、
    前記ゲート配線と交差して画素領域を定義するデータ配線を形成する段階と、
    前記ゲート配線と前記データ配線との交差地点に薄膜トランジスタを形成する段階と、
    前記薄膜トランジスタを含む基板全面に前記薄膜トランジスタを露出する開口部を備えた有機絶縁膜を形成する段階と、
    前記有機絶縁膜の上部に、大面積の共通電極、及び前記開口部から前記薄膜トランジスタに接続される補助電極パターンを形成する段階と、
    前記共通電極及び前記補助電極パターンを含む基板全面に前記薄膜トランジスタに接続された補助電極パターンを露出するパッシベーション膜を形成する段階と、
    前記パッシベーション膜の上部に、前記露出した補助電極パターンを介して前記薄膜トランジスタに電気的に接続され、前記共通電極とオーバーラップする複数の画素電極を形成する段階と
    を含むことを特徴とする液晶表示装置用アレイ基板の製造方法。
  8. 前記開口部は、前記有機絶縁膜内に形成され、前記薄膜トランジスタの上部にオーバーラップしていることを特徴とする請求項７に記載の液晶表示装置用アレイ基板の製造方法。
  9. 前記画素電極は、前記補助電極パターン及び前記ドレイン電極に電気的に接続されていることを特徴とする請求項７に記載の液晶表示装置用アレイ基板の製造方法。
  10. 前記ゲート配線を形成する際に、前記ゲート配線と平行に共通配線を形成することを特徴とする請求項７に記載の液晶表示装置用アレイ基板の製造方法。
  11. 前記画素電極を形成する際に、前記パッシベーション膜の上部に前記共通配線と前記共通電極とを接続する共通接続パターンを形成することを特徴とする請求項１０に記載の液晶表示装置用アレイ基板の製造方法。
  12. 前記ゲート配線と前記データ配線とが交差して形成される画素領域にカラーフィルタ層を形成する段階をさらに含むことを特徴とする請求項７に記載の液晶表示装置用アレイ基板の製造方法。
JP2012250783A 2011-11-17 2012-11-15 Ｆｆｓ方式液晶表示装置用アレイ基板及びその製造方法 Active JP5589051B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020110120367A KR101905757B1 (ko) 2011-11-17 2011-11-17 에프에프에스 방식 액정표시장치용 어레이기판 및 그 제조방법
KR10-2011-0120367 2011-11-17

Publications (2)

Publication Number Publication Date
JP2013109347A true JP2013109347A (ja) 2013-06-06
JP5589051B2 JP5589051B2 (ja) 2014-09-10

Family

ID=48425944

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012250783A Active JP5589051B2 (ja) 2011-11-17 2012-11-15 Ｆｆｓ方式液晶表示装置用アレイ基板及びその製造方法

Country Status (5)

Country Link
US (2) US8852975B2 (ja)
JP (1) JP5589051B2 (ja)
KR (1) KR101905757B1 (ja)
CN (1) CN103123429B (ja)
TW (1) TWI579624B (ja)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015014790A (ja) * 2013-07-03 2015-01-22 三星ディスプレイ株式會社Ｓａｍｓｕｎｇ Ｄｉｓｐｌａｙ Ｃｏ．，Ｌｔｄ． 液晶表示装置
JP2015099201A (ja) * 2013-11-18 2015-05-28 株式会社ジャパンディスプレイ 液晶表示装置
JP2015099287A (ja) * 2013-11-20 2015-05-28 三菱電機株式会社 液晶表示パネルおよび液晶表示パネルの製造方法
JP2020008887A (ja) * 2019-10-21 2020-01-16 株式会社ジャパンディスプレイ 液晶表示装置
US10797086B2 (en) 2017-12-04 2020-10-06 Mitsubishi Electric Corporation Liquid crystal display panel and method of manufacturing the same
US11927860B2 (en) 2021-04-23 2024-03-12 Sharp Display Technology Corporation Active matrix substrate, method for manufacturing active matrix substrate, and liquid crystal display device with touch sensor using active matrix substrate
US12125856B2 (en) 2022-04-28 2024-10-22 Sharp Display Technology Corporation Active matrix substrate and liquid crystal display device

Families Citing this family (36)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103325732B (zh) * 2013-06-28 2016-03-30 京东方科技集团股份有限公司 一种coa基板及其制造方法、显示装置
CN103345092B (zh) * 2013-07-08 2017-03-29 合肥京东方光电科技有限公司 阵列基板及其制作方法、显示装置
CN103346160B (zh) * 2013-07-10 2016-04-06 京东方科技集团股份有限公司 阵列基板及其制作方法、显示装置
KR102162755B1 (ko) * 2013-11-18 2020-10-07 엘지디스플레이 주식회사 고 투과율을 갖는 고 해상도 액정표시장치용 박막 트랜지스터 기판 및 그 제조 방법
KR102068770B1 (ko) * 2013-11-29 2020-02-11 엘지디스플레이 주식회사 프린지필드 스위칭모드 어레이기판 및 그 제조방법
CN103928475A (zh) * 2014-04-10 2014-07-16 昆山龙腾光电有限公司 Tft阵列基板、显示面板及其制作方法
TWI553881B (zh) * 2014-06-06 2016-10-11 群創光電股份有限公司 薄膜電晶體基板
CN104133313A (zh) * 2014-06-18 2014-11-05 京东方科技集团股份有限公司 阵列基板及其制备方法、液晶显示装置
KR102169034B1 (ko) 2014-07-25 2020-10-23 엘지디스플레이 주식회사 표시장치 및 그 제조방법
KR102224457B1 (ko) * 2014-08-06 2021-03-09 엘지디스플레이 주식회사 표시장치와 그 제조 방법
KR101565818B1 (ko) * 2014-09-11 2015-11-06 엘지디스플레이 주식회사 액정표시장치
TWI552321B (zh) 2014-09-30 2016-10-01 群創光電股份有限公司 顯示面板及顯示裝置
CN104319261B (zh) 2014-10-22 2018-03-16 合肥京东方光电科技有限公司 一种阵列基板的制备方法、阵列基板和显示装置
CN104465510A (zh) * 2014-12-11 2015-03-25 京东方科技集团股份有限公司 一种阵列基板及其制作方法和显示面板
KR102221212B1 (ko) * 2014-12-31 2021-03-02 엘지디스플레이 주식회사 어레이 기판 및 그 제조 방법
CN104749845A (zh) * 2015-04-17 2015-07-01 合肥京东方光电科技有限公司 一种阵列基板及其制作方法、显示装置
KR102356342B1 (ko) * 2015-06-08 2022-01-27 삼성디스플레이 주식회사 액정 표시 장치 및 그의 제조 방법
KR102390430B1 (ko) * 2015-07-03 2022-04-25 삼성디스플레이 주식회사 액정 표시 장치 및 그의 제조 방법
CN105140244B (zh) * 2015-09-25 2018-11-06 武汉华星光电技术有限公司 阵列基板及其制造方法、显示装置
TWI595298B (zh) 2015-12-14 2017-08-11 群創光電股份有限公司 顯示面板
KR102148491B1 (ko) 2015-12-14 2020-08-26 엘지디스플레이 주식회사 박막트랜지스터 기판
CN106873267B (zh) * 2015-12-14 2021-02-19 群创光电股份有限公司 显示面板
KR102454383B1 (ko) * 2015-12-28 2022-10-17 엘지디스플레이 주식회사 프린지 필드 스위칭 방식의 액정 표시장치
KR102509891B1 (ko) 2016-01-06 2023-03-14 티씨엘 차이나 스타 옵토일렉트로닉스 테크놀로지 컴퍼니 리미티드 액정표시장치
KR102665790B1 (ko) * 2016-01-14 2024-05-14 삼성디스플레이 주식회사 표시 패널 및 이의 제조 방법
CN106292104B (zh) * 2016-08-30 2018-12-25 深圳市华星光电技术有限公司 阵列基板及其制作方法、液晶面板
CN106449652B (zh) * 2016-09-26 2019-05-28 京东方科技集团股份有限公司 阵列基板及其制造方法、显示面板和显示设备
CN106847830B (zh) * 2017-03-02 2019-06-14 上海天马微电子有限公司 阵列基板及其制作方法、显示面板
CN107393873B (zh) * 2017-07-03 2020-02-21 昆山龙腾光电股份有限公司 薄膜晶体管阵列基板的制作方法
CN108828859B (zh) * 2018-05-31 2021-04-20 昆山龙腾光电股份有限公司 阵列基板及其制作方法和显示装置
CN109061959B (zh) * 2018-09-03 2020-10-30 重庆惠科金渝光电科技有限公司 阵列基板、显示面板及显示装置
US11042069B2 (en) 2018-09-03 2021-06-22 Chongqing Hkc Optoelectronics Technology Co., Ltd. Array substrate, display panel, and display device
CN118983329A (zh) * 2019-06-28 2024-11-19 群创光电股份有限公司 电子装置
CN111341794A (zh) * 2020-04-08 2020-06-26 武汉华星光电技术有限公司 显示面板、阵列基板及其制作方法
CN112925142A (zh) * 2021-03-16 2021-06-08 京东方科技集团股份有限公司 一种基板和显示装置
CN115981059B (zh) * 2023-03-20 2023-06-23 惠科股份有限公司 液晶显示面板和液晶显示器

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002329726A (ja) * 2001-04-26 2002-11-15 Advanced Display Inc Ｔｆｔアレイ基板及びこれを用いた液晶表示装置
JP2003344824A (ja) * 2002-05-29 2003-12-03 Hitachi Displays Ltd 液晶表示装置
JP2008046655A (ja) * 1995-06-06 2008-02-28 Lg Philips Lcd Co Ltd 液晶ディスプレイ
JP2010079075A (ja) * 2008-09-26 2010-04-08 Hitachi Displays Ltd 透過型液晶表示装置
JP2010145457A (ja) * 2008-12-16 2010-07-01 Seiko Epson Corp 液晶表示装置および電子機器
JP2011227191A (ja) * 2010-04-16 2011-11-10 Hitachi Displays Ltd 液晶表示装置

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002323706A (ja) * 2001-02-23 2002-11-08 Nec Corp 横電界方式のアクティブマトリクス型液晶表示装置及びその製造方法
KR20100000847A (ko) * 2008-06-25 2010-01-06 엘지디스플레이 주식회사 액정 표시 장치 및 이의 제조 방법
KR101298547B1 (ko) * 2008-08-07 2013-08-22 엘지디스플레이 주식회사 횡전계형 액정표시장치용 어레이 기판 및 그 제조 방법
KR101250319B1 (ko) * 2009-10-06 2013-04-03 엘지디스플레이 주식회사 프린지 필드 스위칭 모드 액정표시장치용 어레이 기판과 그 제조방법
KR101290709B1 (ko) * 2009-12-28 2013-07-29 엘지디스플레이 주식회사 터치센서 인셀 타입 액정표시장치용 어레이 기판 및 이의 제조방법
KR101223721B1 (ko) * 2010-03-11 2013-01-17 삼성디스플레이 주식회사 표시 장치 및 이의 제조 방법

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008046655A (ja) * 1995-06-06 2008-02-28 Lg Philips Lcd Co Ltd 液晶ディスプレイ
JP2002329726A (ja) * 2001-04-26 2002-11-15 Advanced Display Inc Ｔｆｔアレイ基板及びこれを用いた液晶表示装置
JP2003344824A (ja) * 2002-05-29 2003-12-03 Hitachi Displays Ltd 液晶表示装置
JP2010079075A (ja) * 2008-09-26 2010-04-08 Hitachi Displays Ltd 透過型液晶表示装置
JP2010145457A (ja) * 2008-12-16 2010-07-01 Seiko Epson Corp 液晶表示装置および電子機器
JP2011227191A (ja) * 2010-04-16 2011-11-10 Hitachi Displays Ltd 液晶表示装置

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015014790A (ja) * 2013-07-03 2015-01-22 三星ディスプレイ株式會社Ｓａｍｓｕｎｇ Ｄｉｓｐｌａｙ Ｃｏ．，Ｌｔｄ． 液晶表示装置
US9904133B2 (en) 2013-07-03 2018-02-27 Samsung Display Co., Ltd. Liquid crystal display
JP2015099201A (ja) * 2013-11-18 2015-05-28 株式会社ジャパンディスプレイ 液晶表示装置
JP2015099287A (ja) * 2013-11-20 2015-05-28 三菱電機株式会社 液晶表示パネルおよび液晶表示パネルの製造方法
US9564459B2 (en) 2013-11-20 2017-02-07 Mitsubishi Electric Corporation Liquid crystal display panel and method for manufacturing liquid crystal display panel
US10797086B2 (en) 2017-12-04 2020-10-06 Mitsubishi Electric Corporation Liquid crystal display panel and method of manufacturing the same
JP2020008887A (ja) * 2019-10-21 2020-01-16 株式会社ジャパンディスプレイ 液晶表示装置
JP2021114002A (ja) * 2019-10-21 2021-08-05 株式会社ジャパンディスプレイ 液晶表示装置
JP7080378B2 (ja) 2019-10-21 2022-06-03 株式会社ジャパンディスプレイ 液晶表示装置
US11927860B2 (en) 2021-04-23 2024-03-12 Sharp Display Technology Corporation Active matrix substrate, method for manufacturing active matrix substrate, and liquid crystal display device with touch sensor using active matrix substrate
US12125856B2 (en) 2022-04-28 2024-10-22 Sharp Display Technology Corporation Active matrix substrate and liquid crystal display device

Also Published As

Publication number Publication date
TW201321872A (zh) 2013-06-01
US8852975B2 (en) 2014-10-07
JP5589051B2 (ja) 2014-09-10
CN103123429A (zh) 2013-05-29
TWI579624B (zh) 2017-04-21
US20130126876A1 (en) 2013-05-23
US9190423B2 (en) 2015-11-17
CN103123429B (zh) 2016-04-13
KR20130054780A (ko) 2013-05-27
KR101905757B1 (ko) 2018-10-10
US20150001541A1 (en) 2015-01-01

Similar Documents

Publication Publication Date Title
JP5589051B2 (ja) Ｆｆｓ方式液晶表示装置用アレイ基板及びその製造方法
KR102054233B1 (ko) 액정표시장치 및 그 제조방법
JP4619997B2 (ja) 液晶表示装置とその製造方法
US8760595B2 (en) Array substrate for fringe field switching mode liquid crystal display device and method for fabricating the same
KR102012854B1 (ko) 액정표시장치용 어레이기판 및 그 제조방법
JP5893604B2 (ja) Ｆｆｓ方式液晶表示装置用アレイ基板及びその製造方法
KR101953141B1 (ko) 에프에프에스 방식 액정표시장치용 어레이기판 및 제조방법
KR101955992B1 (ko) 에프에프에스 방식 액정표시장치용 어레이기판 및 그 제조방법
KR101897747B1 (ko) 에프에프에스 방식 액정표시장치용 어레이기판 및 그 제조방법
KR101898205B1 (ko) 에프에프에스 방식 액정표시장치용 어레이기판 및 제조방법
KR101887692B1 (ko) 에프에프에스 방식 액정표시장치용 어레이기판 제조방법
KR101888437B1 (ko) 액정표시장치용 어레이기판 및 그 제조방법
KR20120060048A (ko) 횡전계 방식 액정표시장치용 어레이기판 제조방법
KR101260666B1 (ko) 박막 트랜지스터 기판과 그 제조방법 및 액정 표시장치와 그 제조방법
KR20120075124A (ko) 에프에프에스 방식 액정표시장치용 어레이기판 제조방법
KR101925991B1 (ko) 에프 에프 에스 방식 액정표시장치용 어레이 기판 및 그 제조방법
KR102000039B1 (ko) 에프에프에스 방식 액정표시장치용 어레이기판 및 그 제조방법
KR102454084B1 (ko) 액정표시장치 및 그 제조방법
KR20120060690A (ko) 액정표시장치용 어레이기판 및 그 제조방법
KR20130003963A (ko) 액정표시소자 및 그 제조방법
KR20120075205A (ko) 에프에프에스 방식 액정표시장치용 어레이기판 제조방법
KR20090001220A (ko) 수평 전계 인가형 박막 트랜지스터 어레이
KR20120075123A (ko) 에프에프에스 방식 액정표시장치 및 그 제조방법

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20131009

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20131015

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20140110

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20140116

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20140214

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20140219

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140221

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20140318

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140617

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20140708

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20140728

R150 Certificate of patent or registration of utility model

Ref document number: 5589051

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250