KR102068770B1 - 프린지필드 스위칭모드 어레이기판 및 그 제조방법 - Google Patents
프린지필드 스위칭모드 어레이기판 및 그 제조방법 Download PDFInfo
- Publication number
- KR102068770B1 KR102068770B1 KR1020130147708A KR20130147708A KR102068770B1 KR 102068770 B1 KR102068770 B1 KR 102068770B1 KR 1020130147708 A KR1020130147708 A KR 1020130147708A KR 20130147708 A KR20130147708 A KR 20130147708A KR 102068770 B1 KR102068770 B1 KR 102068770B1
- Authority
- KR
- South Korea
- Prior art keywords
- electrode
- layer
- common
- forming
- protective layer
- Prior art date
Links
- 239000000758 substrate Substances 0.000 title claims abstract description 56
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 14
- 239000004973 liquid crystal related substance Substances 0.000 title description 28
- 239000010410 layer Substances 0.000 claims abstract description 203
- 239000011241 protective layer Substances 0.000 claims abstract description 91
- 238000002161 passivation Methods 0.000 claims abstract description 76
- 239000010409 thin film Substances 0.000 claims abstract description 54
- 238000000034 method Methods 0.000 claims description 50
- 239000004065 semiconductor Substances 0.000 claims description 37
- 239000011810 insulating material Substances 0.000 claims description 22
- 239000010408 film Substances 0.000 claims description 19
- 238000005530 etching Methods 0.000 claims description 15
- 230000001681 protective effect Effects 0.000 claims description 11
- 239000000463 material Substances 0.000 claims description 7
- 230000005684 electric field Effects 0.000 description 12
- 230000003071 parasitic effect Effects 0.000 description 11
- 229910052581 Si3N4 Inorganic materials 0.000 description 9
- 229910004205 SiNX Inorganic materials 0.000 description 9
- 229910004298 SiO 2 Inorganic materials 0.000 description 9
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 9
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 9
- 229910052814 silicon oxide Inorganic materials 0.000 description 9
- 239000010949 copper Substances 0.000 description 7
- 239000004020 conductor Substances 0.000 description 6
- AMGQUBHHOARCQH-UHFFFAOYSA-N indium;oxotin Chemical compound [In].[Sn]=O AMGQUBHHOARCQH-UHFFFAOYSA-N 0.000 description 5
- 229910052751 metal Inorganic materials 0.000 description 5
- 239000002184 metal Substances 0.000 description 5
- YVTHLONGBIQYBO-UHFFFAOYSA-N zinc indium(3+) oxygen(2-) Chemical compound [O--].[Zn++].[In+3] YVTHLONGBIQYBO-UHFFFAOYSA-N 0.000 description 5
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 4
- 229910052802 copper Inorganic materials 0.000 description 4
- 210000002858 crystal cell Anatomy 0.000 description 4
- 238000010586 diagram Methods 0.000 description 4
- -1 polyethylene naphthalate Polymers 0.000 description 4
- 229910000838 Al alloy Inorganic materials 0.000 description 3
- 229910001182 Mo alloy Inorganic materials 0.000 description 3
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 description 3
- 229910052782 aluminium Inorganic materials 0.000 description 3
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 3
- 239000007769 metal material Substances 0.000 description 3
- 229910052750 molybdenum Inorganic materials 0.000 description 3
- 239000011733 molybdenum Substances 0.000 description 3
- 229920002120 photoresistant polymer Polymers 0.000 description 3
- 229910000881 Cu alloy Inorganic materials 0.000 description 2
- 239000004697 Polyetherimide Substances 0.000 description 2
- 239000004734 Polyphenylene sulfide Substances 0.000 description 2
- XLOMVQKBTHCTTD-UHFFFAOYSA-N Zinc monoxide Chemical compound [Zn]=O XLOMVQKBTHCTTD-UHFFFAOYSA-N 0.000 description 2
- 229920002301 cellulose acetate Polymers 0.000 description 2
- 239000011368 organic material Substances 0.000 description 2
- 239000004033 plastic Substances 0.000 description 2
- 229920003023 plastic Polymers 0.000 description 2
- 230000010287 polarization Effects 0.000 description 2
- 229920000058 polyacrylate Polymers 0.000 description 2
- 229920001601 polyetherimide Polymers 0.000 description 2
- 229920000139 polyethylene terephthalate Polymers 0.000 description 2
- 239000005020 polyethylene terephthalate Substances 0.000 description 2
- 229920000069 polyphenylene sulfide Polymers 0.000 description 2
- 238000002834 transmittance Methods 0.000 description 2
- 229920002284 Cellulose triacetate Polymers 0.000 description 1
- GYHNNYVSQQEPJS-UHFFFAOYSA-N Gallium Chemical compound [Ga] GYHNNYVSQQEPJS-UHFFFAOYSA-N 0.000 description 1
- 239000004642 Polyimide Substances 0.000 description 1
- NNLVGZFZQQXQNW-ADJNRHBOSA-N [(2r,3r,4s,5r,6s)-4,5-diacetyloxy-3-[(2s,3r,4s,5r,6r)-3,4,5-triacetyloxy-6-(acetyloxymethyl)oxan-2-yl]oxy-6-[(2r,3r,4s,5r,6s)-4,5,6-triacetyloxy-2-(acetyloxymethyl)oxan-3-yl]oxyoxan-2-yl]methyl acetate Chemical compound O([C@@H]1O[C@@H]([C@H]([C@H](OC(C)=O)[C@H]1OC(C)=O)O[C@H]1[C@@H]([C@@H](OC(C)=O)[C@H](OC(C)=O)[C@@H](COC(C)=O)O1)OC(C)=O)COC(=O)C)[C@@H]1[C@@H](COC(C)=O)O[C@@H](OC(C)=O)[C@H](OC(C)=O)[C@H]1OC(C)=O NNLVGZFZQQXQNW-ADJNRHBOSA-N 0.000 description 1
- 229910045601 alloy Inorganic materials 0.000 description 1
- 239000000956 alloy Substances 0.000 description 1
- 210000004027 cell Anatomy 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 230000000593 degrading effect Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 229910052733 gallium Inorganic materials 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 229910001385 heavy metal Inorganic materials 0.000 description 1
- 229910052738 indium Inorganic materials 0.000 description 1
- APFVFJFRJDLVQX-UHFFFAOYSA-N indium atom Chemical compound [In] APFVFJFRJDLVQX-UHFFFAOYSA-N 0.000 description 1
- 230000000873 masking effect Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 229920003207 poly(ethylene-2,6-naphthalate) Polymers 0.000 description 1
- 239000004417 polycarbonate Substances 0.000 description 1
- 229920000515 polycarbonate Polymers 0.000 description 1
- 239000011112 polyethylene naphthalate Substances 0.000 description 1
- 229920001721 polyimide Polymers 0.000 description 1
- ILJSQTXMGCGYMG-UHFFFAOYSA-N triacetic acid Chemical compound CC(=O)CC(=O)CC(O)=O ILJSQTXMGCGYMG-UHFFFAOYSA-N 0.000 description 1
- 238000004148 unit process Methods 0.000 description 1
- 239000011787 zinc oxide Substances 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/136227—Through-hole connection of the pixel electrode to the active element through an insulation layer
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/1333—Constructional arrangements; Manufacturing methods
- G02F1/1343—Electrodes
- G02F1/134309—Electrodes characterised by their geometrical arrangement
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F2201/00—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00
- G02F2201/12—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00 electrode
- G02F2201/121—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00 electrode common or background
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F2201/00—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00
- G02F2201/12—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00 electrode
- G02F2201/123—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00 electrode pixel
Landscapes
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Mathematical Physics (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- General Physics & Mathematics (AREA)
- Optics & Photonics (AREA)
- Geometry (AREA)
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Liquid Crystal (AREA)
Abstract
본 발명은 프린지필드 스위칭모드 어레이기판 및 그 제조방법에 관한 것으로, 다수의 서브픽셀을 포함한 표시영역이 정의된 기판 상에 형성되며 게이트 전극을 포함한 게이트 배선과 공통패턴을 포함하며 상기 게이트 배선과 이격되는 공통배선을 제1방향을 따라 형성하는 단계와, 상기 게이트 배선과 교차하여 서브픽셀을 정의하는 데이터 배선을 형성하는 단계와, 상기 게이트 배선과 상기 데이터 배선 간의 교차지점에 박막트랜지스터를 형성하는 단계와, 상기 박막트랜지스터를 덮도록 제1보호층을 형성하는 단계와, 상기 제1보호층 상부에 상기 박막트랜지스터의 드레인 전극에 대응하는 제1홀과 상기 공통패턴에 대응하는 제2홀을 구비하는 제2보호층을 형성하는 단계와, 상기 제2보호층 상부에 상기 박막트랜지스터의 드레인 전극에 대응하여 공통개구부를 가지는 공통전극을 상기 표시영역에 대해 형성하는 단계와, 상기 공통전극 상부에 제3보호층을 형성하는 단계와, 상기 제3보호층 상부에 상기 서브픽셀 별로 상기 드레인 전극과 접촉하며 상기 각 서브픽셀 내에서 상기 제3보호층을 부분적으로 노출시키는 바 형태의 다수의 개구부를 구비한 화소전극을 형성하는 단계를 포함하고, 상기 공통패턴과 상기 공통전극은 서로 전기적으로 연결된 것을 특징으로 한다.
Description
본 발명은 프린지필드 스위칭모드 어레이기판에 대한 것으로, 특히 구동 시 발생될 수 있는 기생 용량을 줄여 리플(ripple)을 개선할 수 있는 프린지필드 스위칭모드 어레이기판 및 그 제조방법에 관한 것이다.
최근 정보화 시대에 발맞추어 디스플레이(display) 분야 또한 급속도로 발전해 왔고, 이에 부응해서 박형화, 경량화, 저소비전력화 장점을 지닌 표시장치(display device)로서 액정표시장치(liquid crystal display device:LCD), 유기발광다이오드(organic light emitting diode:OLED) 표시장치 등이 우수한 성능을 가지며 널리 사용되고 있는 추세에 있다.
여기서, 동화상 표시에 유리하고 콘트라스트비(contrast ratio)가 큰 특징을 보여 TV, 모니터 및 핸드폰 등에 활발하게 이용되는 액정표시장치(liquid crystal display device:LCD)는 액정의 광학적 이방성(optical anisotropy)과 분극성질(polarization)에 의한 화상구현원리를 나타낸다.
여기서, 액정은 가늘고 긴 분자구조를 가지고 있어 배향에 방향성을 가지며 전기장 내에 놓일 경우 그 크기 및 방향에 따라 분자배열 방향이 변화된다. 따라서, 액정표시장치는 전계생성전극이 각각 형성된 두 기판(substrate) 사이에 액정층이 위치하는 액정패널(liquid crystal panel)을 필수 구성요소로 포함하며, 두 전극 사이에 생성되는 전기장의 변화를 통해서 액정분자의 배열방향을 인위적으로 조절하고, 이에 따른 광 투과율을 변화시켜 여러 가지 화상을 표시한다.
일예로 다수의 배선과 스위칭 소자 및 화소전극이 형성된 어레이기판과, 컬러필터 및 공통전극이 형성된 컬러필터 기판을 포함하는 액정표시장치는, 두 기판 사이의 액정분자가 화소전극과 공통전극 사이에 유도되는 전기장, 즉 기판에 대해 수직한 방향의 수직 전계에 의해 구동된다.
그러나, 수직 전계에 의해 액정을 구동하는 방식은 시야각 특성이 우수하지 못한 문제가 있다.
이러한 문제를 극복하기 위해 횡전계형 액정표시장치가 제안되었다.
횡전계형 액정표시장치는 화소전극과 공통전극이 동일 기판 상에 엇갈리게 형성되어 두 전극 사이에 유도되는 전기장인, 기판에 대해 평행한 방향의 수평 전계에 의해 구동된다. 이에 따라, 액정분자는 수평 전계에 의해 구동되어 기판에 대해 평행한 방향으로 움직이며, 향상된 시야각을 가진다.
하지만, 이러한 횡전계형 액정표시장치는 개구율 및 투과율이 낮은 단점이 있다.
따라서 상기와 같은 단점을 개선하기 위하여 프린지필드(fringe field)에 의해 액정을 구동하는 프린지필드 스위칭모드 액정표시장치(fringe field switching mode LCD)가 제안되었다.
이하에서는, 도면을 참조하여 프린지필드 스위칭모드 액정표시장치의 하나의 화소 구조에 대해 설명한다.
도 1은 종래의 프린지필드 스위칭모드 액정표시장치의 하나의 화소 구조를 보여주는 회로도이다.
도시된 바와 같이, 프린지필드 스위칭모드 액정표시장치의 하나의 화소(P)는 적색, 녹색 및 청색의 서브픽셀(SP1, SP2, SP3)로 구성된다.
여기서, 제1방향을 따라 다수의 게이트 배선(GL)이 형성되고, 다수의 게이트 배선(GL) 각각과 교차하여 적색, 녹색 및 청색의 서브픽셀(SP1, SP2, SP3)을 정의하는 다수의 데이터 배선(DL)이 형성된다.
그리고 적색, 녹색 및 청색의 서브픽셀(SP1, SP2, SP3) 각각에는 게이트 배선(GL) 및 데이터 배선(DL)과 연결되는 박막트랜지스터(Tr)가 형성된다.
박막트랜지스터(Tr)의 게이트 전극은 게이트 배선(GL)과 연결되고, 소스 전극은 데이터 배선(DL)과 연결되며, 드레인 전극은 액정셀(Clc)의 일 단자와 연결된다. 여기서, 액정셀(Clc)의 타 단자는 공통전극에 대응되는 공통전압(Vcom)과 연결된다.
한편 도면에 도시하지는 않았지만, 각 서브픽셀(SP1, SP2, SP3)에는 박막트랜지스터(Tr)의 드레인 전극과 전기적으로 연결되는 바 형태의 화소전극이 형성된다.
그리고 적색, 녹색 및 청색의 서브픽셀을 포함하는 표시영역 전면에는 화소전극과 함께 프린지필드를 형성하기 위한 공통전극이 투명 전도성 물질로 형성되는데, 이때 게이트 배선과 데이터 배선과 같은 금속배선과 오버랩(overlap)되어 공통전극이 형성되게 된다.
이로 인해, 게이트 배선과 공통전극 또는 데이터 배선과 공통전극에 의해 기생용량(parasitic capacitance)이 형성되고, 이러한 기생용량은 입력신호인 교류성분에 반응하여 화질의 노이즈로 작용함으로써 표시장치의 품질을 떨어뜨리는 문제점이 있다.
이에 따라 기생용량을 감소시키기 위해 게이트 배선(GL)과 이격되며 공통전극과 오버랩되도록 공통배선을 추가하고, 각 서브픽셀마다 공통배선과 공통전극을 서로 전기적으로 연결시키는 방법이 제안되었다.
그러나, 이와 같이 공통배선을 추가하고 공통배선과 공통전극을 서로 연결시키기 위해서는 공정 및 재료비가 추가되는 문제점이 있다.
상기와 같은 문제점을 해결하기 위한 본 발명의 목적은 기생용량을 줄임과 동시에 추가 공정이 필요없는 프린지필드 스위칭모드 어레이기판 및 그 제조방법을 제공하는데 있다.
또한, 고신뢰성 및 고품질을 가짐과 동시에 가격 경쟁력을 향상시킬 수 있는 프린지필드 스위칭모드 어레이기판 및 그 제조방법을 제공하는데 다른 목적이 있다.
전술한 바와 같은 목적을 달성하기 위한 본 발명의 실시예에 따른 프린지필드 스위칭모드 어레이기판의 제조방법은, 다수의 서브픽셀을 포함한 표시영역이 정의된 기판 상에 형성되며 게이트 전극을 포함한 게이트 배선과 공통패턴을 포함하며 상기 게이트 배선과 이격되는 공통배선을 형성하는 단계와; 상기 게이트 배선과 교차하여 서브픽셀을 정의하는 데이터 배선을 형성하는 단계와; 상기 게이트 배선과 상기 데이터 배선 간의 교차지점에 박막트랜지스터를 형성하는 단계와; 상기 박막트랜지스터를 덮도록 제1보호층을 형성하는 단계와; 상기 제1보호층 상부에 상기 박막트랜지스터의 드레인 전극에 대응하는 제1홀과 상기 공통패턴에 대응하는 제2홀을 구비하는 제2보호층을 형성하는 단계와; 상기 제2보호층 상부에 상기 박막트랜지스터의 드레인 전극에 대응하여 공통개구부를 가지는 공통전극을 상기 표시영역에 대해 형성하는 단계와; 상기 공통전극 상부에 제3보호층을 형성하는 단계와; 상기 제3보호층 상부에 상기 서브픽셀 별로 상기 드레인 전극과 접촉하며 상기 각 서브픽셀 내에서 상기 제3보호층을 부분적으로 노출시키는 바 형태의 다수의 개구부를 구비한 화소전극을 형성하는 단계를 포함하고, 상기 공통패턴과 상기 공통전극은 서로 전기적으로 연결된 것을 특징으로 한다.
상기 박막트랜지스터를 형성하는 단계는, 상기 게이트 전극 상부에 게이트 절연막을 형성하는 단계와, 상기 게이트 절연막 상부에 반도체층을 형성하는 단계와, 상기 반도체층의 상부에 에치스토퍼층을 형성하는 단계와, 상기 에치스토퍼층의 상부에, 상기 반도체층 양단과 각각 접촉하도록 이격된 소스 및 드레인 전극을 형성하는 단계를 포함하는 것을 특징으로 한다.
상기 에치스토퍼층을 형성하는 단계는, 상기 반도체층 양단과 상기 공통패턴을 노출시키는 절연층을 형성하는 단계를 더 포함하는 것을 특징으로 한다.
상기 소스 및 드레인 전극을 형성하는 단계는, 상기 공통패턴과 접촉하는 보조전극을 형성하는 단계를 더 포함하는 것을 특징으로 한다.
상기 공통개구부에는 상기 제2홀에 대응되어 상기 제1보호층이 노출되고 상기 제3보호층을 형성하는 단계는, 상기 공통전극 상부에 무기절연물질로 무기보호막층을 형성하는 단계와, 상기 무기보호막층에 마스크 공정을 진행함으로써 상기 제1홀에 대응하여 상기 제1보호층과 상기 무기보호막층을 식각하여 상기 드레인 전극을 노출시키는 드레인콘택홀과 상기 제2홀에 대응하여 상기 제1보호층과 상기 무기보호막층을 식각하여 상기 보조전극과 상기 공통전극의 일단을 노출시키는 공통콘택홀을 구비하는 상기 제3보호층을 형성하는 단계를 더 포함하는 것을 특징으로 한다.
상기 화소전극을 형성하는 단계는, 상기 화소전극과 이격하며 상기 공통콘택홀을 통해 상기 보조전극과 접촉하는 연결전극을 형성하는 단계를 더 포함하고, 상기 연결전극은 상기 공통전극의 일단과 접촉하는 것을 특징으로 한다.
한편, 본 발명의 다른 실시예에 따른 프린지필드 스위칭모드 어레이기판은, 다수의 서브픽셀을 포함한 표시영역이 정의된 기판 상에 형성되며 게이트 전극을 포함한 게이트 배선과 공통패턴을 포함하며 상기 게이트 배선과 이격되는 공통배선을 형성하는 단계와; 상기 게이트 배선과 교차하여 서브픽셀을 정의하는 데이터 배선을 형성하는 단계와; 상기 게이트 배선과 상기 데이터 배선 간의 교차지점에 박막트랜지스터를 형성하는 단계와; 상기 박막트랜지스터의 드레인 전극에 대응하는 제1홀과 상기 공통패턴에 대응하는 제2홀을 구비하는 제1보호층을 상기 박막트랜지스터의 상부에 형성하는 단계와; 상기 제1보호층 상부에 상기 박막트랜지스터의 드레인 전극에 대응하여 공통개구부를 가지는 공통전극을 상기 표시영역에 대해 형성하는 단계와; 상기 공통전극 상부에 제2보호층을 형성하는 단계와; 상기 제2보호층 상부에 상기 서브픽셀 별로 상기 드레인 전극과 접촉하며 상기 각 서브픽셀 내에서 상기 제2보호층을 부분적으로 노출시키는 바 형태의 다수의 개구부를 구비한 화소전극을 형성하는 단계를 포함하고, 상기 공통패턴과 상기 공통전극은 서로 전기적으로 연결된 것을 특징으로 한다.
상기 제1보호층을 형성하는 단계는, 상기 박막트랜지스터 상부에 무기절연물질로 무기보호막층을 형성하는 단계와, 상기 무기보호막층 상부에 유기절연물질로 유기보호막층을 형성하는 단계와, 상기 무기보호막층과 유기보호막층에 마스크 공정을 진행하는 단계를 더 포함하는 것을 특징으로 한다.
박막트랜지스터를 형성하는 단계는, 상기 게이트 전극 상부에 게이트 절연막을 형성하는 단계와, 상기 게이트 절연막 상부에 반도체층을 형성하는 단계와, 상기 반도체층의 상부에 에치스토퍼층을 형성하는 단계와, 상기 에치스토퍼층의 상부에, 상기 반도체층 양단과 각각 접촉하도록 이격된 소스 및 드레인 전극을 형성하는 단계를 포함하는 것을 특징으로 한다.
상기 에치스토퍼층을 형성하는 단계는, 상기 반도체층 양단과 상기 공통패턴을 노출시키는 절연층을 형성하는 단계를 더 포함하는 것을 특징으로 한다.
상기 소스 및 드레인 전극을 형성하는 단계는, 상기 공통패턴과 접촉하는 보조전극을 형성하는 단계를 더 포함하는 것을 특징으로 한다.
상기 제2보호층을 형성하는 단계는 상기 공통전극 상부에 무기절연물질로 무기보호막층을 형성하는 단계와, 상기 무기보호막층에 마스크 공정을 진행함으로써 상기 제1홀에 대응하여 상기 무기보호막층을 식각하여 상기 드레인 전극을 노출시키는 드레인콘택홀과 상기 제2홀에 대응하여 측면을 제외한 바닥의 상기 무기보호막층을 식각하여 상기 공통전극을 노출시키는 공통콘택홀을 구비하는 상기 제2보호층을 형성하는 단계를 더 포함하는 것을 특징으로 한다.
상기 화소전극을 형성하는 단계는, 상기 화소전극과 이격하며 상기 공통콘택홀을 통해 상기 공통전극과 접촉하는 연결전극을 형성하는 단계를 더 포함하는 것을 특징으로 한다.
한편, 본 발명의 실시예에 따른 프린지필드 스위칭모드 어레이기판은, 다수의 서브픽셀을 포함한 표시영역이 정의된 기판 상에 제1방향을 따라 게이트 전극을 포함하여 형성된 게이트 배선과 공통패턴을 포함하며 상기 게이트 배선과 이격하여 형성된 공통배선과; 상기 게이트 배선과 교차하여 서브픽셀을 정의하며 형성된 데이터 배선과; 상기 게이트 배선과 상기 데이터 배선 간의 교차지점에 형성된 박막트랜지스터와; 상기 박막트랜지스터 상부에 형성되며 상기 박막트랜지스터의 드레인 전극에 대응하는 제1홀과 상기 공통패턴에 대응하는 제2홀을 구비하는 제1보호층과; 상기 제1보호층 위로 형성되며 상기 박막트랜지스터의 드레인 전극에 대응하여 공통개구부를 가지며 상기 표시영역에 대해 형성되는 공통전극과; 상기 공통전극 상부에 형성된 제2보호층과; 상기 제2보호층 상부에 상기 드레인 전극과 접촉하며 상기 서브픽셀 별로 형성되며, 상기 각 서브픽셀 내에서 상기 제2보호층을 부분적으로 노출시키는 바 형태의 다수의 개구부를 구비한 화소전극을 포함하고, 상기 공통패턴과 상기 공통전극은 상기 제2홀을 통해 서로 전기적으로 연결된 것을 특징으로 한다.
상기 드레인 전극과 동일한 층에 상기 공통패턴과 접촉하며 형성된 보조전극과, 상기 화소전극과 이격하며 공통콘택홀을 통해 상기 보조전극과 접촉함으로써 상기 공통전극과 연결되는 연결전극을 더 포함하고, 상기 제1보호층은 무기절연물질로 이루어진 무기보호막층과, 상기 무기보호막층 상부에 유기절연물질로 이루어지며 상기 제1 및 제2홀을 구비하는 유기보호막층을 포함하고, 상기 제2보호층에는 상기 제1홀에 대응하여 상기 무기보호막층과 제2보호층이 식각됨으로써 상기 드레인 전극을 노출시키는 드레인 콘택홀과 상기 제2홀에 대응하여 상기 무기보호막층과 제2보호층이 식각됨으로써 보조전극을 노출시키는 상기 공통콘택홀이 더 구비되는 것을 특징으로 한다.
상기 드레인 전극과 동일한 층에 상기 공통패턴과 접촉하며 형성된 보조전극을 더 포함하고, 상기 제1보호층의 제2홀은 상기 보조전극을 노출시키며, 상기 제2보호층에는 상기 제2홀에 대응하여 측면을 제외한 바닥의 상기 제2보호층이 식각됨으로써 상기 공통전극을 노출시키는 상기 공통콘택홀이 더 구비되는 것을 특징으로 한다.
본 발명에 따른 프린지필드 스위칭모드 어레이기판 및 그 제조방법에 따르면, 공통배선에 포함된 공통패턴과 공통전극을 전기적으로 접속시킴으로써 게이트 배선과 공통전극 또는 데이터 배선과 공통전극에 의해 발생될 수 있는 기생용량을 최소화할 수 있게 된다. 특히, 공통패턴과 공통전극을 간접적으로 접속시키거나, 또는 공통패턴과 공통전극을 직접 연결시키되, 추가 마스크 공정 없이 구현되도록 함으로써 재료비를 저감시키는 동시에 단위 시간당 생산성을 향상시킬 수 있는 효과가 있다.
이를 통해 재료비 및 공정시간을 저감시키는 동시에 단위 시간당 생산성을 향상시킴으로써 최종적으로 제품의 가격 경쟁력을 증대시키는 효과가 있다.
또한, 고품질 및 고신뢰성을 가지는 프린지필드 스위칭모드 어레이기판을 구현할 수 있는 효과가 있다.
도 1은 종래의 프린지필드 스위칭모드 액정표시장치의 하나의 화소 구조를 개략적으로 보여주는 회로도.
도 2는 본 발명의 일 실시예에 따른 프린지필드 스위칭모드 액정표시장치의 하나의 화소 구조를 개략적으로 보여주는 회로도.
도 3은 본 발명의 일 실시예에 따른 프린지필드 스위칭모드 어레이기판 일부를 보여주는 평면도.
도 4는 도 3에 도시된 본 발명의 일 실시예에 따른 프린지필드 스위칭모드 어레이기판 일부를 보여주는 단면도.
도 5a 내지 도 5g는 본 발명의 일 실시예에 따른 프린지필드 스위칭모드 어레이기판에 대한 제조 단계별 공정 단면도.
도 6은 본 발명의 다른 실시예에 따른 프린지필드 스위칭모드 어레이기판 일부를 보여주는 단면도.
도 7a는 도 7의 C-C'를 따라 절단한 부분에 대한 단면도.
도 7b는 도 6의 D-D'를 따라 절단한 부분에 대한 단면도.
도 2는 본 발명의 일 실시예에 따른 프린지필드 스위칭모드 액정표시장치의 하나의 화소 구조를 개략적으로 보여주는 회로도.
도 3은 본 발명의 일 실시예에 따른 프린지필드 스위칭모드 어레이기판 일부를 보여주는 평면도.
도 4는 도 3에 도시된 본 발명의 일 실시예에 따른 프린지필드 스위칭모드 어레이기판 일부를 보여주는 단면도.
도 5a 내지 도 5g는 본 발명의 일 실시예에 따른 프린지필드 스위칭모드 어레이기판에 대한 제조 단계별 공정 단면도.
도 6은 본 발명의 다른 실시예에 따른 프린지필드 스위칭모드 어레이기판 일부를 보여주는 단면도.
도 7a는 도 7의 C-C'를 따라 절단한 부분에 대한 단면도.
도 7b는 도 6의 D-D'를 따라 절단한 부분에 대한 단면도.
이하, 첨부한 도면을 참조하여 본 발명의 바람직한 실시예를 설명한다.
도 2는 본 발명의 일 실시예에 따른 프린지필드 스위칭모드 액정표시장치의 하나의 화소 구조를 개략적으로 보여주는 회로도이다.
도 2에 도시된 바와 같이, 프린지필드 스위칭모드 액정표시장치의 하나의 화소(P)는 적색, 녹색 및 청색의 서브픽셀(SP1, SP2, SP3)을 포함한다. 이때 이에 한정되지 않고, 하나의 화소는, 일예로 백색이 추가되어 총 4개의 서브픽셀로 구성될 수도 있다.
여기서, 제1방향으로는 다수의 게이트 배선(GL)이 형성되고, 제1방향과 교차되는 제2방향으로는 다수의 게이트배선(GL)과 함께 적색, 녹색 및 청색의 서브픽셀(SP1, SP2, SP3)을 각각 정의하는 다수의 데이터배선(DL)이 형성된다. 이때, 게이트 배선(GL)과 이격하여 공통배선(CL)이 형성된다.
그리고 적색, 녹색 및 청색의 서브픽셀(SP1, SP2, SP3) 각각의 게이트 배선(GL)과 데이터 배선(DL)의 교차지점에는 이들 배선과 연결되는 박막트랜지스터(Tr)가 구비된다.
박막트랜지스터(Tr)의 게이트 전극은 게이트 배선(GL)과 연결되고, 소스 전극은 데이터 배선(DL)과 연결되며, 드레인 전극은 액정셀(Clc)의 일 단자와 연결된다. 여기서, 액정셀(Clc)의 타 단자는 공통전극에 대응되는 공통전압(Vcom)과 연결된다.
한편 도면에 도시하지는 않았지만, 각 서브픽셀(SP1, SP2, SP3)에는 박막트랜지스터(Tr)의 드레인 전극과 전기적으로 연결되는 화소전극이 형성된다. 즉, 엑정셀(Clc)의 일 단자는 화소전극과 연결되고, 타 단자는 공통전극과 연결된다.
그리고 적색, 녹색 및 청색의 서브픽셀(SP1, SP2, SP3)을 포함하는 표시영역 전면에는 화소전극과 함께 프린지 필드를 형성하기 위한 공통전극이 투명 전도성 물질로 형성된다.
이때, 공통전극에 대응되며 각 서브픽셀(SP1, SP2, SP3)에 전압을 공급하기 위한 공통전압(Vcom)은 공통배선(CL)과 공통연결전극(미도시)을 통해 전기적으로 연결된다.
이와 같이 공통전압(Vcom)이 적색, 녹색 및 청색의 서브픽셀(SP1, SP2, SP3) 각각에서 연결전극(미도시)을 통해 전기적으로 연결됨에 따라 게이트 배선(GL)과 공통전극 또는 데이터 배선(DL)과 공통전극에 의해 발생되는 기생용량을 감소시킬 수 있게 된다.
이하에서는, 이와 같이 기생용량을 줄이기 위해 공통배선과 연결전극을 추가함에도 공정을 추가할 필요 없는 본 발명에 따른 프린지필드 모드 어레이기판을 도면을 참조하여 살펴본다.
도 3은 본 발명의 일 실시예에 따른 프린지필드 스위칭모드 어레이기판 일부를 보여주는 평면도이고, 도 4는 도 3에 도시된 본 발명의 일 실시예에 따른 프린지필드 스위칭모드 어레이기판 일부를 보여주는 단면도이다. 여기서, 설명의 편의를 위해 어레이 기판 내 각 서브픽셀(SP)에 있어 스위칭 소자인 박막트랜지스터(Tr)가 형성되는 부분을 스위칭 영역(TrA)이라 정의한다.
도시된 바와 같이, 본 발명의 실시예에 따른 프린지 필드 스위칭 모드 어레이 기판(101) 상에는 저저항 금속물질 예를들면 알루미늄(Al), 알루미늄 합금(AlNd), 구리(Cu), 구리합금, 몰리브덴(Mo), 몰리브덴합금(MoTi) 중 어느 하나 또는 둘 이상의 물질로 이루어진 게이트 전극(103)을 포함한 게이트 배선(111)이 제1방향을 따라 형성되고, 공통패턴(107)을 포함하며 게이트 배선(111)과 이격하는 공통배선(106)이 형성된다.
이때, 게이트 전극(103)은 각 서브픽셀(SP) 내의 스위칭 영역(TrA)에 형성된다.
그리고 게이트 전극(103)과 게이트 배선(111) 및 공통배선(106) 상부에 질화 실리콘(SiNx), 산화 실리콘(SiO2)과 같은 무기절연물질로 형성된 게이트 절연막(110)이 형성된다.
게이트 절연막(110) 상부에 게이트 전극(103)에 대응하여 반도체층(120)이 형성되며, 반도체층(120) 상부에 질화 실리콘(SiNx), 산화 실리콘(SiO2)과 같은 무기절연물질로 형성된 에치스토퍼층(etch stopper layer:ESL, 130)이 형성된다.
여기서, 반도체층(120)은 비정질 아연산화물 반도체에 인듐(indium:In), 갈륨(gallium:Ga) 등의 중금속이 함유된 a-InGaZnO4와 같은 a-IGZO반도체로 형성할 수 있다. 또한, 에치스토퍼층(130)은 반도체층(120)이 손상되는 것을 방지하기 위해 형성되는 것으로, 반도체층(120)보다 좁은 폭을 가지며 반도체층(120)의 중앙에 대응하여 위치될 수 있다.
한편 공통패턴(107)에 대응되는 게이트 절연막(110) 상부에는 에치스토퍼층(130)과 함께 절연층(135)이 형성되는데, 절연층(135)은 공통패턴(107)의 중앙부를 제외하고 양 가장자리 각각을 덮도록 형성된다. 이에 따라, 절연층(135)과 절연층(135) 하부의 게이트 절연막(110)은 공통패턴(107)을 노출시킨다.
그리고 에치스토퍼층(130)의 상부로 서로 이격된 소스 전극(142) 및 드레인 전극(144)이 형성된다. 이때 소스 전극(142)은, 게이트 배선(111)과 교차하여 형성되어 각 서브픽셀(SP)을 구분하는 데이터 배선(141)과 연결된다.
또한, 소스 및 드레인 전극(142, 144)과 동시에 공통패턴(107)에 대응되는 절연층(135)의 상부로 공통패턴(107)의 중앙부와 접촉하는 보조전극(148)이 형성된다. 이때, 보조전극(148)은 생략 가능하다.
여기서, 게이트 전극(103), 게이트 절연막(110), 반도체층(120), 에치스토퍼층(130), 그리고 소스 및 드레인 전극(142, 144)은 박막트랜지스터(Tr)를 이루며, 이러한 박막트랜지스터(Tr)는 게이트 배선(111)과 데이터 배선(141)의 교차지점에 형성된다.
한편, 데이터 배선(141)과 박막트랜지스터(Tr)의 소스 및 드레인 전극(142, 144) 상부로는 무기절연물질 예를들면 산화실리콘(SiO2) 또는 질화실리콘(SiNx)으로 이루어진 제1보호층(150)과 유기절연물질 예를들면 포토아크릴로 이루어진 제2보호층(155)이 평탄한 표면을 이루며 형성된다.
그리고 제2보호층(155) 상부에는 투명도전성 물질 예를들면 인듐-틴-옥사이드(ITO) 또는 인듐-징크-옥사이드(IZO)로 이루어진 공통전극(160)이 형성된다.
여기서, 공통전극(160)은 표시영역 전면에 구비되며 각 서브픽셀(SP) 내의 스위칭 영역(TrA)의 드레인 전극(144)과 공통패턴(107)을 노출시키는 공통개구부(160a)를 구비한다.
그리고 공통개구부(160a)를 가지는 공통전극(160) 상부에 무기절연물질 예를들면 산화실리콘(SiO2) 또는 질화실리콘(SiNx)으로 이루어진 제 3 보호층(170)이 형성된다.
여기서, 제1 내지 제3보호층(150, 155, 170)에는 각 서브픽셀(SP) 내 스위칭 영역(TrA)에 대응하여 박막트랜지스터(Tr)의 드레인 전극(144)을 노출시키는 드레인 콘택홀(175)이 구비된다.
또한, 제1 내지 제3보호층(150, 155, 170)에는 공통패턴(107)이 형성된 부분에 대응하여 보조전극(148)을 노출시키는 공통콘택홀(177)이 구비된다.
그리고 드레인 콘택홀(175)과 공통콘택홀(177)을 구비하는 제3보호층(170) 상부에 투명 도전성 물질 예를들면 인듐-틴-옥사이드(ITO) 또는 인듐-징크-옥사이드(IZO)로 이루어지며, 각 화소영역(P) 별로 드레인 콘택홀(175)을 통해 드레인 전극(144)과 접촉하는 화소전극(180)과 이와 이격하며 공통패턴(107)에 대응되어 형성되는 연결전극(185)이 형성된다.
이때, 화소전극(180)은 각 서브픽셀(SP) 내에서 일정간격 이격된 바(bar) 형태를 갖는 다수의 개구부(180a)를 구비한다.
이러한 화소전극(180)의 다수의 개구부(180a)는 직선의 바(bar) 형태를 가질 수도 있으나, 이에 한정되지 않고 각 서브픽셀(SP)의 중앙부를 기준으로 상하로 대칭을 가지며 꺽인 구조를 가질 수 있으며, 또는 서로 상하로 위치하는 서브픽셀(SP) 간에 게이트 배선(111)을 기준으로 대칭을 가지며 꺽인 구조를 가질 수도 있다.
연결전극(185)은 공통콘택홀(177)을 통해 보조전극(148) 및 공통전극(160)과 접촉한다. 이에 따라, 공통패턴(107)은 보조전극(148)과 연결전극(185)을 통해 공통전극(160)과 접촉하게 되는데, 보조전극(148)이 생략될 경우에는 연결전극(185)을 통해 공통전극(160)과 접촉하게 된다.
이와 같이 본 발명의 실시예에 따른 프린지필드 스위칭모드 어레이기판(101)은 공통패턴(107)이 형성된 부분에 대응하여 형성된 보조전극(148)과 연결전극(185)을 통해 공통패턴(107)과 공통전극(160)이 서로 전기적으로 접촉되게 된다. 이를 통해 기생용량을 줄일 수 있게 된다.
특히, 본 발명에서는 이와 같이 기생용량을 줄이기 위해 공통패턴(107)과 공통전극(160)을 서로 연결하기 위한 전체 마스크 공정을 최소화할 수 있도록 한다. 이는 제3보호층으로 이용되는 제2무기보호막층을 형성한 후, 마스크 공정을 통해 제2보호층에 구비된 제1홀에 대응하여 제2무기보호막층과 함께 제1보호층을 함께 식각하고, 제2보호층에 구비된 제2홀에 대응하여 제2무기보호막층과 함께 제1보호층을 함께 식각함으로써 드레인콘택홀과 공통콘택홀을 형성하여 가능한 것이다.
이를 설명하기 위해 본 발명에 따른 프린지필드 스위칭모드 어레이기판의 제조공정을 도면을 참조하여 설명한다.
도 5a 내지 도 5g는 본 발명의 실시예에 따른 프린지 필드 스위칭 모드 어레이 기판에 대한 제조 단계별 공정 단면도이다. 설명의 편의를 위해 어레이기판 내 각 서브픽셀(SP)에 있어 스위칭 소자인 박막트랜지스터(Tr)가 형성되는 부분을 스위칭 영역(TrA)이라 정의한다.
우선 투명한 기판(101) 상에 저저항 특성을 갖는 금속물질 예를들면 알루미늄(Al), 알루미늄 합금(AlNd), 구리(Cu), 구리합금, 몰리브덴(Mo), 몰리브덴 합금(MoTi) 중 선택되는 하나 또는 둘 이상의 물질을 증착하여 제 1 금속층(미도시)을 형성한다. 이때, 기판(201)은 유연성(flexibility)을 가지는 플라스틱(plastic) 기판 또는 유리기판이 적용될 수 있다. 상기 플라스틱 기판은 절연성 유기물로 이루어질 수 있는데, 일예로 폴리에테르술폰(polyethersulphone:PES), 폴리아크릴레이트(polyacrylate:PAR), 폴리에테르 이미드(polyetherimide:PEI), 폴리에틸렌 나프탈레이트(polyethyelenennapthalate:PEB), 폴리에틸렌 테레프탈레이드(polyethyeleneterepthalate:PET), 폴리페닐렌 설파이드(polyphenylene sulfide:PPS), 폴리아릴레이트(polyallylate), 폴리이미드(polyimide), 폴리카보네이트(PC),셀룰로오스 트리 아세테이트(TAC), 셀룰로오스 아세테이트 프로피오네이트(cellulose acetate propinonate:CAP)로 이루어진 그룹으로부터 선택되는 유기물로 이루어질 수 있다.
그리고, 제1금속층(미도시)에 대해 포토레지스트의 도포, 노광 마스크를 이용한 노광, 노광된 포토레지스트의 현상, 식각 및 스트립 등의 단위 공정을 포함하는 마스크 공정을 진행하여 패터닝함으로써, 도 5a에 도시된 바와 같이 각 서브픽셀(SP)의 스위칭 영역(TrA)에 형성되는 게이트 전극(103)을 포함한 게이트 배선(111)을 형성한다.
또한 게이트 배선(111)과 이격하며 공통패턴(107)을 포함하는 공통배선(106)을 형성한다.
다음, 게이트 배선(111) 및 공통배선(106) 위로 기판(101) 전면에 무기절연물질 예를들면 산화실리콘(SiO2) 또는 질화실리콘(SiNx)을 증착하여 게이트 절연막(110)을 형성한다.
이어, 게이트 절연막(110) 상부에 산화물 반도체물질로 산화물 반도체층(미도시)을 형성하고, 마스크 공정을 진행하여 패터닝함으로써 각 서브픽셀(SP) 내의 스위칭 영역(TrA)에 게이트 전극(110)에 대응하여 반도체층(120)을 형성한다
그리고 반도체층(120)이 형성된 기판 전면에 절연물질 예를들면 산화실리콘(SiO2) 또는 질화실리콘(SiNx)으로 절연물질층(미도시)을 형성하고 마스크 공정을 진행함으로써 반도체층(20)의 중앙에 대응하는 에치스토퍼층(130)과 공통패턴(107)에 대응하여 공통패턴(107)의 양 가장자리 각각을 덮도록 게이트 절연막(110)의 상부에 절연층(135)을 형성한다. 이때, 절연층(135)은 반도체층(120)의 양단과 공통패턴(107)의 중앙을 노출시킨다.
다음 도 5b에 도시된 바와 같이, 에치스토퍼층(130) 및 절연층(135) 상부에 저저항 특성을 갖는 금속물질 예를들면 알루미늄(Al), 알루미늄 합금(AlNd), 구리(Cu), 구리합금, 몰리브덴(Mo), 몰리브덴 합금(MoTi) 중 선택되는 하나 또는 둘 이상의 물질을 증착하여 제 2금속층(미도시)을 형성한다.
그리고, 제2금속층(미도시)에 대해 마스크 공정을 진행하여 패터닝함으로써 에치스토퍼층(130) 상부에 서로 이격하는 소스 및 드레인 전극(142, 144)과 공통패턴(107)에 대응하는 절연층(135) 상부에 보조전극(148)을 형성한다. 이때, 보조전극(148)은 절연층(135)을 통해 노출된 공통패턴(107)과 접촉하게 된다.
또한 도면상에 나타내지는 않았지만, 소스 전극(142)과 연결되며 게이트 배선(111) 및 공통배선(106)과 교차되는 데이터 배선(141)을 소스 및 드레인 전극(142, 144) 및 보조전극(148)과 함께 형성한다.
여기서, 스위칭 영역(TrA)에 순차 적층된 게이트 전극(103)과, 게이트 절연막(110)과, 반도체층(120)과, 에치스토퍼층(130)과, 서로 이격하는 소스 및 드레인 전극(142, 144)은 스위칭 소자인 박막트랜지스터(Tr)를 이루며, 이러한 박막트랜지스터(Tr)는 게이트 배선(111)과 데이터 배선(141)의 교차지점에 형성된다.
다음, 데이터 배선(141)과 소스 및 드레인 전극(142, 144)이 형성된 기판 전면에 무기절연물질, 예를들면 산화실리콘(SiO2) 또는 질화실리콘(SiNx)으로 제1보호층(150)을 형성한다.
이어, 제1보호층(150) 상부에 유기절연물질 예를들면 저 유전율 값을 갖는 포토아크릴(photo acryl)로 1㎛ 내지 3㎛ 정도의 두께를 가지는 유기보호막층을 형성한다. 여기서, 유기보호막층은 하부의 구성요소에 의한 단차를 극복하여 평탄한 표면을 갖도록 한다.
이러한 유기보호막층에 대해 마스크 공정을 진행함으로써, 도 5c에 도시된 바와 같이 박막트랜지스터(Tr)의 드레인 전극(144)에 대응되어 제1보호층(150)을 노출시키는 제1홀(157)과 공통패턴(107)에 대응되어 제1보호층(150)을 노출시키는 제2홀(158)을 구비한 제2보호층(155)을 형성한다.
이때, 제1 및 제2보호층(150, 155)에 제1 및 제2홀(157, 158)을 형성하기 위한 마스크 공정은 타 마스크 공정 대비 간략히 진행될 수 있다. 이는 제2보호층(155)이 포토아크릴로 이루어지기 때문인데, 포토아크릴은 그 자체로 감광성 특성을 가지므로 별도의 포토레지스트를 도포할 필요가 없으며, 제2보호층(155)을 형성한 후 노광 마스크를 이용한 노광과 현상 공정을 진행함으로서 간단히 제1 및 제2홀(157, 158)을 형성할 수 있게 된다.
다음 제1보호층(150)과 제2보호층(155) 상부에 투명 도전성 물질 예를들면 인듐-틴-옥사이드(ITO) 또는 인듐-징크-옥사이드(IZO)를 증착하여 제1투명전극층(미도시)을 형성한다.
그리고, 제1투명전극층(미도시)에 대해 마스크 공정을 진행함으로써, 도 5d에 도시된 바와 같이 스위칭 영역(TrA)의 드레인 전극(144)과 공통패턴(107)에 대응해서 공통개구부(160a)를 가지는 공통전극(160)을 표시영역에 대응하여 형성한다.
다음, 도 5e에 도시된 바와 같이 공통전극(160) 상부에 무기절연물질 예를들면 산화실리콘(SiO2) 또는 질화실리콘(SiNx)을 전면에 증착하여 제2무기보호막층(170a)을 형성하고, 제2무기보호막층(170a) 및 제1보호층(150)에 대해 마스크 공정을 진행함으로써, 도 5f에 도시된 바와 같이 드레인 전극(144)을 노출시키는 드레인콘택홀(175)과 보조전극(148)을 노출시키는 공통콘택홀(177)을 구비하는 제3보호층(170)을 형성한다.
이를 보다 상세히 설명하면, 제2무기보호막층(170a)에 마스크 공정을 진행하면, 제2보호층(155)에 구비된 제1홀(157)의 내부의 제1보호층(150)이 제2무기보호막층(170a)과 더불어 식각되고, 또한, 제2홀(158)의 내부의 제1보호층(150)도 제2무기보호막층(170a)과 더불어 식각됨으로써 드레인 전극(144)을 노출시키는 드레인콘택홀(175)과 보조전극(148)을 노출시키는 공통콘택홀(177)이 형성되게 된다. 또한, 제3보호층(170)은 공통콘택홀(177)의 일측을 따라 공통전극(160)이 노출되도록 식각된다.
다음 드레인콘택홀(175)과 공통콘택홀(177)을 구비하는 제3보호층(170) 상부의 전면에 투명 도전성 물질, 예를들면 인듐-틴-옥사이드(ITO) 또는 인듐-징크-옥사이드(IZO)를 증착하여 제2투명전극층(미도시)을 형성한다.
그리고, 제2투명전극층에 대해 마스크 공정을 진행하여 패터닝함으로써, 도 5g에 도시된 바와 같이 드레인콘택홀(175)을 통해 드레인 전극(144)과 접촉하며, 각 서브픽셀(SP) 내에서 일정간격 이격하는 바(bar) 형태의 다수의 개구부(180a)를 가지는 화소전극(180)을 형성한다.
또한 화소전극(180)과 동시에 화소전극(170)과 이격하며, 공통패턴(107)에 대응되어 공통콘택홀(177)을 통해 보조전극(148)과 접촉하는 연결전극(185)을 형성함으로써 본 발명의 실시예에 따른 프린지필드 스위칭모드 어레이기판을 완성한다. 이때, 연결전극(185)은 공통콘택홀(177)의 바닥과 측면을 따라 형성되면서 일단은 공통전극(160)과 접촉하고, 타단은 보조전극(148)과 접촉된다.
이와 같이 본 발명의 일 실시예에 따른 프린지필드 스위칭모드 어레이기판은 기생용량을 줄임과 동시에 공정 수를 추가하지 않으면서 구현할 수 있는 이점이 있다.
도 6은 본 발명의 다른 실시예에 따른 프린지필드 스위칭모드 어레이기판 일부를 보여주는 단면도이고, 도 7a는 도 6의 C-C'를 따라 절단한 부분에 대한 단면도이며, 도 7b는 도 6의 D-D'를 따라 절단한 부분에 대한 단면도로, 도 3 및 도 4를 참조한다.
차이점을 살펴보면, 공통패턴(207)에 대응하여 공통전극(260)을 형성함으로써 본 발명의 일 실시예에 따른 공통콘택홀(도 3의 177)에 의해 제1보호층(도 3의 150)과 공통전극(도 3의 160)이 오버랩되는 부분을 없애 후속공정에 발생될 수 있는 공통전극의 들뜸현상을 방지하였다.
이를 전술한 본 발명의 일 실시예에 다른 프린지필드 스위칭모드 어레이기판의 제조공정과 관련하여 설명하면, 도 5a 및 도 5b의 공정은 동일하다. 도 5c 단계에서 제2홀을 형성하는데 차이점이 있는데, 제2보호층(255)으로 이용되는 유기보호막층과 제1보호층(250)으로 이용되는 제1무기보호막층에 대해 마스크 공정을 진행함으로써 보조전극(248)을 노출시키는 제2홀을 형성한다. 이때, 제1홀도 제2홀과 마찬가지로 유기보호막층과 제1무기보호막층에 대해 마스크 공정을 진행함으로써 드레인 전극(244)을 노출시키는 제1홀을 형성함으로써 제1홀과 제2홀을 구비하는 제2보호층(255)을 형성할 수 있다.
다음 5d 단계에서는 제2보호층(255) 상부에 투명 도전성 물질 예를들면 인듐-틴-옥사이드(ITO) 또는 인듐-징크-옥사이드(IZO)를 증착하여 제1투명전극층(미도시)을 형성한다. 그리고, 제1투명전극층(미도시)에 대해 마스크 공정을 진행함으로써, 스위칭 영역(TrA)의 드레인 전극(244)에 대응해서 공통개구부(미도시)를 가지는 공통전극(260)을 표시영역에 대응하여 형성한다. 이에 따라, 도 6에 도시된 바와 같이 공통패턴(207)에 대응해서는 공통전극(260)이 형성되게 된다. 이를 통해 제3보호층(270)을 형성할 시에 제3보호층(270)에 대응되는 제2무기보호막층을 제1보호층(250)과 함께 식각할 필요가 없게 되고, 이에 따라 제1보호층이 과식각되는 것과, 이로 인해 발생될 수 있는 문제점이 방지되게 된다. 또한, 이와 같이 형성됨으로써 본 발명의 일 실시예에서는 공통패턴(도 3의 107)이 보조전극(도 3의 148)과 연결전극(도 3의 185)을 통해 공통전극(도 3의 160)과 연결되는 구조인 반면, 본 발명의 다른 실시예에 따르면 공통패턴(207)이 보조전극(248)을 통해 공통전극(260)과 접촉되며, 공통전극(260)의 상부에 연결전극(285)이 형성된다. 이때, 보조전극(248)은 생략될 수 있으므로 보조전극(248)이 생략될 경우, 공통패턴(207)은 공통전극(260)과 직접 접촉할 수 있게 된다. 이와 같은 구조를 가지는 본 발명의 다른 실시예에 따르면 공통전극의 들뜸현상을 방지할 수 있게 된다.
다음 도 5e 및 도 5f단계에서는 공통전극(260) 상부에 무기절연물질 예를들면 산화실리콘(SiO2) 또는 질화실리콘(SiNx)을 전면에 증착하여 제2무기보호막층을 형성하고, 제2무기보호막층에 대해 마스크 공정을 진행함으로써 드레인 전극(244)을 노출시키는 드레인콘택홀(미도시)과 공통전극(260)을 노출시키는 공통콘택홀(277)을 구비하는 제3보호층(270)을 형성한다. 여기서 마스크 공정을 통해 공통콘택홀(277)을 형성함에 있어서 공통콘택홀(277)의 측면에는 제3보호층(270)이 남아있도록 식각을 한다. 이를 통해, 잉크젯법을 통한 배향막 형성 시 발생될 수 있는 미퍼짐 문제가 방지될 수 있게 된다.
이를 보다 상세히 설명하면, 본 발명의 일 실시예에서는 공통패턴(도 3의 107)에 대응되어 형성된 공통콘택홀(도 3의 177)에 있어서 연결전극(도 3의 185)이 공통콘택홀(도 3의 177)과 공통전극(도 3의 260) 일부를 덮도록 형성되었지만, 본 발명의 다른 실시예에서는 도 7b에 도시된 바와 같이 공통패턴(207)에 대응되어 형성된 공통콘택홀(277)에 있어서 공통콘택홀(277)의 측면에는 제3보호층(270)이 남아있으며 연결전극(285)이 공통콘택홀(277)의 측면을 제외한 바닥면에 형성됨으로써 제3보호층(270)과 연결전극(285) 사이에 제1 및 제2오픈홀(279a, 279b)이 발생되는 구조를 가진다. 여기서 제1 및 제2오픈홀(279a, 279b)은 제3보호층(270) 또는 연결전극(285)을 형성할 시에 공통패턴(207)에 대응되는 제3보호층(270)과 연결전극(285) 사이의 간격을 조절함으로써 제1오픈홀(279a), 제2오픈홀(279b) 또는 둘다(279a, 279b)가 형성되도록 할 수 있다. 이러한 제1오픈홀(279a), 제2오픈홀(279b) 또는 둘다(279a, 279b)를 통해 배향막이 형성될 시에 미퍼짐 불량이 방지될 수 있게 된다.
한편, 이상에서 설명한 프린지 필드 스위칭 모드 어레이 기판(101)의 박막트랜지스터는 산화물 박막트랜지스터인 것으로 도시하고 설명하였지만, 이에 한정되지 않고 저온 다결정 실리콘 공정을 이용한 박막트랜지스터(low temperature polycrystalline silicon thin film transistor:LTPS TFT), 코플라나(coplanar) 타입의 박막트랜지스터, 산화물 박막트랜지스터(oxide thin film transistor) 및 BCE(back channel etch) 타입의 박막트랜지스터 중 하나 일수도 있다.
이상과 같은 본 발명의 실시예는 예시적인 것에 불과하며, 본 발명이 속하는 기술 분야의 통상의 지식을 가진 자라면 본 발명의 요지를 벗어나지 않는 범위 내에서 자유로운 변형이 가능하다. 따라서, 본 발명의 보호범위는 첨부된 특허청구범위 및 이와 균등한 범위 내에서의 본 발명의 변형을 포함한다.
101: 어레이기판 103: 게이트 전극
106: 공통배선 107: 공통패턴
111: 게이트 배선 141: 데이터 배선
120: 반도체층 130: 에치스토퍼층
142: 소스 전극 144: 드레인 전극
150: 제1보호층 155: 제2보호층
160: 공통전극 170: 제3보호층
180: 화소전극 185: 연결전극
106: 공통배선 107: 공통패턴
111: 게이트 배선 141: 데이터 배선
120: 반도체층 130: 에치스토퍼층
142: 소스 전극 144: 드레인 전극
150: 제1보호층 155: 제2보호층
160: 공통전극 170: 제3보호층
180: 화소전극 185: 연결전극
Claims (18)
- 다수의 서브픽셀을 포함한 표시영역이 정의된 기판 상에 형성되며 게이트 전극을 포함한 게이트 배선과 공통패턴을 포함하며 상기 게이트 배선과 이격되는 공통배선을 형성하는 단계와;
상기 게이트 배선과 교차하여 서브픽셀을 정의하는 데이터 배선을 형성하는 단계와;
상기 게이트 배선과 상기 데이터 배선 간의 교차지점에 박막트랜지스터를 형성하는 단계와;
상기 박막트랜지스터를 덮도록 제1보호층을 형성하는 단계와;
상기 제1보호층 상부에 상기 박막트랜지스터의 드레인 전극에 대응하는 제1홀과 상기 공통패턴에 대응하는 제2홀을 구비하는 제2보호층을 형성하는 단계와;
상기 제2보호층 상부에 상기 박막트랜지스터의 드레인 전극에 대응하여 공통개구부를 가지는 공통전극을 상기 표시영역에 대해 형성하는 단계와;
상기 공통전극 상부에 제3보호층을 형성하는 단계와;
상기 제3보호층 상부에 상기 서브픽셀 별로 상기 드레인 전극과 접촉하며 상기 각 서브픽셀 내에서 상기 제3보호층을 부분적으로 노출시키는 바 형태의 다수의 개구부를 구비한 화소전극을 형성하는 단계를 포함하고,
상기 공통패턴과 상기 공통전극은 서로 전기적으로 연결된 것을 특징으로 하며,
상기 박막트랜지스터를 형성하는 단계는, 상기 게이트 전극 상부에 게이트 절연막을 형성하는 단계와, 상기 게이트 절연막 상부에 반도체층을 형성하는 단계와, 상기 반도체층의 상부에 에치스토퍼층을 형성하는 단계와, 상기 에치스토퍼층의 상부에, 상기 반도체층 양단과 각각 접촉하도록 이격된 소스 및 드레인 전극을 형성하는 단계를 포함하고,
상기 에치스토퍼층을 형성하는 단계는, 상기 게이트 절연막과 상기 제1보호층 사이에 절연층을 형성하는 단계를 포함하는 프린지필드 스위칭모드 어레이기판의 제조방법.
- 삭제
- 제 1 항에 있어서,
상기 절연층은 상기 반도체층 양단과 상기 공통패턴을 노출시키는 것을 특징으로 하는 프린지필드 스위칭모드 어레이기판의 제조방법.
- 제 3 항에 있어서,
상기 소스 및 드레인 전극을 형성하는 단계는,
상기 공통패턴과 접촉하는 보조전극을 형성하는 단계를 더 포함하는 것을 특징으로 하는 프린지필드 스위칭모드 어레이기판의 제조방법.
- 제 4 항에 있어서,
상기 공통개구부에는 상기 제2홀에 대응되어 상기 제1보호층이 노출되고
상기 제3보호층을 형성하는 단계는,
상기 공통전극 상부에 무기절연물질로 무기보호막층을 형성하는 단계와,
상기 무기보호막층에 마스크 공정을 진행함으로써 상기 제1홀에 대응하여 상기 제1보호층과 상기 무기보호막층을 식각하여 상기 드레인 전극을 노출시키는 드레인콘택홀과 상기 제2홀에 대응하여 상기 제1보호층과 상기 무기보호막층을 식각하여 상기 보조전극과 상기 공통전극의 일단을 노출시키는 공통콘택홀을 구비하는 상기 제3보호층을 형성하는 단계를 더 포함하는 것을 특징으로 하는 프린지필드 스위칭모드 어레이기판의 제조방법.
- 제 5 항에 있어서,
상기 화소전극을 형성하는 단계는,
상기 화소전극과 이격하며 상기 공통콘택홀을 통해 상기 보조전극과 접촉하는 연결전극을 형성하는 단계를 더 포함하고,
상기 연결전극은 상기 공통전극의 일단과 접촉하는 것을 특징으로 하는 프린지필드 스위칭모드 어레이기판의 제조방법.
- 다수의 서브픽셀을 포함한 표시영역이 정의된 기판 상에 형성되며 게이트 전극을 포함한 게이트 배선과 공통패턴을 포함하며 상기 게이트 배선과 이격되는 공통배선을 형성하는 단계와;
상기 게이트 배선과 교차하여 서브픽셀을 정의하는 데이터 배선을 형성하는 단계와;
상기 게이트 배선과 상기 데이터 배선 간의 교차지점에 박막트랜지스터를 형성하는 단계와;
상기 박막트랜지스터의 드레인 전극에 대응하는 제1홀과 상기 공통패턴에 대응하는 제2홀을 구비하는 제1보호층을 상기 박막트랜지스터의 상부에 형성하는 단계와;
상기 제1보호층 상부에 상기 박막트랜지스터의 드레인 전극에 대응하여 공통개구부를 가지는 공통전극을 상기 표시영역에 대해 형성하는 단계와;
상기 공통전극 상부에 제2보호층을 형성하는 단계와;
상기 제2보호층 상부에 상기 서브픽셀 별로 상기 드레인 전극과 접촉하며 상기 각 서브픽셀 내에서 상기 제2보호층을 부분적으로 노출시키는 바 형태의 다수의 개구부를 구비한 화소전극을 형성하는 단계를 포함하고,
상기 공통패턴과 상기 공통전극은 서로 전기적으로 연결된 것을 특징으로 하며,
상기 박막트랜지스터를 형성하는 단계는, 상기 게이트 전극 상부에 게이트 절연막을 형성하는 단계와, 상기 게이트 절연막 상부에 반도체층을 형성하는 단계와, 상기 반도체층의 상부에 에치스토퍼층을 형성하는 단계와, 상기 에치스토퍼층의 상부에, 상기 반도체층 양단과 각각 접촉하도록 이격된 소스 및 드레인 전극을 형성하는 단계를 포함하고,
상기 에치스토퍼층을 형성하는 단계는, 상기 게이트 절연막과 상기 제1보호층 사이에 절연층을 형성하는 단계를 포함하는 프린지필드 스위칭모드 어레이기판의 제조방법.
- 제 7항에 있어서,
상기 제1보호층을 형성하는 단계는,
상기 박막트랜지스터 상부에 무기절연물질로 무기보호막층을 형성하는 단계와,
상기 무기보호막층 상부에 유기절연물질로 유기보호막층을 형성하는 단계와,
상기 무기보호막층과 유기보호막층에 마스크 공정을 진행하는 단계를 더 포함하는 것을 특징으로 하는 프린지필드 스위칭모드 어레이기판의 제조방법.
- 삭제
- 제 7 항에 있어서,
상기 절연층은 상기 반도체층 양단과 상기 공통패턴을 노출시키는 것을 특징으로 하는 프린지필드 스위칭모드 어레이기판의 제조방법.
- 제 10 항에 있어서,
상기 소스 및 드레인 전극을 형성하는 단계는,
상기 공통패턴과 접촉하는 보조전극을 형성하는 단계를 더 포함하는 것을 특징으로 하는 프린지필드 스위칭모드 어레이기판의 제조방법.
- 제 7항에 있어서,
상기 제2보호층을 형성하는 단계는
상기 공통전극 상부에 무기절연물질로 무기보호막층을 형성하는 단계와,
상기 무기보호막층에 마스크 공정을 진행함으로써 상기 제1홀에 대응하여 상기 무기보호막층을 식각하여 상기 드레인 전극을 노출시키는 드레인콘택홀과 상기 제2홀에 대응하여 측면을 제외한 바닥의 상기 무기보호막층을 식각하여 상기 공통전극을 노출시키는 공통콘택홀을 구비하는 상기 제2보호층을 형성하는 단계를 더 포함하는 것을 특징으로 하는 프린지필드 스위칭모드 어레이기판의 제조방법.
- 제 12 항에 있어서,
상기 화소전극을 형성하는 단계는,
상기 화소전극과 이격하며 상기 공통콘택홀을 통해 상기 공통전극과 접촉하는 연결전극을 형성하는 단계를 더 포함하는 것을 특징으로 하는 프린지필드 스위칭모드 어레이기판의 제조방법.
- 다수의 서브픽셀을 포함한 표시영역이 정의된 기판 상에 제1방향을 따라 게이트 전극을 포함하여 형성된 게이트 배선과 공통패턴을 포함하며 상기 게이트 배선과 이격하여 형성된 공통배선과;
상기 게이트 배선과 교차하여 서브픽셀을 정의하며 형성된 데이터 배선과;
상기 게이트 배선과 상기 데이터 배선 간의 교차지점에 형성된 박막트랜지스터와;
상기 박막트랜지스터 상부에 형성되며 상기 박막트랜지스터의 드레인 전극에 대응하는 제1홀과 상기 공통패턴에 대응하는 제2홀을 구비하는 제1보호층과;
상기 제1보호층 위로 형성되며 상기 박막트랜지스터의 드레인 전극에 대응하여 공통개구부를 가지며 상기 표시영역에 대해 형성되는 공통전극과;
상기 공통전극 상부에 형성된 제2보호층과;
상기 제2보호층 상부에 상기 드레인 전극과 접촉하며 상기 서브픽셀 별로 형성되며, 상기 각 서브픽셀 내에서 상기 제2보호층을 부분적으로 노출시키는 바 형태의 다수의 개구부를 구비한 화소전극을 포함하고,
상기 공통패턴과 상기 공통전극은 상기 제2홀을 통해 서로 전기적으로 연결된 것을 특징으로 하며,
상기 박막트랜지스터는, 상기 게이트 전극 상부의 게이트 절연막과, 상기 게이트 절연막 상부의 반도체층, 상기 반도체층의 상부의 에치스토퍼층, 상기 에치스토퍼층의 상부에, 상기 반도체층 양단과 각각 접촉하도록 이격된 소스 및 드레인 전극을 포함하고,
상기 게이트 절연막과 상기 제1보호층 사이에 상기 에치스토퍼층과 동일 물질로 형성된 절연층을 더 포함하는 프린지필드 스위칭모드 어레이기판.
- 제 14항에 있어서,
상기 드레인 전극과 동일한 층에 상기 공통패턴과 접촉하며 형성된 보조전극과,
상기 화소전극과 이격하며 공통콘택홀을 통해 상기 보조전극과 접촉함으로써 상기 공통전극과 연결되는 연결전극을 더 포함하고,
상기 제1보호층은 무기절연물질로 이루어진 무기보호막층과, 상기 무기보호막층 상부에 유기절연물질로 이루어지며 상기 제1 및 제2홀을 구비하는 유기보호막층을 포함하고,
상기 제2보호층에는 상기 제1홀에 대응하여 상기 무기보호막층과 제2보호층이 식각됨으로써 상기 드레인 전극을 노출시키는 드레인 콘택홀과 상기 제2홀에 대응하여 상기 무기보호막층과 제2보호층이 식각됨으로써 보조전극을 노출시키는 상기 공통콘택홀이 더 구비되는 것을 특징으로 하는 프린지필드 스위칭모드 어레이기판.
- 제 14항에 있어서,
상기 드레인 전극과 동일한 층에 상기 공통패턴과 접촉하며 형성된 보조전극을 더 포함하고,
상기 제1보호층의 제2홀은 상기 보조전극을 노출시키며,
상기 제2보호층에는 상기 제2홀에 대응하여 측면을 제외한 바닥의 상기 제2보호층이 식각됨으로써 상기 공통전극을 노출시키는 공통콘택홀이 더 구비되는 것을 특징으로 하는 프린지필드 스위칭모드 어레이기판.
- 제 14 항에 있어서,
상기 절연층은 상기 공통전극과 중첩하는 프린지필드 스위칭모드 어레이기판.
- 제 14 항에 있어서,
상기 절연층은 상기 반도체층 및 상기 에치스토퍼층과 이격되는 프린지필드 스위칭모드 어레이기판.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020130147708A KR102068770B1 (ko) | 2013-11-29 | 2013-11-29 | 프린지필드 스위칭모드 어레이기판 및 그 제조방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020130147708A KR102068770B1 (ko) | 2013-11-29 | 2013-11-29 | 프린지필드 스위칭모드 어레이기판 및 그 제조방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20150062741A KR20150062741A (ko) | 2015-06-08 |
| KR102068770B1 true KR102068770B1 (ko) | 2020-02-11 |
Family
ID=53500692
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020130147708A KR102068770B1 (ko) | 2013-11-29 | 2013-11-29 | 프린지필드 스위칭모드 어레이기판 및 그 제조방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR102068770B1 (ko) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR102448522B1 (ko) * | 2015-12-22 | 2022-09-27 | 엘지디스플레이 주식회사 | 액정표시장치 |
| CN107390440B (zh) * | 2017-07-18 | 2020-12-01 | 昆山龙腾光电股份有限公司 | 显示装置 |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101250319B1 (ko) * | 2009-10-06 | 2013-04-03 | 엘지디스플레이 주식회사 | 프린지 필드 스위칭 모드 액정표시장치용 어레이 기판과 그 제조방법 |
| KR101905757B1 (ko) * | 2011-11-17 | 2018-10-10 | 엘지디스플레이 주식회사 | 에프에프에스 방식 액정표시장치용 어레이기판 및 그 제조방법 |
| KR101942982B1 (ko) * | 2011-12-05 | 2019-01-29 | 엘지디스플레이 주식회사 | 액정표시장치용 어레이 기판 및 이의 제조방법 |
-
2013
- 2013-11-29 KR KR1020130147708A patent/KR102068770B1/ko active IP Right Grant
Also Published As
| Publication number | Publication date |
|---|---|
| KR20150062741A (ko) | 2015-06-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US9529236B2 (en) | Pixel structure and display panel | |
| CN103838045B (zh) | 液晶显示器的阵列基板及其制造方法 | |
| US9171866B2 (en) | Array substrate for narrow bezel type liquid crystal display device and method of manufacturing the same | |
| US9229289B2 (en) | Array substrate for narrow bezel type liquid crystal display device and method of manufacturing the same | |
| US9711542B2 (en) | Method for fabricating display panel | |
| KR102007833B1 (ko) | 프린지 필드 스위칭 모드 액정표시장치용 어레이 기판 | |
| US10050061B2 (en) | Array substrate and manufacturing method thereof, display device | |
| EP2518558B1 (en) | Liquid crystal display and array substrate | |
| US9853060B2 (en) | Thin film transistor substrate and method of manufacturing the same | |
| US8502945B2 (en) | Array substrate of fringe field switching mode liquid crystal display panel and method of manufacturing the same | |
| US9472582B2 (en) | Thin film transistor array panel and manufacturing method thereof | |
| CN105549287A (zh) | 像素结构及显示面板 | |
| CN107290905A (zh) | 液晶显示装置 | |
| KR20140078266A (ko) | 네로우 베젤 타입 액정표시장치용 어레이 기판 | |
| CN103616785B (zh) | 像素阵列 | |
| KR20150045677A (ko) | 표시 패널 및 이의 제조 방법 | |
| US20120081273A1 (en) | Pixel structure, pixel array and display panel | |
| KR102044199B1 (ko) | 액정 디스플레이 장치와 이의 제조 방법 | |
| KR102068770B1 (ko) | 프린지필드 스위칭모드 어레이기판 및 그 제조방법 | |
| KR101988926B1 (ko) | 프린지 필드 스위칭 모드 액정표시장치용 어레이 기판 및 이의 제조 방법 | |
| KR20170039000A (ko) | 액정표시장치용 어레이 기판 | |
| KR101971144B1 (ko) | 프린지 필드 스위칭 모드 액정표시장치용 어레이 기판 | |
| WO2023060547A1 (zh) | 阵列基板及其制备方法、显示装置 | |
| KR20120058231A (ko) | 프린지 필드 스위칭 모드 액정표시장치용 어레이 기판 | |
| KR102248643B1 (ko) | 액정표시장치용 어레이 기판 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PA0109 | Patent application |
Patent event code: PA01091R01D Comment text: Patent Application Patent event date: 20131129 |
|
| PG1501 | Laying open of application | ||
| PA0201 | Request for examination |
Patent event code: PA02012R01D Patent event date: 20181019 Comment text: Request for Examination of Application Patent event code: PA02011R01I Patent event date: 20131129 Comment text: Patent Application |
|
| E902 | Notification of reason for refusal | ||
| PE0902 | Notice of grounds for rejection |
Comment text: Notification of reason for refusal Patent event date: 20190923 Patent event code: PE09021S01D |
|
| E701 | Decision to grant or registration of patent right | ||
| PE0701 | Decision of registration |
Patent event code: PE07011S01D Comment text: Decision to Grant Registration Patent event date: 20191209 |
|
| GRNT | Written decision to grant | ||
| PR0701 | Registration of establishment |
Comment text: Registration of Establishment Patent event date: 20200115 Patent event code: PR07011E01D |
|
| PR1002 | Payment of registration fee |
Payment date: 20200115 End annual number: 3 Start annual number: 1 |
|
| PG1601 | Publication of registration | ||
| PR1001 | Payment of annual fee |
Payment date: 20241216 Start annual number: 6 End annual number: 6 |