Nothing Special   »   [go: up one dir, main page]

JP2012119429A - 半導体装置の製造方法、半導体装置 - Google Patents

半導体装置の製造方法、半導体装置 Download PDF

Info

Publication number
JP2012119429A
JP2012119429A JP2010266573A JP2010266573A JP2012119429A JP 2012119429 A JP2012119429 A JP 2012119429A JP 2010266573 A JP2010266573 A JP 2010266573A JP 2010266573 A JP2010266573 A JP 2010266573A JP 2012119429 A JP2012119429 A JP 2012119429A
Authority
JP
Japan
Prior art keywords
layer
growth
source gas
semiconductor device
tma
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2010266573A
Other languages
English (en)
Inventor
Ken Sato
憲 佐藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sanken Electric Co Ltd
Original Assignee
Sanken Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sanken Electric Co Ltd filed Critical Sanken Electric Co Ltd
Priority to JP2010266573A priority Critical patent/JP2012119429A/ja
Priority to US13/308,360 priority patent/US8524550B2/en
Publication of JP2012119429A publication Critical patent/JP2012119429A/ja
Pending legal-status Critical Current

Links

Classifications

    • CCHEMISTRY; METALLURGY
    • C30CRYSTAL GROWTH
    • C30BSINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/10Inorganic compounds or compositions
    • C30B29/40AIIIBV compounds wherein A is B, Al, Ga, In or Tl and B is N, P, As, Sb or Bi
    • C30B29/403AIII-nitrides
    • CCHEMISTRY; METALLURGY
    • C30CRYSTAL GROWTH
    • C30BSINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02Epitaxial-layer growth
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007Multistep manufacturing processes
    • H01L29/66075Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409Unipolar field-effect transistors
    • H01L29/66446Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET]
    • H01L29/66462Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET] with a heterojunction interface channel or gate, e.g. HFET, HIGFET, SISFET, HJFET, HEMT
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003Nitride compounds

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Materials Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Chemical & Material Sciences (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Inorganic Chemistry (AREA)
  • Computer Hardware Design (AREA)
  • Junction Field-Effect Transistors (AREA)
  • Chemical Vapour Deposition (AREA)

Abstract

【課題】急峻なヘテロ界面が形成され、高い移動度を有する窒化物半導体からなる半導体装置を得る。
【解決手段】まず、第1成長工程においては、電子走行層(GaN層)を成長させるため、MOCVD装置のチャンバ内に、NHとTMGがオン(供給)され、TMAはオフ(停止)とされる。次に、バリア層を成長させる前に、TMG、TMAを共にオフとする成長中断工程を行う。次に、TMAのみをオンとし、TMGをオフのままとしたプリフロー工程を行う。プリフロー工程において、TMAの流量は、第2の流量fに設定される。fは、電子走行層12とバリア層13との間に急峻な界面が形成されるように設定される。次に、TMGと共にTMAをオンとし、バリア層(AlGaN層)を成長させる第2成長工程を行う。
【選択図】図1

Description

本発明は、化合物半導体の急峻なヘテロ接合界面を利用した半導体装置の製造方法に関する。また、この半導体装置に関する。
化合物半導体を用いた半導体装置、特に高出力・高周波用の素子として、例えばGaNを用いた高電子移動度トランジスタ(HEMT:High Electron Mobility Transistor)が用いられている。窒化物半導体を用いたHEMT素子(半導体装置)10の断面構造の概略を図5に示す。図において、基板11上に、電子走行層12、バリア層13が順次エピタキシャル成長によって形成される。ここで、例えば電子走行層12は半絶縁性(ノンドープ)GaN、バリア層13は半絶縁性(ノンドープ)AlGaN(正確には半絶縁性(ノンドープ)AlGa1−xNであり、x=0.20程度)でそれぞれ構成される。この構造においては、電子走行層12とバリア層13との界面(ヘテロ界面)付近の電子走行層12側において、ピエゾ効果により、電気伝導層となる2次元電子ガス層14(図中破線)がヘテロ界面と平行に形成される。この2次元電子ガス層14によりソース電極15とドレイン電極16間に電流が流れるが、この2次元電子ガスからなるチャンネルのオン・オフが、ショットキー電極となるゲート電極17に印加した電圧によって制御され、スイッチング動作が行われる。この際、この2次元電子ガス中の電子の速度(移動度)は極めて高くなるため、高速動作が可能である。また、GaNはGaAs等と比べてバンドギャップが大きいため、このHEMT素子10は高い耐圧をもち、高出力動作をすることができる。
ここで、HEMT素子10において2次元電子ガス層14における移動度を高くし、高いコンダクタンスを得るためには、電子走行層12とバリア層13の界面(ヘテロ界面)が急峻である、すなわち、これらの間における組成変動がこの界面において急峻であることが必要である。これらは、例えばMOCVD(Metal Organic Chemical Vapor Deposition)法やMBE(Molecular Beam Epitaxy)等によって連続して形成される。
移動度の高いHEMT素子を得るために、例えば、特許文献1には、ヘテロ界面近傍にAl組成が高く禁制帯幅の大きなスペーサ層を挿入する技術が記載されている。図6は、特許文献1に記載されたHEMT素子(半導体装置)30の構造を示す断面図である。ここでは、電子走行層(GaN層)12とバリア層13(AlGaN層)の間に、1〜4分子層程度(0.25nm〜1nm程度)の薄いAlNからなるスペーサ層20が挿入されている。スペーサ層20の箇所において局所的に禁制帯幅を広げることにより、バンド構造における急峻性を高め、実質的にヘテロ界面の急峻性を高めることができる。この技術により、2次元電子ガス層14における移動度を高くすることができ、高いコンダクタンスをもったHEMT素子を得ることができる。
特開2004−200711号公報
しかしながら、仮に特許文献1に記載の構造を採用する場合においても、窒化物半導体のヘテロ接合においては、実際に電子走行層、スペーサ層、バリア層の間で理想的に急峻なヘテロ界面をMOCVD法を用いて得ることは困難であった。このため、窒化物半導体を用いた高性能のHEMT素子を得ることは困難であった。
本発明によれば、急峻なヘテロ界面が形成され、高い移動度を有する窒化物半導体からなる半導体装置が提供される。
本発明は、上記課題を解決すべく、以下に掲げる構成とした。
本発明の半導体装置の製造方法は、GaNからなる第1の半導体等上にAlGa1−x−yInN(x>0、y≧0、x+y≦1)からなる第2の半導体層をMOCVD法によってヘテロエピタキシャルさせる、半導体装置の製造方法であって、Ga原料ガスと窒素原料ガスを供給し、前記第1の半導体層を形成する第1成長工程と、前記第1成長工程後に、前記Ga原料ガス及びAl原料ガスを供給せず、かつ前記窒素原料ガスを供給する成長中断工程と、前記成長中断工程後に、前記Ga原料ガスを供給せず、かつ前記Al原料ガスと前記窒素原料ガスを供給するプリフロー工程と、前記プリフロー工程後に、前記Ga原料ガス、前記Al原料ガス、及び前記窒素原料ガスを供給することによって前記第2の半導体層を形成する第2成長工程と、を具備することを特徴とする。
本発明の半導体装置の製造方法は、前記プリフロー工程開始時において、前記第1の半導体層上に前記Ga原料ガスが残留し、前記第2の半導体層が、AlGa1−x−yInN(x>0、y≧0、x+y<1)からなることを特徴とする。
本発明の半導体装置の製造方法は、前記第2の半導体層が、AlGa1−x−yInN(0<x≦0.5、y≧0、x+y<1)からなることを特徴とする。
本発明の半導体装置の製造方法において、前記成長中断工程の時間は、5分以内に設定されることを特徴とする。
本発明の半導体装置の製造方法において、前記Ga原料ガスはTMG(トリメチルガリウム)であり、前記窒素原料ガスはNH(アンモニア)であり、前記Al原料ガスはTMA(トリメチルアルミニウム)であることを特徴とする。
本発明の半導体装置は、前記半導体装置の製造方法によって製造されたことを特徴とする。
本発明は以上のように構成されているので、急峻なヘテロ界面が形成され、高い移動度を有する窒化物半導体からなる半導体装置を得ることができる。
本発明の実施の形態に係る半導体装置の製造方法における各工程における原料ガスの供給の状況を示す図である。 GaN層上に直接AlNスペーサ層を形成した場合の界面付近の組成分布を測定した結果である。 本発明の実施の形態に係る半導体装置の製造方法を用いてGaN層上にAlGaN層を形成した場合の界面付近の組成分布を測定した結果である。 本発明の実施の形態に係る半導体装置の製造方法の変形例における各工程における原料ガスの供給の状況を示す図である。 従来のHEMT素子の一例の断面図である。 従来のHEMT素子の他の一例の断面図である。
以下、本発明の実施の形態に係る半導体装置の製造方法について説明する。ここで製造される半導体装置は、窒化物半導体を用いた高電子移動度トランジスタ(HEMT:High Electron Mobility Transistor)素子である。このHEMT素子においては、基板上に第1の半導体層(電子走行層:GaN)、第2の半導体層(バリア層:AlGaN)が順次形成され、第1の半導体層と第2の半導体層の間のヘテロ界面に沿った方向、すなわち基板面と平行な方向に電流が流されて動作する。
ここで製造される半導体装置の構造は、図5に示されたものと同様である。すなわち、基板11上に電子走行層(第1の半導体層)12、バリア層(第2の半導体層)13が順次形成された構成を具備し、図6に示されたようなスペーサ層は具備しない。基板11は、例えばシリコン(Si)又は炭化シリコン(SiC)の単結晶である。電子走行層12は半絶縁性(ノンドープ)のGaN、バリア層13は半絶縁性(ノンドープ)AlGaN(正確には半絶縁性(ノンドープ)AlGa1−xNであり、x≦0.5)である。ここで説明する半導体装置の製造方法は、特に電子走行層12の成長からバリア層13までにわたる成長方法に関する。この成長は、MOCVD法による。
MOCVD法においてGaN、AlGaNを成長させるために用いられる原料ガスとして、Ga原料としてTMG(トリメチルガリウム)、窒素(N)原料としてアンモニア(NH)、Al原料としてTMA(トリメチルアルミニウム)が用いられる。また、これらの原料ガスを輸送するキャリアガスとしては(水素(H))等が用いられる。成長時の基板温度は1100℃程度であり、基板11の面方位としては、Siの場合には(111)面、SiCの場合には(0001)面が特に好ましく用いられる。この場合、上記のガスが基板11上に流されることにより、この場合にはウルツ鉱型の結晶型をもつGaNやAlGaNのc面がこの上に成長する。なお、上記の構成においては、電子走行層12、バリア層13が共にノンドープであるため、ドーピング用のガスは使用しない。ただし、後述するように、バリア層(第2の半導体層)13をAlGa1−x−yInN(x>0、y≧0、x+y<1)とすることもでき、この場合にはInが添加され、In原料ガスも用いられる。
図1は、この成長方法において、電子走行層12(GaN)からバリア層13(AlGaN)を成長するまでの上記の各ガスの供給・停止状況(オン・オフ)の時間経過を模式的に示す図である。ここで行われる工程は、第1成長工程、成長中断工程、プリフロー工程、第2成長工程に大別される。なお、実際には各ガスの流量は適宜制御されるが、ここでは単純化して示している。ただし、全ての工程にわたり、キャリアガスと窒素原料ガス(NH)はオンとなっている。
まず、第1成長工程においては、電子走行層12(GaN層)を成長させるため、MOCVD装置のチャンバ内に、NHとTMGがオン(供給)され、TMAはオフ(停止)とされる。第1成長工程において、TMGの流量は第1の流量fに設定され、第1成長工程の時間tは、電子走行層12(GaN層)の厚さに応じて適宜設定される。
次に、バリア層13を成長させる前に、TMG、TMAを共にオフとする成長中断工程を行う。この時間tは、Ga原料ガスがチャンバ内に残留する程度の時間に設定され、後述する理由により5分以内、より好ましくは1分以内に設定される。この時間tは、キャリアガス(H)や窒素原料ガス(NH)の流量等、プロセス条件に応じて設定され、例えば20秒程度とすることができる。
次に、TMAをオンとし、TMGをオフのままとしたプリフロー工程を行う。プリフロー工程において、TMAの流量は、第2の流量fに設定される。fは、電子走行層12とバリア層13との間に急峻な界面が形成されるように設定される。プリフロー工程の時間となるtは、AlGaN層が2分子層(1分子層は0.25nm程度)形成されるよりも短い時間である。
次に、TMGと共にTMAをオンとし、バリア層13(AlGaN層)を成長させる第2成長工程を行う。第2成長工程において、TMGの流量は、第1の流量fよりも小さな第3の流量fに設定され、TMAの流量は、第4の流量fに設定される。第3の流量f、第4の流量fは、所望の組成を有するバリア層13が形成されるように適宜設定される。例えば、f<f、f≒fとすることができる。第2成長工程の時間tは、成長させるバリア層13(AlGaN)の厚さに応じて適宜設定される。その後、TMA、TMGを共にオフとすることにより、成長は終了する。
ここで、成長中断工程、プリフロー工程を設けることによって、電子走行層12とバリア層13のヘテロ界面の急峻性を高めることができる。この点について以下に説明する。
図2は、GaN層上に直接AlN層(スペーサ層20)を成長させた場合に得られた試料におけるAl組成の深さ分布を断面のEDX(Energy Dispersive X−ray spectroscopy)測定によって調べた結果である。これは、図6に示した特許文献1に記載の構造を製造した場合に対応する。この場合には、図1における成長中断工程は行っておらず、第1成長工程(電子走行層成長工程)直後にAlN層(スペーサ層20)を成長させるために、TMAを長時間オン(TMGはオフ)している。ここで、この時間は、AlN層を5nm程度成長させる時間としている。この図においては、左側が電子走行層12側(基板11側)であり、右側がバリア層13側である。図2において、破線(a)は、設計上の電子走行層12とスペーサ層20との界面を示し、破線(b)は、設計上のスペーサ層20とバリア層13との界面を示す。換言すれば、図2の破線(a)が示す領域が成長される時点でTMGの供給が停止されると共にTMAの供給が開始され、破線(b)が示す領域が成長される時点でTMGの供給が再開される。
この結果より、GaN上にAlNを成長させる条件で上記の成長を行ったものの、AlN(Al組成が100%)からなるスペーサ層20は実際には形成されていないことがわかる。また、電子走行層12からバリア層13にわたり、Al組成は緩やかに変動しているため、急峻な接合も得られていないことも明らかである。
この原因は、スペーサ層20(AlN層)成長開始時に、TMGをオフした場合であっても、電子走行層12(GaN層)成長時に用いられたTMGが、チャンバ内に設置された基板上の成長雰囲気に比較的高濃度で残留していることに起因する。また、これに関連して、TMAをオンした場合であっても、その効果は遅れて現れる。すなわち、TMAを短時間供給した場合においては、AlNは成長せず、厚さが5nm相当の時間では、実際にはAlN層は得られなかった。
この結果より、電子走行層12(GaN層)上にバリア層13(AlGaN層)を急峻な組成変動をもって成長させるためには、AlGaNを成長させる前に、少なくともチャンバ内に残留するTMGの濃度を低減することが望ましく、かつTMAの影響をAlGaN層成長時よりも早めに与えることが望ましい。このため、図1の成長方法においては、成長中断工程とプリフロー工程を導入することにより、急峻性を高めている。プリフロー工程におけるTMAの総流量は、成長するAlGaN層の分子層換算で2層以下が好ましい。
実際に図1の成長方法で得られた電子走行層12及びバリア層13の界面付近の組成分布を測定した結果を図3に示す。ここでは、成長した表面からスパッタエッチを行った場合のSIMS(Secondary Ion Mass Spectroscopy)分析結果を示す。図2と異なり、図中の左側が表面側(バリア層13側)となっており、縦軸が対数スケールであり、破線(c)は設計上の電子走行層12とバリア層13との界面を示す。図1に示された成長方法により、設計上の界面付近においてAl及びGaの組成が変化し、電子走行層12とバリア層13との間で急峻な界面が得られていることが確認できる。また、プリフロー工程ではTMAのみをオンしているものの、界面にAlN層(特にAl組成の大きな層)は形成されていない。すなわち、GaN層とAlGaN層の理想的に急峻な界面が得られている。
このように、上記の製造方法によって、GaN層/AlGaN層界面の急峻性を高めることができる。これによる効果は、例えば特許文献1に記載の技術と同様であり、2次元電子ガス層14における移動度を高めることができ、コンダクタンスを高めることができる。
ただし、特許文献1に記載の技術のように、禁制帯幅の広いスペーサ層20を挿入した場合には、オン抵抗が下がる一方で、リーク電流が増大する。また、図6の電極構成(ソース電極15とドレイン電極16が表面に設置された構成)においては、これらと2次元電子ガス層14との間に、禁制帯幅が広く電気抵抗の高いスペーサ層20が挿入される。このため、ソース電極15、ドレイン電極16と2次元電子ガス層14との間のコンタクト抵抗が増大する。
これに対して、本発明の実施の形態の製造方法によれば、AlN層のように禁制帯幅の広い層(Al組成の高い層)を用いる必要がない。すなわち、例えばバリア層13におけるAl組成比(AlGa1−xNにおけるx値)が0.5以下であっても、電子走行層12との間に急峻な界面が形成されるため、上記のリーク電流やコンタクト抵抗における問題点が改善される。この観点からは、上記の製造方法においては、プリフロー工程の開始時におけるチャンバ内にTMGが残留するように成長中断工程の時間tが設定されることが必要である。好ましくは、成長中断工程の時間tは、プリフロー工程の開始時におけるTMG濃度が、第2成長工程におけるTMG濃度と同じかそれ以下となるように設定される。従って、リーク電流の増大や、ソース電極、ドレイン電極の抵抗を増大させることなく、2次元電子ガス層14の移動度を高めることができ、HEMT素子として好ましい特性を得ることができる。
また、高いAl組成比を有するスペーサ層又はこれに準ずる層を形成するためには、成長中断工程の時間tを長くし、チャンバ内からTMGを排出することが好ましい。しかしながら、例えば5分以上の成長中断工程を行ってHEMT素子を形成した場合、リーク電流の増大や電流コラプス等の特性劣化が発生する。これは、成長中断工程の間、チャンバ内におけるTMGの濃度がほぼ零となることで、この工程において流されているキャリアガスやNHにより、既に形成されている電子走行層12の表面が荒れ、その表面の平坦性が損なわれることに起因すると考えられる。上記の製造方法においては、成長中断工程の時間tを1分以内とすることにより、こうしたHEMT素子の特性劣化が抑制される。
上記の製造方法(成長方法)の変形例として、バリア層13をAlGaNではなく、AlInN(AlInN(ここで、x+y=1))とする場合について説明する。図4は、この場合における各ガスのオンオフの時間経過を模式的に示す図である。ここでは、図1におけるインジウム(In)の原料としてTMI(トリメチルインジウム)が用いられている。このため、第2成長工程においては、TMAと共にTMIもオンとしている。
ただし、プリフロー工程においては、TMIはオンせず、TMAのみをオンとしている。これは、前記と同様に、Ga組成とAl組成の急峻性を目的としているためである。すなわち、バリア層13をAlInNとする場合であっても、プリフロー工程においては窒素原料ガスとAl原料ガス(及びキャリアガス)のみを供給すれば、GaN層とAlInN層の間のヘテロ接合界面の急峻性を高めることが可能である。
また、バリア層13がAlGaNとAlInNの中間であるAlGa1−x−yInN(x>0、y≧0、x+y≦1)であっても、同様の効果が得られる。この場合においても、x≦0.5が特に好ましいことは前記と同様である。
なお、上記の例では、バリア層(第2の半導体層)をノンドープとしたが、第2の半導体層に不純物をドーピングする場合においても、上記の製造方法が適用できることは明らかである。この場合には、この不純物の原料ガスを第2成長工程でのみオンとし、これよりも前の工程においてはオフとすればよい。
また、各原料ガスの流量は、成長する各層の組成や厚さに応じて適宜設定される。成長の際の上記の各工程の切替時、すなわち、工程間に適宜待機時間を設けることも可能である。
また、上記の例では、HEMT素子について記載したが、ダイオード素子やこれらの複合素子等、GaN層とAlGaN層(あるいはAlInN層)との間のヘテロ接合が利用される半導体装置であれば、上記の製造方法が有効であることは明らかである。
10、30 HEMT素子(半導体装置)
11 基板
12 電子走行層(第1の半導体層)
13 バリア層(第2の半導体層)
14 2次元電子ガス層
15 ソース電極
16 ドレイン電極
17 ゲート電極
20 スペーサ層

Claims (6)

  1. GaNからなる第1の半導体層上にAlGa1−x−yInN(x>0、y≧0、x+y≦1)からなる第2の半導体層をMOCVD法によってヘテロエピタキシャルさせる、半導体装置の製造方法であって、
    Ga原料ガスと窒素原料ガスを供給し、前記第1の半導体層を形成する第1成長工程と、
    前記第1成長工程後に、前記Ga原料ガス及びAl原料ガスを供給せず、かつ前記窒素原料ガスを供給する成長中断工程と、
    前記成長中断工程後に、前記Ga原料ガスを供給せず、かつ前記Al原料ガスと前記窒素原料ガスを供給するプリフロー工程と、
    前記プリフロー工程後に、前記Ga原料ガス、前記Al原料ガス、及び前記窒素原料ガスを供給することによって前記第2の半導体層を形成する第2成長工程と、
    を具備することを特徴とする半導体装置の製造方法。
  2. 前記プリフロー工程開始時において、前記第1の半導体層上に前記Ga原料ガスが残留し、
    前記第2の半導体層が、AlGa1−x−yInN(x>0、y≧0、x+y<1)からなることを特徴とする請求項1に記載の半導体装置の製造方法。
  3. 前記第2の半導体層が、AlGa1−x−yInN(0<x≦0.5、y≧0、x+y<1)からなることを特徴とする請求項2に記載の半導体装置の製造方法。
  4. 前記成長中断工程の時間は、5分以内に設定されることを特徴とする請求項1乃至3のいずれか1項に記載の半導体装置の製造方法。
  5. 前記Ga原料ガスはTMG(トリメチルガリウム)であり、前記窒素原料ガスはNH(アンモニア)であり、前記Al原料ガスはTMA(トリメチルアルミニウム)であることを特徴とする請求項1から請求項4までのいずれか1項に記載の半導体装置の製造方法。
  6. 請求項1から請求項5までのいずれか1項に記載の半導体装置の製造方法によって製造されたことを特徴とする半導体装置。
JP2010266573A 2010-11-30 2010-11-30 半導体装置の製造方法、半導体装置 Pending JP2012119429A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2010266573A JP2012119429A (ja) 2010-11-30 2010-11-30 半導体装置の製造方法、半導体装置
US13/308,360 US8524550B2 (en) 2010-11-30 2011-11-30 Method of manufacturing semiconductor device and semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2010266573A JP2012119429A (ja) 2010-11-30 2010-11-30 半導体装置の製造方法、半導体装置

Publications (1)

Publication Number Publication Date
JP2012119429A true JP2012119429A (ja) 2012-06-21

Family

ID=46126034

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010266573A Pending JP2012119429A (ja) 2010-11-30 2010-11-30 半導体装置の製造方法、半導体装置

Country Status (2)

Country Link
US (1) US8524550B2 (ja)
JP (1) JP2012119429A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2016039177A1 (ja) * 2014-09-09 2016-03-17 シャープ株式会社 窒化物半導体積層体の製造方法および窒化物半導体積層体
JP2018514946A (ja) * 2015-03-31 2018-06-07 スウェガン、アクチボラグSwegan Ab ヘテロ構造体およびその生成方法
JP2018098356A (ja) * 2016-12-13 2018-06-21 三菱電機株式会社 Iii−v族窒化物半導体エピタキシャルウェハの製造方法

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5883331B2 (ja) * 2012-01-25 2016-03-15 住友化学株式会社 窒化物半導体エピタキシャルウェハの製造方法及び電界効果型窒化物トランジスタの製造方法

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04240198A (ja) * 1991-01-14 1992-08-27 Furukawa Electric Co Ltd:The 気相薄膜成長方法
JPH0945625A (ja) * 1995-07-28 1997-02-14 Sony Corp 化合物半導体薄膜積層構造の形成方法及び高電子移動度トランジスタの作製方法
JP2000082676A (ja) * 1998-06-26 2000-03-21 Sharp Corp 窒化物系化合物半導体の結晶成長方法、発光素子およびその製造方法
JP2000208423A (ja) * 1999-01-11 2000-07-28 Hitachi Cable Ltd 化合物半導体気相エピタキシャル成長方法
JP2004200711A (ja) * 2004-02-20 2004-07-15 Sharp Corp 窒化物系iii−v族化合物半導体装置
JP2009054782A (ja) * 2007-08-27 2009-03-12 Institute Of Physical & Chemical Research 光半導体素子及びその製造方法
JP2010124000A (ja) * 2010-03-08 2010-06-03 Toyota Motor Corp 半導体装置とその製造方法
JP2010251612A (ja) * 2009-04-17 2010-11-04 Sharp Corp 窒化物半導体発光素子の製造方法、発光装置、窒化物半導体発光層および窒化物半導体発光素子

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6812053B1 (en) * 1999-10-14 2004-11-02 Cree, Inc. Single step pendeo- and lateral epitaxial overgrowth of Group III-nitride epitaxial layers with Group III-nitride buffer layer and resulting structures
US20090085065A1 (en) * 2007-03-29 2009-04-02 The Regents Of The University Of California Method to fabricate iii-n semiconductor devices on the n-face of layers which are grown in the iii-face direction using wafer bonding and substrate removal
WO2008151138A1 (en) * 2007-06-01 2008-12-11 The Regents Of The University Of California P-gan/algan/aln/gan enhancement-mode field effect transistor
JP2011029247A (ja) * 2009-07-22 2011-02-10 Panasonic Corp 窒化物半導体装置及びその製造方法

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04240198A (ja) * 1991-01-14 1992-08-27 Furukawa Electric Co Ltd:The 気相薄膜成長方法
JPH0945625A (ja) * 1995-07-28 1997-02-14 Sony Corp 化合物半導体薄膜積層構造の形成方法及び高電子移動度トランジスタの作製方法
JP2000082676A (ja) * 1998-06-26 2000-03-21 Sharp Corp 窒化物系化合物半導体の結晶成長方法、発光素子およびその製造方法
JP2000208423A (ja) * 1999-01-11 2000-07-28 Hitachi Cable Ltd 化合物半導体気相エピタキシャル成長方法
JP2004200711A (ja) * 2004-02-20 2004-07-15 Sharp Corp 窒化物系iii−v族化合物半導体装置
JP2009054782A (ja) * 2007-08-27 2009-03-12 Institute Of Physical & Chemical Research 光半導体素子及びその製造方法
JP2010251612A (ja) * 2009-04-17 2010-11-04 Sharp Corp 窒化物半導体発光素子の製造方法、発光装置、窒化物半導体発光層および窒化物半導体発光素子
JP2010124000A (ja) * 2010-03-08 2010-06-03 Toyota Motor Corp 半導体装置とその製造方法

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2016039177A1 (ja) * 2014-09-09 2016-03-17 シャープ株式会社 窒化物半導体積層体の製造方法および窒化物半導体積層体
CN106688084A (zh) * 2014-09-09 2017-05-17 夏普株式会社 氮化物半导体层叠体的制造方法和氮化物半导体层叠体
JPWO2016039177A1 (ja) * 2014-09-09 2017-05-25 シャープ株式会社 窒化物半導体積層体の製造方法および窒化物半導体積層体
JP2018514946A (ja) * 2015-03-31 2018-06-07 スウェガン、アクチボラグSwegan Ab ヘテロ構造体およびその生成方法
US10403746B2 (en) 2015-03-31 2019-09-03 Swegan Ab Heterostructure and method of its production
JP2018098356A (ja) * 2016-12-13 2018-06-21 三菱電機株式会社 Iii−v族窒化物半導体エピタキシャルウェハの製造方法
US10199218B2 (en) 2016-12-13 2019-02-05 Mitsubishi Electric Corporation Method for manufacturing group III-V nitride semiconductor epitaxial wafer

Also Published As

Publication number Publication date
US8524550B2 (en) 2013-09-03
US20120132962A1 (en) 2012-05-31

Similar Documents

Publication Publication Date Title
JP5064824B2 (ja) 半導体素子
US10566450B2 (en) Normally-off HEMT transistor with selective generation of 2DEG channel, and manufacturing method thereof
US8710511B2 (en) AIN buffer N-polar GaN HEMT profile
US8072002B2 (en) Field effect transistor
US8378387B2 (en) Field effect transistor and method of manufacturing the same
EP3311414B1 (en) Doped barrier layers in epitaxial group iii nitrides
CN103066103B (zh) 硅衬底上的iii族氮化物的衬底击穿电压改进方法
JP6746887B2 (ja) 高電子移動度トランジスタ、及び高電子移動度トランジスタの製造方法
US20120273795A1 (en) Semiconductor device
US9252220B2 (en) Nitride semiconductor device and fabricating method thereof
US10991577B2 (en) Method for forming a semiconductor structure for a gallium nitride channel device
JP6279296B2 (ja) エンハンスメントモードヘテロ接合トランジスタの製造方法
US20150069409A1 (en) Heterostructure with carrier concentration enhanced by single crystal reo induced strains
KR20150009965A (ko) 에피택셜 기판, 반도체 장치 및 반도체 장치의 제조방법
JP2017514316A (ja) ヘテロ接合電界効果トランジスタ
JP2012231002A (ja) 半導体装置
JP7257498B2 (ja) 窒化物半導体装置
US8524550B2 (en) Method of manufacturing semiconductor device and semiconductor device
JP5379391B2 (ja) 窒化ガリウム系化合物半導体からなる半導体素子及びその製造方法
KR102111459B1 (ko) 질화물 반도체 소자 및 그 제조 방법
KR102077674B1 (ko) 질화물 반도체 소자 및 그 제조 방법
JP5746927B2 (ja) 半導体基板、半導体デバイスおよび半導体基板の製造方法
CN104009077A (zh) 异质结结构及其制备方法、异质结场效应管及其制备方法
KR20130105804A (ko) 반도체 기판 및 절연 게이트형 전계 효과 트랜지스터
JP6416705B2 (ja) 電界効果トランジスタおよびその製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20131025

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20140417

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20140722

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140919

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20150203