Nothing Special   »   [go: up one dir, main page]

JP2012234879A - Package for housing element, and semiconductor device including the package - Google Patents

Package for housing element, and semiconductor device including the package Download PDF

Info

Publication number
JP2012234879A
JP2012234879A JP2011100674A JP2011100674A JP2012234879A JP 2012234879 A JP2012234879 A JP 2012234879A JP 2011100674 A JP2011100674 A JP 2011100674A JP 2011100674 A JP2011100674 A JP 2011100674A JP 2012234879 A JP2012234879 A JP 2012234879A
Authority
JP
Japan
Prior art keywords
insulating substrate
wiring conductor
disposed
conductor
package
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2011100674A
Other languages
Japanese (ja)
Other versions
JP5812671B2 (en
Inventor
Hiroshi Shibayama
博司 柴山
Takeo Satake
猛夫 佐竹
Tetsuo Abumita
哲郎 鐙田
Daisuke Tanaka
大輔 田中
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kyocera Corp
Original Assignee
Kyocera Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kyocera Corp filed Critical Kyocera Corp
Priority to JP2011100674A priority Critical patent/JP5812671B2/en
Publication of JP2012234879A publication Critical patent/JP2012234879A/en
Application granted granted Critical
Publication of JP5812671B2 publication Critical patent/JP5812671B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48153Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate
    • H01L2224/48195Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate the item being a discrete passive component
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491Disposition
    • H01L2224/4912Layout
    • H01L2224/49175Parallel arrangements
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161Cap
    • H01L2924/1615Shape
    • H01L2924/16195Flat cap [not enclosing an internal cavity]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191Disposition
    • H01L2924/19101Disposition of discrete passive components
    • H01L2924/19107Disposition of discrete passive components off-chip wires

Landscapes

  • Solid State Image Pick-Up Elements (AREA)

Abstract

PROBLEM TO BE SOLVED: To solve the problem in which: when the size of a package for housing an element is reduced, block of the inside and outside of a package becomes difficult because inevitable displacement of an input output terminal occurs due to the resulting reduction of thickness of a standing wall part in a manufacturing process.SOLUTION: A package for housing an element comprises: a first insulation substrate; a second insulation substrate disposed on the first insulation substrate; a wiring conductor disposed between the first insulation substrate and the second insulation substrate; an internal terminal electrically connected to the wiring conductor and disposed inside a region surrounded by a frame in a plan view on a top surface of the second insulation substrate; and an external terminal electrically connected to the wiring conductor and disposed outside a region surrounded by the frame in a plan view on the top surface of the second insulation substrate.

Description

本発明は、LD(レーザダイオード)、PD(フォトダイオード)に代表される半導体素子を収納する素子収納用パッケージおよびこれを備えた半導体装置に関する。   The present invention relates to an element storage package for storing semiconductor elements typified by LD (laser diode) and PD (photodiode), and a semiconductor device including the same.

半導体素子を収納する素子収納用パッケージ(以下、単にパッケージともいう。)としては、例えば、特許文献1に記載されたパッケージが知られている。特許文献1に記載されたパッケージは、このパッケージ内に載置される半導体素子と外部電気回路とを電気的に接続するためのセラミック端子部材(入出力端子)を備えている。セラミック端子部材は、セラミックスからなる平板部と、パッケージの内外を導通するように平板部の上面に形成されたメタライズ配線層と、平板部の上面に接合された、パッケージの内外を遮断する立壁部とを具備している。   For example, a package described in Patent Document 1 is known as an element storage package (hereinafter also simply referred to as a package) for storing semiconductor elements. The package described in Patent Document 1 includes a ceramic terminal member (input / output terminal) for electrically connecting a semiconductor element mounted in the package and an external electric circuit. The ceramic terminal member includes a flat plate portion made of ceramic, a metallized wiring layer formed on the upper surface of the flat plate portion so as to conduct inside and outside of the package, and a standing wall portion bonded to the upper surface of the flat plate portion to block the inside and outside of the package. It is equipped with.

特許文献1に記載されたパッケージにおいて、立壁部は平面視した場合に枠体と重なり合うように、平板部の上面の中央部分と平板部との間に形成されている。メタライズ配線層は、平板部の上面であって立壁部が形成されていない領域において露出している。メタライズ配線層はこの露出する部分において半導体素子および外部電気回路に電気的に接続される。   In the package described in Patent Document 1, the standing wall portion is formed between the central portion of the upper surface of the flat plate portion and the flat plate portion so as to overlap with the frame when viewed in plan. The metallized wiring layer is exposed in a region on the upper surface of the flat plate portion where the standing wall portion is not formed. The metallized wiring layer is electrically connected to the semiconductor element and the external electric circuit at the exposed portion.

特開2001−102472号公報JP 2001-102472 A

近年、素子収納用パッケージには小型化することが求められている。そのため、入出力端子も小型化することが求められている。しかしながら、素子収納用パッケージを従来よりも小型化した場合、立壁部の厚みも小さくなるため入出力端子に製造工程上で不可避の位置ずれが生じることによって、パッケージの内外を遮断することが難しくなる。   In recent years, it has been required to reduce the size of an element storage package. Therefore, the input / output terminals are also required to be downsized. However, when the element storage package is made smaller than before, the thickness of the standing wall portion is reduced, and therefore the input / output terminals are inevitably displaced in the manufacturing process, making it difficult to block the inside and outside of the package. .

また、引用文献1に記載されたパッケージは、入出力端子に位置決め用の溝部を有しているが、立壁部の厚みを小さくした場合、立壁部における溝部の側方に位置する部分の厚みが極端に小さくなる可能性がある。そのため、立壁部にクラックが生じてパッケージの内外を遮断することが難しくなる。一方、立壁部の厚みを大きくした場合、メタライズ配線層における露出する部分が小さくなることから、半導体素子および外部電気回路に電気的に接続することが難しくなる。   Moreover, although the package described in the cited document 1 has a positioning groove on the input / output terminal, when the thickness of the standing wall is reduced, the thickness of the portion located on the side of the groove on the standing wall is It can be extremely small. For this reason, a crack occurs in the standing wall portion, and it becomes difficult to block the inside and outside of the package. On the other hand, when the thickness of the standing wall portion is increased, the exposed portion of the metallized wiring layer is reduced, so that it is difficult to electrically connect to the semiconductor element and the external electric circuit.

本発明は、上記の課題に鑑みてなされたものであり、小型化が可能な素子収納用パッケージおよびこれを用いた半導体装置を提供することを目的とする。   The present invention has been made in view of the above problems, and an object of the present invention is to provide an element housing package that can be reduced in size and a semiconductor device using the same.

本発明の一つの態様に基づく素子収納用パッケージは、上面に半導体素子が載置される載置領域を有する基体と、該基体の上面であって前記載置領域を囲むように配設された、内周面および外周面に開口する開口部を有する枠体と、前記開口部に挿入された入出力端子とを備えている。   An element storage package according to an aspect of the present invention includes a base having a mounting area on which a semiconductor element is mounted on an upper surface, and an upper surface of the base so as to surround the mounting area. And a frame having openings on the inner peripheral surface and the outer peripheral surface, and input / output terminals inserted into the openings.

そして、前記入出力端子は、第1の絶縁基板と、該第1の絶縁基板の上面に配設された
第2の絶縁基板と、前記第1の絶縁基板と前記第2の絶縁基板との間に配設された配線導体と、前記第2の絶縁基板の上面であって平面視した場合に前記枠体で囲まれた領域の内側に配設されるとともに前記配線導体と電気的に接続された内部端子と、前記第2の絶縁基板の上面であって平面視した場合に前記枠体で囲まれた領域の外側に配設されるとともに前記配線導体と電気的に接続された外部端子とを具備している。
The input / output terminal includes: a first insulating substrate; a second insulating substrate disposed on an upper surface of the first insulating substrate; and the first insulating substrate and the second insulating substrate. A wiring conductor disposed between the wiring conductor and an inner surface of a region surrounded by the frame when viewed from above on the upper surface of the second insulating substrate and electrically connected to the wiring conductor; And an external terminal disposed on the upper surface of the second insulating substrate and outside the region surrounded by the frame when viewed in plan and electrically connected to the wiring conductor It is equipped with.

本発明の一つの態様に基づく素子収納用パッケージにおいては、入出力端子が上記の構成を具備していることから、第2の絶縁基板において素子収納用パッケージの内外を安定して遮断することができる。また、内部端子および外部端子が第二の絶縁基板の上面に位置していることから、半導体素子および外部電気回路に容易に電気的に接続することが可能となる。   In the element storage package according to one aspect of the present invention, since the input / output terminals have the above-described configuration, the inside and outside of the element storage package can be stably blocked by the second insulating substrate. it can. Further, since the internal terminal and the external terminal are located on the upper surface of the second insulating substrate, it is possible to easily electrically connect to the semiconductor element and the external electric circuit.

第1の実施形態にかかる素子収納用パッケージおよびこれを備えた半導体装置を示す分解斜視図である。1 is an exploded perspective view showing an element storage package and a semiconductor device including the same according to a first embodiment. 図1に示す素子収納用パッケージのX1−X1断面図である。It is X1-X1 sectional drawing of the element storage package shown in FIG. 図2に示す素子収納用パッケージの領域A1を拡大した拡大断面図である。FIG. 3 is an enlarged cross-sectional view in which a region A1 of the element storage package shown in FIG. 2 is enlarged. 図1に示す素子収納用パッケージのX2−X2断面図である。It is X2-X2 sectional drawing of the element storage package shown in FIG. 図2に示す素子収納用パッケージの領域A2を拡大した拡大断面図である。FIG. 3 is an enlarged cross-sectional view in which a region A2 of the element storage package shown in FIG. 2 is enlarged. 図1に示す素子収納用パッケージおよびこれを備えた半導体装置の変形例を示す分解斜視図である。FIG. 5 is an exploded perspective view showing a modification of the element storage package and the semiconductor device including the element storage package shown in FIG. 1. 図6に示す素子収納用パッケージのY−Y断面図である。It is YY sectional drawing of the element storage package shown in FIG. 図7に示す素子収納用パッケージの領域Bを拡大した拡大断面図である。It is the expanded sectional view which expanded the area | region B of the element storage package shown in FIG. 第2の実施形態にかかる素子収納用パッケージおよびこれを備えた半導体装置を示す分解斜視図である。It is a disassembled perspective view which shows the element storage package concerning 2nd Embodiment, and a semiconductor device provided with the same. 図9に示す素子収納用パッケージのZ−Z断面図である。FIG. 10 is a ZZ sectional view of the element storage package shown in FIG. 9. 図10に示す素子収納用パッケージの領域C1を拡大した拡大断面図である。It is the expanded sectional view which expanded the area | region C1 of the element storage package shown in FIG. 図9に示す素子収納用パッケージの平面図である。FIG. 10 is a plan view of the element storage package shown in FIG. 9. 図12に示す素子収納用パッケージの領域C2を拡大した平面透視図である。FIG. 13 is an enlarged plan perspective view of a region C2 of the element storage package shown in FIG.

以下、本発明の実施形態にかかる素子収納用パッケージ(以下、単にパッケージとも言う)およびこれを備えた半導体装置について、図面を用いて詳細に説明する。但し、以下で参照する各図は、説明の便宜上、実施形態の構成部材のうち、本発明を説明するために必要な主要部材のみを簡略化して示したものである。したがって、本発明に係る素子収納用パッケージは、本明細書が参照する各図に示されていない任意の構成部材を備え得る。また、各図中の部材の寸法は、実際の構成部材の寸法および各部材の寸法比率等を忠実に表したものではない。   Hereinafter, an element storage package (hereinafter also simply referred to as a package) according to an embodiment of the present invention and a semiconductor device including the same will be described in detail with reference to the drawings. However, in the drawings referred to below, for convenience of explanation, among the constituent members of the embodiment, only the main members necessary for explaining the present invention are shown in a simplified manner. Therefore, the element storage package according to the present invention can include arbitrary constituent members not shown in the drawings referred to in this specification. Moreover, the dimension of the member in each figure does not represent the dimension of an actual structural member, the dimension ratio of each member, etc. faithfully.

図1〜5に示すように、本実施形態にかかるパッケージ1は、上面に半導体素子3が載置される載置領域を有する基体5と、基体5の上面であって載置領域を囲むように配設された、内周面および外周面に開口する開口部7aを有する枠体7と、枠体7の開口部7aに挿入された入出力端子9と、を備えている。   As shown in FIGS. 1 to 5, the package 1 according to the present embodiment includes a base 5 having a mounting area on which the semiconductor element 3 is mounted on the upper surface, and surrounds the mounting area on the upper surface of the base 5. And a frame body 7 having an opening 7 a that opens to the inner and outer peripheral surfaces, and an input / output terminal 9 that is inserted into the opening 7 a of the frame 7.

さらに、入出力端子9は、第1の絶縁基板11と、第1の絶縁基板11の上面に配設された第2の絶縁基板13と、第1の絶縁基板11と第2の絶縁基板13との間に配設された配線導体15(以下、第1の配線導体15という)と、第2の絶縁基板13の上面であ
って平面視した場合に枠体7で囲まれた領域の内側に配設されるとともに第1の配線導体15と電気的に接続された内部端子17と、第2の絶縁基板13の上面であって平面視した場合に枠体7で囲まれた領域の外側に配設されるとともに第1の配線導体15と電気的に接続された外部端子19とを具備している。
Further, the input / output terminal 9 includes a first insulating substrate 11, a second insulating substrate 13 disposed on the upper surface of the first insulating substrate 11, and the first insulating substrate 11 and the second insulating substrate 13. Between the wiring conductor 15 (hereinafter referred to as the first wiring conductor 15) disposed between and the upper surface of the second insulating substrate 13 and in the area surrounded by the frame body 7 when viewed in plan. And the inner terminal 17 electrically connected to the first wiring conductor 15 and the outer surface of the upper surface of the second insulating substrate 13 and surrounded by the frame 7 when viewed in plan. And an external terminal 19 electrically connected to the first wiring conductor 15.

このように本実施形態のパッケージ1においては、第2の絶縁基板13が第1の絶縁基板11の上面における平面視した場合に枠体7と重なり合う部分のみに形成されるのではなく、第1の絶縁基板11の上面全体に形成されている。そのため、パッケージ1を小型化するために枠体7および入出力端子9を小型化した際に、入出力端子9が枠体7に対して製造工程上で不可避の位置ずれをした場合であってもパッケージ1の内外を安定して遮断することが可能となる。結果、パッケージ1の気密性を良好なものとすることができる。   As described above, in the package 1 of the present embodiment, the second insulating substrate 13 is not formed only in a portion overlapping the frame body 7 when viewed in plan on the upper surface of the first insulating substrate 11. The insulating substrate 11 is formed on the entire top surface. Therefore, when the frame 7 and the input / output terminal 9 are downsized to reduce the size of the package 1, the input / output terminal 9 is inevitably displaced in the manufacturing process with respect to the frame 7. Also, the inside and outside of the package 1 can be stably blocked. As a result, the airtightness of the package 1 can be improved.

加えて、内部端子17および外部端子19が第2の絶縁基板13の上面に位置しており、内部端子17および外部端子19を極端に小さくする必要がないことから、半導体素子3および外部電気回路(不図示)に容易に電気的に接続することが可能となる。   In addition, since the internal terminal 17 and the external terminal 19 are located on the upper surface of the second insulating substrate 13, and it is not necessary to make the internal terminal 17 and the external terminal 19 extremely small, the semiconductor element 3 and the external electric circuit It is possible to easily electrically connect to (not shown).

本実施形態における基体5は、四角板形状であって、主面上に半導体素子3が載置される載置領域を有している。なお、本実施形態において載置領域とは、基体5を平面視した場合に半導体素子3と重なり合う領域を意味している。   The base body 5 in the present embodiment has a square plate shape, and has a placement area on which the semiconductor element 3 is placed on the main surface. In the present embodiment, the placement region means a region that overlaps the semiconductor element 3 when the base 5 is viewed in plan.

本実施形態においては載置領域が主面の中央部に形成されているが、半導体素子3が載置される領域を載置領域としていることから、例えば、基体5の主面の端部に載置領域が形成されていても何ら問題ない。また、本実施形態の基体5は一つの載置領域を有しているが、基体5が複数の載置領域を有し、それぞれの載置領域に半導体素子3が載置されていてもよい。   In the present embodiment, the placement region is formed at the center of the main surface. However, since the region where the semiconductor element 3 is placed is the placement region, for example, at the end of the main surface of the base 5. There is no problem even if the mounting area is formed. Moreover, although the base body 5 of the present embodiment has one placement area, the base body 5 may have a plurality of placement areas, and the semiconductor element 3 may be placed in each placement area. .

基体5の主面における載置領域には半導体素子3が配設されている。入出力端子9などを介して半導体素子3と外部電気回路(不図示)との間で信号の入出力を行うことができる。このように、基体5の主面には半導体素子3が配設されることから、基体5としては、少なくとも半導体素子3が配設される部分には高い絶縁性を有していることが求められる。本実施形態にかかる基体5は、複数の絶縁性部材を積層することにより作製される。そして、この基体5の載置領域に半導体素子3が配設される。絶縁性部材としては、例えば、酸化アルミニウム質焼結体、ムライト質焼結体、炭化珪素質焼結体、窒化アルミニウム質焼結体および窒化珪素質焼結体のようなセラミック材料、又はガラスセラミック材料を用いることができる。   The semiconductor element 3 is disposed in the mounting region on the main surface of the base body 5. Signals can be input / output between the semiconductor element 3 and an external electric circuit (not shown) via the input / output terminal 9 or the like. As described above, since the semiconductor element 3 is disposed on the main surface of the base body 5, the base body 5 is required to have high insulation properties at least in a portion where the semiconductor element 3 is disposed. It is done. The base 5 according to the present embodiment is produced by laminating a plurality of insulating members. The semiconductor element 3 is disposed in the mounting region of the base body 5. Examples of the insulating member include a ceramic material such as an aluminum oxide sintered body, a mullite sintered body, a silicon carbide sintered body, an aluminum nitride sintered body, and a silicon nitride sintered body, or a glass ceramic. Materials can be used.

これらのガラス粉末およびセラミック粉末を含有する原料粉末、有機溶剤並びにバインダを混ぜることにより混合部材を作製する。この混合部材をシート状に成形することにより複数のセラミックグリーンシートを作製する。作製された複数のセラミックグリーンシートを積層することにより複数の積層体を作製する。複数の積層体をそれぞれ約1600度の温度で一体焼成することにより基体5が作製される。   A mixing member is prepared by mixing the raw material powder containing these glass powder and ceramic powder, an organic solvent, and a binder. A plurality of ceramic green sheets are produced by forming the mixed member into a sheet. A plurality of laminated bodies are produced by laminating the produced ceramic green sheets. The base body 5 is produced by integrally firing a plurality of laminated bodies at a temperature of about 1600 degrees.

なお、基体5としては、複数の絶縁性部材が積層された構成に限られるものではない。一つの絶縁性部材により基体5が構成されていてもよい。また、基体5として、少なくとも半導体素子3が配設される部分に高い絶縁性を有していることが求められることから、例えば、金属部材上に絶縁性部材を積層した構成としてもよい。特に、基体5に対して高い放熱性が求められる場合、基体5が上記の構成であることが好ましい。金属部材は高い放熱性を有しているからである。金属部材上に絶縁性部材を積層した構成とすることで、基体5の放熱性を高めることができる。   The base 5 is not limited to a configuration in which a plurality of insulating members are stacked. The base 5 may be composed of one insulating member. Moreover, since it is calculated | required that the base | substrate 5 has high insulation at least in the part by which the semiconductor element 3 is arrange | positioned, it is good also as a structure which laminated | stacked the insulating member on the metal member, for example. In particular, when high heat dissipation is required for the base 5, the base 5 is preferably configured as described above. This is because the metal member has high heat dissipation. By adopting a configuration in which an insulating member is laminated on a metal member, the heat dissipation of the base 5 can be enhanced.

金属部材としては、具体的には、鉄、銅、ニッケル、クロム、コバルト及びタングステンのような金属部材、或いはこれらの金属からなる合金を用いることができる。このような金属部材のインゴットに圧延加工法、打ち抜き加工法のような金属加工法を施すことによって基体5を構成する金属部材を作製することができる。   Specifically, a metal member such as iron, copper, nickel, chromium, cobalt, and tungsten, or an alloy made of these metals can be used as the metal member. A metal member constituting the substrate 5 can be produced by subjecting such an ingot of the metal member to a metal working method such as a rolling method or a punching method.

また、上述のように基体5としては、少なくとも半導体素子3が配設される部分には高い絶縁性を有していることが求められることから、本実施形態のパッケージ1のように、基体5が、載置領域上に配設された、半導体素子3を載置するための載置基板21を備えていることが好ましい。半導体素子3と内部端子17との高さのずれを小さくすることができるので、これらの電気的な接続を容易に行うことができるからである。   Further, as described above, since the base 5 is required to have high insulating properties at least in a portion where the semiconductor element 3 is disposed, the base 5 is provided as in the package 1 of the present embodiment. However, it is preferable that a mounting substrate 21 for mounting the semiconductor element 3 disposed on the mounting region is provided. This is because the difference in height between the semiconductor element 3 and the internal terminal 17 can be reduced, so that these electrical connections can be easily performed.

載置基板21としては、絶縁性部材と同様に絶縁性の良好な部材を用いることが好ましく、例えば、酸化アルミニウム質焼結体、ムライト質焼結体、炭化珪素質焼結体、窒化アルミニウム質焼結体および窒化珪素質焼結体のようなセラミック材料、又はガラスセラミック材料を用いることができる。   As the mounting substrate 21, it is preferable to use a member having good insulation like the insulating member. For example, an aluminum oxide sintered body, a mullite sintered body, a silicon carbide sintered body, and an aluminum nitride material are used. Ceramic materials such as sintered bodies and silicon nitride-based sintered bodies, or glass ceramic materials can be used.

本実施形態のパッケージ1は、基体5の上面であって載置領域を囲むように配設された、内周面および外周面に開口する開口部7aを有する枠体7を備えている。本実施形態における開口部7aは入出力端子9を挿入するために枠体7に形成されたものである。そのため、本実施形態における開口部7aのように、枠体7の内周面および外周面に開口する凹部を枠体7の下面側に形成するとともに、この凹部および基体5の上面によって貫通孔を形成して、開口部7aとしてもよい。また、開口部7aは、枠体7の内周面および外周面に開口するように枠体7の上面側に形成されてもよい。そして、入出力端子9は、枠体7と第2の絶縁基板13の上面とが同一面となるように開口部7aにはめ込まれるとともに、平面形状が枠体7と同じシールリングが、枠体7と重なるように第2の絶縁基板13の上面に配設される。そして、入出力端子9は、ロウ材を介して枠体7とシールリングで形成された開口部7aに配設される。その結果、入出力端子9によって枠体7の上端部の剛性が向上し、蓋体45がシーム溶接でシールリングに接合固定される際に生じる枠体7の変形が抑制され、半導体装置43の歩留まりが改善される。また、枠体7に、この枠体7の内周面および外周面に開口する貫通孔を形成して、開口部7aとしてもよい。貫通孔は、例えばドリル孔あけ加工によって枠体7に形成することができる。   The package 1 according to the present embodiment includes a frame body 7 having an inner peripheral surface and an opening 7 a that opens to the outer peripheral surface, which is disposed on the upper surface of the base body 5 so as to surround the mounting region. In the present embodiment, the opening 7 a is formed in the frame body 7 in order to insert the input / output terminal 9. Therefore, like the opening 7a in the present embodiment, recesses that open to the inner peripheral surface and the outer peripheral surface of the frame body 7 are formed on the lower surface side of the frame body 7, and through holes are formed by the upper surface of the recess and the base body 5. It is good also as the opening part 7a by forming. The opening 7 a may be formed on the upper surface side of the frame body 7 so as to open on the inner peripheral surface and the outer peripheral surface of the frame body 7. The input / output terminal 9 is fitted into the opening 7a so that the frame 7 and the upper surface of the second insulating substrate 13 are flush with each other, and a seal ring having the same planar shape as the frame 7 has a frame body. 7 is disposed on the upper surface of the second insulating substrate 13 so as to overlap with 7. And the input / output terminal 9 is arrange | positioned in the opening part 7a formed of the frame 7 and the seal ring through the brazing material. As a result, the rigidity of the upper end portion of the frame body 7 is improved by the input / output terminals 9, and deformation of the frame body 7 that occurs when the lid body 45 is bonded and fixed to the seal ring by seam welding is suppressed. Yield is improved. In addition, a through-hole that opens in the inner peripheral surface and the outer peripheral surface of the frame body 7 may be formed in the frame body 7 to form the opening 7a. The through hole can be formed in the frame body 7 by, for example, drilling.

枠体7としては、例えば、鉄、銅、ニッケル、クロム、コバルト及びタングステンのような金属部材、或いはこれらの金属からなる合金を用いることができる。このような金属部材のインゴットに圧延加工法、打ち抜き加工法のような金属加工法を施すことによって枠体7を構成する金属部材を作製することができる。また、枠体7としてセラミック部材を用いてもよい。また、枠体7は、一つの部材からなっていてもよいが、複数の部材の積層構造であってもよい。   As the frame 7, for example, a metal member such as iron, copper, nickel, chromium, cobalt, and tungsten, or an alloy made of these metals can be used. The metal member constituting the frame body 7 can be manufactured by subjecting such an ingot of the metal member to a metal processing method such as a rolling method or a punching method. A ceramic member may be used as the frame body 7. Further, the frame body 7 may be composed of one member, but may be a laminated structure of a plurality of members.

本実施形態の素子収納用パッケージ1は、基体5および枠体7の間に位置して、基体5および枠体7を接合する接合部材(不図示)を備えている。接合部材としては、例えばロウ材を用いることができる。例示的なロウ材としては、銀ロウが挙げられる。   The element storage package 1 of this embodiment includes a joining member (not shown) that is located between the base body 5 and the frame body 7 and joins the base body 5 and the frame body 7. For example, a brazing material can be used as the joining member. Exemplary brazing materials include silver brazing.

本実施形態における枠体7の開口部7aには、入出力端子9が挿入固定されている。入出力端子9は、第1の絶縁基板11と、第1の絶縁基板11の上面に配設された第2の絶縁基板13と、第1の絶縁基板11と第2の絶縁基板13との間に配設された複数の配線導体15(第1の配線導体15)と、第2の絶縁基板13の上面であって平面視した場合に枠体7で囲まれた領域の内側に配設された複数の内部端子17と、第2の絶縁基板13の上面であって平面視した場合に枠体7で囲まれた領域の外側に配設された複数の外部端
子19とを具備している。
An input / output terminal 9 is inserted and fixed in the opening 7a of the frame body 7 in the present embodiment. The input / output terminal 9 includes a first insulating substrate 11, a second insulating substrate 13 disposed on the upper surface of the first insulating substrate 11, and the first insulating substrate 11 and the second insulating substrate 13. A plurality of wiring conductors 15 (first wiring conductors 15) disposed between them and the upper surface of the second insulating substrate 13 and disposed inside the region surrounded by the frame 7 when viewed in plan. A plurality of internal terminals 17, and a plurality of external terminals 19 arranged on the upper surface of the second insulating substrate 13 and outside the region surrounded by the frame body 7 when viewed in plan. Yes.

本実施形態における第1の絶縁基板11は、四角板形状であって上面に複数の第1の配線導体15が配設されている。第1の絶縁基板11の例示的な大きさとしては、平面視した場合の一辺が1〜20mm程度であって、厚みが0.5〜2mm程度である四角板形状の部材を用いることができる。   The first insulating substrate 11 in the present embodiment has a square plate shape, and a plurality of first wiring conductors 15 are disposed on the upper surface. As an exemplary size of the first insulating substrate 11, a square plate-shaped member having a side of about 1 to 20 mm and a thickness of about 0.5 to 2 mm when viewed in plan can be used. .

第1の絶縁基板11としては、絶縁性部材と同様に絶縁性の良好な部材を用いることが好ましく、例えば、酸化アルミニウム質焼結体、ムライト質焼結体、炭化珪素質焼結体、窒化アルミニウム質焼結体および窒化珪素質焼結体のようなセラミック材料、又はガラスセラミック材料を用いることができる。   As the first insulating substrate 11, it is preferable to use a member having good insulation like the insulating member. For example, an aluminum oxide sintered body, a mullite sintered body, a silicon carbide sintered body, a nitrided body A ceramic material such as an aluminum sintered body and a silicon nitride sintered body, or a glass ceramic material can be used.

本実施形態における第2の絶縁基板13は、第1の絶縁基板11と同様に四角板形状である。このように、第1の絶縁基板11および第2の絶縁基板13は平面視した場合の形状が略同一であることが好ましい。これにより、第2の絶縁基板13の上面の面積を大きくすることができるので、入出力端子9を小型化しつつもリード端子27と外部端子19とを安定して接合することが可能となる。   The second insulating substrate 13 in the present embodiment has a square plate shape like the first insulating substrate 11. Thus, it is preferable that the first insulating substrate 11 and the second insulating substrate 13 have substantially the same shape when viewed in plan. Thereby, since the area of the upper surface of the second insulating substrate 13 can be increased, the lead terminal 27 and the external terminal 19 can be stably bonded while the input / output terminal 9 is downsized.

加えて、第1の絶縁基板11および第2の絶縁基板13は平面視した場合の形状が略同一である場合には、後述の理由から入出力端子9の耐久性を向上させることができる。入出力端子9を枠体7の開口部7aに挿入固定した場合、パッケージ1を気密封止するために枠体7から入出力端子9に押圧力が加えられることが好ましい。一方、第1の絶縁基板11および第2の絶縁基板13は平面視した際に、第2の絶縁基板13が第1の絶縁基板11よりも小さい構成である場合、第1の絶縁基板11の上面における第2の絶縁基板13と重なり合っている部分に枠体7からの応力が集中しやすくなる。   In addition, when the first insulating substrate 11 and the second insulating substrate 13 have substantially the same shape in plan view, the durability of the input / output terminal 9 can be improved for the reasons described later. When the input / output terminal 9 is inserted and fixed in the opening 7 a of the frame body 7, it is preferable that a pressing force is applied from the frame body 7 to the input / output terminal 9 in order to hermetically seal the package 1. On the other hand, when the first insulating substrate 11 and the second insulating substrate 13 have a configuration in which the second insulating substrate 13 is smaller than the first insulating substrate 11 when seen in a plan view, The stress from the frame body 7 tends to concentrate on the portion of the upper surface overlapping the second insulating substrate 13.

しかしながら、第1の絶縁基板11および第2の絶縁基板13は平面視した場合の形状が略同一である場合には、第1の絶縁基板11の上面全体が第2の絶縁基板13と重なり合うことになるので、第1の絶縁基板11の上面における特定の領域に枠体7からの応力が集中する可能性を小さくできる。そのため、入出力端子9の耐久性を向上させることができる。   However, when the first insulating substrate 11 and the second insulating substrate 13 have substantially the same shape when viewed in plan, the entire upper surface of the first insulating substrate 11 overlaps the second insulating substrate 13. Therefore, the possibility that stress from the frame body 7 is concentrated on a specific region on the upper surface of the first insulating substrate 11 can be reduced. Therefore, the durability of the input / output terminal 9 can be improved.

また、本実施形態における第2の絶縁基板13の上面には複数の内部端子17および外部端子19が配設されている。第2の絶縁基板13の例示的な大きさとしては、平面視した場合の一辺が1〜20mm程度であって、厚みが0.5〜2mm程度である四角板形状の部材を用いることができる。   A plurality of internal terminals 17 and external terminals 19 are disposed on the upper surface of the second insulating substrate 13 in the present embodiment. As an exemplary size of the second insulating substrate 13, a square plate-shaped member having a side of about 1 to 20 mm and a thickness of about 0.5 to 2 mm when viewed in plan can be used. .

また、第2の絶縁基板13は上面および下面に開口する複数の貫通孔を有している。これらの貫通孔にはそれぞれ貫通導体23が充填されている。これらの貫通導体23を介して第1の配線導体15および内部端子17と、第1の配線導体15および外部端子19とをそれぞれ電気的に接続することができる。   The second insulating substrate 13 has a plurality of through holes that open to the upper surface and the lower surface. Each of these through holes is filled with a through conductor 23. The first wiring conductor 15 and the internal terminal 17, and the first wiring conductor 15 and the external terminal 19 can be electrically connected to each other through these through conductors 23.

第2の絶縁基板13としては、絶縁性部材と同様に絶縁性の良好な部材を用いることが好ましく、例えば、酸化アルミニウム質焼結体、ムライト質焼結体、炭化珪素質焼結体、窒化アルミニウム質焼結体および窒化珪素質焼結体のようなセラミック材料、又はガラスセラミック材料を用いることができる。   As the second insulating substrate 13, it is preferable to use a member having good insulation like the insulating member. For example, an aluminum oxide sintered body, a mullite sintered body, a silicon carbide sintered body, nitriding A ceramic material such as an aluminum sintered body and a silicon nitride sintered body, or a glass ceramic material can be used.

複数の第1の配線導体15は、第1の絶縁基板11の上面と第2の絶縁基板13の下面との間にそれぞれ配設されている。また、複数の第1の配線導体15は、それぞれ枠体7で囲まれた領域の内側から外側にかけて位置している。これにより、枠体7で囲まれた領
域の内側と外側との間で電気的な接続を図ることができる。これら複数の第1の配線導体15は、互いに電気的に短絡することの無い様に所定の間隔をあけて平行に配設されている。
The plurality of first wiring conductors 15 are respectively disposed between the upper surface of the first insulating substrate 11 and the lower surface of the second insulating substrate 13. The plurality of first wiring conductors 15 are located from the inside to the outside of the region surrounded by the frame body 7. Thereby, electrical connection can be achieved between the inside and the outside of the region surrounded by the frame body 7. The plurality of first wiring conductors 15 are arranged in parallel at predetermined intervals so as not to be electrically short-circuited with each other.

複数の第1の配線導体15の間隔としては、入出力端子9を小型化しつつも第1の配線導体15の間での電気的な短絡を抑制するため、0.3〜1.5mm程度であることが好ましい。   The interval between the plurality of first wiring conductors 15 is about 0.3 to 1.5 mm in order to suppress an electrical short circuit between the first wiring conductors 15 while reducing the size of the input / output terminal 9. Preferably there is.

第1の配線導体15としては、導電性の良好な部材を用いることが好ましい。具体的には、タングステン、モリブデン、ニッケル、銅、銀および金のような金属材料を第1の配線導体15として用いることができる。上記の金属材料を単一で用いてもよく、また、合金として用いてもよい。   As the first wiring conductor 15, it is preferable to use a member having good conductivity. Specifically, a metal material such as tungsten, molybdenum, nickel, copper, silver, and gold can be used as the first wiring conductor 15. The above metal materials may be used alone or as an alloy.

入出力端子9は、第2の絶縁基板13の上面であって平面視した場合に枠体7で囲まれた領域の内側に配設された複数の内部端子17を具備している。複数の内部端子17はそれぞれ第1の配線導体15と第2の絶縁基板13の貫通孔に充填された貫通導体23を介して電気的に接続されている。内部端子17は、第1の配線導体15と半導体素子3とを電気的に接続するための部材である。内部端子17と半導体素子3とは、例えば、導線25を介して、いわゆるワイヤーボンディングにより電気的に接続することができる。   The input / output terminal 9 includes a plurality of internal terminals 17 disposed on the inner surface of a region surrounded by the frame body 7 when viewed from above on the upper surface of the second insulating substrate 13. The plurality of internal terminals 17 are electrically connected to the first wiring conductor 15 and the through conductor 23 filled in the through hole of the second insulating substrate 13. The internal terminal 17 is a member for electrically connecting the first wiring conductor 15 and the semiconductor element 3. The internal terminal 17 and the semiconductor element 3 can be electrically connected by, for example, so-called wire bonding via the conductive wire 25.

導線25などを介して内部端子17と半導体素子3とを電気的に接続する場合、導線25を内部端子17に安定して接合する必要がある。本実施形態のパッケージ1においては、内部端子17が平板形状である第2の絶縁基板13の上面に配設されていることから、内部端子17の上面の面積を容易に大きく確保することができる。そのため、導線25を内部端子17に容易に接合することができるので、導線25と内部端子17とを安定して接合することが可能となる。   When the internal terminal 17 and the semiconductor element 3 are electrically connected via the conducting wire 25 or the like, it is necessary to stably join the conducting wire 25 to the internal terminal 17. In the package 1 of this embodiment, since the internal terminals 17 are disposed on the upper surface of the second insulating substrate 13 having a flat plate shape, the area of the upper surface of the internal terminals 17 can be easily secured. . Therefore, since the conducting wire 25 can be easily joined to the internal terminal 17, the conducting wire 25 and the internal terminal 17 can be stably joined.

また、入出力端子9は、第2の絶縁基板13の上面であって平面視した場合に枠体7で囲まれた領域の外側に配設された複数の外部端子19を具備している。複数の外部端子19は、内部端子17と同様に、それぞれ第1の配線導体15と第2の絶縁基板13の貫通孔に充填された貫通導体23を介して電気的に接続されている。外部端子19は、第1の配線導体15と外部電気回路とを電気的に接続するための部材である。外部端子19と外部電気回路とは、例えば、リード端子27を介して電気的に接続することができる。   Further, the input / output terminal 9 includes a plurality of external terminals 19 arranged on the upper surface of the second insulating substrate 13 and outside the region surrounded by the frame 7 when viewed in plan. The plurality of external terminals 19 are electrically connected to the first wiring conductor 15 and the through conductors 23 filled in the through holes of the second insulating substrate 13 in the same manner as the internal terminals 17. The external terminal 19 is a member for electrically connecting the first wiring conductor 15 and the external electric circuit. The external terminal 19 and the external electric circuit can be electrically connected through the lead terminal 27, for example.

リード端子27などを介して外部端子19と外部電気回路とを電気的に接続する場合、リード端子27を外部端子19に安定して接合する必要がある。本実施形態のパッケージ1においては、外部端子19が平板形状である第2の絶縁基板13の上面に配設されていることから、外部端子19の上面の面積を容易に大きく確保することができる。そのため、リード端子27を外部端子19に容易に接合することができるので、リード端子27と外部端子19とを安定して接合することが可能となる。   When the external terminal 19 and the external electric circuit are electrically connected via the lead terminal 27 or the like, it is necessary to stably join the lead terminal 27 to the external terminal 19. In the package 1 of the present embodiment, since the external terminals 19 are disposed on the upper surface of the second insulating substrate 13 having a flat plate shape, the area of the upper surface of the external terminals 19 can be easily secured. . Therefore, since the lead terminal 27 can be easily joined to the external terminal 19, the lead terminal 27 and the external terminal 19 can be stably joined.

また、外部端子19は、枠体7の外側に配置される第2の絶縁基板13を切り欠いて露出させた、第1の絶縁基板11の上面に形成された配線導体15によって形成されてもよい。その結果、リード端子27と外部端子19との接合部は、第2の絶縁基板13に形成された切欠き部によって保護されることにより、外的要因による接合部へのダメージが抑制されるとともに、リード端子27と外部端子19との接合材が、隣接する外部端子19に濡れ広がり、電気的な短絡が生じることが抑制される。従って、半導体装置43の歩留まりが改善されるとともに、半導体装置43は長期間にわたって正常に作動することができる。   Further, the external terminal 19 may be formed by a wiring conductor 15 formed on the upper surface of the first insulating substrate 11, which is exposed by cutting out the second insulating substrate 13 disposed outside the frame body 7. Good. As a result, the joint between the lead terminal 27 and the external terminal 19 is protected by a notch formed in the second insulating substrate 13, and damage to the joint due to external factors is suppressed. The bonding material between the lead terminal 27 and the external terminal 19 is prevented from spreading to the adjacent external terminal 19 and causing an electrical short circuit. Therefore, the yield of the semiconductor device 43 is improved, and the semiconductor device 43 can operate normally for a long time.

貫通導体23、内部端子17、外部端子19、導線25、リード端子27としては、それぞれ第1の配線導体15と同様に、導電性の良好な部材を用いることが好ましい。具体的には、タングステン、モリブデン、ニッケル、銅、銀および金のような金属材料を用いることができる。上記の金属材料を単一で用いてもよく、また、合金として用いてもよい。   As the through conductors 23, the internal terminals 17, the external terminals 19, the conductive wires 25, and the lead terminals 27, it is preferable to use members having good conductivity as in the case of the first wiring conductor 15. Specifically, metal materials such as tungsten, molybdenum, nickel, copper, silver, and gold can be used. The above metal materials may be used alone or as an alloy.

なお、本実施形態のパッケージ1においては、第2の絶縁基板13の貫通孔に充填された貫通導体23を介して、第1の配線導体15と内部端子17とが電気的に接続されるとともに、第1の配線導体15と外部端子19とが電気的に接続されているが、特にこれに限られるものではない。   In the package 1 of this embodiment, the first wiring conductor 15 and the internal terminal 17 are electrically connected through the through conductor 23 filled in the through hole of the second insulating substrate 13. The first wiring conductor 15 and the external terminal 19 are electrically connected, but the present invention is not limited to this.

例えば、図6〜8に示すようにして、第1の配線導体15と、内部端子17および外部端子19とが電気的に接続されていても良い。図6〜8に示す入出力端子9においては、第1の配線導体15が、入出力端子9における枠体7で囲まれた領域の内側に位置する第1の側面および枠体7で囲まれた領域の外側に位置する第2の側面にまでそれぞれ引き出されている。そして、入出力端子9が、第1の側面に配設されるとともに第1の配線導体15および内部端子17と電気的に接続された第1の側面導体29aと、第2の側面に配設されるとともに第1の配線導体15および外部端子19と電気的に接続された第2の側面導体29bとをさらに備えている。   For example, as shown in FIGS. 6 to 8, the first wiring conductor 15, the internal terminal 17, and the external terminal 19 may be electrically connected. In the input / output terminal 9 shown in FIGS. 6 to 8, the first wiring conductor 15 is surrounded by the first side surface and the frame body 7 located inside the region surrounded by the frame body 7 in the input / output terminal 9. To the second side surface located outside the region. The input / output terminal 9 is disposed on the first side surface, and is disposed on the first side conductor 29a electrically connected to the first wiring conductor 15 and the internal terminal 17, and on the second side surface. And a second side conductor 29 b electrically connected to the first wiring conductor 15 and the external terminal 19.

このように、第1の側面導体29aおよび第2の側面導体29bを介して第1の配線導体15と、内部端子17および外部端子19とを電気的に接続する場合、第2の絶縁基板13に貫通孔を形成する必要が無いので、容易に第1の配線導体15と、内部端子17および外部端子19とを電気的に接続することができる。   As described above, when the first wiring conductor 15 is electrically connected to the internal terminal 17 and the external terminal 19 via the first side conductor 29a and the second side conductor 29b, the second insulating substrate 13 is used. Since it is not necessary to form a through hole in the first wiring conductor 15, the first wiring conductor 15 can be easily electrically connected to the internal terminal 17 and the external terminal 19.

また、本実施形態における入出力端子9は、平面透視した場合に枠体7と重なり合う部分を含む側面の一部に、上面および下面に開口する溝部を有している。このような溝部を有している場合には、入出力端子9を枠体7の開口部7aに容易に挿入することができる。また、溝部の幅を枠体7の厚みと同じものとすることによって、入出力端子9の枠体7に対する位置ずれを小さくすることができる。   Further, the input / output terminal 9 in the present embodiment has a groove portion that opens to the upper surface and the lower surface in a part of the side surface including a portion that overlaps the frame body 7 when seen in a plan view. When such a groove is provided, the input / output terminal 9 can be easily inserted into the opening 7 a of the frame body 7. Further, by making the width of the groove the same as the thickness of the frame body 7, the positional deviation of the input / output terminal 9 with respect to the frame body 7 can be reduced.

半導体素子3と内部端子17とは、導線25を介して直接に接続しても良いが、本実施形態のパッケージ1のように、基体5の上面であって載置領域と入出力端子9との間に位置して半導体素子3および入出力端子9を電気的に接続するコプレナー配線基板31を備えていてもよい。コプレナー配線基板31は、絶縁性基板33、絶縁性基板33の上面に配設された信号線路35、および信号線路35を間に挟むように絶縁性基板33の上面に配設された一対のコプレナー導体37を有している。   The semiconductor element 3 and the internal terminal 17 may be directly connected via the conductive wire 25, but the mounting region and the input / output terminal 9 on the upper surface of the substrate 5 as in the package 1 of the present embodiment. A coplanar wiring board 31 may be provided between the semiconductor element 3 and the input / output terminal 9 to be electrically connected. The coplanar wiring substrate 31 includes an insulating substrate 33, a signal line 35 disposed on the upper surface of the insulating substrate 33, and a pair of coplanar disposed on the upper surface of the insulating substrate 33 so as to sandwich the signal line 35 therebetween. A conductor 37 is provided.

絶縁性基板33としては、基体5を構成する絶縁性部材と同様に絶縁性の良好な部材を用いることが好ましく、例えば、酸化アルミニウム質焼結体、ムライト質焼結体、炭化珪素質焼結体、窒化アルミニウム質焼結体および窒化珪素質焼結体のようなセラミック材料、又はガラスセラミック材料を用いることができる。特に、絶縁性基板33としては、伝送損失を抑制するため、基板よりも低誘電率の部材を用いることが好ましい。具体的には、ガラスセラミック材料、石英、或いは多孔質セラミック部材を用いることが好ましい。   As the insulating substrate 33, it is preferable to use a member having a good insulating property similarly to the insulating member constituting the base 5. For example, an aluminum oxide sintered body, a mullite sintered body, a silicon carbide sintered body is used. Bodies, ceramic materials such as aluminum nitride sintered bodies and silicon nitride sintered bodies, or glass ceramic materials can be used. In particular, as the insulating substrate 33, it is preferable to use a member having a dielectric constant lower than that of the substrate in order to suppress transmission loss. Specifically, it is preferable to use a glass ceramic material, quartz, or a porous ceramic member.

線路導体は、半導体素子3と入出力端子9における内部端子17とを電気的に接続するための部材である。そして、コプレナー配線基板31が、線路導体を間に挟むように絶縁性基板33の上面に配設された一対のコプレナー導体37を有している。なお、コプレナー導体37は、それぞれ基体5に配設された接地導体(不図示)と電気的に接続されることによって基準電位となっている。   The line conductor is a member for electrically connecting the semiconductor element 3 and the internal terminal 17 in the input / output terminal 9. The coplanar wiring substrate 31 has a pair of coplanar conductors 37 disposed on the upper surface of the insulating substrate 33 so as to sandwich the line conductor therebetween. The coplanar conductor 37 has a reference potential by being electrically connected to a ground conductor (not shown) disposed on the base body 5.

次に、第2の実施形態の素子収納用パッケージ1について、図面を用いて詳細に説明する。なお、本実施形態にかかる各構成において、第1の実施形態と同様の機能を有する構成については、同じ参照符号を付記し、その詳細な説明を省略する。   Next, the element storage package 1 of the second embodiment will be described in detail with reference to the drawings. In addition, in each structure concerning this embodiment, about the structure which has the same function as 1st Embodiment, the same referential mark is attached and the detailed description is abbreviate | omitted.

本実施形態のパッケージ1は、図9〜13に示すように、第1の実施形態のパッケージ1と比較して、入出力端子9が、第1の絶縁基板11の下面に配設された第3の絶縁基板39を更に具備している。このように、入出力端子9を構成する絶縁基板は、第1の絶縁基板11および2の絶縁基板のみからなるものでなく、第3の絶縁基板39を含む3つ以上の絶縁基板からなる構成であっても何ら問題ない。   As shown in FIGS. 9 to 13, the package 1 according to the present embodiment has an input / output terminal 9 disposed on the lower surface of the first insulating substrate 11 as compared with the package 1 according to the first embodiment. 3 insulating substrate 39 is further provided. As described above, the insulating substrate constituting the input / output terminal 9 is not only composed of the first insulating substrate 11 and the second insulating substrate, but is composed of three or more insulating substrates including the third insulating substrate 39. But there is no problem.

そして、本実施形態のパッケージ1における入出力端子9は、第1の絶縁基板11と第3の絶縁基板39との間に配設されるとともに内部端子17および外部端子19とそれぞれ電気的に接続された第2の配線導体41をさらに備えている。   The input / output terminal 9 in the package 1 of the present embodiment is disposed between the first insulating substrate 11 and the third insulating substrate 39 and is electrically connected to the internal terminal 17 and the external terminal 19 respectively. The second wiring conductor 41 is further provided.

パッケージ1の小型化に伴って入出力端子9を小型化した場合、複数の第1の配線導体15の間隔が狭くなる。複数の第1の配線導体15の間隔が狭くなった場合、これらの第1の配線導体15の間で電気的な短絡が生じる可能性がある。一方、複数の第1の配線導体15の間隔を確保するためにこれらの第1の配線導体15の幅を小さくした場合、半導体素子3に大きな入出力信号を伝送することが難しくなる。   When the input / output terminal 9 is miniaturized as the package 1 is miniaturized, the interval between the plurality of first wiring conductors 15 is narrowed. When the interval between the plurality of first wiring conductors 15 becomes narrow, an electrical short circuit may occur between the first wiring conductors 15. On the other hand, when the width of the first wiring conductors 15 is reduced in order to ensure the interval between the plurality of first wiring conductors 15, it becomes difficult to transmit a large input / output signal to the semiconductor element 3.

しかしながら、本実施形態のパッケージ1においては、配線導体として、第1の絶縁基板11と第2の絶縁基板13との間に配設された第1の配線導体15だけでなく、第1の絶縁基板11と第3の絶縁基板39との間に配設された第2の配線導体41を備えている。そのため、同一平面で隣り合う配線導体15,41の間隔を広くすることができる。これによって、配線導体15,41の間で電気的な短絡が生じる可能性を抑制しつつも第1の配線導体15および第2の配線導体41の幅を大きくすることができる。   However, in the package 1 of the present embodiment, not only the first wiring conductor 15 disposed between the first insulating substrate 11 and the second insulating substrate 13 as the wiring conductor, but also the first insulation. A second wiring conductor 41 is provided between the substrate 11 and the third insulating substrate 39. Therefore, the space | interval of the wiring conductors 15 and 41 adjacent on the same plane can be enlarged. As a result, the widths of the first wiring conductor 15 and the second wiring conductor 41 can be increased while suppressing the possibility of an electrical short circuit between the wiring conductors 15 and 41.

特に、本実施形態のパッケージ1においては、第1の配線導体15および第2の配線導体41を平面透視した場合に、第1の配線導体15および第2の配線導体41の少なくとも一部が重なり合っているが、このように第1の配線導体15および第2の配線導体41の幅を大きなものとした場合であっても、隣り合う配線導体15,41のそれぞれの間で電気的な短絡が生じる可能性を抑制することができる。   In particular, in the package 1 of the present embodiment, when the first wiring conductor 15 and the second wiring conductor 41 are viewed through, at least a part of the first wiring conductor 15 and the second wiring conductor 41 overlap each other. However, even if the widths of the first wiring conductor 15 and the second wiring conductor 41 are increased as described above, an electrical short circuit is caused between the adjacent wiring conductors 15 and 41. The possibility of occurring can be suppressed.

上記の実施形態に代表される素子収納用パッケージ1を具備する半導体装置43は、図1,6,9にそれぞれ示すように、上記の実施形態に代表される素子収納用パッケージ1と、素子収納用パッケージ1の載置領域内に載置された半導体素子3と、枠体7と接合された、半導体素子3を封止する蓋体45とを備えている。   The semiconductor device 43 including the element storage package 1 typified by the above embodiment includes an element storage package 1 typified by the above embodiment and an element storage, as shown in FIGS. The semiconductor element 3 placed in the placement area of the package 1 for use, and the lid 45 for sealing the semiconductor element 3 joined to the frame body 7 are provided.

半導体装置43においては、基板の載置領域に半導体素子3が載置されている。また、半導体素子3および線路導体、並びに線路導体および内部端子17は、それぞれ導線25により接続されている。この半導体素子3に入出力端子9などを介して外部信号を入力することにより、半導体素子3から所望の出力を得ることができる。半導体素子3としては、例えば、LD素子に代表される、光ファイバに対して光を出射する発光素子、PD素子に代表される、光ファイバに対して光を受光する受光素子が挙げられる。   In the semiconductor device 43, the semiconductor element 3 is mounted on the mounting region of the substrate. Further, the semiconductor element 3 and the line conductor, and the line conductor and the internal terminal 17 are connected to each other by a conducting wire 25. A desired output can be obtained from the semiconductor element 3 by inputting an external signal to the semiconductor element 3 via the input / output terminal 9 or the like. Examples of the semiconductor element 3 include a light emitting element that emits light to an optical fiber, typified by an LD element, and a light receiving element that receives light to an optical fiber, typified by a PD element.

蓋体45は、枠体7と接合され、半導体素子3を封止するように設けられている。蓋体45は、枠体7の上面に接合されている。そして、基体5、枠体7および蓋体45で囲まれた空間において半導体素子3を封止している。このように半導体素子3を封止することによって、長期間のパッケージ1の使用による半導体素子3の劣化を抑制することができ
る。蓋体45としては、例えば、鉄、銅、ニッケル、クロム、コバルト及びタングステンのような金属部材、或いはこれらの金属からなる合金を用いることができる。また、枠体7と蓋体45は、例えばシーム溶接法によって接合することができる。また、枠体7と蓋体45は、例えば、金−錫ロウを用いて接合してもよい。
The lid body 45 is bonded to the frame body 7 and is provided so as to seal the semiconductor element 3. The lid body 45 is joined to the upper surface of the frame body 7. The semiconductor element 3 is sealed in a space surrounded by the base body 5, the frame body 7, and the lid body 45. By sealing the semiconductor element 3 in this way, it is possible to suppress the deterioration of the semiconductor element 3 due to the long-term use of the package 1. As the lid body 45, for example, a metal member such as iron, copper, nickel, chromium, cobalt, and tungsten, or an alloy made of these metals can be used. Further, the frame body 7 and the lid body 45 can be joined by, for example, a seam welding method. Further, the frame body 7 and the lid body 45 may be joined using, for example, gold-tin solder.

以上、本発明の各実施形態にかかる素子収納用パッケージおよびこれを備えた光半導体装置について説明してきたが、本発明は上述の実施形態に限定されるものではない。すなわち、本発明の要旨を逸脱しない範囲内であれば種々の変更や実施の形態の組み合わせを施すことは何等差し支えない。   The element storage package and the optical semiconductor device including the element storage package according to each embodiment of the present invention have been described above, but the present invention is not limited to the above-described embodiment. In other words, various modifications and combinations of embodiments may be made without departing from the scope of the present invention.

1・・・素子収納用パッケージ
3・・・半導体素子
5・・・基体
7・・・枠体
7a・・・開口部
9・・・入出力端子
11・・・第1の絶縁基板
13・・・第2の絶縁基板
15・・・配線導体(第1の配線導体)
17・・・内部端子
19・・・外部端子
21・・・ 載置基板
23・・・貫通導体
25・・・導線
27・・・リード端子
29a・・・第1の側面導体
29b・・・第2の側面導体
31・・・コプレナー配線基板
33・・・絶縁性基板
35・・・信号線路
37・・・コプレナー導体
39・・・第3の絶縁基板
41・・・第2の配線導体
43・・・半導体装置
45・・・蓋体
DESCRIPTION OF SYMBOLS 1 ... Element storage package 3 ... Semiconductor element 5 ... Base | substrate 7 ... Frame 7a ... Opening part 9 ... Input / output terminal 11 ... 1st insulating substrate 13 ...・ Second insulating substrate 15... Wiring conductor (first wiring conductor)
17 ... internal terminal 19 ... external terminal 21 ... mounting substrate 23 ... through conductor 25 ... conductive wire 27 ... lead terminal 29a ... first side conductor 29b ... first 2 side conductors 31... Coplanar wiring board 33... Insulating board 35... Signal line 37 .. coplanar conductor 39... Third insulating board 41. ..Semiconductor device 45 ... lid

Claims (7)

上面に半導体素子が載置される載置領域を有する基体と、
該基体の上面であって前記載置領域を囲むように配設された、内周面および外周面に開口する開口部を有する枠体と、
前記開口部に挿入された入出力端子とを備えた素子収納用パッケージであって、
前記入出力端子は、第1の絶縁基板と、該第1の絶縁基板の上面に配設された第2の絶縁基板と、前記第1の絶縁基板と前記第2の絶縁基板との間に配設された配線導体と、前記第2の絶縁基板の上面であって平面視した場合に前記枠体で囲まれた領域の内側に配設されるとともに前記配線導体と電気的に接続された内部端子と、前記第2の絶縁基板の上面であって平面視した場合に前記枠体で囲まれた領域の外側に配設されるとともに前記配線導体と電気的に接続された外部端子とを具備していることを特徴とする素子収納用パッケージ。
A substrate having a mounting region on which the semiconductor element is mounted;
A frame having openings on the inner peripheral surface and the outer peripheral surface, disposed on the upper surface of the base body so as to surround the placement region;
An element storage package comprising an input / output terminal inserted into the opening,
The input / output terminal includes a first insulating substrate, a second insulating substrate disposed on an upper surface of the first insulating substrate, and between the first insulating substrate and the second insulating substrate. The disposed wiring conductor and the upper surface of the second insulating substrate, which is disposed inside the region surrounded by the frame when viewed in plan, and is electrically connected to the wiring conductor. An internal terminal and an external terminal that is disposed on the upper surface of the second insulating substrate and outside the region surrounded by the frame when viewed in plan, and is electrically connected to the wiring conductor. An element storage package comprising the element storage package.
前記第2の絶縁基板は、上面および下面に開口する複数の貫通孔を有し、該貫通孔に充填された貫通導体をさらに備え、
該貫通導体を介して前記配線導体および前記内部端子と、前記配線導体および前記外部端子とがそれぞれ電気的に接続されていることを特徴とする請求項1に記載の素子収納用パッケージ。
The second insulating substrate further includes a through conductor having a plurality of through holes opened on the upper surface and the lower surface, and filling the through holes,
2. The element storage package according to claim 1, wherein the wiring conductor and the internal terminal, and the wiring conductor and the external terminal are electrically connected to each other through the through conductor.
前記配線導体は、前記入出力端子の前記枠体で囲まれた領域の内側に位置する第1の側面および前記枠体で囲まれた領域の外側に位置する第2の側面にまでそれぞれ引き出されており、
前記第1の側面に配設されるとともに前記配線導体および前記内部端子と電気的に接続された第1の側面導体と、前記第2の側面に配設されるとともに前記配線導体および前記外部端子と電気的に接続された第2の側面導体とをさらに備えていることを特徴とする請求項1に記載の素子収納用パッケージ。
The wiring conductors are led out to a first side surface located inside the region surrounded by the frame body of the input / output terminal and a second side surface located outside the region surrounded by the frame body, respectively. And
A first side conductor disposed on the first side surface and electrically connected to the wiring conductor and the internal terminal; and a wiring conductor and the external terminal disposed on the second side surface. The device storage package according to claim 1, further comprising a second side conductor electrically connected to the first side conductor.
前記入出力端子は、前記第1の絶縁基板の下面に配設された第3の絶縁基板を更に具備し、
前記配線導体を第1の配線導体とした場合に、
前記第1の絶縁基板と第3の絶縁基板との間に配設されるとともに前記内部端子および前記外部端子とそれぞれ電気的に接続された第2の配線導体をさらに備えていることを特徴とする請求項1に記載の素子収納用パッケージ。
The input / output terminal further includes a third insulating substrate disposed on a lower surface of the first insulating substrate,
When the wiring conductor is a first wiring conductor,
And further comprising a second wiring conductor disposed between the first insulating substrate and the third insulating substrate and electrically connected to the internal terminal and the external terminal, respectively. The device storage package according to claim 1.
前記第1の配線導体および前記第2の配線導体を平面透視した場合に、前記第1の配線導体および前記第2の配線導体の少なくとも一部が重なり合っていることを特徴とする請求項4に記載の素子収納用パッケージ。   The at least part of the first wiring conductor and the second wiring conductor overlap each other when the first wiring conductor and the second wiring conductor are seen through in plan view. The package for element storage as described. 前記第1の絶縁基板および前記第2の絶縁基板は、平面視した場合の形状が略同一であることを特徴とする請求項1に記載の素子収納用パッケージ。   2. The element storage package according to claim 1, wherein the first insulating substrate and the second insulating substrate have substantially the same shape when seen in a plan view. 請求項1〜6のいずれか一つに記載の素子収納用パッケージと、
前記素子収納用パッケージの前記載置領域内に載置された前記半導体素子と、
前記枠体と接合された、前記半導体素子を封止する蓋体とを備えた半導体装置。
The device storage package according to any one of claims 1 to 6,
The semiconductor element placed in the placement area of the element housing package;
A semiconductor device comprising: a lid body that is bonded to the frame body and seals the semiconductor element.
JP2011100674A 2011-04-28 2011-04-28 Device storage package and semiconductor device including the same Active JP5812671B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2011100674A JP5812671B2 (en) 2011-04-28 2011-04-28 Device storage package and semiconductor device including the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2011100674A JP5812671B2 (en) 2011-04-28 2011-04-28 Device storage package and semiconductor device including the same

Publications (2)

Publication Number Publication Date
JP2012234879A true JP2012234879A (en) 2012-11-29
JP5812671B2 JP5812671B2 (en) 2015-11-17

Family

ID=47434945

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2011100674A Active JP5812671B2 (en) 2011-04-28 2011-04-28 Device storage package and semiconductor device including the same

Country Status (1)

Country Link
JP (1) JP5812671B2 (en)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015195237A (en) * 2014-03-31 2015-11-05 住友電工デバイス・イノベーション株式会社 Package for mounting electronic component
JP2019195096A (en) * 2016-08-10 2019-11-07 京セラ株式会社 Package for mounting electrical element, array type package and electrical device
WO2021029371A1 (en) * 2019-08-09 2021-02-18 京セラ株式会社 Package for mounting optical element, electronic device, and electronic module

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62196401U (en) * 1986-06-03 1987-12-14
JPH07221215A (en) * 1994-01-28 1995-08-18 Fujitsu Ltd Bare module package
JPH08250913A (en) * 1995-03-15 1996-09-27 Honda Motor Co Ltd Mmic package assembly
JPH1174396A (en) * 1997-08-28 1999-03-16 Kyocera Corp Input/output terminal for high frequency and package for housing semiconductor element for high frequency
JP2002324868A (en) * 2001-04-24 2002-11-08 Kyocera Corp Ceramic terminal and package for storing semiconductor element
JP2004356391A (en) * 2003-05-29 2004-12-16 Kyocera Corp Package for encasing semiconductor element and semiconductor device
JP2005108891A (en) * 2003-09-26 2005-04-21 Kyocera Corp Input/output terminal, semiconductor element housing package, and semiconductor device

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62196401U (en) * 1986-06-03 1987-12-14
JPH07221215A (en) * 1994-01-28 1995-08-18 Fujitsu Ltd Bare module package
JPH08250913A (en) * 1995-03-15 1996-09-27 Honda Motor Co Ltd Mmic package assembly
JPH1174396A (en) * 1997-08-28 1999-03-16 Kyocera Corp Input/output terminal for high frequency and package for housing semiconductor element for high frequency
JP2002324868A (en) * 2001-04-24 2002-11-08 Kyocera Corp Ceramic terminal and package for storing semiconductor element
JP2004356391A (en) * 2003-05-29 2004-12-16 Kyocera Corp Package for encasing semiconductor element and semiconductor device
JP2005108891A (en) * 2003-09-26 2005-04-21 Kyocera Corp Input/output terminal, semiconductor element housing package, and semiconductor device

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015195237A (en) * 2014-03-31 2015-11-05 住友電工デバイス・イノベーション株式会社 Package for mounting electronic component
JP2019195096A (en) * 2016-08-10 2019-11-07 京セラ株式会社 Package for mounting electrical element, array type package and electrical device
WO2021029371A1 (en) * 2019-08-09 2021-02-18 京セラ株式会社 Package for mounting optical element, electronic device, and electronic module
JPWO2021029371A1 (en) * 2019-08-09 2021-02-18
CN114270641A (en) * 2019-08-09 2022-04-01 京瓷株式会社 Package for mounting optical element, electronic device, and electronic module
JP7449295B2 (en) 2019-08-09 2024-03-13 京セラ株式会社 Packages for mounting optical elements, electronic devices, and electronic modules

Also Published As

Publication number Publication date
JP5812671B2 (en) 2015-11-17

Similar Documents

Publication Publication Date Title
JP5981660B2 (en) Electronic component storage package and electronic device
JP6243510B2 (en) Electronic component storage package and electronic device
US9585264B2 (en) Package for housing semiconductor element and semiconductor device
WO2015137489A1 (en) Package for storing electronic component, and electronic device
JP5518260B2 (en) Package for element storage, component for semiconductor device, and semiconductor device
JP5812671B2 (en) Device storage package and semiconductor device including the same
JP5837187B2 (en) Semiconductor element storage package, semiconductor device, and mounting structure
JP2013074048A (en) Semiconductor element housing package and semiconductor device
JP7145311B2 (en) Wiring substrates, packages for electronic components, and electronic devices
JP2012094701A (en) Package for housing semiconductor element and module including the package
JP4822820B2 (en) Semiconductor element storage package and semiconductor device
US11901247B2 (en) Insulating component, semiconductor package, and semiconductor apparatus
JP5709427B2 (en) Device storage package and semiconductor device including the same
JP4511376B2 (en) Connection terminal and electronic component storage package and electronic device using the same
JP6166101B2 (en) Optical semiconductor element storage package and mounting structure including the same
WO2013042627A1 (en) Electronic component mounting substrate, electronic component accommodating package and electronic device
WO2012029703A1 (en) Input/output member, package for element accommodation and semiconductor device
JP2012008265A (en) Element housing package, and optical module and optical semiconductor device equipped with the same
JP7254011B2 (en) Wiring substrate, package for storing semiconductor element, and semiconductor device
JP2017152557A (en) Package for housing optical semiconductor element and optical semiconductor device
JP6525855B2 (en) Semiconductor device package and semiconductor device
WO2020218608A1 (en) Wiring board, electronic member package, and electronic device
JP2012234880A (en) Package for housing element, and semiconductor device including the package
JP2019041072A (en) Package for housing electronic component and electronic equipment
JP2019169607A (en) Package for semiconductor element and semiconductor device

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20140210

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20140807

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20140814

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20141002

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20150331

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20150528

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20150728

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20150730

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20150818

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20150915

R150 Certificate of patent or registration of utility model

Ref document number: 5812671

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150