JP2013074048A - Semiconductor element housing package and semiconductor device - Google Patents
Semiconductor element housing package and semiconductor device Download PDFInfo
- Publication number
- JP2013074048A JP2013074048A JP2011211152A JP2011211152A JP2013074048A JP 2013074048 A JP2013074048 A JP 2013074048A JP 2011211152 A JP2011211152 A JP 2011211152A JP 2011211152 A JP2011211152 A JP 2011211152A JP 2013074048 A JP2013074048 A JP 2013074048A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor element
- package
- substrate
- frame body
- lead terminal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Semiconductor Lasers (AREA)
Abstract
Description
本発明は、半導体素子が収納される半導体素子収納用パッケージおよびこれを用いた半導体装置に関する。このような半導体装置は各種電子機器に用いることができる。 The present invention relates to a semiconductor element storage package in which a semiconductor element is stored, and a semiconductor device using the same. Such a semiconductor device can be used for various electronic devices.
半導体素子を収納する半導体素子収納用パッケージ(以下、単にパッケージともいう)としては、例えば、特許文献1に記載されたパッケージが知られている。特許文献1に記載のパッケージにおいては、半導体素子に電気的に接続される電極が基体の側壁部の外面に形成され、この電極にリード端子がロウ付けされている。リード端子は、その上側が電極にロウ付けされ、下側が基体の外側に向かって曲げられている。
As a package for housing a semiconductor element (hereinafter also simply referred to as a package) for housing a semiconductor element, for example, a package described in
特許文献1に記載のリード端子を用いた場合、パッケージの製造時あるいは使用時において、リード端子の下側が伸ばされた基体の外側の方向と平行な方向(以下、便宜的に「延設方向」ともいう)への応力がリード端子に加わり易い。近年、半導体素子へより多く通電することが求められていることから、上記の応力がより大きくなる傾向にある。
When the lead terminal described in
しかしながら、特許文献1に記載のパッケージにおいては、リード端子における基体と対向する側面のみがロウ付けされている。そのため、基体の厚み方向への応力に対するリード端子の基体への接合性を良好に保つことができるが、延設方向への応力に対するリード端子の基体への接合性が低下する可能性がある。
However, in the package described in
本発明は、上記の課題に鑑みてなされたものである。すなわち、部分的に折り曲げられたリード端子の基体への接合性が良好であって信頼性の高い半導体素子収納用パッケージを提供することを目的とする。 The present invention has been made in view of the above problems. That is, an object of the present invention is to provide a highly reliable package for housing a semiconductor element, which has good bondability to a base body of a lead terminal that is partially bent.
本発明の一つの態様に基づく半導体素子収納用パッケージは、半導体素子が載置される載置領域を上面に有する基板と、前記載置領域を囲むように前記基板の上面に配設された、外周面側に凹部を有する枠体と、該枠体で囲まれた領域から前記凹部の内面に引き出された、前記半導体素子と電気的に接続される配線導体と、一方の端部側に位置する第1の部位および他方の端部側に位置する第2の部位を具備して前記第1の部位および前記第2の部位の間が折り曲げられた、前記第1の部位がロウ材によって覆われるとともに該ロウ材を介して前記配線導体に接合されるように前記凹部に嵌め込まれ、前記第2の部位が前記枠体の側方に引き出されたリード端子とを備えていることを特徴としている。 A package for housing a semiconductor element according to one aspect of the present invention is provided on a top surface of the substrate so as to surround the mounting region, a substrate having a mounting region on which the semiconductor element is mounted on the top surface, A frame having a recess on the outer peripheral surface side, a wiring conductor that is led out from the region surrounded by the frame to the inner surface of the recess and electrically connected to the semiconductor element, and is located on one end side A first part that is positioned on the other end side and a second part that is bent between the first part and the second part, and the first part is covered with a brazing material. And a lead terminal that is fitted into the recess so as to be joined to the wiring conductor via the brazing material, and the second part is pulled out to the side of the frame. Yes.
上記態様のパッケージにおいては、枠体がその外周面側に凹部を有している。凹部にはリード端子の第1の部位が嵌め込まれている。このとき、第1の部位はロウ材によって覆われた状態で凹部に嵌め込まれ、このロウ材を介して配線導体に接合されている。すなわち、リード端子の第1の部位がロウ材に物理的に固定されている。 In the package of the above aspect, the frame has a recess on the outer peripheral surface side. The first portion of the lead terminal is fitted in the recess. At this time, the first portion is fitted into the recess while being covered with the brazing material, and is joined to the wiring conductor via the brazing material. That is, the first part of the lead terminal is physically fixed to the brazing material.
筐体の平坦な外側面に対してリード端子における筐体と対向する側面のみがロウ付けされている場合と比較して、上記の通り、リード端子がロウ材に物理的に固定されていることから、リード端子のロウ材からの剥離を抑制できる。そのため、延設方向への応力に対するリード端子の枠体への接合性を良好なものにできる。 Compared to the case where only the side surface of the lead terminal facing the housing is brazed to the flat outer surface of the housing, the lead terminal is physically fixed to the brazing material as described above. Therefore, peeling of the lead terminal from the brazing material can be suppressed. Therefore, it is possible to improve the bondability of the lead terminal to the frame body against the stress in the extending direction.
以下、一実施形態の半導体素子収納用パッケージ(以下、単にパッケージともいう)およびにこれを備えた半導体装置について、図面を用いて詳細に説明する。但し、以下で参照する各図は、説明の便宜上、実施形態の構成部材のうち、本発明を説明するために必要な主要部材のみを簡略化して示したものである。したがって、本発明に係るパッケージおよび半導体装置は、本明細書が参照する各図に示されていない任意の構成部材を備え得る。また、各図中の部材の寸法は、実際の構成部材の寸法および各部材の寸法比率等を忠実に表したものではない。 Hereinafter, a semiconductor element housing package (hereinafter also simply referred to as a package) and a semiconductor device including the same according to an embodiment will be described in detail with reference to the drawings. However, in the drawings referred to below, for convenience of explanation, among the constituent members of the embodiment, only the main members necessary for explaining the present invention are shown in a simplified manner. Therefore, the package and the semiconductor device according to the present invention can include arbitrary constituent members not shown in the drawings referred to in this specification. Moreover, the dimension of the member in each figure does not represent the dimension of an actual structural member, the dimension ratio of each member, etc. faithfully.
図1〜4に示すように、第1の実施形態にかかる素子収納用パッケージ1は、半導体素子3が載置される載置領域を上面に有する基板5と、載置領域を囲むように基板5の上面に配設された、外周面側に凹部7を有する枠体9と、枠体9で囲まれた領域から凹部7の内面に引き出された、半導体素子3と電気的に接続される配線導体11と、ロウ材13を介して配線導体11に接合されたリード端子15とを備えている。
As shown in FIGS. 1 to 4, the
このとき、リード端子15が、一方の端部側に位置する第1の部位17および他方の端部側に位置する第2の部位19を具備して第1の部位17および第2の部位19の間が折り曲げられた構造となっている。そして、リード端子15の第1の部位17がロウ材13によって覆われるとともにこのロウ材13を介して配線導体11に接合されるように凹部7に嵌め込まれている。また、リード端子15の第2の部位19が枠体9の側方に引き出されている。
At this time, the
本実施形態のパッケージ1においては、枠体9がその外周面側に凹部7を有している。凹部7にはリード端子15の第1の部位17が嵌め込まれている。このとき、第1の部位17はロウ材13によって覆われた状態で凹部7に嵌め込まれ、このロウ材13を介して配線導体11に接合されている。具体的には、リード端子15の第1の部位17が、上下方向、第2の部位19が引き出された方向およびこれら対して垂直な方向のそれぞれの方向からロウ材13によって3次元的に覆われている。すなわち、ロウ材13のリード端子15に対する接着力のみによってリード端子15がロウ材13に固定されているのではなく、リード端子15の第1の部位17がロウ材13に物理的に固定されている。
In the
そのため、枠体9の平坦な外側面に対してリード端子15における枠体9と対向する側面のみがロウ付けされている場合と比較して、第2の部位19が引き出された方向(延設方向)を含む様々な方向からリード端子15に応力が加わった場合であっても、リード端子15のロウ材13からの剥離を抑制できる。結果、リード端子15を介して半導体素子3と外部の配線回路(不図示)との間での信号の入出力を安定して行うことができる。
Therefore, as compared with the case where only the side surface of the
本実施形態における基板5は、四角板形状であって、主面上に半導体素子3が載置される載置領域を有している。なお、本実施形態において載置領域とは、基板5を平面視した場合に半導体素子3と重なり合う領域を意味している。具体的には、本実施形態における基板5は、四角板形状の部分と、この四角板形状の部分の四隅にそれぞれ側方に引き出されてネジ止め孔21が形成された部分とを有する形状となっている。このネジ止め孔21によってパッケージ1を実装基板(不図示)にネジ止め固定することができる。
The
基板5が平板形状である場合、その大きさを、例えば一辺5mm以上50mm以下に設定することができる。また、基板5の厚みとしては、例えば、0.2mm以上2mm以下に設定することができる。
When the board |
本実施形態においては載置領域が主面の中央部に形成されているが、半導体素子3が載置される領域を載置領域としていることから、例えば、基板5の主面の端部に載置領域が形成されていても何ら問題ない。また、本実施形態の基板5は一つの載置領域を有しているが、基板5が複数の載置領域を有し、それぞれの載置領域に半導体素子3が載置されていてもよい。
In the present embodiment, the placement region is formed at the center of the main surface, but since the region where the
基板5の主面における載置領域には半導体素子3が配設されている。半導体素子3は、リード端子15などを介して外部の配線回路との間で信号の入出力を行うことができる。このように、基板5の主面には半導体素子3が配設されることから、基板5としては、少なくとも半導体素子3が配設される部分には高い絶縁性を有していることが求められる。本実施形態にかかる基板5は、複数の絶縁性部材を積層することにより作製される。そして、この基板5の載置領域に半導体素子3が載置される。絶縁性部材としては、例えば、酸化アルミニウム質焼結体、ムライト質焼結体、炭化珪素質焼結体、窒化アルミニウム質焼結体および窒化珪素質焼結体のようなセラミック材料、またはガラスセラミック材料を用いることができる。
The
これらのガラス粉末およびセラミック粉末を含有する原料粉末、有機溶剤並びにバインダを混ぜることにより混合部材を作製する。この混合部材をシート状に成形することにより複数のセラミックグリーンシートを作製する。作製された複数のセラミックグリーンシートを積層することにより複数の積層体を作製する。複数の積層体をそれぞれ約1600度の温度で一体焼成することにより基板5が作製される。
A mixing member is prepared by mixing the raw material powder containing these glass powder and ceramic powder, an organic solvent, and a binder. A plurality of ceramic green sheets are produced by forming the mixed member into a sheet. A plurality of laminated bodies are produced by laminating the produced ceramic green sheets. The
なお、基板5としては、複数の絶縁性部材が積層された構成に限られるものではない。一つの絶縁性部材により基板5が構成されていてもよい。また、基板5として、少なくとも半導体素子3が配設される部分に高い絶縁性を有していることが求められることから、例えば、金属部材上に絶縁性部材を積層した構成としてもよい。特に、基板5に対して高い放熱性が求められる場合、基板5が上記の構成であることが好ましい。金属部材は高い放熱性を有しているからである。金属部材上に絶縁性部材を積層した構成とすることで、基板5の放熱性を高めることができる。
The
金属部材としては、具体的には、鉄、銅、ニッケル、クロム、コバルト及びタングステンのような金属部材、或いはこれらの金属からなる合金を用いることができる。このような金属部材のインゴットに圧延加工法、打ち抜き加工法のような金属加工法を施すことによって基板5を構成する金属部材を作製することができる。
Specifically, a metal member such as iron, copper, nickel, chromium, cobalt, and tungsten, or an alloy made of these metals can be used as the metal member. The metal member which comprises the board |
なお、金属部材を基板5の一部として用いている場合には、配線導体11、ロウ材13およびリード端子15などと電気的な短絡を生じないように、図5に示すように基板5を形成してもよい。図5において、基板5は金属部材からなる第1の基板23および絶縁性部材からなる第2の基板25によって構成されている。このとき、第1の基板23は配線導体11、ロウ材13およびリード端子15から離隔するように位置しており、配線導体11、ロウ材13およびリード端子15からなる導電性の部材に接する部分には第2の基板25が用いられている。
When a metal member is used as a part of the
また、半導体素子3が直接に基板5の上面に実装されても良いが、本実施形態のパッケージ1のように、基板5の載置領域上に配設された、半導体素子3を載置するための載置基板27を備えて、この載置基板27上に半導体素子3が載置されていても良い。載置基板27としては、絶縁性部材と同様に絶縁性の良好な部材を用いることが好ましく、例えば、酸化アルミニウム質焼結体、ムライト質焼結体、炭化珪素質焼結体、窒化アルミニウム質焼結体および窒化珪素質焼結体のようなセラミック材料、又はガラスセラミック材料を用いることができる。
In addition, the
本実施形態のパッケージ1は、基板5の上面であって載置領域を囲むように配設された枠体9を備えている。枠体9は接合部材(不図示)を介して基板5に接合されている。接合部材としては、例えば、金−錫ロウ、銀ロウが挙げられる。
The
枠体9が、図1,2に示すように平面視した際の外周および内周の形状が四角形である筒形状である場合、例えば外周を一辺5mm以上50mm以下に設定することができる。また、外周と内周との間の距離を枠体9の厚みとした場合、枠体9の厚みは、例えば0.5mm以上2mm以下に設定することができる。また、枠体9の高さとしては、例えば2mm以上10mm以下に設定することができる。
When the
枠体9としては、例えば、基板5と同様に絶縁性の良好な部材を用いることができる。絶縁性の良好な部材としては、例えば、酸化アルミニウム質焼結体、ムライト質焼結体、炭化珪素質焼結体、窒化アルミニウム質焼結体および窒化珪素質焼結体のようなセラミック材料、又はガラスセラミック材料が挙げられる。また、絶縁性の良好な部材の他にも、例えば、鉄、銅、ニッケル、クロム、コバルト及びタングステンのような金属部材、或い
はこれらの金属からなる合金を用いることができる。このような金属部材のインゴットに圧延加工法、打ち抜き加工法のような金属加工法を施すことによって枠体9を構成する金属部材を作製することができる。また、枠体9は、一つの部材からなっていてもよいが、複数の部材の積層構造であってもよい。
As the
なお、金属部材を枠体9の一部として用いている場合には、配線導体11、ロウ材13およびリード端子15などと電気的な短絡を生じないように、図5に示すように枠体9を形成してもよい。図5において、枠体9は金属部材からなる第1の枠体29および絶縁性部材からなる第2の枠体31によって構成されている。このとき、第1の枠体29は配線導体11、ロウ材13およびリード端子15から離隔するように位置しており、配線導体11、ロウ材13およびリード端子15からなる導電性の部材に接する部分には第2の枠体31が用いられている。
When a metal member is used as a part of the
また、枠体9は、その外周面側に複数の凹部7を有している。具体的には、外周面を構成する側面のうち互いに反対側に位置する側面に、複数の凹部7がそれぞれ形成されている。これらの側面に形成された複数の凹部7は、それぞれ基板5の上面に平行な方向に並設されている。それぞれの凹部7は、枠体9の側方に向かって開口している。凹部7には後述するリード端子15がそれぞれ嵌め込まれている。
The
さらに、枠体9は、内周面および外周面に開口する開口部を有している。この開口部に入出力端子33が挿入固定されている。本実施形態のパッケージ1においては、この入出力端子33における枠体9に挿入固定された側面と、枠体9の開口部の内側面とによって、凹部7の内面が形成されている。
Further, the
本実施形態のパッケージ1における枠体9は、内周面および外周面に開口する開口部を有している。枠体9の開口部には、入出力端子33の一部が挿入固定されている。入出力端子33は、第1の絶縁部材35、第2の絶縁部材37および配線部材39を有している。第1の絶縁部材35は、基板5の上面に配設されている。配線部材39は、第1の絶縁部材35の上面に配設されている。第2の絶縁部材37は、配線部材39の一方の端部および他方の端部が露出するように、第1の絶縁部材35および配線部材39の上面に配設されている。このとき、配線部材39の一方の端部が枠体9で囲まれた領域内に位置して、他方の端部が凹部7の内面に引き出されている。
The
配線部材39は、配線導体11の一部を構成している。配線部材39の一方の端部と半導体素子3とはボンディングワイヤ41を介して電気的に接続されている。これにより、枠体9で囲まれた領域の内側と外側との間で電気的な接続を図ることができる。本実施形態のパッケージ1における入出力端子33は、複数の配線部材39を有しており、複数の配線部材39は、互いに電気的に短絡することの無いように所定の間隔をあけて配設されている。複数の配線部材39の間隔としては0.3〜1.5mm程度であればよい。
The
なお、本実施形態のパッケージ1においては、ボンディングワイヤ41を介して配線部材39と半導体素子3とが電気的に接続されているが、これに限られるものではない。例えば、基板5の上面に、一方の端部が配線部材39と電気的に接続され、他方の端部が載置領域にまで引き回された接続用の導体を配設して、このような導体と半導体素子3とを接続しても良い。
In the
本実施形態における第1の絶縁部材35は、四角板形状であって上面に複数の配線部材39が配設されている。第1の絶縁部材35の例示的な大きさとしては、平面視した場合における配線部材39の引き出し方向に平行な短手方向の幅が1〜10mm程度、平面視した場合における配線部材39の引き出し方向に垂直な長手方向の幅が5〜50mm程度
であって、厚みが0.3〜5mm程度である四角板形状の部材を用いることができる。
The first insulating
第1の絶縁部材35としては、絶縁性部材と同様に絶縁性の良好な部材を用いることが好ましく、例えば、酸化アルミニウム質焼結体、ムライト質焼結体、炭化珪素質焼結体、窒化アルミニウム質焼結体および窒化珪素質焼結体のようなセラミック材料、又はガラスセラミック材料を用いることができる。
As the first insulating
配線部材39は、凹部7に嵌め込まれたリード端子15などを介して外部の配線回路と半導体素子3とを電気的に接続するための部材である。そのため、本実施形態における配線部材39は基板5の主面上のみに配設されているが、特にこれに限られるものではない。例えば、配線部材39の一部が第1の絶縁部材35に埋設されていてもよい。
The
配線部材39としては、導電性の良好な部材を用いることが好ましい。具体的には、タングステン、モリブデン、ニッケル、銅、銀および金のような金属材料を配線部材39として用いることができる。上記の金属材料を単一で用いてもよく、また、合金として用いてもよい。
As the
第2の絶縁部材37は、枠体9で囲まれた領域を気密に封止するため、第1の絶縁部材35とによって枠体9の開口部を塞ぐように第1の絶縁部材35および配線部材39の上に設けられている。このとき、第2の絶縁部材37は、配線部材39の上に設けられているのではなく配線部材39の一方の端部および他方の端部が露出するように、配線部材39の中央部分の上に設けられている。
Since the second insulating
本実施形態における第2の絶縁部材37は、四角板形状である。例示的な大きさとしては、平面視した場合における配線部材39の引き出し方向に平行な短手方向の幅が0.5〜9.5mm程度、平面視した場合における配線部材39の引き出し方向に垂直な長手方向の幅が5〜50mm程度であって、厚みが0.3〜5mm程度である四角板形状の部材を用いることができる。第2の絶縁部材37としては、第1の絶縁部材35と同様に絶縁性の良好な部材を用いることが好ましい。
The second insulating
本実施形態のパッケージ1は、枠体9で囲まれた領域から凹部7の内面に引き出された配線導体11を備えている。本実施形態のパッケージ1における配線導体11は、具体的には上述の通り、入出力端子33の配線部材39およびこの配線部材39と半導体素子3とを電気的に接続するボンディングワイヤ41によって構成されている。配線導体11の一方の端部、すなわちボンディングワイヤ41は、枠体9で囲まれた領域に位置して半導体素子3と電気的に接続されている。また、配線導体11の他方の端部、すなわち配線部材39の他方の端部は、枠体9の外周面側に形成された凹部7の内面に引き出されている。
The
枠体9の厚み方向における凹部7の幅を凹部7の深さとした場合、凹部7の深さとしては、枠体9の厚みに対して10〜50%であることが好ましい。上記の比率が10%以上である場合には、安定して凹部7内にロウ材13を溜めることができるからである。また、上記の比率が50以下である場合には、枠体9で囲まれた領域の気密性を良好なものにできる。
When the width of the
図6,7に示すように、枠体9の内周面に第1の絶縁部材35および第2の絶縁部材37が接するように入出力端子33が配設され、枠体9の外周面側に凹部7が形成されている場合には、単純に枠体9の外周面側に上記の深さの凹部7を形成すればよい。また、本実施形態のパッケージ1のように、枠体9が開口部を有して、この開口部に入出力端子33の一部が挿入固定されている場合には、枠体9の厚みに対して50〜90%となる幅で
入出力端子33を開口部に挿入すればよい。これにより、凹部7の深さを枠体9の厚みに対して10〜50%とすることができる。凹部7の深さとして、具体的には、0.2mm以上2mm以下に設定することができる。
As shown in FIGS. 6 and 7, the input /
また、枠体9の上下方向に平行な方向での凹部7の幅が、枠体9の上下方向の幅(高さ)に対して20%以上であることが好ましい。上記の比率が20%以上である場合には、リード端子15の第1の部位17が嵌め込まれるスペースを安定して確保できるので、リード端子15が剥離する可能性をさらに小さくできる。上記方向での凹部7の幅として、具体的には、0.4mm以上に設定することができる。
Moreover, it is preferable that the width | variety of the recessed
また、上記2方向に対して垂直な方向である、枠体9の外周面に平行かつ基板5の上面に平行な方向での凹部7の幅としては、凹部7の深さと同等であれば良く、具体的には、0.2mm以上2mm以下に設定すればよい。
Further, the width of the
本実施形態のパッケージ1は、ロウ材13を介して配線導体11に接合されたリード端子15を備えている。本実施形態におけるリード端子15は、直線状の構造ではなく、一方の端部側に位置する第1の部位17および他方の端部側に位置する第2の部位19を具備して第1の部位17および第2の部位19の間が折り曲げられた構造となっている。より詳細には、本実施形態のパッケージ1のリード端子15において、折り曲げられた部分よりも一方の端部側に位置する直線形状の部分を第1の部位17、折り曲げられた部分よりも他方の端部側に位置して枠体9の側方に引き出された直線形状の部分を第2の部位19としている。
The
そして、リード端子15の第1の部位17がロウ材13によって覆われるとともにこのロウ材13を介して配線導体11に接合されるように凹部7に嵌め込まれている。また、リード端子15の第2の部位19が枠体9の側方に引き出されている。リード端子15が上記の構成を有していることから、上述の通り、枠体9の平坦な外側面に対してリード端子15における枠体9と対向する側面のみがロウ付けされている場合と比較して、リード端子15のロウ材13からの剥離を抑制できる。
The
リード端子15としては、長手方向に垂直な断面が円形、楕円形あるいは多角形である直線状の金属部材を用いることができる。このような金属部材を部分的に折り曲げることによって、第1の部位17および第2の部位19を具備してこれらの部位の間が折り曲げられた構造のリード端子15とすることができる。
As the
リード端子15の第1の部位17は、その長手方向が枠体9の上下方向に平行となるように凹部7に嵌め込まれている。そのため、リード端子15の第1の部位17を安定してロウ材13によって覆うとともに凹部7に嵌め込むことができる。また、リード端子15の第1の部位17における長手方向の幅としては、第1の部位17を安定して凹部7に嵌め込むために、枠体9の上下方向に平行な方向での凹部7の幅よりも一回り小さいことが好ましく、具体的には、0.3mm以上8mm以下に設定することができる。
The
第1の部位17は、その一部が枠体9の外周面よりも側方に位置する、言い換えればその一部が凹部7からはみ出るように部分的に凹部7に嵌め込まれていてもよいが、図に示すように、第1の部位17の全体が凹部7内に嵌め込まれていることが好ましい。これにより、過度に多量のロウ材13を用いることなく、第1の部位17を安定してロウ材13によって覆うとともにロウ材13と凹部7の内面との接合面積を増やすことができる。そのため、リード端子15の枠体9からの剥離をさらに抑制できる。
The
図1〜4に示すパッケージ1においては、枠体9の外周面に平行かつ基板5の上面に平
行な方向での凹部7の幅が一定である。言い換えれば、凹部7の底部側における枠体9の外周面に平行かつ基板5の上面に平行な方向での幅と、開口部側における枠体9の外周面に平行かつ基板5の上面に平行な方向での幅が同じである。凹部7の形状としては、このような形状であっても良いが、図8,9に示すような形状であることが好ましい。
In the
すなわち、枠体9の外周面側に形成された凹部7が、基板5の上面に平行な断面において、底部側から開口部側に向かうに従って幅が小さくなるテーパ形状の部分を有していることが好ましい。凹部7がこのようなテーパ形状の部分を有していることによって、リード端子15の第1の部位17を覆い凹部7内に充填されたロウ材13が、凹部7に物理的に固定されることになる。ロウ材13が凹部7に物理的に固定され、上記の通り、リード端子15がロウ材13に物理的に固定されることから、リード端子15の凹部7からの剥離を抑制できる。そのため、リード端子15と半導体素子3との安定した電気的な接続を図ることができる。
That is, the
図8,9に示す凹部7は、内側面の全体がテーパ形状となっているが、これに限られるものではない。内側面の全体がテーパ形状となっている場合には、ロウ材13を凹部7に強固に固定することができるが、例えば、図10,11に示すように、凹部7の内側面が部分的にテーパ形状となっている場合であっても、リード端子15がロウ材13に物理的に固定されることから、リード端子15の凹部7からの剥離を抑制できる。さらに、ロウ材13は、凹部7から枠体9の外周面側に漏れ出し難くなり、隣接されたリード端子15および配線導体11との電気的な短絡を抑制することができる。
8 and 9, the entire inner surface is tapered, but the present invention is not limited to this. When the entire inner surface has a tapered shape, the
また、図8,9に示すように、枠体9の外周面側に形成された凹部7が、基板5の上面に平行な断面において、底部側から開口部側に向かうに従って幅が小さくなるテーパ形状の部分を有していることも好ましいが、反対に、図12,13に示すように、凹部7が、基板5の上面に平行な断面において、開口部側から底部側に向かうに従って幅が小さくなるテーパ形状の部分を有していてもよい。
As shown in FIGS. 8 and 9, the
ロウ材13を介してリード端子15と配線導体11とが接合された部分は、ロウ材13を介してリード端子15を配線導体11に接合する際に、ロウ材13を溶融させる程度の熱が加えられるとともに、半導体素子3への通電時において比較的発熱し易い。そのため、ロウ材13が大きく熱膨張する可能性があるとともに、リード端子15と配線導体11または第1の絶縁部材35との熱膨張差に起因した応力が、ロウ材13や凹部7の底部と内周面との角部に生じる。しかしながら、凹部7が、図12,13に示すように開口部側から底部側に向かうに従って幅が小さくなるテーパ形状の部分を有している場合には、ロウ材13が枠体9の側方に向かって熱膨張し易くなるとともに、ロウ材13を介して応力が分散される。
The portion where the
そのため、ロウ材13の熱膨張に伴って生じる熱応力や、リード端子15と配線導体11または第1の絶縁部材35との熱膨張差に起因して生じる熱応力、凹部7の底部と内周面との角部に生じる熱応力を凹部7の底部から開口部側に沿って枠体9の側方に逃がすことができる。結果、耐久性の良好なパッケージ1とすることができる。すなわち、耐久性の良好なパッケージ1とする場合、凹部7が開口部側から底部側に向かうに従って幅が小さくなるテーパ形状の部分を有していることが好ましい。
Therefore, the thermal stress caused by the thermal expansion of the
本実施形態のパッケージ1においては、図1〜4に示すように、凹部7が枠体9の外周面および下面に開口している。また、基板5が、凹部7と上下に重なり合うように上下方向に切り欠かれた切欠き部を有している。図14に示すように、基板5が切欠き部を有しておらず、凹部7が基板5および枠体9からなる筐体の外周面側のみに開口していても良いが、本実施形態のパッケージ1のように、凹部7および切欠き部が形成されている場合
には、ロウ材13の熱膨張に伴って生じる熱応力による影響を小さくできる。これは、ロウ材13の熱膨張に伴って生じる熱応力を枠体9の側方だけでなく基板5の下方にも逃がすことができるからである。
In the
また、凹部7およびリード端子15を複数備えている場合には、それぞれの凹部7に充填されたロウ材13を基板5の下方にも分散させることができる。そのため、それぞれの凹部7からはみ出したロウ材13同士が接触して電気的な短絡が生じる可能性を低減できる。
Further, when a plurality of
なお、パッケージ1が実装される実装基板として金属製の部材を用いる場合には、基板5の下方にはみ出したロウ材13が実装基板を介して電気的に短絡する可能性を小さくするため、図14に示すように、基板5が切欠き部を有しておらず、凹部7が基板5および枠体9からなる筐体の外周面側のみに開口していることが好ましい。また、図14においては、基板5が切欠き部を有しておらず、凹部7が基板5および枠体9からなる筐体の外周面側のみに開口しているが、例えば、凹部7が枠体9の外周面側のみに開口している構成であっても同様の効果が得られる。
In the case where a metal member is used as the mounting substrate on which the
本実施形態のパッケージ1においては、凹部7の内面にメタライズ層(不図示)が配設されている。これにより、凹部7の内面とロウ材13の濡れ性が向上するので、枠体9とロウ材13の接合性を良好なものとすることができる。
In the
さらに、本実施形態のパッケージ1においては、凹部7およびリード端子15をそれぞれ複数備え、複数の凹部7の内面にそれぞれメタライズ層が配設されるとともに、枠体9の外周面における互いに隣り合う凹部7の間に位置する部分がメタライズ層から露出している。このように、メタライズ層が配設されていることによって、隣り合う凹部7に充填されたロウ材13同士が、接触して電気的な短絡が生じる可能性を低減できる。
Furthermore, the
また、メタライズ層は、複数の凹部7の内面にそれぞれ配設されるとともに、枠体9の外周面で凹部7の開口部周囲に配設され、互いに隣り合う凹部7の間に位置する部分がメタライズ層から露出されてもよい。このように、メタライズ層が配設されていることにより、凹部7の開口部と枠体9の外周面との角部がロウ材13で被覆されることとなり、角部に集中する応力によって生じる、ロウ材13のメタライズ層からの剥がれや接合部におけるクラックを低減できるとともに、隣り合う凹部7に充填されたロウ材13同士が、接触して電気的な短絡が生じる可能性を低減できる。
Further, the metallized layer is disposed on the inner surfaces of the plurality of
また、枠体9は、その内周面および外周面に開口する貫通孔を有している。貫通孔は、例えばドリル孔あけ加工によって枠体9に形成することができる。貫通孔には筒状の固定部材43が固定される。具体的には、貫通孔に固定部材43の一方の端部を挿入するとともに貫通孔の表面に固定部材43を接合することによって、筒状の固定部材43を貫通孔に固定している。筒状の固定部材43は、光ファイバを固定して位置決めを図るための部材である。また、固定部材43が筒状であることによって、この筒形状の中空部分で電子部品と光ファイバとの間での光の伝達を行うことができる。
Moreover, the
固定部材43としては、少なくとも光ファイバを固定できる程度の強度を有していることが好ましい。具体的には、ステンレス、鉄、銅、ニッケル、クロム、コバルト及びタングステンのような金属部材、或いはこれらの金属からなる合金を用いることができる。このような金属部材のインゴットに圧延加工法、打ち抜き加工法のような金属加工法を施すことによって筒状の固定部材43を作製することができる。
It is preferable that the fixing
特に、枠体9と固定部材43とが、同じ金属部材を用いて形成されていることが好まし
い。枠体9及び固定部材43の熱膨張差を小さくすることができるので、枠体9と固定部材43との間に生じる応力を小さくすることができるからである。
In particular, it is preferable that the
固定部材43は枠体9に接合部材を用いて接合することによって枠体9に固定することができる。接合部材としては、例えば、金−錫ロウ、銀ロウを用いることができる。また、固定部材43を枠体9に溶接することによって、枠体9に固定部材43を固定してもよい。
The fixing
固定部材43の筒内部には、固定部材43の穴を塞ぐように透光性部材を配設してもよい。透光性部材は固定部材43の内側を塞ぎ、素子収納用パッケージ1の気密性を保持するとともに固定部材43の内部空間を伝達する半導体素子3の励起した光をそのまま固定部材43に取着接続される光ファイバに伝達させる作用をなす。透光性部材としては、例えば、酸化珪素、酸化鉛を主成分とした鉛系及びホウ酸、ケイ砂を主成分としたホウケイ酸系の非晶質ガラスを用いることができる。
A translucent member may be disposed inside the tube of the fixing
本実施形態の半導体装置101の使用時においては、固定部材43の他方の端部にフェルールが固定される。フェルールは、固定部材43の筒の内部に対して一方の端部が開口する貫通孔を有している。そして、この貫通孔に光ファイバが挿入固定される。このようにフェルールが固定部材43に挿入固定されていることによって、光ファイバと半導体素子3との光学結合を行うことができる。
When using the
本実施形態の半導体装置101は、上記の実施形態に代表される素子収納用パッケージ1と、素子収納用パッケージ1の載置領域内に載置された半導体素子3と、枠体9と接合された、半導体素子3を封止する蓋体45とを備えている。
The
本実施形態の半導体装置101においては、基板5の載置領域に半導体素子3が載置されている。また、半導体素子3および線路導体、並びに線路導体および内部端子は、それぞれ導線により接続されている。この半導体素子3に入出力端子33などを介して外部信号を入力することにより、半導体素子3から所望の出力を得ることができる。半導体素子3としては、例えば、LD素子に代表される、光ファイバに対して光を出射する発光素子、PD素子に代表される、光ファイバに対して光を受光する受光素子が挙げられる。
In the
蓋体45は、枠体9と接合され、半導体素子3を封止するように設けられている。蓋体45は、枠体9の上面に接合されている。そして、基体、枠体9および蓋体45で囲まれた空間において半導体素子3を封止している。このように半導体素子3を封止することによって、長期間のパッケージ1の使用による半導体素子3の劣化を抑制することができる。蓋体45としては、例えば、鉄、銅、ニッケル、クロム、コバルト及びタングステンのような金属部材、或いはこれらの金属からなる合金を用いることができる。また、枠体9と蓋体45は、例えばシーム溶接法によって接合することができる。また、枠体9と蓋体45は、例えば、金−錫ロウを用いて接合してもよい。
The
以上、本発明の一実施形態の素子収納用パッケージ1およびこれを備えた半導体装置101について説明してきたが、本発明は上述の実施形態に限定されるものではない。すなわち、本発明の要旨を逸脱しない範囲内であれば種々の変更や実施の形態の組み合わせを施すことは何等差し支えない。
The
1・・・素子収納用パッケージ(パッケージ)
3・・・半導体素子
5・・・基板
7・・・凹部
9・・・枠体
11・・・配線導体
13・・・ロウ材
15・・・リード端子
17・・・第1の部位
19・・・第2の部位
21・・・ネジ止め孔
23・・・第1の基板
25・・・第2の基板
27・・・載置基板
29・・・第1の枠体
31・・・第2の枠体
33・・・入出力端子
35・・・第1の絶縁部材
37・・・第2の絶縁部材
39・・・配線部材
41・・・ボンディングワイヤ
43・・・固定部材
45・・・蓋体
101・・・半導体装置
1 ... Package for element storage (package)
3 ...
Claims (5)
前記載置領域を囲むように前記基板の上面に配設された、外周面側に凹部を有する枠体と、
該枠体で囲まれた領域から前記凹部の内面に引き出された、前記半導体素子と電気的に接続される配線導体と、
一方の端部側に位置する第1の部位および他方の端部側に位置する第2の部位を具備して前記第1の部位および前記第2の部位の間が折り曲げられた、前記第1の部位がロウ材によって覆われるとともに該ロウ材を介して前記配線導体に接合されるように前記凹部に嵌め込まれ、前記第2の部位が前記枠体の側方に引き出されたリード端子とを備えた半導体素子収納用パッケージ。 A substrate having a mounting region on a top surface on which a semiconductor element is mounted;
A frame having a recess on the outer peripheral surface side disposed on the upper surface of the substrate so as to surround the placement area;
A wiring conductor that is drawn from the region surrounded by the frame body to the inner surface of the recess and is electrically connected to the semiconductor element;
A first portion located on one end side and a second portion located on the other end side, wherein the first portion and the second portion are bent between the first portion and the first portion; A lead terminal which is covered with the brazing material and is fitted into the recess so as to be joined to the wiring conductor via the brazing material, and the second portion is pulled out to the side of the frame body. A package for storing semiconductor elements.
前記基板が、前記凹部と上下に重なり合うように上下方向に切り欠かれた切欠き部を有していることを特徴とする請求項1に記載の半導体素子収納用パッケージ。 The recesses open to the outer peripheral surface and the lower surface of the frame,
2. The package for housing a semiconductor element according to claim 1, wherein the substrate has a cutout portion cut out in a vertical direction so as to overlap the concave portion in the vertical direction.
複数の前記凹部の内面にそれぞれメタライズ層が配設されるとともに、前記枠体の外周面における互いに隣り合う前記凹部の間に位置する部分が前記メタライズ層から露出していることを特徴とする請求項1に記載の半導体素子収納用パッケージ。 A plurality of the recesses and the lead terminals, respectively,
The metallized layer is disposed on each of the inner surfaces of the plurality of recesses, and a portion of the outer peripheral surface of the frame located between the adjacent recesses is exposed from the metallization layer. Item 14. A package for housing a semiconductor element according to Item 1.
該半導体素子収納用パッケージの前記載置領域に載置された半導体素子と、
前記枠体の上面に接合された、前記半導体素子を封止する蓋体とを備えた半導体装置。 A package for housing semiconductor elements according to claim 1;
A semiconductor element placed in the placement area of the semiconductor element storage package;
A semiconductor device comprising: a lid that is bonded to the upper surface of the frame and seals the semiconductor element.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011211152A JP2013074048A (en) | 2011-09-27 | 2011-09-27 | Semiconductor element housing package and semiconductor device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011211152A JP2013074048A (en) | 2011-09-27 | 2011-09-27 | Semiconductor element housing package and semiconductor device |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2013074048A true JP2013074048A (en) | 2013-04-22 |
Family
ID=48478307
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2011211152A Pending JP2013074048A (en) | 2011-09-27 | 2011-09-27 | Semiconductor element housing package and semiconductor device |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2013074048A (en) |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20160051513A (en) * | 2014-11-03 | 2016-05-11 | 주식회사 솔루엠 | Power module and manufacturing method thereof |
JP2019160824A (en) * | 2018-03-07 | 2019-09-19 | 新光電気工業株式会社 | Package for electronic component and manufacturing method thereof |
CN111316425A (en) * | 2017-10-26 | 2020-06-19 | 京瓷株式会社 | Bonded structure, semiconductor package, and semiconductor device |
WO2021166498A1 (en) * | 2020-02-18 | 2021-08-26 | 京セラ株式会社 | Wiring substrate and electronic device |
CN117410238A (en) * | 2023-12-14 | 2024-01-16 | 青岛泰睿思微电子有限公司 | Wire bonding seed ball packaging structure of embedded chip |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH043453A (en) * | 1990-04-19 | 1992-01-08 | Ngk Insulators Ltd | Semiconductor device and mounting of lead frame to semiconductor device |
JPH08139216A (en) * | 1994-11-07 | 1996-05-31 | Mitsubishi Electric Corp | Package for semiconductor device |
JP2004356340A (en) * | 2003-05-28 | 2004-12-16 | Kyocera Corp | Package for housing semiconductor element, and semiconductor device |
-
2011
- 2011-09-27 JP JP2011211152A patent/JP2013074048A/en active Pending
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH043453A (en) * | 1990-04-19 | 1992-01-08 | Ngk Insulators Ltd | Semiconductor device and mounting of lead frame to semiconductor device |
JPH08139216A (en) * | 1994-11-07 | 1996-05-31 | Mitsubishi Electric Corp | Package for semiconductor device |
JP2004356340A (en) * | 2003-05-28 | 2004-12-16 | Kyocera Corp | Package for housing semiconductor element, and semiconductor device |
Cited By (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20160051513A (en) * | 2014-11-03 | 2016-05-11 | 주식회사 솔루엠 | Power module and manufacturing method thereof |
KR102304909B1 (en) * | 2014-11-03 | 2021-09-24 | 주식회사 솔루엠 | Power module and manufacturing method thereof |
CN111316425A (en) * | 2017-10-26 | 2020-06-19 | 京瓷株式会社 | Bonded structure, semiconductor package, and semiconductor device |
CN111316425B (en) * | 2017-10-26 | 2024-02-06 | 京瓷株式会社 | Bonding structure, semiconductor package, and semiconductor device |
JP2019160824A (en) * | 2018-03-07 | 2019-09-19 | 新光電気工業株式会社 | Package for electronic component and manufacturing method thereof |
JP7049141B2 (en) | 2018-03-07 | 2022-04-06 | 新光電気工業株式会社 | Package for electronic components and its manufacturing method |
WO2021166498A1 (en) * | 2020-02-18 | 2021-08-26 | 京セラ株式会社 | Wiring substrate and electronic device |
JPWO2021166498A1 (en) * | 2020-02-18 | 2021-08-26 | ||
JP7432703B2 (en) | 2020-02-18 | 2024-02-16 | 京セラ株式会社 | Wiring base and electronic equipment |
CN117410238A (en) * | 2023-12-14 | 2024-01-16 | 青岛泰睿思微电子有限公司 | Wire bonding seed ball packaging structure of embedded chip |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5952425B2 (en) | Electronic component storage container and electronic device | |
JP5981660B2 (en) | Electronic component storage package and electronic device | |
JP6788044B2 (en) | Package with built-in thermoelectric element | |
US9585264B2 (en) | Package for housing semiconductor element and semiconductor device | |
JP4822820B2 (en) | Semiconductor element storage package and semiconductor device | |
WO2013077199A1 (en) | Package for housing electronic component, and electronic apparatus | |
JP2013074048A (en) | Semiconductor element housing package and semiconductor device | |
JP2019016784A (en) | Package for mounting light-emitting device | |
JP5773835B2 (en) | Electronic component storage package and electronic device | |
WO2013172420A1 (en) | Semiconductor-element-accommodating package, semiconductor device and mounting structure | |
JP6935251B2 (en) | Package for mounting light emitting element | |
JP6935362B2 (en) | Package for mounting light emitting element | |
JP5812671B2 (en) | Device storage package and semiconductor device including the same | |
JP2012248777A (en) | Package for housing element and semiconductor module including the same | |
WO2012043623A1 (en) | Element containing package, module, and semiconductor device | |
JP2019009376A (en) | Optical semiconductor device housing package and optical semiconductor apparatus | |
WO2012026516A1 (en) | Element-containing package and module provided therewith | |
JP2013093494A (en) | Package for housing electronic component and electronic device | |
JPWO2014119550A1 (en) | Optical semiconductor element storage package and optical semiconductor device | |
WO2013042627A1 (en) | Electronic component mounting substrate, electronic component accommodating package and electronic device | |
JP2013012592A (en) | Package for housing elements and module including the same | |
JP2012008265A (en) | Element housing package, and optical module and optical semiconductor device equipped with the same | |
JP5755114B2 (en) | Element storage package and optical semiconductor device | |
JP5743748B2 (en) | Device storage package and module including the same | |
JP5773851B2 (en) | Electronic component storage package and electronic device |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20140415 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20140916 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20140918 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20141114 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20150519 |