Nothing Special   »   [go: up one dir, main page]

JP2012080074A - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP2012080074A
JP2012080074A JP2011145461A JP2011145461A JP2012080074A JP 2012080074 A JP2012080074 A JP 2012080074A JP 2011145461 A JP2011145461 A JP 2011145461A JP 2011145461 A JP2011145461 A JP 2011145461A JP 2012080074 A JP2012080074 A JP 2012080074A
Authority
JP
Japan
Prior art keywords
trench
layer
insulating film
gate
forming
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2011145461A
Other languages
English (en)
Other versions
JP5246302B2 (ja
Inventor
Masakiyo Sumitomo
正清 住友
Yasushi Higuchi
安史 樋口
Shigemitsu Fukatsu
重光 深津
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Denso Corp
Original Assignee
Denso Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Denso Corp filed Critical Denso Corp
Priority to JP2011145461A priority Critical patent/JP5246302B2/ja
Priority to DE102011081462.0A priority patent/DE102011081462B4/de
Priority to US13/225,648 priority patent/US8659065B2/en
Priority to CN201110266729.XA priority patent/CN102403346B/zh
Publication of JP2012080074A publication Critical patent/JP2012080074A/ja
Application granted granted Critical
Publication of JP5246302B2 publication Critical patent/JP5246302B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H01L29/7396—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions
    • H01L29/7397—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions and a gate structure lying on a slanted or vertical surface or formed in a groove, e.g. trench gate IGBT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/083—Anode or cathode regions of thyristors or gated bipolar-mode devices
    • H01L29/0834—Anode regions of thyristors or gated bipolar-mode devices, e.g. supplementary regions surrounding anode regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/083—Anode or cathode regions of thyristors or gated bipolar-mode devices
    • H01L29/0839—Cathode regions of thyristors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1095—Body region, i.e. base region, of DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42356—Disposition, e.g. buried gate electrode
    • H01L29/4236—Disposition, e.g. buried gate electrode within a trench, e.g. trench gate electrode, groove gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66234—Bipolar junction transistors [BJT]
    • H01L29/66325—Bipolar junction transistors [BJT] controlled by field-effect, e.g. insulated gate bipolar transistors [IGBT]
    • H01L29/66333—Vertical insulated gate bipolar transistors
    • H01L29/66348—Vertical insulated gate bipolar transistors with a recessed gate

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

【課題】低いオン電圧を実現しつつ、負荷短絡耐量を向上させることのできる半導体装置およびその製造方法を提供する。
【解決手段】トレンチゲート８に、トレンチ５の延設方向と垂直方向であって、コレクタ層１の主表面と平行な方向に突出した底部をドリフト層３に備え、隣接するトレンチゲート８の底部の間隔が、隣接するトレンチゲート８における底部と反対側の間隔より短くなるようにする。そして、トレンチ５のうち、底部を構成する壁面に備えられているゲート絶縁膜６の厚さが、底部を構成する壁面より開口部側の壁面に備えられているゲート絶縁膜６の厚さより厚くなるようにする。
【選択図】図１

Description

本発明は、トレンチゲート型の絶縁ゲート型バイポーラトランジスタ（以下、単にＩＧＢＴという）が形成された半導体装置およびその製造方法に関するものである。
従来より、電力変換用半導体装置の１つとして、産業用モータ等の電子機器に使用されるＩＧＢＴが形成された半導体装置が知られており、一般的なＩＧＢＴが形成された半導体装置は次のように構成されている。
すなわち、コレクタ層を構成するＰ＋型の半導体基板の上にＮ−型ドリフト層が形成されており、Ｎ−型ドリフト層の表層部にＰ型ベース層が形成され、Ｐ型ベース層の表層部にＮ＋型のエミッタ層が形成されている。また、Ｐ型ベース層およびＮ＋型エミッタ層を貫通してＮ−型ドリフト層に達する複数のトレンチがストライプ状に延設されている。そして、各トレンチの壁面にはゲート絶縁膜とゲート電極とが順に形成され、これらトレンチ、ゲート絶縁膜、ゲート電極からなるトレンチゲートが構成されている。また、Ｐ型ベース層およびＮ＋型エミッタ層上には、層間絶縁膜を介してエミッタ電極が備えられており、層間絶縁膜に形成されたコンタクトホールを介して、Ｐ型ベース層およびＮ＋型エミッタ層とエミッタ電極とが電気的に接続されている。また、コレクタ層の裏面には、当該コレクタ層と電気的に接続されるコレクタ電極が備えられている。
このような半導体装置では、ゲート電極に対して所定のゲート電圧が印加されると、Ｐ型ベース層のうちトレンチに配置されたゲート絶縁膜と接する部分がｎ型となる反転層が形成されると共に、Ｎ−型ドリフト層のうちトレンチに配置されたゲート絶縁膜と接する部分に電子の蓄積層が形成される。そして、Ｎ＋型エミッタ層から反転層および蓄積層を介して電子がＮ−型ドリフト層内に流れ込むと共に、コレクタ層から正孔がＮ−型ドリフト層に流れ込み、伝導度変調により抵抗値が低下してオン状態となる。
このようなＩＧＢＴが形成された半導体装置では、ＭＯＳＦＥＴが形成された半導体装置より低いオン電圧を実現することができる。しかしながら、近年では、さらにオン電圧を低減させることが望まれている。
このため、例えば、特許文献１には、隣接するゲート電極の幅を０．５５ｎｍ〜０．３μｍと極めて狭くすることが開示されている。
また、特許文献２には、トレンチゲートのうち、Ｎ−型ドリフト層に位置する底部の幅が底部以外の幅より広くなるように形成することにより、隣接するトレンチゲートの底部の間隔が、底部以外の部分より狭くなるようにすることが開示されている。
これら特許文献１および２のような半導体装置では、Ｎ−型ドリフト層に流れ込んだ正孔が隣接するトレンチゲートの間を通過してＰ型ベース層内に抜けにくくなり、Ｎ−型ドリフト層内に多くの正孔を蓄積することができる。これにより、反転層および蓄積層を通じてエミッタ層からＮ−型ドリフト層に注入される電子の供給量を増加させることができ、電子の移動度は正孔の移動度よりも大きいため、さらにオン電圧を低減させることができる。
特開２００７−４３１２３号公報 特開２００８−１５３３８９号公報
上記特許文献１および２の半導体装置では、低いオン電圧を実現することができる。しかしながら、近年では、低いオン電圧を実現しつつ、更に負荷短絡耐量を向上させた半導体装置が望まれている。
すなわち、このような半導体装置は、負荷短絡時には、素子が制限する飽和電流まで電流が流れることになり、この飽和電流に比例するジュール熱が発生して半導体装置の温度が上昇することになる。そして、当該温度が所定の温度以上になると半導体装置が破壊されてしまうという問題がある。
本発明は上記点に鑑みて、低いオン電圧を実現しつつ、負荷短絡耐量を向上させることのできる半導体装置およびその製造方法を提供することを目的とする。
上記目的を達成するため、請求項１に記載の発明では、トレンチゲート（８）は、トレンチ（５）の延設方向と垂直方向であって、ドリフト層（３）の平面方向と平行な方向に突出した底部をドリフト層（３）に備え、隣接するトレンチゲート（８）の底部の間隔が、隣接するトレンチゲート（８）における底部と反対側の間隔より短くされており、ゲート絶縁膜（６）は、トレンチ（５）のうち底部を構成する壁面に形成されている部分の厚さが、トレンチ（５）のうち底部を構成する壁面より開口部側の壁面に備えられている部分の厚さより厚くされていることを特徴としている。
このような半導体装置では、隣接するトレンチゲート（８）の底部の間隔が、隣接するトレンチゲート（８）における底部と反対側の間隔より短くされている。このため、隣接するトレンチゲートの間隔が、隣接するトレンチゲートで挟まれたベース層の表層部の間隔で一定とされている場合と比較して、ドリフト層（３）に注入された正孔の移動を制限することができ、ドリフト層（３）に多くの正孔を蓄積させることができる。そして、この蓄積された正孔により、反転層および蓄積層を通じてエミッタ層（９）からドリフト層（３）に注入される電子の供給量を増加させることができ、オン電圧を低減することができる。
また、ゲート絶縁膜（６）は、トレンチ（５）のうち底部を構成する壁面に形成されている部分の厚さが、トレンチ（５）のうち底部を構成する壁面より開口部側の壁面に備えられている部分の厚さより厚くされている。このため、ゲート絶縁膜（６）が底部を構成する壁面より開口部側の壁面に備えられている部分の厚さで一定とされている場合と比較して、ドリフト層（３）のうちトレンチ（５）に配置されたゲート絶縁膜（６）と接する部分に形成される蓄積層の幅を狭く（薄く）することができ、飽和電流を下げることができる。すなわち、負荷短絡耐量を向上させることができる。
そして、隣接するトレンチゲート（８）の底部の間隔が隣接するトレンチゲート（８）における底部と反対側の間隔より短くされているとは、言い換えると、隣接するトレンチゲート（８）で挟まれたベース層（４）の表層部の間隔が隣接するトレンチゲート（８）の底部の間隔より長くされていることである。
このため、このような半導体装置では、隣接するトレンチゲートの間隔が極めて狭い間隔で一定とされている半導体装置、例えば、特許文献１に記載の半導体装置と比較として、次の効果を得ることができる。すなわち、まず、オン時に形成される隣接する反転層が互いに接合してしまうことを抑制することができ、飽和電流が増加することを抑制することができる。また、電極と接続されるエミッタ層（９）およびコンタクト層（１０）全体のコンタクト面積を広くすることができ、接触抵抗を下げることができるため、さらにオン電圧を下げることができる。そして、ベース層（４）の表層部では隣接するトレンチゲートの間隔が広いため、エミッタ層（９）およびコンタクト層（１０）と電気的に接続される電極を形成するときのアライメント調整等を行いやすくすることができ、製造工程を簡略化することができる。
請求項２に記載の発明では、ゲート絶縁膜（６）は、トレンチ（５）のうち底部を構成する側壁に形成されている部分の厚さが、トレンチ（５）のうち底部を構成する側壁より開口部側の側壁に形成されている部分の厚さより厚くされていることを特徴としている。
そして、請求項３に記載の発明のように、トレンチ（５）を、ベース層（４）に形成されている第１トレンチ（５ａ）と、第１トレンチ（５ａ）と連通し、対向する側壁の間隔が第１トレンチ（５ａ）の対向する側壁の間隔より長くされていると共にドリフト層（３）に達する第２トレンチ（５ｂ）とを有する構成とし、第２トレンチ（５ｂ）の壁面に形成されているゲート絶縁膜（６）を第１トレンチ（５ａ）の壁面に形成されているゲート絶縁膜（６）より厚くし、トレンチゲート（８）の底部を、第２トレンチ（５ｂ）、第２トレンチ（５ｂ）に形成されたゲート絶縁膜（６）、第２トレンチ（５ｂ）に埋め込まれたゲート電極（７）により構成することができる。
また、請求項４に記載の発明のように、ベース層（４）の表層部のうち、隣接するトレンチゲート（８）の間であって、エミッタ層（９）を挟んでトレンチゲート（８）と反対側であり、隣接するトレンチゲート（８）の底部の間に位置するドリフト層（３）と対向する部分に、エミッタ層（９）よりも深い位置まで形成され、かつトレンチ（５）の延設方向と垂直方向であって、ドリフト層（３）の平面方向と平行な方向の長さが隣接するトレンチゲート（８）の底部の間隔より長くされている第２導電型のコンタクト層（１０）を形成することができる。
このような半導体装置では、コンタクト層が形成されていない場合、または、コンタクト層がエミッタ層より浅くされていたり、トレンチの延設方向と垂直方向であって、かつドリフト層の平面方向と平行な方向の長さが隣接するトレンチゲートの底部の間隔より短くされている場合と比較して、オフ時に、正孔を抜けやすくすることができ、ラッチアップが発生することを抑制することができる。
また、請求項５に記載の発明のように、コレクタ層（１）をドリフト層（３）の表面側と反対側の裏面側に形成することができる。すなわち、ドリフト層（３）の厚さ方向に電流を流す縦型の半導体装置とすることができる。また、請求項６に記載の発明のように、コレクタ層（１）をドリフト層（３）の表層部に形成することができる。すなわち、ドリフト層（３）の平面方向に電流を流す横型の半導体装置とすることができる。
請求項７に記載の発明は、請求項１ないし５のいずれか１つに記載の半導体装置の製造方法であり、コレクタ層（１）を構成する基板の主表面上に、第１導電型のドリフト層（３）と第２導電型のベース層（４）とが形成されたものを用意する工程と、異方性エッチングによりベース層（４）に第１トレンチ（５ａ）を形成する工程と、第１トレンチ（５ａ）にゲート絶縁膜（６）を構成する絶縁膜（６ａ）を形成する工程と、第１トレンチ（５ａ）に絶縁膜（６ａ）を介して酸素不透過性の保護膜（１５）を形成する工程と、第１トレンチ（５ａ）に異方性エッチングを行い、当該第１トレンチ（５ａ）の底面に配置された保護膜（１５）を除去すると共に、第１トレンチ（５ａ）と連通し、底面がドリフト層（３）に位置する第２トレンチ（５ｂ）を形成する工程と、第２トレンチ（５ｂ）に絶縁膜（６ａ）より厚く、かつ第１、第２トレンチ（５ａ、５ｂ）にゲート電極（７）を形成した際に、所定方向と垂直方向であって、基板の主表面と平行な方向に突出した底部をドリフト層（３）に備えるトレンチゲート（８）が構成される熱酸化膜（６ｂ）を形成する工程と、を含む工程を行うことを特徴としている。
また、請求項８に記載の発明は、請求項１ないし５のいずれか１つに記載の半導体装置の製造方法であり、コレクタ層（１）を構成する基板の主表面上に、第１導電型のドリフト層（３）と第２導電型のベース層（４）とが形成されたものを用意する工程と、異方性エッチングによりベース層（４）に第１トレンチ（５ａ）を形成する工程と、第１トレンチ（５ａ）に絶縁膜（１７）を形成する工程と、第１トレンチ（５ａ）に異方性エッチングを行い、当該第１トレンチ（５ａ）の底面に配置された絶縁膜（１７）を除去すると共に、第１トレンチ（５ａ）と連通し、底面がドリフト層（３）に位置する第２トレンチ（５ｂ）を形成する工程と、第２トレンチ（５ｂ）に、第１、第２トレンチ（５ａ、５ｂ）にゲート電極（７）を形成した際に、所定方向と垂直方向であって、基板の主表面と平行な方向に突出した底部をドリフト層（３）に備えるトレンチゲート（８）が構成される熱酸化膜（６ｂ）を形成する工程と、第１、第２トレンチ（５ａ、５ｂ）にゲート電極（７）を構成する第１導電性材料（１８）を埋め込む工程と、第１トレンチ（５ａ）に埋め込まれた第１導電性材料（１８）を除去する工程と、第１トレンチ（５ａ）の側壁に形成された絶縁膜（１７）を除去する工程と、第１トレンチ（５ａ）の側壁に熱酸化膜（６ｂ）より薄くゲート絶縁膜（６）を構成する絶縁膜（６ａ）を形成すると共に第２トレンチ（５ｂ）に埋め込まれた第１導電性材料（１８）上に絶縁膜（１６）を形成する工程と、第１トレンチ（５ａ）にゲート電極（７）を構成する第２導電性材料（１９）を埋め込む工程と、を含む工程を行うことを特徴としている。
そして、請求項９に記載の発明は、請求項１ないし６のいずれか１つに記載の半導体装置の製造方法であり、ドリフト層（３）を構成する基板の主表面上に、第２導電型のベース層（４）が形成されたものを用意する工程と、異方性エッチングによりベース層（４）に第１トレンチ（５ａ）を形成する工程と、第１トレンチ（５ａ）にゲート絶縁膜（６）を構成する絶縁膜（６ａ）を形成する工程と、第１トレンチ（５ａ）に絶縁膜（６ａ）を介して酸素不透過性の保護膜（１５）を形成する工程と、第１トレンチ（５ａ）に異方性エッチングを行い、当該第１トレンチ（５ａ）の底面に配置された保護膜（１５）を除去すると共に、第１トレンチ（５ａ）と連通し、底面がドリフト層（３）に位置する第２トレンチ（５ｂ）を形成する工程と、第２トレンチ（５ｂ）に絶縁膜（６ａ）より厚く、かつ第１、第２トレンチ（５ａ、５ｂ）にゲート電極（７）を形成した際に、所定方向と垂直方向であって、基板の主表面と平行な方向に突出した底部をドリフト層（３）に備えるトレンチゲート（８）が構成される熱酸化膜（６ｂ）を形成する工程と、基板に不純物をイオン注入して熱処理することによりコレクタ層（１）を形成する工程と、を含む工程を行うことを特徴としている。
また、請求項１０に記載の発明は、請求項１ないし６のいずれか１つに記載の半導体装置の製造方法であり、ドリフト層（３）を構成する基板の主表面上に、第２導電型のベース層（４）が形成されたものを用意する工程と、異方性エッチングによりベース層（４）に第１トレンチ（５ａ）を形成する工程と、第１トレンチ（５ａ）に絶縁膜（１７）を形成する工程と、第１トレンチ（５ａ）に異方性エッチングを行い、当該第１トレンチ（５ａ）の底面に配置された絶縁膜（１７）を除去すると共に、第１トレンチ（５ａ）と連通し、底面がドリフト層（３）に位置する第２トレンチ（５ｂ）を形成する工程と、第２トレンチ（５ｂ）に、第１、第２トレンチ（５ａ、５ｂ）にゲート電極（７）を形成した際に、所定方向と垂直方向であって、基板の主表面と平行な方向に突出した底部をドリフト層（３）に備えるトレンチゲート（８）が構成される熱酸化膜（６ｂ）を形成する工程と、第１、第２トレンチ（５ａ、５ｂ）にゲート電極（７）を構成する第１導電性材料（１８）を埋め込む工程と、第１トレンチ（５ａ）に埋め込まれた第１導電性材料（１８）を除去する工程と、第１トレンチ（５ａ）の側壁に形成された絶縁膜（１７）を除去する工程と、第１トレンチ（５ａ）の側壁に熱酸化膜（６ｂ）より薄くゲート絶縁膜（６）を構成する絶縁膜（６ａ）を形成すると共に第２トレンチ（５ｂ）に埋め込まれた第１導電性材料（１８）上に絶縁膜（１６）を形成する工程と、第１トレンチ（５ａ）にゲート電極（７）を構成する第２導電性材料（１９）を埋め込む工程と、基板に不純物をイオン注入して熱処理することによりコレクタ層（１）を形成する工程と、を含む工程を行うことを特徴としている。
これら請求項７ないし１０に記載の半導体装置の製造方法では、請求項１に記載の発明と同様に、ベース層（４）の表層部では隣接するトレンチゲートの間隔が広いため、エミッタ層（９）およびコンタクト層（１０）と電気的に接続される電極を形成するときのアライメント調整等を行いやすくすることができ、製造工程を簡略化することができる。
また、請求項１１に記載の発明のように、請求項９または１０に記載の発明において、基板の主表面と反対側の裏面から不純物をイオン注入して熱処理することによりコレクタ層（１）を形成する工程を行うことができる。
そして、請求項１２に記載の発明のように、第２トレンチ（５ｂ）を形成する工程の後に、第２トレンチ（５ｂ）を等方性エッチングし、第２トレンチ（５ｂ）の開口端を後退させて対向する側壁の間隔を第１トレンチ（５ａ）の対向する側壁の間隔より長くするようにしてもよい。
このような製造方法では、第２トレンチ（５ｂ）の開口端を後退させる工程を行わずに請求項１に記載の半導体装置を製造した場合と比較して、熱酸化膜（６ｂ）の形成時間を短くすることができる。
なお、この欄および特許請求の範囲で記載した各手段の括弧内の符号は、後述する実施形態に記載の具体的手段との対応関係を示すものである。
本発明の第１実施形態における半導体装置の断面構成を示す図である。 図１に示す半導体装置の製造工程を示す断面図である。 図２に続く半導体装置の製造工程を示す断面図である。 第２トレンチに対する酸化時間を変化して半導体装置を製造したときのトレンチゲート近傍の断面構成を示す図である。 （ａ）は負荷短絡時のコレクタ−エミッタ間電圧Ｖｃｅとコレクタ−エミッタ間電流Ｉｃｅの電流密度との関係を示す図、（ｂ）はコレクタ−エミッタ間電圧Ｖｃｅとコレクタ−エミッタ間電流Ｉｃｅの電流密度との関係を示す図である。 本発明の第２実施形態における半導体装置の断面構成を示す図である。 図６に示す半導体装置の製造工程を示す断面図である。 図７に続く半導体装置の製造工程を示す断面図である。 図８に続く半導体装置の製造工程を示す断面図である。 本発明の第３実施形態における半導体装置の断面構成を示す図である。
（第１実施形態）
本発明の第１実施形態について説明する。図１は、本実施形態の半導体装置の断面構成を示す図である。
図１に示されるように、Ｐ＋型コレクタ層１を形成する半導体基板の主表面上には、Ｎ＋型バッファ層２が形成されており、Ｎ＋型バッファ層２の上にはＮ−型ドリフト層３が形成されている。そして、Ｎ−型ドリフト層３の表面側（表層部）にはＰ型ベース層４が形成されている。
また、Ｐ型ベース層４を貫通してＮ−型ドリフト層３に達する複数のトレンチ５が所定方向（本実施形態では紙面垂直方向）にストライプ状に延設されている。そして、このトレンチ５の側壁には、それぞれ熱酸化膜等からなるゲート絶縁膜６とドープトＰｏｌｙ−Ｓｉ等の導電性材料からなるゲート電極７とが順に形成されている。すなわち、トレンチ５、ゲート絶縁膜６、ゲート電極７からなるトレンチゲート８が形成されている。
各トレンチゲート８は、トレンチ５の延設方向と垂直方向であって、Ｐ＋型コレクタ層１を構成する半導体基板の主表面と平行な方向（Ｎ−型ドリフト層３の平面方向と平行な方向）に突出した底部をＮ−型ドリフト層３に備えている。つまり、隣接するトレンチゲート８の底部の間隔（図１中Ａ）は、隣接するトレンチゲート８における底部と反対側の間隔（図１中Ｂ）より短くされている。特に限定されるものではないが、例えば、隣接するトレンチゲート８の底部の間隔（図１中Ａ）を約０．５μｍとすることができ、隣接するトレンチゲート８における底部と反対側の間隔（図１中Ｂ）を約１．５μｍとすることができる。
なお、隣接するトレンチゲート８における底部と反対側の間隔とは、言い換えると、隣接するトレンチゲート８で挟まれたＰ型ベース層４の表層部の間隔のことである。また、底部をＮ−型ドリフト層３に備えているとは、底部がＮ−型ドリフト層３のみに形成されている場合に加えて、底部がＰ型ベース層４からＮ−型ドリフト層３に渡って形成されている場合を含むものであり、本実施形態では、底部はＰ型ベース層４からＮ−型ドリフト層３に渡って形成されている。具体的には、Ｐ型ベース層４、ゲート絶縁膜６、ゲート電極７、後述するＮ＋型エミッタ層９で構成されるＭＯＳ領域の閾値電圧ＶｔがＰ型ベース層４の不純物濃度の最大値に依存するため、底部はＰ型ベース層４のうち不純物濃度が最大となる領域近傍よりＮ−型ドリフト層３側（下方）からＮ−型ドリフト層３に渡って形成されている。つまり、底部は、Ｐ型ベース層４のうち閾値電圧Ｖｔを変化させない領域からＮ−型ドリフト層３に渡って形成されている。
トレンチゲート８を構成するトレンチ５は、本実施形態では、Ｐ＋型コレクタ層１を構成する半導体基板の主表面に対して垂直方向にＰ型ベース層４内に形成された第１トレンチ５ａと、当該第１トレンチ５ａと連通し、Ｐ型ベース層４とＮ−型ドリフト層３との界面付近からＮ−型ドリフト層３に達する第２トレンチ５ｂとを有している。そして、第２トレンチ５ｂは、対向する側壁の間隔が第１トレンチ５ａの対向する側壁の間隔より長くされている。すなわち、第２トレンチ５ｂの開口幅は第１トレンチ５ａの開口幅より長くされており、トレンチ５はいわゆる壺形状とされている。そして、トレンチゲート８の底部は、第２トレンチ５ｂ、第２トレンチ５ｂに形成されたゲート絶縁膜６、第２トレンチ５ｂに埋め込まれたゲート電極７とにより構成されている。また、トレンチ５は、第１トレンチ５ａと第２トレンチ５ｂとの連結部分が曲率を有する形状（丸みを帯びた形状）とされており、第２トレンチ５ｂの底面の角部も曲率を有する形状（丸みを帯びた形状）とされている。
また、ゲート絶縁膜６は、トレンチ５のうち底部を構成する壁面に形成されている部分の厚さが、トレンチ５のうち底部を構成する壁面より開口部側の壁面に備えられている部分の厚さより厚くされている。すなわち、ゲート絶縁膜６は、第２トレンチ５ｂの壁面に形成された部分の厚さが第１トレンチ５ａの壁面に形成された部分の厚さより厚くされている。さらに詳述すると、ゲート絶縁膜６は、第２トレンチ５ｂの側壁に形成された部分の厚さが第１トレンチ５ａの側壁に形成された部分の厚さより厚くされている。特に限定されるものではないが、例えば、ゲート絶縁膜６のうち第２トレンチ５ｂに形成された部分の厚さを２００〜３００ｎｍとすることができ、第１トレンチ５ａに形成された部分の厚さを約１００ｎｍとすることができる。
さらに、ゲート絶縁膜６のうち第１トレンチ５ａと第２トレンチ５ｂとの連結部分に形成される部分の厚さは、第２トレンチ５ｂに形成されている部分の厚さとほぼ同じとされており、第１トレンチ５ａの側壁に形成されている部分の厚さより厚くされている。
また、Ｐ型ベース層４の表層部のうちトレンチゲート８の側部にＮ＋型エミッタ層９が形成されている。そして、Ｐ型ベース層４の表層部のうち、隣接するトレンチゲート８の間であって、Ｎ＋型エミッタ層９を挟んでトレンチゲート８と反対側であり、隣接するトレンチゲート８の底部の間に位置するＮ−型ドリフト層３と対向する部分、すなわち隣接するトレンチゲート８の底部の間に位置するＮ−型ドリフト層３の直上には、Ｐ型ベース層４よりも高濃度とされたＰ＋型コンタクト層１０が形成されている。
このＰ＋型コンタクト層１０は、本実施形態では、Ｎ＋型エミッタ層９よりも深い位置まで形成されている。また、トレンチ５の延設方向と垂直方向であって、かつＰ＋型コレクタ層１を構成する半導体基板の主表面と平行な方向（Ｎ−型ドリフト層３）の長さ（以下、単に幅という）が図１中Ｃで示されるように、隣接するトレンチゲート８の底部の間隔（図１中Ａ）より長くされている。このＰ＋型コンタクト層１０の幅は、例えば、約０．８μｍとすることができる。
また、Ｎ＋型エミッタ層９およびＰ＋型コンタクト層１０の表面やゲート電極７の表面には層間絶縁膜１１を介してエミッタ電極１２が形成されており、エミッタ電極１２は層間絶縁膜１１に形成されているコンタクトホール１１ａを介して、Ｎ＋型エミッタ層９およびＰ＋型コンタクト層１０と電気的に接続されている。そして、Ｐ＋型コレクタ層１の裏面側には、当該Ｐ＋型コレクタ層１と電気的に接続されるコレクタ電極１３が形成されている。以上が本実施形態の半導体装置の構成である。なお、本実施形態では、Ｎ＋型、Ｎ−型が本発明の第１導電型に相当しており、Ｐ型、Ｐ＋型が本発明の第２導電型に相当している。
次に、上記半導体装置の製造方法について説明する。図２および図３は、図１に示す半導体装置の製造工程を示す断面図である。なお、図２および図３では、理解をし易くするためにトレンチゲート８の間隔を図１より長くして記載している。
まず、図２（ａ）に示されるように、Ｐ＋型コレクタ層１を構成する半導体基板の上にＮ＋型バッファ層２、Ｎ−型ドリフト層３、Ｐ型ベース層４が順に形成されたものを用意する。その後、Ｐ型ベース層４の上に、シリコン酸化膜等で構成されるエッチングマスク１４を化学気相成長（以下、単にＣＶＤという）法等で形成し、当該エッチングマスク１４をパターニングして第１トレンチ５ａの形成予定領域を開口する。
続いて、図２（ｂ）に示されるように、エッチングマスク１４を用いて反応性イオンエッチング（以下、単にＲＩＥという）等の異方性エッチングを行うことにより、第１トレンチ５ａを形成する。本実施形態では、第１トレンチ５ａがＰ型ベース層４内で終端する（第１トレンチ５ａの開口部側と反対側の先端がＰ型ベース層４内に位置する）構成としているため、第１トレンチ５ａをＰ型ベース層４とＮ−型ドリフト層３との界面近傍まで形成する。その後、必要に応じて、ケミカルドライエッチング（ＣＤＥ）等により、形成した第１トレンチ５ａの壁面のダメージを除去する工程を行う。
次に、図２（ｃ）に示されるように、第１トレンチ５ａの壁面にゲート絶縁膜６を構成する絶縁膜６ａを熱酸化により形成する。この絶縁膜６ａは、本実施形態では、熱酸化により形成した熱酸化膜であるが、例えば、ＣＶＤ法等で形成した酸化膜等であってもよい。
その後、図２（ｄ）に示されるように、後述の図３（ｃ）の工程において、第１トレンチ５ａの壁面が熱酸化されることを抑制する酸素不透過性の保護膜１５を形成する。本実施形態では、ＳｉＮ膜等を第１トレンチ５ａの壁面が覆われるようにＣＶＤ法により形成する。すなわち、図２（ｄ）の工程が終了した後では、第１トレンチ５ａの壁面には絶縁膜６ａおよび保護膜１５が順に積層されている。
続いて、図３（ａ）に示されるように、ＲＩＥ等の異方性エッチングを行うことにより、第１トレンチ５ａのうち側壁に配置された保護膜１５を残しつつ、底面に配置された保護膜１５および絶縁膜６ａを選択的に除去する。その後、保護膜１５をエッチングマスクとして、第１トレンチ５ａの底面に対して再びＲＩＥ等の異方性エッチングを行うことにより、第１トレンチ５ａと連通し、Ｎ−型ドリフト層３に達する第２トレンチ５ｂを形成する。なお、図３（ａ）の工程が終了した後では、第１トレンチ５ａの壁面に配置された保護膜１５をエッチングマスクとして異方性エッチングを行っているため、第２トレンチ５ｂの対向する側壁の間隔は第１トレンチ５ａの対向する側壁の間隔より短くなっている。
次に、図３（ｂ）に示されるように、保護膜１５をエッチングマスクとして、第２トレンチ５ｂを等方性エッチングして第２トレンチ５ｂの開口端を後退させ、第２トレンチ５ｂの対向する側壁の間隔を第１トレンチ５ａの対向する側壁の間隔より長くし、上記図１に示す壺形状のトレンチ５を形成する。なお、この工程では等方性エッチングを行っているため、第１トレンチ５ａと第２トレンチ５ｂとの連結部分が曲率を有する形状となり、第２トレンチ５ｂの底面の角部が曲率を有する形状となる。
続いて、図３（ｃ）に示されるように、第２トレンチ５ｂの壁面に、第１トレンチ５ａの壁面に形成した絶縁膜６ａより厚く、ゲート絶縁膜６を構成する熱酸化膜６ｂを形成する。具体的には、第１トレンチ５ａには酸素不透過性の保護膜１５が配置されており、第１トレンチ５ａの壁面には熱酸化膜が形成されないため、例えば、１１５０℃で加熱時間を適宜調節してウェット酸化を行うことにより、絶縁膜６ａより厚い熱酸化膜６ｂを形成することができる。なお、この工程の熱酸化膜６ｂは、もちろんドライ酸化により形成してもよい。
次に、図３（ｄ）に示されるように、保護膜１５を除去し、その後は、従来の一般的な半導体装置の製造プロセスを行い、トレンチ５にゲート電極７を構成するドープトＰｏｌｙ−Ｓｉ等の導電性材料を埋め込んだり、Ｎ＋型エミッタ層９、Ｐ＋型コンタクト層１０、層間絶縁膜１１、エミッタ電極１２、コレクタ電極１３を形成したりすることにより、上記図１に示す半導体装置が製造される。なお、例えば、Ｎ＋型エミッタ層９およびＰ＋型コンタクト層１０をイオン注入により形成する場合には、Ｎ＋型エミッタ層９を構成する不純物をイオン注入する際の加速電圧より大きい加速電圧でＰ＋型コンタクト層１０を構成する不純物をイオン注入することにより、Ｐ＋型コンタクト層１０をＮ＋型エミッタ層９より深い位置まで形成することができる。
次に、このような半導体装置の作動について説明する。
上記半導体装置では、ゲート電極７に対して所定のゲート電圧が印加されると、Ｐ型ベース層４のうちトレンチ５に配置されたゲート絶縁膜６と接する部分がｎ型となる反転層が形成されると共に、Ｎ−型ドリフト層３のうちトレンチ５に配置されたゲート絶縁膜６と接する部分に電子の蓄積層が形成される。
そして、Ｎ＋型エミッタ層９から反転層および蓄積層を介して電子がＮ−型ドリフト層３内に流れ込むと共に、Ｐ＋型コレクタ層１から正孔がＮ−型ドリフト層３に流れ込み、伝導度変調によりＮ−型ドリフト層３の抵抗値が低下してオン状態となる。
本実施形態においては、隣接するトレンチゲート８の底部の間隔（図１中Ａ）が、隣接するトレンチゲート８の底部と反対側の間隔（図１中Ｂ）より短くされている。このため、隣接するトレンチゲートの間隔が、隣接するトレンチゲートで挟まれたＰ型ベース層の表層部の間隔（図１中Ｂ）で一定とされている場合と比較して、Ｎ−型ドリフト層３に注入された正孔の移動を制限することができ、Ｎ−型ドリフト層３に多くの正孔を蓄積させることができる。そして、この蓄積された正孔により、反転層および蓄積層を通じてＮ＋型エミッタ層９からＮ−型ドリフト層３に注入される電子の供給量を増加させることができ、オン電圧を低減することができる。
さらに、本実施形態では、ゲート絶縁膜６は、第２トレンチ５ｂに形成された部分の厚さが第１トレンチ５ａに形成された部分の厚さより厚くされている。つまり、ゲート絶縁膜６は、第２トレンチ５ｂの側壁に形成された部分の厚さが第１トレンチ５ａの側壁に形成された部分の厚さより厚くされている。このため、ゲート絶縁膜６が、第１トレンチ５ａの側壁に形成されたゲート絶縁膜６ａの厚さで一定とされている場合と比較して、蓄積層の幅を狭く（薄く）することができ、飽和電流を下げることができる。すなわち、負荷短絡耐量を向上させることができる。
図４は、図３（ｃ）の工程において、第２トレンチ５ｂに対する酸化時間を変化して半導体装置を製造したときのトレンチゲート８近傍の断面構成を示す図である。なお、図４（ａ）は、上記図２（ｃ）の絶縁膜６ａを形成する工程を行わずに、第２トレンチ５ｂを形成し、図３（ｃ）の工程において熱酸化を行わずにＣＶＤ法によりゲート絶縁膜６を構成する絶縁膜をトレンチ５に配置したときのものであり、トレンチ５に配置されたゲート絶縁膜６の厚さが一定となっている。また、図４（ｂ）は、１１５０℃で３０分間ウェット酸化を行って熱酸化膜６ｂを形成したものであり、図４（ｃ）は１１５０℃で９０分間ウェット酸化を行って熱酸化膜６ｂを形成したものである。
図５（ａ）は、負荷短絡時のコレクタ−エミッタ間電圧Ｖｃｅと、コレクタ−エミッタ間電流Ｉｃｅの電流密度との関係を示す図、図５（ｂ）は、コレクタ−エミッタ間電圧Ｖｃｅとコレクタ−エミッタ間電流Ｉｃｅの電流密度との関係を示す図である。なお、図５（ａ）、図５（ｂ）は、ゲート−エミッタ間電圧を１５Ｖ、使用温度を２７℃とし、熱酸化膜６ｂを形成しなかった半導体装置（図４（ａ））、熱酸化膜６ｂを１１５０℃で３０分間ウェット酸化して形成した半導体装置（図４（ｂ））、熱酸化膜６ｂを１１５０℃で９０分間ウェット酸化して形成した半導体装置（図４（ｃ））を用いたシミュレーション結果である。
図４に示されるように、ウェット酸化の時間を長くすることにより、熱酸化膜６ｂを厚くすることができる。そして、図５（ａ）に示されるように、熱酸化膜６ｂを厚くすることにより、飽和電流が下がることが確認できる。上記のように、熱酸化膜６ｂを厚くすることにより、Ｎ−型ドリフト層３のうちトレンチ５に配置されたゲート絶縁膜６と接する部分に形成される蓄積層の幅が狭くなり、コレクタ−エミッタ間電流の電流経路が狭くなるためである。
また、図５（ｂ）に示されるように、第２トレンチ５ｂに形成される熱酸化膜６ｂを厚くするほど、隣接するトレンチゲート８の底部の間隔が短くなるため、オン電圧を低減することができる。
すなわち、本実施形態の半導体装置では、トレンチに形成されるゲート絶縁膜の厚さが一定である場合と比較して、オン電圧を低減させつつ、飽和電流を下げることにより負荷短絡耐量を向上させることができる。
次に、オン状態からオフ状態への作動について説明する。ゲート電圧をゼロにしてオン状態からオフ状態に変化させると、反転層がＰ型に戻ると共に蓄積層が消滅する。そして、Ｎ＋型エミッタ層９からの電子の注入が止まると共に、Ｐ＋型コレクタ層１からの正孔の注入も止まり、Ｎ−型ドリフト層３に溜まっていた正孔はエミッタ電極１２から抜けていく。
本実施形態では、Ｐ＋型コンタクト層１０は、Ｐ型ベース層４の表層部のうち隣接するトレンチゲート８の底部で挟まれた部分と対向する部分に形成され、Ｎ＋型エミッタ層９より深くされていると共に幅（図１中Ｃ）が隣接するトレンチゲート８の底部の間隔（図１中Ａ）より長くされている。このため、Ｐ＋型コンタクト層１０がＮ＋型エミッタ層９より浅くされていたり、幅が隣接するトレンチゲート８の底部の間隔（図１中Ａ）より短くされている場合と比較して、Ｐ＋型コンタクト層１０を介して正孔をエミッタ電極１２から抜けやすくすることができる。このため、ラッチアップが発生することを抑制することができる。
以上説明したように、本実施形態では、隣接するトレンチゲート８の底部の間隔（図１中Ａ）が、隣接するトレンチゲート８における底部と反対側の間隔（図１中Ｂ）より短くされている。このため、隣接するトレンチゲートの間隔が、隣接するトレンチゲートで挟まれたＰ型ベース層の表層部の間隔（図１中Ｂ）で一定とされている場合と比較して、Ｎ−型ドリフト層３に注入された正孔の移動を制限することができ、Ｎ−型ドリフト層３に多くの正孔を蓄積させることができる。そして、この蓄積された正孔により、反転層および蓄積層を通じてＮ＋型エミッタ層９からＮ−型ドリフト層３に注入される電子の供給量を増加させることができ、電子の移動度は正孔の移動度よりも大きいため、オン電圧を低減することができる。
さらに、本実施形態では、ゲート絶縁膜６は、第２トレンチ５ｂに形成された部分の厚さが第１トレンチ５ａに形成された部分の厚さより厚くされている。すなわち、ゲート絶縁膜６は、第２トレンチ５ｂの側壁に形成された部分の厚さが第１トレンチ５ａの側壁に形成された部分の厚さより厚くされている。このため、ゲート絶縁膜が、第１トレンチの側壁に形成されたゲート絶縁膜の厚さで一定とされている場合と比較して、蓄積層の幅を狭く（薄く）することができ、飽和電流を下げることができる。すなわち、負荷短絡耐量を向上させることができる。
例えば、従来の半導体装置において、ゲート絶縁膜の厚さが一定であっても、ゲート絶縁膜の厚さを厚くし、オン電圧を低減させつつ、負荷短絡耐量を向上させることが考えられる。しかしながら、このような半導体装置とした場合には、Ｐ型ベース層とゲート電極との間に配置されるゲート絶縁膜が厚くなりすぎることになり、Ｎ＋型エミッタ層、Ｐ型ベース層、ゲート絶縁膜およびゲート電極で構成されるＭＯＳ領域の閾値電圧Ｖｔが高くなってしまうことになる。すなわち、本実施形態では、ＭＯＳ領域の閾値電圧Ｖｔを高くすることなく、負荷短絡耐量を向上させることができる。
さらに、本実施形態では、隣接するトレンチゲート８の底部の間隔（図１中Ａ）は、隣接するトレンチゲート８における底部と反対側の間隔（図１中Ｂ）より短くされている。言い換えると、隣接するトレンチゲート８で挟まれたＰ型ベース層４の表層部の間隔は隣接するトレンチゲート８の底部の間隔より長くされている。
このため、隣接するトレンチゲートの間隔が極めて狭い間隔で一定とされている場合、例えば、特許文献１に記載の半導体装置と比較として、次の効果を得ることができる。すなわち、まず、オン時に形成される隣接する反転層が互いに接合してしまうことを抑制することができ、飽和電流が増加することを抑制することができる。また、エミッタ電極１２と接続されるＮ＋型エミッタ層９およびＰ＋型コンタクト層１０全体のコンタクト面積を広くすることができ、接触抵抗を下げることができるため、さらにオン電圧を下げることができる。そして、Ｐ型ベース層４の表層部では隣接するトレンチゲート８の間隔が広いため、エミッタ電極１２とＮ＋型エミッタ層９およびＰ＋型コンタクト層１０の接続を行うときのアライメント調整等を行いやすくすることができ、製造工程を簡略化することができる。
また、Ｐ型ベース層４には、Ｎ＋型エミッタ層９よりも深くされ、幅（図１中Ｃ）が隣接するトレンチゲート８の底部の間隔（図１中Ａ）より長くされているＰ＋型コンタクト層１０が形成されている。このため、Ｐ＋型コンタクト層１０がＮ＋型エミッタ層９より浅くされていたり、幅が隣接するトレンチゲート８の底部の間隔（図１中Ａ）より短くされている場合と比較して、オフ時にＰ＋型コンタクト層１０を介して正孔をエミッタ電極１２から抜けやすくすることができ、ラッチアップが発生することを抑制することができる。
さらに、本実施形態では、第２トレンチ５ｂに対して熱酸化膜６ｂを形成しており、熱酸化膜６ｂの厚さを調整することにより隣接するトレンチゲート８の底部の間隔を調整することができる。つまり、第２トレンチにＣＶＤ法等によりゲート絶縁膜を形成する場合と比較すると、隣接するトレンチゲート８の底部の間隔が同じである半導体装置を製造する場合、隣接するトレンチ５の底部の間隔を広くすることができ、製造中に隣接するトレンチ５の間の部分が倒れたり破壊されたりすることを抑制することができる。
また、本実施形態では、第１トレンチ５ａに絶縁膜６ａを形成した後に、第２トレンチ５ｂに絶縁膜６ａより厚い熱酸化膜６ｂを形成している。このため、例えば、第１、第２トレンチを形成し、第１、第２トレンチの壁面に対して同時に熱酸化膜を形成した場合には、第１トレンチと第２トレンチとの連結部分、すなわち、エッジ部分に形成される絶縁膜が薄くなってしまうが、本実施形態では、当該エッジ部分の絶縁膜を厚くすることができ、信頼性の高い半導体装置を製造することができる。
（第２実施形態）
本発明の第２実施形態について説明する。本実施形態は、第１実施形態に対して、ゲート電極７を分離させたものであり、その他に関しては第１実施形態と同様であるため、ここでは説明を省略する。図６は本実施形態における半導体装置の断面構成を示す図である。
図６に示されるように、本実施形態では、第１トレンチ５ａと第２トレンチ５ｂとの連結部分近傍にゲート電極７を深さ方向に分割する絶縁膜１６が形成されている。言い換えると、ゲート電極７は、トレンチ５の開口部側に位置する第１領域７ａとトレンチ５の底部側に位置する第２領域７ｂとに絶縁膜１６により分割されている。なお、第２領域７ｂは、図６とは別断面においてＰ型ベース４層上に引き出されて図示しないゲート配線と電気的に接続されており、第１、第２領域７ａ、７ｂは等電位とされている。
次に、上記半導体装置の製造方法について説明する。図７〜図９は、図６に示す半導体装置の製造工程を示す断面図である。
図７（ａ）および図７（ｂ）に示されるように、図２（ａ）および図２（ｂ）と同様の工程を行い、ＲＩＥ等の異方性エッチングを行うことにより、第１トレンチ５ａを形成する。
次に、図７（ｃ）に示されるように、第１トレンチ５ａの壁面に絶縁膜１７を熱酸化により形成する。なお、絶縁膜１７は、例えば、ＣＶＤ法等で形成した酸化膜等であってもよい。
その後、図７（ｄ）に示されるように、ＲＩＥ等の異方性エッチングを行うことにより、第１トレンチ５ａの側壁に配置された絶縁膜１７を残しつつ、底面に配置された絶縁膜６ａを選択的に除去する。続いて、第１トレンチ５ａの側壁に配置された絶縁膜１７をエッチングマスクとして、第１トレンチ５ａの底面に対して再びＲＩＥ等の異方性エッチングを行うことにより、第１トレンチ５ａと連通し、Ｎ−型ドリフト層３に達する第２トレンチ５ｂを形成する。なお、図７（ｄ）に示す工程が終了した後では、第１トレンチ５ａの対向する側壁の間隔と第２トレンチ５ｂの対向する側壁の間隔とは等しくなっている。
次に、図８（ａ）に示されるように、絶縁膜１７をエッチングマスクとして、第２トレンチ５ｂを等方性エッチングして第２トレンチ５ｂの開口端を後退させ、第２トレンチ５ｂの対向する側壁の間隔を第１トレンチ５ａの対向する側壁の間隔より長くし、上記図６に示す壺形状のトレンチ５を形成する。
続いて、図８（ｂ）に示されるように、例えば、１１５０℃で加熱時間を適宜調節してウェット酸化を行うことにより、第２トレンチ５ｂの壁面にゲート絶縁膜６を構成する熱酸化膜６ｂを形成する。なお、本実施形態では、絶縁膜１７を酸化膜により構成しているため、熱酸化膜６ｂを形成する際に絶縁膜１７も同時に厚くなる。また、この工程の熱酸化膜６ｂは、もちろんドライ酸化により形成してもよい。
その後、図８（ｃ）に示されるように、トレンチ５にゲート電極７を構成するドープトＰｏｌｙ−Ｓｉ等の第１導電性材料１８を埋め込む。続いて、図８（ｄ）に示されるように、エッチングマスク１４上に形成されている第１導電性材料１８をエッチング等により除去し、さらに、トレンチ５のうち第１トレンチ５ａ内に配置されている第１導電性材料１８をエッチング等により除去する。つまり、第１トレンチ５ａの側壁に形成されている絶縁膜１７を露出させる。これにより、第２トレンチ５ｂにゲート電極７を構成する第２領域７ｂが形成される。
次に、図９（ａ）に示されるように、第１導電性材料１８をマスクとしてフッ酸洗浄等を行い、第１トレンチ５ａの側壁に形成されている絶縁膜６ａおよびエッチングマスク１４を除去する。
続いて、図９（ｂ）に示されるように、第１トレンチ５ａの側壁にゲート絶縁膜６を構成する絶縁膜６ａを形成すると共にゲート電極７を厚さ方向に分割する絶縁膜１６を形成する。これら絶縁膜６ａ、１６は、例えば、ＣＶＤ法等により同時に形成することができる。なお、絶縁膜６ａの厚さは、熱酸化膜６ｂより薄くなるように堆積時間等を適宜調整する。
次に、図９（ｃ）に示されるように、第１トレンチ５ａに絶縁膜６ａ、１６を介してドープトＰｏｌｙ−Ｓｉ等で構成される第２導電性材料１９を埋め込む。続いて、図９（ｄ）に示されるように、Ｐ型ベース層４上の第２導電性材料１９および絶縁膜６ａをエッチング等により除去する。これにより、第１トレンチ５ａにゲート電極７を構成する第１領域７ａが形成される。
その後は、従来の一般的な半導体装置の製造プロセスを行い、Ｎ＋型エミッタ層９、Ｐ＋型コンタクト層１０、層間絶縁膜１１、エミッタ電極１２、コレクタ電極１３等を形成することにより、上記図６に示す半導体装置が製造される。
以上説明した製造方法においても、隣接するトレンチゲート８の底部の間隔（図１中Ａ）を隣接するトレンチゲート８における底部と反対側の間隔（図１中Ｂ）より短くすることができ、第２トレンチ５ｂの側壁に形成されているゲート絶縁膜６の厚さを第１トレンチ５ａの側壁に形成されているゲート絶縁膜６の厚さより厚くすることができるため、上記第１実施形態と同様の効果を得ることができる。
（第３実施形態）
上記各実施形態では、Ｐ＋型コレクタ層１の主表面上にＮ−型ドリフト層３を形成し、Ｎ−型ドリフト層３の厚さ方向に電流を流す縦型の半導体装置について説明したが、Ｐ＋型コレクタ層１をＮ−型ドリフト層３の表層部に形成し、Ｎ−型ドリフト層３の平面方向に電流を流す横型の半導体装置に本発明を適用することもできる。図１０は、本実施形態における半導体装置の断面構成を示す図である。
図１０に示されるように、本実施形態の半導体装置は、Ｎ−型ドリフト層３の表層部にＮ＋型エミッタ層９と離間するＮ＋型バッファ層２が形成されており、Ｎ＋型バッファ層２の表層部にＰ＋型コレクタ層１が形成されている。また、Ｎ−型ドリフト層３の表面のうちトレンチゲート８とＰ＋型コレクタ層１との間にはＬＯＣＯＳ酸化膜２０が形成されている。このように、本発明をＮ−型ドリフト層３の平面方向に電流を流す横型の半導体装置に適用することもできる。
なお、このような半導体装置は、例えば、次のように製造される。すなわち、まず、Ｎ−型ドリフト層３を構成する半導体基板を用意し、この半導体基板の主表面上にＰ型ベース層４を形成する。その後、上記図２および図３の工程を行った後、半導体基板の主表面から不純物をイオン注入すると共に熱処理してＮ＋型バッファ層２およびＰ＋型コレクタ層１を形成することにより、製造される。
（他の実施形態）
上記各実施形態では、第１導電型をＮ型とし、第２導電型をＰ型とした例について説明したが、第１導電型をＰ型とし、第２導電型をＮ型とすることもできる。
また、上記各実施形態では、トレンチ５が壺形状であるものについて説明したが、例えば、第２トレンチ５ｂの対向する側壁の間隔は、第１トレンチ５ａの対向する側壁の間隔と同じであってもよいし、第１トレンチ５ａの対向する側壁の間隔より短くされていてもよい。すなわち、第２トレンチ５ｂの壁面（側壁）に形成される熱酸化膜６ｂの厚さを適宜調整し、熱酸化膜６ｂの厚さを第１トレンチ５ａの壁面（側壁）に形成される絶縁膜６ａの厚さより厚くしてトレンチゲート８が上記各実施形態の構成となるようにすればオン電圧を低減させることができると共に負荷短絡耐量を向上させることができる。また、上記第１、第３実施形態の場合において、第２トレンチ５ｂの対向する側壁の間隔を第１トレンチ５ａの対向する側壁の間隔と同じにしたり短くしたりする場合には、上記図３（ｂ）に示す等方性エッチングの工程を行わなくてよい。
そして、上記第１実施形態では、図３（ｄ）の工程の後に、Ｎ＋型エミッタ層９、Ｐ＋型コンタクト層１０を形成する例について説明したが、例えば、図２（ａ）の工程のときに、Ｎ＋型エミッタ層９、Ｐ＋型コンタクト層１０が形成されたものを用意してもよい。しかしながら、図３（ｃ）の工程において、第２トレンチ５ｂに熱酸化膜６ｂを形成する工程を行うため、図３（ｄ）の工程の後に、Ｎ＋型エミッタ層９、Ｐ＋型コンタクト層１０を形成した方が不純物の不要な拡散を抑制できるために好ましい。同様に、上記第２、第３実施形態においても、トレンチゲート８を形成した後にＮ＋型エミッタ層９、Ｐ＋型コンタクト層１０を形成することが好ましい。
さらに、上記第各実施形態では、Ｐ＋型コンタクト層１０を備えたものについて説明したが、Ｐ＋型コンタクト層１０は備えられていなくてもよい。また、Ｐ＋型コンタクト層１０は、Ｎ＋型エミッタ層９より深く形成されていなくてもよく、幅が隣接するトレンチゲート８の底部の間隔より短くされていてもよい。このような半導体装置においても、低いオン電圧を実現しつつ、負荷短絡耐量を向上させることができる。
また、上記各実施形態では、加速電圧を変更することにより、Ｐ＋型コンタクト層１０をＮ＋型エミッタ層９より深い位置にまで形成する例について説明したが、例えば、次のようにＰ＋型コンタクト層１０を形成することもできる。すなわち、Ｐ＋型コンタクト層１０が形成される部分の表面に微小なトレンチを形成しておくことにより、Ｐ＋型コンタクト層１０を比較的低い加速電圧でイオン注入しても、Ｐ＋型コンタクト層１０をＮ＋型エミッタ層９より深い位置にまで形成することができる。
さらに、上記第１、第２実施形態では、Ｐ＋型コレクタ層１を構成する半導体基板を用いて半導体装置を製造する方法について説明したが、例えば、次のようにすることもできる。すなわち、まず、Ｎ−型ドリフト層３を構成する半導体基板を用意し、この半導体基板の主表面上にＰ型ベース層４を形成する。その後、上記第１実施形態では、上記図２および図３の工程を行った後、半導体基板の裏面から不純物をイオン注入すると共に熱処理してＰ＋型コレクタ層１を形成するようにしてもよい。また、上記第２実施形態では、上記図７〜図９の工程を行った後、半導体基板の裏面から不純物をイオン注入すると共に熱処理してＰ＋型コレクタ層１を形成するようにしてもよい。なお、このような製造方法において、図３または図９の工程を行った後、半導体基板を研磨等して薄膜化した後に、Ｐ＋型コレクタ層１を形成するようにしてもよい。
また、上記第３実施形態では、Ｎ−型ドリフト層３を構成する半導体基板を用いて半導体装置が構成されている例について説明したが、次のようにすることもできる。すなわち、支持基板と、支持基板上に配置される埋込絶縁膜と、埋込絶縁膜を挟んで支持基板と反対側に配置される半導体層とを有するＳＯＩ（Silicon on Insulator）基板を用い、Ｎ−型ドリフト層３を半導体層で構成するようにしてもよい。
１ コレクタ層
２ Ｎ＋型バッファ層
３ Ｎ−型ドリフト層
４ Ｐ型ベース層
５ トレンチ
６ ゲート絶縁膜
７ ゲート電極
８ トレンチゲート
９ Ｎ＋型エミッタ層
１０ Ｐ＋型コンタクト層
１１ 層間絶縁膜
１２ エミッタ電極
１３ コレクタ電極

Claims (12)

  1. 第１導電型のドリフト層（３）と、
    前記ドリフト層（３）の表面側に形成された第２導電型のベース層（４）と、
    前記ベース層（４）を貫通して前記ドリフト層（３）に達し、所定方向に延設された複数のトレンチ（５）と、前記複数のトレンチ（５）の壁面にそれぞれ形成されたゲート絶縁膜（６）と、前記ゲート絶縁膜（６）上にそれぞれ形成されたゲート電極（７）と、を含んで構成されるトレンチゲート（８）と、
    前記ベース層（４）の表層部であって、前記トレンチゲート（８）の側部に形成された第１導電型のエミッタ層（９）と、
    前記ドリフト層（３）を挟んで前記エミッタ層（９）と離間して配置される第２導電型のコレクタ層（１）と、を備え、
    前記トレンチゲート（８）は、前記所定方向と垂直方向であって、前記ドリフト層（３）の平面方向と平行な方向に突出した底部を前記ドリフト層（３）に備え、
    隣接する前記トレンチゲート（８）の前記底部の間隔が、隣接する前記トレンチゲート（８）における前記底部と反対側の間隔より短くされており、
    前記ゲート絶縁膜（６）は、前記トレンチ（５）のうち前記底部を構成する壁面に形成されている部分の厚さが、前記トレンチ（５）のうち前記底部を構成する壁面より開口部側の壁面に形成されている部分の厚さより厚くされていることを特徴とする半導体装置。
  2. 前記ゲート絶縁膜（６）は、前記トレンチ（５）のうち前記底部を構成する側壁に形成されている部分の厚さが、前記トレンチ（５）のうち前記底部を構成する側壁より開口部側の側壁に形成されている部分の厚さより厚くされていることを特徴とする請求項１に記載の半導体装置。
  3. 前記トレンチ（５）は、前記ベース層（４）に形成されている第１トレンチ（５ａ）と、前記第１トレンチ（５ａ）と連通し、対向する側壁の間隔が前記第１トレンチ（５ａ）の対向する側壁の間隔より長くされていると共に前記ドリフト層（３）に達する第２トレンチ（５ｂ）とを有し、
    前記第２トレンチ（５ｂ）の壁面に形成されている前記ゲート絶縁膜（６）は、前記第１トレンチ（５ａ）の壁面に形成されている前記ゲート絶縁膜（６）より厚くされており、
    前記トレンチゲート（８）の底部は、前記第２トレンチ（５ｂ）、前記第２トレンチ（５ｂ）に形成されたゲート絶縁膜（６）、前記第２トレンチ（５ｂ）に埋め込まれた前記ゲート電極（７）により構成されていることを特徴とする請求項１または２に記載の半導体装置。
  4. 前記ベース層（４）の表層部のうち、隣接する前記トレンチゲート（８）の間であって、前記エミッタ層（９）を挟んで前記トレンチゲート（８）と反対側であり、隣接する前記トレンチゲート（８）の底部の間に位置する前記ドリフト層（３）と対向する部分には、前記エミッタ層（９）よりも深い位置まで形成され、かつ前記所定方向と垂直方向であって、前記ドリフト層（３）の平面方向と平行な方向の長さが隣接する前記トレンチゲート（８）の底部の間隔より長くされている第２導電型のコンタクト層（１０）が形成されていることを特徴とする請求項１ないし３のいずれか１つに記載の半導体装置。
  5. 前記コレクタ層（１）は、前記ドリフト層（３）の前記表面側と反対側の裏面側に形成されていることを特徴とする請求項１ないし４のいずれか１つに記載の半導体装置。
  6. 前記コレクタ層（１）は、前記ドリフト層（３）の表層部に形成されていることを特徴とする請求項１ないし４のいずれか１つに記載の半導体装置。
  7. 請求項１ないし５のいずれか１つに記載の半導体装置の製造方法であって、
    前記コレクタ層（１）を構成する基板の主表面上に、第１導電型のドリフト層（３）と第２導電型のベース層（４）とが形成されたものを用意する工程と、
    異方性エッチングにより前記ベース層（４）に第１トレンチ（５ａ）を形成する工程と、
    前記第１トレンチ（５ａ）にゲート絶縁膜（６）を構成する絶縁膜（６ａ）を形成する工程と、
    前記第１トレンチ（５ａ）に前記絶縁膜（６ａ）を介して酸素不透過性の保護膜（１５）を形成する工程と、
    前記第１トレンチ（５ａ）に異方性エッチングを行い、当該第１トレンチ（５ａ）の底面に配置された前記保護膜（１５）を除去すると共に、前記第１トレンチ（５ａ）と連通し、底面が前記ドリフト層（３）に位置する第２トレンチ（５ｂ）を形成する工程と、
    前記第２トレンチ（５ｂ）に前記絶縁膜（６ａ）より厚く、かつ前記第１、第２トレンチ（５ａ、５ｂ）に前記ゲート電極（７）を形成した際に、前記所定方向と垂直方向であって、前記基板の主表面と平行な方向に突出した底部を前記ドリフト層（３）に備える前記トレンチゲート（８）が構成される熱酸化膜（６ｂ）を形成する工程と、を含む工程を行うことを特徴とする半導体装置の製造方法。
  8. 請求項１ないし５のいずれか１つに記載の半導体装置の製造方法であって、
    前記コレクタ層（１）を構成する基板の主表面上に、第１導電型のドリフト層（３）と第２導電型のベース層（４）とが形成されたものを用意する工程と、
    異方性エッチングにより前記ベース層（４）に第１トレンチ（５ａ）を形成する工程と、
    前記第１トレンチ（５ａ）に絶縁膜（１７）を形成する工程と、
    前記第１トレンチ（５ａ）に異方性エッチングを行い、当該第１トレンチ（５ａ）の底面に配置された前記絶縁膜（１７）を除去すると共に、前記第１トレンチ（５ａ）と連通し、底面が前記ドリフト層（３）に位置する第２トレンチ（５ｂ）を形成する工程と、
    前記第２トレンチ（５ｂ）に、前記第１、第２トレンチ（５ａ、５ｂ）に前記ゲート電極（７）を形成した際に、前記所定方向と垂直方向であって、前記基板の主表面と平行な方向に突出した底部を前記ドリフト層（３）に備える前記トレンチゲート（８）が構成される熱酸化膜（６ｂ）を形成する工程と、
    前記第１、第２トレンチ（５ａ、５ｂ）に前記ゲート電極（７）を構成する第１導電性材料（１８）を埋め込む工程と、
    前記第１トレンチ（５ａ）に埋め込まれた前記第１導電性材料（１８）を除去する工程と、
    前記第１トレンチ（５ａ）の側壁に形成された絶縁膜（１７）を除去する工程と、
    前記第１トレンチ（５ａ）の側壁に前記熱酸化膜（６ｂ）より薄く前記ゲート絶縁膜（６）を構成する絶縁膜（６ａ）を形成すると共に前記第２トレンチ（５ｂ）に埋め込まれた前記第１導電性材料（１８）上に絶縁膜（１６）を形成する工程と、
    前記第１トレンチ（５ａ）に前記ゲート電極（７）を構成する第２導電性材料（１９）を埋め込む工程と、を含む工程を行うことを特徴とする半導体装置の製造方法。
  9. 請求項１ないし６のいずれか１つに記載の半導体装置の製造方法であって、
    前記ドリフト層（３）を構成する基板の主表面上に、第２導電型のベース層（４）が形成されたものを用意する工程と、
    異方性エッチングにより前記ベース層（４）に第１トレンチ（５ａ）を形成する工程と、
    前記第１トレンチ（５ａ）にゲート絶縁膜（６）を構成する絶縁膜（６ａ）を形成する工程と、
    前記第１トレンチ（５ａ）に前記絶縁膜（６ａ）を介して酸素不透過性の保護膜（１５）を形成する工程と、
    前記第１トレンチ（５ａ）に異方性エッチングを行い、当該第１トレンチ（５ａ）の底面に配置された前記保護膜（１５）を除去すると共に、前記第１トレンチ（５ａ）と連通し、底面が前記ドリフト層（３）に位置する第２トレンチ（５ｂ）を形成する工程と、
    前記第２トレンチ（５ｂ）に前記絶縁膜（６ａ）より厚く、かつ前記第１、第２トレンチ（５ａ、５ｂ）に前記ゲート電極（７）を形成した際に、前記所定方向と垂直方向であって、前記基板の主表面と平行な方向に突出した底部を前記ドリフト層（３）に備える前記トレンチゲート（８）が構成される熱酸化膜（６ｂ）を形成する工程と、
    前記基板に不純物をイオン注入して熱処理することにより前記コレクタ層（１）を形成する工程と、を含む工程を行うことを特徴とする半導体装置の製造方法。
  10. 請求項１ないし６のいずれか１つに記載の半導体装置の製造方法であって、
    前記ドリフト層（３）を構成する基板の主表面上に、第２導電型のベース層（４）が形成されたものを用意する工程と、
    異方性エッチングにより前記ベース層（４）に第１トレンチ（５ａ）を形成する工程と、
    前記第１トレンチ（５ａ）に絶縁膜（１７）を形成する工程と、
    前記第１トレンチ（５ａ）に異方性エッチングを行い、当該第１トレンチ（５ａ）の底面に配置された前記絶縁膜（１７）を除去すると共に、前記第１トレンチ（５ａ）と連通し、底面が前記ドリフト層（３）に位置する第２トレンチ（５ｂ）を形成する工程と、
    前記第２トレンチ（５ｂ）に、前記第１、第２トレンチ（５ａ、５ｂ）に前記ゲート電極（７）を形成した際に、前記所定方向と垂直方向であって、前記基板の主表面と平行な方向に突出した底部を前記ドリフト層（３）に備える前記トレンチゲート（８）が構成される熱酸化膜（６ｂ）を形成する工程と、
    前記第１、第２トレンチ（５ａ、５ｂ）に前記ゲート電極（７）を構成する第１導電性材料（１８）を埋め込む工程と、
    前記第１トレンチ（５ａ）に埋め込まれた前記第１導電性材料（１８）を除去する工程と、
    前記第１トレンチ（５ａ）の側壁に形成された絶縁膜（１７）を除去する工程と、
    前記第１トレンチ（５ａ）の側壁に前記熱酸化膜（６ｂ）より薄く前記ゲート絶縁膜（６）を構成する絶縁膜（６ａ）を形成すると共に前記第２トレンチ（５ｂ）に埋め込まれた前記第１導電性材料（１８）上に絶縁膜（１６）を形成する工程と、
    前記第１トレンチ（５ａ）に前記ゲート電極（７）を構成する第２導電性材料（１９）を埋め込む工程と、
    前記基板に不純物をイオン注入して熱処理することにより前記コレクタ層（１）を形成する工程と、を含む工程を行うことを特徴とする半導体装置の製造方法。
  11. 前記基板の主表面と反対側の裏面から不純物をイオン注入して熱処理することにより前記コレクタ層（１）を形成する工程と、を含む工程を行うことを特徴とする請求項９または請求項１０に記載の半導体装置の製造方法。
  12. 前記第２トレンチ（５ｂ）を形成する工程の後に、前記第２トレンチ（５ｂ）を等方性エッチングし、前記第２トレンチ（５ｂ）の開口端を後退させて対向する側壁の間隔を前記第１トレンチ（５ａ）の対向する側壁の間隔より長くすることを特徴とする請求項７ないし１１のいずれか１つに記載の半導体装置の製造方法。
JP2011145461A 2010-09-08 2011-06-30 半導体装置 Active JP5246302B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2011145461A JP5246302B2 (ja) 2010-09-08 2011-06-30 半導体装置
DE102011081462.0A DE102011081462B4 (de) 2010-09-08 2011-08-24 Halbleitervorrichtung und verfahren zum herstellen derselben
US13/225,648 US8659065B2 (en) 2010-09-08 2011-09-06 Semiconductor device and method of manufacturing the same
CN201110266729.XA CN102403346B (zh) 2010-09-08 2011-09-07 半导体器件及其制造方法

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2010200764 2010-09-08
JP2010200764 2010-09-08
JP2011145461A JP5246302B2 (ja) 2010-09-08 2011-06-30 半導体装置

Publications (2)

Publication Number Publication Date
JP2012080074A true JP2012080074A (ja) 2012-04-19
JP5246302B2 JP5246302B2 (ja) 2013-07-24

Family

ID=45595566

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2011145461A Active JP5246302B2 (ja) 2010-09-08 2011-06-30 半導体装置

Country Status (4)

Country Link
US (1) US8659065B2 (ja)
JP (1) JP5246302B2 (ja)
CN (1) CN102403346B (ja)
DE (1) DE102011081462B4 (ja)

Cited By (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013084922A (ja) * 2011-09-27 2013-05-09 Denso Corp 半導体装置
WO2013179650A1 (ja) * 2012-05-31 2013-12-05 株式会社デンソー 半導体装置およびその製造方法
JP2015138884A (ja) * 2014-01-22 2015-07-30 株式会社デンソー 半導体装置の製造方法
US9178028B2 (en) 2013-07-16 2015-11-03 Kabushiki Kaisha Toshiba Semiconductor device
JP2016012637A (ja) * 2014-06-27 2016-01-21 株式会社東芝 半導体装置
JP2016131224A (ja) * 2015-01-15 2016-07-21 富士電機株式会社 半導体装置
JP2016157934A (ja) * 2015-02-25 2016-09-01 株式会社デンソー 半導体装置
WO2016136230A1 (ja) * 2015-02-25 2016-09-01 株式会社デンソー 半導体装置
JP2016225566A (ja) * 2015-06-03 2016-12-28 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
JPWO2016042955A1 (ja) * 2014-09-17 2017-04-27 富士電機株式会社 半導体装置および半導体装置の製造方法
JP2020035912A (ja) * 2018-08-30 2020-03-05 トヨタ自動車株式会社 半導体装置
US10847640B2 (en) 2016-08-12 2020-11-24 Fuji Electric Co., Ltd. Semiconductor device and manufacturing method of semiconductor device

Families Citing this family (34)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5644793B2 (ja) 2012-03-02 2014-12-24 株式会社デンソー 半導体装置
JP6064371B2 (ja) 2012-05-30 2017-01-25 株式会社デンソー 半導体装置
KR20140124898A (ko) * 2012-12-06 2014-10-28 삼성전기주식회사 반도체 소자
US8999783B2 (en) * 2013-02-06 2015-04-07 Infineon Technologies Austria Ag Method for producing a semiconductor device with a vertical dielectric layer
US9666681B2 (en) * 2013-03-19 2017-05-30 Sumitomo Electric Industries, Ltd. Silicon carbide semiconductor device and method for manufacturing same
JP6073719B2 (ja) * 2013-03-21 2017-02-01 ルネサスエレクトロニクス株式会社 半導体装置の製造方法および半導体装置
US10249721B2 (en) 2013-04-04 2019-04-02 Infineon Technologies Austria Ag Semiconductor device including a gate trench and a source trench
JP6131689B2 (ja) * 2013-04-16 2017-05-24 住友電気工業株式会社 炭化珪素半導体装置の製造方法
US9666663B2 (en) 2013-08-09 2017-05-30 Infineon Technologies Ag Semiconductor device with cell trench structures and contacts and method of manufacturing a semiconductor device
DE102013216477A1 (de) * 2013-08-20 2015-02-26 Continental Teves Ag & Co. Ohg Bremsanlage für Kraftfahrzeuge
US9076838B2 (en) 2013-09-13 2015-07-07 Infineon Technologies Ag Insulated gate bipolar transistor with mesa sections between cell trench structures and method of manufacturing
US9105679B2 (en) 2013-11-27 2015-08-11 Infineon Technologies Ag Semiconductor device and insulated gate bipolar transistor with barrier regions
US9385228B2 (en) 2013-11-27 2016-07-05 Infineon Technologies Ag Semiconductor device with cell trench structures and contacts and method of manufacturing a semiconductor device
US9553179B2 (en) 2014-01-31 2017-01-24 Infineon Technologies Ag Semiconductor device and insulated gate bipolar transistor with barrier structure
US9536999B2 (en) * 2014-09-08 2017-01-03 Infineon Technologies Ag Semiconductor device with control structure including buried portions and method of manufacturing
US9935126B2 (en) * 2014-09-08 2018-04-03 Infineon Technologies Ag Method of forming a semiconductor substrate with buried cavities and dielectric support structures
JP6406361B2 (ja) * 2015-02-03 2018-10-17 富士電機株式会社 半導体装置及びその製造方法
US9818827B2 (en) * 2015-04-08 2017-11-14 Infineon Technologies Austria Ag Field plate trench semiconductor device with planar gate
JP6582762B2 (ja) * 2015-09-03 2019-10-02 株式会社デンソー 半導体装置
DE102015121563B4 (de) * 2015-12-10 2023-03-02 Infineon Technologies Ag Halbleiterbauelemente und ein Verfahren zum Bilden eines Halbleiterbauelements
WO2017099095A1 (ja) * 2015-12-11 2017-06-15 富士電機株式会社 半導体装置および製造方法
CN106449753A (zh) * 2016-07-14 2017-02-22 中航（重庆）微电子有限公司 一种低导通电阻沟槽功率mos器件结构及其制备方法
CN106057877B (zh) * 2016-08-01 2019-06-11 上海华虹宏力半导体制造有限公司 载流子存储型igbt及其制造方法
US10636877B2 (en) * 2016-10-17 2020-04-28 Fuji Electric Co., Ltd. Semiconductor device
CN106531809B (zh) * 2016-11-15 2019-12-17 华润微电子（重庆）有限公司 一种深沟槽功率mos器件结构及其制备方法
JP6825520B2 (ja) * 2017-09-14 2021-02-03 三菱電機株式会社 半導体装置、半導体装置の製造方法、電力変換装置
US10522620B2 (en) * 2018-02-02 2019-12-31 Kabushiki Kaisha Toshiba Semiconductor device having a varying length conductive portion between semiconductor regions
US11114528B2 (en) * 2018-03-29 2021-09-07 Infineon Technologies Austria Ag Power transistor with dV/dt controllability and tapered mesas
JP7368301B2 (ja) 2020-04-03 2023-10-24 古河産機システムズ株式会社 サクションパッキンおよびこれを備えるポンプ
CN111785779A (zh) * 2020-06-30 2020-10-16 上海华虹宏力半导体制造有限公司 沟槽型功率mosfet器件及工艺方法
CN111785778A (zh) * 2020-06-30 2020-10-16 上海华虹宏力半导体制造有限公司 屏蔽栅沟槽型功率mosfet器件及工艺方法
CN112309975B (zh) * 2020-10-27 2024-02-02 杭州士兰微电子股份有限公司 双向功率器件的制造方法
CN114420564A (zh) * 2022-03-28 2022-04-29 深圳市美浦森半导体有限公司 一种分离栅沟槽mos器件及其制造方法
CN117650164A (zh) * 2023-10-31 2024-03-05 海信家电集团股份有限公司 半导体装置

Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09283535A (ja) * 1996-04-18 1997-10-31 Toyota Motor Corp 半導体装置の製造方法
JPH1131815A (ja) * 1997-07-11 1999-02-02 Mitsubishi Electric Corp トレンチ構造を有する半導体装置及びその製造方法
JP2001230414A (ja) * 2000-02-16 2001-08-24 Toyota Central Res & Dev Lab Inc 縦型半導体装置およびその製造方法
JP2002533936A (ja) * 1998-12-18 2002-10-08 インフィネオン テクノロジース アクチエンゲゼルシャフト 溝型のゲート電極および本体領域内で付加的に高度にドープされた層を有する電界効果型トランジスタ装置
JP2005505138A (ja) * 2001-10-01 2005-02-17 コーニンクレッカ　フィリップス　エレクトロニクス　エヌ　ヴィ 自己整合型二重酸化物ｕｍｏｓｆｅｔ素子及びその製造方法
JP2006324488A (ja) * 2005-05-19 2006-11-30 Nec Electronics Corp 半導体装置及びその製造方法
WO2006132284A1 (ja) * 2005-06-08 2006-12-14 Sharp Kabushiki Kaisha トレンチ型ｍｏｓｆｅｔ及びその製造方法
JP2008153389A (ja) * 2006-12-15 2008-07-03 Toyota Motor Corp 半導体装置
JP2008546189A (ja) * 2005-05-26 2008-12-18 フェアチャイルド・セミコンダクター・コーポレーション トレンチゲート電界効果トランジスタ及びその製造方法
JP2009004496A (ja) * 2007-06-20 2009-01-08 Mitsubishi Electric Corp 半導体装置およびその製造方法
JP2010251608A (ja) * 2009-04-17 2010-11-04 Fuji Electric Systems Co Ltd 半導体装置

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0811605A (ja) 1994-06-30 1996-01-16 Tachi S Co Ltd チャイルドシートの取付構造
US7183610B2 (en) 2004-04-30 2007-02-27 Siliconix Incorporated Super trench MOSFET including buried source electrode and method of fabricating the same
JP2007043123A (ja) 2005-07-01 2007-02-15 Toshiba Corp 半導体装置
DE112005003720T5 (de) * 2005-10-12 2008-09-11 Fuji Electric Holdings Co., Ltd., Kawasaki SOI-Trench-Lateral-IGBT
JP4979309B2 (ja) 2006-08-29 2012-07-18 三菱電機株式会社 電力用半導体装置
DE102007003812B4 (de) 2007-01-25 2011-11-17 Infineon Technologies Ag Halbleiterbauelement mit Trench-Gate und Verfahren zur Herstellung
JP2009004996A (ja) 2007-06-20 2009-01-08 Hitachi Communication Technologies Ltd 通話録音システム
US8021947B2 (en) * 2009-12-09 2011-09-20 Semiconductor Components Industries, Llc Method of forming an insulated gate field effect transistor device having a shield electrode structure

Patent Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09283535A (ja) * 1996-04-18 1997-10-31 Toyota Motor Corp 半導体装置の製造方法
JPH1131815A (ja) * 1997-07-11 1999-02-02 Mitsubishi Electric Corp トレンチ構造を有する半導体装置及びその製造方法
JP2002533936A (ja) * 1998-12-18 2002-10-08 インフィネオン テクノロジース アクチエンゲゼルシャフト 溝型のゲート電極および本体領域内で付加的に高度にドープされた層を有する電界効果型トランジスタ装置
JP2001230414A (ja) * 2000-02-16 2001-08-24 Toyota Central Res & Dev Lab Inc 縦型半導体装置およびその製造方法
JP2005505138A (ja) * 2001-10-01 2005-02-17 コーニンクレッカ　フィリップス　エレクトロニクス　エヌ　ヴィ 自己整合型二重酸化物ｕｍｏｓｆｅｔ素子及びその製造方法
JP2006324488A (ja) * 2005-05-19 2006-11-30 Nec Electronics Corp 半導体装置及びその製造方法
JP2008546189A (ja) * 2005-05-26 2008-12-18 フェアチャイルド・セミコンダクター・コーポレーション トレンチゲート電界効果トランジスタ及びその製造方法
WO2006132284A1 (ja) * 2005-06-08 2006-12-14 Sharp Kabushiki Kaisha トレンチ型ｍｏｓｆｅｔ及びその製造方法
JP2008153389A (ja) * 2006-12-15 2008-07-03 Toyota Motor Corp 半導体装置
JP2009004496A (ja) * 2007-06-20 2009-01-08 Mitsubishi Electric Corp 半導体装置およびその製造方法
JP2010251608A (ja) * 2009-04-17 2010-11-04 Fuji Electric Systems Co Ltd 半導体装置

Cited By (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013084922A (ja) * 2011-09-27 2013-05-09 Denso Corp 半導体装置
WO2013179650A1 (ja) * 2012-05-31 2013-12-05 株式会社デンソー 半導体装置およびその製造方法
JP2013251396A (ja) * 2012-05-31 2013-12-12 Denso Corp 半導体装置およびその製造方法
US9178028B2 (en) 2013-07-16 2015-11-03 Kabushiki Kaisha Toshiba Semiconductor device
US9276076B2 (en) 2013-07-16 2016-03-01 Kabushiki Kaisha Toshiba Semiconductor device
JP2015138884A (ja) * 2014-01-22 2015-07-30 株式会社デンソー 半導体装置の製造方法
JP2016012637A (ja) * 2014-06-27 2016-01-21 株式会社東芝 半導体装置
US9941397B2 (en) 2014-09-17 2018-04-10 Fuji Electric Co., Ltd. Semiconductor device and method of manufacturing semiconductor device
JPWO2016042955A1 (ja) * 2014-09-17 2017-04-27 富士電機株式会社 半導体装置および半導体装置の製造方法
JP2016131224A (ja) * 2015-01-15 2016-07-21 富士電機株式会社 半導体装置
JP2016157934A (ja) * 2015-02-25 2016-09-01 株式会社デンソー 半導体装置
WO2016136230A1 (ja) * 2015-02-25 2016-09-01 株式会社デンソー 半導体装置
JP2016225566A (ja) * 2015-06-03 2016-12-28 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
US10269946B2 (en) 2015-06-03 2019-04-23 Renesas Electronics Corporation Semiconductor device and method of manufacturing the same
US10847640B2 (en) 2016-08-12 2020-11-24 Fuji Electric Co., Ltd. Semiconductor device and manufacturing method of semiconductor device
US11552185B2 (en) 2016-08-12 2023-01-10 Fuji Electric Co., Ltd. Semiconductor device and manufacturing method of semiconductor device
US11923444B2 (en) 2016-08-12 2024-03-05 Fuji Electric Co., Ltd. Semiconductor device and manufacturing method of semiconductor device
JP2020035912A (ja) * 2018-08-30 2020-03-05 トヨタ自動車株式会社 半導体装置
JP7099191B2 (ja) 2018-08-30 2022-07-12 株式会社デンソー 半導体装置の製造方法

Also Published As

Publication number Publication date
DE102011081462B4 (de) 2021-09-02
US20120056241A1 (en) 2012-03-08
DE102011081462A1 (de) 2012-03-08
CN102403346A (zh) 2012-04-04
JP5246302B2 (ja) 2013-07-24
US8659065B2 (en) 2014-02-25
CN102403346B (zh) 2014-09-03

Similar Documents

Publication Publication Date Title
JP5246302B2 (ja) 半導体装置
JP6418340B2 (ja) 逆導通型絶縁ゲートバイポーラトランジスタの製造方法および逆導通型絶縁ゲートバイポーラトランジスタ
JP6021908B2 (ja) 絶縁ゲート型バイポーラトランジスタ
TWI518803B (zh) 用於負載開關和直流－直流器件的高密度ｍｏｓｆｅｔ的器件結構及其制備方法
JP5985624B2 (ja) 絶縁ゲート型トランジスタおよびその製造方法
JP6047297B2 (ja) 半導体装置
JP2002314080A (ja) 半導体装置およびその製造方法
JP5825201B2 (ja) 半導体装置およびその製造方法
JP2012169384A (ja) 炭化珪素半導体装置およびその製造方法
JP2013125827A (ja) 半導体装置およびその製造方法
JP5341639B2 (ja) 半導体装置および半導体装置の製造方法
WO2019007319A1 (zh) 沟槽型功率器件及其制备方法
JP5498107B2 (ja) 半導体装置およびその製造方法
WO2016042955A1 (ja) 半導体装置および半導体装置の製造方法
US20210217845A1 (en) Semiconductor device
JP2011204711A (ja) 半導体装置およびその製造方法
JP2020107670A (ja) 半導体装置およびその製造方法
WO2016027721A1 (ja) 半導体装置および半導体装置の製造方法
JP6627948B2 (ja) 半導体装置
JP6459304B2 (ja) 半導体装置の製造方法
JP7157719B2 (ja) 半導体装置の製造方法
JP6368105B2 (ja) トレンチ型ｍｏｓｆｅｔ半導体装置
JP2011082401A (ja) 半導体装置
JP4146857B2 (ja) 半導体装置及びその製造方法
CN216389378U (zh) 一种沟槽型功率器件

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20120308

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20120803

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120807

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20121005

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20121211

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130201

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130312

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130325

R151 Written notification of patent or utility model registration

Ref document number: 5246302

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20160419

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250