Nothing Special   »   [go: up one dir, main page]

JP2011097103A - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP2011097103A
JP2011097103A JP2011019467A JP2011019467A JP2011097103A JP 2011097103 A JP2011097103 A JP 2011097103A JP 2011019467 A JP2011019467 A JP 2011019467A JP 2011019467 A JP2011019467 A JP 2011019467A JP 2011097103 A JP2011097103 A JP 2011097103A
Authority
JP
Japan
Prior art keywords
layer
thin film
film transistor
pixel
electrode layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2011019467A
Other languages
English (en)
Other versions
JP2011097103A5 (ja
JP5303586B2 (ja
Inventor
Shunpei Yamazaki
舜平 山崎
Kengo Akimoto
健吾 秋元
Shigeki Komori
茂樹 小森
Hideki Uoji
秀貴 魚地
Michihito Wada
理人 和田
Yoko Chiba
陽子 千葉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Priority to JP2011019467A priority Critical patent/JP5303586B2/ja
Publication of JP2011097103A publication Critical patent/JP2011097103A/ja
Publication of JP2011097103A5 publication Critical patent/JP2011097103A5/ja
Application granted granted Critical
Publication of JP5303586B2 publication Critical patent/JP5303586B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1339—Gaskets; Spacers; Sealing of cells
    • G02F1/13392—Gaskets; Spacers; Sealing of cells spacers dispersed on the cell substrate, e.g. spherical particles, microfibres
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1345—Conductors connecting electrodes to cell terminals
    • G02F1/13458—Terminal pads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H01L27/1244—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits for preventing breakage, peeling or short circuiting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/04—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/24—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only semiconductor materials not provided for in groups H01L29/16, H01L29/18, H01L29/20, H01L29/22
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41733—Source or drain electrodes for field effect devices for thin film transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66969—Multistep manufacturing processes of devices having semiconductor bodies not comprising group 14 or group 13/15 materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1339—Gaskets; Spacers; Sealing of cells
    • G02F1/13398—Spacer materials; Spacer properties
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0804—Sub-multiplexed active matrix panel, i.e. wherein one active driving circuit is used at pixel level for multiple image producing elements
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/805—Electrodes
    • H10K50/82—Cathodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/80—Constructional details
    • H10K59/805—Electrodes
    • H10K59/8052—Cathodes

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Ceramic Engineering (AREA)
  • Nonlinear Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Optics & Photonics (AREA)
  • Mathematical Physics (AREA)
  • Manufacturing & Machinery (AREA)
  • Geometry (AREA)
  • Thin Film Transistor (AREA)
  • Liquid Crystal (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Electroluminescent Light Sources (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Electrochromic Elements, Electrophoresis, Or Variable Reflection Or Absorption Elements (AREA)
  • Diaphragms For Electromechanical Transducers (AREA)
  • Measuring Pulse, Heart Rate, Blood Pressure Or Blood Flow (AREA)
  • Vehicle Body Suspensions (AREA)
  • Physical Deposition Of Substances That Are Components Of Semiconductor Devices (AREA)

Abstract

【課題】表示パネルに設けられるパッド部として適した構造を提供することを目的の一と
する。酸化物半導体の他、絶縁膜及び導電膜を積層して作製される各種用途の表示装置に
おいて、薄膜の剥がれに起因する不良を防止することを目的の一とする。
【解決手段】走査線と信号線が交差し、マトリクス状に配列する画素電極層と、該画素電
極層に対応して設けられた画素部を有し、該画素部に酸素の含有量が異なる少なくとも二
種類の酸化物半導体層とを組み合わせて構成される逆スタガ型薄膜トランジスタが設けら
れた表示装置である。この表示装置において画素部の外側領域には、走査線、信号線を構
成する同じ材質の導電層によって、画素電極層と対向する共通電極層と電気的に接続する
パッド部が設けられている。
【選択図】図１

Description

本発明は、酸化物半導体を用いる表示装置及びその製造方法に関する。
液晶表示装置に代表されるように、ガラス基板等の平板に形成される薄膜トランジスタは
、アモルファスシリコン、多結晶シリコンによって作製されている。アモルファスシリコ
ンを用いた薄膜トランジスタは、電界効果移動度が低いもののガラス基板の大面積化に対
応することができ、一方、結晶シリコンを用いた薄膜トランジスタは電界効果移動度が高
いものの、レーザアニール等の結晶化工程が必要であり、ガラス基板の大面積化には必ず
しも適応しないといった特性を有している。
これに対し、酸化物半導体を用いて薄膜トランジスタを作製し、電子デバイスや光デバイ
スに応用する技術が注目されている。例えば、酸化物半導体膜として酸化亜鉛、Ｉｎ−Ｇ
ａ−Ｚｎ−Ｏ系酸化物半導体を用いて薄膜トランジスタを作製し、画像表示装置のスイッ
チング素子などに用いる技術が特許文献１及び特許文献２で開示されている。
特開２００７−１２３８６１号公報 特開２００７−９６０５５号公報
酸化物半導体にチャネル形成領域を設ける薄膜トランジスタは、アモルファスシリコンを
用いた薄膜トランジスタよりも高い電界効果移動度が得られている。酸化物半導体膜はス
パッタリング法などによって３００℃以下の温度で膜形成が可能であり、多結晶シリコン
を用いた薄膜トランジスタよりも製造工程が簡単である。
このような酸化物半導体を用いてガラス基板、プラスチック基板等に薄膜トランジスタを
形成し、液晶ディスプレイ、エレクトロルミネセンスディスプレイ又は電子ペーパ等への
応用が期待されている。
しかし、動作特性に優れ、しかも低温で製造可能である酸化物半導体を用いる薄膜トラン
ジスタの特性を活かすには、素子の構造や製造条件を最適化するのみでなく、信号の入出
力に必要な配線構造及び接続構造を考慮する必要がある。酸化物半導体膜が低温で成膜可
能であっても、配線や電極を形成する金属等の薄膜、層間絶縁膜等の絶縁膜の剥離があっ
ては、製品不良となってしまう。また、表示パネルの素子基板側に設けられる共通接続部
の電極の接続抵抗が高いと、表示画面に斑が出来てしまい輝度が低下するといった問題が
発生する。
本発明の一形態は、表示パネルに設けられる共通接続部として適した構造を提供すること
を目的の一とする。
本発明の一形態は、酸化物半導体の他、絶縁膜及び導電膜を積層して作製される各種用途
の表示装置において、薄膜の剥がれに起因する不良を防止することを目的の一とする。
本発明の一形態は、走査線と信号線が交差し、マトリクス状に配列する画素電極層と、該
画素電極層に対応して設けられた画素部を有し、該画素部に酸素の含有量が異なる少なく
とも二種類の酸化物半導体層とを組み合わせて構成される逆スタガ型薄膜トランジスタが
設けられた表示装置である。この表示装置において画素部の外側領域には、走査線、信号
線を構成する同じ材質の導電層によって、画素電極層と対向する共通電極層と電気的に接
続するパッド部が設けられている。
本発明の例示的な一態様は、画素電極に接続される薄膜トランジスタを含む画素部と、画
素電極と対向する共通電極と電気的に接続するパッド部とを有する表示装置であり、以下
の構成を含む。
画素部は、走査線と信号線が交差し、画素電極層がマトリクス状に配列している。画素電
極層に対応して設けられた薄膜トランジスタは、走査線と接続するゲート電極層と、ゲー
ト電極層を被覆するゲート絶縁層と、チャネル形成領域となる第１の酸化物半導体層と、
第１の酸化物半導体層上にソース領域及びドレイン領域となる第２の酸化物半導体層と、
第１の酸化物半導体層及び第２の酸化物半導体層上にソース電極層及びドレイン電極層と
を含む。
画素部の外側領域に設けられるパッド部は、ゲート絶縁層と同じ層で形成された絶縁層上
に、ソース電極層及びドレイン電極層と同じ層で形成された導電層が形成され、導電層上
に設けられた層間絶縁層の開口部によって画素電極層と対向する共通電極層と電気的電気
的な接続を可能としている。
本発明の例示的な一態様は、画素部の外側領域に設けられるパッド部の他の構成として、
ゲート電極層と同じ層で形成された第１の導電層と、ゲート絶縁層と同じ層で形成された
絶縁層上に、ソース電極層及びドレイン電極層と同じ層で形成された第２の導電層が形成
され、第２の導電層上に設けられた層間絶縁層の開口部によって画素電極層と対向する共
通電極層と電気的な接続を可能とするものを含む。
上記構成において、パッド部として、ゲート絶縁層と同じ層で形成された絶縁層と導電層
（又は第２の導電層）との間に第２の酸化物半導体層と同じ層で形成された酸化物半導体
層とを有する構成としてもよい。
半導体層のチャネル形成領域として用いる酸化物半導体層（第１の酸化物半導体層）は、
ソース領域及びドレイン領域として用いる酸化物半導体層（第２の酸化物半導体層）より
酸素濃度が高い。第１の酸化物半導体層は酸素過剰酸化物半導体層であり、第２の酸化物
半導体層は酸素欠乏酸化物半導体層と言える。
第２の酸化物半導体層はｎ型の導電型を示し、第１の酸化物半導体層より電気伝導度が高
い。よって第２の酸化物半導体層を用いるソース領域及びドレイン領域は、第１の酸化物
半導体層を用いる半導体層より抵抗が低くなる。
また第１の酸化物半導体層は非晶質構造を有し、第２の酸化物半導体層は非晶質構造の中
に結晶粒（ナノクリスタル）を含む場合がある。この第２の酸化物半導体層中の結晶粒（
ナノクリスタル）は直径１ｎｍ〜１０ｎｍ、代表的には２ｎｍ〜４ｎｍ程度である。
なお、第１、第２として付される序数詞は便宜上用いるものであり、工程順又は積層順を
示すものではない。また、本明細書において発明を特定するための事項として固有の名称
を示すものではない。
チャネル形成領域となる第１の酸化物半導体層及び、またはソース領域及びドレイン領域
となる第２の酸化物半導体層としてＩｎ、Ｇａ、及びＺｎを含む酸化物半導体膜を用いる
ことができる。また、Ｉｎ、Ｇａ、及びＺｎのいずれか一をタングステン、モリブデン、
チタン、ニッケル、又はアルミニウムと置換してもよい。
本明細書において、Ｉｎ、Ｇａ、及びＺｎを含む酸化物半導体膜を用いて形成された半導
体層を「ＩＧＺＯ半導体層」とも記す。ＩＧＺＯ半導体層は、非単結晶半導体層であり、
少なくともアモルファス成分を含んでいるものとする。
画素電極層および該画素電極層と電気的に接続する薄膜トランジスタを表面上に有する基
板は、シール材と呼ばれる接着材で対向基板と固定される。
液晶表示装置において、液晶材料は、シール材と２枚の基板で封止される。
シール材には、導電性粒子（プラスチック粒子表面に金メッキ処理した粒子等）を複数混
入させて、対向基板に設けられた対向電極（共通電極とも呼ぶ）と、もう一方の基板に設
けられた共通電極または共通電位線との導通を行う。
共通電位線は薄膜トランジスタの工程と同じ工程で同一基板上に作製することができる。
また、共通電位線とシール材の導電性粒子とが重なる部分が共通接続部と呼ぶこともあり
、共通電位線において導電性粒子と重なる部分を共通電極とも言える。
薄膜トランジスタと同一基板上に形成する共通電位線は、液晶を交流駆動させる際に基準
となる基準電圧（共通電位）を与える線とも言える。
また、対向電極と接続する共通電位線の他にも、保持容量の一方の電極と接続する容量配
線も共通電位線の一種とも呼べ、同様に同一基板上に設けることができる。
また、電気泳動表示素子を用いた電子ペーパーとも称される表示装置においては、一対の
基板の間に、異なる極性に帯電した白色粒子と黒色粒子およびそれらを分散する分散媒（
気体または液体）を収容する構造となっており、一対の基板の一方の基板に設けられた電
極は共通電極（コモン電極）である。この共通電極に対向して画素電極がもう一方の基板
に設けられ、その基板には画素電極と電気的に接続する薄膜トランジスタが複数配置され
る。例えば、この電気泳動表示素子を用いた表示装置の駆動方法は、白表示から黒表示へ
変化させたい画素電極に対して、共通電極に印加されている共通電位に対して正の電圧を
印加し、黒表示から白表示へ変化させたい画素電極に対して、共通電極に印加されている
共通電位に対して負の電圧を印加し、変化させない画素電極は共通電極と同電位とする。
薄膜トランジスタと同一基板上に形成する共通電位線は、電気泳動表示素子を駆動させる
際に基準となる基準電圧を与える線とも言える。
なお、電気泳動表示素子を用いた表示装置は、一対の基板及びその間に設けられる隔壁に
よって一定の大きさで形成された独立空間が複数設けられ、一つの独立空間が単位画素と
なり、表示を形成する。一つの独立空間は、異なる極性に帯電した複数の白色粒子と複数
の黒色粒子およびそれらを分散する分散媒（気体または液体）を収容する空間である。
電気泳動表示素子を用いた表示装置においても、異なる極性に帯電した複数の有色粒子お
よびそれらを分散する分散媒は、シール材と２枚の基板で封止される。また、電気泳動表
示素子を用いた表示装置においても、一方の基板に設けられた共通電極と、もう一方の基
板に形成する共通電位線とは共通接続部で導電性粒子により接続を行う。
また、液晶表示装置または電気泳動表示素子を用いた表示装置において、プロセス温度に
もよるが、用いる一対の基板の材料としてプラスチックフィルムを用いることもできる。
ゲート絶縁層、チャネル形成領域となる第１の酸化物半導体層、ソース領域及びドレイン
領域となる第２の酸化物半導体層、ソース電極層及びドレイン電極層はスパッタ法（スパ
ッタリング法）で形成すればよい。
スパッタ法にはスパッタ用電源に高周波電源を用いるＲＦスパッタ法と、ＤＣスパッタ法
があり、さらにパルス的にバイアスを与えるパルスＤＣスパッタ法もある。ＲＦスパッタ
法は主に絶縁膜を成膜する場合に用いられ、ＤＣスパッタ法は主に金属膜を成膜する場合
に用いられる。
また、材料の異なるターゲットを複数設置できる多元スパッタ装置もある。多元スパッタ
装置は、同一チャンバーで異なる材料膜を積層成膜することも、同一チャンバーで複数種
類の材料を同時に放電させて成膜することもできる。
また、チャンバー内部に磁石機構を備えたマグネトロンスパッタ法を用いるスパッタ装置
や、グロー放電を使わずマイクロ波を用いて発生させたプラズマを用いるＥＣＲスパッタ
法を用いるスパッタ装置がある。
また、スパッタ法を用いる成膜方法として、成膜中にターゲット物質とスパッタガス成分
とを化学反応させてそれらの化合物薄膜を形成するリアクティブスパッタ法や、成膜中に
基板にも電圧をかけるバイアススパッタ法もある。
これら各種のスパッタ法を用いてゲート絶縁層、半導体層、ソース領域及びドレイン領域
、ソース電極層及びドレイン電極層を形成する。
また、第１の酸化物半導体層（酸素過剰酸化物半導体層）及び第２の酸化物半導体層（酸
素欠乏酸化物半導体層）にＩＧＺＯ半導体層を用いる場合、第１の酸化物半導体層及び第
２の酸化物半導体層の成膜条件とは異なる成膜条件で形成される。ソース領域及びドレイ
ン領域となる第２の酸化物半導体層の成膜条件は、成膜直後においてサイズが１ｎｍ以上
１０ｎｍ以下の結晶粒を含む条件が含まれる。例えば、Ｉｎ２Ｏ３：Ｇａ２Ｏ３：ＺｎＯ
＝１：１：１としたターゲットを用い、ＤＣスパッタ法でアルゴンガス流量：酸素流量を
２：１の割合でチャンバーに導入する成膜条件、或いはアルゴンガスのみを導入する成膜
条件とした場合、成膜直後においてサイズが１ｎｍ以上１０ｎｍ以下の結晶粒を含む膜を
得ることがある。なお、Ｉｎ２Ｏ３：Ｇａ２Ｏ３：ＺｎＯ＝１：１：１としたターゲット
はアモルファス状の酸化物半導体膜を得るために、この比率として意図的に設計したもの
であるため、ソース領域及びドレイン領域をより結晶性の高い膜を得るためにターゲット
の組成比を変更してもよい。プロセスの簡略化、または低コストを実現するためには、同
じターゲットを用いて導入ガスを変更するだけでチャネル形成領域となる第１の酸化物半
導体層と、ソース領域及びドレイン領域となる第２の酸化物半導体層とを作り分ける方が
好ましい。
また、ソース電極層及びドレイン電極層にチタン膜を用いることが好ましい。
また、スパッタ法はターゲットに対して強いエネルギーをＡｒイオンで与えるため、本体
、成膜された酸化物半導体層（代表的には、ＩＧＺＯ半導体層）中には強い歪エネルギー
が内在すると考えられる。この歪エネルギーを解放するため２００℃〜６００℃、代表的
には３００℃〜５００℃の熱処理を行うことが好ましい。この熱処理により原子レベルの
再配列が行われる。この熱処理によりキャリアの移動を阻害する歪が解放されるため、成
膜と熱処理（光アニールも含む）は重要である。
なお、本明細書中において半導体装置とは、半導体特性を利用することで機能しうる装置
全般を指し、電気光学装置、半導体回路および電子機器は全て半導体装置である。
本発明の一形態により、表示パネルに設けられるパッド部として適した構造を提供するこ
とができる。
本発明の一態様によれば、画素部の外側領域に設けられるパッド部において、酸化物半導
体層と導電層とを積層した構成とすることにより、薄膜の剥がれに起因する不良を防止す
ることができる。また、酸化物半導体層と導電層とを積層した構成とすることによりパッ
ド部が厚膜化され、低抵抗化が図られ、丈夫な構造とすることができる。
また、本発明の一形態によって、光電流が少なく、寄生容量が小さく、オンオフ比の高い
薄膜トランジスタを得ることができ、良好な動特性を有する薄膜トランジスタを作製でき
る。
従って、本発明の一形態により、電気特性が高く信頼性のよい表示装置を提供することが
できる。
半導体装置を説明する図。 半導体装置を説明する図。 半導体装置を説明する図。 半導体装置の作製方法を説明する図。 半導体装置の作製方法を説明する図。 半導体装置の作製方法を説明する図。 半導体装置の作製方法を説明する図。 半導体装置の作製方法を説明する図。 半導体装置を説明する図。 半導体装置を説明する図。 半導体装置を説明する図。 半導体装置を説明する図。 半導体装置のブロック図を説明する図。 信号線駆動回路の構成を説明する図。 信号線駆動回路の動作を説明するタイミングチャート。 信号線駆動回路の動作を説明するタイミングチャート。 シフトレジスタの構成を説明する図。 図１７に示すフリップフロップの接続構成を説明する図。 半導体装置の画素等価回路を説明する図。 半導体装置を説明する図。 半導体装置を説明する図。 半導体装置を説明する図。 半導体装置を説明する図。 電子ペーパーの使用形態の例を説明する図。 電子書籍の一例を示す外観図。 テレビジョン装置およびデジタルフォトフレームの例を示す外観図。 遊技機の例を示す外観図。 携帯電話機の一例を示す外観図。 半導体装置を説明する図。 半導体装置を説明する図。 半導体装置を説明する図。
本発明の実施の形態について、図面を用いて詳細に説明する。但し、本発明は以下の説明
に限定されず、本発明の趣旨及びその範囲から逸脱することなくその形態及び詳細を様々
に変更し得ることは当業者であれば容易に理解される。従って、本発明は以下に示す実施
の形態の記載内容に限定して解釈されるものではない。なお、以下に説明する本発明の構
成において、同一部分又は同様な機能を有する部分には同一の符号を異なる図面間で共通
して用い、その繰り返しの説明は省略する。
（実施の形態１）
ここでは、第１の基板と第２の基板の間に液晶層を封入する液晶表示装置において、第２
の基板に設けられた対向電極と電気的に接続するための共通接続部（パッド部）を第１の
基板上に形成する例を示す。なお、第１の基板にはスイッチング素子として薄膜トランジ
スタが形成されており、共通接続部の作製工程を画素部のスイッチング素子の作製工程と
共通化させることで工程を複雑にすることなく形成する。
共通接続部は、第１の基板と第２の基板とを接着するためのシール材と重なる位置に配置
され、シール材に含まれる導電性粒子を介して対向電極と電気的な接続が行われる。或い
は、シール材と重ならない箇所（ただし画素部を除く）に共通接続部を設け、共通接続部
に重なるように導電性粒子を含むペーストをシール材とは別途設けて、対向電極と電気的
な接続が行われる。
図１（Ａ）は薄膜トランジスタと共通接続部とを同一基板上に作製する半導体装置の断面
構造図を示す図である。なお、図１（Ａ）に示す薄膜トランジスタは、逆スタガ型薄膜ト
ランジスタであり、半導体層１０３上にソース領域又はドレイン領域１０４ａ、１０４ｂ
を介してソース電極層又はドレイン電極層１０５ａ、１０５ｂが設けられている薄膜トラ
ンジスタの例である。本実施の形態では、チャネル形成領域を有する半導体層１０３は、
Ｉｎ、Ｇａ、Ｚｎ、及びＯを含む非単結晶半導体層（第１の酸化物半導体層）であり、少
なくともアモルファス成分を含んでいるものとする。また、ソース領域又はドレイン領域
１０４ａ、１０４ｂは、Ｉｎ、Ｇａ、Ｚｎ、及びＯを含む酸化物半導体層（第２の酸化物
半導体層）であり、半導体層１０３の成膜条件とは異なる成膜条件で形成され、半導体層
１０３よりも含まれる酸素濃度が低く、低抵抗な酸化物半導体層である。ソース領域又は
ドレイン領域１０４ａ、１０４ｂは、ｎ型の導電型を有し、活性化エネルギー（ΔＥ）が
０．０１ｅＶ以上０．１ｅＶ以下であり、ｎ＋領域とも呼べる。なお、ソース領域又はド
レイン領域１０４ａ、１０４ｂは、Ｉｎ、Ｇａ、Ｚｎ、及びＯを含む非単結晶半導体層で
あり、少なくともアモルファス成分を含んでいるものとする。よって半導体層１０３に用
いる酸化物半導体層は酸素過剰酸化物半導体層であり、ソース領域またはドレイン領域と
して用いる酸化物半導体層は酸素欠乏半導体層である。
酸素欠乏酸化物半導体層をソース領域又はドレイン領域１０４ａ、１０４ｂとして設ける
ことにより、金属層であるソース電極層又はドレイン電極層１０５ａ、１０５ｂと、半導
体層１０３（酸素過剰酸化物半導体層）との間を良好な接合としてショットキー接合に比
べて熱的にも安定動作を有せしめる。また、チャネルのキャリアを供給する（ソース側）
、またはチャネルのキャリアを安定して吸収する（ドレイン側）、または抵抗成分をソー
ス電極層（またはドレイン電極層）との界面に作らないためにも積極的にソース領域また
はドレイン領域を設けると効果的である。また低抵抗化により、高いドレイン電圧でも良
好な移動度を保持することができる。
また、図１（Ｂ）は共通接続部の上面図の一例を示す図であり、図中の鎖線Ｇ１−Ｇ２が
図１（Ａ）の共通接続部の断面に相当する。なお、図１（Ｂ）において図１（Ａ）と同一
の部分には同じ符号を用いて説明する。
共通電位線１８５は、ゲート絶縁層１０２上に設けられ、ソース電極層又はドレイン電極
層１０５ａ、１０５ｂと同じ材料及び同じ工程で作製される。
また、共通電位線１８５は、保護絶縁層１０７で覆われ、保護絶縁層１０７は、共通電位
線１８５と重なる位置に複数の開口部を有している。この開口部は、ソース電極層又はド
レイン電極層１０５ｂと画素電極層１１０とを接続するコンタクトホールと同じ工程で作
製される。
なお、ここでは面積サイズが大きく異なるため、画素部におけるコンタクトホールと、共
通接続部の開口部と使い分けて呼ぶこととする。また、図１（Ａ）では、画素部と共通接
続部とで同じ縮尺で図示しておらず、例えば共通接続部の鎖線Ｇ１−Ｇ２の長さが５００
μｍ程度であるのに対して、薄膜トランジスタの幅は５０μｍ未満であり、実際には１０
倍以上面積サイズが大きいが、分かりやすくするため、図１（Ａ）に画素部と共通接続部
の縮尺をそれぞれ変えて図示している。
また、共通電極層１９０は、保護絶縁層１０７上に設けられ、画素部の画素電極層１１０
と同じ材料及び同じ工程で作製される。
このように、画素部のスイッチング素子の作製工程と共通させて共通接続部の作製工程を
行う。
そして画素部と共通接続部が設けられた第１の基板１００と、対向電極を有する第２の基
板とをシール材を用いて固定する。
シール材に導電性粒子を含ませる場合は、シール材と共通接続部が重なるように一対の基
板（第１の基板及び第２の基板）の位置合わせが行われる。例えば、小型の液晶パネルに
おいては、画素部の対角などに２個の共通接続部がシール材と重ねて配置される。また、
大型の液晶パネルにおいては、４個以上の共通接続部がシール材と重ねて配置される。
なお、共通電極層１９０は、シール材に含まれる導電性粒子と接触する電極であり、第２
の基板の対向電極と電気的に接続が行われる。
液晶注入法を用いる場合は、シール材で一対の基板を固定した後、液晶を一対の基板間に
注入する。また、液晶滴下法を用いる場合は、第２の基板或いは第１の基板上にシール材
を描画し、液晶を滴下させた後、減圧下で一対の基板を貼り合わせる。
なお、本実施の形態では、対向電極と電気的に接続する共通接続部の例を示したが、特に
限定されず、他の配線と接続する接続部や、外部接続端子などと接続する接続部に用いる
ことができる。
例えば、発光表示装置を作製する場合、液晶表示装置とは異なり、対向電極と接続するた
めの接続部分はないが、発光素子のカソード（陰極）を共通配線に接続する部分を有し、
その部分を図１（Ａ）に示す接続構造と同じ構造としてもよい。発光素子のカソードは画
素毎に接続させる接続部分を設ければよい、或いは画素部と駆動回路部の間に接続部分を
設ければよい。
（実施の形態２）
ここでは、共通電位線として、ゲート配線と同じ材料及び同じ工程で形成される配線を用
いて共通接続部（パッド部）を作製する例を図２（Ａ）及び図２（Ｂ）に示す。
図２（Ｂ）は共通接続部の上面図の一例を示す図であり、図中の鎖線Ｅ１−Ｅ２が図２（
Ａ）の共通接続部の断面に相当する。
なお、図２（Ａ）に示すように実施の形態１と画素部の薄膜トランジスタの構造は、同一
であるため、図１（Ａ）と同じ部分には同じ符号を用い、ここでは詳細な説明は省略する
こととする。
共通電位線１８１は、第１の基板１００上に設けられ、ゲート電極層１０１と同じ材料及
び同じ工程で作製される。
また、共通電位線１８１は、ゲート絶縁層１０２及び保護絶縁層１０７で覆われ、ゲート
絶縁層１０２及び保護絶縁層１０７は、共通電位線１８１と重なる位置に複数の開口部を
有している。この開口部は、実施の形態１とは異なり、２層の絶縁膜の厚さに相当する深
い開口部となる。なお、この開口部は、ソース電極層又はドレイン電極層１０５ｂと画素
電極層１１０とを接続するコンタクトホールと同じ工程でエッチングした後、さらにゲー
ト絶縁層１０２を選択的にエッチングすることで作製される。
また、共通電極層１９０は、保護絶縁層１０７上に設けられ、画素部の画素電極層１１０
と同じ材料及び同じ工程で作製される。
このように、画素部のスイッチング素子の作製工程と共通させて共通接続部の作製工程を
行う。
そして画素部と共通接続部が設けられた第１の基板１００と、対向電極を有する第２の基
板とをシール材を用いて固定する。
シール材に導電性粒子を含ませる場合は、シール材と共通接続部が重なるように一対の基
板の位置合わせが行われる。
なお、共通電極層１９０は、シール材に含まれる導電性粒子と接触する電極であり、第２
の基板の対向電極と電気的に接続が行われる。
液晶注入法を用いる場合は、シール材で一対の基板を固定した後、液晶を一対の基板間に
注入する。また、液晶滴下法を用いる場合は、第２の基板或いは第１の基板上にシール材
を描画し、液晶を滴下させた後、減圧下で一対の基板を貼り合わせる。
なお、本実施の形態では、対向電極と電気的に接続する共通接続部の例を示したが、特に
限定されず、他の配線と接続する接続部や、外部接続端子などと接続する接続部に用いる
ことができる。
（実施の形態３）
ここでは、共通接続部（パッド部）にゲート配線と同じ材料及び同じ工程で形成される電
極を設け、その上に設ける共通電位線として、ソース電極層と同じ材料及び同じ工程で形
成される配線を用いて共通接続部を作製する例を図３（Ａ）及び図３（Ｂ）に示す。
図３（Ｂ）は共通接続部の上面図の一例を示す図であり、図中の鎖線Ｆ１−Ｆ２が図３（
Ａ）の共通接続部の断面に相当する。
なお、図３（Ａ）に示すように実施の形態１と画素部の薄膜トランジスタの構造は、同一
であるため、図１（Ａ）と同じ部分には同じ符号を用い、ここでは詳細な説明は省略する
こととする。
接続電極層１９１は、第１の基板１００上に設けられ、ゲート電極層１０１と同じ材料及
び同じ工程で作製される。
また、接続電極層１９１は、ゲート絶縁層１０２及び保護絶縁層１０７で覆われ、ゲート
絶縁層１０２及び保護絶縁層１０７は、共通電極層１９０と重なる位置に開口部を有して
いる。この開口部は、実施の形態１とは異なり、２層の絶縁膜の厚さに相当する深い開口
部となる。なお、この開口部は、ソース電極層又はドレイン電極層１０５ｂと画素電極層
１１０とを接続するコンタクトホールと同じ工程でエッチングした後、さらにゲート絶縁
層１０２を選択的にエッチングすることで作製される。
また、共通電位線１８５は、ゲート絶縁層１０２上に設けられ、ソース電極層又はドレイ
ン電極層１０５ａ、１０５ｂと同じ材料及び同じ工程で作製される。
また、共通電位線１８５は、保護絶縁層１０７で覆われ、保護絶縁層１０７は、共通電位
線１８５と重なる位置に複数の開口部を有している。この開口部は、ソース電極層又はド
レイン電極層１０５ｂと画素電極層１１０とを接続するコンタクトホールと同じ工程で作
製される。
また、共通電極層１９０は、保護絶縁層１０７上に設けられ、画素部の画素電極層１１０
と同じ材料及び同じ工程で作製される。
このように、画素部のスイッチング素子の作製工程と共通させて共通接続部の作製工程を
行う。
そして画素部と共通接続部が設けられた第１の基板１００と、対向電極を有する第２の基
板とをシール材を用いて固定する。
また、本実施の形態においては、複数の導電性粒子をゲート絶縁層１０２の開口部にのみ
選択的に配置する。即ち、共通電極層１９０と接続電極層１９１とが接している領域に複
数の導電性粒子を配置する。接続電極層１９１及び共通電位線１８５の両方と接触する共
通電極層１９０は、導電性粒子と接触する電極であり、第２の基板の対向電極と電気的に
接続が行われる。
液晶注入法を用いる場合は、シール材で一対の基板を固定した後、液晶を一対の基板間に
注入する。また、液晶滴下法を用いる場合は、第２の基板或いは第１の基板上にシール材
を描画し、液晶を滴下させた後、減圧下で一対の基板を貼り合わせる。
なお、本実施の形態では、対向電極と電気的に接続する共通接続部の例を示したが、特に
限定されず、他の配線と接続する接続部や、外部接続端子などと接続する接続部に用いる
ことができる。
（実施の形態４）
ここでは、実施の形態１において、ソース電極層又はドレイン電極層とソース領域又はド
レイン領域を同じマスクでエッチング加工して形成された表示装置の例を図２９（Ａ）（
Ｂ）に示す。
図２９（Ａ）は薄膜トランジスタと共通接続部（パッド部）とを同一基板上に作製する半
導体装置の断面構造図を示す図である。図２９（Ａ）に示す薄膜トランジスタ１７２は、
逆スタガ型薄膜トランジスタであり、半導体層１０３上にソース領域又はドレイン領域１
０４ａ、１０４ｂを介してソース電極層又はドレイン電極層１０５ａ、１０５ｂが設けら
れている薄膜トランジスタの例である。薄膜トランジスタ１７２は、ソース領域又はドレ
イン領域１０４ａ、１０４ｂを形成する酸化物半導体層のエッチング加工と、ソース電極
層又はドレイン電極層１０５ａ、１０５ｂを形成する導電層のエッチング加工とを、同じ
マスクを用いて行う。
従って、薄膜トランジスタ１７２においては、ソース電極層又はドレイン電極層１０５ａ
、１０５ｂ及びソース領域又はドレイン領域１０４ａ、１０４ｂは同形状であり、ソース
電極層又はドレイン電極層１０５ａ、１０５ｂソース領域下にソース領域又はドレイン領
域１０４ａ、１０４ｂが存在する。
よって共通接続部においてもゲート絶縁層１０２と共通電位線１８５との間にソース領域
又はドレイン領域１０４ａ、１０４ｂと同じ材料及び同じ工程で作製される酸化物半導体
層１８６が形成される。
なお、図２９（Ｂ）は共通接続部の上面図の一例を示す図であり、図中の鎖線Ｇ１−Ｇ２
が図２９（Ａ）の共通接続部の断面に相当する。
なお、図２９（Ｂ）に示すように実施の形態１と共通接続部の上面図の構造は、同一であ
るため、図１（Ｂ）と同じ部分には同じ符号を用い、ここでは詳細な説明は省略すること
とする。
本実施の形態によれば、画素部の外側領域に設けられる共通接続部（パッド部）において
、酸化物半導体層と導電層とを積層した構成とすることにより、薄膜の剥がれに起因する
不良を防止することができる。また、酸化物半導体層と導電層とを積層した構成とするこ
とによりパッド部が厚膜化され、低抵抗化が図られ、丈夫な構造とすることができる。
（実施の形態５）
ここでは、実施の形態３において、ソース電極層又はドレイン電極層とソース領域及びド
レイン領域を同じマスクでエッチング加工して形成された表示装置の例を図３０（Ａ）（
Ｂ）に示す。
図３０（Ａ）は薄膜トランジスタと共通接続部（パッド部）とを同一基板上に作製する半
導体装置の断面構造図を示す図である。
なお、図３０（Ａ）に示すように実施の形態４と画素部の薄膜トランジスタの構造は、同
一であるため、図２９（Ａ）と同じ部分には同じ符号を用い、ここでは詳細な説明は省略
することとする。
薄膜トランジスタ１７２は、ソース領域又はドレイン領域１０４ａ、１０４ｂを形成する
酸化物半導体層のエッチング加工と、ソース電極層又はドレイン電極層１０５ａ、１０５
ｂを形成する導電層のエッチング加工とを、同じマスクを用いて行う。従って、薄膜トラ
ンジスタ１７２においては、ソース電極層又はドレイン電極層１０５ａ、１０５ｂ及びソ
ース領域又はドレイン領域１０４ａ、１０４ｂは同形状であり、ソース電極層又はドレイ
ン電極層１０５ａ、１０５ｂソース領域下にソース領域又はドレイン領域１０４ａ、１０
４ｂが存在する。
共通接続部においてもゲート絶縁層１０２と共通電位線１８５との間にソース領域又はド
レイン領域１０４ａ、１０４ｂと同じ材料及び同じ工程で作製される酸化物半導体層１８
６が形成される。
なお、図３０（Ｂ）は共通接続部の上面図の一例を示す図であり、図中の鎖線Ｆ１−Ｆ２
が図３０（Ａ）の共通接続部の断面に相当する。
なお、図３０（Ｂ）に示すように実施の形態３と共通接続部の上面図の構造は、同一であ
るため、図３（Ｂ）と同じ部分には同じ符号を用い、ここでは詳細な説明は省略すること
とする。
本実施の形態によれば、画素部の外側領域に設けられる共通接続部（パッド部）において
、酸化物半導体層と導電層とを積層した構成とすることにより、薄膜の剥がれに起因する
不良を防止することができる。また、酸化物半導体層と導電層とを積層した構成とするこ
とによりパッド部が厚膜化され、低抵抗化が図られ、丈夫な構造とすることができる。
（実施の形態６）
本実施の形態では、本発明の一形態の薄膜トランジスタを含む表示装置の作製工程につい
て、図４乃至図１１を用いて説明する。
図４（Ａ）において、透光性を有する第１の基板１００にはバリウムホウケイ酸ガラスや
アルミノホウケイ酸ガラスなどのガラス基板を用いることができる。
次いで、導電層を第１の基板１００全面に形成した後、第１のフォトリソグラフィー工程
を行い、レジストマスクを形成し、エッチングにより不要な部分を除去して配線及び電極
（ゲート電極層１０１を含むゲート配線、容量配線１０８、及び第１の端子１２１）を形
成する。このとき少なくともゲート電極層１０１の端部にテーパー形状が形成されるよう
にエッチングする。この段階での上面図を図４（Ａ）に示した。なお、この段階での断面
図が図６に相当する。
ゲート電極層１０１を含むゲート配線と容量配線１０８、端子部の第１の端子１２１は、
アルミニウム（Ａｌ）や銅（Ｃｕ）などの低抵抗導電性材料で形成することが望ましいが
、Ａｌ単体では耐熱性が劣り、また腐蝕しやすい等の問題点があるので耐熱性導電性材料
と組み合わせて形成する。耐熱性導電性材料としては、チタン（Ｔｉ）、タンタル（Ｔａ
）、タングステン（Ｗ）、モリブデン（Ｍｏ）、クロム（Ｃｒ）、Ｎｄ（ネオジム）、ス
カンジウム（Ｓｃ）から選ばれた元素、または上述した元素を成分とする合金か、上述し
た元素を組み合わせた合金膜、または上述した元素を成分とする窒化物で形成する。
次いで、ゲート電極層１０１上にゲート絶縁層１０２を全面に成膜する。ゲート絶縁層１
０２はスパッタ法などを用い、膜厚を５０〜２５０ｎｍとする。
例えば、ゲート絶縁層１０２としてスパッタ法により酸化シリコン膜を用い、１００ｎｍ
の厚さで形成する。勿論、ゲート絶縁層１０２はこのような酸化シリコン膜に限定される
ものでなく、酸化窒化シリコン膜、窒化シリコン膜、酸化アルミニウム、酸化タンタル膜
などの他の絶縁膜を用い、これらの材料から成る単層または積層構造として形成しても良
い。
プラズマ処理によって、チャネル形成領域となる酸化物半導体層（ＩＧＺＯ半導体層）を
形成前にゲート絶縁層の表面を洗浄してもよい。ゲート絶縁層の表面に存在する有機物な
どのゴミを除去するプラズマ処理を行うことは有用である。また、ゲート絶縁層の表面に
プラズマ処理を行い、表面を酸素過剰領域とすることは、その後の工程での信頼性向上の
ための熱処理（２００℃〜６００℃）において、ＩＧＺＯ半導体層界面の改質のための酸
素の供給源を作る上で有効である。
さらに、プラズマ処理後に大気に触れることなくスパッタ法で酸化物半導体層を成膜する
ことが好ましい。酸化物半導体層の成膜前に被成膜基板が大気に触れた場合、水分などが
付着し、界面状態に悪影響を与え、しきい値のバラツキや、電気特性の劣化、ノーマリー
オンのＴＦＴになってしまう症状などを引き起こす恐れがある。プラズマ処理は酸素ガス
またはアルゴンガスを用いる。アルゴンガスに変えて他の希ガスを用いてもよい。
プラズマ処理後に大気に触れることなくスパッタ法でチャネル形成領域となる酸化物半導
体層を成膜するために、プラズマ処理と酸化物半導体層の成膜の両方を同じチャンバーで
行うことが可能な逆スパッタと呼ばれるプラズマ処理の一種を行うことが好ましい。逆ス
パッタとは、ターゲット側に電圧を印加せずに、酸素、又は酸素及びアルゴン雰囲気下で
基板側に電圧を印加してプラズマを形成して基板上の薄膜表面を改質する方法である。
また、チャンバーに酸素ガスを用いるプラズマ処理を行う場合、ゲート絶縁層表面に酸素
ラジカルが照射されることによって、ゲート絶縁層表面を酸素過剰領域に改質し、後に成
膜するチャネル形成領域となる酸化物半導体層との界面における酸素濃度を高くする。ゲ
ート絶縁層に酸素ラジカル処理を行って酸化物半導体層を積層し、熱処理を行えば、チャ
ネル形成領域となる酸化物半導体層のゲート絶縁層側の酸素濃度も高濃度とすることがで
きる。従って、ゲート絶縁層とチャネル形成領域となる酸化物半導体層との界面に酸素濃
度のピークを有し、かつゲート絶縁層の酸素濃度は濃度勾配を有し、その勾配はゲート絶
縁層とチャネル形成領域となる酸化物半導体層との界面に近づくにつれて増加する。酸素
過剰領域を有するゲート絶縁層と酸素過剰酸化物半導体層であるチャネル形成領域となる
酸化物半導体層は相性がよく、良好な界面特性を得ることができる。
酸素ラジカルは、酸素を含むガスを用いてプラズマ発生装置により供給されてもよいし、
又はオゾン発生装置により供給されてもよい。供給された酸素ラジカル又は酸素を薄膜に
照射することによって膜表面を改質することができる。
また、酸素ラジカル処理に限定されず、アルゴンと酸素のラジカル処理を行ってもよい。
アルゴンと酸素のラジカル処理とは、アルゴンガスと酸素ガスを導入してプラズマを発生
させて薄膜表面の改質を行うことである。
電界が印加され放電プラズマが発生している反応空間中のＡｒ原子（Ａｒ）は、放電プラ
ズマ中の電子（ｅ）により励起又は電離され、アルゴンラジカル（Ａｒ＊）やアルゴンイ
オン（Ａｒ＋）や電子（ｅ）となる。アルゴンラジカル（Ａｒ＊）はエネルギーの高い準
安定状態にあり、周辺にある同種又は異種の原子と反応し、それらの原子を励起又は電離
させて安定状態に戻ろうとして雪崩れ現象的に反応が発生する。その時に周辺に酸素があ
ると、酸素原子（Ｏ）が励起又は電離され、酸素ラジカル（Ｏ＊）や酸素イオン（Ｏ＋）
や酸素（Ｏ）となる。その酸素ラジカル（Ｏ＊）が被処理物である薄膜表面の材料と反応
し、表面改質が行われ、表面にある有機物と反応して有機物を除去するプラズマ処理が行
われる。なお、アルゴンガスのラジカルは、反応性ガス（酸素ガス）のラジカルと比較し
て準安定状態が長く維持されるという特徴があり、そのためプラズマを発生させるのにア
ルゴンガスを用いるのが一般的である。
次に、ゲート絶縁層１０２上に、第１の酸化物半導体膜（本実施の形態では第１のＩＧＺ
Ｏ膜）を成膜する。プラズマ処理後、大気に曝すことなく第１のＩＧＺＯ膜を成膜するこ
とは、ゲート絶縁層と半導体膜の界面にゴミや水分を付着させない点で有用である。ここ
では、直径８インチのＩｎ、Ｇａ、及びＺｎを含む酸化物半導体ターゲット（Ｉｎ２Ｏ３
：Ｇａ２Ｏ３：ＺｎＯ＝１：１：１）を用いて、基板とターゲットの間との距離を１７０
ｍｍ、圧力０．４Ｐａ、直流（ＤＣ）電源０．５ｋＷ、アルゴン又は酸素雰囲気下で成膜
する。なお、パルス直流（ＤＣ）電源を用いると、ごみが軽減でき、膜厚分布も均一とな
るために好ましい。第１のＩＧＺＯ膜の膜厚は、５ｎｍ〜２００ｎｍとする。本実施の形
態では第１のＩＧＺＯ膜の膜厚は、１００ｎｍとする。
ゲート絶縁層及び第１のＩＧＺＯ膜は、スパッタ法で、チャンバーに導入するガスまたは
設置するターゲットを適宣切り替えることにより大気に触れることなく連続成膜すること
ができる。大気に触れることなく連続成膜すると、不純物の混入を防止することができる
。大気に触れることなく連続成膜する場合、マルチチャンバー方式の製造装置を用いるこ
とが好ましい。
次いで、大気に曝すことなく、第２の酸化物半導体膜（本実施の形態では第２のＩＧＺＯ
膜）をスパッタ法で成膜する。ここでは、Ｉｎ２Ｏ３：Ｇａ２Ｏ３：ＺｎＯ＝１：１：１
としたターゲットを用い、成膜条件は、圧力を０．４Ｐａとし、電力を５００Ｗとし、成
膜温度を室温とし、アルゴンガス流量４０ｓｃｃｍを導入してスパッタ成膜を行う。Ｉｎ
２Ｏ３：Ｇａ２Ｏ３：ＺｎＯ＝１：１：１としたターゲットを意図的に用いているにも関
わらず、成膜直後で大きさ１ｎｍ〜１０ｎｍの結晶粒を含むＩＧＺＯ膜が形成されること
がある。なお、ターゲットの成分比、成膜圧力（０．１Ｐａ〜２．０Ｐａ）、電力（２５
０Ｗ〜３０００Ｗ：８インチφ）、温度（室温〜１００℃）、反応性スパッタの成膜条件
などを適宜調節することで結晶粒の有無や、結晶粒の密度や、直径サイズは、１ｎｍ〜１
０ｎｍの範囲で調節されうると言える。第２のＩＧＺＯ膜の膜厚は、５ｎｍ〜２０ｎｍと
する。勿論、膜中に結晶粒が含まれる場合、含まれる結晶粒のサイズが膜厚を超える大き
さとならない。本実施の形態では第２のＩＧＺＯ膜の膜厚は、５ｎｍとする。
第１のＩＧＺＯ膜は、第２のＩＧＺＯ膜の成膜条件と異ならせることで、第２のＩＧＺＯ
膜の膜中の酸素濃度より多くの酸素を第１のＩＧＺＯ膜中に含ませる。例えば、第２のＩ
ＧＺＯ膜の成膜条件における酸素ガス流量とアルゴンガス流量において酸素ガス占める比
率よりも第１のＩＧＺＯ膜の成膜条件における酸素ガス流量の占める比率が多い条件とす
る。具体的には、第２のＩＧＺＯ膜の成膜条件は、希ガス（アルゴン、又はヘリウムなど
）雰囲気下（または酸素ガス１０％以下、アルゴンガス９０％以上）とし、第１のＩＧＺ
Ｏ膜の成膜条件は、酸素雰囲気下（又は酸素ガスの流量がアルゴンガスの流量と等しいか
それ以上）とする。多くの酸素を第１のＩＧＺＯ膜中に含ませることによって、第２のＩ
ＧＺＯ膜よりも導電率を低くすることができる。また、多くの酸素を第１のＩＧＺＯ膜中
に含ませることによってオフ電流の低減を図ることができるため、オンオフ比の高い薄膜
トランジスタを得ることができる。
第２のＩＧＺＯ膜の成膜は、先に逆スパッタを行ったチャンバーと同一チャンバーを用い
てもよいし、大気に曝すことなく成膜できるのであれば、先に逆スパッタを行ったチャン
バーと異なるチャンバーで成膜してもよい。
次いで、２００℃〜６００℃、代表的には３００℃〜５００℃の熱処理を行うことが好ま
しい。ここでは炉に入れ、窒素雰囲気下で３５０℃、１時間の熱処理を行う。この熱処理
によりＩＧＺＯ膜の原子レベルの再配列が行われる。この熱処理によりキャリアの移動を
阻害する歪が解放されるため、ここでの熱処理（光アニールも含む）は重要である。なお
、熱処理を行うタイミングは、第２のＩＧＺＯ膜の成膜後であれば特に限定されず、例え
ば画素電極形成後に行ってもよい。
次に、第２のフォトリソグラフィー工程を行い、レジストマスクを形成し、第１のＩＧＺ
Ｏ膜及び第２のＩＧＺＯ膜をエッチングする。ここではＩＴＯ０７Ｎ（関東化学社製）を
用いたウェットエッチングにより、不要な部分を除去して酸素過剰型の第１のＩＧＺＯ膜
であるＩＧＺＯ膜１０９、酸素欠乏型の第２のＩＧＺＯ膜であるＩＧＺＯ膜１１１を形成
する。なお、ここでのエッチングは、ウェットエッチングに限定されずドライエッチング
を用いてもよい。この段階での断面図を図４（Ｂ）に示した。なお、この段階での上面図
が図７に相当する。
次に、ＩＧＺＯ膜１０９及びＩＧＺＯ膜１１１上に金属材料からなる導電膜１３２をスパ
ッタ法や真空蒸着法で形成する。この段階での上面図を図４（Ｃ）に示した。
導電膜１３２の材料としては、Ａｌ、Ｃｒ、Ｔａ、Ｔｉ、Ｍｏ、Ｗから選ばれた元素、ま
たは上述した元素を成分とする合金か、上述した元素を組み合わせた合金膜等が挙げられ
る。また、２００℃〜６００℃の熱処理を行う場合には、この熱処理に耐える耐熱性を導
電膜に持たせることが好ましい。Ａｌ単体では耐熱性が劣り、また腐蝕しやすい等の問題
点があるので耐熱性導電性材料と組み合わせて形成する。Ａｌと組み合わせる耐熱性導電
性材料としては、チタン（Ｔｉ）、タンタル（Ｔａ）、タングステン（Ｗ）、モリブデン
（Ｍｏ）、クロム（Ｃｒ）、Ｎｄ（ネオジム）、Ｓｃ（スカンジウム）から選ばれた元素
、または上述した元素を成分とする合金か、上述した元素を組み合わせた合金膜、または
上述した元素を成分とする窒化物で形成する。
ここでは、導電膜１３２としてチタン膜の単層構造とする。また、導電膜１３２は、２層
構造としてもよく、アルミニウム膜上にチタン膜を積層してもよい。また、導電膜１３２
としてＴｉ膜と、そのＴｉ膜上に重ねてＮｄを含むアルミニウム（Ａｌ−Ｎｄ）膜を積層
し、さらにその上にＴｉ膜を成膜する３層構造としてもよい。導電膜１３２は、シリコン
を含むアルミニウム膜の単層構造としてもよい。
次に、第３のフォトリソグラフィー工程を行い、レジストマスク１３１を形成し、エッチ
ングにより不要な部分を除去してソース電極層又はドレイン電極層１０５ａ、１０５ｂ、
及びソース領域又はドレイン領域１０４ａ、１０４ｂを形成する。この際のエッチング方
法としてウェットエッチングまたはドライエッチングを用いる。例えば導電膜１３２とし
てアルミニウム膜、又はアルミニウム合金膜を用いる場合は、燐酸と酢酸と硝酸を混ぜた
溶液を用いたウェットエッチングを行うことができる。ここでは、アンモニア過水（過酸
化水素：アンモニア：水＝５：２：２）を用いたウェットエッチングにより、Ｔｉ膜の導
電膜１３２をエッチングしてソース電極層又はドレイン電極層１０５ａ、１０５ｂを、Ｉ
ＧＺＯ膜１１１をエッチングしてソース領域又はドレイン領域１０４ａ、１０４ｂを形成
する。このエッチング工程において、ＩＧＺＯ膜１０９の露出領域も一部エッチングされ
、半導体層１０３となる。よってソース領域又はドレイン領域１０４ａ、１０４ｂの間の
半導体層１０３のチャネル領域は膜厚の薄い領域となる。図５（Ａ）においては、ソース
電極層又はドレイン電極層１０５ａ、１０５ｂ、ソース領域又はドレイン領域１０４ａ、
１０４ｂのエッチングをアンモニア過水のエッチング材によって一度に行うため、ソース
電極層又はドレイン電極層１０５ａ、１０５ｂ及びソース領域又はドレイン領域１０４ａ
、１０４ｂの端部は一致し、連続的な構造となっている。またウェットエッチングを用い
るために、エッチングが等方的に行われ、ソース電極層又はドレイン電極層１０５ａ、１
０５ｂの端部はレジストマスク１３１より後退している。以上の工程でＩＧＺＯ半導体層
１０３をチャネル形成領域とする薄膜トランジスタ１７０が作製できる。この段階での断
面図を図５（Ａ）に示した。なお、この段階での上面図が図８に相当する。
さらに、露出している半導体層１０３のチャネル形成領域に、酸素ラジカル処理を行って
もよい。酸素ラジカル処理を行うことにより薄膜トランジスタをノーマリーオフとするこ
とができる。また、ラジカル処理を行うことにより、半導体層１０３のエッチングによる
ダメージを回復することができる。ラジカル処理はＯ２、Ｎ２Ｏ、好ましくは酸素を含む
Ｎ２、Ｈｅ、Ａｒ雰囲気下で行うことが好ましい。また、上記雰囲気にＣｌ２、ＣＦ４を
加えた 雰囲気下で行ってもよい。なお、ラジカル処理は、無バイアスで行うことが好ま
しい。
また、この第３のフォトリソグラフィー工程において、ソース電極層又はドレイン電極層
１０５ａ、１０５ｂと同じ材料である第２の端子１２２を端子部に残す。なお、第２の端
子１２２はソース配線（ソース電極層又はドレイン電極層１０５ａ、１０５ｂを含むソー
ス配線）と電気的に接続されている。
また、多階調マスクにより形成した複数（代表的には二種類）の厚さの領域を有するレジ
ストマスクを用いると、レジストマスクの数を減らすことができるため、工程簡略化、低
コスト化が計れる。
次いで、レジストマスク１３１を除去し、薄膜トランジスタ１７０を覆う保護絶縁層１０
７を形成する。保護絶縁層１０７はスパッタ法などを用いて得られる窒化シリコン膜、酸
化シリコン膜、酸化窒化シリコン膜、酸化アルミニウム膜、酸化タンタル膜などを用いる
ことができる。
次に、第４のフォトリソグラフィー工程を行い、レジストマスクを形成し、保護絶縁層１
０７のエッチングによりソース電極層又はドレイン電極層１０５ｂに達するコンタクトホ
ール１２５を形成する。また、ここでのエッチングにより第２の端子１２２に達するコン
タクトホール１２７も形成する。なお、マスク数を削減するため、同じレジストマスクを
用いてさらにゲート絶縁層をエッチングしてゲート電極に達するコンタクトホール１２６
も同じレジストマスクで形成することが好ましい。この段階での断面図を図５（Ｂ）に示
す。
次いで、レジストマスクを除去した後、透明導電膜を成膜する。透明導電膜の材料として
は、酸化インジウム（Ｉｎ２Ｏ３）や酸化インジウム酸化スズ合金（Ｉｎ２Ｏ３―ＳｎＯ
２、ＩＴＯと略記する）などをスパッタ法や真空蒸着法などを用いて形成する。このよう
な材料のエッチング処理は塩酸系の溶液により行う。しかし、特にＩＴＯのエッチングは
残渣が発生しやすいので、エッチング加工性を改善するために酸化インジウム酸化亜鉛合
金（Ｉｎ２Ｏ３―ＺｎＯ）を用いても良い。
次に、第５のフォトリソグラフィー工程を行い、レジストマスクを形成し、エッチングに
より不要な部分を除去して画素電極層１１０を形成する。
また、この第５のフォトリソグラフィー工程において、容量部におけるゲート絶縁層１０
２及び保護絶縁層１０７を誘電体として、容量配線１０８と画素電極層１１０とで保持容
量が形成される。
また、この第５のフォトリソグラフィー工程において、第１の端子及び第２の端子をレジ
ストマスクで覆い端子部に形成された透明導電膜１２８、１２９を残す。透明導電膜１２
８、１２９はＦＰＣとの接続に用いられる電極または配線となる。第２の端子１２２上に
形成された透明導電膜１２９は、ソース配線の入力端子として機能する接続用の端子電極
である。
次いで、レジストマスクを除去し、この段階での断面図を図５（Ｃ）に示す。なお、この
段階での上面図が図９に相当する。
また、図１０（Ａ１）、図１０（Ａ２）は、この段階でのゲート配線端子部の上面図及び
断面図をそれぞれ図示している。図１０（Ａ１）は図１０（Ａ２）中のＣ１−Ｃ２線に沿
った断面図に相当する。図１０（Ａ１）において、保護絶縁膜１５４上に形成される透明
導電膜１５５は、入力端子として機能する接続用の端子電極である。また、図１０（Ａ１
）において、端子部では、ゲート配線と同じ材料で形成される第１の端子１５１と、ソー
ス配線と同じ材料で形成される接続電極層１５３とがゲート絶縁層１５２を介して重なり
、透明導電膜１５５で導通させている。なお、図５（Ｃ）に図示した透明導電膜１２８と
第１の端子１２１とが接触している部分が、図１０（Ａ１）の透明導電膜１５５と第１の
端子１５１が接触している部分に対応している。
また、図１０（Ｂ１）、及び図１０（Ｂ２）は、図５（Ｃ）に示すソース配線端子部とは
異なるソース配線端子部の上面図及び断面図をそれぞれ図示している。また、図１０（Ｂ
１）は図１０（Ｂ２）中のＤ１−Ｄ２線に沿った断面図に相当する。図１０（Ｂ１）にお
いて、保護絶縁膜１５４上に形成される透明導電膜１５５は、入力端子として機能する接
続用の端子電極である。また、図１０（Ｂ１）において、端子部では、ゲート配線と同じ
材料で形成される電極層１５６が、ソース配線と電気的に接続される第２の端子１５０の
下方にゲート絶縁層１５２を介して重なる。電極層１５６は第２の端子１５０とは電気的
に接続しておらず、電極層１５６を第２の端子１５０と異なる電位、例えばフローティン
グ、ＧＮＤ、０Ｖなどに設定すれば、ノイズ対策のための容量または静電気対策のための
容量を形成することができる。また、第２の端子１５０は、保護絶縁膜１５４を介して透
明導電膜１５５と電気的に接続している。
ゲート配線、ソース配線、及び容量配線は画素密度に応じて複数本設けられるものである
。また、端子部においては、ゲート配線と同電位の第１の端子、ソース配線と同電位の第
２の端子、容量配線と同電位の第３の端子などが複数並べられて配置される。それぞれの
端子の数は、それぞれ任意な数で設ければ良いものとし、実施者が適宣決定すれば良い。
こうして５回のフォトリソグラフィー工程により、５枚のフォトマスクを使用して、ボト
ムゲート型のｎチャネル型薄膜トランジスタである薄膜トランジスタ１７０を有する画素
薄膜トランジスタ部、保持容量を完成させることができる。そして、これらを個々の画素
に対応してマトリクス状に配置して画素部を構成することによりアクティブマトリクス型
の表示装置を作製するための一方の基板とすることができる。本明細書では便宜上このよ
うな基板をアクティブマトリクス基板と呼ぶ。
アクティブマトリクス型の液晶表示装置を作製する場合には、アクティブマトリクス基板
と、対向電極が設けられた対向基板との間に液晶層を設け、アクティブマトリクス基板と
対向基板とを固定する。なお、対向基板に設けられた対向電極と電気的に接続する共通電
極をアクティブマトリクス基板上に設け、共通電極と電気的に接続する第４の端子を端子
部に設ける。この第４の端子は、共通電極を固定電位、例えばＧＮＤ、０Ｖなどに設定す
るための端子である。
また、本発明の一形態は、図９の画素構成に限定されず、図９とは異なる上面図の例を図
１１に示す。図１１では容量配線を設けず、画素電極層を隣り合う画素のゲート配線と保
護絶縁膜及びゲート絶縁層を介して重ねて保持容量を形成する例であり、この場合、容量
配線及び容量配線と接続する第３の端子は省略することができる。なお、図１１において
、図９と同じ部分には同じ符号を用いて説明する。
アクティブマトリクス型の液晶表示装置においては、マトリクス状に配置された画素電極
を駆動することによって、画面上に表示パターンが形成される。詳しくは選択された画素
電極と該画素電極に対応する対向電極との間に電圧が印加されることによって、画素電極
と対向電極との間に配置された液晶層の光学変調が行われ、この光学変調が表示パターン
として観察者に認識される。
液晶表示装置の動画表示において、液晶分子自体の応答が遅いため、残像が生じる、また
は動画のぼけが生じるという問題がある。液晶表示装置の動画特性を改善するため、全面
黒表示を１フレームおきに行う、所謂、黒挿入と呼ばれる駆動技術がある。
また、通常の垂直周期を１．５倍若しくは２倍以上にすることで動画特性を改善する、所
謂、倍速駆動と呼ばれる駆動技術もある。
また、液晶表示装置の動画特性を改善するため、バックライトとして複数のＬＥＤ（発光
ダイオード）光源または複数のＥＬ光源などを用いて面光源を構成し、面光源を構成して
いる各光源を独立して１フレーム期間内で間欠点灯駆動する駆動技術もある。面光源とし
て、３種類以上のＬＥＤを用いてもよいし、白色発光のＬＥＤを用いてもよい。独立して
複数のＬＥＤを制御できるため、液晶層の光学変調の切り替えタイミングに合わせてＬＥ
Ｄの発光タイミングを同期させることもできる。この駆動技術は、ＬＥＤを部分的に消灯
することができるため、特に一画面を占める黒い表示領域の割合が多い映像表示の場合に
は、消費電力の低減効果が図れる。
これらの駆動技術を組み合わせることによって、液晶表示装置の動画特性などの表示特性
を従来よりも改善することができる。
本実施の形態で得られるｎチャネル型のトランジスタは、ＩＧＺＯ半導体層をチャネル形
成領域に用いており、良好な動特性を有するため、これらの駆動技術を組み合わせること
ができる。
また、発光表示装置を作製する場合、有機発光素子の一方の電極（カソードとも呼ぶ）は
、低電源電位、例えばＧＮＤ、０Ｖなどに設定するため、端子部に、カソードを低電源電
位、例えばＧＮＤ、０Ｖなどに設定するための第４の端子が設けられる。また、発光表示
装置を作製する場合には、ソース配線、及びゲート配線に加えて電源供給線を設ける。従
って、端子部には、電源供給線と電気的に接続する第５の端子を設ける。
ソース領域又はドレイン領域（Ｉｎ、Ｇａ、及びＺｎを含む酸素欠乏酸化物半導体層）を
設けない、ゲート電極層、ゲート絶縁層、半導体層（Ｉｎ、Ｇａ、及びＺｎを含む酸素過
剰酸化物半導体層）、ソース電極層及びドレイン電極層という積層構造であると、ゲート
電極層とソース電極層又はドレイン電極層との距離が近くなり、間に生じる寄生容量が増
加してしまう。さらに、この寄生容量の増加は、半導体層の薄膜化によってより顕著にな
る。本実施の形態では、ソース領域又はドレイン領域を設ける、ゲート電極層、ゲート絶
縁層、半導体層、ソース領域又はドレイン領域、ソース電極層及びドレイン電極層という
積層構造を有する薄膜トランジスタとしているため、半導体層の膜厚が薄膜であっても寄
生容量を抑制することができる。
本実施の形態によって、光電流が少なく、寄生容量が小さく、オンオフ比の高い薄膜トラ
ンジスタを得ることができ、良好な動特性を有する薄膜トランジスタを作製できる。よっ
て、電気特性が高く信頼性のよい薄膜トランジスタを有する半導体装置を提供することが
できる。
（実施の形態７）
ここでは、実施の形態３において、ソース電極層又はドレイン電極層と半導体層とが接す
る構成の薄膜トランジスタを有する表示装置の例を図３１（Ａ）（Ｂ）に示す。
図３１（Ａ）は薄膜トランジスタと共通接続部（パッド部）とを同一基板上に作製する半
導体装置の断面構造図を示す図である。図３１（Ａ）に示す薄膜トランジスタ１７１は、
逆スタガ型薄膜トランジスタであり、半導体層１０３に接してソース電極層又はドレイン
電極層１０５ａ、１０５ｂが設けられている例である。
薄膜トランジスタ１７１において、半導体層１０３とソース電極層又はドレイン電極層１
０５ａ、１０５ｂとの接触領域はプラズマ処理によって改質されていることが好ましい。
本実施の形態では、ソース電極層又はドレイン電極層となる導電膜を形成する前に、酸化
物半導体層（本実施の形態ではＩＧＺＯ半導体層）にプラズマ処理を行う。
プラズマ処理は、アルゴンガス、水素ガス、アルゴン及び水素の混合ガス、を用いること
ができる。また上記ガスに酸素ガスを含ませてもよい。またアルゴンガスに変えて他の希
ガスを用いてもよい。
また、本実施の形態では、ソース電極層又はドレイン電極層１０５ａ、１０５ｂにチタン
膜を用いて、アンモニア過水（過酸化水素：アンモニア：水＝５：２：２）によるウェッ
トエッチングを行う。このエッチング工程において、ＩＧＺＯ半導体層である半導体層の
露出領域も一部エッチングされ、半導体層１０３となる。よってソース電極層又はドレイ
ン電極層１０５ａ、１０５ｂの間の半導体層１０３のチャネル領域は膜厚の薄い領域とな
る。
プラズマ処理により改質された半導体層１０３に接して導電層を形成し、ソース電極層又
はドレイン電極層１０５ａ、１０５ｂを形成することによって、半導体層１０３とソース
電極層又はドレイン電極層１０５ａ、１０５ｂとのコンタクト抵抗を低減することができ
る。
以上の工程により、半導体装置として信頼性の高い表示装置を作製することができる。
本実施の形態は、他の実施の形態に記載した構成と適宜組み合わせて実施することが可能
である。
（実施の形態８）
本実施の形態では、本発明の半導体装置の一例である表示装置において、同一基板上に少
なくとも駆動回路の一部と、画素部に配置する薄膜トランジスタを作製する例について以
下に説明する。
画素部に配置する薄膜トランジスタは、実施の形態６又は実施の形態７に従って形成する
。また、実施の形態６又は実施の形態７に示す薄膜トランジスタはｎチャネル型ＴＦＴで
あるため、駆動回路のうち、ｎチャネル型ＴＦＴで構成することができる駆動回路の一部
を画素部の薄膜トランジスタと同一基板上に形成する。
本発明の半導体装置の一例であるアクティブマトリクス型液晶表示装置のブロック図の一
例を図１３（Ａ）に示す。図１３（Ａ）に示す表示装置は、基板５３００上に表示素子を
備えた画素を複数有する画素部５３０１と、各画素を選択する走査線駆動回路５３０２と
、選択された画素へのビデオ信号の入力を制御する信号線駆動回路５３０３とを有する。
画素部５３０１は、信号線駆動回路５３０３から列方向に伸張して配置された複数の信号
線Ｓ１〜Ｓｍ（図示せず。）により信号線駆動回路５３０３と接続され、走査線駆動回路
５３０２から行方向に伸張して配置された複数の走査線Ｇ１〜Ｇｎ（図示せず。）により
走査線駆動回路５３０２と接続され、信号線Ｓ１〜Ｓｍ並びに走査線Ｇ１〜Ｇｎに対応し
てマトリクス状に配置された複数の画素（図示せず。）を有する。そして、各画素は、信
号線Ｓｊ（信号線Ｓ１〜Ｓｍのうちいずれか一）、走査線Ｇｉ（走査線Ｇ１〜Ｇｎのうち
いずれか一）と接続される。
また、実施の形態６又は実施の形態７に示す薄膜トランジスタは、ｎチャネル型ＴＦＴで
あり、ｎチャネル型ＴＦＴで構成する信号線駆動回路について図１４を用いて説明する。
図１４に示す信号線駆動回路は、ドライバＩＣ５６０１、スイッチ群５６０２＿１〜５６
０２＿Ｍ、第１の配線５６１１、第２の配線５６１２、第３の配線５６１３及び配線５６
２１＿１〜５６２１＿Ｍを有する。スイッチ群５６０２＿１〜５６０２＿Ｍそれぞれは、
第１の薄膜トランジスタ５６０３ａ、第２の薄膜トランジスタ５６０３ｂ及び第３の薄膜
トランジスタ５６０３ｃを有する。
ドライバＩＣ５６０１は第１の配線５６１１、第２の配線５６１２、第３の配線５６１３
及び配線５６２１＿１〜５６２１＿Ｍに接続される。そして、スイッチ群５６０２＿１〜
５６０２＿Ｍそれぞれは、第１の配線５６１１、第２の配線５６１２、第３の配線５６１
３及びスイッチ群５６０２＿１〜５６０２＿Ｍそれぞれに対応した配線５６２１＿１〜５
６２１＿Ｍに接続される。そして、配線５６２１＿１〜５６２１＿Ｍそれぞれは、第１の
薄膜トランジスタ５６０３ａ、第２の薄膜トランジスタ５６０３ｂ及び第３の薄膜トラン
ジスタ５６０３ｃを介して、３つの信号線に接続される。例えば、Ｊ列目の配線５６２１
＿Ｊ（配線５６２１＿１〜配線５６２１＿Ｍのうちいずれか一）は、スイッチ群５６０２
＿Ｊが有する第１の薄膜トランジスタ５６０３ａ、第２の薄膜トランジスタ５６０３ｂ及
び第３の薄膜トランジスタ５６０３ｃを介して、信号線Ｓｊ−１、信号線Ｓｊ、信号線Ｓ
ｊ＋１に接続される。
なお、第１の配線５６１１、第２の配線５６１２、第３の配線５６１３には、それぞれ信
号が入力される。
なお、ドライバＩＣ５６０１は、単結晶基板上に形成されていることが望ましい。さらに
、スイッチ群５６０２＿１〜５６０２＿Ｍは、画素部と同一基板上に形成されていること
が望ましい。したがって、ドライバＩＣ５６０１とスイッチ群５６０２＿１〜５６０２＿
ＭとはＦＰＣなどを介して接続するとよい。
次に、図１４に示した信号線駆動回路の動作について、図１５のタイミングチャートを参
照して説明する。なお、図１５のタイミングチャートは、ｉ行目の走査線Ｇｉが選択され
ている場合のタイミングチャートを示している。さらに、ｉ行目の走査線Ｇｉの選択期間
は、第１のサブ選択期間Ｔ１、第２のサブ選択期間Ｔ２及び第３のサブ選択期間Ｔ３に分
割されている。さらに、図１４の信号線駆動回路は、他の行の走査線が選択されている場
合でも図１５と同様の動作をする。
なお、図１５のタイミングチャートは、Ｊ列目の配線５６２１＿Ｊが第１の薄膜トランジ
スタ５６０３ａ、第２の薄膜トランジスタ５６０３ｂ及び第３の薄膜トランジスタ５６０
３ｃを介して、信号線Ｓｊ−１、信号線Ｓｊ、信号線Ｓｊ＋１に接続される場合について
示している。
なお、図１５のタイミングチャートは、ｉ行目の走査線Ｇｉが選択されるタイミング、第
１の薄膜トランジスタ５６０３ａのオン・オフのタイミング５７０３ａ、第２の薄膜トラ
ンジスタ５６０３ｂのオン・オフのタイミング５７０３ｂ、第３の薄膜トランジスタ５６
０３ｃのオン・オフのタイミング５７０３ｃ及びＪ列目の配線５６２１＿Ｊに入力される
信号５７２１＿Ｊを示している。
なお、配線５６２１＿１〜配線５６２１＿Ｍには第１のサブ選択期間Ｔ１、第２のサブ選
択期間Ｔ２及び第３のサブ選択期間Ｔ３において、それぞれ別のビデオ信号が入力される
。例えば、第１のサブ選択期間Ｔ１において配線５６２１＿Ｊに入力されるビデオ信号は
信号線Ｓｊ−１に入力され、第２のサブ選択期間Ｔ２において配線５６２１＿Ｊに入力さ
れるビデオ信号は信号線Ｓｊに入力され、第３のサブ選択期間Ｔ３において配線５６２１
＿Ｊに入力されるビデオ信号は信号線Ｓｊ＋１に入力される。さらに、第１のサブ選択期
間Ｔ１、第２のサブ選択期間Ｔ２及び第３のサブ選択期間Ｔ３において、配線５６２１＿
Ｊに入力されるビデオ信号をそれぞれＤａｔａ＿ｊ−１、Ｄａｔａ＿ｊ、Ｄａｔａ＿ｊ＋
１とする。
図１５に示すように、第１のサブ選択期間Ｔ１において第１の薄膜トランジスタ５６０３
ａがオンし、第２の薄膜トランジスタ５６０３ｂ及び第３の薄膜トランジスタ５６０３ｃ
がオフする。このとき、配線５６２１＿Ｊに入力されるＤａｔａ＿ｊ−１が、第１の薄膜
トランジスタ５６０３ａを介して信号線Ｓｊ−１に入力される。第２のサブ選択期間Ｔ２
では、第２の薄膜トランジスタ５６０３ｂがオンし、第１の薄膜トランジスタ５６０３ａ
及び第３の薄膜トランジスタ５６０３ｃがオフする。このとき、配線５６２１＿Ｊに入力
されるＤａｔａ＿ｊが、第２の薄膜トランジスタ５６０３ｂを介して信号線Ｓｊに入力さ
れる。第３のサブ選択期間Ｔ３では、第３の薄膜トランジスタ５６０３ｃがオンし、第１
の薄膜トランジスタ５６０３ａ及び第２の薄膜トランジスタ５６０３ｂがオフする。この
とき、配線５６２１＿Ｊに入力されるＤａｔａ＿ｊ＋１が、第３の薄膜トランジスタ５６
０３ｃを介して信号線Ｓｊ＋１に入力される。
以上のことから、図１４の信号線駆動回路は、１ゲート選択期間を３つに分割することで
、１ゲート選択期間中に１つの配線５６２１から３つの信号線にビデオ信号を入力するこ
とができる。したがって、図１４の信号線駆動回路は、ドライバＩＣ５６０１が形成され
る基板と、画素部が形成されている基板との接続数を信号線の数に比べて約１／３にする
ことができる。接続数が約１／３になることによって、図１４の信号線駆動回路は、信頼
性、歩留まりなどを向上できる。
なお、図１４のように、１ゲート選択期間を複数のサブ選択期間に分割し、複数のサブ選
択期間それぞれにおいて、ある１つの配線から複数の信号線それぞれにビデオ信号を入力
することができれば、薄膜トランジスタの配置や数、駆動方法などは限定されない。
例えば、３つ以上のサブ選択期間それぞれにおいて１つの配線から３つ以上の信号線それ
ぞれにビデオ信号を入力する場合は、薄膜トランジスタ及び薄膜トランジスタを制御する
ための配線を追加すればよい。ただし、１ゲート選択期間を４つ以上のサブ選択期間に分
割すると、１つのサブ選択期間が短くなる。したがって、１ゲート選択期間は、２つ又は
３つのサブ選択期間に分割されることが望ましい。
別の例として、図１６のタイミングチャートに示すように、１つの選択期間をプリチャー
ジ期間Ｔｐ、第１のサブ選択期間Ｔ１、第２のサブ選択期間Ｔ２、第３のサブ選択期間Ｔ
３に分割してもよい。さらに、図１６のタイミングチャートは、ｉ行目の走査線Ｇｉが選
択されるタイミング、第１の薄膜トランジスタ５６０３ａのオン・オフのタイミング５８
０３ａ、第２の薄膜トランジスタ５６０３ｂのオン・オフのタイミング５８０３ｂ、第３
の薄膜トランジスタ５６０３ｃのオン・オフのタイミング５８０３ｃ及びＪ列目の配線５
６２１＿Ｊに入力される信号５８２１＿Ｊを示している。図１６に示すように、プリチャ
ージ期間Ｔｐにおいて第１の薄膜トランジスタ５６０３ａ、第２の薄膜トランジスタ５６
０３ｂ及び第３の薄膜トランジスタ５６０３ｃがオンする。このとき、配線５６２１＿Ｊ
に入力されるプリチャージ電圧Ｖｐが第１の薄膜トランジスタ５６０３ａ、第２の薄膜ト
ランジスタ５６０３ｂ及び第３の薄膜トランジスタ５６０３ｃを介してそれぞれ信号線Ｓ
ｊ−１、信号線Ｓｊ、信号線Ｓｊ＋１に入力される。第１のサブ選択期間Ｔ１において第
１の薄膜トランジスタ５６０３ａがオンし、第２の薄膜トランジスタ５６０３ｂ及び第３
の薄膜トランジスタ５６０３ｃがオフする。このとき、配線５６２１＿Ｊに入力されるＤ
ａｔａ＿ｊ−１が、第１の薄膜トランジスタ５６０３ａを介して信号線Ｓｊ−１に入力さ
れる。第２のサブ選択期間Ｔ２では、第２の薄膜トランジスタ５６０３ｂがオンし、第１
の薄膜トランジスタ５６０３ａ及び第３の薄膜トランジスタ５６０３ｃがオフする。この
とき、配線５６２１＿Ｊに入力されるＤａｔａ＿ｊが、第２の薄膜トランジスタ５６０３
ｂを介して信号線Ｓｊに入力される。第３のサブ選択期間Ｔ３では、第３の薄膜トランジ
スタ５６０３ｃがオンし、第１の薄膜トランジスタ５６０３ａ及び第２の薄膜トランジス
タ５６０３ｂがオフする。このとき、配線５６２１＿Ｊに入力されるＤａｔａ＿ｊ＋１が
、第３の薄膜トランジスタ５６０３ｃを介して信号線Ｓｊ＋１に入力される。
以上のことから、図１６のタイミングチャートを適用した図１４の信号線駆動回路は、サ
ブ選択期間の前にプリチャージ選択期間を設けることによって、信号線をプリチャージで
きるため、画素へのビデオ信号の書き込みを高速に行うことができる。なお、図１６にお
いて、図１５と同様なものに関しては共通の符号を用いて示し、同一部分又は同様な機能
を有する部分の詳細な説明は省略する。
また、走査線駆動回路の構成について説明する。走査線駆動回路は、シフトレジスタ、バ
ッファを有している。また場合によってはレベルシフタを有していても良い。走査線駆動
回路において、シフトレジスタにクロック信号（ＣＬＫ）及びスタートパルス信号（ＳＰ
）が入力されることによって、選択信号が生成される。生成された選択信号はバッファに
おいて緩衝増幅され、対応する走査線に供給される。走査線には、１ライン分の画素のト
ランジスタのゲート電極が接続されている。そして、１ライン分の画素のトランジスタを
一斉にＯＮにしなくてはならないので、バッファは大きな電流を流すことが可能なものが
用いられる。
走査線駆動回路の一部に用いるシフトレジスタの一形態について図１７及び図１８を用い
て説明する。
図１７にシフトレジスタの回路構成を示す。図１７に示すシフトレジスタは、複数のフリ
ップフロップ（フリップフロップ５７０１＿１〜５７０１＿ｎ）で構成される。また、第
１のクロック信号、第２のクロック信号、スタートパルス信号、リセット信号が入力され
て動作する。
図１７のシフトレジスタの接続関係について説明する。図１７のシフトレジスタは、ｉ段
目のフリップフロップ５７０１＿ｉ（フリップフロップ５７０１＿１〜５７０１＿ｎのう
ちいずれか一）は、図１８に示した第１の配線５５０１が第７の配線５７１７＿ｉ−１に
接続され、図１８に示した第２の配線５５０２が第７の配線５７１７＿ｉ＋１に接続され
、図１８に示した第３の配線５５０３が第７の配線５７１７＿ｉに接続され、図１８に示
した第６の配線５５０６が第５の配線５７１５に接続される。
また、図１８に示した第４の配線５５０４が奇数段目のフリップフロップでは第２の配線
５７１２に接続され、偶数段目のフリップフロップでは第３の配線５７１３に接続され、
図１８に示した第５の配線５５０５が第４の配線５７１４に接続される。
ただし、１段目のフリップフロップ５７０１＿１の図１８に示す第１の配線５５０１は第
１の配線５７１１に接続され、ｎ段目のフリップフロップ５７０１＿ｎの図１８に示す第
２の配線５５０２は第６の配線５７１６に接続される。
なお、第１の配線５７１１、第２の配線５７１２、第３の配線５７１３、第６の配線５７
１６を、それぞれ第１の信号線、第２の信号線、第３の信号線、第４の信号線と呼んでも
よい。さらに、第４の配線５７１４、第５の配線５７１５を、それぞれ第１の電源線、第
２の電源線と呼んでもよい。
次に、図１７に示すフリップフロップの詳細について、図１８に示す。図１８に示すフリ
ップフロップは、第１の薄膜トランジスタ５５７１、第２の薄膜トランジスタ５５７２、
第３の薄膜トランジスタ５５７３、第４の薄膜トランジスタ５５７４、第５の薄膜トラン
ジスタ５５７５、第６の薄膜トランジスタ５５７６、第７の薄膜トランジスタ５５７７及
び第８の薄膜トランジスタ５５７８を有する。なお、第１の薄膜トランジスタ５５７１、
第２の薄膜トランジスタ５５７２、第３の薄膜トランジスタ５５７３、第４の薄膜トラン
ジスタ５５７４、第５の薄膜トランジスタ５５７５、第６の薄膜トランジスタ５５７６、
第７の薄膜トランジスタ５５７７及び第８の薄膜トランジスタ５５７８は、ｎチャネル型
トランジスタであり、ゲート・ソース間電圧（Ｖｇｓ）がしきい値電圧（Ｖｔｈ）を上回
ったとき導通状態になるものとする。
次に、図１８に示すフリップフロップの接続構成について、以下に示す。
第１の薄膜トランジスタ５５７１の第１の電極（ソース電極またはドレイン電極の一方）
が第４の配線５５０４に接続され、第１の薄膜トランジスタ５５７１の第２の電極（ソー
ス電極またはドレイン電極の他方）が第３の配線５５０３に接続される。
第２の薄膜トランジスタ５５７２の第１の電極が第６の配線５５０６に接続され、第２の
薄膜トランジスタ５５７２第２の電極が第３の配線５５０３に接続される。
第３の薄膜トランジスタ５５７３の第１の電極が第５の配線５５０５に接続され、第３の
薄膜トランジスタ５５７３の第２の電極が第２の薄膜トランジスタ５５７２のゲート電極
に接続され、第３の薄膜トランジスタ５５７３のゲート電極が第５の配線５５０５に接続
される。
第４の薄膜トランジスタ５５７４の第１の電極が第６の配線５５０６に接続され、第４の
薄膜トランジスタ５５７４の第２の電極が第２の薄膜トランジスタ５５７２のゲート電極
に接続され、第４の薄膜トランジスタ５５７４のゲート電極が第１の薄膜トランジスタ５
５７１のゲート電極に接続される。
第５の薄膜トランジスタ５５７５の第１の電極が第５の配線５５０５に接続され、第５の
薄膜トランジスタ５５７５の第２の電極が第１の薄膜トランジスタ５５７１のゲート電極
に接続され、第５の薄膜トランジスタ５５７５のゲート電極が第１の配線５５０１に接続
される。
第６の薄膜トランジスタ５５７６の第１の電極が第６の配線５５０６に接続され、第６の
薄膜トランジスタ５５７６の第２の電極が第１の薄膜トランジスタ５５７１のゲート電極
に接続され、第６の薄膜トランジスタ５５７６のゲート電極が第２の薄膜トランジスタ５
５７２のゲート電極に接続される。
第７の薄膜トランジスタ５５７７の第１の電極が第６の配線５５０６に接続され、第７の
薄膜トランジスタ５５７７の第２の電極が第１の薄膜トランジスタ５５７１のゲート電極
に接続され、第７の薄膜トランジスタ５５７７のゲート電極が第２の配線５５０２に接続
される。第８の薄膜トランジスタ５５７８の第１の電極が第６の配線５５０６に接続され
、第８の薄膜トランジスタ５５７８の第２の電極が第２の薄膜トランジスタ５５７２のゲ
ート電極に接続され、第８の薄膜トランジスタ５５７８のゲート電極が第１の配線５５０
１に接続される。
なお、第１の薄膜トランジスタ５５７１のゲート電極、第４の薄膜トランジスタ５５７４
のゲート電極、第５の薄膜トランジスタ５５７５の第２の電極、第６の薄膜トランジスタ
５５７６の第２の電極及び第７の薄膜トランジスタ５５７７の第２の電極の接続箇所をノ
ード５５４３とする。さらに、第２の薄膜トランジスタ５５７２のゲート電極、第３の薄
膜トランジスタ５５７３の第２の電極、第４の薄膜トランジスタ５５７４の第２の電極、
第６の薄膜トランジスタ５５７６のゲート電極及び第８の薄膜トランジスタ５５７８の第
２の電極の接続箇所をノード５５４４とする。
なお、第１の配線５５０１、第２の配線５５０２、第３の配線５５０３及び第４の配線５
５０４を、それぞれ第１の信号線、第２の信号、第３の信号線、第４の信号線と呼んでも
よい。さらに、第５の配線５５０５を第１の電源線、第６の配線５５０６を第２の電源線
と呼んでもよい。
また、信号線駆動回路及び走査線駆動回路を実施の形態６に示すｎチャネル型ＴＦＴのみ
で作製することも可能である。実施の形態６に示すｎチャネル型ＴＦＴはトランジスタの
移動度が大きいため、駆動回路の駆動周波数を高くすることが可能となる。また、実施の
形態６に示すｎチャネル型ＴＦＴはインジウム、ガリウム、及び亜鉛を含む酸素欠乏酸化
物半導体層であるソース領域又はドレイン領域により寄生容量が低減されるため、周波数
特性（ｆ特性と呼ばれる）が高い。例えば、実施の形態６に示すｎチャネル型ＴＦＴを用
いた走査線駆動回路は、高速に動作させることが出来るため、フレーム周波数を高くする
こと、または、黒画面挿入を実現することなども実現することが出来る。
さらに、走査線駆動回路のトランジスタのチャネル幅を大きくすることや、複数の走査線
駆動回路を配置することなどによって、さらに高いフレーム周波数を実現することが出来
る。複数の走査線駆動回路を配置する場合は、偶数行の走査線を駆動する為の走査線駆動
回路を片側に配置し、奇数行の走査線を駆動するための走査線駆動回路をその反対側に配
置することにより、フレーム周波数を高くすることを実現することが出来る。
また、本発明の半導体装置の一例であるアクティブマトリクス型発光表示装置を作製する
場合、少なくとも一つの画素に複数の薄膜トランジスタを配置するため、走査線駆動回路
を複数配置することが好ましい。アクティブマトリクス型発光表示装置のブロック図の一
例を図１３（Ｂ）に示す。
図１３（Ｂ）に示す発光表示装置は、基板５４００上に表示素子を備えた画素を複数有す
る画素部５４０１と、各画素を選択する第１の走査線駆動回路５４０２及び第２の走査線
駆動回路５４０４と、選択された画素へのビデオ信号の入力を制御する信号線駆動回路５
４０３とを有する。
図１３（Ｂ）に示す発光表示装置の画素に入力されるビデオ信号をデジタル形式とする場
合、画素はトランジスタのオンとオフの切り替えによって、発光もしくは非発光の状態と
なる。よって、面積階調法または時間階調法を用いて階調の表示を行うことができる。面
積階調法は、１画素を複数の副画素に分割し、各副画素を独立にビデオ信号に基づいて駆
動させることによって、階調表示を行う駆動法である。また時間階調法は、画素が発光す
る期間を制御することによって、階調表示を行う駆動法である。
発光素子は、液晶素子などに比べて応答速度が高いので、液晶素子よりも時間階調法に適
している。具体的に時間階調法で表示を行なう場合、１フレーム期間を複数のサブフレー
ム期間に分割する。そしてビデオ信号に従い、各サブフレーム期間において画素の発光素
子を発光または非発光の状態にする。複数のサブフレーム期間に分割することによって、
１フレーム期間中に画素が実際に発光する期間のトータルの長さを、ビデオ信号により制
御することができ、階調を表示することができる。
なお、図１３（Ｂ）に示す発光表示装置では、一つの画素にスイッチング用ＴＦＴと、電
流制御用ＴＦＴとの２つを配置する場合、スイッチング用ＴＦＴのゲート配線である第１
の走査線に入力される信号を第１の走査線駆動回路５４０２で生成し、電流制御用ＴＦＴ
のゲート配線である第２の走査線に入力される信号を第２の走査線駆動回路５４０４で生
成している例を示しているが、第１の走査線に入力される信号と、第２の走査線に入力さ
れる信号とを、共に１つの走査線駆動回路で生成するようにしても良い。また、例えば、
スイッチング素子が有する各トランジスタの数によって、スイッチング素子の動作を制御
するのに用いられる第１の走査線が、各画素に複数設けられることもあり得る。この場合
、複数の第１の走査線に入力される信号を、全て１つの走査線駆動回路で生成しても良い
し、複数の各走査線駆動回路で生成しても良い。
また、発光表示装置においても、駆動回路のうち、ｎチャネル型ＴＦＴで構成することが
できる駆動回路の一部を画素部の薄膜トランジスタと同一基板上に形成することができる
。また、信号線駆動回路及び走査線駆動回路を実施の形態６又は実施の形態７に示すｎチ
ャネル型ＴＦＴのみで作製することも可能である。
また、上述した駆動回路は、液晶表示装置や発光表示装置に限らず、スイッチング素子と
電気的に接続する素子を利用して電子インクを駆動させる電子ペーパーに用いてもよい。
電子ペーパーは、電気泳動表示装置（電気泳動ディスプレイ）も呼ばれており、紙と同じ
読みやすさ、他の表示装置に比べ低消費電力、薄くて軽い形状とすることが可能という利
点を有している。
電気泳動ディスプレイは、様々な形態が考えられ得るが、プラスの電荷を有する第１の粒
子と、マイナスの電荷を有する第２の粒子とを含むマイクロカプセルが溶媒または溶質に
複数分散されたものであり、マイクロカプセルに電界を印加することによって、マイクロ
カプセル中の粒子を互いに反対方向に移動させて一方側に集合した粒子の色のみを表示す
るものである。なお、第１の粒子または第２の粒子は染料を含み、電界がない場合におい
て移動しないものである。また、第１の粒子の色と第２の粒子の色は異なるもの（無色を
含む）とする。
このように、電気泳動ディスプレイは、誘電定数の高い物質が高い電界領域に移動する、
いわゆる誘電泳動的効果を利用したディスプレイである。電気泳動ディスプレイは、液晶
表示装置には必要な偏光板、対向基板も電気泳動表示装置には必要なく、厚さや重さが半
減する。
上記マイクロカプセルを溶媒中に分散させたものが電子インクと呼ばれるものであり、こ
の電子インクはガラス、プラスチック、布、紙などの表面に印刷することができる。また
、カラーフィルタや色素を有する粒子を用いることによってカラー表示も可能である。
また、アクティブマトリクス基板上に適宜、二つの電極の間に挟まれるように上記マイク
ロカプセルを複数配置すればアクティブマトリクス型の表示装置が完成し、マイクロカプ
セルに電界を印加すれば表示を行うことができる。例えば、実施の形態６又は実施の形態
７の薄膜トランジスタによって得られるアクティブマトリクス基板を用いることができる
。
なお、マイクロカプセル中の第１の粒子および第２の粒子は、導電体材料、絶縁体材料、
半導体材料、磁性材料、液晶材料、強誘電性材料、エレクトロルミネセント材料、エレク
トロクロミック材料、磁気泳動材料から選ばれた一種の材料、またはこれらの複合材料を
用いればよい。
以上の工程により、半導体装置として信頼性の高い表示装置を作製することができる。
本実施の形態は、他の実施の形態に記載した構成と適宜組み合わせて実施することが可能
である。
（実施の形態９）
本発明の一形態の薄膜トランジスタを作製し、該薄膜トランジスタを画素部、さらには駆
動回路に用いて表示機能を有する半導体装置（表示装置ともいう）を作製することができ
る。また、本発明の一形態の薄膜トランジスタを駆動回路の一部または全体を、画素部と
同じ基板上に一体形成し、システムオンパネルを形成することができる。
表示装置は表示素子を含む。表示素子としては液晶素子（液晶表示素子ともいう）、発光
素子（発光表示素子ともいう）を用いることができる。発光素子は、電流または電圧によ
って輝度が制御される素子をその範疇に含んでおり、具体的には無機ＥＬ（Ｅｌｅｃｔｒ
ｏ Ｌｕｍｉｎｅｓｃｅｎｃｅ）素子、有機ＥＬ素子等が含まれる。また、電子インクな
ど、電気的作用によりコントラストが変化する表示媒体も適用することができる。
また、表示装置は、表示素子が封止された状態にあるパネルと、該パネルにコントローラ
を含むＩＣ等を実装した状態にあるモジュールとを含む。さらに本発明の一形態は、該表
示装置を作製する過程における、表示素子が完成する前の一形態に相当する素子基板に関
し、該素子基板は、電流を表示素子に供給するための手段を複数の各画素に備える。素子
基板は、具体的には、表示素子の画素電極のみが形成された状態であっても良いし、画素
電極となる導電膜を成膜した後であって、エッチングして画素電極を形成する前の状態で
あっても良いし、あらゆる形態があてはまる。
なお、本明細書中における表示装置とは、画像表示デバイス、表示デバイス、もしくは光
源（照明装置含む）を指す。また、コネクター、例えばＦＰＣ（Ｆｌｅｘｉｂｌｅ ｐｒ
ｉｎｔｅｄ ｃｉｒｃｕｉｔ）もしくはＴＡＢ（Ｔａｐｅ Ａｕｔｏｍａｔｅｄ Ｂｏｎ
ｄｉｎｇ）テープもしくはＴＣＰ（Ｔａｐｅ Ｃａｒｒｉｅｒ Ｐａｃｋａｇｅ）が取り
付けられたモジュール、ＴＡＢテープやＴＣＰの先にプリント配線板が設けられたモジュ
ール、または表示素子にＣＯＧ（Ｃｈｉｐ Ｏｎ Ｇｌａｓｓ）方式によりＩＣ（集積回
路）が直接実装されたモジュールも全て表示装置に含むものとする。
本実施の形態では、本発明の半導体装置の一形態に相当する液晶表示パネルの外観及び断
面について、図２１を用いて説明する。図２１（Ａ１）（Ａ２）は、第１の基板４００１
上に形成された実施の形態６で示したチャネル形成領域として酸素過剰酸化物半導体層、
並びにソース領域及びドレイン領域として酸素欠乏酸化物半導体層を含む信頼性の高い薄
膜トランジスタ４０１０、４０１１、及び液晶素子４０１３を、第２の基板４００６との
間にシール材４００５によって封止した、パネルの上面図であり、図２１（Ｂ）は、図２
１（Ａ１）（Ａ２）のＭ−Ｎにおける断面図に相当する。
第１の基板４００１上に設けられた画素部４００２と、走査線駆動回路４００４とを囲む
ようにして、シール材４００５が設けられている。また画素部４００２と、走査線駆動回
路４００４の上に第２の基板４００６が設けられている。よって画素部４００２と、走査
線駆動回路４００４とは、第１の基板４００１とシール材４００５と第２の基板４００６
とによって、液晶層４００８と共に封止されている。また第１の基板４００１上のシール
材４００５によって囲まれている領域とは異なる領域に、別途用意された基板上に単結晶
半導体膜又は多結晶半導体膜で形成された信号線駆動回路４００３が実装されている。
なお、別途形成した駆動回路の接続方法は、特に限定されるものではなく、ＣＯＧ方法、
ワイヤボンディング方法、或いはＴＡＢ方法などを用いることができる。図２１（Ａ１）
は、ＣＯＧ方法により信号線駆動回路４００３を実装する例であり、図２１（Ａ２）は、
ＴＡＢ方法により信号線駆動回路４００３を実装する例である。
また第１の基板４００１上に設けられた画素部４００２と、走査線駆動回路４００４は、
薄膜トランジスタを複数有しており、図２１（Ｂ）では、画素部４００２に含まれる薄膜
トランジスタ４０１０と、走査線駆動回路４００４に含まれる薄膜トランジスタ４０１１
とを例示している。薄膜トランジスタ４０１０、４０１１上には絶縁層４０２０、４０２
１が設けられている。
薄膜トランジスタ４０１０、４０１１は、チャネル形成領域として酸素過剰酸化物半導体
層、並びにソース領域及びドレイン領域として酸素欠乏酸化物半導体層を含む信頼性の高
い実施の形態６に示す薄膜トランジスタを適用することができる。また実施の形態７に示
す薄膜トランジスタを適用してもよい。本実施の形態において、薄膜トランジスタ４０１
０、４０１１はｎチャネル型薄膜トランジスタである。
また、液晶素子４０１３が有する画素電極層４０３０は、薄膜トランジスタ４０１０と電
気的に接続されている。そして液晶素子４０１３の対向電極層４０３１は第２の基板４０
０６上に形成されている。画素電極層４０３０と対向電極層４０３１と液晶層４００８と
が重なっている部分が、液晶素子４０１３に相当する。なお、画素電極層４０３０、対向
電極層４０３１はそれぞれ配向膜として機能する絶縁層４０３２、４０３３が設けられ、
絶縁層４０３２、４０３３を介して液晶層４００８を挟持している。
なお、第１の基板４００１、第２の基板４００６としては、ガラス、金属（代表的にはス
テンレス）、セラミックス、プラスチックを用いることができる。プラスチックとしては
、ＦＲＰ（Ｆｉｂｅｒｇｌａｓｓ−Ｒｅｉｎｆｏｒｃｅｄ Ｐｌａｓｔｉｃｓ）板、ＰＶ
Ｆ（ポリビニルフルオライド）フィルム、ポリエステルフィルムまたはアクリル樹脂フィ
ルムを用いることができる。また、アルミニウムホイルをＰＶＦフィルムやポリエステル
フィルムで挟んだ構造のシートを用いることもできる。
また４０３５は絶縁膜を選択的にエッチングすることで得られる柱状のスペーサであり、
画素電極層４０３０と対向電極層４０３１との間の距離（セルギャップ）を制御するため
に設けられている。なお球状のスペーサを用いていても良い。また、対向電極層４０３１
は、薄膜トランジスタ４０１０と同一基板上に設けられる共通電位線と電気的に接続され
る。実施の形態１乃至３に示すいずれか一の共通接続部を用いて、一対の基板間に配置さ
れる導電性粒子を介して対向電極層４０３１と共通電位線が電気的に接続される。なお、
導電性粒子はシール材４００５に含有させる。
また、配向膜を用いないブルー相を示す液晶を用いてもよい。ブルー相は液晶相の一つで
あり、コレステリック液晶を昇温していくと、コレステリック相から等方相へ転移する直
前に発現する相である。ブルー相は狭い温度範囲でしか発現しないため、温度範囲を改善
するために５重量％以上のカイラル剤を混合させた液晶組成物を用いて液晶層４００８に
用いる。ブルー相を示す液晶とカイラル剤とを含む液晶組成物は、応答速度が１０μｓ〜
１００μｓと短く、光学的等方性であるため配向処理が不要であり、視野角依存性が小さ
い。
なお本実施の形態は透過型液晶表示装置の例であるが、本発明の一形態は反射型液晶表示
装置でも半透過型液晶表示装置でも適用できる。
また、本実施の形態の液晶表示装置では、基板の外側（視認側）に偏光板を設け、内側に
着色層、表示素子に用いる電極層という順に設ける例を示すが、偏光板は基板の内側に設
けてもよい。また、偏光板と着色層の積層構造も本実施の形態に限定されず、偏光板及び
着色層の材料や作製工程条件によって適宜設定すればよい。また、ブラックマトリクスと
して機能する遮光膜を設けてもよい。
また、本実施の形態では、薄膜トランジスタの表面凹凸を低減するため、及び薄膜トラン
ジスタの信頼性を向上させるため、実施の形態６で得られた薄膜トランジスタを保護膜や
平坦化絶縁膜として機能する絶縁層（絶縁層４０２０、絶縁層４０２１）で覆う構成とな
っている。なお、保護膜は、大気中に浮遊する有機物や金属物、水蒸気などの汚染不純物
の侵入を防ぐためのものであり、緻密な膜が好ましい。保護膜は、スパッタ法を用いて、
酸化珪素膜、窒化珪素膜、酸化窒化珪素膜、窒化酸化珪素膜、酸化アルミニウム膜、窒化
アルミニウム膜、酸化窒化アルミニウム膜、又は窒化酸化アルミニウム膜の単層、又は積
層で形成すればよい。本実施の形態では保護膜をスパッタ法で形成する例を示すが、特に
限定されず種々の方法で形成すればよい。
ここでは、保護膜として積層構造の絶縁層４０２０を形成する。ここでは、絶縁層４０２
０の一層目として、スパッタ法を用いて酸化珪素膜を形成する。保護膜として酸化珪素膜
を用いると、ソース電極層及びドレイン電極層として用いるアルミニウム膜のヒロック防
止に効果がある。
また、保護膜の二層目として絶縁層を形成する。ここでは、ここでは、絶縁層４０２０の
二層目として、スパッタ法を用いて窒化珪素膜を形成する。保護膜として窒化珪素膜を用
いると、ナトリウム等の可動イオンが半導体領域中に侵入して、ＴＦＴの電気特性を変化
させることを抑制することができる。
また、保護膜を形成した後に、ＩＧＺＯ半導体層のアニール（３００℃〜４００℃）を行
ってもよい。
また、平坦化絶縁膜として絶縁層４０２１を形成する。絶縁層４０２１としては、ポリイ
ミド、アクリル、ポリイミド、ベンゾシクロブテン、ポリアミド、エポキシ等の、耐熱性
を有する有機材料を用いることができる。また上記有機材料の他に、低誘電率材料（ｌｏ
ｗ−ｋ材料）、シロキサン系樹脂、ＰＳＧ（リンガラス）、ＢＰＳＧ（リンボロンガラス
）等を用いることができる。シロキサン系樹脂は、置換基に水素の他、フッ素、アルキル
基、またはアリール基のうち少なくとも１種を有していてもよい。なお、これらの材料で
形成される絶縁膜を複数積層させることで、絶縁層４０２１を形成してもよい。
なおシロキサン系樹脂とは、シロキサン系材料を出発材料として形成されたＳｉ−Ｏ−Ｓ
ｉ結合を含む樹脂に相当する。シロキサン系樹脂は、置換基に水素の他、フッ素、アルキ
ル基、または芳香族炭化水素のうち、少なくとも１種を有していてもよい。
絶縁層４０２１の形成法は、特に限定されず、その材料に応じて、スパッタ法、ＳＯＧ法
、スピンコート、ディップ、スプレー塗布、液滴吐出法（インクジェット法、スクリーン
印刷、オフセット印刷等）、ドクターナイフ、ロールコーター、カーテンコーター、ナイ
フコーター等を用いることができる。絶縁層４０２１を材料液を用いて形成する場合、ベ
ークする工程で同時に、ＩＧＺＯ半導体層のアニール（３００℃〜４００℃）を行っても
よい。絶縁層４０２１の焼成工程とＩＧＺＯ半導体層のアニールを兼ねることで効率よく
半導体装置を作製することが可能となる。
画素電極層４０３０、対向電極層４０３１は、酸化タングステンを含むインジウム酸化物
、酸化タングステンを含むインジウム亜鉛酸化物、酸化チタンを含むインジウム酸化物、
酸化チタンを含むインジウム錫酸化物、インジウム錫酸化物（以下、ＩＴＯと示す。）、
インジウム亜鉛酸化物、酸化ケイ素を添加したインジウム錫酸化物などの透光性を有する
導電性材料を用いることができる。
また、画素電極層４０３０、対向電極層４０３１として、導電性高分子（導電性ポリマー
ともいう）を含む導電性組成物を用いて形成することができる。導電性組成物を用いて形
成した画素電極は、シート抵抗が１００００Ω／□以下、波長５５０ｎｍにおける透光率
が７０％以上であることが好ましい。また、導電性組成物に含まれる導電性高分子の抵抗
率が０．１Ω・ｃｍ以下であることが好ましい。
導電性高分子としては、いわゆるπ電子共役系導電性高分子が用いることができる。例え
ば、ポリアニリンまたはその誘導体、ポリピロールまたはその誘導体、ポリチオフェンま
たはその誘導体、若しくはこれらの２種以上の共重合体などがあげられる。
また別途形成された信号線駆動回路４００３と、走査線駆動回路４００４または画素部４
００２に与えられる各種信号及び電位は、ＦＰＣ４０１８から供給されている。
本実施の形態では、接続端子電極４０１５が、液晶素子４０１３が有する画素電極層４０
３０と同じ導電膜から形成され、端子電極４０１６は、薄膜トランジスタ４０１０、４０
１１のソース電極層及びドレイン電極層と同じ導電膜で形成されている。
接続端子電極４０１５は、ＦＰＣ４０１８が有する端子と、異方性導電膜４０１９を介し
て電気的に接続されている。
また図２１においては、信号線駆動回路４００３を別途形成し、第１の基板４００１に実
装している例を示しているが、本実施の形態はこの構成に限定されない。走査線駆動回路
を別途形成して実装しても良いし、信号線駆動回路の一部または走査線駆動回路の一部の
みを別途形成して実装しても良い。
図２２は、本発明を適用して作製されるＴＦＴ基板２６００を用いて半導体装置として液
晶表示モジュールを構成する一例を示している。
図２２は液晶表示モジュールの一例であり、ＴＦＴ基板２６００と対向基板２６０１がシ
ール材２６０２により固着され、その間にＴＦＴ等を含む画素部２６０３、液晶層を含む
表示素子２６０４、着色層２６０５が設けられ表示領域を形成している。着色層２６０５
はカラー表示を行う場合に必要であり、ＲＧＢ方式の場合は、赤、緑、青の各色に対応し
た着色層が各画素に対応して設けられている。ＴＦＴ基板２６００と対向基板２６０１の
外側には偏光板２６０６、偏光板２６０７、拡散板２６１３が配設されている。光源は冷
陰極管２６１０と反射板２６１１により構成され、回路基板２６１２は、フレキシブル配
線基板２６０９によりＴＦＴ基板２６００の配線回路部２６０８と接続され、コントロー
ル回路や電源回路などの外部回路が組みこまれている。また偏光板と、液晶層との間に位
相差板を有した状態で積層してもよい。
液晶表示モジュールには、ＴＮ（Ｔｗｉｓｔｅｄ Ｎｅｍａｔｉｃ）モード、ＩＰＳ（Ｉ
ｎ−Ｐｌａｎｅ−Ｓｗｉｔｃｈｉｎｇ）モード、ＦＦＳ（Ｆｒｉｎｇｅ Ｆｉｅｌｄ Ｓ
ｗｉｔｃｈｉｎｇ）モード、ＭＶＡ（Ｍｕｌｔｉ−ｄｏｍａｉｎ Ｖｅｒｔｉｃａｌ Ａ
ｌｉｇｎｍｅｎｔ）モード、ＰＶＡ（Ｐａｔｔｅｒｎｅｄ Ｖｅｒｔｉｃａｌ Ａｌｉｇ
ｎｍｅｎｔ）、ＡＳＭ（Ａｘｉａｌｌｙ Ｓｙｍｍｅｔｒｉｃ ａｌｉｇｎｅｄ Ｍｉｃ
ｒｏ−ｃｅｌｌ）モード、ＯＣＢ（Ｏｐｔｉｃａｌ Ｃｏｍｐｅｎｓａｔｅｄ Ｂｉｒｅ
ｆｒｉｎｇｅｎｃｅ）モード、ＦＬＣ（Ｆｅｒｒｏｅｌｅｃｔｒｉｃ Ｌｉｑｕｉｄ Ｃ
ｒｙｓｔａｌ）モード、ＡＦＬＣ（ＡｎｔｉＦｅｒｒｏｅｌｅｃｔｒｉｃ Ｌｉｑｕｉｄ
Ｃｒｙｓｔａｌ）などを用いることができる。
以上の工程により、半導体装置として信頼性の高い液晶表示パネルを作製することができ
る。
本実施の形態は、他の実施の形態に記載した構成と適宜組み合わせて実施することが可能
である。
（実施の形態１０）
本実施の形態では、本発明の一形態の半導体装置として電子ペーパーの例を示す。
図１２は、本発明を適用した半導体装置の例としてアクティブマトリクス型の電子ペーパ
ーを示す。半導体装置に用いられる薄膜トランジスタ５８１としては、実施の形態６で示
す薄膜トランジスタと同様に作製でき、チャネル形成領域として酸素過剰酸化物半導体層
、並びにソース領域及びドレイン領域として酸素欠乏酸化物半導体層を含む信頼性の高い
薄膜トランジスタである。また、実施の形態７で示す薄膜トランジスタも本実施の薄膜ト
ランジスタ５８１として適用することもできる。
図１２の電子ペーパーは、ツイストボール表示方式を用いた表示装置の例である。ツイス
トボール表示方式とは、白と黒に塗り分けられた球形粒子を表示素子に用いる電極層であ
る第１の電極層及び第２の電極層の間に配置し、第１の電極層及び第２の電極層に電位差
を生じさせての球形粒子の向きを制御することにより、表示を行う方法である。
基板５８０と基板５９６との間に封止される薄膜トランジスタ５８１はボトムゲート構造
の薄膜トランジスタであり、ソース電極層又はドレイン電極層によって第１の電極層５８
７と、絶縁層５８５に形成する開口で接しており電気的に接続している。第１の電極層５
８７と第２の電極層５８８との間には黒色領域５９０ａ及び白色領域５９０ｂを有し、周
りに液体で満たされているキャビティ５９４を含む球形粒子５８９が設けられており、球
形粒子５８９の周囲は樹脂等の充填材５９５で充填されている（図１２参照。）。本実施
の形態においては、第１の電極層５８７が画素電極に相当し、第２の電極層５８８が共通
電極に相当する。第２の電極層５８８は、薄膜トランジスタ５８１と同一基板上に設けら
れる共通電位線と電気的に接続される。実施の形態１乃至３に示すいずれか一の共通接続
部を用いて、一対の基板間に配置される導電性粒子を介して第２の電極層５８８と共通電
位線が電気的に接続される。
また、ツイストボールの代わりに、電気泳動素子を用いることも可能である。透明な液体
と、正に帯電した白い微粒子と負に帯電した黒い微粒子とを封入した直径１０μｍ〜２０
０μｍ程度のマイクロカプセルを用いる。第１の電極層と第２の電極層との間に設けられ
るマイクロカプセルは、第１の電極層と第２の電極層によって、電場が与えられると、白
い微粒子と、黒い微粒子が逆の方向に移動し、白または黒を表示することができる。この
原理を応用した表示素子が電気泳動表示素子であり、一般的に電子ペーパーとよばれてい
る。電気泳動表示素子は、液晶表示素子に比べて反射率が高いため、補助ライトは不要で
あり、また消費電力が小さく、薄暗い場所でも表示部を認識することが可能である。また
、表示部に電源が供給されない場合であっても、一度表示した像を保持することが可能で
あるため、電波発信源から表示機能付き半導体装置（単に表示装置、又は表示装置を具備
する半導体装置ともいう）を遠ざけた場合であっても、表示された像を保存しておくこと
が可能となる。
以上の工程により、半導体装置として信頼性の高い電子ペーパーを作製することができる
。
本実施の形態は、実施の形態１乃至５のいずれか一に記載した共通接続部に記載した構成
と適宜組み合わせて実施することが可能である。
（実施の形態１１）
本実施の形態では、本発明の一形態の半導体装置として発光表示装置の例を示す。表示装
置の有する表示素子としては、ここではエレクトロルミネッセンスを利用する発光素子を
用いて示す。エレクトロルミネッセンスを利用する発光素子は、発光材料が有機化合物で
あるか、無機化合物であるかによって区別され、一般的に、前者は有機ＥＬ素子、後者は
無機ＥＬ素子と呼ばれている。
有機ＥＬ素子は、発光素子に電圧を印加することにより、一対の電極から電子および正孔
がそれぞれ発光性の有機化合物を含む層に注入され、電流が流れる。そして、それらキャ
リア（電子および正孔）が再結合することにより、発光性の有機化合物が励起状態を形成
し、その励起状態が基底状態に戻る際に発光する。このようなメカニズムから、このよう
な発光素子は、電流励起型の発光素子と呼ばれる。
無機ＥＬ素子は、その素子構成により、分散型無機ＥＬ素子と薄膜型無機ＥＬ素子とに分
類される。分散型無機ＥＬ素子は、発光材料の粒子をバインダ中に分散させた発光層を有
するものであり、発光メカニズムはドナー準位とアクセプター準位を利用するドナー−ア
クセプター再結合型発光である。薄膜型無機ＥＬ素子は、発光層を誘電体層で挟み込み、
さらにそれを電極で挟んだ構造であり、発光メカニズムは金属イオンの内殻電子遷移を利
用する局在型発光である。なお、ここでは、発光素子として有機ＥＬ素子を用いて説明す
る。
図１９は、本発明を適用した半導体装置の例としてデジタル時間階調駆動を適用可能な画
素構成の一例を示す図である。
デジタル時間階調駆動を適用可能な画素の構成及び画素の動作について説明する。ここで
は酸化物半導体層（ＩＧＺＯ半導体層）をチャネル形成領域に用いるｎチャネル型のトラ
ンジスタを１つの画素に２つ用いる例を示す。
画素６４００は、スイッチング用トランジスタ６４０１、駆動用トランジスタ６４０２、
発光素子６４０４及び容量素子６４０３を有している。スイッチング用トランジスタ６４
０１はゲートが走査線６４０６に接続され、第１電極（ソース電極及びドレイン電極の一
方）が信号線６４０５に接続され、第２電極（ソース電極及びドレイン電極の他方）が駆
動用トランジスタ６４０２のゲートに接続されている。駆動用トランジスタ６４０２は、
ゲートが容量素子６４０３を介して電源線６４０７に接続され、第１電極が電源線６４０
７に接続され、第２電極が発光素子６４０４の第１電極（画素電極）に接続されている。
発光素子６４０４の第２電極は共通電極６４０８に相当する。共通電極６４０８は、同一
基板上に形成される共通電位線と電気的に接続され、その接続部分を共通接続部として、
図１（Ａ）、図２（Ａ）、或いは図３（Ａ）に示す構造とすればよい。
なお、発光素子６４０４の第２電極（共通電極６４０８）には低電源電位が設定されてい
る。なお、低電源電位とは、電源線６４０７に設定される高電源電位を基準にして低電源
電位＜高電源電位を満たす電位であり、低電源電位としては例えばＧＮＤ、０Ｖなどが設
定されていても良い。この高電源電位と低電源電位との電位差を発光素子６４０４に印加
して、発光素子６４０４に電流を流して発光素子６４０４を発光させるため、高電源電位
と低電源電位との電位差が発光素子６４０４の順方向しきい値電圧以上となるようにそれ
ぞれの電位を設定する。
なお、容量素子６４０３は駆動用トランジスタ６４０２のゲート容量を代用して省略する
ことも可能である。駆動用トランジスタ６４０２のゲート容量については、チャネル領域
とゲート電極との間で容量が形成されていてもよい。
ここで、電圧入力電圧駆動方式の場合には、駆動用トランジスタ６４０２のゲートには、
駆動用トランジスタ６４０２が十分にオンするか、オフするかの二つの状態となるような
ビデオ信号を入力する。つまり、駆動用トランジスタ６４０２は線形領域で動作させる。
駆動用トランジスタ６４０２は線形領域で動作させるため、電源線６４０７の電圧よりも
高い電圧を駆動用トランジスタ６４０２のゲートにかける。なお、信号線６４０５には、
（電源線電圧＋駆動用トランジスタ６４０２のＶｔｈ）以上の電圧をかける。
また、デジタル時間階調駆動に代えて、アナログ階調駆動を行う場合、信号の入力を異な
らせることで、図１９と同じ画素構成を用いることができる。
アナログ階調駆動を行う場合、駆動用トランジスタ６４０２のゲートに発光素子６４０４
の順方向電圧＋駆動用トランジスタ６４０２のＶｔｈ以上の電圧をかける。発光素子６４
０４の順方向電圧とは、所望の輝度とする場合の電圧を指しており、少なくとも順方向し
きい値電圧を含む。なお、駆動用トランジスタ６４０２が飽和領域で動作するようなビデ
オ信号を入力することで、発光素子６４０４に電流を流すことができる。駆動用トランジ
スタ６４０２を飽和領域で動作させるため、電源線６４０７の電位は、駆動用トランジス
タ６４０２のゲート電位よりも高くする。ビデオ信号をアナログとすることで、発光素子
６４０４にビデオ信号に応じた電流を流し、アナログ階調駆動を行うことができる。
なお、図１９に示す画素構成は、これに限定されない。例えば、図１９に示す画素に新た
にスイッチ、抵抗素子、容量素子、トランジスタ又は論理回路などを追加してもよい。
次に、発光素子の構成について、図２０を用いて説明する。ここでは、駆動用ＴＦＴがｎ
型の場合を例に挙げて、画素の断面構造について説明する。図２０（Ａ）（Ｂ）（Ｃ）の
半導体装置に用いられる駆動用ＴＦＴであるＴＦＴ７００１、７０１１、７０２１は、実
施の形態６で示す薄膜トランジスタと同様に作製でき、チャネル形成領域として酸素過剰
酸化物半導体層、並びにソース領域及びドレイン領域として酸素欠乏酸化物半導体層を含
む信頼性の高い薄膜トランジスタである。また、実施の形態７で示す薄膜トランジスタを
ＴＦＴ７００１、７０１１、７０２１として適用することもできる。
発光素子は発光を取り出すために少なくとも陽極又は陰極の一方が透明であればよい。そ
して、基板上に薄膜トランジスタ及び発光素子を形成し、基板とは逆側の面から発光を取
り出す上面射出や、基板側の面から発光を取り出す下面射出や、基板側及び基板とは反対
側の面から発光を取り出す両面射出構造の発光素子があり、本発明の一形態の画素構成は
どの射出構造の発光素子にも適用することができる。
上面射出構造の発光素子について図２０（Ａ）を用いて説明する。
図２０（Ａ）に、駆動用ＴＦＴであるＴＦＴ７００１がｎ型で、発光素子７００２から発
せられる光が陽極７００５側に抜ける場合の、画素の断面図を示す。図２０（Ａ）では、
発光素子７００２の陰極７００３と駆動用ＴＦＴであるＴＦＴ７００１が電気的に接続さ
れており、陰極７００３上に発光層７００４、陽極７００５が順に積層されている。陰極
７００３は仕事関数が小さく、なおかつ光を反射する導電膜であれば様々の材料を用いる
ことができる。例えば、Ｃａ、Ａｌ、ＣａＦ、ＭｇＡｇ、ＡｌＬｉ等が望ましい。そして
発光層７００４は、単数の層で構成されていても、複数の層が積層されるように構成され
ていてもどちらでも良い。複数の層で構成されている場合、陰極７００３上に電子注入層
、電子輸送層、発光層、ホール輸送層、ホール注入層の順に積層する。なおこれらの層を
全て設ける必要はない。陽極７００５は光を透過する透光性を有する導電性材料を用いて
形成し、例えば酸化タングステンを含むインジウム酸化物、酸化タングステンを含むイン
ジウム亜鉛酸化物、酸化チタンを含むインジウム酸化物、酸化チタンを含むインジウム錫
酸化物、インジウム錫酸化物（以下、ＩＴＯと示す。）、インジウム亜鉛酸化物、酸化ケ
イ素を添加したインジウム錫酸化物などの透光性を有する導電性導電膜を用いても良い。
陰極７００３及び陽極７００５で発光層７００４を挟んでいる領域が発光素子７００２に
相当する。図２０（Ａ）に示した画素の場合、発光素子７００２から発せられる光は、矢
印で示すように陽極７００５側に射出する。
次に、下面射出構造の発光素子について図２０（Ｂ）を用いて説明する。駆動用ＴＦＴ７
０１１がｎ型で、発光素子７０１２から発せられる光が陰極７０１３側に射出する場合の
、画素の断面図を示す。図２０（Ｂ）では、駆動用ＴＦＴ７０１１と電気的に接続された
透光性を有する導電膜７０１７上に、発光素子７０１２の陰極７０１３が成膜されており
、陰極７０１３上に発光層７０１４、陽極７０１５が順に積層されている。なお、陽極７
０１５が透光性を有する場合、陽極上を覆うように、光を反射または遮蔽するための遮蔽
膜７０１６が成膜されていてもよい。陰極７０１３は、図２０（Ａ）の場合と同様に、仕
事関数が小さい導電性材料であれば様々な材料を用いることができる。ただしその膜厚は
、光を透過する程度（好ましくは、５ｎｍ〜３０ｎｍ程度）とする。例えば２０ｎｍの膜
厚を有するアルミニウム膜を、陰極７０１３として用いることができる。そして発光層７
０１４は、図２０（Ａ）と同様に、単数の層で構成されていても、複数の層が積層される
ように構成されていてもどちらでも良い。陽極７０１５は光を透過する必要はないが、図
２０（Ａ）と同様に、透光性を有する導電性材料を用いて形成することができる。そして
遮蔽膜７０１６は、例えば光を反射する金属等を用いることができるが、金属膜に限定さ
れない。例えば黒の顔料を添加した樹脂等を用いることもできる。
陰極７０１３及び陽極７０１５で、発光層７０１４を挟んでいる領域が発光素子７０１２
に相当する。図２０（Ｂ）に示した画素の場合、発光素子７０１２から発せられる光は、
矢印で示すように陰極７０１３側に射出する。
次に、両面射出構造の発光素子について、図２０（Ｃ）を用いて説明する。図２０（Ｃ）
では、駆動用ＴＦＴ７０２１と電気的に接続された透光性を有する導電膜７０２７上に、
発光素子７０２２の陰極７０２３が成膜されており、陰極７０２３上に発光層７０２４、
陽極７０２５が順に積層されている。陰極７０２３は、図２０（Ａ）の場合と同様に、仕
事関数が小さい導電性材料であれば様々な材料を用いることができる。ただしその膜厚は
、光を透過する程度とする。例えば２０ｎｍの膜厚を有するＡｌを、陰極７０２３として
用いることができる。そして発光層７０２４は、図２０（Ａ）と同様に、単数の層で構成
されていても、複数の層が積層されるように構成されていてもどちらでも良い。陽極７０
２５は、図２０（Ａ）と同様に、光を透過する透光性を有する導電性材料を用いて形成す
ることができる。
陰極７０２３と、発光層７０２４と、陽極７０２５とが重なっている部分が発光素子７０
２２に相当する。図２０（Ｃ）に示した画素の場合、発光素子７０２２から発せられる光
は、矢印で示すように陽極７０２５側と陰極７０２３側の両方に射出する。
なお、ここでは、発光素子として有機ＥＬ素子について述べたが、発光素子として無機Ｅ
Ｌ素子を設けることも可能である。
なお本実施の形態では、発光素子の駆動を制御する薄膜トランジスタ（駆動用ＴＦＴ）と
発光素子が電気的に接続されている例を示したが、駆動用ＴＦＴと発光素子との間に電流
制御用ＴＦＴが接続されている構成であってもよい。
なお本実施の形態で示す半導体装置は、図２０に示した構成に限定されるものではなく、
本発明の技術的思想に基づく各種の変形が可能である。
次に、本発明の半導体装置の一形態に相当する発光表示パネル（発光パネルともいう）の
外観及び断面について、図２３を用いて説明する。図２３は、第１の基板上に形成された
薄膜トランジスタ及び発光素子を、第２の基板との間にシール材によって封止した、パネ
ルの上面図であり、図２３（Ｂ）は、図２３（Ａ）のＨ−Ｉにおける断面図に相当する。
第１の基板４５０１上に設けられた画素部４５０２、信号線駆動回路４５０３ａ、４５０
３ｂ、及び走査線駆動回路４５０４ａ、４５０４ｂを囲むようにして、シール材４５０５
が設けられている。また画素部４５０２、信号線駆動回路４５０３ａ、４５０３ｂ、及び
走査線駆動回路４５０４ａ、４５０４ｂの上に第２の基板４５０６が設けられている。よ
って画素部４５０２、信号線駆動回路４５０３ａ、４５０３ｂ、及び走査線駆動回路４５
０４ａ、４５０４ｂは、第１の基板４５０１とシール材４５０５と第２の基板４５０６と
によって、充填材４５０７と共に密封されている。このように外気に曝されないように気
密性が高く、脱ガスの少ない保護フィルム（貼り合わせフィルム、紫外線硬化樹脂フィル
ム等）やカバー材でパッケージング（封入）することが好ましい。
また第１の基板４５０１上に設けられた画素部４５０２、信号線駆動回路４５０３ａ、４
５０３ｂ、及び走査線駆動回路４５０４ａ、４５０４ｂは、薄膜トランジスタを複数有し
ており、図２３（Ｂ）では、画素部４５０２に含まれる薄膜トランジスタ４５１０と、信
号線駆動回路４５０３ａに含まれる薄膜トランジスタ４５０９とを例示している。
薄膜トランジスタ４５０９、４５１０は、チャネル形成領域として酸素過剰酸化物半導体
層、並びにソース領域及びドレイン領域として酸素欠乏酸化物半導体層を含む信頼性の高
い実施の形態６に示す薄膜トランジスタを適用することができる。また実施の形態７に示
す薄膜トランジスタを適用してもよい。本実施の形態において、薄膜トランジスタ４５０
９、４５１０はｎチャネル型薄膜トランジスタである。
また４５１１は発光素子に相当し、発光素子４５１１が有する画素電極である第１の電極
層４５１７は、薄膜トランジスタ４５１０のソース電極層またはドレイン電極層と電気的
に接続されている。なお発光素子４５１１の構成は、第１の電極層４５１７、電界発光層
４５１２、第２の電極層４５１３の積層構造であるが、本実施の形態に示した構成に限定
されない。発光素子４５１１から取り出す光の方向などに合わせて、発光素子４５１１の
構成は適宜変えることができる。
隔壁４５２０は、有機樹脂膜、無機絶縁膜または有機ポリシロキサンを用いて形成する。
特に感光性の材料を用い、第１の電極層４５１７上に開口部を形成し、その開口部の側壁
が連続した曲率を持って形成される傾斜面となるように形成することが好ましい。
電界発光層４５１２は、単数の層で構成されていても、複数の層が積層されるように構成
されていてもどちらでも良い。
発光素子４５１１に酸素、水素、水分、二酸化炭素等が侵入しないように、第２の電極層
４５１３及び隔壁４５２０上に保護膜を形成してもよい。保護膜としては、窒化珪素膜、
窒化酸化珪素膜、ＤＬＣ膜等を形成することができる。
また、信号線駆動回路４５０３ａ、４５０３ｂ、走査線駆動回路４５０４ａ、４５０４ｂ
、または画素部４５０２に与えられる各種信号及び電位は、ＦＰＣ４５１８ａ、４５１８
ｂから供給されている。
本実施の形態では、接続端子電極４５１５が、発光素子４５１１が有する第１の電極層４
５１７と同じ導電膜から形成され、端子電極４５１６は、薄膜トランジスタ４５０９、４
５１０が有するソース電極層及びドレイン電極層と同じ導電膜から形成されている。
接続端子電極４５１５は、ＦＰＣ４５１８ａが有する端子と、異方性導電膜４５１９を介
して電気的に接続されている。
発光素子４５１１からの光の取り出し方向に位置する第２の基板４５０６は透光性でなけ
ればならない。その場合には、ガラス板、プラスチック板、ポリエステルフィルムまたは
アクリルフィルムのような透光性を有する材料を用いる。
また、充填材４５０７としては窒素やアルゴンなどの不活性な気体の他に、紫外線硬化樹
脂または熱硬化樹脂を用いることができ、ＰＶＣ（ポリビニルクロライド）、アクリル、
ポリイミド、エポキシ樹脂、シリコン樹脂、ＰＶＢ（ポリビニルブチラル）またはＥＶＡ
（エチレンビニルアセテート）を用いることができる。本実施の形態は充填材として窒素
を用いた。
また、必要であれば、発光素子の射出面に偏光板、又は円偏光板（楕円偏光板を含む）、
位相差板（λ／４板、λ／２板）、カラーフィルタなどの光学フィルムを適宜設けてもよ
い。また、偏光板又は円偏光板に反射防止膜を設けてもよい。例えば、表面の凹凸により
反射光を拡散し、映り込みを低減できるアンチグレア処理を施すことができる。
信号線駆動回路４５０３ａ、４５０３ｂ、及び走査線駆動回路４５０４ａ、４５０４ｂは
、別途用意された基板上に単結晶半導体膜又は多結晶半導体膜によって形成された駆動回
路で実装されていてもよい。また、信号線駆動回路のみ、或いは一部、又は走査線駆動回
路のみ、或いは一部のみを別途形成して実装しても良く、本実施の形態は図２３の構成に
限定されない。
以上の工程により、半導体装置として信頼性の高い発光表示装置（表示パネル）を作製す
ることができる。
本実施の形態は、他の実施の形態に記載した構成と適宜組み合わせて実施することが可能
である。
（実施の形態１２）
本発明の一形態の半導体装置は、電子ペーパーとして適用することができる。電子ペーパ
ーは、情報を表示するものであればあらゆる分野の電子機器に用いることが可能である。
例えば、電子ペーパーを用いて、電子書籍（電子ブック）、ポスター、電車などの乗り物
の車内広告、クレジットカード等の各種カードにおける表示等に適用することができる。
電子機器の一例を図２４、図２５に示す。
図２４（Ａ）は、電子ペーパーで作られたポスター２６３１を示している。広告媒体が紙
の印刷物である場合には、広告の交換は人手によって行われるが、本発明を適用した電子
ペーパーを用いれば短時間で広告の表示を変えることができる。また、表示も崩れること
なく安定した画像が得られる。なお、ポスターは無線で情報を送受信できる構成としても
よい。
また、図２４（Ｂ）は、電車などの乗り物の車内広告２６３２を示している。広告媒体が
紙の印刷物である場合には、広告の交換は人手によって行われるが、本発明を適用した電
子ペーパーを用いれば人手を多くかけることなく短時間で広告の表示を変えることができ
る。また表示も崩れることなく安定した画像が得られる。なお、車内広告は無線で情報を
送受信できる構成としてもよい。
また、図２５は、電子書籍２７００の一例を示している。例えば、電子書籍２７００は、
筐体２７０１および筐体２７０３の２つの筐体で構成されている。筐体２７０１および筐
体２７０３は、軸部２７１１により一体とされており、該軸部２７１１を軸として開閉動
作を行うことができる。このような構成により、紙の書籍のような動作を行うことが可能
となる。
筐体２７０１には表示部２７０５が組み込まれ、筐体２７０３には表示部２７０７が組み
込まれている。表示部２７０５および表示部２７０７は、続き画面を表示する構成として
もよいし、異なる画面を表示する構成としてもよい。異なる画面を表示する構成とするこ
とで、例えば右側の表示部（図２５では表示部２７０５）に文章を表示し、左側の表示部
（図２５では表示部２７０７）に画像を表示することができる。
また、図２５では、筐体２７０１に操作部などを備えた例を示している。例えば、筐体２
７０１において、電源２７２１、操作キー２７２３、スピーカ２７２５などを備えている
。操作キー２７２３により、頁を送ることができる。なお、筐体の表示部と同一面にキー
ボードやポインティングディバイスなどを備える構成としてもよい。また、筐体の裏面や
側面に、外部接続用端子（イヤホン端子、ＵＳＢ端子、またはＡＣアダプタおよびＵＳＢ
ケーブルなどの各種ケーブルと接続可能な端子など）、記録媒体挿入部などを備える構成
としてもよい。さらに、電子書籍２７００は、電子辞書としての機能を持たせた構成とし
てもよい。
また、電子書籍２７００は、無線で情報を送受信できる構成としてもよい。無線により、
電子書籍サーバから、所望の書籍データなどを購入し、ダウンロードする構成とすること
も可能である。
（実施の形態１３）
本発明に係る半導体装置は、さまざまな電子機器（遊技機も含む）に適用することができ
る。電子機器としては、例えば、テレビジョン装置（テレビ、またはテレビジョン受信機
ともいう）、コンピュータ用などのモニタ、デジタルカメラ、デジタルビデオカメラ、デ
ジタルフォトフレーム、携帯電話機（携帯電話、携帯電話装置ともいう）、携帯型ゲーム
機、携帯情報端末、音響再生装置、パチンコ機などの大型ゲーム機などが挙げられる。
図２６（Ａ）は、テレビジョン装置９６００の一例を示している。テレビジョン装置９６
００は、筐体９６０１に表示部９６０３が組み込まれている。表示部９６０３により、映
像を表示することが可能である。また、ここでは、スタンド９６０５により筐体９６０１
を支持した構成を示している。
テレビジョン装置９６００の操作は、筐体９６０１が備える操作スイッチや、別体のリモ
コン操作機９６１０により行うことができる。リモコン操作機９６１０が備える操作キー
９６０９により、チャンネルや音量の操作を行うことができ、表示部９６０３に表示され
る映像を操作することができる。また、リモコン操作機９６１０に、当該リモコン操作機
９６１０から出力する情報を表示する表示部９６０７を設ける構成としてもよい。
なお、テレビジョン装置９６００は、受信機やモデムなどを備えた構成とする。受信機に
より一般のテレビ放送の受信を行うことができ、さらにモデムを介して有線または無線に
よる通信ネットワークに接続することにより、一方向（送信者から受信者）または双方向
（送信者と受信者間、あるいは受信者間同士など）の情報通信を行うことも可能である。
図２６（Ｂ）は、デジタルフォトフレーム９７００の一例を示している。例えば、デジタ
ルフォトフレーム９７００は、筐体９７０１に表示部９７０３が組み込まれている。表示
部９７０３は、各種画像を表示することが可能であり、例えばデジタルカメラなどで撮影
した画像データを表示させることで、通常の写真立てと同様に機能させることができる。
なお、デジタルフォトフレーム９７００は、操作部、外部接続用端子（ＵＳＢ端子、ＵＳ
Ｂケーブルなどの各種ケーブルと接続可能な端子など）、記録媒体挿入部などを備える構
成とする。これらの構成は、表示部と同一面に組み込まれていてもよいが、側面や裏面に
備えるとデザイン性が向上するため好ましい。例えば、デジタルフォトフレームの記録媒
体挿入部に、デジタルカメラで撮影した画像データを記憶したメモリを挿入して画像デー
タを取り込み、取り込んだ画像データを表示部９７０３に表示させることができる。
また、デジタルフォトフレーム９７００は、無線で情報を送受信出来る構成としてもよい
。無線により、所望の画像データを取り込み、表示させる構成とすることもできる。
図２７（Ａ）は携帯型遊技機であり、筐体９８８１と筐体９８９１の２つの筐体で構成さ
れており、連結部９８９３により、開閉可能に連結されている。筐体９８８１には表示部
９８８２が組み込まれ、筐体９８９１には表示部９８８３が組み込まれている。また、図
２７（Ａ）に示す携帯型遊技機は、その他、スピーカ部９８８４、記録媒体挿入部９８８
６、ＬＥＤランプ９８９０、入力手段（操作キー９８８５、接続端子９８８７、センサ９
８８８（力、変位、位置、速度、加速度、角速度、回転数、距離、光、液、磁気、温度、
化学物質、音声、時間、硬度、電場、電流、電圧、電力、放射線、流量、湿度、傾度、振
動、におい又は赤外線を測定する機能を含むもの）、マイクロフォン９８８９）等を備え
ている。もちろん、携帯型遊技機の構成は上述のものに限定されず、少なくとも本発明に
係る半導体装置を備えた構成であればよく、その他付属設備が適宜設けられた構成とする
ことができる。図２７（Ａ）に示す携帯型遊技機は、記録媒体に記録されているプログラ
ム又はデータを読み出して表示部に表示する機能や、他の携帯型遊技機と無線通信を行っ
て情報を共有する機能を有する。なお、図２７（Ａ）に示す携帯型遊技機が有する機能は
これに限定されず、様々な機能を有することができる。
図２７（Ｂ）は大型遊技機であるスロットマシン９９００の一例を示している。スロット
マシン９９００は、筐体９９０１に表示部９９０３が組み込まれている。また、スロット
マシン９９００は、その他、スタートレバーやストップスイッチなどの操作手段、コイン
投入口、スピーカなどを備えている。もちろん、スロットマシン９９００の構成は上述の
ものに限定されず、少なくとも本発明に係る半導体装置を備えた構成であればよく、その
他付属設備が適宜設けられた構成とすることができる。
図２８は、携帯電話機１０００の一例を示している。携帯電話機１０００は、筐体１００
１に組み込まれた表示部１００２の他、操作ボタン１００３、外部接続ポート１００４、
スピーカ１００５、マイク１００６などを備えている。
図２８に示す携帯電話機１０００は、表示部１００２を指などで触れることで、情報を入
力ことができる。また、電話を掛ける、或いはメールを打つなどの操作は、表示部１００
２を指などで触れることにより行うことができる。
表示部１００２の画面は主として３つのモードがある。第１は、画像の表示を主とする表
示モードであり、第２は、文字等の情報の入力を主とする入力モードである。第３は表示
モードと入力モードの２つのモードが混合した表示＋入力モードである。
例えば、電話を掛ける、或いはメールを作成する場合は、表示部１００２を文字の入力を
主とする文字入力モードとし、画面に表示させた文字の入力操作を行えばよい。この場合
、表示部１００２の画面のほとんどにキーボードまたは番号ボタンを表示させることが好
ましい。
また、携帯電話機１０００内部に、ジャイロ、加速度センサ等の傾きを検出するセンサを
有する検出装置を設けることで、携帯電話機１０００の向き（縦か横か）を判断して、表
示部１００２の画面表示を自動的に切り替えるようにすることができる。
また、画面モードの切り替えは、表示部１００２を触れること、又は筐体１００１の操作
ボタン１００３の操作により行われる。また、表示部１００２に表示される画像の種類に
よって切り替えるようにすることもできる。例えば、表示部に表示する画像信号が動画の
データであれば表示モード、テキストデータであれば入力モードに切り替える。
また、入力モードにおいて、表示部１００２の光センサで検出される信号を検知し、表示
部１００２のタッチ操作による入力が一定期間ない場合には、画面のモードを入力モード
から表示モードに切り替えるように制御してもよい。
表示部１００２は、イメージセンサとして機能させることもできる。例えば、表示部１０
０２に掌や指を触れることで、掌紋、指紋等を撮像することで、本人認証を行うことがで
きる。また、表示部に近赤外光を発光するバックライトまたは近赤外光を発光するセンシ
ング用光源を用いれば、指静脈、掌静脈などを撮像することもできる。

Claims (1)

  1. 走査線と信号線が交差し、画素電極層がマトリクス状に配列する画素部と、
    前記画素電極層に対応して設けられ、前記走査線と接続するゲート電極層と、
    前記ゲート電極層を被覆するゲート絶縁層と、
    チャネル形成領域となる第１の酸化物半導体層と、
    前記第１の酸化物半導体層上にソース領域及びドレイン領域となる第２の酸化物半導体層と、
    前記第１の酸化物半導体層及び前記第２の酸化物半導体層上にソース電極層及びドレイン電極層とを含む薄膜トランジスタと、
    前記画素部の外側領域に、前記ゲート絶縁層と同じ層で形成された絶縁層上に、前記ソース電極層及び前記ドレイン電極層と同じ層で形成された導電層が形成され、
    前記導電層上に設けられた層間絶縁層の開口部によって前記画素電極層と対向する共通電極層と電気的に接続するパッド部とを有し、
    前記第１の酸化物半導体層は前記第２の酸化物半導体層より酸素濃度が高いことを特徴とする表示装置。
JP2011019467A 2008-09-19 2011-02-01 半導体装置 Active JP5303586B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2011019467A JP5303586B2 (ja) 2008-09-19 2011-02-01 半導体装置

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2008241335 2008-09-19
JP2008241335 2008-09-19
JP2011019467A JP5303586B2 (ja) 2008-09-19 2011-02-01 半導体装置

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2009215560A Division JP4959037B2 (ja) 2008-09-19 2009-09-17 表示装置

Publications (3)

Publication Number Publication Date
JP2011097103A true JP2011097103A (ja) 2011-05-12
JP2011097103A5 JP2011097103A5 (ja) 2012-08-09
JP5303586B2 JP5303586B2 (ja) 2013-10-02

Family

ID=42036714

Family Applications (14)

Application Number Title Priority Date Filing Date
JP2009215560A Active JP4959037B2 (ja) 2008-09-19 2009-09-17 表示装置
JP2011019467A Active JP5303586B2 (ja) 2008-09-19 2011-02-01 半導体装置
JP2012062940A Withdrawn JP2012160745A (ja) 2008-09-19 2012-03-20 半導体装置
JP2013236996A Active JP5550777B2 (ja) 2008-09-19 2013-11-15 半導体装置
JP2014102479A Active JP5917598B2 (ja) 2008-09-19 2014-05-16 半導体装置
JP2014104837A Active JP5871405B2 (ja) 2008-09-19 2014-05-21 表示装置
JP2016002413A Expired - Fee Related JP6268203B2 (ja) 2008-09-19 2016-01-08 半導体装置の作製方法
JP2016003375A Active JP6154919B2 (ja) 2008-09-19 2016-01-12 表示装置
JP2017155022A Active JP6359737B2 (ja) 2008-09-19 2017-08-10 表示装置
JP2018117334A Withdrawn JP2018159947A (ja) 2008-09-19 2018-06-20 表示装置
JP2019053972A Withdrawn JP2019145806A (ja) 2008-09-19 2019-03-21 表示装置
JP2020158567A Withdrawn JP2021006916A (ja) 2008-09-19 2020-09-23 半導体装置
JP2022070997A Withdrawn JP2022105518A (ja) 2008-09-19 2022-04-22 表示装置
JP2024068908A Pending JP2024097800A (ja) 2008-09-19 2024-04-22 Ｆｆｓモードの液晶表示パネル

Family Applications Before (1)

Application Number Title Priority Date Filing Date
JP2009215560A Active JP4959037B2 (ja) 2008-09-19 2009-09-17 表示装置

Family Applications After (12)

Application Number Title Priority Date Filing Date
JP2012062940A Withdrawn JP2012160745A (ja) 2008-09-19 2012-03-20 半導体装置
JP2013236996A Active JP5550777B2 (ja) 2008-09-19 2013-11-15 半導体装置
JP2014102479A Active JP5917598B2 (ja) 2008-09-19 2014-05-16 半導体装置
JP2014104837A Active JP5871405B2 (ja) 2008-09-19 2014-05-21 表示装置
JP2016002413A Expired - Fee Related JP6268203B2 (ja) 2008-09-19 2016-01-08 半導体装置の作製方法
JP2016003375A Active JP6154919B2 (ja) 2008-09-19 2016-01-12 表示装置
JP2017155022A Active JP6359737B2 (ja) 2008-09-19 2017-08-10 表示装置
JP2018117334A Withdrawn JP2018159947A (ja) 2008-09-19 2018-06-20 表示装置
JP2019053972A Withdrawn JP2019145806A (ja) 2008-09-19 2019-03-21 表示装置
JP2020158567A Withdrawn JP2021006916A (ja) 2008-09-19 2020-09-23 半導体装置
JP2022070997A Withdrawn JP2022105518A (ja) 2008-09-19 2022-04-22 表示装置
JP2024068908A Pending JP2024097800A (ja) 2008-09-19 2024-04-22 Ｆｆｓモードの液晶表示パネル

Country Status (7)

Country Link
US (6) US8304765B2 (ja)
EP (2) EP2342754A4 (ja)
JP (14) JP4959037B2 (ja)
KR (11) KR101889287B1 (ja)
CN (3) CN102496628B (ja)
TW (13) TWI694568B (ja)
WO (1) WO2010032640A1 (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102800706A (zh) * 2011-05-21 2012-11-28 双叶电子工业株式会社 薄膜半导体器件及使用薄膜半导体器件的显示器件
JP5379331B2 (ja) * 2011-02-28 2013-12-25 シャープ株式会社 半導体装置の製造方法
US9734780B2 (en) 2010-07-01 2017-08-15 Semiconductor Energy Laboratory Co., Ltd. Driving method of liquid crystal display device
KR20210091364A (ko) * 2013-12-27 2021-07-21 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시 장치
US12142688B2 (en) 2013-12-27 2024-11-12 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device

Families Citing this family (128)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI521292B (zh) * 2007-07-20 2016-02-11 半導體能源研究所股份有限公司 液晶顯示裝置
KR102275487B1 (ko) 2008-09-19 2021-07-12 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체장치
KR101622981B1 (ko) * 2008-09-19 2016-05-20 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시장치 및 그 제조방법
KR101889287B1 (ko) * 2008-09-19 2018-08-20 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체장치
CN101719493B (zh) 2008-10-08 2014-05-14 株式会社半导体能源研究所 显示装置
JP5361651B2 (ja) 2008-10-22 2013-12-04 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP5442234B2 (ja) * 2008-10-24 2014-03-12 株式会社半導体エネルギー研究所 半導体装置及び表示装置
JP5616012B2 (ja) * 2008-10-24 2014-10-29 株式会社半導体エネルギー研究所 半導体装置の作製方法
EP2180518B1 (en) 2008-10-24 2018-04-25 Semiconductor Energy Laboratory Co, Ltd. Method for manufacturing semiconductor device
KR101667909B1 (ko) 2008-10-24 2016-10-28 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체장치의 제조방법
US8741702B2 (en) * 2008-10-24 2014-06-03 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
KR101980167B1 (ko) * 2008-11-07 2019-08-29 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치의 제작 방법
TWI571684B (zh) 2008-11-28 2017-02-21 半導體能源研究所股份有限公司 液晶顯示裝置
US8114720B2 (en) 2008-12-25 2012-02-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
TWI475616B (zh) * 2008-12-26 2015-03-01 Semiconductor Energy Lab 半導體裝置及其製造方法
KR102159147B1 (ko) 2009-03-12 2020-09-23 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치의 제작 방법
JP2010230740A (ja) 2009-03-26 2010-10-14 Hitachi Displays Ltd 液晶表示装置およびその製造方法
WO2011001881A1 (en) 2009-06-30 2011-01-06 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
KR101643835B1 (ko) * 2009-07-10 2016-07-28 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제조 방법
KR101791370B1 (ko) * 2009-07-10 2017-10-27 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
WO2011010541A1 (en) 2009-07-18 2011-01-27 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
KR101073543B1 (ko) * 2009-09-04 2011-10-17 삼성모바일디스플레이주식회사 유기 발광 표시 장치
KR101301461B1 (ko) 2009-09-16 2013-08-29 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 산화물 반도체층
WO2011033915A1 (en) 2009-09-16 2011-03-24 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
KR101608923B1 (ko) 2009-09-24 2016-04-04 가부시키가이샤 한도오따이 에네루기 켄큐쇼 산화물 반도체막 및 반도체 장치
KR20180031077A (ko) * 2009-09-24 2018-03-27 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제조 방법
KR20120084751A (ko) 2009-10-05 2012-07-30 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제작 방법
KR101877149B1 (ko) 2009-10-08 2018-07-10 가부시키가이샤 한도오따이 에네루기 켄큐쇼 산화물 반도체층, 반도체 장치 및 그 제조 방법
KR101969253B1 (ko) 2009-10-08 2019-04-15 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
KR101959693B1 (ko) 2009-10-09 2019-03-18 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제조 방법
KR20120096463A (ko) * 2009-10-21 2012-08-30 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시 장치 및 표시 장치를 갖는 전자 기기
MY180559A (en) 2009-10-30 2020-12-02 Semiconductor Energy Lab Logic circuit and semiconductor device
KR20120102653A (ko) 2009-10-30 2012-09-18 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 반도체 장치의 제작방법
WO2011055620A1 (en) 2009-11-06 2011-05-12 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
KR101876473B1 (ko) 2009-11-06 2018-07-10 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 반도체 장치의 제작 방법
KR101799265B1 (ko) 2009-11-13 2017-11-20 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제작 방법
KR101963300B1 (ko) 2009-12-04 2019-03-28 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시 장치
KR102117506B1 (ko) 2009-12-04 2020-06-01 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제조 방법
WO2011108199A1 (ja) * 2010-03-04 2011-09-09 シャープ株式会社 薄膜トランジスタの製造方法及びその方法により製造された薄膜トランジスタ、アクティブマトリクス基板
KR101748404B1 (ko) * 2010-04-23 2017-06-16 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 반도체 장치의 제작 방법
KR101826831B1 (ko) * 2010-04-23 2018-02-07 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치의 제작 방법
TWI406415B (zh) * 2010-05-12 2013-08-21 Prime View Int Co Ltd 薄膜電晶體陣列基板及其製造方法
WO2011145360A1 (ja) 2010-05-21 2011-11-24 シャープ株式会社 表示装置およびその駆動方法、ならびに表示システム
WO2011145634A1 (en) * 2010-05-21 2011-11-24 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
WO2011145467A1 (en) * 2010-05-21 2011-11-24 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US8552425B2 (en) 2010-06-18 2013-10-08 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
WO2011162166A1 (en) * 2010-06-25 2011-12-29 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal display device and electronic appliance
US8988337B2 (en) * 2010-07-02 2015-03-24 Semiconductor Energy Laboratory Co., Ltd. Driving method of liquid crystal display device
JP2012048220A (ja) * 2010-07-26 2012-03-08 Semiconductor Energy Lab Co Ltd 液晶表示装置及びその駆動方法
US8634228B2 (en) * 2010-09-02 2014-01-21 Semiconductor Energy Laboratory Co., Ltd. Driving method of semiconductor device
WO2012029612A1 (en) * 2010-09-03 2012-03-08 Semiconductor Energy Laboratory Co., Ltd. Sputtering target and method for manufacturing semiconductor device
KR101932576B1 (ko) * 2010-09-13 2018-12-26 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제작 방법
US8558960B2 (en) 2010-09-13 2013-10-15 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal display device and method for manufacturing the same
JP2012256012A (ja) 2010-09-15 2012-12-27 Semiconductor Energy Lab Co Ltd 表示装置
US9230994B2 (en) 2010-09-15 2016-01-05 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal display device
CN103299448B (zh) * 2010-09-29 2016-09-07 Posco公司 使用辊形状母基板的柔性电子器件的制造方法、柔性电子器件及柔性基板
US8569754B2 (en) 2010-11-05 2013-10-29 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
JP5770068B2 (ja) * 2010-11-12 2015-08-26 株式会社半導体エネルギー研究所 半導体装置
WO2012073862A1 (ja) * 2010-12-01 2012-06-07 シャープ株式会社 半導体装置、ｔｆｔ基板、ならびに半導体装置およびｔｆｔ基板の製造方法
KR20200052993A (ko) 2010-12-03 2020-05-15 가부시키가이샤 한도오따이 에네루기 켄큐쇼 산화물 반도체막 및 반도체 장치
JP5975635B2 (ja) 2010-12-28 2016-08-23 株式会社半導体エネルギー研究所 半導体装置
KR101981808B1 (ko) 2010-12-28 2019-08-28 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제조 방법
CN103299431B (zh) 2011-01-13 2016-06-15 夏普株式会社 半导体装置
JP5798933B2 (ja) * 2011-01-26 2015-10-21 株式会社半導体エネルギー研究所 信号処理回路
TWI624878B (zh) * 2011-03-11 2018-05-21 半導體能源研究所股份有限公司 半導體裝置的製造方法
US8541266B2 (en) * 2011-04-01 2013-09-24 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
TWI614995B (zh) * 2011-05-20 2018-02-11 半導體能源研究所股份有限公司 鎖相迴路及使用此鎖相迴路之半導體裝置
US9553195B2 (en) 2011-06-30 2017-01-24 Applied Materials, Inc. Method of IGZO and ZNO TFT fabrication with PECVD SiO2 passivation
CN102629574A (zh) * 2011-08-22 2012-08-08 京东方科技集团股份有限公司 一种氧化物tft阵列基板及其制造方法和电子器件
US8969154B2 (en) * 2011-08-23 2015-03-03 Micron Technology, Inc. Methods for fabricating semiconductor device structures and arrays of vertical transistor devices
CN107068766B (zh) 2011-09-29 2020-12-29 株式会社半导体能源研究所 半导体装置
JP2013093561A (ja) * 2011-10-07 2013-05-16 Semiconductor Energy Lab Co Ltd 酸化物半導体膜及び半導体装置
KR20130040706A (ko) 2011-10-14 2013-04-24 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 반도체 장치의 제작 방법
CN104025301B (zh) 2011-10-14 2017-01-18 株式会社半导体能源研究所 半导体装置
TWI446539B (zh) * 2011-12-23 2014-07-21 Au Optronics Corp 半導體結構
SG11201403591XA (en) * 2011-12-28 2014-09-26 Sharp Kk Touch panel and display device with touch panel
JP6259575B2 (ja) * 2012-02-23 2018-01-10 株式会社半導体エネルギー研究所 半導体装置の作製方法
CN202443973U (zh) * 2012-02-28 2012-09-19 北京京东方光电科技有限公司 氧化物半导体薄膜晶体管与显示装置
JP6220526B2 (ja) 2012-02-29 2017-10-25 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP6199583B2 (ja) * 2012-04-27 2017-09-20 株式会社半導体エネルギー研究所 半導体装置
US8860022B2 (en) 2012-04-27 2014-10-14 Semiconductor Energy Laboratory Co., Ltd. Oxide semiconductor film and semiconductor device
JP5795551B2 (ja) * 2012-05-14 2015-10-14 富士フイルム株式会社 電界効果型トランジスタの製造方法
JP2014021170A (ja) * 2012-07-12 2014-02-03 Panasonic Liquid Crystal Display Co Ltd 液晶表示装置及びその製造方法
KR20240034876A (ko) 2012-07-20 2024-03-14 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시 장치
JP6351947B2 (ja) 2012-10-12 2018-07-04 株式会社半導体エネルギー研究所 液晶表示装置の作製方法
TWI681233B (zh) 2012-10-12 2020-01-01 日商半導體能源研究所股份有限公司 液晶顯示裝置、觸控面板及液晶顯示裝置的製造方法
KR102226090B1 (ko) 2012-10-12 2021-03-09 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치의 제작 방법 및 반도체 장치의 제조 장치
CN102891183B (zh) * 2012-10-25 2015-09-30 深圳市华星光电技术有限公司 薄膜晶体管及主动矩阵式平面显示装置
KR102006585B1 (ko) 2012-11-08 2019-08-01 가부시키가이샤 한도오따이 에네루기 켄큐쇼 금속 산화물 막 및 금속 산화물 막의 형성 방법
TWI607510B (zh) * 2012-12-28 2017-12-01 半導體能源研究所股份有限公司 半導體裝置及半導體裝置的製造方法
KR102151696B1 (ko) 2012-12-28 2020-09-03 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치, 및 반도체 장치의 제작 방법
CN103094353B (zh) * 2013-01-23 2016-06-29 深圳市华星光电技术有限公司 一种薄膜晶体管结构、液晶显示装置及一种制造方法
TWI611567B (zh) * 2013-02-27 2018-01-11 半導體能源研究所股份有限公司 半導體裝置、驅動電路及顯示裝置
US9153650B2 (en) 2013-03-19 2015-10-06 Semiconductor Energy Laboratory Co., Ltd. Oxide semiconductor
JP6236827B2 (ja) * 2013-03-27 2017-11-29 セイコーエプソン株式会社 電気光学装置、電気光学装置の製造方法、及び電子機器
TWI652822B (zh) 2013-06-19 2019-03-01 日商半導體能源研究所股份有限公司 氧化物半導體膜及其形成方法
US9293480B2 (en) * 2013-07-10 2016-03-22 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and display device including the semiconductor device
TWI608523B (zh) 2013-07-19 2017-12-11 半導體能源研究所股份有限公司 Oxide semiconductor film, method of manufacturing oxide semiconductor film, and semiconductor device
KR20150011702A (ko) * 2013-07-23 2015-02-02 삼성디스플레이 주식회사 박막 트랜지스터, 이를 포함하는 유기 발광 표시 장치, 및 박막 트랜지스터의 제조 방법
US20150187574A1 (en) * 2013-12-26 2015-07-02 Lg Display Co. Ltd. IGZO with Intra-Layer Variations and Methods for Forming the Same
WO2015132697A1 (en) 2014-03-07 2015-09-11 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
CN103996792B (zh) * 2014-04-30 2016-04-27 京东方科技集团股份有限公司 有机发光器件及制造方法和有机发光显示装置及驱动方法
KR101669060B1 (ko) * 2014-05-02 2016-11-10 엘지디스플레이 주식회사 표시장치 및 이를 제조하는 방법
US20160155803A1 (en) * 2014-11-28 2016-06-02 Semiconductor Energy Laboratory Co., Ltd. Semiconductor Device, Method for Manufacturing the Semiconductor Device, and Display Device Including the Semiconductor Device
US10403646B2 (en) * 2015-02-20 2019-09-03 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
US10126899B2 (en) 2016-04-04 2018-11-13 Japan Display Inc. Detection device and display device
US11302717B2 (en) * 2016-04-08 2022-04-12 Semiconductor Energy Laboratory Co., Ltd. Transistor and method for manufacturing the same
TWI727041B (zh) * 2016-05-20 2021-05-11 日商半導體能源研究所股份有限公司 顯示裝置
CN106024706B (zh) * 2016-06-22 2019-02-19 深圳市华星光电技术有限公司 阵列基板及其制作方法
JP6715708B2 (ja) * 2016-07-08 2020-07-01 株式会社ジャパンディスプレイ 表示装置
JP6962673B2 (ja) 2016-09-12 2021-11-05 株式会社ジャパンディスプレイ 樹脂基板
JP6818512B2 (ja) * 2016-10-27 2021-01-20 株式会社ジャパンディスプレイ 表示装置及び表示装置の製造方法
US20180323239A1 (en) * 2017-05-03 2018-11-08 Innolux Corporation Display device
CN107195635B (zh) * 2017-05-12 2020-05-12 深圳市华星光电半导体显示技术有限公司 薄膜晶体管阵列基板及其制备方法
CN107093610B (zh) * 2017-05-24 2020-09-25 厦门天马微电子有限公司 阵列基板、显示面板及显示装置
KR102097812B1 (ko) 2017-07-27 2020-04-07 주식회사 엘지화학 기판
CN108766972B (zh) * 2018-05-11 2021-10-22 京东方科技集团股份有限公司 薄膜晶体管及其制作方法、显示基板
CN108766387B (zh) * 2018-05-30 2021-01-22 京东方科技集团股份有限公司 显示装置、自动调节显示屏亮度的方法及终端设备
KR101995922B1 (ko) * 2018-10-01 2019-07-04 삼성디스플레이 주식회사 박막 트랜지스터 표시의 제조 방법
KR101954372B1 (ko) 2018-10-12 2019-03-05 한국벤토나이트 주식회사 유기성 폐기물을 함유하는 연료탄의 제조방법.
KR102606687B1 (ko) * 2018-12-12 2023-11-28 삼성디스플레이 주식회사 표시 장치 및 이의 제조 방법
CN109742149A (zh) * 2018-12-14 2019-05-10 华南理工大学 一种双层硅掺杂氧化锡基薄膜晶体管及其制备方法和应用
JP2020112690A (ja) * 2019-01-11 2020-07-27 ヒューレット−パッカード デベロップメント カンパニー エル．ピー．Ｈｅｗｌｅｔｔ‐Ｐａｃｋａｒｄ Ｄｅｖｅｌｏｐｍｅｎｔ Ｃｏｍｐａｎｙ， Ｌ．Ｐ． 画像形成システム
JP2020145233A (ja) * 2019-03-04 2020-09-10 キオクシア株式会社 半導体装置およびその製造方法
CN110045555B (zh) * 2019-05-10 2021-08-24 Tcl华星光电技术有限公司 一种显示面板的走线结构及显示面板
TWI798491B (zh) * 2019-07-07 2023-04-11 奕力科技股份有限公司 具有像素結構的顯示裝置與指紋辨識晶片
US12113115B2 (en) * 2021-02-09 2024-10-08 Taiwan Semiconductor Manufacturing Company Limited Thin film transistor including a compositionally-graded gate dielectric and methods for forming the same
TWI792493B (zh) * 2021-08-13 2023-02-11 友達光電股份有限公司 全反射顯示器

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6017962A (ja) * 1983-07-11 1985-01-29 Canon Inc 薄膜トランジスタ
JPH02157827A (ja) * 1988-12-12 1990-06-18 Nec Corp 薄膜トランジスタアレイ装置
JP2006191015A (ja) * 2004-12-30 2006-07-20 Lg Phillips Lcd Co Ltd 薄膜トランジスタアレイ基板およびその製造方法
JP2007115902A (ja) * 2005-10-20 2007-05-10 Canon Inc アモルファス酸化物を用いた電界効果型トランジスタ、及び該トランジスタを用いた表示装置
JP2007134687A (ja) * 2005-10-14 2007-05-31 Semiconductor Energy Lab Co Ltd 半導体装置及びその作製方法
JP2008153535A (ja) * 2006-12-19 2008-07-03 Seiko Epson Corp 半導体装置、半導体装置の製造方法、電気光学装置および電子機器
JP2008192715A (ja) * 2007-02-02 2008-08-21 Ips Alpha Technology Ltd 表示装置およびその製造方法
JP2008218495A (ja) * 2007-02-28 2008-09-18 Canon Inc 薄膜トランジスタおよびその製造方法

Family Cites Families (251)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6017962Y2 (ja) 1980-10-08 1985-05-31 十条エンジニアリング株式会社 フアクシミリ装置における原稿検出装置
JPS60198861A (ja) * 1984-03-23 1985-10-08 Fujitsu Ltd 薄膜トランジスタ
JPH0244256B2 (ja) 1987-01-28 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn2o5deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244260B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn5o8deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244258B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn3o6deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPS63210023A (ja) 1987-02-24 1988-08-31 Natl Inst For Res In Inorg Mater ＩｎＧａＺｎ↓４Ｏ↓７で示される六方晶系の層状構造を有する化合物およびその製造法
JPH0244262B2 (ja) 1987-02-27 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn6o9deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244263B2 (ja) 1987-04-22 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn7o10deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
US5166085A (en) * 1987-09-09 1992-11-24 Casio Computer Co., Ltd. Method of manufacturing a thin film transistor
DE68921567T2 (de) 1988-11-30 1995-07-06 Nippon Electric Co Flüssigkristallanzeigetafel mit verminderten Pixeldefekten.
EP0445535B1 (en) 1990-02-06 1995-02-01 Sel Semiconductor Energy Laboratory Co., Ltd. Method of forming an oxide film
JP2585118B2 (ja) 1990-02-06 1997-02-26 株式会社半導体エネルギー研究所 薄膜トランジスタの作製方法
JPH05243333A (ja) 1992-02-26 1993-09-21 Nec Corp 薄膜電界効果型トランジスタ基板
JPH05251705A (ja) 1992-03-04 1993-09-28 Fuji Xerox Co Ltd 薄膜トランジスタ
JP3512849B2 (ja) * 1993-04-23 2004-03-31 株式会社東芝 薄膜トランジスタおよびそれを用いた表示装置
DE4400842C2 (de) * 1994-01-13 1998-03-26 Gold Star Electronics MOS Transistor und Verfahren zu seiner Herstellung
JP3072000B2 (ja) 1994-06-23 2000-07-31 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP3479375B2 (ja) * 1995-03-27 2003-12-15 科学技術振興事業団 亜酸化銅等の金属酸化物半導体による薄膜トランジスタとｐｎ接合を形成した金属酸化物半導体装置およびそれらの製造方法
EP0820644B1 (en) 1995-08-03 2005-08-24 Koninklijke Philips Electronics N.V. Semiconductor device provided with transparent switching element
US5835177A (en) 1995-10-05 1998-11-10 Kabushiki Kaisha Toshiba Array substrate with bus lines takeout/terminal sections having multiple conductive layers
JP3663261B2 (ja) * 1995-10-05 2005-06-22 株式会社東芝 表示装置用アレイ基板及びその製造方法
US5847410A (en) 1995-11-24 1998-12-08 Semiconductor Energy Laboratory Co. Semiconductor electro-optical device
KR100238206B1 (ko) * 1996-10-05 2000-01-15 윤종용 박막트랜지스터 액정 표시장치및 그 제조방법
JP3625598B2 (ja) 1995-12-30 2005-03-02 三星電子株式会社 液晶表示装置の製造方法
KR100255591B1 (ko) 1997-03-06 2000-05-01 구본준 박막 트랜지스터 어레이의 배선 연결 구조 및 그 제조 방법
JP3883641B2 (ja) 1997-03-27 2007-02-21 株式会社半導体エネルギー研究所 コンタクト構造およびアクティブマトリクス型表示装置
JP3208658B2 (ja) 1997-03-27 2001-09-17 株式会社アドバンスト・ディスプレイ 電気光学素子の製法
KR100248256B1 (ko) * 1997-04-22 2000-03-15 구본준 액정 표시 장치의 구조 및 그 액정 표시 장치의 제조 방법
JP3226836B2 (ja) 1997-06-26 2001-11-05 日本電気株式会社 液晶表示装置及びその製造方法
JPH1140814A (ja) * 1997-07-18 1999-02-12 Furontetsuku:Kk 薄膜トランジスタ基板と液晶表示装置および薄膜トランジスタ基板の製造方法
JPH1195255A (ja) * 1997-09-24 1999-04-09 Toshiba Corp 液晶表示装置のアレイ基板、およびこれを備えた液晶表示装置
US6587160B2 (en) 1997-10-14 2003-07-01 Samsung Electronics Co., Ltd. Liquid crystal displays
JP3536639B2 (ja) * 1998-01-09 2004-06-14 セイコーエプソン株式会社 電気光学装置及び電子機器
US6087229A (en) * 1998-03-09 2000-07-11 Lsi Logic Corporation Composite semiconductor gate dielectrics
US6528357B2 (en) 1998-03-13 2003-03-04 Kabushiki Kaisha Toshiba Method of manufacturing array substrate
JPH11258632A (ja) * 1998-03-13 1999-09-24 Toshiba Corp 表示装置用アレイ基板
JP4170454B2 (ja) 1998-07-24 2008-10-22 Ｈｏｙａ株式会社 透明導電性酸化物薄膜を有する物品及びその製造方法
JP3161528B2 (ja) 1998-09-07 2001-04-25 日本電気株式会社 液晶表示パネル
CN1139837C (zh) 1998-10-01 2004-02-25 三星电子株式会社 液晶显示器用薄膜晶体管阵列基板及其制造方法
JP2000150861A (ja) 1998-11-16 2000-05-30 Tdk Corp 酸化物薄膜
JP3276930B2 (ja) 1998-11-17 2002-04-22 科学技術振興事業団 トランジスタ及び半導体装置
JP3982730B2 (ja) * 1998-12-10 2007-09-26 株式会社アドバンスト・ディスプレイ 薄膜トランジスタアレイ基板の製造方法
US6353464B1 (en) 1998-11-20 2002-03-05 Kabushiki Kaisha Advanced Display TFT array substrate, liquid crystal display using TFT array substrate, and manufacturing method thereof in which the interlayer insulating film covers the guard resistance and the short ring
JP2000267595A (ja) 1999-03-15 2000-09-29 Toshiba Corp 表示装置用アレイ基板の製造方法
US6836301B1 (en) * 1999-06-15 2004-12-28 Advanced Display Inc. Liquid crystal display device
JP3916349B2 (ja) * 1999-06-15 2007-05-16 株式会社アドバンスト・ディスプレイ 液晶表示装置
JP2001053283A (ja) 1999-08-12 2001-02-23 Semiconductor Energy Lab Co Ltd 半導体装置及びその作製方法
KR100299537B1 (ko) 1999-08-31 2001-11-01 남상희 엑스-선 검출용 박막트랜지스터 기판 제조방법
TW460731B (en) 1999-09-03 2001-10-21 Ind Tech Res Inst Electrode structure and production method of wide viewing angle LCD
JP3712899B2 (ja) 1999-09-21 2005-11-02 株式会社日立製作所 液晶表示装置
CN1195243C (zh) 1999-09-30 2005-03-30 三星电子株式会社 用于液晶显示器的薄膜晶体管阵列屏板及其制造方法
JP2001109014A (ja) 1999-10-05 2001-04-20 Hitachi Ltd アクティブマトリクス型液晶表示装置
JP4584387B2 (ja) 1999-11-19 2010-11-17 シャープ株式会社 表示装置及びその欠陥修復方法
JP4963140B2 (ja) 2000-03-02 2012-06-27 株式会社半導体エネルギー研究所 半導体装置
EP1266054B1 (en) 2000-03-07 2006-12-20 Asm International N.V. Graded thin films
US7419903B2 (en) 2000-03-07 2008-09-02 Asm International N.V. Thin films
US6838696B2 (en) 2000-03-15 2005-01-04 Advanced Display Inc. Liquid crystal display
JP2001339072A (ja) 2000-03-15 2001-12-07 Advanced Display Inc 液晶表示装置
JP4777500B2 (ja) 2000-06-19 2011-09-21 三菱電機株式会社 アレイ基板およびそれを用いた表示装置ならびにアレイ基板の製造方法
JP3415602B2 (ja) 2000-06-26 2003-06-09 鹿児島日本電気株式会社 パターン形成方法
KR100385082B1 (ko) 2000-07-27 2003-05-22 삼성전자주식회사 액정 표시 장치
DE10042962C1 (de) * 2000-08-31 2002-05-02 Siemens Ag Magnetlager zur Lagerung einer drehbaren Welle unter Verwendung von Hoch-T¶c¶-Supraleitermaterial
JP4089858B2 (ja) 2000-09-01 2008-05-28 国立大学法人東北大学 半導体デバイス
KR20020038482A (ko) 2000-11-15 2002-05-23 모리시타 요이찌 박막 트랜지스터 어레이, 그 제조방법 및 그것을 이용한표시패널
JP2002198311A (ja) * 2000-12-25 2002-07-12 Sony Corp 多結晶性半導体薄膜の形成方法及び半導体装置の製造方法、これらの方法の実施に使用する装置、並びに電気光学装置
US6757031B2 (en) * 2001-02-09 2004-06-29 Prime View International Co., Ltd. Metal contact structure and method for thin film transistor array in liquid crystal display
US7563715B2 (en) 2005-12-05 2009-07-21 Asm International N.V. Method of producing thin films
US9139906B2 (en) 2001-03-06 2015-09-22 Asm America, Inc. Doping with ALD technology
US7491634B2 (en) 2006-04-28 2009-02-17 Asm International N.V. Methods for forming roughened surfaces and applications thereof
JP3997731B2 (ja) 2001-03-19 2007-10-24 富士ゼロックス株式会社 基材上に結晶性半導体薄膜を形成する方法
KR100799463B1 (ko) 2001-03-21 2008-02-01 엘지.필립스 엘시디 주식회사 액정표시장치 및 그 제조방법
JP2002289859A (ja) 2001-03-23 2002-10-04 Minolta Co Ltd 薄膜トランジスタ
JP2003037268A (ja) * 2001-07-24 2003-02-07 Minolta Co Ltd 半導体素子及びその製造方法
JP2003069028A (ja) * 2001-08-27 2003-03-07 Casio Comput Co Ltd 薄膜トランジスタパネル
JP3925839B2 (ja) 2001-09-10 2007-06-06 シャープ株式会社 半導体記憶装置およびその試験方法
JP4090716B2 (ja) 2001-09-10 2008-05-28 雅司 川崎 薄膜トランジスタおよびマトリクス表示装置
JP3747828B2 (ja) 2001-09-21 2006-02-22 セイコーエプソン株式会社 電気光学装置及びその製造方法
JP4164562B2 (ja) 2002-09-11 2008-10-15 独立行政法人科学技術振興機構 ホモロガス薄膜を活性層として用いる透明薄膜電界効果型トランジスタ
WO2003040441A1 (en) 2001-11-05 2003-05-15 Japan Science And Technology Agency Natural superlattice homologous single crystal thin film, method for preparation thereof, and device using said single crystal thin film
US7358104B2 (en) * 2002-10-08 2008-04-15 Samsung Electornics Co., Ltd. Contact portion of semiconductor device, and thin film transistor array panel for display device including the contact portion
JP2003161957A (ja) 2001-11-26 2003-06-06 Toshiba Corp 液晶表示装置及びその製造方法
JP3939140B2 (ja) 2001-12-03 2007-07-04 株式会社日立製作所 液晶表示装置
KR100412619B1 (ko) * 2001-12-27 2003-12-31 엘지.필립스 엘시디 주식회사 액정표시장치용 어레이 기판의 제조 방법
KR100652047B1 (ko) * 2001-12-29 2006-11-30 엘지.필립스 엘시디 주식회사 액정표시소자
JP4083486B2 (ja) 2002-02-21 2008-04-30 独立行政法人科学技術振興機構 ＬｎＣｕＯ（Ｓ，Ｓｅ，Ｔｅ）単結晶薄膜の製造方法
CN1445821A (zh) 2002-03-15 2003-10-01 三洋电机株式会社 ZnO膜和ZnO半导体层的形成方法、半导体元件及其制造方法
JP3933591B2 (ja) 2002-03-26 2007-06-20 淳二 城戸 有機エレクトロルミネッセント素子
US6851816B2 (en) * 2002-05-09 2005-02-08 Pixon Technologies Corp. Linear light source device for image reading
US7339187B2 (en) 2002-05-21 2008-03-04 State Of Oregon Acting By And Through The Oregon State Board Of Higher Education On Behalf Of Oregon State University Transistor structures
TWI227529B (en) * 2002-05-22 2005-02-01 Kawasaki Masashi Semiconductor device and display device using the same
JP2004022625A (ja) 2002-06-13 2004-01-22 Murata Mfg Co Ltd 半導体デバイス及び該半導体デバイスの製造方法
US7105868B2 (en) 2002-06-24 2006-09-12 Cermet, Inc. High-electron mobility transistor with zinc oxide
US7067843B2 (en) 2002-10-11 2006-06-27 E. I. Du Pont De Nemours And Company Transparent oxide semiconductor thin film transistors
KR100904757B1 (ko) 2002-12-30 2009-06-29 엘지디스플레이 주식회사 액정표시장치 및 그의 제조방법
JP4166105B2 (ja) 2003-03-06 2008-10-15 シャープ株式会社 半導体装置およびその製造方法
JP2004273732A (ja) 2003-03-07 2004-09-30 Sharp Corp アクティブマトリクス基板およびその製造方法
KR100951351B1 (ko) 2003-04-22 2010-04-08 삼성전자주식회사 박막 트랜지스터 표시판 및 이를 포함하는 전기 영동 표시장치
JP4754772B2 (ja) 2003-05-16 2011-08-24 株式会社半導体エネルギー研究所 発光装置及び該発光装置を用いた電子機器
JP4108633B2 (ja) 2003-06-20 2008-06-25 シャープ株式会社 薄膜トランジスタおよびその製造方法ならびに電子デバイス
JP4748954B2 (ja) 2003-07-14 2011-08-17 株式会社半導体エネルギー研究所 液晶表示装置
CN100474084C (zh) * 2003-07-14 2009-04-01 株式会社半导体能源研究所 液晶显示器件
TWI399580B (zh) 2003-07-14 2013-06-21 Semiconductor Energy Lab 半導體裝置及顯示裝置
US7262463B2 (en) 2003-07-25 2007-08-28 Hewlett-Packard Development Company, L.P. Transistor including a deposited channel region having a doped portion
KR100997968B1 (ko) * 2003-10-13 2010-12-02 삼성전자주식회사 박막 트랜지스터 표시판의 제조 방법
WO2005041310A1 (en) * 2003-10-28 2005-05-06 Semiconductor Energy Laboratory Co., Ltd. Display device and method for manufacturing the same, and television receiver
CN100464429C (zh) 2003-10-28 2009-02-25 株式会社半导体能源研究所 液晶显示设备及其制造方法,以及液晶电视接收机
WO2005048353A1 (en) 2003-11-14 2005-05-26 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing liquid crystal display device
US7282782B2 (en) 2004-03-12 2007-10-16 Hewlett-Packard Development Company, L.P. Combined binary oxide semiconductor device
US7145174B2 (en) 2004-03-12 2006-12-05 Hewlett-Packard Development Company, Lp. Semiconductor device
US7297977B2 (en) * 2004-03-12 2007-11-20 Hewlett-Packard Development Company, L.P. Semiconductor device
CN1998087B (zh) 2004-03-12 2014-12-31 独立行政法人科学技术振兴机构 非晶形氧化物和薄膜晶体管
KR100698062B1 (ko) * 2004-04-01 2007-03-23 엘지.필립스 엘시디 주식회사 액정표시소자 및 그 제조방법
KR101086477B1 (ko) 2004-05-27 2011-11-25 엘지디스플레이 주식회사 표시 소자용 박막 트랜지스터 기판 제조 방법
US7211825B2 (en) 2004-06-14 2007-05-01 Yi-Chi Shih Indium oxide-based thin film transistors and circuits
TW200601566A (en) * 2004-06-28 2006-01-01 Adv Lcd Tech Dev Ct Co Ltd Semiconductor apparatus and manufacturing method thereof
JP2006100760A (ja) 2004-09-02 2006-04-13 Casio Comput Co Ltd 薄膜トランジスタおよびその製造方法
US7285501B2 (en) 2004-09-17 2007-10-23 Hewlett-Packard Development Company, L.P. Method of forming a solution processed device
JP4610285B2 (ja) * 2004-09-30 2011-01-12 株式会社半導体エネルギー研究所 液晶表示装置の作製方法
JP4566677B2 (ja) * 2004-10-01 2010-10-20 シャープ株式会社 液晶パネル
US7470604B2 (en) 2004-10-08 2008-12-30 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing display device
US7298084B2 (en) 2004-11-02 2007-11-20 3M Innovative Properties Company Methods and displays utilizing integrated zinc oxide row and column drivers in conjunction with organic light emitting diodes
US7868326B2 (en) 2004-11-10 2011-01-11 Canon Kabushiki Kaisha Field effect transistor
US7453065B2 (en) 2004-11-10 2008-11-18 Canon Kabushiki Kaisha Sensor and image pickup device
AU2005302963B2 (en) 2004-11-10 2009-07-02 Cannon Kabushiki Kaisha Light-emitting device
US7863611B2 (en) 2004-11-10 2011-01-04 Canon Kabushiki Kaisha Integrated circuits utilizing amorphous oxides
US7791072B2 (en) 2004-11-10 2010-09-07 Canon Kabushiki Kaisha Display
CA2708337A1 (en) 2004-11-10 2006-05-18 Canon Kabushiki Kaisha Amorphous oxide and field effect transistor
US7829444B2 (en) * 2004-11-10 2010-11-09 Canon Kabushiki Kaisha Field effect transistor manufacturing method
JP5138163B2 (ja) 2004-11-10 2013-02-06 キヤノン株式会社 電界効果型トランジスタ
JP2006178426A (ja) 2004-11-24 2006-07-06 Sanyo Electric Co Ltd 表示装置および表示装置の製造方法
TWI252587B (en) * 2004-12-14 2006-04-01 Quanta Display Inc Method for manufacturing a pixel electrode contact of a thin-film transistors liquid crystal display
US20060132454A1 (en) * 2004-12-16 2006-06-22 Deng-Peng Chen Systems and methods for high resolution optical touch position systems
KR101107239B1 (ko) 2004-12-23 2012-01-25 엘지디스플레이 주식회사 액정 표시 패널 및 그 제조방법
US7579224B2 (en) 2005-01-21 2009-08-25 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing a thin film semiconductor device
US7608531B2 (en) 2005-01-28 2009-10-27 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, electronic device, and method of manufacturing semiconductor device
TWI472037B (zh) 2005-01-28 2015-02-01 Semiconductor Energy Lab 半導體裝置，電子裝置，和半導體裝置的製造方法
US7858451B2 (en) 2005-02-03 2010-12-28 Semiconductor Energy Laboratory Co., Ltd. Electronic device, semiconductor device and manufacturing method thereof
US7948171B2 (en) 2005-02-18 2011-05-24 Semiconductor Energy Laboratory Co., Ltd. Light emitting device
US20060197092A1 (en) 2005-03-03 2006-09-07 Randy Hoffman System and method for forming conductive material on a substrate
US8681077B2 (en) 2005-03-18 2014-03-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, and display device, driving method and electronic apparatus thereof
WO2006105077A2 (en) 2005-03-28 2006-10-05 Massachusetts Institute Of Technology Low voltage thin film transistor with high-k dielectric material
US7645478B2 (en) 2005-03-31 2010-01-12 3M Innovative Properties Company Methods of making displays
JP4741870B2 (ja) * 2005-04-18 2011-08-10 Ｎｅｃ液晶テクノロジー株式会社 液晶表示装置及びその製造方法
US8300031B2 (en) 2005-04-20 2012-10-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising transistor having gate and drain connected through a current-voltage conversion element
KR101216688B1 (ko) * 2005-05-02 2012-12-31 삼성디스플레이 주식회사 박막 트랜지스터 기판 및 이를 포함하는 액정 표시 장치
JP2006344849A (ja) 2005-06-10 2006-12-21 Casio Comput Co Ltd 薄膜トランジスタ
US7402506B2 (en) 2005-06-16 2008-07-22 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7691666B2 (en) 2005-06-16 2010-04-06 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7507618B2 (en) 2005-06-27 2009-03-24 3M Innovative Properties Company Method for making electronic devices using metal oxide nanoparticles
US7898623B2 (en) * 2005-07-04 2011-03-01 Semiconductor Energy Laboratory Co., Ltd. Display device, electronic device and method of driving display device
KR100711890B1 (ko) 2005-07-28 2007-04-25 삼성에스디아이 주식회사 유기 발광표시장치 및 그의 제조방법
JP2007059128A (ja) 2005-08-23 2007-03-08 Canon Inc 有機ｅｌ表示装置およびその製造方法
JP4870404B2 (ja) 2005-09-02 2012-02-08 財団法人高知県産業振興センター 薄膜トランジスタの製法
JP4280736B2 (ja) 2005-09-06 2009-06-17 キヤノン株式会社 半導体素子
JP4850457B2 (ja) 2005-09-06 2012-01-11 キヤノン株式会社 薄膜トランジスタ及び薄膜ダイオード
JP5116225B2 (ja) 2005-09-06 2013-01-09 キヤノン株式会社 酸化物半導体デバイスの製造方法
JP2007073705A (ja) 2005-09-06 2007-03-22 Canon Inc 酸化物半導体チャネル薄膜トランジスタおよびその製造方法
JP5064747B2 (ja) 2005-09-29 2012-10-31 株式会社半導体エネルギー研究所 半導体装置、電気泳動表示装置、表示モジュール、電子機器、及び半導体装置の作製方法
EP1998373A3 (en) 2005-09-29 2012-10-31 Semiconductor Energy Laboratory Co, Ltd. Semiconductor device having oxide semiconductor layer and manufacturing method thereof
JP5078246B2 (ja) 2005-09-29 2012-11-21 株式会社半導体エネルギー研究所 半導体装置、及び半導体装置の作製方法
JP5198066B2 (ja) 2005-10-05 2013-05-15 出光興産株式会社 Ｔｆｔ基板及びｔｆｔ基板の製造方法
WO2007043493A1 (en) 2005-10-14 2007-04-19 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
JP5416881B2 (ja) * 2005-10-18 2014-02-12 株式会社半導体エネルギー研究所 半導体装置の作製方法
US7601566B2 (en) 2005-10-18 2009-10-13 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
KR101182521B1 (ko) * 2005-10-28 2012-10-02 엘지디스플레이 주식회사 액정 표시 장치 및 이의 제조 방법
JP2007123672A (ja) * 2005-10-31 2007-05-17 Mitsubishi Electric Corp 導電体構造、導電体構造の製造方法、素子基板および素子基板の製造方法
KR101397571B1 (ko) 2005-11-15 2014-05-22 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체장치 및 그의 제조방법
US20070115219A1 (en) 2005-11-22 2007-05-24 Matsushita Electric Industrial Co., Ltd. Apparatus for driving plasma display panel and plasma display
US7998372B2 (en) 2005-11-18 2011-08-16 Idemitsu Kosan Co., Ltd. Semiconductor thin film, method for manufacturing the same, thin film transistor, and active-matrix-driven display panel
JP5376750B2 (ja) * 2005-11-18 2013-12-25 出光興産株式会社 半導体薄膜、及びその製造方法、並びに薄膜トランジスタ、アクティブマトリックス駆動表示パネル
US20090237000A1 (en) 2005-11-22 2009-09-24 Matsushita Electric Industrial Co., Ltd. Pdp driving apparatus and plasma display
KR101146527B1 (ko) * 2005-11-30 2012-05-25 엘지디스플레이 주식회사 게이트 인 패널 구조 액정표시장치 및 그 제조 방법
JP5250929B2 (ja) * 2005-11-30 2013-07-31 凸版印刷株式会社 トランジスタおよびその製造方法
WO2007063966A1 (ja) 2005-12-02 2007-06-07 Idemitsu Kosan Co., Ltd. Ｔｆｔ基板及びｔｆｔ基板の製造方法
KR20070059385A (ko) * 2005-12-06 2007-06-12 삼성전자주식회사 표시 장치
KR101201068B1 (ko) 2005-12-20 2012-11-14 엘지디스플레이 주식회사 액정 표시 장치 및 그 제조방법
JP5121221B2 (ja) * 2005-12-26 2013-01-16 株式会社半導体エネルギー研究所 半導体装置
US8212953B2 (en) 2005-12-26 2012-07-03 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
TWI292281B (en) 2005-12-29 2008-01-01 Ind Tech Res Inst Pixel structure of active organic light emitting diode and method of fabricating the same
KR101115026B1 (ko) * 2006-01-10 2012-03-06 삼성전자주식회사 게이트 드라이버와 이를 구비한 박막 트랜지스터 기판 및액정 표시 장치
US7867636B2 (en) 2006-01-11 2011-01-11 Murata Manufacturing Co., Ltd. Transparent conductive film and method for manufacturing the same
JP4977478B2 (ja) 2006-01-21 2012-07-18 三星電子株式会社 ＺｎＯフィルム及びこれを用いたＴＦＴの製造方法
US7576394B2 (en) 2006-02-02 2009-08-18 Kochi Industrial Promotion Center Thin film transistor including low resistance conductive thin films and manufacturing method thereof
US7977169B2 (en) 2006-02-15 2011-07-12 Kochi Industrial Promotion Center Semiconductor device including active layer made of zinc oxide with controlled orientations and manufacturing method thereof
JP4930704B2 (ja) * 2006-03-14 2012-05-16 セイコーエプソン株式会社 有機エレクトロルミネッセンス装置及び電子機器
US7435633B2 (en) 2006-03-14 2008-10-14 Seiko Epson Corporation Electroluminescence device, manufacturing method thereof, and electronic apparatus
JP2007250982A (ja) 2006-03-17 2007-09-27 Canon Inc 酸化物半導体を用いた薄膜トランジスタ及び表示装置
JP5110803B2 (ja) 2006-03-17 2012-12-26 キヤノン株式会社 酸化物膜をチャネルに用いた電界効果型トランジスタ及びその製造方法
JP5016831B2 (ja) * 2006-03-17 2012-09-05 キヤノン株式会社 酸化物半導体薄膜トランジスタを用いた発光素子及びこれを用いた画像表示装置
KR20070101595A (ko) 2006-04-11 2007-10-17 삼성전자주식회사 ＺｎＯ ＴＦＴ
KR100785038B1 (ko) 2006-04-17 2007-12-12 삼성전자주식회사 비정질 ＺｎＯ계 ＴＦＴ
CN101060139A (zh) * 2006-04-17 2007-10-24 三星电子株式会社 非晶氧化锌薄膜晶体管及其制造方法
US20070252928A1 (en) 2006-04-28 2007-11-01 Toppan Printing Co., Ltd. Structure, transmission type liquid crystal display, reflection type display and manufacturing method thereof
JP5298407B2 (ja) * 2006-04-28 2013-09-25 凸版印刷株式会社 反射型表示装置および反射型表示装置の製造方法
JP5028033B2 (ja) 2006-06-13 2012-09-19 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP2008003134A (ja) 2006-06-20 2008-01-10 Mitsubishi Electric Corp 配線構造、及び表示装置
JP4609797B2 (ja) 2006-08-09 2011-01-12 Ｎｅｃ液晶テクノロジー株式会社 薄膜デバイス及びその製造方法
JP4999400B2 (ja) 2006-08-09 2012-08-15 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
US8400599B2 (en) 2006-08-16 2013-03-19 Samsung Display Co., Ltd. Liquid crystal display panel having a light blocking electrode
JP4349406B2 (ja) 2006-08-24 2009-10-21 セイコーエプソン株式会社 電気光学装置用基板及び電気光学装置、並びに電子機器
KR20080018576A (ko) * 2006-08-25 2008-02-28 삼성전자주식회사 유기 활성물의 접촉 구조 형성 방법 및 평판 표시 장치의제조 방법, 그리고 유기 박막 트랜지스터 표시판 및 유기발광 표시 장치
KR101325198B1 (ko) * 2006-08-29 2013-11-04 삼성디스플레이 주식회사 쇼트 패드와 이를 구비한 박막 트랜지스터 기판 및액정표시패널
TW200814326A (en) * 2006-09-08 2008-03-16 Wintek Corp Thin film transistor liquid crystal display panel and the method of making same
JP4332545B2 (ja) 2006-09-15 2009-09-16 キヤノン株式会社 電界効果型トランジスタ及びその製造方法
KR101270705B1 (ko) 2006-09-26 2013-06-03 삼성디스플레이 주식회사 박막 트랜지스터 기판과 이의 제조 방법 및 이를 구비한액정표시패널
JP4274219B2 (ja) 2006-09-27 2009-06-03 セイコーエプソン株式会社 電子デバイス、有機エレクトロルミネッセンス装置、有機薄膜半導体装置
JP5164357B2 (ja) 2006-09-27 2013-03-21 キヤノン株式会社 半導体装置及び半導体装置の製造方法
CN101523611B (zh) 2006-10-04 2012-07-04 株式会社半导体能源研究所 半导体器件及其制造方法
US7622371B2 (en) 2006-10-10 2009-11-24 Hewlett-Packard Development Company, L.P. Fused nanocrystal thin film semiconductor and method
TW200824165A (en) * 2006-11-20 2008-06-01 Univision Technology Inc Pixel circuit of an organic light emitting diode display
KR100920482B1 (ko) * 2006-11-28 2009-10-08 엘지디스플레이 주식회사 액정표시장치용 어레이 기판과 그 제조방법
US7772021B2 (en) 2006-11-29 2010-08-10 Samsung Electronics Co., Ltd. Flat panel displays comprising a thin-film transistor having a semiconductive oxide in its channel and methods of fabricating the same for use in flat panel displays
JP2008140684A (ja) 2006-12-04 2008-06-19 Toppan Printing Co Ltd カラーｅｌディスプレイおよびその製造方法
JP5305630B2 (ja) 2006-12-05 2013-10-02 キヤノン株式会社 ボトムゲート型薄膜トランジスタの製造方法及び表示装置の製造方法
WO2008069255A1 (en) 2006-12-05 2008-06-12 Canon Kabushiki Kaisha Method for manufacturing thin film transistor using oxide semiconductor and display apparatus
TW200825520A (en) * 2006-12-15 2008-06-16 Innolux Display Corp Liquid crystal panel
US8058675B2 (en) 2006-12-27 2011-11-15 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and electronic device using the same
TWI342427B (en) * 2006-12-29 2011-05-21 Chimei Innolux Corp Multi-domain vertcal alignment liquid crystal display panel
KR101303578B1 (ko) 2007-01-05 2013-09-09 삼성전자주식회사 박막 식각 방법
US8207063B2 (en) 2007-01-26 2012-06-26 Eastman Kodak Company Process for atomic layer deposition
JP4662075B2 (ja) * 2007-02-02 2011-03-30 株式会社ブリヂストン 薄膜トランジスタ及びその製造方法
KR101377456B1 (ko) * 2007-02-07 2014-03-25 삼성디스플레이 주식회사 표시 기판, 이의 제조 방법 및 이를 갖는 표시 장치
KR101329284B1 (ko) * 2007-02-08 2013-11-14 삼성디스플레이 주식회사 표시 기판 및 이의 제조 방법
KR101410926B1 (ko) 2007-02-16 2014-06-24 삼성전자주식회사 박막 트랜지스터 및 그 제조방법
US20080204618A1 (en) 2007-02-22 2008-08-28 Min-Kyung Jung Display substrate, method for manufacturing the same, and display apparatus having the same
KR100858088B1 (ko) 2007-02-28 2008-09-10 삼성전자주식회사 박막 트랜지스터 및 그 제조 방법
KR100851215B1 (ko) 2007-03-14 2008-08-07 삼성에스디아이 주식회사 박막 트랜지스터 및 이를 이용한 유기 전계 발광표시장치
TWI326919B (en) * 2007-03-14 2010-07-01 Au Optronics Corp Semiconductor structure of liquid crystal display and manufacturing method thereof
JP4560633B2 (ja) 2007-03-26 2010-10-13 国立大学法人埼玉大学 化学センサ
US7795613B2 (en) 2007-04-17 2010-09-14 Toppan Printing Co., Ltd. Structure with transistor
KR101325053B1 (ko) 2007-04-18 2013-11-05 삼성디스플레이 주식회사 박막 트랜지스터 기판 및 이의 제조 방법
KR20080094300A (ko) 2007-04-19 2008-10-23 삼성전자주식회사 박막 트랜지스터 및 그 제조 방법과 박막 트랜지스터를포함하는 평판 디스플레이
KR101334181B1 (ko) 2007-04-20 2013-11-28 삼성전자주식회사 선택적으로 결정화된 채널층을 갖는 박막 트랜지스터 및 그제조 방법
WO2008133345A1 (en) 2007-04-25 2008-11-06 Canon Kabushiki Kaisha Oxynitride semiconductor
KR101345376B1 (ko) 2007-05-29 2013-12-24 삼성전자주식회사 ＺｎＯ 계 박막 트랜지스터 및 그 제조방법
US8921858B2 (en) 2007-06-29 2014-12-30 Semiconductor Energy Laboratory Co., Ltd. Light-emitting device
US9176353B2 (en) 2007-06-29 2015-11-03 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal display device
JP2009049384A (ja) 2007-07-20 2009-03-05 Semiconductor Energy Lab Co Ltd 発光装置
TWI521292B (zh) 2007-07-20 2016-02-11 半導體能源研究所股份有限公司 液晶顯示裝置
US7611930B2 (en) 2007-08-17 2009-11-03 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing display device
JP5395415B2 (ja) 2007-12-03 2014-01-22 株式会社半導体エネルギー研究所 薄膜トランジスタの作製方法
JP5215158B2 (ja) 2007-12-17 2013-06-19 富士フイルム株式会社 無機結晶性配向膜及びその製造方法、半導体デバイス
JP5059628B2 (ja) 2008-01-10 2012-10-24 株式会社日立製作所 半導体装置
JP5325446B2 (ja) 2008-04-16 2013-10-23 株式会社日立製作所 半導体装置及びその製造方法
TWI834207B (zh) 2008-07-31 2024-03-01 日商半導體能源研究所股份有限公司 半導體裝置及半導體裝置的製造方法
JP4623179B2 (ja) 2008-09-18 2011-02-02 ソニー株式会社 薄膜トランジスタおよびその製造方法
KR101889287B1 (ko) 2008-09-19 2018-08-20 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체장치
KR101622981B1 (ko) 2008-09-19 2016-05-20 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시장치 및 그 제조방법
KR102275487B1 (ko) 2008-09-19 2021-07-12 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체장치
JP5451280B2 (ja) 2008-10-09 2014-03-26 キヤノン株式会社 ウルツ鉱型結晶成長用基板およびその製造方法ならびに半導体装置
US8434563B2 (en) * 2010-02-26 2013-05-07 Schiller Grounds Care, Inc. Device for cultivating soil or brushing debris

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6017962A (ja) * 1983-07-11 1985-01-29 Canon Inc 薄膜トランジスタ
JPH02157827A (ja) * 1988-12-12 1990-06-18 Nec Corp 薄膜トランジスタアレイ装置
JP2006191015A (ja) * 2004-12-30 2006-07-20 Lg Phillips Lcd Co Ltd 薄膜トランジスタアレイ基板およびその製造方法
JP2007134687A (ja) * 2005-10-14 2007-05-31 Semiconductor Energy Lab Co Ltd 半導体装置及びその作製方法
JP2007115902A (ja) * 2005-10-20 2007-05-10 Canon Inc アモルファス酸化物を用いた電界効果型トランジスタ、及び該トランジスタを用いた表示装置
JP2008153535A (ja) * 2006-12-19 2008-07-03 Seiko Epson Corp 半導体装置、半導体装置の製造方法、電気光学装置および電子機器
JP2008192715A (ja) * 2007-02-02 2008-08-21 Ips Alpha Technology Ltd 表示装置およびその製造方法
JP2008218495A (ja) * 2007-02-28 2008-09-18 Canon Inc 薄膜トランジスタおよびその製造方法

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9734780B2 (en) 2010-07-01 2017-08-15 Semiconductor Energy Laboratory Co., Ltd. Driving method of liquid crystal display device
US10008169B2 (en) 2010-07-01 2018-06-26 Semiconductor Energy Laboratory Co., Ltd. Driving method of liquid crystal display device
JP5379331B2 (ja) * 2011-02-28 2013-12-25 シャープ株式会社 半導体装置の製造方法
CN102800706A (zh) * 2011-05-21 2012-11-28 双叶电子工业株式会社 薄膜半导体器件及使用薄膜半导体器件的显示器件
JP2013008944A (ja) * 2011-05-21 2013-01-10 Futaba Corp 薄膜半導体装置と薄膜半導体装置を用いた表示装置
KR20210091364A (ko) * 2013-12-27 2021-07-21 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시 장치
KR102358423B1 (ko) 2013-12-27 2022-02-08 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시 장치
US11380795B2 (en) 2013-12-27 2022-07-05 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising an oxide semiconductor film
US11757041B2 (en) 2013-12-27 2023-09-12 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US12142688B2 (en) 2013-12-27 2024-11-12 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device

Also Published As

Publication number Publication date
TW202125706A (zh) 2021-07-01
KR20200053657A (ko) 2020-05-18
TWI536530B (zh) 2016-06-01
JP2022105518A (ja) 2022-07-14
JP6359737B2 (ja) 2018-07-18
TWI469297B (zh) 2015-01-11
CN103985718B (zh) 2019-03-22
KR20110128212A (ko) 2011-11-28
TW201637165A (zh) 2016-10-16
JP2014209240A (ja) 2014-11-06
TWI628770B (zh) 2018-07-01
US20180315779A1 (en) 2018-11-01
US20200111816A1 (en) 2020-04-09
TWI793047B (zh) 2023-02-11
KR101313126B1 (ko) 2013-10-01
EP2421030A2 (en) 2012-02-22
KR20210049188A (ko) 2021-05-04
CN102496628B (zh) 2015-09-16
KR101831167B1 (ko) 2018-02-26
KR20170102062A (ko) 2017-09-06
CN102496628A (zh) 2012-06-13
EP2342754A4 (en) 2015-05-20
KR101889287B1 (ko) 2018-08-20
JP2021006916A (ja) 2021-01-21
TWI775228B (zh) 2022-08-21
TW201027700A (en) 2010-07-16
KR102113024B1 (ko) 2020-06-02
WO2010032640A1 (en) 2010-03-25
KR101774212B1 (ko) 2017-09-04
TW202320044A (zh) 2023-05-16
TW201926614A (zh) 2019-07-01
EP2421030B1 (en) 2020-10-21
JP2014195105A (ja) 2014-10-09
KR102668391B1 (ko) 2024-05-24
TW201131729A (en) 2011-09-16
KR20190067268A (ko) 2019-06-14
KR102246123B1 (ko) 2021-04-30
JP6268203B2 (ja) 2018-01-24
KR20140091620A (ko) 2014-07-21
TW201929148A (zh) 2019-07-16
KR20180090393A (ko) 2018-08-10
KR20110060928A (ko) 2011-06-08
TWI652785B (zh) 2019-03-01
TWI694568B (zh) 2020-05-21
CN102160184B (zh) 2014-07-09
US8304765B2 (en) 2012-11-06
KR20160114185A (ko) 2016-10-04
KR102094683B1 (ko) 2020-03-30
JP2024097800A (ja) 2024-07-19
US11610918B2 (en) 2023-03-21
JP2019145806A (ja) 2019-08-29
JP5550777B2 (ja) 2014-07-16
KR101660327B1 (ko) 2016-09-27
US10559599B2 (en) 2020-02-11
TW201440191A (zh) 2014-10-16
TW202245274A (zh) 2022-11-16
US10032796B2 (en) 2018-07-24
TWI836853B (zh) 2024-03-21
JP2017208573A (ja) 2017-11-24
KR20160042143A (ko) 2016-04-18
JP5871405B2 (ja) 2016-03-01
JP4959037B2 (ja) 2012-06-20
TW201743423A (zh) 2017-12-16
JP6154919B2 (ja) 2017-06-28
JP2012160745A (ja) 2012-08-23
EP2421030A3 (en) 2015-05-27
TWI509766B (zh) 2015-11-21
CN102160184A (zh) 2011-08-17
KR101999970B1 (ko) 2019-07-15
TW201603232A (zh) 2016-01-16
TW201742214A (zh) 2017-12-01
TWI453885B (zh) 2014-09-21
JP2010098305A (ja) 2010-04-30
EP2342754A1 (en) 2011-07-13
US9343517B2 (en) 2016-05-17
CN103985718A (zh) 2014-08-13
US20230187453A1 (en) 2023-06-15
TW201907536A (zh) 2019-02-16
US20100072468A1 (en) 2010-03-25
TWI714063B (zh) 2020-12-21
TWI657558B (zh) 2019-04-21
JP5303586B2 (ja) 2013-10-02
JP2018159947A (ja) 2018-10-11
TWI620294B (zh) 2018-04-01
JP2016131239A (ja) 2016-07-21
KR102426826B1 (ko) 2022-08-01
US20160190177A1 (en) 2016-06-30
KR20220110330A (ko) 2022-08-05
JP2014078724A (ja) 2014-05-01
JP2016105186A (ja) 2016-06-09
US20110133183A1 (en) 2011-06-09
JP5917598B2 (ja) 2016-05-18

Similar Documents

Publication Publication Date Title
JP6359737B2 (ja) 表示装置
JP6333883B2 (ja) 表示装置
JP6312972B2 (ja) 半導体装置
JP6351694B2 (ja) 半導体装置
JP6258455B2 (ja) 表示装置

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120627

A871 Explanation of circumstances concerning accelerated examination

Free format text: JAPANESE INTERMEDIATE CODE: A871

Effective date: 20120627

A975 Report on accelerated examination

Free format text: JAPANESE INTERMEDIATE CODE: A971005

Effective date: 20120712

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120731

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120913

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20121113

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130111

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130226

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130424

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130618

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130624

R150 Certificate of patent or registration of utility model

Ref document number: 5303586

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250