Nothing Special   »   [go: up one dir, main page]

KR101410926B1 - 박막 트랜지스터 및 그 제조방법 - Google Patents

박막 트랜지스터 및 그 제조방법 Download PDF

Info

Publication number
KR101410926B1
KR101410926B1 KR1020070016778A KR20070016778A KR101410926B1 KR 101410926 B1 KR101410926 B1 KR 101410926B1 KR 1020070016778 A KR1020070016778 A KR 1020070016778A KR 20070016778 A KR20070016778 A KR 20070016778A KR 101410926 B1 KR101410926 B1 KR 101410926B1
Authority
KR
South Korea
Prior art keywords
layer
channel layer
forming
oxide semiconductor
protective
Prior art date
Application number
KR1020070016778A
Other languages
English (en)
Other versions
KR20080076608A (ko
Inventor
박재철
박영수
김선일
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020070016778A priority Critical patent/KR101410926B1/ko
Priority to US12/005,395 priority patent/US7910920B2/en
Priority to JP2008034171A priority patent/JP5572290B2/ja
Priority to CN200810074302.8A priority patent/CN101246909B/zh
Publication of KR20080076608A publication Critical patent/KR20080076608A/ko
Priority to US12/929,818 priority patent/US8614442B2/en
Application granted granted Critical
Publication of KR101410926B1 publication Critical patent/KR101410926B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78609—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device for preventing leakage current

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Thin Film Transistor (AREA)
  • Dram (AREA)

Abstract

박막 트랜지스터 및 그 제조방법에 관해 개시되어 있다. 개시된 본 발명의 박막 트랜지스터는 산화물 반도체 물질로 형성된 채널층, 상기 채널층 상에 서로 마주보며 위치하는 소오스 전극 및 드레인 전극, 상기 소오스 전극 및 상기 드레인 전극의 아래에서 상기 채널층을 커버하도록 형성된 보호층, 상기 채널층에 전계를 인가하기 위한 게이트 전극, 및 상기 게이트 전극과 상기 채널층 사이에 개재된 게이트 절연층을 포함하는 것을 특징으로 한다.

Description

박막 트랜지스터 및 그 제조방법{Thin film transistor and method for forming the same}
도 1a 및 도 1b는 본 발명의 제1 실시예에 따른 박막 트랜지스터를 보여주는 단면도 및 사시도이다.
도 2a 및 도 2b는 본 발명의 제2 실시예에 따른 박막 트랜지스터를 보여주는 단면도 및 사시도이다.
도 3a 내지 도 3e는 본 발명의 제1 실시예에 따른 박막 트랜지스터의 제조방법을 보여주는 단면도이다.
도 4a 내지 도 4f는 본 발명의 제2 실시예에 따른 박막 트랜지스터의 제조방법을 보여주는 단면도이다.
도 5a 내지 도 5d는 본 발명의 제3 실시예에 따른 박막 트랜지스터의 제조방법을 보여주는 단면도이다.
도 6은 본 발명의 제3 실시예에 따라 제조한 박막 트랜지스터의 전압-전류 특성을 보여주는 그래프이다.
<도면의 주요 부분에 대한 부호의 설명>
10 : 감광층 패턴 100, 200 : 기판
110, 210 : 채널층 120, 220 : 보호층
130 : 금속층 130a, 230a : 소오스 전극
130b, 230b : 드레인 전극 140, 240 : 게이트 절연층
150, 250 : 게이트 전극 160, 260 : 패시베이션층
M : 마스크
1. 발명의 분야
본 발명은 반도체 소자 및 그 제조방법에 관한 것으로, 보다 상세하게는 박막 트랜지스터 및 그 제조방법에 관한 것이다.
2. 관련기술의 설명
박막 트랜지스터(Thin film transistor)는 액정표시장치 또는 유기발광표시장치 등과 같은 평판표시장치에서 스위칭 소자로 사용된다. 박막 트랜지스터의 이동도(mobility) 또는 누설전류 등은 채널층의 재질 및 상태에 크게 좌우된다.
현재 상용화되어 있는 액정표시장치에서, 박막 트랜지스터의 채널층은 대부분 비정질 실리콘층이다. 박막 트랜지스터의 채널층이 비정질 실리콘층일 때, 이동도는 0.5㎠/Vs 내외로 매우 낮기 때문에, 액정표시장치의 동작 속도를 증가시키기 어렵다.
이에, 상기 비정질 실리콘층보다 이동도가 높은 산화물 반도체 물질층, 예컨대 ZnO 계열(based) 물질층을 상기 박막 트랜지스터의 채널층으로 사용하기 위한 연구가 진행되고 있다. ZnO 계열 물질층 중 하나인 Ga-In-Zn-O층의 이동도는 비정질 실리콘층의 이동도의 수십 배 이상이기 때문에, 상기 Ga-In-Zn-O층을 채널층으로 사용한 박막 트랜지스터는 차세대 표시장치의 구동 소자로서 기대를 모으고 있다.
그러나 ZnO 계열 물질층을 박막 트랜지스터의 채널층으로 적용하는 경우, 채널층을 형성한 이후의 공정에서 채널층이 손상되고, 그 결과 소자의 전기적 특성이 열화되기 쉽다.
본 발명이 이루고자 하는 기술적 과제는 상술한 종래의 문제점을 개선하기 위한 것으로서, 비정질 실리콘보다 이동도가 높고, 플라즈마에 의한 특성 열화가 억제된 채널층을 갖는 박막 트랜지스터를 제공하는데 있다.
본 발명이 이루고자 하는 다른 기술적 과제는 상기 박막 트랜지스터의 제조방법을 제공하는데 있다.
상기 기술적 과제를 달성하기 위하여, 본 발명은 산화물 반도체 물질로 형성된 채널층과, 상기 채널층 상에 서로 마주보며 위치하는 소오스 전극 및 드레인 전극과, 상기 소오스 전극 및 상기 드레인 전극의 아래에서 상기 채널층을 커버하도록 형성된 보호층과, 상기 채널층에 전계를 인가하기 위한 게이트 전극 및 상기 게이트 전극과 상기 채널층 사이에 개재된 게이트 절연층을 포함하는 것을 특징으로 하는 박막 트랜지스터를 제공한다.
여기서, 상기 채널층은 ZnO 계열 물질층일 수 있다.
상기 채널층은 a(In2O3)·b(Ga2O3)·c(ZnO)층(여기서, a, b, c는 각각 a≥0, b≥0, c＞0의 조건을 만족시키는 실수)일 수 있다.
상기 채널층은 a(In2O3)·b(Ga2O3)·c(ZnO)층(여기서, a, b, c는 각각 a≥1, b≥1, 0＜c≤1의 조건을 만족시키는 실수)일 수 있다.
상기 보호층은 상기 채널층과 상기 소오스 전극 및 상기 드레인 전극이 접촉하는 콘택 영역을 제공할 수 있다.
상기 보호층은 실리콘 산화물층 또는 실리콘 질화물층일 수 있다.
상기 채널층과 상기 소오스 전극 사이 및 상기 채널층과 상기 드레인 전극 사이 각각에 오믹 콘택층이 더 형성될 수 있다.
상기 게이트 전극은 상기 채널층의 위에 형성될 수 있다.
상기 게이트 전극은 상기 채널층의 아래에 형성될 수 있다.
상기 다른 기술적 과제를 달성하기 위하여, 본 발명은 산화물 반도체 물질로 형성된 채널층과 상기 채널층을 커버하는 보호층을 형성하는 단계, 상기 채널층의 서로 마주보는 두 영역과 각각 접하는 소오스 전극과 드레인 전극을 형성하는 단계, 상기 보호층, 상기 소오스 전극 및 상기 드레인 전극을 덮는 게이트 절연층을 형성하는 단계 및 상기 채널층 위쪽의 상기 게이트 절연층 상에 게이트 전극을 형성하는 단계를 포함하는 것을 특징으로 하는 박막 트랜지스터의 제조방법을 제공한다.
또한 상기 다른 기술적 과제를 달성하기 위하여, 본 발명은 게이트 전극을 형성하는 단계, 상기 게이트 전극을 덮는 게이트 절연층을 형성하는 단계, 상기 게이트 전극 위쪽의 상기 게이트 절연층 상에, 산화물 반도체 물질로 형성된 채널층과 상기 채널층을 커버하는 보호층을 형성하는 단계 및 상기 채널층의 서로 마주보는 두 영역과 각각 접하는 소오스 전극과 드레인 전극을 형성하는 단계를 포함하는 것을 특징으로 하는 박막 트랜지스터의 제조방법을 제공한다.
여기서, 상기 채널층은 ZnO 계열 물질층일 수 있다.
상기 보호층은 상기 채널층과 상기 소오스 전극 및 상기 드레인 전극이 접촉하는 콘택 영역을 제공할 수 있다.
본 발명의 실시예에 따르면, 상기 채널층 및 상기 보호층을 형성하는 단계는 기판 상에 산화물 반도체막을 증착하는 단계, 상기 산화물 반도체막을 패터닝하여 상기 채널층을 형성하는 단계, 상기 기판 및 상기 채널층 상에 보호 물질막을 증착하는 단계 및 상기 보호 물질막을 패터닝하여 상기 보호층을 형성하는 단계를 포함할 수 있다.
본 발명의 다른 실시예에 따르면, 상기 채널층 및 상기 보호층을 형성하는 단계는 상기 게이트 절연층 상에 산화물 반도체막을 증착하는 단계, 상기 산화물 반도체막을 패터닝하여 상기 채널층을 형성하는 단계, 상기 게이트 절연층 및 상기 채널층 상에 보호 물질막을 증착하는 단계 및 상기 보호 물질막을 패터닝하여 상기 보호층을 형성하는 단계를 포함할 수 있다.
상기 보호 물질막은 상기 채널층과 상기 소오스 전극 및 상기 드레인 전극이 접촉하는 콘택 영역을 제공하는 형태로 패터닝될 수 있다.
본 발명의 또 다른 실시예에 따르면, 상기 채널층 및 상기 보호층을 형성하는 단계는 기판 상에 산화물 반도체막을 증착하는 단계, 상기 산화물 반도체막 상에 보호 물질막을 증착하는 단계 및 상기 산화물 반도체막 및 상기 보호 물질막을 패터닝하는 단계를 포함할 수 있다.
본 발명의 또 다른 실시예에 따르면, 상기 채널층 및 상기 보호층을 형성하는 단계는 상기 게이트 절연층 상에 산화물 반도체막을 증착하는 단계, 상기 산화물 반도체막 상에 보호 물질막을 증착하는 단계 및 상기 산화물 반도체막 및 상기 보호 물질막을 패터닝하는 단계를 포함할 수 있다.
상기 보호 물질막은 상기 채널층과 상기 소오스 전극 및 상기 드레인 전극이 접촉하는 콘택 영역을 제공하는 형태로 패터닝될 수 있다.
상기 산화물 반도체막 및 상기 보호 물질막을 패터닝하는 단계는 하나의 하프톤 포토 마스크 또는 하나의 슬릿 포토 마스크를 사용해서 수행할 수 있다.
상기 채널층을 형성하는 단계와 상기 보호 물질막을 형성하는 단계 사이에 상기 채널층의 표면을 산소 플라즈마로 처리하는 단계를 더 포함할 수 있다.
상기 채널층을 형성하는 단계와 상기 보호 물질막을 형성하는 단계 사이에 상기 채널층의 표면을 습식 세정하는 단계를 더 포함할 수 있다.
상기 산화물 반도체막을 증착하는 단계와 상기 보호 물질막을 증착하는 단계 사이에 상기 산화물 반도체막의 표면을 산소 플라즈마로 처리하는 단계를 더 포함할 수 있다.
상기 산화물 반도체막을 증착하는 단계와 상기 보호 물질막을 증착하는 단계 사이에 상기 산화물 반도체막의 표면을 습식 세정하는 단계를 더 포함할 수 있다.
상기에서 언급된 모든 습식 세정시 세정액으로 IPA(isopropyl alcohol), 탈이온수(deionized water) 및 아세톤(aceton) 중 적어도 어느 하나를 사용할 수 있다.
상기 소오스 전극 및 상기 드레인 전극과 상기 채널층 사이에 오믹 콘택층을 형성하는 단계를 더 포함할 수 있다.
상기 오믹 콘택층은 상기 채널층보다 산소 함량이 적은 전도성 산화물 물질로 형성할 수 있다.
이러한 본 발명을 이용하면, 전하 이동도가 높은 박막 트랜지스터를 구현할 수 있다.
이하, 본 발명의 바람직한 실시예에 따른 박막 트랜지스터 및 그 제조방법을 첨부된 도면을 참조하여 상세하게 설명한다. 첨부된 도면에 도시된 층이나 영역들의 폭 및 두께는 명세서의 명확성을 위해 과장되게 도시된 것이다.
도 1a 및 도 1b는 본 발명의 제1 실시예에 따른 박막 트랜지스터(이하, 본 발명의 제1 박막 트랜지스터)를 보여준다.
본 발명의 제1 박막 트랜지스터는 게이트 전극(150)이 채널층(110) 위에 형성된 탑(Top) 게이트 구조이다.
도 1a 및 도 1b를 참조하면, 기판(100) 상에 채널층(110)이 형성되어 있다. 기판(100)은 실리콘 기판, 유리 기판 및 플라스틱 기판 중 하나일 수 있고, 투명하 거나 불투명할 수 있다. 채널층(110)은 산화물 반도체 물질층, 예컨대 Zn0 계열의 물질층일 수 있다. 상기 ZnO 계열의 물질층은, 예컨대 Ga-In-Zn-O층일 수 있다. 상기 Ga-In-Zn-O층은 a(In2O3)·b(Ga2O3)·c(ZnO)층일 수 있다. 여기서, a, b, c는 각각 a≥0, b≥0, c＞0의 조건을 만족하는 실수일 수 있다. 보다 구체적으로, a, b, c는 각각 a≥1, b≥1, 0＜c≤1의 조건을 만족하는 실수일 수 있다. 상기 Ga-In-Zn-O층은 스퍼터링(sputtering) 법 및 증발(evaporation) 법을 포함하는 물리 기상 증착(Physical Vapor Deposition)(PVD) 방법으로 형성된 것일 수 있다.
채널층(110) 상에 서로 마주보며 위치하는 소오스 전극(130a) 및 드레인 전극(130b)이 형성되어 있다. 소오스 전극(130a) 및 드레인 전극(130b)은 각각 채널층(110) 둘레의 기판(100) 상으로 연장될 수 있다. 소오스 전극(130a) 및 드레인 전극(130b)은 금속층으로 형성딘 것일 수 있다. 이때 상기 금속층은, 예컨대, Mo 단일 금속층, Mo층을 포함하는 다중 금속층, Ti를 포함하는 금속층 및 Cr을 포함하는 금속층 중 어느 하나일 수 있다.
채널층(110) 상에 보호층(120)이 존재한다. 보호층(120)은 채널층(110)에서 소오스/드레인 전극(130a, 130b)과 접촉되는 부분을 제외한 나머지 부분을 덮는다. 보호층(120)의 일부분은 채널층(110) 둘레의 기판(100) 상으로 확장되어 있다. 소오스/드레인 전극(130a, 130b)은 이러한 보호층(120) 상으로 확장되어 있다. 보호층(120)은 채널층(110)과 소오스 전극(130a)이 접촉하는 제1 콘택 영역 및 채널층(110)과 드레인 전극(130b)이 접촉하는 제2 콘택 영역을 제공할 수 있다. 상기 제1 및 제2 콘택 영역은 채널층(110) 상면의 양단일 수 있다. 다시 말해, 보호층(120)은 채널층(110) 상면의 상기 양단을 제외한 나머지 영역을 덮도록 형성될 수 있다. 이에 따라, 도 1b에 도시된 바와 같이, 보호층(120)은 아령 모양이 될 수 있다. 이러한 보호층(120)에 의해 채널층(110)의 상기 양단의 중앙부가 노출된다. 보호층(120)의 모양은 아령 모양으로 제한되지 않고 다양하게 변형될 수 있다. 예컨대, 보호층(120)은 채널층(110)을 Y축 방향으로 가로지르는 사각형일 수도 있다. 또한, 도 1b에 도시된 바와 같이, 보호층(120)은 그 일부가 채널층(110)의 외측으로 연장될 수 있지만, 보호층(120)이 채널층(110)의 외측으로 연장되지 않을 수도 있다. 채널층(110)의 상면은 보호층(120), 소오스 전극(130a) 및 드레인 전극(130b)에 의해 덮여진다.
기판(100) 상에 채널층(110), 보호층(120), 소오스 전극(130a) 및 드레인 전극(130b)을 덮는 게이트 절연층(140)이 형성되어 있다. 게이트 절연층(140)은 실리콘 산화물층이나 실리콘 질화물층일 수 있다. 채널층(110) 위쪽의 게이트 절연층(140) 상에 게이트 전극(150)이 형성되어 있다. 게이트 전극(150)은 소오스 전극(130a)과 동일한 금속으로 형성된 전극일 수 있으나, 다른 금속으로 형성된 것일 수도 있다. 게이트 절연층(140) 상에 게이트 전극(150)을 덮는 패시베이션층(passivation layer)(160)이 형성되어 있다. 패시베이션층(160)은 실리콘 산화물층이나 실리콘 질화물층일 수 있다.
채널층(110), 소오스 전극(130a), 드레인 전극(130b), 게이트 절연층(140) 및 게이트 전극(150)의 두께는 각각 30∼200nm, 10∼200nm, 10∼200nm, 100∼300nm 및 100∼300nm 정도일 수 있다.
도시하지는 않았지만, 채널층(110)과 소오스 전극(130a) 사이 및 채널층(110)과 드레인 전극(130b) 사이에 각각 오믹 콘택층이 더 구비될 수 있다. 상기 오믹 콘택층은 채널층(110)보다 산소 함량이 적은 전도성 산화물층일 수 있다. 상기 오믹 콘택층은 채널층(110)과 소오스 전극(130a) 및 드레인 전극(130b) 간의 접촉 저항을 낮추고, 홀(hole)이 채널층(110) 외부로 빠져나가는 것을 방지하는 역할을 한다.
도 2a 및 도 2b는 본 발명의 제2 실시예에 따른 박막 트랜지스터(이하, 본 발명의 제2 박막 트랜지스터)를 보여준다. 본 발명의 제2 박막 트랜지스터는 게이트 전극(250)이 채널층(210) 아래에 형성된 바텀(Bottom) 게이트 구조이다.
도 2a 및 도 2b를 참조하면, 기판(200) 상에 게이트 전극(250)이 형성되어 있고, 기판(200) 상에 게이트 전극(250)을 덮는 게이트 절연층(240)이 형성되어 있다. 게이트 전극(250) 위쪽의 게이트 절연층(240) 상에 채널층(210)이 형성되어 있다. X축 방향으로의 채널층(210)의 폭(w1)이 게이트 전극(250)의 폭(w2)보다 큰 것이 바람직하다. 채널층(210)의 일부를 제외한 나머지 영역을 덮는 보호층(220)이 채널층(210) 상에 형성되어 있다. 보호층(220)은 아령 모양으로 형성되어 채널층(210) 양단의 중앙부를 노출시킨다. 보호층(220)의 모양은 다양하게 변형될 수 있다. 보호층(220)의 일부는 채널층(210) 외측의 게이트 절연층(240) 상으로 연장될 수 있다. 소오스 전극(230a) 및 드레인 전극(230b)이 채널층(210)의 상기 양단의 중앙부에 각각 접촉되도록 형성되어 있다. 소오스 전극(230a) 및 드레인 전 극(230b)의 일부는 보호층(220) 상으로 확장되어 있다. 채널층(210)의 상면은 보호층(220), 소오스 전극(230a) 및 드레인 전극(230b)에 의해 덮여져 있다. 게이트 절연층(240) 상에 채널층(210), 보호층(220), 소오스 전극(230a) 및 드레인 전극(230b)을 덮는 패시베이션층(260)이 형성되어 있다.
도 2a 및 도 2b의 기판(200), 채널층(210), 보호층(220), 소오스 전극(230a), 드레인 전극(230b), 게이트 절연층(240), 게이트 전극(250) 및 패시베이션층(260) 각각의 재질 및 두께는 도 1a 및 도 1b의 기판(100), 채널층(110), 보호층(120), 소오스 전극(130a), 드레인 전극(130b), 게이트 절연층(140), 게이트 전극(150) 및 패시베이션층(160) 각각의 그것들과 동일할 수 있다.
도시하지는 않았지만, 채널층(210)과 소오스 전극(230a) 사이 및 채널층(210)과 드레인 전극(230b) 사이에 각각 오믹 콘택층이 더 구비될 수 있다. 상기 오믹 콘택층은 채널층(210)보다 산소 함량이 적은 전도성 산화물층일 수 있다.
도 3a 내지 도 3e는 본 발명의 제1 실시예에 따른 박막 트랜지스터의 제조방법(이하, 본 발명의 제1 방법)을 보여준다. 본 발명의 제1 방법은 탑 게이트 구조의 박막 트랜지스터의 제조방법이다. 도 1a 및 도 1b와 도 3a 내지 도 3e에서 동일한 참조 번호(부호)는 동일한 구성 요소를 나타낸다.
도 3a를 참조하면, 기판(100) 상에 채널층(110)을 형성한다. 채널층(110)은 Ga-In-Zn-O와 같은 산화물 반도체로 형성할 수 있는데, 스퍼터링(sputtering) 법 및 증발(evaporation) 법을 포함하는 물리 기상 증착(Physical Vapor Deposition)(PVD) 방법으로 형성할 수 있다. 상기 PVD 방법을 이용한 채널층(110) 의 형성에 한 개 이상의 타겟이 사용될 수 있다. 상기 한 개 이상의 타겟은 In2O3, Ga2O3 및 ZnO 중 적어도 하나를 포함할 수 있다. 채널층(110) 형성 후, 채널층(110)의 표면을 산소 플라즈마로 처리할 수 있다. 이렇게 함으로써, 채널층(110) 표면의 산소 농도가 증가하여 채널층(110) 표면부의 전기 저항이 증가할 수 있다. 채널층(110) 표면부의 전기 저항이 증가되면, 후속 공정에서 채널층(110) 표면부의 특성이 열화되는 것을 줄일 수 있다. 상기 산소 플라즈마 처리 후, 기판(100) 및 채널층(110)의 상면에 존재하는 식각 부산물들을 제거하기 위한 습식 세정을 수행할 수 있다. 상기 습식 세정에서 세정액으로는 IPA(isopropyl alcohol)와 탈이온수(deionized water) 및 아세톤(aceton) 중 적어도 어느 하나를 사용할 수 있다.
도 3b를 참조하면, 채널층(110) 상에 채널층(110)의 마주하는 두 영역을 제외한 나머지 부분을 덮는 보호층(120)을 형성한다. 보호층(120)은 그 일부가 기판(100) 상으로 확장되게 형성할 수 있다. 이러한 보호층(120)은 기판(100) 상에 보호 물질막(미도시)을 형성한 후, 채널층(110)의 마주하는 두 영역, 예컨대 채널층(110) 상면의 양단을 제외한 나머지 부분이 노출되도록 상기 보호 물질층을 패터닝하여 형성할 수 있다. 보호층(120)은 CVD(chemical vapor deposition) 또는 PVD 방법을 이용해서 실리콘 산화물층 또는 실리콘 질화물층으로 형성할 수 있다.
본 발명의 제1 방법에서 상술한 채널층(110)과 보호층(120)의 형성방법을 채널층(110)과 보호층(120)의 제1 형성방법이라고 한다.
도 3c를 참조하면, 기판(100) 상에 채널층(110) 및 보호층(120)을 덮는 금속 층(130)을 형성한다. 금속층(130) 상에 소오스/드레인 영역을 한정하는 마스크(M)를 형성한다. 마스크(M) 둘레의 금속층(130)을 제거한다. 이때, 금속층(130)은 습식 또는 건식 식각 방법으로 제거할 수 있다. 이후 마스크(M)를 제거한다. 이렇게 해서, 도 3d에 도시한 바와 같이, 채널층(110)의 상기 양단과 각각 접촉된 소오스 전극(130a)과 드레인 전극(130b)이 형성된다. 금속층(130)은 Mo 단일 금속층, Mo층을 포함하는 다중 금속층, Ti를 포함하는 금속층 및 Cr을 포함하는 금속층 중 어느 하나일 수 있다. 금속층(130)은 PVD 방법으로 형성할 수 있다. 금속층(130)을 습식 식각 방법으로 제거할 때, 에천트(etchant)로서 인산(H3PO4), 초산(CH3COOH), 질산(HNO3) 및 탈이온수의 혼합액을 사용할 수 있다.
보호층(120)이 형성되어 있기 때문에, 소오스 전극(130a) 및 드레인 전극(130b)을 형성하기 위한 식각 공정시 채널층(110)의 손상 및 특성 열화가 방지된다. 보다 구체적으로 설명하면, 소오스 전극(130a) 및 드레인 전극(130b)용 금속층을 습식 식각 방법으로 식각하는 경우, 상기 금속층과 채널층(110) 간의 식각 선택비가 없어도 상기 금속층의 패터닝이 가능하다. 또한 소오스 전극(130a) 및 드레인 전극(130b)용 금속층을 건식 식각 방법으로 식각하는 경우, 상기 건식 식각시 사용되는 플라즈마에 의한 채널층(110)의 특성 열화가 방지된다.
소오스 전극(130a)과 드레인 전극(130b)을 고온에서 형성하면, 소오스 전극(130a)과 드레인 전극(130b)을 형성하는 과정에서 채널층(110)과 소오스 전극(130a) 및 드레인 전극(130b) 사이에 채널층(110)보다 산소 함량이 적은 오믹 콘 택층(미도시)을 형성할 수 있다. 소오스 전극(130a)과 드레인 전극(130b)을 형성하는 과정에서 상기 오믹 콘택층이 형성되지 않을 때, 후속으로 어닐링 공정을 실시할 수 있다. 상기 어닐링 공정에 의해 채널층(110)과 소오스 전극(130a) 및 드레인 전극(130b) 사이에 반응이 일어나고, 그 결과 상기 오믹 콘택층이 형성될 수 있다. 상기 어닐링 공정은 퍼니스 어닐링(furnace annealing) 또는 급속 가열 어닐링(rapid thermal annealing : RTA)일 수 있는데, 산소 또는 질소 분위기에서 200∼400℃의 온도로 10분∼2시간 동안 수행할 수 있다.
소오스 전극(130a)과 드레인 전극(130b)을 형성하는 과정에서 상기 오믹 콘택층을 형성하지 않고, 다른 시점에서 다른 방법으로 오믹 콘택층(미도시)을 형성할 수도 있다. 예를 들어, 금속층(130)을 형성하기 전에, 기판(100) 상에 채널층(110)과 보호층(120)을 덮는 오믹 콘택 물질층(미도시)을 형성할 수 있다. 상기 오믹 콘택 물질층은 채널층(110)보다 산소 함량이 적은 Ga-In-Zn-O층일 수 있는데, 산소 가스를 사용하지 않는 PVD 방법으로 형성할 수 있다. 상기 오믹 콘택 물질층은 금속층(130)과 동일한 형태로 패터닝될 수 있다.
도 3e를 참조하면, 기판(100) 상에 보호층(120), 소오스 전극(130a) 및 드레인 전극(130b)을 덮는 게이트 절연층(140)을 형성한다. 게이트 절연층(140)은 PECVD(plasma enhanced chemical vapor deposition) 방법으로 형성할 수 있다. 게이트 절연층(140)은 실리콘 산화물층 또는 실리콘 질화물층으로 형성할 수 있다. 계속해서, 게이트 절연층(140) 상에 게이트 전극(150)을 형성한다. 게이트 전극(150)은 채널층(110) 위에 위치하도록 형성한다. 게이트 전극(150)은 소오스 전 극(130a) 및 드레인 전극(130b)과 동일한 금속 또는 다른 금속으로 형성할 수 있다. 그 다음, 게이트 절연층(140) 상에 게이트 전극(150)을 덮는 패시베이션층(160)을 형성한다.패시베이션층(160)은 실리콘 산화물층 또는 실리콘 질화물층으로 형성할 수 있다.
도 4a 내지 도 4f는 본 발명의 제2 실시예에 따른 박막 트랜지스터의 제조방법(이하, 본 발명의 제2 방법)을 보여준다.
본 발명의 제1 방법과 본 발명의 제2 방법의 차이는 채널층(110) 및 보호층(120)의 형성방법에 있다.
본 발명의 제1 방법에서는 채널층(110)과 보호층(120)을 별개의 포토 마스크를 사용하여 형성하였지만, 본 발명의 제2 방법에서는 채널층(110)과 보호층(120)을 하나의 포토 마스크, 예컨대, 하나의 하프톤 포토 마스크 또는 하나의 슬릿 포토 마스크를 사용하여 형성할 수 있다.
도 4a를 참조하면, 기판(100) 상에 산화물 반도체막(110')을 형성한다. 산화물 반도체막(110') 상에 보호 물질막(120')을 형성한다. 산화물 반도체막(110')과 보호 물질막(120')은 PVD 방법으로 연속해서 증착할 수 있다. 다른 방법으로는 PVD 방법으로 산화물 반도체막(110')을 형성한 후, CVD 방법으로 보호 물질막(120')을 형성할 수도 있다. 산화물 반도체막(110')의 형성 후, 보호 물질막(120')을 형성하기 전에, 산화물 반도체막(110')의 표면을 산소 플라즈마로 처리할 수 있다.
그 다음, 보호 물질막(120') 상에 감광층을 도포한 후, 상기 감광층을 하프톤 포토 마스크 또는 슬릿 포토 마스크를 사용해서 패터닝한다. 그 결과, 도 4a에 도시된 바와 같은, 채널층 형성 영역을 한정하는 감광층 패턴(10)이 형성된다. 감광층 패턴(10)은 영역에 따라 서로 다른 두께를 갖는다. 감광층 패턴(10)의 중앙부의 두께가 두꺼운 영역은 제1 영역이라 하고, 양측 가장자리의 두께가 얇은 영역은 제2 영역이라 한다.
도 4b를 참조하면, 감광층 패턴(10)을 식각 마스크로 이용해서 보호 물질막(120')과 산화물 반도체막(110')을 순차로 식각한다. 이러한 식각 후에 남은 산화물 반도체막(110)은 채널층이 된다.
계속해서, 감광층 패턴(10)을 산소 에싱(ashing)과 같은 방법으로 등방성 식각하여 상기 제2 영역을 제거한다. 이 결과, 도 4c에 도시한 바와 같이, 감광막 패턴(10)의 제1 영역 둘레의 보호 물질막(120')이 노출된다. 상기 제2 영역이 제거되는 동안 상기 제1 영역의 일부 두께도 제거된다.
도 4c를 참조하면, 감광층 패턴(10)을 식각 마스크로 이용해서 보호 물질막(120')의 노출된 부분을 식각한다. 이후, 감광층 패턴(10)을 제거한다. 이 결과, 도 4d에 도시된 바와 같이 채널층(110) 상에 채널층(110)의 마주하는 두 영역을 노출시키는 보호층(120)이 형성된다. 보호층(120)의 이러한 형태는 상기 제2 영역이 제거된 감광막 패턴(10)에 의해 결정된다. 그러므로 도 4a의 감광막 패턴(10)을 이점을 고려하여 형성한다.
보호층(120)은 채널층(110) 상면의 양단, 또는 상기 양단의 중앙부를 노출시키지만, 채널층(110)의 외측으로 연장되지 않는다.
본 발명의 제2 방법에서 기재된 채널층(110)과 보호층(120)의 형성방법을 채 널층과 보호층의 제2 형성방법이라고 한다.
도 4e를 참조하면, 기판(100) 상에 채널층(110)의 상기 노출된 두 영역을 각각 덮는 소오스/드레인 전극(130a, 130b)을 형성한다. 소오스/드레인 전극(130a, 130b)은 도 3c에서 설명한 공정과 동일한 공정으로 형성할 수 있다. 단, 도 4e의 경우, 채널층(110)의 측면 일부가 노출되어 있기 때문에, 소오스 전극(130a) 및 드레인 전극(130b)을 형성하는 과정에서 채널층(110)의 측면 방향으로 손실이 발생할 수 있다. 하지만 상기 손실은 무시할 수 있을 정도로 적다. 또한 도 4a 단계에서 채널층(110) 측면의 손실을 감안하여 감광층 패턴(10)을 형성할 수도 있기 때문에, 상기 손실은 나타나지 않을 수도 있다.
도 4f를 참조하면, 도 3d를 참조하여 설명한 공정과 동일한 공정을 수행하여 게이트 절연층(140), 게이트 전극(150) 및 패시베이션층(160)을 차례로 형성한다.
도 5a 내지 도 5d는 본 발명의 제3 실시예에 따른 박막 트랜지스터의 제조방법(이하, 본 발명의 제3 방법)을 보여준다.
본 발명의 제3 방법은 바텀 게이트 구조의 박막 트랜지스터의 제조방법이다. 도 2a 및 도 2b와 도 5a 내지 도 5d에서 동일한 참조 번호(부호)는 동일한 구성 요소를 나타낸다.
도 5a를 참조하면, 기판(200) 상에 게이트 전극(250)을 형성하고, 기판(200) 상에 게이트 전극(250)을 덮는 게이트 절연층(240)을 형성한다. 게이트 절연층(240) 형성 후, 게이트 절연층(240) 상면에 존재하는 불순물들을 제거하기 위한 습식 세정을 수행할 수 있다. 상기 습식 세정에서 세정액으로는 IPA(isopropyl alcohol)와 탈이온수(deionized water) 및 아세톤(aceton) 중 적어도 어느 하나를 사용할 수 있다.
도 5b를 참조하면, 게이트 절연층(240) 상에 순차로 적층된 채널층(210)과 보호층(220)을 형성한다. 채널층(210)은 게이트 전극(250) 위쪽의 게이트 절연층(240) 상에 위치한다. 채널층(210)과 보호층(220)은 상기 채널층과 보호층의 제1 형성방법 또는 상기 채널층과 보호층의 제2 형성방법으로 형성할 수 있다.
도 5c를 참조하면, 게이트 절연층(240) 및 보호층(220) 상에 채널층(210)의 양단과 각각 접하는 소오스 전극(230a) 및 드레인 전극(230b)을 형성한다. 소오스 전극(230a) 및 드레인 전극(230b)은 도 3c에서 설명한 공정으로 형성할 수 있다. 또한 채널층(210)과 소오스 전극(230a) 및 드레인 전극(230b) 사이에 채널층(210)보다 산소 함량이 적은 오믹 콘택층(미도시)을 형성하는 공정도 상술한 바와 같을 수 있다.
도 5d를 참조하면, 게이트 절연층(240) 상에 보호층(220), 소오스 전극(230a) 및 드레인 전극(230b)을 덮는 패시베이션층(260)을 형성한다.
도 6은 본 발명의 제3 방법으로 제조한 박막 트랜지스터의 드레인 전압(Vd)별(0.1V, 5.1V, 10.1V) 게이트 전압(Vg)-드레인 전류(Id)의 특성을 보여준다.
도 6을 참조하면, 본 발명의 방법으로 제조한 박막 트랜지스터는 10.1V 정도의 높은 Vd에서도 우수한 스위칭 특성을 나타내는 것을 확인할 수 있다. 이것은 본 발명의 박막 트랜지스터 제조시 채널층(210)의 손상 및 특성 열화가 방지되었음을 의미한다.
상기한 설명에서 많은 사항이 구체적으로 기재되어 있으나, 그들은 발명의 범위를 한정하는 것이라기보다, 바람직한 실시예의 예시로서 해석되어야 한다. 예들 들어, 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자라면, 본 발명의 박막 트랜지스터의 구성 요소는 다양화할 수 있을 것이고, 구조 또한 다양한 형태로 변형할 수 있을 것이다. 또한, 본 발명의 박막 트랜지스터는 액정표시장치나 유기발광표시장치뿐만 아니라 메모리 소자 및 논리 소자 분야에도 적용될 수 있음을 알 수 있을 것이다. 때문에 본 발명의 범위는 설명된 실시예에 의하여 정하여 질 것이 아니고 특허 청구범위에 기재된 기술적 사상에 의해 정하여져야 한다.
이상에서 설명한 바와 같이, 본 발명의 박막 트랜지스터의 산화물 반도체 물질로 형성된 채널층은 소오스/드레인 전극과 접촉되는 영역을 제외한 나머지 부분이 보호층으로 덮여 있기 때문에, 소오스 전극 및 드레인 전극을 형성하기 위한 식각 공정에서 채널층의 손상 및 특성 열화를 방지할 수 있다. 따라서, 본 발명을 이용하면 이동도가 높은 산화물 반도체 물질, 예컨대, Ga-In-Zn-O로 형성된 채널층을 갖는 박막 트랜지스터를 구현할 수 있다.

Claims (29)

  1. 산화물 반도체 물질로 형성된 채널층;
    상기 채널층 상에 서로 마주보며 위치하는 소오스 전극 및 드레인 전극;
    상기 소오스 전극 및 상기 드레인 전극의 아래에서 상기 채널층을 커버하도록 형성된 보호층;
    상기 채널층에 전계를 인가하기 위한 게이트 전극; 및
    상기 게이트 전극과 상기 채널층 사이에 개재된 게이트 절연층;을 포함하고,
    상기 채널층은 ZnO 계열의 물질층인 a(In2O3)·b(Ga2O3)·c(ZnO)층(여기서, a, b, c는 각각 a≥1, b≥1, 0＜c≤1의 조건을 만족시키는 실수)으로 형성된 것을 특징으로 하는 박막 트랜지스터.
  2. 삭제
  3. 삭제
  4. 삭제
  5. 제 1 항에 있어서, 상기 보호층은 상기 채널층과 상기 소오스 전극 및 상기 드레인 전극이 접촉하는 콘택 영역을 제공하는 것을 특징으로 하는 박막 트랜지스터.
  6. 제 1 항에 있어서, 상기 보호층은 실리콘 산화물층 또는 실리콘 질화물층인 것을 특징으로 하는 박막 트랜지스터.
  7. 제 1 항에 있어서, 상기 채널층과 상기 소오스 전극 사이 및 상기 채널층과 상기 드레인 전극 사이 각각에 오믹 콘택층이 더 형성된 것을 특징으로 하는 박막 트랜지스터.
  8. 제 1 항에 있어서, 상기 게이트 전극은 상기 채널층의 위에 형성되는 것을 특징으로 하는 박막 트랜지스터.
  9. 제 1 항에 있어서, 상기 게이트 전극은 상기 채널층의 아래에 형성된 것을 특징으로 하는 박막 트랜지스터.
  10. 산화물 반도체 물질로 형성된 채널층과, 상기 채널층을 커버하는 보호층을 형성하는 단계;
    상기 채널층의 서로 마주보는 두 영역과 각각 접하는 소오스 전극과 드레인 전극을 형성하는 단계;
    상기 보호층, 상기 소오스 전극 및 상기 드레인 전극을 덮는 게이트 절연층을 형성하는 단계; 및
    상기 채널층 위쪽의 상기 게이트 절연층 상에 게이트 전극을 형성하는 단계;를 포함하고,
    상기 채널층은 ZnO 계열의 물질층인 a(In2O3)·b(Ga2O3)·c(ZnO)층(여기서, a, b, c는 각각 a≥1, b≥1, 0＜c≤1의 조건을 만족시키는 실수)으로 형성하는 것을 특징으로 하는 박막 트랜지스터의 제조방법.
  11. 게이트 전극을 형성하는 단계;
    상기 게이트 전극을 덮는 게이트 절연층을 형성하는 단계;
    상기 게이트 전극 위쪽의 상기 게이트 절연층 상에, 산화물 반도체 물질로 형성된 채널층과 상기 채널층을 커버하는 보호층을 형성하는 단계; 및
    상기 채널층의 서로 마주보는 두 영역과 각각 접하는 소오스 전극과 드레인 전극을 형성하는 단계;를 포함하고,
    상기 채널층은 ZnO 계열의 물질층인 a(In2O3)·b(Ga2O3)·c(ZnO)층(여기서, a, b, c는 각각 a≥1, b≥1, 0＜c≤1의 조건을 만족시키는 실수)으로 형성하는 것을 특징으로 하는 박막 트랜지스터의 제조방법.
  12. 삭제
  13. 제 10 항 및 제 11 항 중 어느 한 항에 있어서, 상기 보호층은 상기 채널층 과 상기 소오스 전극 및 상기 드레인 전극이 접촉하는 콘택 영역을 제공하는 것을 특징으로 하는 박막 트랜지스터의 제조방법.
  14. 제 10 항에 있어서, 상기 채널층 및 상기 보호층을 형성하는 단계는,
    기판 상에 산화물 반도체막을 증착하는 단계;
    상기 산화물 반도체막을 패터닝하여 상기 채널층을 형성하는 단계;
    상기 기판 및 상기 채널층 상에 보호 물질막을 증착하는 단계; 및
    상기 보호 물질막을 패터닝하여 상기 보호층을 형성하는 단계;를 포함하는 것을 특징으로 하는 박막 트랜지스터의 제조방법.
  15. 제 11 항에 있어서, 상기 채널층 및 상기 보호층을 형성하는 단계는,
    상기 게이트 절연층 상에 산화물 반도체막을 증착하는 단계;
    상기 산화물 반도체막을 패터닝하여 상기 채널층을 형성하는 단계;
    상기 게이트 절연층 및 상기 채널층 상에 보호 물질막을 증착하는 단계; 및
    상기 보호 물질막을 패터닝하여 상기 보호층을 형성하는 단계;를 포함하는 것을 특징으로 하는 박막 트랜지스터의 제조방법.
  16. 제 14 항 및 제 15 항 중 어느 한 항에 있어서, 상기 보호 물질막은 상기 채널층과 상기 소오스 전극 및 상기 드레인 전극이 접촉하는 콘택 영역을 제공하는 형태로 패터닝되는 것을 특징으로 하는 박막 트랜지스터의 제조방법.
  17. 제 10 항에 있어서, 상기 채널층 및 상기 보호층을 형성하는 단계는,
    기판 상에 산화물 반도체막을 증착하는 단계;
    상기 산화물 반도체막 상에 보호 물질막을 증착하는 단계; 및
    상기 산화물 반도체막 및 상기 보호 물질막을 패터닝하는 단계;를 포함하는 것을 특징으로 하는 박막 트랜지스터의 제조방법.
  18. 제 11 항에 있어서, 상기 채널층 및 상기 보호층을 형성하는 단계는,
    상기 게이트 절연층 상에 산화물 반도체막을 증착하는 단계;
    상기 산화물 반도체막 상에 보호 물질막을 증착하는 단계; 및
    상기 산화물 반도체막 및 상기 보호 물질막을 패터닝하는 단계;를 포함하는 것을 특징으로 하는 박막 트랜지스터의 제조방법.
  19. 제 17 항 및 제 18 항 중 어느 한 항에 있어서, 상기 보호 물질막은 상기 채널층과 상기 소오스 전극 및 상기 드레인 전극이 접촉하는 콘택 영역을 제공하는 형태로 패터닝되는 것을 특징으로 하는 박막 트랜지스터의 제조방법.
  20. 제 17 항 및 제 18 항 중 어느 한 항에 있어서, 상기 산화물 반도체막 및 상기 보호 물질막을 패터닝하는 단계는 하나의 하프톤 포토 마스크 또는 하나의 슬릿 포토 마스크를 사용해서 수행하는 것을 특징으로 하는 박막 트랜지스터의 제조방 법.
  21. 제 14 항 및 제 15 항 중 어느 한 항에 있어서, 상기 채널층을 형성하는 단계와 상기 보호 물질막을 형성하는 단계 사이에 상기 채널층의 표면을 산소 플라즈마로 처리하는 단계를 더 포함하는 것을 특징으로 하는 박막 트랜지스터의 제조방법.
  22. 제 14 항 및 제 15 항 중 어느 한 항에 있어서, 상기 채널층을 형성하는 단계와 상기 보호 물질막을 형성하는 단계 사이에 상기 채널층의 표면을 습식 세정하는 단계를 더 포함하는 것을 특징으로 하는 박막 트랜지스터의 제조방법.
  23. 제 22 항에 있어서, 상기 습식 세정시 세정액으로 IPA(isopropyl alcohol)와 탈이온수(deionized water)를 사용하거나, 아세톤(aceton)과 IPA 및 탈이온수를 사용하는 것을 특징으로 하는 박막 트랜지스터의 제조방법.
  24. 제 17 항 및 제 18 항 중 어느 한 항에 있어서, 상기 산화물 반도체막을 증착하는 단계와 상기 보호 물질막을 증착하는 단계 사이에 상기 산화물 반도체막의 표면을 산소 플라즈마로 처리하는 단계를 더 포함하는 것을 특징으로 하는 박막 트랜지스터의 제조방법.
  25. 제 17 항 및 제 18 항 중 어느 한 항에 있어서, 상기 산화물 반도체막을 증착하는 단계와 상기 보호 물질막을 증착하는 단계 사이에 상기 산화물 반도체막의 표면을 습식 세정하는 단계를 더 포함하는 것을 특징으로 하는 박막 트랜지스터의 제조방법.
  26. 제 25 항에 있어서, 상기 습식 세정시 세정액으로 IPA(isopropyl alcohol)와 탈이온수(deionized water)를 사용하거나, 아세톤(aceton)과 IPA 및 탈이온수를 사용하는 것을 특징으로 하는 박막 트랜지스터의 제조방법.
  27. 제 10 항 및 제 11 항 중 어느 한 항에 있어서, 상기 소오스 전극 및 상기 드레인 전극과 상기 채널층 사이에 오믹 콘택층을 형성하는 단계를 더 포함하는 것을 특징으로 하는 박막 트랜지스터의 제조방법.
  28. 제 27 항에 있어서, 상기 오믹 콘택층은 상기 채널층보다 산소 함량이 적은 전도성 산화물 물질로 형성하는 것을 특징으로 하는 박막 트랜지스터의 제조방법.
  29. 삭제
KR1020070016778A 2007-02-16 2007-02-16 박막 트랜지스터 및 그 제조방법 KR101410926B1 (ko)

Priority Applications (5)

Application Number Priority Date Filing Date Title
KR1020070016778A KR101410926B1 (ko) 2007-02-16 2007-02-16 박막 트랜지스터 및 그 제조방법
US12/005,395 US7910920B2 (en) 2007-02-16 2007-12-27 Thin film transistor and method of forming the same
JP2008034171A JP5572290B2 (ja) 2007-02-16 2008-02-15 薄膜トランジスタ及びその製造方法
CN200810074302.8A CN101246909B (zh) 2007-02-16 2008-02-15 薄膜晶体管及其制造方法
US12/929,818 US8614442B2 (en) 2007-02-16 2011-02-17 Thin film transistor and method of forming the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020070016778A KR101410926B1 (ko) 2007-02-16 2007-02-16 박막 트랜지스터 및 그 제조방법

Related Child Applications (1)

Application Number Title Priority Date Filing Date
KR1020130133002A Division KR101438642B1 (ko) 2013-11-04 2013-11-04 박막 트랜지스터 및 그 제조방법

Publications (2)

Publication Number Publication Date
KR20080076608A KR20080076608A (ko) 2008-08-20
KR101410926B1 true KR101410926B1 (ko) 2014-06-24

Family

ID=39705862

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020070016778A KR101410926B1 (ko) 2007-02-16 2007-02-16 박막 트랜지스터 및 그 제조방법

Country Status (4)

Country Link
US (2) US7910920B2 (ko)
JP (1) JP5572290B2 (ko)
KR (1) KR101410926B1 (ko)
CN (1) CN101246909B (ko)

Families Citing this family (137)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008277326A (ja) * 2007-04-25 2008-11-13 Canon Inc アモルファス酸化物半導体、半導体デバイス及び薄膜トランジスタ
EP2183780A4 (en) * 2007-08-02 2010-07-28 Applied Materials Inc THIN FILM TRANSISTORS USING THIN FILM SEMICONDUCTOR MATERIALS
JP4759598B2 (ja) * 2007-09-28 2011-08-31 キヤノン株式会社 薄膜トランジスタ、その製造方法及びそれを用いた表示装置
JP5325446B2 (ja) * 2008-04-16 2013-10-23 株式会社日立製作所 半導体装置及びその製造方法
TWI626744B (zh) 2008-07-31 2018-06-11 半導體能源研究所股份有限公司 半導體裝置及半導體裝置的製造方法
US9666719B2 (en) 2008-07-31 2017-05-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
US8945981B2 (en) 2008-07-31 2015-02-03 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
TWI622175B (zh) 2008-07-31 2018-04-21 半導體能源研究所股份有限公司 半導體裝置
CN102132414B (zh) 2008-08-27 2013-05-22 出光兴产株式会社 场效应型晶体管、其制造方法和溅射靶
US9082857B2 (en) 2008-09-01 2015-07-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising an oxide semiconductor layer
KR101644406B1 (ko) 2008-09-12 2016-08-01 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시 장치
WO2010029885A1 (en) * 2008-09-12 2010-03-18 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
CN102150191B (zh) 2008-09-12 2013-07-24 株式会社半导体能源研究所 显示装置
JP4623179B2 (ja) * 2008-09-18 2011-02-02 ソニー株式会社 薄膜トランジスタおよびその製造方法
KR101911386B1 (ko) * 2008-09-19 2018-12-19 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시장치
KR102094683B1 (ko) * 2008-09-19 2020-03-30 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시장치
KR101273913B1 (ko) 2008-09-19 2013-06-17 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시 장치
WO2010032638A1 (en) 2008-09-19 2010-03-25 Semiconductor Energy Laboratory Co., Ltd. Display device
KR102275487B1 (ko) * 2008-09-19 2021-07-12 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체장치
WO2010038566A1 (ja) * 2008-09-30 2010-04-08 コニカミノルタホールディングス株式会社 薄膜トランジスタおよびその製造方法
CN101714546B (zh) 2008-10-03 2014-05-14 株式会社半导体能源研究所 显示装置及其制造方法
EP2172977A1 (en) * 2008-10-03 2010-04-07 Semiconductor Energy Laboratory Co., Ltd. Display device
KR20210135349A (ko) * 2008-10-03 2021-11-12 가부시키가이샤 한도오따이 에네루기 켄큐쇼 전자기기
JP5552753B2 (ja) * 2008-10-08 2014-07-16 ソニー株式会社 薄膜トランジスタおよび表示装置
US8106400B2 (en) 2008-10-24 2012-01-31 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
KR20160072845A (ko) 2008-10-24 2016-06-23 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제조 방법
EP2180518B1 (en) * 2008-10-24 2018-04-25 Semiconductor Energy Laboratory Co, Ltd. Method for manufacturing semiconductor device
US8741702B2 (en) * 2008-10-24 2014-06-03 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
KR101586674B1 (ko) * 2008-10-28 2016-01-20 엘지디스플레이 주식회사 산화물 박막 트랜지스터의 제조방법
TWI467663B (zh) * 2008-11-07 2015-01-01 Semiconductor Energy Lab 半導體裝置和該半導體裝置的製造方法
TWI502739B (zh) * 2008-11-13 2015-10-01 Semiconductor Energy Lab 半導體裝置及其製造方法
KR101432764B1 (ko) 2008-11-13 2014-08-21 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체장치의 제조방법
JP5123141B2 (ja) * 2008-11-19 2013-01-16 株式会社東芝 表示装置
JP2010153802A (ja) 2008-11-20 2010-07-08 Semiconductor Energy Lab Co Ltd 半導体装置及び半導体装置の作製方法
KR102359831B1 (ko) 2008-11-21 2022-02-09 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시 장치
JP2010140919A (ja) * 2008-12-09 2010-06-24 Hitachi Ltd 酸化物半導体装置及びその製造方法並びにアクティブマトリクス基板
WO2010071183A1 (en) * 2008-12-19 2010-06-24 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
TWI482226B (zh) * 2008-12-26 2015-04-21 Semiconductor Energy Lab 具有包含氧化物半導體層之電晶體的主動矩陣顯示裝置
JP2010182819A (ja) 2009-02-04 2010-08-19 Sony Corp 薄膜トランジスタおよび表示装置
CN101840936B (zh) * 2009-02-13 2014-10-08 株式会社半导体能源研究所 包括晶体管的半导体装置及其制造方法
US8278657B2 (en) * 2009-02-13 2012-10-02 Semiconductor Energy Laboratory Co., Ltd. Transistor, semiconductor device including the transistor, and manufacturing method of the transistor and the semiconductor device
US8247812B2 (en) 2009-02-13 2012-08-21 Semiconductor Energy Laboratory Co., Ltd. Transistor, semiconductor device including the transistor, and manufacturing method of the transistor and the semiconductor device
US8461582B2 (en) * 2009-03-05 2013-06-11 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
JP5504008B2 (ja) 2009-03-06 2014-05-28 株式会社半導体エネルギー研究所 半導体装置
JP2010263182A (ja) 2009-04-10 2010-11-18 Toppan Printing Co Ltd 薄膜トランジスタおよび画像表示装置
KR101579453B1 (ko) * 2009-04-29 2015-12-24 삼성디스플레이 주식회사 박막 트랜지스터 표시판 및 이의 제조 방법
JP5564331B2 (ja) * 2009-05-29 2014-07-30 株式会社半導体エネルギー研究所 半導体装置の作製方法
EP2256795B1 (en) 2009-05-29 2014-11-19 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method for oxide semiconductor device
EP2256814B1 (en) 2009-05-29 2019-01-16 Semiconductor Energy Laboratory Co, Ltd. Oxide semiconductor device and method for manufacturing the same
EP2449593B1 (en) * 2009-07-03 2019-08-28 Semiconductor Energy Laboratory Co, Ltd. Method for manufacturing semiconductor device
KR102319490B1 (ko) * 2009-07-10 2021-11-01 가부시키가이샤 한도오따이 에네루기 켄큐쇼 액정 표시 장치의 제작 방법
KR101739154B1 (ko) * 2009-07-17 2017-05-23 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제조 방법
WO2011027649A1 (en) 2009-09-02 2011-03-10 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device including a transistor, and manufacturing method of semiconductor device
KR102528026B1 (ko) 2009-09-04 2023-05-03 가부시키가이샤 한도오따이 에네루기 켄큐쇼 발광 장치 및 발광 장치를 제작하기 위한 방법
WO2011027467A1 (ja) * 2009-09-04 2011-03-10 株式会社 東芝 薄膜トランジスタ及びその製造方法
WO2011034012A1 (en) * 2009-09-16 2011-03-24 Semiconductor Energy Laboratory Co., Ltd. Logic circuit, light emitting device, semiconductor device, and electronic device
JP5532803B2 (ja) * 2009-09-30 2014-06-25 ソニー株式会社 半導体デバイスおよび表示装置
KR101969253B1 (ko) 2009-10-08 2019-04-15 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
WO2011043218A1 (en) * 2009-10-09 2011-04-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
CN102598278B (zh) 2009-10-09 2015-04-08 株式会社半导体能源研究所 半导体器件
WO2011043300A1 (ja) * 2009-10-09 2011-04-14 シャープ株式会社 半導体装置およびその製造方法
WO2011043194A1 (en) * 2009-10-09 2011-04-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
KR101056229B1 (ko) 2009-10-12 2011-08-11 삼성모바일디스플레이주식회사 박막 트랜지스터, 그의 제조 방법 및 박막 트랜지스터를 구비하는 유기전계발광 표시 장치
CN102598248B (zh) * 2009-10-21 2015-09-23 株式会社半导体能源研究所 半导体器件
KR20130130879A (ko) * 2009-10-21 2013-12-02 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 제작방법
KR101652790B1 (ko) 2009-11-09 2016-08-31 삼성전자주식회사 트랜지스터와 그 제조방법 및 트랜지스터를 포함하는 전자소자
KR102450568B1 (ko) 2009-11-13 2022-10-07 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제작 방법
CN102598285B (zh) * 2009-11-20 2016-08-03 株式会社半导体能源研究所 用于制造半导体器件的方法
KR20220041239A (ko) 2009-11-20 2022-03-31 가부시키가이샤 한도오따이 에네루기 켄큐쇼 트랜지스터
TWI395334B (zh) * 2009-11-20 2013-05-01 Au Optronics Corp 薄膜電晶體元件及其製作方法
KR102007134B1 (ko) 2009-11-27 2019-08-02 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 반도체 장치의 제작방법
KR101623961B1 (ko) * 2009-12-02 2016-05-26 삼성전자주식회사 트랜지스터와 그 제조방법 및 트랜지스터를 포함하는 전자소자
KR101615636B1 (ko) * 2009-12-08 2016-04-27 삼성전자주식회사 트랜지스터 및 상기 트랜지스터를 포함한 전자 장치
KR101511076B1 (ko) * 2009-12-08 2015-04-10 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제작 방법
KR20110066370A (ko) 2009-12-11 2011-06-17 한국전자통신연구원 박막트랜지스터 및 그의 제조방법
KR101117727B1 (ko) 2009-12-16 2012-03-07 삼성모바일디스플레이주식회사 유기 발광 디스플레이 장치 및 그 제조 방법
JP5185357B2 (ja) * 2009-12-17 2013-04-17 株式会社半導体エネルギー研究所 半導体装置
KR101117730B1 (ko) 2009-12-23 2012-03-07 삼성모바일디스플레이주식회사 유기 발광 디스플레이 장치 및 그 제조 방법
KR101035358B1 (ko) 2010-01-07 2011-05-20 삼성모바일디스플레이주식회사 터치 센서 및 유기 발광 표시 장치
US9391209B2 (en) 2010-02-05 2016-07-12 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
WO2011096275A1 (en) * 2010-02-05 2011-08-11 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US8436403B2 (en) * 2010-02-05 2013-05-07 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device including transistor provided with sidewall and electronic appliance
KR101084192B1 (ko) 2010-02-16 2011-11-17 삼성모바일디스플레이주식회사 유기 발광 표시 장치
WO2011102233A1 (en) * 2010-02-19 2011-08-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
KR101950364B1 (ko) 2010-02-26 2019-02-20 가부시키가이샤 한도오따이 에네루기 켄큐쇼 액정 표시 장치
CN102208406B (zh) * 2010-03-30 2013-07-24 元太科技工业股份有限公司 一种像素的结构及其制程方法
JP5708910B2 (ja) 2010-03-30 2015-04-30 ソニー株式会社 薄膜トランジスタおよびその製造方法、並びに表示装置
US9190522B2 (en) * 2010-04-02 2015-11-17 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device having an oxide semiconductor
WO2011125454A1 (en) 2010-04-09 2011-10-13 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
WO2011126076A1 (ja) * 2010-04-09 2011-10-13 大日本印刷株式会社 薄膜トランジスタ基板
KR20200121376A (ko) * 2010-04-23 2020-10-23 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치의 제작 방법
US9490368B2 (en) 2010-05-20 2016-11-08 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method of the same
KR20120000499A (ko) 2010-06-25 2012-01-02 가부시키가이샤 한도오따이 에네루기 켄큐쇼 트랜지스터 및 반도체 장치
KR102354354B1 (ko) * 2010-07-02 2022-01-20 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제작 방법
WO2012002573A1 (ja) * 2010-07-02 2012-01-05 合同会社先端配線材料研究所 半導体装置
US20120032172A1 (en) * 2010-08-06 2012-02-09 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
KR101346874B1 (ko) * 2010-08-30 2014-01-02 샤프 가부시키가이샤 반도체 장치 및 그 제조 방법
WO2012029596A1 (en) 2010-09-03 2012-03-08 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
KR101932576B1 (ko) 2010-09-13 2018-12-26 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제작 방법
KR101789236B1 (ko) 2010-12-24 2017-10-24 삼성디스플레이 주식회사 박막 트랜지스터 및 평판 표시 장치
TWI535032B (zh) 2011-01-12 2016-05-21 半導體能源研究所股份有限公司 半導體裝置的製造方法
CN102122620A (zh) * 2011-01-18 2011-07-13 北京大学深圳研究生院 一种自对准薄膜晶体管的制作方法
CN102157565A (zh) * 2011-01-18 2011-08-17 北京大学深圳研究生院 一种薄膜晶体管的制作方法
TWI657580B (zh) * 2011-01-26 2019-04-21 日商半導體能源研究所股份有限公司 半導體裝置及其製造方法
CN103403849B (zh) * 2011-02-28 2016-08-03 夏普株式会社 半导体装置及其制造方法以及显示装置
CN103403850B (zh) * 2011-03-01 2016-05-18 夏普株式会社 薄膜晶体管及其制造方法以及显示装置
JP5766467B2 (ja) 2011-03-02 2015-08-19 株式会社東芝 薄膜トランジスタ及びその製造方法、表示装置
US8797303B2 (en) * 2011-03-21 2014-08-05 Qualcomm Mems Technologies, Inc. Amorphous oxide semiconductor thin film transistor fabrication method
JP2012204548A (ja) 2011-03-24 2012-10-22 Sony Corp 表示装置およびその製造方法
JP6053098B2 (ja) * 2011-03-28 2016-12-27 株式会社半導体エネルギー研究所 半導体装置
CN102655165B (zh) * 2011-03-28 2015-04-29 京东方科技集团股份有限公司 一种非晶氧化物薄膜晶体管及其制作方法、显示面板
JP2013084333A (ja) 2011-09-28 2013-05-09 Semiconductor Energy Lab Co Ltd シフトレジスタ回路
KR102128369B1 (ko) * 2011-09-29 2020-06-30 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
US9018629B2 (en) * 2011-10-13 2015-04-28 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing semiconductor device
KR101976212B1 (ko) * 2011-10-24 2019-05-07 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 반도체 장치의 제작 방법
CN102646676B (zh) * 2011-11-03 2015-06-10 京东方科技集团股份有限公司 一种tft阵列基板
US9379254B2 (en) 2011-11-18 2016-06-28 Qualcomm Mems Technologies, Inc. Amorphous oxide semiconductor thin film transistor fabrication method
KR101423907B1 (ko) * 2011-11-22 2014-07-29 엘지디스플레이 주식회사 산화물 박막 트랜지스터 및 그 제조방법
CN102646715A (zh) * 2011-12-29 2012-08-22 京东方科技集团股份有限公司 薄膜晶体管及其制造方法
CN102651341B (zh) * 2012-01-13 2014-06-11 京东方科技集团股份有限公司 一种tft阵列基板的制造方法
US8969867B2 (en) * 2012-01-18 2015-03-03 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
CN103296064A (zh) * 2012-02-29 2013-09-11 鸿富锦精密工业（深圳）有限公司 薄膜晶体管
JP6110693B2 (ja) * 2012-03-14 2017-04-05 株式会社半導体エネルギー研究所 半導体装置
KR101951260B1 (ko) * 2012-03-15 2019-02-25 삼성디스플레이 주식회사 박막트랜지스터, 상기 박막트랜지스터를 포함하는 표시 장치 및 상기 박막트랜지스터를 포함하는 유기 발광 표시 장치
KR101980195B1 (ko) * 2012-05-16 2019-05-21 삼성전자주식회사 황 도핑 징크옥시 나이트라이드 채널층을 가진 트랜지스터 및 그 제조방법
KR101987985B1 (ko) * 2012-05-21 2019-10-01 삼성디스플레이 주식회사 박막 트랜지스터 표시판 및 그 제조 방법
JP5330585B2 (ja) * 2012-10-19 2013-10-30 株式会社東芝 表示装置
KR101682320B1 (ko) * 2012-10-31 2016-12-05 샤프 가부시키가이샤 일렉트로루미네센스 기판 및 그 제조 방법, 일렉트로루미네센스 표시 패널, 일렉트로루미네센스 표시 장치
JP6015389B2 (ja) 2012-11-30 2016-10-26 株式会社リコー 電界効果型トランジスタ、表示素子、画像表示装置、及びシステム
KR101987041B1 (ko) * 2013-06-26 2019-09-30 엘지디스플레이 주식회사 표시장치용 산화물 박막 트랜지스터 제조방법
US9147607B1 (en) 2014-04-10 2015-09-29 The United States Of America As Represented By The Secretary Of The Air Force Method of fabricating ultra short gate length thin film transistors using optical lithography
US9082794B1 (en) 2014-04-10 2015-07-14 The United States Of America As Represented By The Secretary Of The Air Force Metal oxide thin film transistor fabrication method
KR102266700B1 (ko) * 2014-07-09 2021-06-22 삼성디스플레이 주식회사 박막 트랜지스터 제조방법 및 박막 트랜지스터를 포함하는 표시기판 제조방법
CN105261636B (zh) * 2015-11-05 2018-04-27 京东方科技集团股份有限公司 一种薄膜晶体管、其制备方法、阵列基板及显示装置
JP6240692B2 (ja) * 2016-02-15 2017-11-29 株式会社ジャパンディスプレイ 表示装置および表示装置の製造方法
WO2018076285A1 (zh) * 2016-10-28 2018-05-03 深圳市柔宇科技有限公司 阵列基板及其制造方法
CN107093582A (zh) * 2017-04-28 2017-08-25 京东方科技集团股份有限公司 显示面板的制造方法和显示面板

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006100807A (ja) * 2004-08-30 2006-04-13 Semiconductor Energy Lab Co Ltd 表示装置の作製方法
JP2006165531A (ja) * 2004-11-10 2006-06-22 Canon Inc 電界効果型トランジスタの製造方法
JP2006186119A (ja) * 2004-12-28 2006-07-13 Casio Comput Co Ltd 薄膜トランジスタおよびその製造方法
JP2006269469A (ja) 2005-03-22 2006-10-05 Casio Comput Co Ltd 薄膜トランジスタおよびその製造方法

Family Cites Families (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03201540A (ja) * 1989-12-28 1991-09-03 Casio Comput Co Ltd 薄膜トランジスタの製造方法
KR100203982B1 (ko) * 1993-03-12 1999-06-15 야마자끼 순페이 반도체장치 및 그의 제작방법
JPH0774358A (ja) * 1993-06-30 1995-03-17 Fujitsu Ltd ペロブスカイト系酸化膜の形成方法およびペロブスカイト系酸化膜を用いた薄膜トランジスタとその製造方法
JP3373620B2 (ja) * 1993-10-21 2003-02-04 株式会社東芝 液晶表示装置
JPH098311A (ja) 1995-06-21 1997-01-10 Hitachi Ltd 薄膜半導体装置の製造方法とその構造
KR100196336B1 (en) 1996-07-27 1999-06-15 Lg Electronics Inc Method of manufacturing thin film transistor
KR100212284B1 (ko) * 1996-11-13 1999-08-02 윤종용 채널 보호형 박막 트랜지스터 기판
JPH10150198A (ja) * 1996-11-18 1998-06-02 Mitsubishi Electric Corp 薄膜トランジスタおよびその製造方法
KR100272272B1 (ko) 1997-06-30 2000-11-15 김영환 박막 트랜지스터 및 그의 제조방법
KR100542307B1 (ko) 1998-12-17 2006-04-14 비오이 하이디스 테크놀로지 주식회사 Tft-lcd의 제조방법
JP2004006686A (ja) * 2002-03-26 2004-01-08 Sanyo Electric Co Ltd ＺｎＯ半導体層の形成方法、半導体素子の製造方法及び半導体素子
JP2004022625A (ja) 2002-06-13 2004-01-22 Murata Mfg Co Ltd 半導体デバイス及び該半導体デバイスの製造方法
US20040108504A1 (en) * 2002-11-20 2004-06-10 Charles Forbes Active matrix thin film transistor array backplane
JP2006100760A (ja) * 2004-09-02 2006-04-13 Casio Comput Co Ltd 薄膜トランジスタおよびその製造方法
US7374984B2 (en) * 2004-10-29 2008-05-20 Randy Hoffman Method of forming a thin film component
EP1815530B1 (en) * 2004-11-10 2021-02-17 Canon Kabushiki Kaisha Field effect transistor employing an amorphous oxide
US7791072B2 (en) 2004-11-10 2010-09-07 Canon Kabushiki Kaisha Display
CN102938420B (zh) 2004-11-10 2015-12-02 佳能株式会社 无定形氧化物和场效应晶体管
KR100612872B1 (ko) * 2004-11-16 2006-08-14 삼성전자주식회사 채널의 물성이 인가전압에 따라 가변적인 트랜지스터와 그제조 및 동작 방법
KR100654569B1 (ko) 2004-12-30 2006-12-05 엘지.필립스 엘시디 주식회사 박막 트랜지스터 어레이 기판 및 그 제조 방법
JP2006344849A (ja) 2005-06-10 2006-12-21 Casio Comput Co Ltd 薄膜トランジスタ
JP4958253B2 (ja) 2005-09-02 2012-06-20 財団法人高知県産業振興センター 薄膜トランジスタ
KR101345376B1 (ko) * 2007-05-29 2013-12-24 삼성전자주식회사 ＺｎＯ 계 박막 트랜지스터 및 그 제조방법

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006100807A (ja) * 2004-08-30 2006-04-13 Semiconductor Energy Lab Co Ltd 表示装置の作製方法
JP2006165531A (ja) * 2004-11-10 2006-06-22 Canon Inc 電界効果型トランジスタの製造方法
JP2006186119A (ja) * 2004-12-28 2006-07-13 Casio Comput Co Ltd 薄膜トランジスタおよびその製造方法
JP2006269469A (ja) 2005-03-22 2006-10-05 Casio Comput Co Ltd 薄膜トランジスタおよびその製造方法

Also Published As

Publication number Publication date
JP2008205469A (ja) 2008-09-04
US8614442B2 (en) 2013-12-24
KR20080076608A (ko) 2008-08-20
US20080197350A1 (en) 2008-08-21
US20110141100A1 (en) 2011-06-16
JP5572290B2 (ja) 2014-08-13
CN101246909B (zh) 2014-03-26
US7910920B2 (en) 2011-03-22
CN101246909A (zh) 2008-08-20

Similar Documents

Publication Publication Date Title
KR101410926B1 (ko) 박막 트랜지스터 및 그 제조방법
KR101413655B1 (ko) 산화물 반도체 박막 트랜지스터의 제조 방법
KR101312259B1 (ko) 박막 트랜지스터 및 그 제조방법
US8895376B2 (en) Thin film transistor, method for manufacturing same, display device, and method for manufacturing same
JP5889791B2 (ja) ソース・ドレイン金属エッチングのためのウェットプロセスを用いた金属酸化物又は金属酸窒化物ｔｆｔの製造方法
CN101064345B (zh) 薄膜晶体管及其制造方法
KR20100023151A (ko) 박막 트랜지스터 및 그 제조방법
EP1536482A1 (en) Thin film transistor with tapered edges
KR20150004536A (ko) 박막 트랜지스터를 포함하는 표시 기판 및 이의 제조 방법
US20170200747A1 (en) Display device including thin film transistor array panel and manufacturing method thereof
TWI384626B (zh) 用於顯示裝置之陣列基板及其製造方法
KR100248119B1 (ko) 박막트랜지스터 및 그 제조방법
US20200035709A1 (en) Method for manufacturing thin-film transistor array substrate and thin-film transistor array substrate
KR101438642B1 (ko) 박막 트랜지스터 및 그 제조방법
KR20160089592A (ko) 산화물 박막트랜지스터의 제조방법
KR101475411B1 (ko) 폴리 실리콘 박막 트랜지스터 및 그 제조방법
KR20150068746A (ko) 박막 트랜지스터 및 그 제조 방법, 이를 포함하는 디스플레이
KR100753635B1 (ko) 금속유도측면결정화를 이용한 ｌｄｄ 구조를 갖는 박막트랜지스터의 제조방법
KR101825410B1 (ko) 박막 트랜지스터 기판과 디스플레이 장치 및 그들의 제조방법
KR102197263B1 (ko) 박막 트랜지스터를 포함하는 표시 기판 및 이의 제조 방법
KR102091500B1 (ko) 박막 트랜지스터 기판 및 그 제조방법
CN107564820B (zh) 氧化物薄膜晶体管及其制备方法
KR100719933B1 (ko) 다결정 실리콘 채널을 갖는 박막 트랜지스터의 제조방법
KR20050105870A (ko) 박막 트랜지스터의 제조방법
KR100997966B1 (ko) 박막 트랜지스터 표시판의 제조 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E90F Notification of reason for final refusal
A107 Divisional application of patent
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20170522

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20180518

Year of fee payment: 5