JP2009294376A - 画像表示装置 - Google Patents

Abstract

【課題】画像表示装置において、自発光素子の劣化に対して正確な補正を行う。
【解決手段】それぞれ自発光素子と、前記自発光素子を駆動する駆動トランジスタとを有する複数の画素と、前記画素に画像電圧を入力する複数の信号線とを備え、前記駆動トランジスタは、飽和領域で駆動される画像表示装置であって、前記画素の前記自発光素子に定電流を供給したときの前記各画素の前記自発光素子の両端の電圧を検出する電圧検出手段と、前記電圧検出手段で検出した電圧が閾値電圧を越えた場合に、リファレンス電圧、あるいは電源電圧を制御し、前記複数の画素の全ての画素の前記駆動トランジスタの動作領域を飽和領域に保つ手段を有する。
【選択図】図１

Description

本発明は、画像表示装置に係り、特に、アクティブマトリクス方式の有機エレクトロルミネッセンスディスプレイに関する。

アクティブマトリクス駆動の有機エレクトロルミネッセンスディスプレイパネル（以下、有機ＥＬ表示パネルという。）を有する有機エレクトロルミネッセンスディスプレイ（以下、有機ＥＬ表示装置という。）は、次世代のフラットパネルディスプレイとして期待されている。
有機ＥＬ表示パネルは、有機エレクトロルミネッセンス素子（以下、有機ＥＬ素子という。）と、有機ＥＬ素子に電流を供給するための駆動用の薄膜トランジスタ（以下、ＥＬ駆動ＴＦＴという。）を有するのが普通である。
一方、有機ＥＬ素子は、定電流を印加すると、図１３に示すように、時間（図１３のＴ）の経過とともに、輝度（図１３のＢｒ）が下がっていき、それに伴い、有機ＥＬ素子のアノード電圧（図１３のＶｏｌｅｄ）が上昇していく。図１４に示すように、この輝度の劣化率（図１４のｂｒａｔｅ）とアノード電圧（図１４のＶｏｌｅｄ）の上昇値（図１４のＶｄｅｇ）は線形の関係にある。
ここで、図１５に示すような白い四角形を表示した場合、黒表示部に対して、白い四角形の表示部の劣化が早いため、隣接画素における輝度差が生じ、この輝度が１％を超えた時、図１５のＡに示すように、「焼き付き」として確認される。
ここで、有機ＥＬ表示パネルで焼き付が生じた部分を含む１表示ライン（Ｙアドレス）上のＸアドレス（図１６のＸａｄｒｅｓ）の有機ＥＬ素子のアノード電圧（図１６のＶｏｌｅｄ）をスキャンしていくと、図１６に示すような図となる。なお、図１６のＡが「焼き付き」の始まりの点、図１６のＢの領域が正常領域、図１６のＣの領域が、焼き付きが生じて劣化した領域を示す。
この焼き付きを防止するための技術が、下記特許文献１〜特許文献３に開示されている。
前述の特許文献１、特許文献２に記載されている技術は、有機ＥＬ素子が焼付きのない安定した発光をするために、電流計測によって得られた測定結果をＡ／Ｄ変換し、得られたデジタルデータを基に、有機ＥＬ素子の駆動電圧にフィードバックを行うものである。
また、前述の特許文献３に記載されている技術は、有機ＥＬ素子の端子電圧を測定し、規定値と比較することにより、有機ＥＬ素子の駆動電圧を補正するものであり、予め記録しておいた有機ＥＬ素子の端子電圧と電流の関係から駆動電流を補正するものである。

なお、本願発明に関連する先行技術文献としては以下のものがある。
特開２００５−１５６６９７号公報 特開２００２−３４１８２５号公報 特開２００６−１３０８２４号公報

しかしながら、前述の特許文献１〜特許文献３に記載されている技術は、以下のような問題点があった。
（１）前述の特許文献１、特許文献２に記載されている技術では、有機ＥＬ素子からＥＬ駆動ＴＦＴへフィードバックする信号に関する具体的な記載がなく、補正信号をどう生成するか分からないため、検出動作が正確にできたとしても正確な補正ができるとは限らない。
（２）前述の特許文献３に記載されている技術では、予め記録しておいた有機ＥＬ素子の端子電圧と電流の関係から駆動電流を補正するため、補正のための膨大なデータテーブルを必要とする。
本発明は、前記従来技術の問題点を解決するためになされたものであり、本発明の目的は、画像表示装置において、自発光素子の劣化に対して正確な補正を行うことができる技術を提供することにある。
本発明の前記ならびにその他の目的と新規な特徴は、本明細書の記述及び添付図面によって明らかにする。

本願において開示される発明のうち、代表的なものの概要を簡単に説明すれば、下記の通りである。
本発明は、それぞれ自発光素子と、前記自発光素子を駆動する駆動トランジスタとを有する複数の画素と、前記画素に画像電圧を入力する複数の信号線とを備え、前記駆動トランジスタは、飽和領域で駆動される画像表示装置であって、前記画素の前記自発光素子に定電流を供給したときの前記各画素の前記自発光素子の両端の電圧を検出する電圧検出手段と、前記電圧検出手段で検出した電圧が閾値電圧を越えた場合に、リファレンス電圧、あるいは電源電圧を制御し、前記複数の画素の全ての画素の前記駆動トランジスタの動作領域を飽和領域に保つ手段とを有する
また、本発明では、隣接した前記画素の前記自発光素子の特性差を検出する検出手段と、前記検出手段により劣化と判断された画素の前記自発光素子に対して、リファレンス電圧と画像電圧との差分の電圧を演算する手段１と、前記手段１での演算結果に非線形の発光の補正量を掛算する手段２と、前記リファレンス電圧から前記手段２での演算結果を減算して補正後の画像電圧を演算する手段３とを有する。

また、前記検出手段は、定電流供給手段と、検出期間内に、前記定電流供給手段から前記各画素の前記自発光素子に定電流を供給したときの前記各画素の前記自発光素子の両端の電圧を検出する電圧検出手段と、前記電圧検出手段で検出した電圧をデジタル値に変換するＡＤ変換手段と、前記ＡＤ変換手段で変換されたデジタル値を記憶するメモリと、前記メモリに記憶されたデジタル値に基づき、前記隣接した前記画素の前記自発光素子の特性差を検出し、前記劣化した前記自発光素子を判定する判定手段とを有する。
また、本発明では、前記判定手段において、前記自発光素子の発光輝度の劣化量がα％と判定された場合、前記発光の補正量は、非線形の√[１/{１−(α/100)}]である。
また、本発明では、前記手段１は、リファレンス電圧と画像電圧の差分の電圧を出力する第１減算回路であり、前記手段２は、前記判定手段の判定結果に基づき前記第１減算回路の出力を利得√[１/{１−(α/100)}]で増幅する増幅器であり、前記手段３は、前記リファレンス電圧と前記増幅器の出力の差分の電圧を出力する第２減算回路である。
また、本発明では、前記自発光素子は、有機発光ダイオード素子である。

本願において開示される発明のうち代表的なものによって得られる効果を簡単に説明すれば、下記の通りである。
本発明の画像表示装置によれば、自発光素子の劣化に対して正確な補正を行うことが可能となる。

以下、図面を参照して本発明の実施例を詳細に説明する。
なお、実施例を説明するための全図において、同一機能を有するものは同一符号を付け、その繰り返しの説明は省略する。
［実施例１］
図１は、本発明の実施例１の焼き付き検出と補正機能を内蔵した有機ＥＬ表示パネルの概略構成を示す図である。
本実施例では、図１に示すように、先ず、特性検出部１４内の電流源２０から各有機ＥＬ素子に一定の電流を流し、その時の有機ＥＬ素子のアノード電圧を、バッファ回路２１とローパスフィルタ２２を介して検出し、コンパレータ２７において閾値電圧と比較する。
検出した電圧が閾値電圧を超えている場合に、表示画素全体に共通の電圧を印加するリファレンス電圧（Ｖｒｅｆ）や電源電圧（Ｖｄｄ）を制御して、焼き付けを防止する。
なお、図１において、１０は電源回路、１２は表示用走査回路、１３は検出用走査回路、１５は外部電圧制御部、７０は表示画素、７８は信号線、７９は電源線、９１は検出制御線、１００は制御信号線群、Ｖｅｘｔは外部電圧である。
スイッチ（ＳＷＡ）は、「書込み期間」に、信号線７８を、信号駆動回路１１の対応する出力端子に接続し、スイッチ（ＳＷＢ）は、「検出期間」に、信号線７８を、特性検出部１４内の電流源２０に接続する。さらに、外部電圧制御部１５は、「発光期間」に、信号線７８を、外部電源（例えば、三角波電圧、あるいは、鋸歯状歯電圧）（Ｖｅｘｔ）に接続する。
また、表示画素７０、信号駆動回路１１、表示用走査回路１２、検出用走査回路１３等の各回路は全て、一般に良く知られている低温多結晶シリコン薄膜を用いてガラス基板上に構成されている。また、実際には表示画素７０は、有機ＥＬ表示パネルの表示領域ＡＲ内に多数個配置される。

図１に示すように、有機ＥＬ表示パネルの表示領域ＡＲ内には複数の表示画素７０がマトリクス状に設けられる。
図２は、図１に示す有機ＥＬ表示パネル内の表示画素の一例を示す等価回路である。なお、図２に示す表示画素の場合、図１に示す制御信号線群１００は、セレクト制御線７１、点灯スイッチ線７５で構成される。セレクト制御線７１と、点灯スイッチ線７５は、表示用走査回路１２に接続される。また、検出制御線９１は、検出用走査回路１３に接続される。
各表示画素７０は、発光素子としての有機エレクトロルミネッセンス素子（以下、有機ＥＬ素子という。）１を有しており、有機ＥＬ素子１のカソード電極は共通接地線に接続される。また、アノード電極は、点灯用のｎ型薄膜トランジスタ（以下、点灯ＴＦＴスイッチという。）７３１と、ｐ型薄膜トランジスタ（以下、駆動ＴＦＴという。）７２を介して電源線７９に接続される。電源線７９は電源回路１０に接続される。
また、駆動ＴＦＴ７２のゲート電極は、保持容量７４を介して信号線７８に接続され、駆動ＴＦＴ７２のドレイン電極とゲート電極との間には、リセット用のｎ型薄膜トランジスタ（以下、セレクトスイッチという。）７６が設けられる。なお、セレクトスイッチ７６のゲート電極は、セレクト制御線７１に接続される。また、点灯ＴＦＴスイッチ７３１のゲート電極は、点灯スイッチ線７５に接続される。
また、有機ＥＬ素子１のアノード電極と信号線７８との間に、有機ＥＬ素子１の端子間電圧検出用の薄膜トランジスタ（以下、検出スイッチという。）９０が接続され、この検出スイッチ９０のゲート電極は、検出制御線９１に接続される。
なお、駆動ＴＦＴ７２、点灯ＴＦＴスイッチ７３１、セレクトスイッチ７６、および検出スイッチ９０は、それぞれ半導体層にポリシリコンを用いる多結晶シリコン薄膜トランジスタを用いてガラス基板上に構成されている。なお、多結晶シリコン薄膜トランジスタ、あるいは、有機ＥＬ素子１の製造方法などに関しては、一般に報告されているものと大きな相違はないため、ここではその説明は省略する。

図２に示す表示画素７０を有する有機ＥＬ表示パネルの場合、予め１／６０秒に設定されている１フレーム期間は、例えば、「書込み期間」と「発光期間」と「検出期間」とに３分割されている。
図２に示す表示画素７０を有する有機ＥＬ表示パネルの駆動方法は良く知られているのでここではその説明は省略する。
但し、図２に示す表示画素７０を有する有機ＥＬ表示パネルの場合、図３に示すように、「検出期間」では、検出制御線９１Ａないし検出制御線９１Ｎが順次オンとなり、各検出制御線がオンの期間に、スイッチ（ＳＷＢ１）からスイッチ（ＳＷＢｎ）が順次オンとなる。
これにより、各有機ＥＬ素子１には、順次、特性検出部１４内の電流源２０から定電流が流れ、特性検出部１４において、各有機ＥＬ素子１のアノード電圧が検出される。
なお、図４に示すように、「検出期間」は、１フレーム（ＦＬＡ）内のブランキング期間（ＢＲＫ）に行うようにしてもよい。
図４では、各ブランキング期間（ＢＲＫ）毎に、検出制御線９１Ａないし検出制御線９１Ｎが順次オンとなり、各検出制御線がオンの期間に、スイッチ（ＳＷＢ１）からスイッチ（ＳＷＢｎ）が順次オンとなる。したがって、図４の場合は、各ブランキング期間（ＢＲＫ）毎に、１表示ライン上の有機ＥＬ素子１が検査される。

図５は、図１に示す有機ＥＬ表示パネル内の表示画素の他の例を示す等価回路である。
なお、図５に示す表示画素の場合、図１に示す制御信号線群１００は、点灯スイッチ線７５、リセット線８３、セレクトスイッチ線８５で構成される。点灯スイッチ線７５、リセット線８３、セレクトスイッチ線８５は、表示用走査回路１２に接続される。また、検出制御線９１は、検出用走査回路１３に接続される。
各表示画素７０は、有機ＥＬ素子１を有しており、有機ＥＬ素子１のカソード電極は共通接地線に接続される。また、アノード電極は、点灯用のｐ型薄膜トランジスタ（以下、点灯ＴＦＴスイッチという。）７３２と、ｐ型薄膜トランジスタ（以下、駆動ＴＦＴという。）７２を介して電源線７９に接続される。電源線７９は電源回路１０に接続される。
また、駆動ＴＦＴ７２のソース電極とゲート電極との間には、第１の保持容量８０が接続され、さらに、駆動ＴＦＴ７２のゲート電極は、第２の保持容量８１とｐ型薄膜トランジスタ（以下、セレクトスイッチという。）８４を介して信号線７８に接続される。
駆動ＴＦＴ７２のドレイン電極とゲート電極との間には、リセット用のｎ型薄膜トランジスタ（以下、リセットＴＦＴスイッチという。）８２が設けられる。なお、セレクトスイッチ８４のゲート電極は、セレクトスイッチ線８５に接続される。また、リセットＴＦＴスイッチ８２のゲート電極は、リセット線８３に接続される。さらに、点灯ＴＦＴスイッチ７３２のゲート電極は、点灯スイッチ線７５に接続される。
また、有機ＥＬ素子１のアノード電極と信号線７８との間に、有機ＥＬ素子１の端子間電圧検出用の薄膜トランジスタ（以下、検出スイッチという。）９０が接続され、この検出スイッチ９０のゲート電極は、検出制御線９１に接続される。
なお、駆動ＴＦＴ７２、点灯ＴＦＴスイッチ７３２、セレクトスイッチ７６、および検出スイッチ９０は、それぞれ半導体層にポリシリコンを用いる多結晶シリコン薄膜トランジスタを用いてガラス基板上に構成されている。なお、多結晶シリコン薄膜トランジスタ、あるいは、有機ＥＬ素子１の製造方法などに関しては、一般に報告されているものと大きな相違はないため、ここではその説明は省略する。

図５に示す表示画素７０を有する有機ＥＬ表示パネルの場合、予め１／６０秒に設定されている１フレーム期間は、「書込み期間」と「発光期間」とに分割されている。この図５に示す表示画素７０を有する有機ＥＬ表示パネルの駆動方法は良く知られているのでここではその説明は省略する。
但し、図５に示す表示画素７０を有する有機ＥＬ表示パネルの場合、信号線７８と第２の保持容量８１との間にセレクトスイッチ８４があるため、１フレーム期間のほとんどを発光期間に用いることができる利点があるが、検出動作は、図３に示すような独立動作に限定され、この図３に示すような検出動作は電源投入時などに組み込んで行う。
なお、前述の説明では、信号駆動回路１１、表示用走査回路１２、検査用走査回路１３等の周辺駆動回路は、低温多結晶シリコン（ポリシリコン）薄膜トランジスタ回路で構成しているが、これらの周辺駆動回路あるいはその一部分を単結晶ＬＳＩ（Large Scale Integrated circuit）回路で構成して実装するようにしてもよい。その場合に、駆動ＴＦＴ、点灯ＴＦＴスイッチ、リセットスイッチ、および検出スイッチ等の薄膜トランジスタは、それぞれ半導体層にアモルファスシリコンを用いるアモルファスシリコン薄膜トランジスタを用いてガラス基板上に構成するようにしてもよい。

図２、図５に示す駆動ＴＦＴ７２は、動作領域によって、飽和領域（以下、電流駆動方式という。）と、線形領域（以下、電圧駆動方式という。）とに分けることができる。電流駆動方式を用いれば、同じ階調の信号電圧に対して、多くの電流を流すことが可能であり、また、有機ＥＬ素子１よりも駆動ＴＦＴ７２の方が、温度特性が安定していることから、周囲環境の変化に対して安定動作を行うことができる。
ここで、図６に示すように、オーバードライブ電圧（Ｖｒｅｆ‐Ｖｄａｔａ）に対して、駆動ＴＦＴ７２のソース−ドレイン間の電圧（Ｖｄｓ）を充分に確保できた場合、即ち、下記（１）式を満足する場合、駆動ＴＦＴ７２は飽和領域、即ち、電流駆動方式で動作する。
｛Ｖｄｄ−（Ｖｒｅｆ−Ｖｄａｔａ）｝≦Ｖｄｓ ・・・・・・・・ （１）
駆動ＴＦＴ７２が電流駆動方式の場合、有機ＥＬ素子１の発光時に駆動ＴＦＴ７２に流れる電流（Ｉ）は、下記（２）式のようになる。
I＝(1/2)・μ・Cox・(W/L)・(Vref‐Vdata)^２・(1 + λ・Vds)
・・・・・・ （２）
なお、μ・Coxは定数、Ｗは駆動ＴＦＴ７２のゲート幅、Ｌは駆動ＴＦＴ７２のゲート長、Ｖｒｅｆはリファレンス電圧、Ｖｄａｔａは表示データに対応する画像電圧、１／λはアーリー電圧、Ｖｄｓは駆動ＴＦＴ７２のドレイン・ソース間電圧である。

図２、図５に示すような表示画素では、信号線７８を介して、（２）式に示す外部電圧と画像電圧との差分の電圧（Ｖｒｅｆ−Ｖｄａｔａ）を供給することによって、階調特性を得ることができる。
図２、図５に示すような表示画素では、まず、外部電圧を印加した時、図２、図５に示すセレクトスイッチ７６（あるいは、リセットＴＦＴスイッチ８２）、点灯ＴＦＴイッチ（７３１、７３２）を制御することによって、駆動ＴＦＴ７２の初期動作点を揃える。
ここから、点灯ＴＦＴスイッチ（７３１、７３２）と、セレクトスイッチ７６（あるいは、リセットＴＦＴスイッチ８２）を順番にオフする。このセレクトスイッチ７６（あるいは、リセットＴＦＴスイッチ８２）をオフする時に、クロックフィードスルーによって、初期動作点が移動する。
次に、信号線７８に画像電圧を入力すると、この動作初期点と画像電圧の差分の電圧、もしくは、差分の電圧の分割分程度、駆動ＴＦＴ７２のゲート電圧にさらに印加されことになり、階調特性が得られることとなる。
つまり、前述の（２）式のＶｒｅｆは、外部電圧に表示画素のクロックフィードスルーの電圧シフト分を加味した電圧であり、Ｖｄａｔａは画像電圧である。
以降、外部電圧にクロックフィードスルーの電圧分をシフトした値をリファレンス電圧と呼ぶこととする。

前述の（２）式から分かるように、駆動ＴＦＴ７２のゲート長（Ｌ）が充分に大きく、アーリー電圧（１／λ）が充分大きい（即ち、λが充分小さい）場合、電流駆動方式での輝度差１％が発生せず、焼き付きの補正は必要ない。
ここで、ドレイン−ソース間の電圧（Ｖｄｓ）が、オーバードライブ電圧である（Ｖｒｅｆ−Ｖｄａｔａ）よりも充分に大きければ、画素回路は電流駆動を保つことができる。駆動ＴＦＴ７２のソース−ドレイン間の電圧（Ｖｄｓ）として、オーバードライブ電圧（Ｖｒｅｆ‐Ｖｄａｔａ）以上確保できず、飽和領域での駆動が実現できない画素が発生した場合のみ、焼き付きが発生することになる。
この場合、表示画素全体に共通の電圧を印加するリファレンス電圧（Ｖｒｅｆ）等の外部電圧（Ｖｅｘｔ）や、電源電圧（Ｖｄｄ）を制御することによって、焼き付きを解消することができる。
本実施例では、特性検出部１４内の電流源２０から各有機ＥＬ素子に一定の電流を流し、その時の有機ＥＬ素子のアノード電圧を、バッファ回路２１とローパスフィルタ２２を介して検出し、コンパレータ２７において閾値電圧と比較する。検出した電圧が閾値電圧を超えている場合に、リファレンス電圧制御線９２を介して、表示画素全体に共通の電圧を印加するリファレンス電圧（Ｖｒｅｆ）や電源電圧（Ｖｄｄ）を制御し、焼き付きを解消する。

即ち、前述の（２）式に示すように、｛Ｖｄｄ−（Ｖｒｅｆ−Ｖｄａｔａ）｝≦Ｖｄｓを満足する場合、駆動ＴＦＴ７２は飽和領域、即ち、電流駆動で動作する。したがって、特性検出部１４内の電流源２０から各有機ＥＬ素子に一定の電流を流し、その時の有機ＥＬ素子のアノード電圧を、バッファ回路２１とローパスフィルタ２２を介して検出し、検出した電圧が閾値電圧を超えている場合に、Ｖｄｄの電源電圧を増大するか、リファレンス電圧（Ｖｒｅｆ）を減少させることにより、（１）式の条件を満足することになるので、電流駆動方式に復帰させることができる。
図７のＢ２に示すように、有機ＥＬ表示パネル全体の有機ＥＬ素子１が劣化した場合の局所劣化（図８のＣ）後の局所的な輝度差（図７のＡ２）に比して、図７のＢ１に示すように、有機ＥＬ表示パネル全体の有機ＥＬ素子１が劣化する前の局所劣化（図７のＣ）後の局所的な輝度差（図７のＡ１）は小さいので、駆動ＴＦＴ７２の駆動方式として電流駆動方式を維持することは、焼き付きという意味で非常に大きい。
さらに、本実施例は、表示画素毎のフレームメモリを必要としないため、低コスト化で実現することができる。

［実施例２］
前述の（２）式から分かるように、駆動ＴＦＴ７２のゲート長（Ｌ）が充分に大きくなく、アーリー電圧（１／λ）が充分大きくない（即ち、λが充分小さくない）場合、電流駆動方式での輝度差１％が発生が発生し、各表示画素ごとの補正が必要になる。さらに、条件によっては、駆動ＴＦＴ７２のソース−ドレイン間の電圧（Ｖｄｓ）をオーバードライブ電圧（Ｖｒｅｆ−Ｖｄａｔａ）以上確保できず、電流駆動方式を確保できない表示画素が発生する。この場合、補正すべき画像電圧の大きさが変化するため、正確な補正を施すことは不可能となる。
そこで、本実施例では、表示画素全体に共通の電圧を印加するリファレンス電圧（Ｖｒｅｆ）等の外部電圧（Ｖｅｘｔ）や、電源電圧（Ｖｄｄ）を制御することによって、全表示画素の電流駆動方式を確保した後、通常の各表示画素に対する補正を行う。
図８は、本発明の実施例の焼き付き検出と補正機能を内蔵した有機ＥＬ表示パネルの概略構成を示す図である。
本実施例では、図８に示すように、先ず、特性検出部１４内の電流源２０から各有機ＥＬ素子に一定の電流を流し、その時の有機ＥＬ素子のアノード電圧を、バッファ回路２１とローパスフィルタ２２を介して検出し、アナログデジタル変換回路２３でデジタル値に変換し、その結果をラインメモリ２４に格納する。
次に、焼付け判定部２５において、その格納した情報から隣接画素間の差分を算出し、焼き付きかどうか判定し、判定結果をフレームメモリ２６に格納し、フレームメモリ２６から補正データ（Ｃｄａｔａ）を信号駆動回路１１にフィードバックする。なお、信号駆動回路１１には、表示用データ（Ｄａｔａ）も入力される。

図９は、図１に示す焼付け判定部２５の処理内容を説明するための図である。
図９の有機ＥＬ表示パネルのＡに示す部分を拡大したＢの部分に焼付き３０が生じてるものとする。
このとき、特性検出部１４内の電流源２０から各有機ＥＬ素子に一定の電流を流した時に、有機ＥＬ素子のアノード電圧を検出した結果を、図９のＣに示す棒グラフで示す。そして、図９の３１に示す点線よりも上の電圧が、アナログデジタル変換回路２３において「４」に変換され、このＣに示す棒グラフの点線よりも下の電圧が、アナログデジタル変換回路２３において「３」に変換されるものとする。この状態のときに、アナログデジタル変換回路２３から、３２に示すデジタル値が出力される。
図８に示す焼付け判定部２５では、アナログデジタル変換回路２３から出力されるデジタル値３２から、３３に示す隣接表示画素ごとの差分値を算出する。そして、最も左にある表示画素の補正量を０として、その差分値を加算していくと、３４に示すように、各表示画素毎の補正量を算出することができる。
有機ＥＬ素子１は、元々温度特性が大きく、有機ＥＬ表示パネル内の膜厚依存による特性分布も存在するため、焼きついているかどうかの判断は、隣接画素の特性を比較によって行うことが最良の方法である。

次に、隣接表示画素同士の有機ＥＬ素子１の特性を比較して、焼き付きを検出した有機ＥＬ素子１に対する発光の補正量について説明する。
電流駆動方式の場合、有機ＥＬ素子１の発光時に駆動ＴＦＴ７２に流れる電流（Ｉ１）は、下記（３）式のようになる。
I1＝(1/2)・μ・Cox・(W/L)・(Vref ‐Vdata)^２・( 1 + λ・Vds1)
・・・・・・ （３）
なお、μ・Coxは定数、Ｗは駆動ＴＦＴ７２のゲート幅、Ｌは駆動ＴＦＴ７２のゲート長、Ｖｒｅｆはリファレンス電圧、Ｖｄａｔａは表示データに対応する画像電圧、１／λはアーリー電圧、Ｖｄｓ１は、電流（Ｉ１）時の駆動ＴＦＴ７２のドレイン・ソース間電圧である。
ここで、輝度、つまり電流が１％ダウンして、有機ＥＬ素子１のアノード電圧（Ｖｏｌｅｄ）の上昇により、駆動ＴＦＴ７２のドレイン・ソース間電圧が、Ｖｄｓ２になったとき、即ち、輝度１％劣化の発光時に駆動ＴＦＴ７２に流れる電流（Ｉ２）は、下記（４）式のようになる。
I2 ＝0.99・I1
＝ (1/2)・μ・Cox・(W/L)・(Vref ‐Vdata)^２・( 1 + λ・Vds2)
・・・・・・ （４）
（３）式により、Ｖｄｓ１と、Ｖｄｓ２の関係を求め、Ｖ’ｄａｔａとして、Ｉ２の電流を、Ｉ１の電流に戻すものとして、（３）式と（４）式を解くと、下記（５）式が得られる。
V’data＝ Vref ‐(Vref ‐Vdata)・√( 1 / 0.99 ) ・・・・・・ （５）
（５）式に示すように、補正電圧（Ｖ’ｄａｔａ）は、リファレンス電圧（Ｖｒｅｆ）と画像電圧（Ｖｄａｔａ）の差分の演算結果に対して、回復量の１／２乗を掛け算し、掛け算した結果をリファレンス電圧（Ｖｒｅｆ）から減算する回路で構成され、それに応じた補正回路を構成することになる。

図１７は、図８に示す信号駆動回路１１の出力部の従来の回路構成を示すブロック図である。
図１７に示すように、従来の信号駆動回路１１の出力部は、抵抗ラダー部４０と、セレクタ４１と、出力アンプ部４２によって構成され、表示データ（Ｄａｔａ）に対応する階調電圧となるように、表示データ（Ｄａｔａ）が入力されるデコーダ（ＤＡＤ１）の出力に基づき、セレクタ４１から、抵抗ラダー部４０のどの抵抗分割比を出力するかが選択され、出力アンプ部４２を介して、その選択された階調電圧が、有機ＥＬ表示パネルの信号線７８に出力される。
従来、有機ＥＬ素子１の焼付け補正としては、画像電圧に補正信号をフィードバックするといった程度の記載のものや、図１８に示すように、表示データ（Ｄａｔａ）と補正データ（Ｃｄａｔａ）が入力されるデコーダ７（ＤＡＣ７）の出力に基づき、セレクタ４１で選択する抵抗ラダー部４０の抵抗分割比を変更するようにしたものである。
なお、図１８は、従来の有機ＥＬ素子１の焼付け補正回路の回路構成を示すブロック図である。図１８に示す回路構成では、予め記憶しておいた有機ＥＬ素子１のアノード電圧（即ち、補正データ（Ｃｄａｔａ））と、電流（即ち、表示データ（Ｄａｔａ））との関係から駆動電流を補正するような方式を用いていた。この方式は、デコーダ７（ＤＡＣ７）内に、膨大なデータテーブル（ＴＢ）を必要とするという問題点があった。

図１０は、本発明の実施例の信号駆動回路１１の出力部の回路構成を示すブロック図である。
図１０に示す出力部は、図１７に示す出力アンプ部４２の前段に、補正部４３を追加したものである。この補正部４３は、補正データ（Ｃｄａｔａ）が入力されるデコーダ（ＤＡＤ２）の出力に基づき、セレクタ４１の出力を補正するものである。
図１１は、本発明の実施例の信号駆動回路１１の出力部の回路構成の具体的な回路構成を示すブロック図である。図１１は、前述の（５）式の演算を実行する回路である。
図１１に示す回路では、演算増幅器からなる減算回路１（４４）により、リファレンス電圧（Ｖｒｅｆ）からセレクタ４１の出力を減算し、当該減算結果に、演算増幅器からなる可変利得増幅器４５により、発光の補正量の１／２乗を掛算して、前述の（５）式の第２項を実現し、最後に、演算増幅器からなる減算回路２（４６）により、リファレンス電圧（Ｖｒｅｆ）から可変利得増幅器４５の出力を減算して、前述の（５）式を実現する。
ここで、可変利得増幅器４５の増幅率は、補正データ（Ｃｄａｔａ）が入力されるデコーダ（ＤＡＤ２）の出力に基づき可変される。
図１２は、本発明の実施例の信号駆動回路１１の出力部の他の回路構成を示すブロック図である。図１２に示す回路は、図１０に示す回路構成をデジタル回路で実現するものである。
図１２において、Ｒｄａｔａはリファレンス電圧（Ｖｒｅｆ）のデータ、ＤＡＣ５は、補正データ（Ｃｄｔａ）が入力されるデコーダ５であり、デコーダ５は、√（１／０．９９）、あるいは（１／０．９９）を出力する。
ＤＥＤ１は、（Ｖｒｅｆ−Ｖｄａｔａ）を計算する演算回路、ＤＥＤ２は、（Ｖｒｅｆ−Ｖｄａｔａ）×√（１／０．９９）を計算する演算回路、ＤＥＤ３は、｛Ｖｒｅｆ−（Ｖｒｅｆ−Ｖｄａｔａ）×√（１／０．９９）｝を演算する演算回路である。
この図１２に示す回路において、データテーブルを持つのは、デコーダ５（ＤＡＣ５）であるが、補正したい段階に対するものしか持たないため、従来例に比べて、デークテーブル量が大きく削減される。

なお、本実施例において、輝度が１％劣化した否かの判断は、以下の方法で実施する。
図１４に示すように、有機ＥＬ素子１の輝度の劣化率（図１４のｂｒａｔｅ）と、有機ＥＬ素子１のアノード電圧（図１４のＶｏｌｅｄ）の上昇値（図１４のＶｄｅｇ）は線形の関係にあるので、輝度が１％劣化したときのアノード電圧（図１４のＶｏｌｅｄ）の上昇値（図１４のＶｄｅｇ）を、図８のアナログデジタル変換回路２３において検出するようにすればよい。
また、前述の説明では、輝度が１％劣化した場合について説明したが、例えば、輝度がα％劣化した場合は、発光の補正量は√[１/{１−(α/100)}]とすればよい。
以上、本発明者によってなされた発明を、前記実施例に基づき具体的に説明したが、本発明は、前記実施例に限定されるものではなく、その要旨を逸脱しない範囲において種々変更可能であることは勿論である。

本発明の実施例１の焼き付き検出と補正機能を内蔵した有機ＥＬ表示パネルの概略構成を示す図である。 図１に示す有機ＥＬ表示パネルに使用される表示画素の一例を示す等価回路である。 図２に示す表示画素において、「検出期間」の動作の一例を説明するためのタイミングチャートである。 図２に示す表示画素において、「検出期間」の動作の他の例を説明するためのタイミングチャートである。 図１に示す有機ＥＬ表示パネルに使用される表示画素の他の例を示す等価回路である。 図２、図５に示す駆動ＴＦＴの駆動動作領域の条件を説明するための模式図である。 図２、図５に示す駆動ＴＦＴの駆動動作領域を説明するための模式図である。 本発明の実施例２の焼き付き検出と補正機能を内蔵した有機ＥＬ表示パネルの概略構成を示す図である。 図８に示す焼付け判定部の処理内容を説明するための図である。 本発明の実施例の信号駆動回路の出力部の回路構成を示すブロック図である。 本発明の実施例の信号駆動回路の出力部の回路構成の具体的な回路構成を示すブロック図である。 本発明の実施例の信号駆動回路の出力部の他の回路構成を示すブロック図である。 有機ＥＬ素子の輝度とアノード電圧の時間的変化を示すグラフである。 有機ＥＬ素子の輝度の劣化率とアノード電圧の時間的変化を示すグラフである。 有機ＥＬ表示パネルにおいて、「焼き付き」が生じる理由を説明するための図である。 有機ＥＬ表示パネルに「焼き付き」が生じた場合の、１表示ライン上の有機ＥＬ素子のアノード電圧をスキャンした状態を示す図である。 図１に示す信号駆動回路の出力部の従来の回路構成を示すブロック図である。 従来の有機ＥＬ素子１の焼付け補正回路の回路構成を示すブロック図である。

符号の説明

１ 有機エレクトロルミネッセンス素子（有機ＥＬ素子）
１０ 電源回路
１１ 信号駆動回路
１２ 表示用走査回路
１３ 検出用走査回路
１４ 特性検出部
１５ 外部電圧制御部
２０ 電流源
２１ バッファ回路
２２ ローパスフィルタ
２３ アナログデジタル変換回路
２４ ラインメモリ
２５ 焼付け判定部
２６ フレームメモリ
２７ コンパレータ
４０ 抵抗ラダー部
４１ セレクタ
４２ 出力アンプ部
４３ 補正部
４４ 減算回路１
４５ 可変利得増幅器
４６ 減算回路２
７０ 表示画素
７１ セレクト制御線
７２ ｐ型薄膜トランジスタ（駆動ＴＦＴ）
７３１ 点灯用のｎ型薄膜トランジスタ（点灯ＴＦＴスイッチ）
７３２ 点灯用のｐ型薄膜トランジスタ（点灯ＴＦＴスイッチ）
７４ 保持容量
７５ 点灯スイッチ線
７６ ｎ型薄膜トランジスタ（セレクトスイッチ）
７８ 信号線
７９ 電源線
８０ 第１の保持容量
８１ 第２の保持容量
８２ ｎ型薄膜トランジスタ（リセットＴＦＴスイッチ）
８３ リセット線
８４ ｐ型薄膜トランジスタ（セレクトスイッチ）
８５ セレクトスイッチ線
９０ 薄膜トランジスタ（検出スイッチ）
９１ 検出制御線
９２ リファレンス電圧制御線
１００ 制御信号線群
ＡＲ 表示領域
ＤＡＣ１，ＤＡＣ２，ＤＡＣ３，ＤＡＣ７ デコーダ
ＤＥＤ１，ＤＥＤ２，ＤＥＤ３ 演算回路
ＳＷＡ，ＳＷＢ スイッチ回路

Claims (12)

1. それぞれ自発光素子と、前記自発光素子を駆動する駆動トランジスタとを有する複数の画素と、
   前記画素に画像電圧を入力する複数の信号線とを備え、
   前記駆動トランジスタは、飽和領域で駆動される画像表示装置であって、
   前記画素の前記自発光素子に定電流を供給したときの前記各画素の前記自発光素子の両端の電圧を検出する電圧検出手段と、
   前記電圧検出手段で検出した電圧が閾値電圧を越えた場合に、リファレンス電圧、あるいは電源電圧を制御し、前記複数の画素の全ての画素の前記駆動トランジスタの動作領域を飽和領域に保つ手段とを有することを特徴とする画像表示装置。
2. 前記自発光素子は、有機発光ダイオード素子であることを特徴とする請求項１に記載の画像表示装置。
3. 複数のセレクト制御線と、
   複数の点灯スイッチ線と、
   複数の検出制御線とを備え、
   前記各画素は、前記駆動トランジスタのゲート電極と第２電極との間に接続されるセレクトスイッチトランジスタと、
   前記駆動トランジスタのゲート電極と前記複数の信号線の中の対応する信号線との間に接続される容量素子と、
   前記駆動トランジスタと前記自発光素子の一方の電極との間に接続される点灯トランジスタと、
   前記自発光素子の一方の電極と前記信号線の中の対応する信号線との間に接続される検出トランジスタとを有し、
   前記セレクトスイッチトランジスタのゲート電極は、前記複数のセレクト制御線の中の対応するセレクト制御線に接続され、
   前記点灯トランジスタのゲート電極は、前記複数の点灯スイッチ線の中の対応する点灯スイッチ線に接続され、
   前記検出トランジスタのゲート電極は、前記複数の検出制御線の中の対応する検出制御線に接続されることを特徴とする請求項２に記載の画像表示装置。
4. 複数のセレクト制御線と、
   複数のリセット線と、
   複数の点灯スイッチ線と、
   複数の検出制御線とを備え、
   前記各画素は、前記駆動トランジスタのゲート電極と第１電極との間に接続される第１容量素子と、
   前記駆動トランジスタのゲート電極に一方の電極が接続される第２容量素子と、
   前記第２容量素子の他方の電極と、前記複数の信号線の中の対応する信号線との間に接続されるセレクトスイッチトランジスタと、
   前記駆動トランジスタのゲート電極と第２電極との間に接続されるリセットスイッチトランジスタと、
   前記駆動トランジスタと前記発光素子の一方の電極との間に接続される点灯トランジスタと、
   前記発光素子の一方の電極と前記信号線の中の対応する信号線との間に接続される検出トランジスタとを有し、
   前記セレクトスイッチトランジスタのゲート電極は、前記複数のセレクト制御線の中の対応するセレクト制御線に接続され、
   前記リセットスイッチトランジスタのゲート電極は、前記複数のリセット線の中の対応するリセット線に接続され、
   前記点灯トランジスタのゲート電極は、前記複数の点灯スイッチ線の中の対応する点灯スイッチ線に接続され、
   前記検出トランジスタのゲート電極は、前記複数の検出制御線の中の対応する検出制御線に接続されることを特徴とする請求項２に記載の画像表示装置。
5. それぞれ自発光素子と、前記自発光素子を駆動する駆動トランジスタとを有する複数の画素と、
   前記画素に画像電圧を入力する複数の信号線とを備え、
   前記駆動トランジスタは、飽和領域で駆動される画像表示装置であって、
   前記画素の前記自発光素子に定電流を供給したときの前記各画素の前記自発光素子の両端の電圧を検出するとともに、隣接した前記画素の前記自発光素子の特性差を検出する電圧・特性検出手段と、
   前記電圧・特性検出手段で検出した電圧が閾値電圧を越えた場合に、リファレンス電圧、あるいは電源電圧を制御し、前記複数の画素の全ての画素の前記駆動トランジスタの動作領域を飽和領域に保つ手段と、
   前記電圧・特性検出手段により劣化と判断された画素の前記自発光素子に対して、リファレンス電圧と画像電圧との差分の電圧を演算する手段１と、
   前記手段１での演算結果に非線形の発光の補正量を掛算する手段２と、
   前記リファレンス電圧から前記手段２での演算結果を減算して補正後の画像電圧を演算する手段３とを有することを特徴とする画像表示装置。
6. 前記電圧・特性検出手段は、定電流供給手段と、
   前記定電流供給手段から前記各画素の前記自発光素子に定電流を供給したときの前記各画素の前記自発光素子の両端の電圧を検出する電圧検出手段と、
   前記電圧検出手段で検出した電圧をデジタル値に変換するＡＤ変換手段と、
   前記ＡＤ変換手段で変換されたデジタル値を記憶するメモリと、
   前記メモリに記憶されたデジタル値に基づき、前記隣接した前記画素の前記自発光素子の特性差を検出し、前記劣化した前記自発光素子を判定する判定手段とを有することを特徴とする請求項５に記載の画像表示装置。
7. 前記自発光素子の発光輝度の劣化量に応じて、前記非線形の発光の補正量を増減させることを特徴とする請求項６に記載の画像表示装置。
8. 前記判定手段において、前記自発光素子の発光輝度の劣化量がα％と判定された場合に、前記非線形の発光の補正量は、√[１/{１−(α/100)}]であることを特徴とする請求項７に記載の画像表示装置。
9. 前記手段１は、リファレンス電圧と画像電圧の差分の電圧を出力する第１減算回路であり、
   前記手段２は、前記判定手段の判定結果に基づき前記第１減算回路の出力を利得√[１/{１−(α/100)}]で増幅する増幅器であり、
   前記手段３は、前記リファレンス電圧と前記増幅器の出力の差分の電圧を出力する第２減算回路であることを特徴とする請求項８に記載の画像表示装置。
10. 前記自発光素子は、有機発光ダイオード素子であることを特徴とする請求項１に記載の画像表示装置。
11. 複数のセレクト制御線と、
    複数の点灯スイッチ線と、
    複数の検出制御線とを備え、
    前記各画素は、前記駆動トランジスタのゲート電極と第２電極との間に接続されるセレクトスイッチトランジスタと、
    前記駆動トランジスタのゲート電極と前記複数の信号線の中の対応する信号線との間に接続される容量素子と、
    前記駆動トランジスタと前記自発光素子の一方の電極との間に接続される点灯トランジスタと、
    前記自発光素子の一方の電極と前記信号線の中の対応する信号線との間に接続される検出トランジスタとを有し、
    前記セレクトスイッチトランジスタのゲート電極は、前記複数のセレクト制御線の中の対応するセレクト制御線に接続され、
    前記点灯トランジスタのゲート電極は、前記複数の点灯スイッチ線の中の対応する点灯スイッチ線に接続され、
    前記検出トランジスタのゲート電極は、前記複数の検出制御線の中の対応する検出制御線に接続されることを特徴とする請求項１０に記載の画像表示装置。
12. 複数のセレクト制御線と、
    複数のリセット線と、
    複数の点灯スイッチ線と、
    複数の検出制御線とを備え、
    前記各画素は、前記駆動トランジスタのゲート電極と第１電極との間に接続される第１容量素子と、
    前記駆動トランジスタのゲート電極に一方の電極が接続される第２容量素子と、
    前記第２容量素子の他方の電極と、前記複数の信号線の中の対応する信号線との間に接続されるセレクトスイッチトランジスタと、
    前記駆動トランジスタのゲート電極と第２電極との間に接続されるリセットスイッチトランジスタと、
    前記駆動トランジスタと前記発光素子の一方の電極との間に接続される点灯トランジスタと、
    前記発光素子の一方の電極と前記信号線の中の対応する信号線との間に接続される検出トランジスタとを有し、
    前記セレクトスイッチトランジスタのゲート電極は、前記複数のセレクト制御線の中の対応するセレクト制御線に接続され、
    前記リセットスイッチトランジスタのゲート電極は、前記複数のリセット線の中の対応するリセット線に接続され、
    前記点灯トランジスタのゲート電極は、前記複数の点灯スイッチ線の中の対応する点灯スイッチ線に接続され、
    前記検出トランジスタのゲート電極は、前記複数の検出制御線の中の対応する検出制御線に接続されることを特徴とする請求項１０に記載の画像表示装置。

Images