Nothing Special   »   [go: up one dir, main page]

JP2009158912A - パッケージ用基板及びその製造方法 - Google Patents

パッケージ用基板及びその製造方法 Download PDF

Info

Publication number
JP2009158912A
JP2009158912A JP2008178311A JP2008178311A JP2009158912A JP 2009158912 A JP2009158912 A JP 2009158912A JP 2008178311 A JP2008178311 A JP 2008178311A JP 2008178311 A JP2008178311 A JP 2008178311A JP 2009158912 A JP2009158912 A JP 2009158912A
Authority
JP
Japan
Prior art keywords
layer
metal layer
package substrate
bump
metal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2008178311A
Other languages
English (en)
Other versions
JP4982779B2 (ja
Inventor
Jin-Yong An
アン ジン−ヨン
Chang-Sup Ryu
リュウ チャン−サップ
Jong-Kuk Hong
ホン ジョン−クク
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electro Mechanics Co Ltd
Original Assignee
Samsung Electro Mechanics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electro Mechanics Co Ltd filed Critical Samsung Electro Mechanics Co Ltd
Publication of JP2009158912A publication Critical patent/JP2009158912A/ja
Application granted granted Critical
Publication of JP4982779B2 publication Critical patent/JP4982779B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/48Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822Multilayer substrates
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/09Use of materials for the conductive, e.g. metallic pattern
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/48Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/40Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4007Surface contacts, e.g. bumps
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/0002Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03Conductive materials
    • H05K2201/0332Structure of the conductor
    • H05K2201/0364Conductor shape
    • H05K2201/0367Metallic bump or raised conductor not used as solder bump
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09209Shape and layout details of conductors
    • H05K2201/09372Pads and lands
    • H05K2201/09481Via in pad; Pad over filled via
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09209Shape and layout details of conductors
    • H05K2201/095Conductive through-holes or vias
    • H05K2201/096Vertically aligned vias, holes or stacked vias
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/03Metal processing
    • H05K2203/0384Etch stop layer, i.e. a buried barrier layer for preventing etching of layers under the etch stop layer
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/07Treatments involving liquids, e.g. plating, rinsing
    • H05K2203/0703Plating
    • H05K2203/0726Electroforming, i.e. electroplating on a metallic carrier thereby forming a self-supporting structure
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/15Position of the PCB during processing
    • H05K2203/1536Temporarily stacked PCBs
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/0097Processing two or more printed circuits simultaneously, e.g. made from a common substrate, or temporarily stacked circuit boards
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • H05K3/4644Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00Metal working
    • Y10T29/49Method of mechanical manufacture
    • Y10T29/49002Electrical device making
    • Y10T29/49117Conductor or circuit manufacturing
    • Y10T29/49124On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49126Assembling bases
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00Metal working
    • Y10T29/49Method of mechanical manufacture
    • Y10T29/49002Electrical device making
    • Y10T29/49117Conductor or circuit manufacturing
    • Y10T29/49124On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155Manufacturing circuit on or in base
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00Metal working
    • Y10T29/49Method of mechanical manufacture
    • Y10T29/49002Electrical device making
    • Y10T29/49117Conductor or circuit manufacturing
    • Y10T29/49204Contact or terminal manufacturing
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00Stock material or miscellaneous articles
    • Y10T428/24Structurally defined web or sheet [e.g., overall dimension, etc.]
    • Y10T428/24802Discontinuous or differential coating, impregnation or bond [e.g., artwork, printing, retouched photograph, etc.]
    • Y10T428/24851Intermediate layer is discontinuous or differential
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00Stock material or miscellaneous articles
    • Y10T428/24Structurally defined web or sheet [e.g., overall dimension, etc.]
    • Y10T428/24802Discontinuous or differential coating, impregnation or bond [e.g., artwork, printing, retouched photograph, etc.]
    • Y10T428/24917Discontinuous or differential coating, impregnation or bond [e.g., artwork, printing, retouched photograph, etc.] including metal layer

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Manufacturing Of Printed Wiring (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

【課題】本発明は、パッケージ用基板及びその製造方法を提供する。
【解決手段】 本発明に係るパッケージ用基板及びその製造方法は、(a)第1金属層に、ホールが形成されている第2金属層を積層する段階と、(b)前記ホールかた露出した前記第1金属層と前記第2金属層とにベリア層を積層する段階と、(c)前記ホールの内部を導電性金属を充填してバンプを形成する段階と、(d)前記バンプの上面に絶縁層を積層し、前記絶縁層に回路パターンを形成する段階と、(e)前記第1金属層、前記第2金属層及び前記ベリア層を除去する段階と、を含むことを特徴とする。
【選択図】図1

Description

本発明はパッケージ用基板及びその製造方法に関する。
電子機器の高性能化、小型化に伴い、半導体チップの端子数は著しく増加されており、このため、半導体チップを実装するパッケージ用基板のバンプには微細ピッチが要求され、かつ信頼性も求められている。
パッケージ用基板のバンプに微細ピッチが要求されることにより、新しいバンプ形成方法が求められている。
本発明は、パッケージ用基板のバンプを迅速で、安価に形成できる方法、及びソルダーレジスト層を平坦にして突出のないパッケージ用基板を提供することを目的とする。
本発明の一実施形態によれば、パッケージ用基板の製造方法が提供される。本発明の一実施例によれば(a)第1金属層に、ホールが形成されている第2金属層を積層する段階と、(b)前記ホールから露出した前記第1金属層と、前記第2金属層とにベリア層(barrier layer)を積層する段階と、(c)前記ホールの内部に導電性金属を充填してバンプを形成する段階と、(d)前記バンプの上面に絶縁層を積層し、前記絶縁層に回路パターンを形成する段階と、(e)前記第1金属層、前記第2金属層、及び前記ベリア層を除去する段階と、を含むパッケージ用基板の製造方法が提供される。
前記第2金属層はNiからなってもよく、前記ベリア層はTiまたはCrの何れか一つであってもよい。また、前記絶縁層はソルダーレジストであることがよい。
本発明の他の実施例によれば、(f)キャリア板の両面に、縁が接着されるようにして第1金属層を積層する段階と、(g) 前記第1金属層に、ホールが形成されている第2金属層を積層する段階と、(h)前記ホールから露出した前記第1金属層と、前記第2金属層とにベリア層を積層する段階と、(i)前記ホールの内部に導電性金属を充填してバンプを形成する段階と、(j)前記バンプの上面に絶縁層を積層し、前記絶縁層に回路パターンを形成する段階と、(k)前記キャリア板と前記第1金属層とを分離する段階と、(l)前記第1金属層、前記第2金属層、及び前記ベリア層を除去する段階と、を含むパッケージ用基板の製造方法が提供される。
前記第2金属層はNiからなってもよく、前記ベリア層は、TiまたはCrの何れか一つであってもよい。また、前記絶縁層はソルダーレジストであることがよい。
本発明の他の実施形態によれば、平坦な表面のソルダーレジスト層と、前記ソルダーレジスト層に含浸された回路パターンと、 前記ソルダーレジスト層から突出されたバンプと、を含むパッケージ用基板が提供される。
前記バンプには表面処理層が積層されてもよい。
本発明によれば、メッキでバンプを形成する方法により、パッケージ用基板にバンプを安価で形成することができ、工程時間を短縮できる。さらに、ソルダーレジスト層がバンプ方向に突出することなく、平坦な状態になることができる。
以下、添付の図面に基づいて本発明に係るパッケージ用基板及びその製造方法の実施例を詳細に説明し、添付図面を参照して説明することに当たって、同一かつ対応する構成要素は同一の図面符号を付し、これに対する重複説明は省略する。
図1は、本発明の一実施例によるパッケージ用基板の製造順序図であり、図2から図10は、本発明の一実施例によるパッケージ用基板の製造工程図である。図2から図10を参照すると、第1金属層211、キャリア板212、第2金属層22、ベリア層23、バンプ24、バット25、絶縁層26、オープン部27、表面処理層28が示されている。
段階S11は、図2及び図3に示すように、第1金属層に、ホールが形成されている第2金属層を積層する段階である。
第1金属層211は反らないようにするため、キャリア板212で支持されることがよく、 キャリア板212は後工程で除去されることができる。第1金属層211は銅箔であることができる。しかし、これに限定されず、エッチング液で除去できる金属であれば多様な金属が使用できる。
第2金属層22は第1金属層211をメッキすることで形成されることができる。ここで、第2金属層22にはホール231が形成されるようにする。 このようなホール231の内部は後工程で金属を充填することにより、バンプ24となる部分である。 ホール231が形成されるように第2金属層22を第1金属層211に積層する方法は、サブトラクティブ(subtractive)工法やセミアディティブ (semi additive)工法を使用できる。
サブトラクティブ工法は、第1金属層211の全面にメッキ層を積層し、このメッキ層をエッチングで除去して第2金属層22を形成する工法である。一方、 セミアディティブ工法は、第1金属層211に感光性フィルムを積層し、第2金属層22が積層される部分の感光性フィルムを露光及び現像で除去した後、電解メッキで第2金属層22を形成する工法である。
第2金属層22は、銅(Cu)からなってもよく、ニッケル(Ni)からなってもよい。 しかし、これに限定されず、エッチングできる金属であれば多様に使用できる。
段階S12は、図4に示すように、前記ホールから露出した前記第1金属層と前記第2金属層とにベリア層を積層する段階である。
ベリア層23は、第1金属層211及び第2金属層22がエッチングにより除去される際に共に除去されない層であって、チタン(Ti)やクロム(Cr)からなることができる。ベリア層23は外部に露出した第1金属層211と、第2金属層22の表面とに積層される。ベリア層23を積層する方法としては無電解メッキ、電解メッキ、及びスパッタリング(sputtering)方法を用いることができる。
段階S13は、図5に示すように、前記ホールの内部に導電性金属を充填してバンプを形成する段階である。
メッキしない部分をドライフィルムで遮断し、メッキするホール231の内部を電解メッキして、図5のようにバンプ24を形成することができる。 バンプ24は銅からなることができる。一方、バンプ24とともに回路パターンを形成することもできる。
段階S14は、図6に示すように、前記バンプの上面に絶縁層を積層し、前記絶縁層に回路パターンを形成する段階である。
絶縁層26は、ソルダーレジストであることがよく、絶縁層26をバンプ24の上面に積層する場合、第2金属層22の境界面と絶縁層26とは平坦に接する。以後、第2金属層22が除去されると絶縁層26は外部に露出するが、このとき、平坦な絶縁層26のために複数のバンプ24はすべて一定の高さをもって突出される。一方、絶縁層26の上面に回路パターンが形成されることができ、さらに、回路パターンに他の絶縁層が積層されることができる。外層にはバット25が形成されることが可能であり、バット25は外部電子部品と電気的に接続できる。一方、キャリア板212を除去すると、図7のようになる。
段階S15は、図8及び図9に示すように、前記第1金属層、前記第2金属層、及び前記ベリア層を除去する段階である。
第1金属層211及び第2金属層22は銅からなってもよく、他の金属からなってもよい。使用された金属の除去目的に合わせて適切なエッチング液を使用すればよい。このとき、ベリア層23は、第1金属層211と第2金属層22とが除去される際に共に除去されないようにする。本実施例のように、ベリア層23がチタンやクロムからなり、第2金属層22がニッケルである場合、ニッケル用エッチング液を使用してもベリア層23の損傷はない。結局、ベリア層23によりバンプ24は保護されることができる。
一方、本工程を行いながら、バット25部分が露出するようにオープン部27を形成することができる。以後、バット25とバンプ24との表面にニッケルと金メッキを順次行い、表面処理層28を形成することもできる。
図11は、本発明の他の実施例によるパッケージ用基板の製造順序図であり、図12から図21は、本発明の他の実施例によるパッケージ用基板の製造工程図であって、第1金属層311、キャリア板312、接着剤313、第2金属層32、ベリア層33、バンプ34、 バット35、絶縁層36、オープン部37、及び表面処理層38が示されている。
S21は、図12に示すように、キャリア板の両面に、縁が接着されるように第1金属層を積層する段階である。
本実施例ではキャリア板312の両面を用いて一対のパッケージ用基板を製造する方法を例示する。キャリア板312は後工程で容易に除去できるように、 第1金属層311の縁のみを接着剤313で接着することが可能である。 キャリア板312として銅張積層板を使用することもできる。
段階S22は、図13に示すように、前記第1金属層に、ホールが形成されている第2金属層を積層する段階である。
第2金属層32は、第1金属層311にメッキすることにより形成できる。このとき、第2金属層32にはホール331が形成されるようにする。 このようなホール331の内部は、後工程で金属が充填され、バンプ34になる部分である。ホール331が形成されるように第2金属層32を第1金属層311に積層する方法は、サブトラクティブ工法やセミアディティブ工法が使用できる。第2金属層32は銅(Cu)からなってもよく、ニッケル(Ni)からなってもよい。しかし、これに限定されず、エッチング可能な金属であれば、多様に使用できる。
段階S23は、図14に示すように、前記ホールから露出した前記第1金属層と、前記第2金属層とにベリア層を積層する段階である。
ベリア層33は、第1金属層311及び第2金属層32がエッチングで除去される際に共に除去されない層であって、チタン(Ti)やクロム(Cr)からなることができる。ベリア層33は外部に露出した第1金属層311と、第2金属層32との表面に積層される。ベリア層33を積層する方法としては無電解メッキ、電解メッキ、及びスパッタリング(sputtering)方法を用いることができる。
段階S24は、図15に示すように、前記ホールの内部に導電性金属を充填してバンプを形成する段階である。
メッキしない部分はドライフィルムで遮断し、メッキするホール331の内部は電解メッキすることにより、図15に示すようなバンプ34を形成することができる。 バンプ34は銅からなることができる。
段階S25は、図16に示すように、前記バンプの上面に絶縁層を積層し、前記絶縁層に回路パターンを形成する段階である。
絶縁層36はソルダーレジストであることがよい。絶縁層36をバンプ34の上面に積層する場合、第2金属層32の境界面と絶縁層36とは平坦に接する。以後、第2金属層32が除去されると絶縁層36は外部に露出するが、このとき、平坦な絶縁層36のために複数のバンプ34はすべて一定の高さをもって突出される。一方、絶縁層36の上面に回路パターンが形成されることができ、また、回路パターンに他の絶縁層が積層されることができる。外層にはバット35が形成されることが可能であり、バット35は外部電子部品と電気的に接続できる。 この積層工程はキャリア板312を中心に対称的に形成されることがよい。
段階S26は、図17に示すように、前記キャリア板と前記第1金属層とを分離する段階である。
図17の一点鎖線はダイシングされる部分であって、絶縁材の内側のこの部分を切断すると、キャリア板312と第1金属層311とは容易に分離される。一方、図18からはキャリア板312に結合された一対のパッケージ用基板のうちの一つに対してのみ行われる工程を例示する。その他のパッケージ用基板も同様な工程を経て進行される。
段階S27は、図19に示すように、記第1金属層、前記第2金属層、及び前記ベリア層を除去する段階である。
第1金属層311及び第2金属層32は銅からなってもよく、他の金属からなってもよい。使用された金属の除去目的に合わせて適切なエッチング液を使用すればよい。 このとき、ベリア層33は第1金属層311と第2金属層32とが除去される際に共に除去されないようにする。本実施例によれば、ベリア層33がチタンまたはクロムからなり、第2金属層32がニッケルからなった場合、 ニッケル用エッチング液を使用してもベリア層33の損傷はない。結局、ベリア層33によりバンプ34が保護される。
一方、本工程を行う際に、バット35部分が露出するようにオープン部37を形成することができる。以後、バット35とバンプ34との表面にニッケルと金メッキを順次行い表面処理層38を形成することもできる。
図22は、本発明のまた他の実施例によるパッケージ用基板の断面図である。図22を参照すると、パッケージ用基板40、バンプ44、バット45、ソルダーレジスト層46、オープン部47、表面処理層48、及び回路パターン49が示されている。
本実施例のパッケージ用基板40は半導体チップが実装される基板であって、半導体チップはバット45と電気的に接続される。一方、本実施例のパッケージ用基板40では回路パターン49がソルダーレジスト層46に含浸されている。また、バンプ44はソルダーレジスト層46から突出されている。 また、 ソルダーレジスト層46は平坦であって、 バンプ44はすべて同じ高さに突出されている。
結果的に、本パッケージ用基板40を他のマザーボード(mother board)に実装する場合、マザーボードとパッケージ用基板40との間に充填材が容易に流れ込むことができる。すなわち、ソルダーレジスト層46の突出による充填材の流れが悪くなることはない。 このように、信頼性が高く、マザーボードにパッケージ用基板40を実装することができる。
ソルダーレジスト層46は平坦である。これは、前述した実施例の工程と同じく、ソルダーレジスト層46が第2金属層との境界面になるように製造されたからである。
バット45とバンプ44との表面には表面処理層48が積層されることが可能である。表面処理層48はニッケルメッキの後、金メッキをすることによりなされる。
前記では本発明の好ましい実施例を参照して説明したが、当該技術分野で通常の知識を有する者であれば、特許請求の範囲に記載された本発明の思想及び領域から逸脱しない範囲内で本発明を多様に修正及び変更させることができることを理解できよう。
本発明の一実施例によるパッケージ用基板の製造順序図である。 本発明の一実施例によるパッケージ用基板の製造工程図である。 本発明の一実施例によるパッケージ用基板の製造工程図である。 本発明の一実施例によるパッケージ用基板の製造工程図である。 本発明の一実施例によるパッケージ用基板の製造工程図である。 本発明の一実施例によるパッケージ用基板の製造工程図である。 本発明の一実施例によるパッケージ用基板の製造工程図である。 本発明の一実施例によるパッケージ用基板の製造工程図である。 本発明の一実施例によるパッケージ用基板の製造工程図である。 本発明の一実施例によるパッケージ用基板の製造工程図である。 本発明の他の実施例によるパッケージ用基板の製造順序図である。 本発明の他の実施例によるパッケージ用基板の製造工図である。 本発明の他の実施例によるパッケージ用基板の製造工図である。 本発明の他の実施例によるパッケージ用基板の製造工図である。 本発明の他の実施例によるパッケージ用基板の製造工図である。 本発明の他の実施例によるパッケージ用基板の製造工図である。 本発明の他の実施例によるパッケージ用基板の製造工図である。 本発明の他の実施例によるパッケージ用基板の製造工図である。 本発明の他の実施例によるパッケージ用基板の製造工図である。 本発明の他の実施例によるパッケージ用基板の製造工図である。 本発明の他の実施例によるパッケージ用基板の製造工図である。 本発明のまた他の実施例によるパッケージ用基板の断面図である。
符号の説明
211 第1金属層
212 キャリア板
22 第2金属層
23 ベリア層
24 バンプ
25 バット
26 絶縁層
27 オープン部
28 表面処理層

Claims (7)

  1. (a)第1金属層に、ホールが形成されている第2金属層を積層する段階と、
    (b)前記ホールから露出した前記第1金属層と、前記第2金属層とにベリア層(barrier layer)を積層する段階と、
    (c)前記ホールの内部に導電性金属を充填してバンプを形成する段階と、
    (d)前記バンプの上面に絶縁層を積層し、 前記絶縁層に回路パターンを形成する段階と、
    (e)前記第1金属層、 前記第2金属層、及び前記ベリア層を除去する段階と、
    を含むパッケージ用基板の製造方法。
  2. (f)キャリア板の両面に、縁が接着されるようにして第1金属層を積層する段階と、
    (g)前記第1金属層に、ホールが形成されている第2金属層を積層する段階と、
    (h)前記ホールから露出した前記第1金属層と、 前記第2金属層とにベリア層を積層する段階と、
    (i)前記ホールの内部に導電性金属を充填してバンプを形成する段階と、
    (j)前記バンプの上面に絶縁層を積層し、 前記絶縁層に回路パターンを形成する段階と、
    (k)前記キャリア板と前記第1金属層を分離する段階と、
    (l)前記第1金属層、 前記第2金属層及び前記ベリア層を除去する段階と、
    を含むパッケージ用基板の製造方法。
  3. 前記第2金属層はNiからなることを特徴とする請求項1または2に記載のパッケージ用基板の製造方法。
  4. 前記ベリア層は、TiまたはCrの何れか一つであることを特徴とするパッケージ用基板の請求項1または2に記載のパッケージ用基板の製造方法 。
  5. 前記絶縁層はソルダーレジストであることを特徴とする 請求項1または2に記載のパッケージ用基板の製造方法。
  6. 平坦な表面のソルダーレジスト層と、
    前記ソルダーレジスト層に含浸された回路パターンと、
    前記ソルダーレジスト層から突出されたバンプと、
    を含むパッケージ用基板。
  7. 前記バンプには表面処理層が積層されたことを特徴とする請求項6に記載のパッケージ用基板。
JP2008178311A 2007-12-26 2008-07-08 パッケージ用基板の製造方法 Expired - Fee Related JP4982779B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2007-0137663 2007-12-26
KR1020070137663A KR100992181B1 (ko) 2007-12-26 2007-12-26 패키지용 기판 및 그 제조방법

Publications (2)

Publication Number Publication Date
JP2009158912A true JP2009158912A (ja) 2009-07-16
JP4982779B2 JP4982779B2 (ja) 2012-07-25

Family

ID=40798815

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008178311A Expired - Fee Related JP4982779B2 (ja) 2007-12-26 2008-07-08 パッケージ用基板の製造方法

Country Status (4)

Country Link
US (2) US8499444B2 (ja)
JP (1) JP4982779B2 (ja)
KR (1) KR100992181B1 (ja)
TW (1) TWI484605B (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103906341A (zh) * 2012-12-24 2014-07-02 深圳市共进电子股份有限公司 防止包装印刷电路板的密封袋破损的方法及印刷电路板

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5147779B2 (ja) * 2009-04-16 2013-02-20 新光電気工業株式会社 配線基板の製造方法及び半導体パッケージの製造方法
US20110048786A1 (en) * 2009-08-31 2011-03-03 Samsung Electro-Mechanics Co., Ltd. Printed circuit board having a bump and a method of manufacturing the same
CN103474401B (zh) * 2012-06-06 2016-12-14 欣兴电子股份有限公司 载板结构与芯片封装结构及其制作方法
US9171739B1 (en) 2014-06-24 2015-10-27 Stats Chippac Ltd. Integrated circuit packaging system with coreless substrate and method of manufacture thereof
JP2016134409A (ja) * 2015-01-16 2016-07-25 イビデン株式会社 プリント配線板
US10566103B2 (en) * 2016-01-08 2020-02-18 Lilotree, L.L.C. Printed circuit surface finish, method of use, and assemblies made therefrom
CN109337418A (zh) * 2018-11-09 2019-02-15 北京航星机器制造有限公司 用于超塑成形/扩散连接的阻焊剂、配制方法及使用方法
CN114073171B (zh) * 2019-08-20 2024-08-20 华为技术有限公司 线路嵌入式基板、芯片封装结构及基板制备方法

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06216195A (ja) * 1992-10-09 1994-08-05 Sumitomo Kinzoku Ceramics:Kk バンプ付セラミックス基板
JPH11162601A (ja) * 1997-11-27 1999-06-18 Texas Instr Japan Ltd ソケット
JP2000294675A (ja) * 1999-04-02 2000-10-20 Toppan Printing Co Ltd チップキャリア及び半導体装置並びにチップキャリアの製造方法
JP2003309215A (ja) * 2002-02-15 2003-10-31 Nec Electronics Corp 半導体装置及びその製造方法
JP2005079493A (ja) * 2003-09-03 2005-03-24 Fujitsu Ltd 薄膜多層基板及びその製造方法
JP2006148031A (ja) * 2004-11-25 2006-06-08 Sumitomo Metal Electronics Devices Inc 高周波用プラスチックパッケージとその製造方法
JP2006196860A (ja) * 2004-12-16 2006-07-27 Shinko Electric Ind Co Ltd 半導体パッケージ及びその製造方法
JP2007311713A (ja) * 2006-05-22 2007-11-29 Hitachi Cable Ltd 電子装置用基板およびその製造方法、ならびに電子装置およびその製造方法

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5072520A (en) * 1990-10-23 1991-12-17 Rogers Corporation Method of manufacturing an interconnect device having coplanar contact bumps
KR100244580B1 (ko) * 1997-06-24 2000-02-15 윤종용 금속 범프를 갖는 회로 기판의 제조 방법 및 그를 이용한 반도체 칩 패키지의 제조 방법
JP3949849B2 (ja) * 1999-07-19 2007-07-25 日東電工株式会社 チップサイズパッケージ用インターポーザーの製造方法およびチップサイズパッケージ用インターポーザー
TWI247369B (en) 2000-08-11 2006-01-11 Taiwan Semiconductor Mfg Forming method of conductive bump
KR100674319B1 (ko) * 2004-12-02 2007-01-24 삼성전기주식회사 얇은 코어층을 갖는 인쇄회로기판 제조방법
KR20100025597A (ko) * 2005-05-23 2010-03-09 이비덴 가부시키가이샤 프린트 배선판
JP5021472B2 (ja) 2005-06-30 2012-09-05 イビデン株式会社 プリント配線板の製造方法

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06216195A (ja) * 1992-10-09 1994-08-05 Sumitomo Kinzoku Ceramics:Kk バンプ付セラミックス基板
JPH11162601A (ja) * 1997-11-27 1999-06-18 Texas Instr Japan Ltd ソケット
JP2000294675A (ja) * 1999-04-02 2000-10-20 Toppan Printing Co Ltd チップキャリア及び半導体装置並びにチップキャリアの製造方法
JP2003309215A (ja) * 2002-02-15 2003-10-31 Nec Electronics Corp 半導体装置及びその製造方法
JP2005079493A (ja) * 2003-09-03 2005-03-24 Fujitsu Ltd 薄膜多層基板及びその製造方法
JP2006148031A (ja) * 2004-11-25 2006-06-08 Sumitomo Metal Electronics Devices Inc 高周波用プラスチックパッケージとその製造方法
JP2006196860A (ja) * 2004-12-16 2006-07-27 Shinko Electric Ind Co Ltd 半導体パッケージ及びその製造方法
JP2007311713A (ja) * 2006-05-22 2007-11-29 Hitachi Cable Ltd 電子装置用基板およびその製造方法、ならびに電子装置およびその製造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103906341A (zh) * 2012-12-24 2014-07-02 深圳市共进电子股份有限公司 防止包装印刷电路板的密封袋破损的方法及印刷电路板

Also Published As

Publication number Publication date
US8499444B2 (en) 2013-08-06
KR100992181B1 (ko) 2010-11-04
TWI484605B (zh) 2015-05-11
JP4982779B2 (ja) 2012-07-25
KR20090069852A (ko) 2009-07-01
US20090169837A1 (en) 2009-07-02
TW200929474A (en) 2009-07-01
US20130313004A1 (en) 2013-11-28

Similar Documents

Publication Publication Date Title
JP4982779B2 (ja) パッケージ用基板の製造方法
JP5461323B2 (ja) 半導体パッケージ基板の製造方法
US9899235B2 (en) Fabrication method of packaging substrate
US9793250B2 (en) Package board, method for manufacturing the same and package on package having the same
JP2008060573A (ja) 電子素子内蔵型印刷回路基板の製造方法
WO2010052942A1 (ja) 電子部品内蔵配線板及びその製造方法
WO2009118925A1 (ja) 電子部品内蔵配線板及びその製造方法
JP2009253261A (ja) 高密度回路基板及びその形成方法
JP2011071315A (ja) 配線基板及び配線基板の製造方法
JP2011187863A (ja) 配線基板及びその製造方法
KR20110100981A (ko) 전자소자 내장형 인쇄회로기판 및 그 제조방법
KR101167429B1 (ko) 반도체 패키지의 제조방법
KR101043328B1 (ko) 전자소자 내장형 인쇄회로기판 및 그 제조방법
WO2004064150A1 (ja) 電子部品搭載基板の製造方法およびその方法により製造された電子部品搭載基板
KR101039774B1 (ko) 인쇄회로기판 제조를 위한 범프 형성 방법
KR100908986B1 (ko) 코어리스 패키지 기판 및 제조 방법
JP2008227538A (ja) 配線基板の製造方法、及び配線基板
JP4549692B2 (ja) 配線基板の製造方法
KR20090091441A (ko) 미세 피치의 금속 범프를 제공하는 인쇄회로기판 제조 방법
JP4549693B2 (ja) 配線基板の製造方法
JP6354130B2 (ja) 両面配線基板の製造方法、両面配線基板、半導体装置
JP2005235982A (ja) 配線基板の製造方法と配線基板、および半導体パッケージ
JP2008124107A (ja) 配線基板、半導体部品及び配線基板の製造方法
JP2008282953A (ja) 配線基板の製造方法
JP2005235980A (ja) 配線基板の製造方法と配線基板、および半導体パッケージ

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20110426

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110510

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110624

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120327

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120402

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150511

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees