Nothing Special   »   [go: up one dir, main page]

JP4549693B2 - 配線基板の製造方法 - Google Patents

配線基板の製造方法 Download PDF

Info

Publication number
JP4549693B2
JP4549693B2 JP2004052870A JP2004052870A JP4549693B2 JP 4549693 B2 JP4549693 B2 JP 4549693B2 JP 2004052870 A JP2004052870 A JP 2004052870A JP 2004052870 A JP2004052870 A JP 2004052870A JP 4549693 B2 JP4549693 B2 JP 4549693B2
Authority
JP
Japan
Prior art keywords
metal foil
wiring
laminated
metal
wiring board
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2004052870A
Other languages
English (en)
Other versions
JP2005243990A (ja
Inventor
達也 伊藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Niterra Co Ltd
Original Assignee
NGK Spark Plug Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NGK Spark Plug Co Ltd filed Critical NGK Spark Plug Co Ltd
Priority to JP2004052870A priority Critical patent/JP4549693B2/ja
Publication of JP2005243990A publication Critical patent/JP2005243990A/ja
Application granted granted Critical
Publication of JP4549693B2 publication Critical patent/JP4549693B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Landscapes

  • Production Of Multi-Layered Print Wiring Board (AREA)

Description

本発明は、コア基板を有さない配線基板の製造方法に関する。
近年、電子機器における高機能化並びに軽薄短小化の要求により、ICチップやLSI等の電子部品では高密度集積化が急速に進んでおり、これに伴い、電子部品を搭載するパッケージ基板には、従来にも増して高密度配線化及び多端子化が求められている。
このようなパッケージ基板としては、現状において、ビルドアップ多層配線基板が採用されている。ビルドアップ多層配線基板とは、補強繊維に樹脂を含浸させた絶縁性のコア基板(FR−4等のガラスエポキシ基板)のリジッド性を利用し、その両主表面上に、高分子材料からなる誘電体層と導体層とが交互に配されたビルドアップ層を形成したものである。このようなビルドアップ多層配線基板では、ビルドアップ層において高密度配線化が実現されており、一方、コア基板は補強の役割を果たす。そのため、コア基板は、ビルドアップ層と比べて非常に厚く構成され、またその内部にはそれぞれの主表面に配されたビルドアップ層間の導通を図るための配線(スルーホール導体と呼ばれる)が厚さ方向に貫通形成されている。ところが、使用する信号周波数が1GHzを超える高周波帯域となってきた現在では、そのような厚いコア基板を貫通する配線は、大きなインダクタンスとして寄与してしまうという問題があった。
そこで、そのような問題を解決するため、特許文献1に示されるような、コア基板を有さず、高密度配線化が可能なビルドアップ層を主体とした配線基板が提案されている。このような配線基板では、コア基板が省略されているため、全体の配線長が短く構成され、高周波用途に供するのに好適である。このような配線基板を製造するためには、特許文献1の段落0012〜0029及び図1〜4に記載されているように、金属板上にビルドアップ層を形成した後、該金属板をエッチングすることにより薄膜のビルドアップ層のみを得る。そして、このビルドアップ層が配線基板とされる。
特開2002−26171号公報
しかし、特許文献1に記載された製造方法の場合、ビルドアップ層が形成される金属板は、製造時における補強の役割を担うことが可能な程度の厚さ(例えば、銅板にして0.8mm程度)に設定されるが、ビルドアップ層を形成後にそれを全てエッチングすることは、時間が掛かり過ぎる(例えば、銅板0.8mmに対して30分程度)など工程上の無駄が多いという問題があった。
そこで、本発明では、コア基板を有さず、高分子材料からなる誘電体層と導体層とが交互に積層された配線基板を容易に得ることが可能な製造方法を提供することを課題とする。
課題を解決するための手段・発明の効果
上記課題を解決するため、本発明の配線基板の製造方法では、
誘電体層と導体層とが交互に積層された配線基板の製造方法であって、
支持基板に形成された下地誘電体シート主表面上に前記配線基板における外部接続のための金属パッドを、該金属パッドと異なる材料からなる金属箔と、前記主表面に包含されるよう配され且つ該金属箔と密着した土台部とにて構成される金属箔密着体を介して配置する金属パッド配置工程を行うとともに、
当該金属箔上の領域に前記配線基板となるべき配線積層部を有する積層シート体を、前記下地誘電体シート上に形成するために、
前記金属パッド及び前記金属箔密着体を包み、且つ該金属箔密着体の周囲領域にて前記下地誘電体シートと密着することにより、該金属パッド及び該金属箔密着体を封止する第一誘電体シートを形成する第一誘電体シート形成工程と、
前記金属パッドと接続する第一ビア導体を前記第一誘電体シートに貫通形成し、且つ該第一ビア導体と接続する第一導体層を前記第一誘電体シート上に形成する第一導体形成工程と、
前記積層シート体となるべき残余の誘電体シート、ビア導体及び導体層を前記第一誘電体シート上に積層していく残余層積層工程と、
をこの順に行い、その後、
前記積層シート体の周囲部を除去して前記金属箔の端部を露出させる工程と、
前記配線積層部を、前記金属箔と前記土台部との界面にて、前記金属箔が付着した状態で前記支持基板から分離する配線積層部剥離工程と、
前記配線積層部に付着した前記金属箔をエッチング除去して前記金属パッドを露出させる金属箔除去工程と、
をこの順に行うことを特徴とする。
この場合、前記土台部は、前記金属箔側から接着層と土台層とがこの順に積層されて構成されるものとすることができる。
また、除去されるべき前記積層シート体の前記周囲部は、前記金属箔密着体の外縁端付近を含むようにすることができ、前記積層シート体は、1つの前記配線基板に対応する個体を複数含むようにすることもできる。
さらに、前記積層シート体を形成する工程において、前記金属箔密着体は、半硬化状態の前記下地誘電体シート上に配されるようにすることもできる。
上記本発明によると、本発明の配線基板の製造方法は、図1を参照して簡略に説明すると、(a)支持基板20(特許文献1における金属板に該当する)上に形成された下地誘電体シート21上に、配線基板となるべき配線積層部100(図2参照)を有する積層シート体10を形成し、(b)積層シート体10のうち配線積層部100の周囲部(図中の破線部)を除去することにより、配線積層部100の端面103を露出させて、(c)配線積層部100を支持基板20(及び下地誘電体シート21)から剥離する。このように、配線積層部と支持基板との分離を剥離により行うことで、容易に配線基板を得ることが可能となっている。また、配線積層部と支持基板との分離をエッチングにより行わないため、支持基板の両主表面に積層シート体を形成することもでき、ひいては配線基板の量産が可能となる。
以下、図1のそれぞれの工程に関して詳細な説明を行う。図1(a)では、支持基板20上に形成された下地誘電体シート21上に、配線基板となるべき配線積層部100(図2参照:詳細は後述)を有する積層シート体10が形成されている。積層シート体10では、下地誘電体シート21の主表面に包含されるように、土台部5a(下側)上に金属箔5b(上側)が密着した金属箔密着体5が配され、その上に配線基板における外部接続のための金属パッド5pが配置されている。そして、それらを包むように第一誘電体シート11が形成されている。第一誘電体シート11は、金属パッド5p及び金属箔密着体5(金属箔5b)に密着するとともに、金属箔密着体5の周囲領域21cにて下地誘電体シート21と密着しており、これによって、金属パッド5p及び金属箔密着体5は第一誘電体シート11に封止された状態とされている。
このように金属パッド5p及び金属箔密着体5が第一誘電体シート11に封止されることにより、金属箔密着体5(土台部5a)と下地誘電体シート21との界面に膨れや剥れが生じることなく、積層シート体10を形成することができる。そしてその後、図1(b)において、第一誘電体シート11と下地誘電体シート21とが密着している周囲領域21cが除去されるので、図1(c)において、金属箔密着体5の界面で配線積層部100の剥離を容易に行うことが可能となる。つまり、このように構成することにより、密着性が要求される積層シート体の形成(図1(a))と、剥離容易性が要求される配線積層部の剥離(図1(c))とを、どちらも良好に行うことが可能となる。
なお、図2に示すように、積層シート体10のうち、金属箔5b上の領域は、配線積層部100とされている。配線積層部100は、図1(c)の剥離により金属箔5bが付着した状態で得られ、金属箔5bを除去することによってその後配線基板となるべきものである。すなわち、コア基板を有さず、かつ両主表面が誘電体層にて構成されるよう、高分子材料からなる誘電体層と導体層とが交互に積層された構造を有する(詳細な構造については後述する)。
また、積層シート体10の形態は、配線積層部100(金属箔密着体5上の領域)を有していればよく、図1(a)の形態に限定されない。例えば、図3(a)のように、金属箔密着体5上に誘電体シート111、112が配され、それらをまとめて第一誘電体シート11が封止する形態であってもよい。なお、この場合、最下層の誘電体シート111に形成され、且つ金属パッド5pに接続されたビア導体を第一ビア導体41とし、第一誘電体シート11上に形成された導体層を第一導体層31として、その間に導体層及びビア導体が形成される。また、図3(b)のように、第一誘電体シート11上に形成される他の誘電体シートが、配線積層部100となる部分のみにより構成されていてもよい。
次に、図1(b)では、積層シート体10のうち、配線積層部100の周囲部(図中の破線部)を除去し、該配線積層部100の端面103を露出させる。つまり、第一誘電体シート11と下地誘電体シート21とが密着している周囲領域21cが取り除かれ、金属箔密着体5の端面が露出することになる。これにより、図1(c)のように、配線積層部100を支持基板20から、金属箔密着体5の界面(すなわち、土台部5aと金属箔5bとの界面)にて容易に剥離することができる。なお、積層シート体10において配線積層部100の周囲部(図中の破線部)を除去する際、該周囲部とともに、支持基板20及び下地誘電体シート21の該周囲部下にあたる領域も除去するようにすれば、配線積層部100の端面103の露出が容易に行うことができる。
また、図1(b)では配線積層部100の周囲部を除去する際に、第一誘電体シート11と下地誘電体シート21とが密着している周囲領域21cを取り除き、金属箔密着体5の端部を露出させることで配線積層部100の剥離が可能となるが、金属箔密着体5の端部をより確実に露出させるため、図4(a)及び(b)に示すように、配線積層部100を、金属箔密着体5のうち外縁端付近を除いた部分上の領域によって構成し、その周囲領域を除去、すなわち金属箔密着体5の外縁端付近も除去するようにすることができる。
次に、積層シート体10は、金属パッド5pを有するとともに、該金属パッド5pに接続する第一ビア導体31とそれに接続する第一導体層41を第一誘電体シート11に有する。そのため、図1(c)に示す金属箔5bが付着した配線積層体100は、例えば図10に示すように、金属箔5bを除去すると、除去後の面に金属パッド5pが現れる。このように構成することで、金属パッド5pはそのまま端子の一部として用いることができ、また剥離後の薄く軟らかい配線積層部100に対して、パッド形成のための穿孔や導体の形成等の作業を行う必要がなくなるので製造が容易となる。
また、金属パッド5pと金属箔5bは異なる材料から構成されており、配線積層部100の剥離後に、付着している金属箔5bのみを選択的にエッチング除去することが可能である。これにより、金属パッド5pが配線積層部100の主表面に露出する。このような選択的なエッチング除去は、例えば、金属パッド5p(及びその他のビア導体、導体層)をCuにて構成するとともに、金属箔5bをTi(チタン),Ag(銀),Sn(スズ),Al(アルミニウム)のいずれか1種または2種以上にて構成することで実現することができる。
以下、本発明の実施の形態について、図面を参照して説明する。
図5は、本発明の配線基板の製造方法により得られる配線基板1の断面構造の概略を表す図である。配線基板1は、高分子材料からなる誘電体層(B1〜B3、SR)と導体層(M1、M2、PD)とが交互に積層された構造を有する。その第一主表面MP1は電子部品を搭載するための搭載面とされ、主表面をなす第一誘電体層B1には、電子部品と接続するための、周知のハンダで構成された突起状の金属端子(ハンダバンプ)FBが形成されている。この金属端子(ハンダバンプ)FBは、第一主表面下に設けられた金属パッド(バンプパッド)BPと接続されている。また、第二主表面MP2は、外部基板へ接続するための接続面とされ、主表面をなす誘電体層(ソルダーレジスト層)SRには開口が形成されており、該開口内には外部基板への接続を担うハンダボール(後述)を設置するための金属端子(金属パッド)PDが露出している。
また、金属層M1、M2において配線CLが形成されており、誘電体層B1〜B3内には該配線CLに接続されるビア導体VAが埋設形成されている。そして、配線CL及びビア導体VAにより、電気導通路(例えばハンダバンプFB及び金属パッドBPから金属端子パッドPDへの)が形成される。なお、誘電体層B1〜B3、SRは、例えばエポキシ樹脂を主成分とする材料にて構成することができ、また配線CL、ビア導体VA、金属パッド(バンプパッド)BP、及び金属端子(パッド)PDは、例えば銅を主成分とする材料にて構成することができる。また、金属パッド(バンプパッド)BPや金属端子(パッド)PDには、その表面に例えばNi−Auメッキによる表面メッキを施すことができる。
以上のような配線基板1は、図6に示すように、第二主表面MP2の金属端子(パッド)PDに外部基板への接続を担うハンダボールSBが設置され、一方、第一主表面MP1には、補強枠(スティフナー)STが設置されるとともに、電子部品ICがハンダバンプFBにフリップチップ接続され、また電子部品IC下の隙間がアンダーフィル材UFにて充填されることで、半導体装置300となる。
以下、本発明の実施形態である配線基板の製造方法の一例を説明する。図7〜図10は製造工程を表す図である。工程1〜6に示す支持基板20上に積層シート体10を形成していく工程は、周知のビルドアップ法等により行うことができる。
始めに、図7の工程1〜3に示す金属パッド配置工程を行う。まず工程1において、製造時における補強のための支持基板20上に下地誘電体シート21を形成する。支持基板20は、下地誘電体シート21が密着するものであれば特には限定されないが、例えばFR−4等のガラスエポキシ基板(上述のようにコア基板に用いられる材料である)にて構成することができる。また、下地誘電体シート21も、特には限定されないが、例えば後述する第一誘電体シート11と同材料、すなわちエポキシを主成分とする材料にて構成することができる。
そして工程2,3に示すように、下地誘電体シート21の主表面上に、配線基板における外部接続のための金属パッド5p(図5,6における金属パッドBP)を、該金属パッド5pと異なる材料からなる金属箔5bと、主表面に包含されるよう配され且つ該金属箔5bと密着した土台部5aとにて構成される金属箔密着体5を介して配置する。金属箔密着体5は、半硬化状態の下地誘電体シート21上に配すようにすることができる。これにより、以降の工程で金属箔密着体5(土台部5a)が下地誘電体シート21から剥れない程度の密着性が得られやすくなる。なお、金属箔密着体5において、金属箔5bは、Ti,Ag,Sn,Alのいずれか1種または2種以上にて構成することができる。土台部5aは、例えば、金属箔にて構成することができる。この場合、金属箔5bと異なる材料(例えば、Cu等)にて構成することで剥離性が良好となる。また、土台部5aは、図12に示すように、金属箔5bとの界面に接着層51を有するように構成することもできる。具体的には、土台部5aは、接着層51及び土台層52にて構成することができる。接着層51には、例えば、加熱により接着力が低下する加熱剥離性接着層を用いることで、後述する工程をより良好に行うことができる。
上記金属パッド配置工程は、具体的には、工程2に示すように土台部5aと金属箔5bとパッド用金属層5cとをこの順に有する複層シート5を、該土台部5aが下地誘電体シート21の主表面側となるよう配置した後、工程3に示すように当該パッド用金属層5cを選択的に除去することにより金属パッド5pを形成することで行うことができる。
次に、図8の工程4〜6に示すように、金属箔5b上の領域に配線基板となるべき配線積層部100を有する積層シート体10を、下地誘電体シート21上に形成する。まず工程4に示すように、第一誘電体シート11を金属パッド5p及び金属箔密着体5を包むように形成する第一誘電体シート形成工程を行う。この際、第一誘電体シート11は、該金属箔密着体5の周囲領域にて下地誘電体シート21と密着することにより、該金属パッド5p及び該金属箔密着体5を封止する。なお、誘電体シートの形成は、例えば周知の真空ラミネーション法を用いることができる。
そして工程5に示すように、金属パッド5pと接続する第一ビア導体41を第一誘電体シート11に貫通形成し、且つ該第一ビア導体41と接続する第一導体層31を第一誘電体シート11上に形成する第一導体形成工程を行う。なお、導体層の形成は、例えば周知のセミアディティブ法により形成することができる。また、ビア導体は、例えば周知のフォトビアプロセスによりビア孔を形成し、該ビア孔を、上記セミアディティブ法における無電解メッキによって充填することにより得ることができる。
その後工程6に示すように、積層体シート10となるべき残余の誘電体シート、ビア導体及び導体層を第一誘電体シート11上に積層していく残余層積層工程を行う。具体的には、第一誘電体シート11上に第二誘電体シート12を形成し、該第二誘電体シート12にビア導体42を貫通形成するとともに、該第二誘電体シート12上に第二導体層32を形成する。そして、同様の工程を繰り返して、誘電体シート13、14、ビア導体43、導体層33を形成していき、工程6に示すような積層シート体10を形成する。なお、本実施形態では、積層シート体10は、金属箔密着体5及び4層の誘電体シート11〜14にて構成されているが、誘電体シートの層数はこれに限られることはない。
なお、誘電体シート11〜14は、エポキシを主成分とする材料にて構成することができる。また、導体層31〜33とビア導体41〜43はCu(銅)を主成分として構成することができる。
本実施形態では、積層シート体10の上側の露出した主表面が、図5に示す配線基板1の第二主表面MP2となるように形成されている。したがって、積層シート体10の上側主表面をなす誘電体シート14は、図5の配線基板1のソルダーレジスト層SRに該当し、またその開口14a内に露出する導体層33は、図5の配線基板1の金属端子(パッド)PDに該当する。なお、これとは反対に上側主表面を、図5に示す配線基板1の第一主表面MP1とすることもできる。その場合は、金属パッド5pが図5の配線基板1の金属端子(パッド)PDに該当する。また、上側主表面をなす誘電体シート14に、図5に示すハンダバンプFBを形成する。
以上の工程により得られる積層シート体10は、金属箔密着体5上の領域が、配線基板1(図5参照)となるべき配線積層部100となるよう形成されている。そこで、図9の工程7,8に示すように、積層シート体10のうち配線積層部100の周囲領域を除去することにより、該配線積層部100の端面を露出させる周囲領域除去工程を行う。この際、配線積層部100と周囲部との境界において、その下の下地誘電体シート21及び支持基板20ごと、例えばブレード刃等により切断する。このようにて、配線積層部100の周囲領域とともに、支持基板20及び下地誘電体シート21のうちの該周囲部下にあたる領域も除去するようにすると、端面の露出が容易である。
次に、工程9に示すように、配線積層部100を、金属箔5bと土台部5aとの界面にて、金属箔5bが付着した状態で支持基板20から剥離する配線積層部剥離工程を行う。そして、図10の工程10に示すように、配線積層部100に付着した金属箔5bをエッチング除去して金属パッド5pを露出させる金属箔除去工程を行う。そして、工程11に示すように、金属パッド5p上に金属端子8(図5の配線基板1ではハンダバンプFB)を形成する。これにより、図5に示す配線基板1が得られる。
工程10において、金属箔5bの除去は化学エッチングにより行うことができる。金属箔5bが除去された第一誘電体シート1´の主表面には、金属パッド5pが現れる。そして工程11において、金属パッド5pには、金属端子8が接続される。このように、金属パッド5pが第一誘電体シート11´の主表面に位置するよう構成することで、金属端子(ハンダバンプ)8の形成が容易となるうえ、接続信頼性も確保できる。また、本実施形態では、導体層31〜33及びビア導体41〜43はCuにて構成されており、反対側の主表面に露出する導体層33(金属パッドPD)も金属箔5bと異なる材料で構成されているため、当該反対側の主表面にマスクを施すことなく金属箔5bの除去が可能となり、工程が簡便となる。
なお、以上の製造工程では、図11に示すように、積層シート体10に含まれる配線積層部100は、一つの配線基板に対応する個体100´が複数連結されたもの、つまり、配線基板1の多数個取りワーク基板として構成することができる。
本発明の配線基板の製造方法の工程を簡略的に示す図 積層シート体10に含まれる配線積層シート体100を示す図 積層シート体10の変形例を表す図 積層シート体10における配線積層部100とする領域の変形例 本発明の一実施形態である配線基板の断面構造の概略を表す図 図5の配線基板1を用いた半導体装置 本発明の一実施形態である配線基板の製造方法の工程を表す図 図7に続く図 図8に続く図 図9に続く図 多数個取りワーク基板とされた配線積層部100を上部より見た図 金属箔密着体の変形例における断面構造の概略を表す図
符号の説明
1 配線基板
5 金属箔密着体
5b 金属箔
5p 金属パッド
10 積層シート体
11 第一誘電体シート
20 支持基板
21 下地誘電体シート
100 配線積層シート体

Claims (5)

  1. 誘電体層と導体層とが交互に積層された配線基板の製造方法であって、
    支持基板に形成された下地誘電体シート主表面上に前記配線基板における外部接続のための金属パッドを、該金属パッドと異なる材料からなる金属箔と、前記主表面に包含されるよう配され且つ該金属箔と密着した土台部とにて構成される金属箔密着体を介して配置する金属パッド配置工程を行うとともに、
    当該金属箔上の領域に前記配線基板となるべき配線積層部を有する積層シート体を、前記下地誘電体シート上に形成するために、
    前記金属パッド及び前記金属箔密着体を包み、且つ該金属箔密着体の周囲領域にて前記下地誘電体シートと密着することにより、該金属パッド及び該金属箔密着体を封止する第一誘電体シートを形成する第一誘電体シート形成工程と、
    前記金属パッドと接続する第一ビア導体を前記第一誘電体シートに貫通形成し、且つ該第一ビア導体と接続する第一導体層を前記第一誘電体シート上に形成する第一導体形成工程と、
    前記積層シート体となるべき残余の誘電体シート、ビア導体及び導体層を前記第一誘電体シート上に積層していく残余層積層工程と、
    をこの順に行い、その後、
    前記積層シート体の周囲部を除去して前記金属箔の端部を露出させる工程と、
    前記配線積層部を、前記金属箔と前記土台部との界面にて、前記金属箔が付着した状態で前記支持基板から分離する配線積層部剥離工程と、
    前記配線積層部に付着した前記金属箔をエッチング除去して前記金属パッドを露出させる金属箔除去工程と、
    をこの順に行うことを特徴とする配線基板の製造方法。
  2. 前記土台部は、前記金属箔側から接着層と土台層とがこの順に積層されて構成されることを特徴とする請求項1に記載の配線基板の製造方法。
  3. 除去されるべき前記積層シート体の前記周囲部は、前記金属箔密着体の外縁端付近を含むことを特徴とする請求項1または2に記載の配線基板の製造方法。
  4. 前記積層シート体は、1つの前記配線基板に対応する個体を複数含むことを特徴とする請求項1ないし3のいずれか1項に記載の配線基板の製造方法。
  5. 前記積層シート体を形成する工程において、前記金属箔密着体は、半硬化状態の前記下地誘電体シート上に配されることを特徴とする請求項1ないし4のいずれか1項に記載の配線基板の製造方法。
JP2004052870A 2004-02-27 2004-02-27 配線基板の製造方法 Expired - Fee Related JP4549693B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2004052870A JP4549693B2 (ja) 2004-02-27 2004-02-27 配線基板の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004052870A JP4549693B2 (ja) 2004-02-27 2004-02-27 配線基板の製造方法

Publications (2)

Publication Number Publication Date
JP2005243990A JP2005243990A (ja) 2005-09-08
JP4549693B2 true JP4549693B2 (ja) 2010-09-22

Family

ID=35025392

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004052870A Expired - Fee Related JP4549693B2 (ja) 2004-02-27 2004-02-27 配線基板の製造方法

Country Status (1)

Country Link
JP (1) JP4549693B2 (ja)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI360205B (en) 2007-06-20 2012-03-11 Princo Corp Multi-layer substrate and manufacture method there
WO2009006761A1 (fr) * 2007-07-12 2009-01-15 Princo Corp. Carte de base multicouche et son procédé de fabrication
JP5047906B2 (ja) * 2008-08-27 2012-10-10 京セラSlcテクノロジー株式会社 配線基板の製造方法
KR101067031B1 (ko) * 2009-07-31 2011-09-22 삼성전기주식회사 인쇄회로기판 및 그 제조방법

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08204333A (ja) * 1995-01-31 1996-08-09 Toshiba Corp 印刷配線板の製造方法
JP2000323613A (ja) * 1999-03-11 2000-11-24 Shinko Electric Ind Co Ltd 半導体装置用多層基板及びその製造方法
JP2001308548A (ja) * 2000-04-11 2001-11-02 Lg Electronics Inc 多層印刷回路基板及びその製造方法並びに多層印刷回路基板を利用したbga半導体パッケージ
JP2002164467A (ja) * 2000-09-14 2002-06-07 Sony Corp 回路ブロック体及びその製造方法、配線回路装置及びその製造方法並びに半導体装置及びその製造方法
JP2002198462A (ja) * 2000-10-18 2002-07-12 Nec Corp 半導体装置搭載用配線基板およびその製造方法、並びに半導体パッケージ
JP2003347459A (ja) * 2002-05-27 2003-12-05 Nec Corp 半導体装置搭載基板とその製造方法およびその基板検査法、並びに半導体パッケージ
JP2004235323A (ja) * 2003-01-29 2004-08-19 Fujitsu Ltd 配線基板の製造方法

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08204333A (ja) * 1995-01-31 1996-08-09 Toshiba Corp 印刷配線板の製造方法
JP2000323613A (ja) * 1999-03-11 2000-11-24 Shinko Electric Ind Co Ltd 半導体装置用多層基板及びその製造方法
JP2001308548A (ja) * 2000-04-11 2001-11-02 Lg Electronics Inc 多層印刷回路基板及びその製造方法並びに多層印刷回路基板を利用したbga半導体パッケージ
JP2002164467A (ja) * 2000-09-14 2002-06-07 Sony Corp 回路ブロック体及びその製造方法、配線回路装置及びその製造方法並びに半導体装置及びその製造方法
JP2002198462A (ja) * 2000-10-18 2002-07-12 Nec Corp 半導体装置搭載用配線基板およびその製造方法、並びに半導体パッケージ
JP2003347459A (ja) * 2002-05-27 2003-12-05 Nec Corp 半導体装置搭載基板とその製造方法およびその基板検査法、並びに半導体パッケージ
JP2004235323A (ja) * 2003-01-29 2004-08-19 Fujitsu Ltd 配線基板の製造方法

Also Published As

Publication number Publication date
JP2005243990A (ja) 2005-09-08

Similar Documents

Publication Publication Date Title
JP4361826B2 (ja) 半導体装置
US9119319B2 (en) Wiring board, semiconductor device, and method for manufacturing wiring board
JP4171499B2 (ja) 電子装置用基板およびその製造方法、並びに電子装置およびその製造方法
US9253897B2 (en) Wiring substrate and method for manufacturing the same
JP5367523B2 (ja) 配線基板及び配線基板の製造方法
JP2012191204A (ja) プリント配線板の製造方法
JP2006222164A (ja) 半導体装置及びその製造方法
TWI493671B (zh) 具有支撐體的封裝基板及其製法、具有支撐體的封裝結構及其製法
JP5406572B2 (ja) 電子部品内蔵配線基板及びその製造方法
JP2009253261A (ja) 高密度回路基板及びその形成方法
JP7202785B2 (ja) 配線基板及び配線基板の製造方法
KR100992181B1 (ko) 패키지용 기판 및 그 제조방법
JP6341714B2 (ja) 配線基板及びその製造方法
JP4170266B2 (ja) 配線基板の製造方法
JP4203538B2 (ja) 配線基板の製造方法、及び配線基板
JP4445777B2 (ja) 配線基板、及び配線基板の製造方法
JP4549695B2 (ja) 配線基板の製造方法
JP4549692B2 (ja) 配線基板の製造方法
JP3935456B2 (ja) 配線基板の製造方法
JP4549693B2 (ja) 配線基板の製造方法
JP4549694B2 (ja) 配線基板の製造方法及び多数個取り基板
JP4445778B2 (ja) 配線基板の製造方法
JP2005063987A (ja) 配線基板の製造方法、及び配線基板
JP4549691B2 (ja) 配線基板の製造方法
JP2005079108A (ja) 配線基板の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20070219

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20090814

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090909

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20091109

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100324

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100524

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20100609

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20100707

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130716

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130716

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees