KR101043328B1

KR101043328B1 - 전자소자 내장형 인쇄회로기판 및 그 제조방법

Info

Publication number: KR101043328B1
Application number: KR1020100019827A
Authority: KR
Inventors: 이진원; 정율교; 변대정; 손승현; 이두환
Original assignee: 삼성전기주식회사
Priority date: 2010-03-05
Filing date: 2010-03-05
Publication date: 2011-06-22
Also published as: US20110216515A1; JP2011187912A

Abstract

전자소자 내장형 인쇄회로기판 및 그 제조방법이 개시된다. 상기 제조방법은, 지지체 상에 제1 전자소자를 페이스-다운 방식으로 부착하는 단계; 상기 제1 전자소자의 상면에 제2 전자소자를 페이스-업 방식으로 부착하는 단계; 상기 지지체의 상측에 순수 레진층과 보강층을 적층하는 단계 - 이 때, 상기 제1 전자소자와 제2 전자소자는 상기 순수 레진층에 내장됨 -; 상기 지지체를 제거하는 단계; 상기 제1 전자소자의 하측에 보강재가 함침된 절연층을 적층하는 단계; 및 상기 보강층 및 상기 절연층에 회로를 패터닝하는 단계를 포함한다.

Description

전자소자 내장형 인쇄회로기판 및 그 제조방법{Electro device embedded printed circuit board and manufacturing method thereof}

본 발명은 전자소자 내장형 인쇄회로기판 및 그 제조방법에 관한 것이다.

최근, 차세대 다기능성, 소형 패키지 기술의 일환으로써 전자소자 내장 인쇄회로기판의 개발이 주목 받고 있다. 전자소자 내장 기판은 이러한 다기능성, 소형화의 장점과 더불어 고기능화의 측면도 포함하고 있는데, 이는 플립칩(flip chip)이나 BGA(ball grid array)에서 사용되는 와이어 본딩(wire bonding) 또는 솔더볼(solder ball)을 이용한 전자소자의 전기적 연결과정에서 발생할 수 있는 신뢰성 문제를 개선할 수 있는 방편을 제공하기 때문이다.

종래의 IC 등의 전자소자 내장 공법에서는 코어기판의 한 쪽이나, 빌드업(build-up) 층의 한 쪽에만 전자소자가 내장되는 구조를 채택함으로써 열응력 환경하에서 휨 현상에 취약할 수 밖에 없는 비대칭형 구조이었으며, 열응력 환경하에서 전자소자가 위치한 방향으로 기판에 휨 현상이 발생하는 문제점 때문에 일정한 두께 이하의 전자소자에 대해서는 내장이 불가능하다는 한계가 있었다. 더구나, 인쇄회로기판에 사용하는 적층자재는 전기적인 절연성 때문에 일정 두께 이하로는 제작할 수 없다는 한계가 있는데, 이 경우 휨 현상을 방지하기 위한 임계 두께는 재료의 특성으로 인해 본질적으로 제한을 받게 된다.

종래기술에 따른 인쇄회로기판은 내장되는 소자들의 위치와 두께가 기판의 전체 두께나 형상에 대비해 볼 때 비대칭형이기 때문에, 반복되는 열응력, 특히 솔더링(soldering)과 같이 200℃ 이상의 고온에서 진행되는 공정에서 열응력을 받게 되고, 이로 인해 휨 현상이 발생할 가능성이 존재한다. 이러한 휨 현상의 문제 때문에, 일반적으로 전자소자의 두께를 일정 두께 이상으로 유지시켜야 하며, 이에 따라 전체 내장 기판의 두께가 두꺼워지는 것을 피할 수 없게 된다는 문제가 있다.

본 발명은 2층의 인쇄회로기판만으로 전자소자를 내장할 수 있어 인쇄회로기판의 층수를 감소할 수 있으며, 전자소자가 이중으로 내장하기 때문에 집적도를 극대화할 수 있다. 또한 설계의 자유도를 증가할 수 있으며, 전자소자 내장을 위한 캐비티를 가공할 필요가 없어 제조공정을 단순화 및 공정비용을 감소시킬 수 있는 전자소자 내장형 인쇄회로기판 및 그 제조방법을 제공하는 것이다.

본 발명의 일 측면에 따르면, 지지체 상에 제1 전자소자를 페이스-다운 방식으로 부착하는 단계; 상기 제1 전자소자의 상면에 제2 전자소자를 페이스-업 방식으로 부착하는 단계; 상기 지지체의 상측에 순수 레진층과 보강층을 적층하는 단계 - 이 때, 상기 제1 전자소자와 제2 전자소자는 상기 순수 레진층에 내장됨 -; 상기 지지체를 제거하는 단계; 상기 제1 전자소자의 하측에 보강재가 함침된 절연층을 적층하는 단계; 및 상기 보강층 및 상기 절연층에 회로를 패터닝하는 단계를 포함하는 전자소자 내장형 인쇄회로기판 제조방법이 제공된다.

상기 지지체는 상면에 접착층이 형성된 금속막이며, 상기 지지체를 제거하는 단계는, 상기 접착층을 박리함으로써 수행될 수도 있다.

또한, 상기 지지체의 상측에 순수 레진층과 보강층을 적층하는 단계 이전에, 상기 순수 레진층과 상기 보강층은 서로 적층되어 있는 상태일 수도 있다. 이 때, 상기 보강층의 표면 및 상기 절연층의 표면에는 각각 금속막이 적층되어 있을 수도 있다.

한편, 상기 전자소자를 부착하는 단계 이전에, 상기 지지체에, 상기 전자소자의 위치를 결정하는 데에 이용되는 보조 수단인 기준홀을 형성하는 단계를 더 포함할 수도 있으며, 상기 제1 전자소자와 제2 전자소자의 크기는 상이할 수도 있다.

상기 회로를 패터닝하는 단계는, 상기 보강층의 표면에 형성된 회로와 상기 전자소자의 전극을 직접 연결하는 블라인드 비아를 형성하는 단계를 포함할 수도 있으며, 상기 보강층과, 상기 보강재가 함침된 절연층은 상기 순수 레진층을 중심으로 대칭을 이룰 수도 있다.

본 발명의 다른 측면에 따르면, 상기 순수 레진층에 페이스-다운 방식으로 내장된 제1 전자소자; 상기 제1 전자소자의 상면에 부착되며, 상기 순수 레진층에 페이스-업 방식으로 내장되는 제2 전자소자; 상기 순수 레진층의 일면에 적층되는 절연성 보강층; 상기 순수 레진층의 타면에 적층되며, 내부에 보강재가 함침된 절연층; 및 상기 보강층 및 상기 절연층에 형성된 회로를 포함하는 전자소자 내장형 인쇄회로기판이 제공된다.

상기 보강층의 표면에 형성된 회로와 상기 전자소자의 전극을 직접 연결하는 블라인드 비아를 더 포함할 수도 있고, 상기 보강층과, 상기 보강재가 함침된 절연층은 상기 순수 레진층을 중심으로 대칭을 이룰 수도 있다.

또한, 상기 제1 전자소자와 제2 전자소자의 크기는 상이할 수도 있다.

본 발명의 바람직한 실시예에 따르면, 전자소자가 이중으로 내장하기 때문에 집적도를 극대화할 수 있으며, 전자소자 내장을 위한 캐비티를 가공할 필요가 없어 제조공정을 단순화할 수 있다. 또한, 유리섬유 등과 같은 보강재에 의해 전자소자가 손상되는 것을 방지할 수 있고, 인쇄회로기판의 휨 특성을 개선할 수 있다.

도 1은 본 발명의 일 실시예에 따른 전자소자 내장형 인쇄회로기판 제조방법을 나타내는 순서도.
도 2 내지 도 8은 본 발명의 일 실시예에 따른 전자소자 내장형 인쇄회로기판 제조방법의 각 공정을 나타내는 도면.

본 발명은 다양한 변환을 가할 수 있고 여러 가지 실시예를 가질 수 있는 바, 특정 실시예들을 도면에 예시하고 상세한 설명에 상세하게 설명하고자 한다. 그러나, 이는 본 발명을 특정한 실시 형태에 대해 한정하려는 것이 아니며, 본 발명의 사상 및 기술 범위에 포함되는 모든 변환, 균등물 내지 대체물을 포함하는 것으로 이해되어야 한다. 본 발명을 설명함에 있어서 관련된 공지 기술에 대한 구체적인 설명이 본 발명의 요지를 흐릴 수 있다고 판단되는 경우 그 상세한 설명을 생략한다.

제1, 제2 등의 용어는 다양한 구성요소들을 설명하는데 사용될 수 있지만, 상기 구성요소들은 상기 용어들에 의해 한정되어서는 안 된다. 상기 용어들은 하나의 구성요소를 다른 구성요소로부터 구별하는 목적으로만 사용된다.

본 출원에서 사용한 용어는 단지 특정한 실시예를 설명하기 위해 사용된 것으로, 본 발명을 한정하려는 의도가 아니다. 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다. 본 출원에서, "포함하다" 또는 "가지다" 등의 용어는 명세서상에 기재된 특징, 숫자, 단계, 동작, 구성요소, 부품 또는 이들을 조합한 것이 존재함을 지정하려는 것이지, 하나 또는 그 이상의 다른 특징들이나 숫자, 단계, 동작, 구성요소, 부품 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 미리 배제하지 않는 것으로 이해되어야 한다.

이하, 본 발명에 따른 전자소자 내장형 인쇄회로기판 및 그 제조방법의 바람직한 실시예를 첨부도면을 참조하여 상세히 설명하기로 하며, 첨부 도면을 참조하여 설명함에 있어, 동일하거나 대응하는 구성 요소는 동일한 도면번호를 부여하고 이에 대한 중복되는 설명은 생략하기로 한다.

먼저, 본 발명의 일 측면에 따른 전자소자 내장형 인쇄회로기판의 제조방법에 대해 설명하도록 한다. 도 1은 본 발명의 일 실시예에 따른 전자소자 내장형 인쇄회로기판 제조방법을 나타내는 순서도이고, 도 2 내지 도 8은 본 발명의 일 실시예에 따른 전자소자 내장형 인쇄회로기판 제조방법의 각 공정을 나타내는 도면이다. 도 2 내지 도 8을 참조하면, 지지체(10), 기준홀(16), 전자소자(21, 22), 전극(21a, 22a), 접착층(23), 제1 절연층(30), 순수 레진층(32), 보강층(34), 금속막(40, 60), 제2 절연층(50), 회로(42, 62), 블라인드 비아(44, 64)가 도시되어 있다.

먼저, 도 2에 도시된 바와 같이, 지지체(10)를 준비한다. 지지체(10)는 제1 및 제2 전자소자(도 4의 21, 22)를 절연체 내에 내장시키기에 앞서 전자소자들(21, 22)를 지지하는 기능을 수행하는 것으로서, 본 실시예에서는 상면에 접착층(14)이 형성된 금속막(12), 예를 들면 구리, 알루미늄 등을 제시한다. 본 실시예에서는 지지체(10)로서 상면에 접착층(14)이 형성된 금속막(12)을 사용하나, 전자소자들(21, 22)를 지지할 수 있으며, 추후 박리가 용이하다면 이외의 다양한 재료가 이용될 수도 있음은 물론이다.

그리고 나서, 도 3에 도시된 바와 같이, 지지체(10)에 기준홀(16)을 형성한다. 기준홀(16)은 전자소자들(도 4의 21, 22), 특히 제1 전자소자(21)의 위치를 결정하는 데에 도움을 주기 위한 것으로서, 지지체(10)에 홀을 천공함으로써 형성될 수 있다. 본 실시예에서는 전자소자들(21, 22)의 위치를 결정하는 데에 이용되는 보조 수단으로 기준홀(16)을 예로 들었으나, 홀 형태 이외에도 돌기 또는 마크 등 다양한 형태의 보조 수단이 이용될 수도 있으며, 필요치 않은 경우에는 생략될 수도 있다.

다음으로, 도 4에 도시된 바와 같이, 지지체(10) 상에 제1 전자소자(21)를 페이스-다운 방식으로 부착한 후(S110), 제1 전자소자(21)의 상면에 제2 전자소자(22)를 페이스-업 방식으로 부착한다(S120). 전술한 바와 같이 상면에 접착층(14)이 형성된 금속막(12)을 지지체(10)로 이용하는 경우, 제1 전자소자(21)의 활성면(active surface) 즉, 전극(21a)이 형성된 면은 접착층(14)에 부착되어 지지될 수 있게 된다.

한편, 제1 전자소자(21)의 상면에 제2 전자소자(22)를 부착하기 위해 접착층(23)이 이용될 수 있다. 이 접착층(23)은 제1 전자소자(21)의 비활성면(도 4의 경우 상면)에 접착제를 도포하거나 접착필름을 부착하는 방법을 통해 형성될 수도 있을 것이나, 본 실시예에서는 웨이퍼 상태에서부터 이미 접착층(23)이 형성되어 있는 제2 전자소자(22)를 이용하도록 한다. 즉, 비활성면(도 4의 경우 하면)에 이미 접착층(23)이 형성되어 있는 제2 전자소자(22)를 제1 전자소자(21)의 상면에 부착하는 것이다. 이 경우, 접착제를 도포하는 공정 등을 수행하지 않을 수 있어 공정이 단순화될 수 있으며, 접착제의 과도한 도포에 따른 오염 등을 방지할 수도 있다.

본 실시예에서는 제2 전자소자(22)의 비활성면에 접착층(23)이 형성되어 있는 경우를 예로 들었으나, 제1 전자소자(21)의 비활성면에 접착층(23)이 형성되어 있을 수도 있고, 제1 전자소자(21)와 제2 전자소자(22)의 비활성면 모두에 접착층(23)이 형성되어 있을 수도 있을 것이다.

한편, 제1 전자소자(21)의 상면에 부착되는 제2 전자소자(22)로는 제1 전자소자(21)와 상이한 종류 및/또는 크기를 갖는 것을 이용할 수 있다. 이와 같이 상이한 종료 및/또는 크기를 갖는 전자소자들을 하나의 기판 내에 수직으로 내장함으로써 설계 자유도 및 집적도를 대폭 향상시킬 수 있게 된다.

다음으로, 도 5에 도시된 바와 같이, 지지체(10)의 상면에 순수 레진층(32)과 보강층(34)을 포함하는 제1 절연층(30)을 적층한다(S130). 물론, 이 때 순수 레진층(32)은 반경화 또는 미경화 상태이다. 이러한 공정을 통해, 전자소자들(21, 22)은 순수 레진층(32)에 내장된다. 여기서 보강층(34)이란 유리섬유, 탄소섬유 등과 같은 보강재(미도시)가 함침되어 있는 절연자재를 의미한다.

종래기술에 따르면, 전자소자를 내장하기 위해 사용되는 절연자재 내부에 보강재가 함침되어 있으며, 이러한 단일 절연자재만을 이용하여 전자소자를 내장하기 때문에, 절연자재 내부에 함침된 보강재에 의해 전자소자의 전극이 손상될 염려가 있었다.

그러나, 본 실시예에 따르면, 전자소자들(21, 22)이 내장되는 부분에는 보강재가 함침되어 있지 않은 순수한 레진층(32)만이 위치하도록 하고, 그 위에 보강재가 함침된 보강층(34)이 위치하도록 함으로써, 보강재에 의한 전자소자들(21, 22), 보다 구체적으로는 전극(21a, 22a)의 손상을 미연에 방지할 수 있게 된다. 뿐만 아니라, 순수 레진과 함께 보강층(34)을 이용함으로써, 제품의 전반적인 강성 또한 확보할 수 있게 된다.

한편, 본 실시예에서는 순수 레진층(32)과 보강층(34)이 이미 적층되어 있는 형태의 절연층(30, 이하 제1 절연층)을 이용한다. 이와 같은 제1 절연층(30)을 이용하게 되면, 순수 레진층(32)과 보강층(34)의 적층을 한번에 수행할 수 있게 되어 공정을 단순화할 수 있게 된다. 이 때, 보강층(34)의 표면에는 금속막(40)이 적층되어 있을 수도 있다. 보강층(34)에 적층된 금속막(40)은 추후 회로(도 8의 42)를 형성하는 데에 이용될 수 있다.

다음으로, 도 6에 도시된 바와 같이, 지지체(10)를 제거한다(S140). 전술한 바와 같이 상면에 접착층(23)이 형성된 금속막을 지지체(10)로 사용하는 경우, 접착층(23)을 박리하는 공정을 통해 지지체(10)를 제거할 수 있다. 그러나 반드시 이에 한정되는 것은 아니며, 지지체(10)의 재질, 구조 등에 따라 지지체(10)를 제거하는 방법이 변경될 수도 있음은 물론이다. 지지체(10)를 제거하게 되면, 도 6에 도시된 바와 같이, 전자소자들(21, 22)이 내장된 순수 레진층(32)의 하면이 노출된다.

그리고 나서, 도 7에 도시된 바와 같이, 제1 전자소자(21)의 하측에 제2 절연층(50)을 적층한다(S150). 보다 구체적으로, 전자소자들(21, 22)이 내장된 순수 레진층(32)의 하면에 제2 절연층(50)을 적층하는 것이다. 이 때, 제2 절연층(50)의 내부에는 유리섬유 또는 탄소섬유 등과 같은 보강재(미도시)가 함침된다.

한편, 순수 레진층(32)의 하면에 적층되는 제2 절연층(50)은 순수 레진층(32)을 중심으로 전술한 보강층(34)과 대칭을 이룰 수도 있다. 여기서 제2 절연층(50)과 보강층(34)이 서로 대칭을 이룬다 함은, 동일한 재질 및 동일한 두께를 갖는 경우를 포함함은 물론이고, 상이한 재질이나 그에 상응하는 두께 차이를 통해 휨을 방지할 수 있는 구조적인 대칭을 포함하는 개념이다. 이렇게 전자소자들(21, 22)이 내장된 순수 레진층(32)을 중심으로 상하 구조적인 대칭을 구현함으로써, 휨 특성을 개선하여 제품의 신뢰도를 향상시킬 수 있게 된다. 이 때, 제2 절연층(50)의 하면에는 금속막(60)이 적층되어 있을 수도 있다. 제2 절연층(50)의 하면에 적층된 금속막(60)은 추후 회로(도 8의 62)를 형성하는 데에 이용될 수 있다.

그리고 나서, 도 8에 도시된 바와 같이, 제1 절연층(30) 및 제2 절연층(50)에 회로(42, 62)를 패터닝한다(S160). 보다 미세한 피치를 갖는 회로를 패터닝 하고자 하는 경우에는, 금속막(40, 60)을 시드층으로 활용하는 도금 공정을 통해 회로를 패터닝할 수도 있고, 그렇지 않은 경우에는 금속막(40, 60)을 직접 에칭하여 회로를 패터닝할 수도 있을 것이다. 이는 패터닝 될 회로에 대한 설계 시에 결정될 수 있으며, 그에 따라 금속막(40, 60)의 두께 역시 미리 결정될 수 있다.

한편, 보강층(34) 및 절연층(50)의 표면에 형성된 회로(42, 62)와 전자소자들(21, 22)의 전극(21a, 22a)은 블라인드 비아(44, 64)를 통해 직접 접속될 수 있다. 블라인드 비아(44, 64)를 형성하기 위해, 전극(21a, 22a)의 위치에 맞추어 보강층(34) 및 절연층(50)에 홀을 형성한 뒤, 도금 공정 등을 이용하여 홀 내부에 전도성 물질을 충전하는 방법을 이용할 수 있다. 이렇게 회로(42, 62)와 전극(21a, 22a)이 직접 접속됨으로써 신호의 전송 경로가 불필요하게 길어지는 것을 방지할 수 있게 된다. 보강층(34)의 표면에 형성된 회로(42)와, 제2 절연층(50)의 표면에 형성된 회로(62)는, 비아홀(미도시)을 통해 서로 전기적으로 연결될 수도 있다.

이상에서는 본 발명의 일 측면에 따른 전자소자 내장형 인쇄회로기판 제조방법의 일 실시예에 대해 설명하였다. 이하에서는 도 8을 참조하여, 본 발명의 다른 측면에 따른 전자소자 내장형 인쇄회로기판의 구조에 대해 설명하도록 한다. 본 실시예에 따른 전자소자 내장형 인쇄회로기판은, 앞서 설명한 제조방법과 동일 또는 유사한 방법을 통해 제조될 수 있으므로, 전술한 사항과 중복되는 내용은 생략하도록 한다.

도 8에 도시된 바와 같이, 본 실시예에 따른 전자소자 내장형 인쇄회로기판은, 순수 레진층(32); 상기 순수 레진층에 페이스-다운 방식으로 내장된 제1 전자소자(21); 상기 제1 전자소자(21)의 상면에 부착되며, 상기 순수 레진층(32)에 페이스-업 방식으로 내장되는 제2 전자소자(22); 상기 순수 레진층(32)의 일면에 적층되는 절연성 보강층(34); 상기 순수 레진층(32)의 타면에 적층되며, 내부에 보강재가 함침된 절연층(50); 및 상기 보강층(34) 및 상기 절연층(50)에 형성된 회로(42, 62)를 포함한다.

본 실시예에 따르면, 전자소자들(21, 22)이 내장되는 부분에는 보강재가 함침되어 있지 않은 순수한 레진층(32)만이 위치하도록 하고, 그 위에 보강재가 함침된 보강층(34)이 위치하도록 함으로써, 보강재에 의한 전자소자들(21, 22)의 손상을 미연에 방지할 수 있게 된다. 뿐만 아니라, 순수 레진과 함께 보강층(34)을 이용함으로써, 제품의 전반적인 강성 또한 확보할 수 있게 된다.

그리고, 순수 레진층(32)을 중심으로 상기 보강층(34)과 대칭을 이루도록, 상기 순수 레진층(32)의 하면에 보강재가 함침된 절연층(50)을 적층하여 구조적인 대칭성을 확보할 수도 있다. 이 경우, 휨 발생을 줄여 제품의 신뢰성을 향상시킬 수 있게 된다.

상기에서는 본 발명의 바람직한 실시예를 참조하여 설명하였지만, 해당 기술 분야에서 통상의 지식을 가진 자라면 하기의 특허 청구의 범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.

전술한 실시예 외의 많은 실시예들이 본 발명의 특허청구범위 내에 존재한다.

10 : 지지체 12 : 금속막
14 : 접착층 16 : 기준홀
21, 22 : 전자소자 21a, 22a : 전극
23 : 접착층 30 : 제1 절연층
32 : 순수 레진층 34 : 보강층
40, 60 : 금속막 50 : 제2 절연층
42, 62 : 회로 44, 64 : 블라인드 비아

Claims

지지체 상에 제1 전자소자를 페이스-다운 방식으로 부착하는 단계;
상기 제1 전자소자의 상면에 제2 전자소자를 페이스-업 방식으로 부착하는 단계;
상기 지지체의 상측에 순수 레진층과 보강층을 적층하는 단계 - 이 때, 상기 제1 전자소자와 제2 전자소자는 상기 순수 레진층에 내장됨 -;
상기 지지체를 제거하는 단계;
상기 제1 전자소자의 하측에 보강재가 함침된 절연층을 적층하는 단계; 및
상기 보강층 및 상기 절연층에 회로를 패터닝하는 단계를 포함하는 전자소자 내장형 인쇄회로기판 제조방법.
제1항에 있어서,
상기 지지체는 상면에 접착층이 형성된 금속막이며,
상기 지지체를 제거하는 단계는, 상기 접착층을 박리함으로써 수행되는 것을 특징으로 하는 전자소자 내장형 인쇄회로기판 제조방법.
제1항에 있어서,
상기 지지체의 상측에 순수 레진층과 보강층을 적층하는 단계 이전에,
상기 순수 레진층과 상기 보강층은 서로 적층되어 있는 상태인 것을 특징으로 하는 전자소자 내장형 인쇄회로기판 제조방법.
제3항에 있어서,
상기 보강층의 표면 및 상기 절연층의 표면에는 각각 금속막이 적층되어 있는 것을 특징으로 하는 전자소자 내장형 인쇄회로기판 제조방법.
제1항에 있어서,
상기 전자소자를 부착하는 단계 이전에,
상기 지지체에, 상기 전자소자의 위치를 결정하는 데에 이용되는 보조 수단인 기준홀을 형성하는 단계를 더 포함하는 것을 특징으로 하는 전자소자 내장형 인쇄회로기판 제조방법.
제1항에 있어서,
상기 회로를 패터닝하는 단계는,
상기 보강층의 표면에 형성된 회로와 상기 전자소자의 전극을 직접 연결하는 블라인드 비아를 형성하는 단계를 포함하는 것을 특징으로 하는 전자소자 내장형 인쇄회로기판 제조방법.
제1항에 있어서,
상기 보강층과, 상기 보강재가 함침된 절연층은 상기 순수 레진층을 중심으로 대칭을 이루는 것을 특징으로 하는 전자소자 내장형 인쇄회로기판 제조방법.
제1항에 있어서,
상기 제1 전자소자와 제2 전자소자는, 크기와 종류 중 적어도 어느 하나가 상이한 것을 특징으로 하는 전자소자 내장형 인쇄회로기판 제조방법.
순수 레진층;
상기 순수 레진층에 페이스-다운 방식으로 내장된 제1 전자소자;
상기 제1 전자소자의 상면에 부착되며, 상기 순수 레진층에 페이스-업 방식으로 내장되는 제2 전자소자;
상기 순수 레진층의 일면에 적층되는 절연성 보강층;
상기 순수 레진층의 타면에 적층되며, 내부에 보강재가 함침된 절연층; 및
상기 보강층 및 상기 절연층에 형성된 회로를 포함하는 전자소자 내장형 인쇄회로기판.
제9항에 있어서,
상기 보강층의 표면에 형성된 회로와 상기 전자소자의 전극을 직접 연결하는 블라인드 비아를 더 포함하는 것을 특징으로 하는 전자소자 내장형 인쇄회로기판.
제9항에 있어서,
상기 보강층과, 상기 보강재가 함침된 절연층은 상기 순수 레진층을 중심으로 대칭을 이루는 것을 특징으로 하는 전자소자 내장형 인쇄회로기판.
제9항에 있어서,
상기 제1 전자소자와 제2 전자소자는, 크기와 종류 중 적어도 어느 하나가 상이한 것을 특징으로 하는 전자소자 내장형 인쇄회로기판.