Nothing Special   »   [go: up one dir, main page]

JP2009099681A - 基板の個片化方法 - Google Patents

基板の個片化方法 Download PDF

Info

Publication number
JP2009099681A
JP2009099681A JP2007268123A JP2007268123A JP2009099681A JP 2009099681 A JP2009099681 A JP 2009099681A JP 2007268123 A JP2007268123 A JP 2007268123A JP 2007268123 A JP2007268123 A JP 2007268123A JP 2009099681 A JP2009099681 A JP 2009099681A
Authority
JP
Japan
Prior art keywords
substrate
hole
separating
separation line
silicon substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2007268123A
Other languages
English (en)
Other versions
JP2009099681A5 (ja
Inventor
Yuichi Taguchi
裕一 田口
Akinori Shiraishi
晶紀 白石
Masahiro Haruhara
昌宏 春原
Hiroshi Murayama
啓 村山
Hideaki Sakaguchi
秀明 坂口
Mitsutoshi Azuma
光敏 東
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shinko Electric Industries Co Ltd
Original Assignee
Shinko Electric Industries Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shinko Electric Industries Co Ltd filed Critical Shinko Electric Industries Co Ltd
Priority to JP2007268123A priority Critical patent/JP2009099681A/ja
Priority to KR1020080093980A priority patent/KR20090038358A/ko
Priority to TW097138521A priority patent/TW200917354A/zh
Priority to EP08166710A priority patent/EP2051297A3/en
Priority to US12/251,676 priority patent/US20090098712A1/en
Publication of JP2009099681A publication Critical patent/JP2009099681A/ja
Publication of JP2009099681A5 publication Critical patent/JP2009099681A5/ja
Withdrawn legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
    • H01L21/3083—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0011—Working of insulating substrates or insulating layers
    • H05K3/0044—Mechanical working of the substrate, e.g. drilling or punching
    • H05K3/0052—Depaneling, i.e. dividing a panel into circuit boards; Working of the edges of circuit boards
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/0306—Inorganic insulating substrates, e.g. ceramic, glass
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09009—Substrate related
    • H05K2201/09027—Non-rectangular flat PCB, e.g. circular
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09009—Substrate related
    • H05K2201/09036—Recesses or grooves in insulating substrate
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09009—Substrate related
    • H05K2201/09063—Holes or slots in insulating substrate not used for electrical connections
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09009—Substrate related
    • H05K2201/0909—Preformed cutting or breaking line
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/30—Details of processes not otherwise provided for in H05K2203/01 - H05K2203/17
    • H05K2203/302—Bending a rigid substrate; Breaking rigid substrates by bending
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0011—Working of insulating substrates or insulating layers
    • H05K3/0017—Etching of the substrate by chemical or physical means
    • H05K3/0026—Etching of the substrate by chemical or physical means by laser ablation
    • H05K3/0029—Etching of the substrate by chemical or physical means by laser ablation of inorganic insulating material
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0097—Processing two or more printed circuits simultaneously, e.g. made from a common substrate, or temporarily stacked circuit boards

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Dicing (AREA)

Abstract

【課題】半導体ウエハやシリコン基板等の基板を個片化する際に、個片化された基板のコーナー部での欠けやクラックの発生を防止し、個片の基板の取り扱いを容易にするとともに、製造歩留まりを向上させることができる基板の個片化方法を提供する。
【解決手段】基板１０を個片に分離する分離線Ａを、縦方向と横方向に所定間隔で設定し、前記分離線Ａに沿って基板１０を分離することにより基板１０を個片化する方法であって、前記基板上における前記分離線Ａの各々の交差位置に、個片化された基板のコーナー部を面取りする貫通孔を形成する面取りパターン１４を形成する工程と、基板１０をエッチングして面取り用の貫通孔を形成する工程と、前記分離線Ａに沿って、縦方向と横方向に分離して個片の基板を得る工程とを備える。
【選択図】図１

Description

本発明は半導体ウエハ、シリコン基板等の基板を個片化する基板の個片化方法に関する。
半導体ウエハから半導体チップを形成する工程、シリコン基板からインターポーザ用の基板（シリコンチップ）を形成する工程等においては、半導体ウエハやシリコン基板をダイシングして個片の半導体チップあるいはシリコンチップを形成する作業がなされる。
図８は、半導体ウエハ５から個片の半導体チップを得るために、半導体ウエハ５をダイシングする例を示す。半導体ウエハ５は、ダイシングテープに貼着して支持し、ダイシングライン６に沿ってダイシング刃を移動させることによって、個片の半導体チップ８に分離される。
なお、半導体ウエハやシリコン基板を個片化する方法には、回転刃を用いてダイシングする方法の他に、基板に切削溝を設けてブレーキングによって個片化する方法、基板の分離位置に疵をつけて個片に分割する方法、レーザ光を用いて切断する方法等がある。
特開２００４−２３５６２６号公報 特開２００７−５９４５２号公報
半導体ウエハやシリコン基板を縦横方向に切断あるいはブレーキングして個片化して得られる半導体チップあるいはシリコンチップは、平面形状が四角形でコーナー部が鋭角に形成されるから、ダイシング時にコーナー部分に応力が集中しやすく、コーナー部が欠けたり、コーナー部にクラックが生じたりするという問題がある。また、半導体チップやシリコンチップを搬送したり、実装基板に接合したりする際に、半導体チップやシリコンチップが破損するといった問題があった。とくに、半導体チップやシリコンチップの厚さが薄いと、強度が低下し、取り扱い時に破損しやすくなるといった問題があった。
このような半導体ウエハやシリコン基板から、個片の半導体チップやシリコンチップを形成する場合に、チップのコーナー部が欠けたり、切断位置にチッピングが生じたりするという問題は、半導体ウエハやシリコン基板を扱う場合に限らず、ガラス基板あるいはセラミック基板といった基板をダイシングして個片の単位基板とする工程においても同様に起こり得る。
本発明はこれらの課題を解消すべくなされたものであり、半導体ウエハやシリコン基板等の基板を個片化する際に、個片化された基板のコーナー部での欠けやクラックの発生を防止し、個片基板の強度を向上させることによって、取り扱いを容易にするとともに、製造歩留まりを向上させることができる基板の個片化方法を提供することを目的とする。
上記目的を達成するために、本発明は次の構成を備える。
すなわち、基板の個片化方法において、基板を個片に分離する分離線を、縦方向と横方向に所定間隔で設定し、前記分離線に沿って基板を分離することにより基板を個片化する方法であって、前記基板上における前記分離線の各々の交差位置に、個片化された基板のコーナー部を面取りする貫通孔を形成する工程と、該貫通孔が形成された基板を、前記分離線に沿って、縦方向と横方向に分離して個片の基板を得る工程とを備えることを特徴とする。
また、前記貫通孔を形成する工程においては、前記基板の表面をレジストにより被覆する工程と、該レジストをパターニングし、前記貫通孔の配置に合わせて前記基板の表面を露出させた面取りパターンを形成する工程と、該面取りパターンが形成されたレジストをマスクとして基板をエッチングし、前記貫通孔を形成する工程とを備えることを特徴とする。基板がシリコン基板である場合には、たとえば、RIE法によってシリコン基板をエッチングすることによって簡単に貫通孔を形成することができる。
また、前記面取りパターンを、前記貫通孔形成部分の内縁に沿って所定幅で一周して基板の表面が露出するパターンに形成することにより、容易に貫通孔を形成することができる。
また、前記貫通孔が形成された基板を個片に分離する工程においては、前記分離線に沿って、ダイシング刃により基板を切断して個片化する方法、前記分離線に沿って、基板を劈開して個片化する方法によることができる。基板を劈開して個片化する方法においては、基板を個片に分離する分離線を、基板の結晶成長面方向と平行に設定することによって容易にかつ確実に基板を個片化することができる。
また、前記基板に貫通孔を形成する工程において、前記貫通孔を、前記分離線の交差点を囲む四角形で、４つの頂点が前記分離線上に位置する形状に形成することにより、基板を個片化することによって、コーナー部が直線的に面取りされた個片の基板が得られる。また、前記貫通孔を、各辺が前記交差点に向けて凸となる曲線に形成された変形の四角形状に形成することにより、個片化された基板はコーナー部がアール状（円弧状）に面取りされた状態で得られる。
また、前記基板としては半導体ウエハ等のシリコン基板が好適に用いられる。
本発明に係る基板の個片化方法によれば、基板上の分離線の交差位置に面取り用の貫通孔を形成した後、分離線に沿って基板を個片化することにより、個片化された基板はコーナー部が面取りされた状態で得られ、個片基板の強度を向上させることができ、取り扱いが容易な個片基板として得ることができる。また、基板にあらかじめ面取り用の貫通孔を形成したことによって、基板を切断あるいは分割した際に個片基板のコーナー部に欠けが生じたり、クラックが生じることを防止することができる。
図１は本発明に係る基板の個片化方法の例として、シリコン基板から個片のシリコンチップを形成する工程を示す。
図１は、シリコン基板１０の表面にレジスト１２を被着し、レジスト１２を露光および現像して、シリコン基板１０の表面が露出する部位である面取りパターン１４を形成した状態を示す。面取りパターン１４は、シリコン基板１０を個片に分離する分離線Ａが交差する位置に合わせて、縦横に所定間隔で整列した配置に設けられる。
図１（ｂ）に、面取りパターン１４を拡大して示す。面取りパターン１４はシリコン基板１０を個片化した際に、個片のシリコンチップ２０のコーナー部を面取りするように設けられる。面取りパターン１４は、分離線Ａの交差位置で交差点を囲む菱形状で、各辺が円弧状に形成された変形の四角形状に形成される。本実施形態では、面取りパターン１４の各辺を構成する面取り線１４ａは、交差点に向かって凸となる円弧状、具体的には半円弧状で、分離線Ａとの交差位置で分離線Ａが面取り線１４ａの接線となるように設定している。
図２は、シリコン基板１０に面取りパターン１４を形成する工程を、図１（ｂ）のＢ−Ｂ線方向から見た断面図によって示す。
図２（ａ）は、シリコン基板１０の表面をレジスト１２によって被覆した状態である。レジスト１２は、ドライフィルムレジストをシリコン基板１０の表面にラミネートして形成することができる。
図２（ｂ）は、レジスト１２を露光および現像して、シリコン基板１０を個片に分離する位置に合わせて面取りパターン１４を形成した状態を示す。前述したように、面取りパターン１４を形成した部位で、シリコン基板１０の表面が露出する。
次いで、シリコン基板１０をドライエッチングする。このドライエッチングにより、シリコン基板１０の表面が露出する部位で、シリコン基板１０が厚さ方向にエッチングされ、シリコン基板１０に貫通孔１８が形成される。
図２（ｃ）に、シリコン基板１０に貫通孔１８が形成された状態を示す。貫通孔１８は、図１において、面取りパターン１４の内側領域（変形四角形の内部）でシリコン基板１０を厚さ方向に抜いた形状となる。
シリコン基板１０をドライエッチングする方法としては、たとえばRIE（Reactive Ion Etching)を用いることができる。RIE法によれば、シリコン基板１０のレジスト１２によって被覆された部位はエッチングされず、面取りパターン１４が形成されたシリコン基板１０の表面が露出する部位が選択的にエッチングされる。RIE法によれば、面取りパターン１４の平面形状に合わせて厚さ方向にエッチングが進み、面取りパターン１４の平面形状と同一形状に貫通孔１８が貫通して形成される。
シリコン基板１０に貫通孔１８を形成した後、レジスト１２を除去し、シリコン基板１０から個片のシリコンチップ２０を形成する。
シリコン基板１０から個片のシリコンチップ２０を形成する方法としては、分離線Ａに位置合わせしてダイシング刃（回転刃）を移動して個片化する方法、分離線Ａに沿ってシリコン基板を劈開して個片化する方法がある。
図３（ａ）は、分離線Ａに沿ってダイシング刃を動かして個片化する場合で、ダイシング刃の通過幅をｄとし、変形四角形状に形成された貫通孔１８の中心間を結ぶようにダイシング刃を動かして切断する状態を示す。
図３（ｂ）が、個片に切断された一つのシリコンチップ２０を示す。シリコンチップ２０のコーナー部２０ａがアール状（円弧状）に面取りされている。なお、ダイシング刃を用いてシリコン基板１０をダイシングする場合は、シリコンチップ２０のコーナー部２０ａが面取りされて得られるように、貫通孔１８の最大幅がダイシング刃の通過幅ｄの２倍よりも広くなるように貫通孔１８を形成する必要がある。すなわち、ダイシング刃を縦方向と横方向に移動させた際に、貫通孔１８の縁部分１８ａがシリコンチップ２０側に残るように貫通孔１８の形状および大きさを設定し、かつ所定の通過幅ｄを有するダイシング刃を使用する。
図３（ａ）に示すように、貫通孔１８が形成されたシリコン基板１０に対してダイシング刃を移動させてシリコン基板１０を個片化する方法によれば、ダイシング時に、シリコンチップ２０のコーナー部に応力が集中して、シリコンチップ２０のコーナー部が欠けたり、コーナー部にクラックが入ったりすることを防止することができる。また、得られたシリコンチップ２０はコーナー部２０ａが面取りされた形状となるから、シリコンチップ２０の強度が向上し、シリコンチップ２０を取り扱う際にシリコンチップ２０のコーナー部が欠けたり、シリコンチップ２０が損傷したりすることを防止することができる。
図４は、分離線Ａに沿ってシリコン基板１０を劈開する方法によって得られたシリコンチップ２０を示す。シリコン基板１０の劈開は、シリコン基板１０に形成された貫通孔１８のエッジ部分を起点としてなされる。本実施形態では、貫通孔１８のコーナー部近傍では、面取り線１４ａが分離線Ａに接する配置となり、分離線Ａを挟む面取り線１４ａは鋭い鋭角に形成されているから、貫通孔１８のコーナー部が確実に劈開の起点として作用する。
シリコン基板１０を劈開する際に、隣接するシリコンチップ２０のコーナー部は、貫通孔１８となっているから、シリコン基板１０を劈開した際に、シリコンチップ２０のコーナー部に欠けが生じたり、クラックが生じたりすることはない。
なお、シリコン基板１０の結晶成長面の方位が(100)面となっている場合には、シリコン基板１０に設定する分離線Ａの方向を、シリコン基板１０の結晶面の方向に平行な向きに設定しておくことが有効である。シリコン基板１０の結晶成長面に平行に分離線Ａ（分割位置）を設定することにより、シリコン基板１０を劈開する際に、劈開方向が分離線Ａの方向に一致し、シリコンチップ２０に無用な応力を作用させることなく簡単に劈開することができる。
なお、シリコン基板１０を個片に分離する方法としては、分離線Ａの位置に合わせて切断溝を形成し、切断溝の位置でシリコン基板をブレーキングして個片化する方法も可能である。また、シリコン基板１０の分離線Ａに合わせてスクライブにより分割用の疵をつけてから個片に分割する方法も可能である。これらのいずれの方法の場合も、シリコン基板１０にあらかじめ面取り用の貫通孔１８を形成することによって、上述したと同様に、シリコンチップ２０に欠けやチッピングを生じさせずにシリコン基板１０を個片化することができる。
上述したように、本実施形態のチップ形成方法は、シリコン基板１０を個片に分離してシリコンチップ２０を形成する際の分離線Ａの交差位置に位置合わせして、面取り用の貫通孔１８を形成し、貫通孔１８の位置を基準としてシリコン基板１０を個片に切断あるいは分割することを特徴とする。
貫通孔１８を形成する方法として、上記実施形態では、貫通孔１８の平面配置に合わせてシリコン基板１０の表面を露出させた面取りパターン１４を形成したが、図５（ａ）に示すように、貫通孔１８の内縁位置に沿って、所定幅でシリコン基板１０の表面が露出するようにレジスト１２をパターニングすることも可能である。
図５（ａ）は、シリコン基板１０の表面をレジスト１２によって被覆した後、シリコン基板１０に形成する貫通孔１８の外形位置に合わせて、貫通孔１８の内縁部分が露出するように面取りパターン１５を形成した状態を示す。この実施形態における面取りパターン１５は、円弧状に湾曲する４辺を有する変形四角形の貫通孔１８形成部分の内縁に沿ってシリコン基板１０の表面が露出するようにレジスト１２を露光および現像して形成したものである。図は、貫通孔１８形成部分の内縁に沿って所定幅でシリコン基板１０の表面を露出させた状態を示す。
このように貫通孔１８形成部分の内縁に沿って一周するようにシリコン基板１０の表面を露出させた面取りパターン１５を形成し、たとえばRIE法によってシリコン基板１０をエッチングすれば、シリコン基板１０は、面取りパターン１５の露出部分に合わせて厚さ方向にエッチングされるから、面取りパターン１５によって囲まれた部分が抜き落とされ、図５（ｂ）に示すように、平面形状が変形四角形状の貫通孔１８が形成される。
本方法によれば、貫通孔１８の内縁に沿って所定幅部分のみをエッチングして貫通孔１８を形成するから、貫通孔１８の平面領域の全域についてシリコン基板１０をエッチングする場合と比較してエッチングによって除去する量が少なくなり、エッチング時間を短縮することが可能になる。
上記実施形態においてシリコン基板１０の表面に形成した面取りパターン１４、１５は、シリコンチップ２０のコーナー部２０ａをアール状（円弧状、曲線状）に面取りするものである。図６は、シリコンチップ２０のコーナー部２０ａを直線的に面取りする例を示す。図６（ａ）は、分離線Ａ上に頂点が位置する正方形に面取りパターン１６を形成した例である。シリコン基板１０は面取りパターン１６が形成された正方形の領域部分でのみレジストから露出する状態を示している。図６（ｂ）は、分離線Ａ上に頂点が位置する正方形の内縁に沿って所定幅でシリコン基板１０の表面がレジストから露出する面取りパターン１７を形成した例である。
図６（ａ）、（ｂ）に示すいずれの面取りパターン１６、１７を形成した場合でも、シリコン基板１０をエッチングすることによって、シリコン基板１０に正方形の貫通孔が形成され、これらの貫通孔の中心位置に位置合わせしてダイシング刃を用いてシリコン基板１０を切断し、あるいは分離線Ａの位置でシリコン基板１０を劈開する等の分離方法によって、個片のシリコンチップ２０を得ることができる。
図７は、図６に示す面取りパターン１６、１７を形成し、正方形の貫通孔を形成したシリコン基板１０から得られたシリコンチップ２０を示す。シリコンチップ２０のコーナー部２０ａは直線的に、４５度カットで面取りされている。
このように、シリコンチップ２０のコーナー部２０ａを直線的に面取りする貫通孔を形成してシリコン基板１０から個片のシリコンチップ２０を形成する場合も、シリコンチップ２０のコーナー部２０ａは鈍角になるから、前述した実施形態と同様に、シリコン基板１０をダイシングする際に、シリコンチップ２０のコーナー部が欠けたり、コーナー部にクラックが入ったりすることを防止することができる。また、得られたシリコンチップ２０はコーナー部２０ａが面取りされたことによって、強度が向上し、シリコンチップ２０を取り扱う際にシリコンチップ２０が損傷することを防止することができる。
また、本実施形態のように、面取り用の貫通孔を正方形として縦横に整列配置した場合でも、正方形に開口する貫通孔のエッジ部が分離線Ａ上に位置しているから、貫通孔のエッジ部を起点としてシリコン基板１０を劈開する方法によって、容易に個片のシリコンチップ２０を得ることができる。
なお、シリコン基板１０に形成する面取り用の貫通孔１８の形状としては、上述した変形四角形、正方形に形成する他に、分離線Ａと辺との交差角度が異なる菱形、あるいは分離線Ａを囲む一般的な四角形状とすることも可能である。
上記実施形態では、シリコン基板１０から個片のシリコンチップ２０を形成する方法を例に説明したが、シリコン基板１０は、単なるシリコン基板として形成されたものであってもよいし、半導体回路が形成された半導体ウエハであってもよく、半導体装置に使用するインターポーザに用いられるスルーホール等の接続部が形成されたものであってもよい。
半導体ウエハでは、隣接する半導体チップの中間にダイシング用のスペースが５０〜１００μｍ程度の幅で確保されているから、半導体チップに形成されている回路に影響を与えない範囲で、面取り用の貫通孔を形成して個片の半導体チップを得ることができる。半導体チップのコーナー部が面取りされていることにより、強度が向上し、取り扱い時の破損を防止することができる。
最近は、半導体装置を小型化する目的から、半導体ウエハの段階でウエハの裏面を研削してより薄い半導体チップが提供されるようになってきている。本発明の基板の個片化方法は、このような薄型の半導体ウエハを個片化して半導体チップを形成する場合に、半導体チップの破損を防止する上で、とくに有効に利用できる。
また、本発明は半導体ウエハのようなシリコンからなる基板について適用する他に、GaAsのような化合物半導体ウエハにも適用でき、ガラス板やセラミック板のような無機材料からなる基板について、大判の基板を個片化する場合にも、まったく同様に適用することができる。
上記実施形態では、シリコン基板に面取り用の貫通孔を形成するため、レジストにより基板の表面を被覆し、面取りパターンを形成して、RIE法によるエッチングによってシリコン基板に貫通孔を形成したが、貫通孔を形成する方法は、加工対象に応じて適宜選択することができ、貫通孔を形成する方法がとくに限定されるものではない。
シリコン基板の表面に面取りパターンを形成した状態の平面図である。 シリコン基板に貫通孔を形成するまでの工程を示す断面図である。 ダイシング刃を用いてシリコン基板をダイシングする状態の平面図（ａ）と、ダイシングして得られたシリコンチップの平面図（ｂ）である。 シリコン基板を劈開して得られたシリコンチップの平面図である。 面取りパターンの他の例を示す平面図である。 面取りパターンのさらに他の例を示す平面図である。 シリコンチップの平面図である。 半導体ウエハをダイシングする従来方法を示す説明図である。
符号の説明
５ 半導体ウエハ
１０ シリコン基板
１２ レジスト
１４、１５、１６、１７ 面取りパターン
１４ａ 面取り線
１８ 貫通孔
１８ａ 縁部分
２０ シリコンチップ
２０ａ コーナー部

Claims (9)

  1. 基板を個片に分離する分離線を、縦方向と横方向に所定間隔で設定し、前記分離線に沿って基板を分離することにより基板を個片化する方法であって、
    前記基板上における前記分離線の各々の交差位置に、個片化された基板のコーナー部を面取りする貫通孔を形成する工程と、
    該貫通孔が形成された基板を、前記分離線に沿って、縦方向と横方向に分離して個片の基板を得る工程とを備えることを特徴とする基板の個片化方法。
  2. 前記貫通孔を形成する工程においては、
    前記基板の表面をレジストにより被覆する工程と、
    該レジストをパターニングし、前記貫通孔の配置に合わせて前記基板の表面を露出させた面取りパターンを形成する工程と、
    該面取りパターンが形成されたレジストをマスクとして基板をエッチングし、前記貫通孔を形成する工程とを備えることを特徴とする請求項１記載の基板の個片化方法。
  3. 前記面取りパターンを、前記貫通孔形成部分の内縁に沿って所定幅で一周して基板の表面が露出するパターンに形成することを特徴とする請求項２記載の基板の個片化方法。
  4. 前記貫通孔が形成された基板を個片に分離する工程においては、
    前記分離線に沿って、ダイシング刃により基板を切断して個片化することを特徴とする請求項１〜３のいずれか一項記載の基板の個片化方法。
  5. 前記貫通孔が形成された基板を個片に分離する工程においては、
    前記分離線に沿って、基板を劈開して個片化することを特徴とする請求項１〜３のいずれか一項記載の基板の個片化方法。
  6. 前記基板を個片に分離する分離線を、基板の結晶成長面方向と平行に設定して前記貫通孔を形成することを特徴とする請求項５記載の基板の個片化方法。
  7. 前記基板に貫通孔を形成する工程において、
    前記貫通孔を、前記分離線の交差点を囲む四角形で、４つの頂点が前記分離線上に位置する形状に形成することを特徴とする請求項１〜６のいずれか一項記載の基板の個片化方法。
  8. 前記貫通孔を、各辺が前記交差点に向けて凸となる曲線に形成された変形の四角形状に形成することを特徴とする請求項７記載の基板の個片化方法。
  9. 前記基板がシリコン基板であることを特徴とする請求項１〜８のいずれか一項記載の基板の個片化方法。
JP2007268123A 2007-10-15 2007-10-15 基板の個片化方法 Withdrawn JP2009099681A (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2007268123A JP2009099681A (ja) 2007-10-15 2007-10-15 基板の個片化方法
KR1020080093980A KR20090038358A (ko) 2007-10-15 2008-09-25 기판 개편화 방법
TW097138521A TW200917354A (en) 2007-10-15 2008-10-07 Substrate dividing method
EP08166710A EP2051297A3 (en) 2007-10-15 2008-10-15 Substrate dividing method
US12/251,676 US20090098712A1 (en) 2007-10-15 2008-10-15 Substrate dividing method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007268123A JP2009099681A (ja) 2007-10-15 2007-10-15 基板の個片化方法

Publications (2)

Publication Number Publication Date
JP2009099681A true JP2009099681A (ja) 2009-05-07
JP2009099681A5 JP2009099681A5 (ja) 2010-09-24

Family

ID=40297938

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007268123A Withdrawn JP2009099681A (ja) 2007-10-15 2007-10-15 基板の個片化方法

Country Status (5)

Country Link
US (1) US20090098712A1 (ja)
EP (1) EP2051297A3 (ja)
JP (1) JP2009099681A (ja)
KR (1) KR20090038358A (ja)
TW (1) TW200917354A (ja)

Cited By (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2011055462A1 (ja) * 2009-11-05 2011-05-12 ウェーブスクエア，インコーポレイテッド Ｉｉｉ族窒化物半導体縦型構造ｌｅｄチップならびにその製造方法
JP2011100767A (ja) * 2009-11-04 2011-05-19 Stanley Electric Co Ltd 半導体発光素子の製造方法
WO2011086756A1 (ja) * 2010-01-18 2011-07-21 住友電気工業株式会社 Ｉｉｉ族窒化物半導体レーザ素子、及びｉｉｉ族窒化物半導体レーザ素子を作製する方法
JP2011216914A (ja) * 2011-07-27 2011-10-27 Sumitomo Electric Ind Ltd Ｉｉｉ族窒化物半導体レーザ素子、及びｉｉｉ族窒化物半導体レーザ素子を作製する方法
JP2012059859A (ja) * 2010-09-08 2012-03-22 Disco Abrasive Syst Ltd 半導体デバイス
JP2012146840A (ja) * 2011-01-13 2012-08-02 Seiko Epson Corp シリコンデバイス、及びシリコンデバイスの製造方法
JP2013207192A (ja) * 2012-03-29 2013-10-07 Dainippon Printing Co Ltd 半導体素子の製造方法
JP2013258286A (ja) * 2012-06-12 2013-12-26 Shindengen Electric Mfg Co Ltd 半導体ウェーハ、半導体装置の製造方法及び半導体装置
JP2015097298A (ja) * 2015-02-13 2015-05-21 ビービーエスエイ リミテッドBBSA Limited Ｉｉｉ族窒化物半導体縦型構造ｌｅｄチップの製造方法
JP2016103564A (ja) * 2014-11-28 2016-06-02 シチズンファインデバイス株式会社 基板および基板の製造方法
US9502603B2 (en) 2011-05-12 2016-11-22 Wavesquare Inc. Vertically structured group III nitride semiconductor LED chip and method for manufacturing the same
JP2017073424A (ja) * 2015-10-05 2017-04-13 日本特殊陶業株式会社 配線基板及びその製造方法
JP2017157875A (ja) * 2017-06-20 2017-09-07 住友電工デバイス・イノベーション株式会社 半導体装置の製造方法
JP2017163063A (ja) * 2016-03-11 2017-09-14 三菱電機株式会社 半導体ウエハおよびその製造方法
WO2018020793A1 (ja) * 2016-07-26 2018-02-01 ソニーセミコンダクタソリューションズ株式会社 半導体発光素子および半導体発光素子の製造方法
US20180174983A1 (en) * 2016-12-20 2018-06-21 Sandisk Semiconductor (Shanghai) Co., Ltd. Semiconductor device including corner recess
WO2018124366A1 (ko) * 2016-12-30 2018-07-05 (재)한국나노기술원 갈라짐 패턴을 이용한 에피층 분리 방법
JP2018109716A (ja) * 2017-01-05 2018-07-12 ソニーセミコンダクタソリューションズ株式会社 レンズモジュールおよびレンズモジュールの製造方法、撮像装置、並びに電子機器
KR101908910B1 (ko) 2010-01-18 2018-10-17 세미컨덕터 콤포넨츠 인더스트리즈 엘엘씨 반도체 다이의 형성 방법
WO2018193693A1 (ja) * 2017-04-18 2018-10-25 浜松ホトニクス株式会社 チップの製造方法、及び、シリコンチップ
JP2019096656A (ja) * 2017-11-20 2019-06-20 株式会社沖データ 半導体素子、発光基板、光プリントヘッド、画像形成装置、及び半導体素子の製造方法
JP2019160887A (ja) * 2018-03-09 2019-09-19 株式会社ディスコ パッケージ基板の加工方法

Families Citing this family (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4924681B2 (ja) * 2009-09-10 2012-04-25 住友電気工業株式会社 Ｉｉｉ族窒化物半導体レーザ素子、及びｉｉｉ族窒化物半導体レーザ素子を作製する方法
JP5131266B2 (ja) * 2009-12-25 2013-01-30 住友電気工業株式会社 Ｉｉｉ族窒化物半導体レーザ素子、及びｉｉｉ族窒化物半導体レーザ素子を作製する方法
US8378458B2 (en) * 2010-03-22 2013-02-19 Advanced Micro Devices, Inc. Semiconductor chip with a rounded corner
DE102010032029B4 (de) * 2010-07-21 2012-09-13 Jenoptik Automatisierungstechnik Gmbh Verfahren zum Trennen einer runden Planplatte aus sprödbrüchigem Material in mehrere rechteckige Einzelplatten mittels Laser
JP2012227306A (ja) * 2011-04-19 2012-11-15 Ngk Insulators Ltd セラミック基板の製造方法
US8940618B2 (en) * 2012-03-13 2015-01-27 Taiwan Semiconductor Manufacturing Company, Ltd. Method and device for cutting semiconductor wafers
GB201307773D0 (en) * 2013-04-30 2013-06-12 Atlantic Inertial Systems Ltd MEMS sensors
US9728518B2 (en) 2014-04-01 2017-08-08 Ati Technologies Ulc Interconnect etch with polymer layer edge protection
CN107074637A (zh) * 2014-12-04 2017-08-18 日本电气硝子株式会社 玻璃板
GB2534204A (en) * 2015-01-17 2016-07-20 Melexis Technologies Nv Semiconductor device with at least one truncated corner and/or side cut-out
WO2016146199A1 (en) * 2015-03-19 2016-09-22 Osram Opto Semiconductors Gmbh A window for covering an optoelectronic semiconductor chip, a panel comprising a plurality of windows, a method for producing windows and an optoelectronic semiconductor device
US20180015569A1 (en) * 2016-07-18 2018-01-18 Nanya Technology Corporation Chip and method of manufacturing chips
JP2018046094A (ja) * 2016-09-13 2018-03-22 エイブリック株式会社 半導体チップ、半導体装置、半導体ウェハ、及び半導体ウェハのダイシング方法
EP3361839A1 (en) * 2017-02-14 2018-08-15 Infineon Technologies AG Multiple substrate and method for its fabrication
US10699973B2 (en) 2017-11-06 2020-06-30 GLOBALFOUNDERS Inc. Semiconductor test structure and method for forming the same
CN111390399B (zh) * 2020-03-12 2022-02-15 上海柏楚电子科技股份有限公司 基于冷却点的切割控制方法、系统、电子设备与介质
CN111430229B (zh) * 2020-04-28 2023-12-01 长江存储科技有限责任公司 切割方法
DE102020215554A1 (de) 2020-12-09 2022-06-09 Robert Bosch Gesellschaft mit beschränkter Haftung Substratscheibe, Verfahren zum Herstellen einer Substratscheibe und Verfahren zum Herstellen einer Mehrzahl von Bauelementen
CN115870641B (zh) * 2023-02-20 2023-05-23 湖北三维半导体集成创新中心有限责任公司 一种芯片及其制造方法、封装结构

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5888884A (en) * 1998-01-02 1999-03-30 General Electric Company Electronic device pad relocation, precision placement, and packaging in arrays
JP4542789B2 (ja) 2003-01-10 2010-09-15 株式会社東芝 半導体装置の製造装置及びその製造方法
JP4515790B2 (ja) * 2004-03-08 2010-08-04 株式会社東芝 半導体装置の製造方法及びその製造装置
US7211500B2 (en) * 2004-09-27 2007-05-01 United Microelectronics Corp. Pre-process before cutting a wafer and method of cutting a wafer
JP2006173428A (ja) * 2004-12-17 2006-06-29 Seiko Epson Corp 基板加工方法及び素子製造方法
JP4716819B2 (ja) 2005-08-22 2011-07-06 新光電気工業株式会社 インターポーザの製造方法
KR100772016B1 (ko) * 2006-07-12 2007-10-31 삼성전자주식회사 반도체 칩 및 그 형성 방법
US7648891B2 (en) * 2006-12-22 2010-01-19 International Business Machines Corporation Semiconductor chip shape alteration

Cited By (37)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011100767A (ja) * 2009-11-04 2011-05-19 Stanley Electric Co Ltd 半導体発光素子の製造方法
JPWO2011055462A1 (ja) * 2009-11-05 2013-03-21 ウェーブスクエア， インコーポレイテッド Ｉｉｉ族窒化物半導体縦型構造ｌｅｄチップならびにその製造方法
WO2011055462A1 (ja) * 2009-11-05 2011-05-12 ウェーブスクエア，インコーポレイテッド Ｉｉｉ族窒化物半導体縦型構造ｌｅｄチップならびにその製造方法
KR101542026B1 (ko) * 2009-11-05 2015-08-04 (주)웨이브스퀘어 Ⅲ족 질화물 반도체 수직형 구조 ｌｅｄ 칩 및 그 제조 방법
US9012935B2 (en) 2009-11-05 2015-04-21 Wavesquare Inc. Vertically structured group III nitride semiconductor LED chip and method for manufacturing the same
JP5690738B2 (ja) * 2009-11-05 2015-03-25 ビービーエスエイ リミテッドＢＢＳＡ Ｌｉｍｉｔｅｄ Ｉｉｉ族窒化物半導体縦型構造ｌｅｄチップの製造方法
US8962362B2 (en) 2009-11-05 2015-02-24 Wavesquare Inc. Vertically structured group III nitride semiconductor LED chip and method for manufacturing the same
KR101908910B1 (ko) 2010-01-18 2018-10-17 세미컨덕터 콤포넨츠 인더스트리즈 엘엘씨 반도체 다이의 형성 방법
US8213475B2 (en) 2010-01-18 2012-07-03 Sumitomo Electric Industries, Ltd. Group-III nitride semiconductor laser device, and method for fabricating group-III nitride semiconductor laser device
US8071405B2 (en) 2010-01-18 2011-12-06 Sumitomo Electric Industries, Ltd. Group-III nitride semiconductor laser device, and method for fabricating group-III nitride semiconductor laser device
WO2011086756A1 (ja) * 2010-01-18 2011-07-21 住友電気工業株式会社 Ｉｉｉ族窒化物半導体レーザ素子、及びｉｉｉ族窒化物半導体レーザ素子を作製する方法
JP2011146653A (ja) * 2010-01-18 2011-07-28 Sumitomo Electric Ind Ltd Ｉｉｉ族窒化物半導体レーザ素子を作製する方法
JP2012059859A (ja) * 2010-09-08 2012-03-22 Disco Abrasive Syst Ltd 半導体デバイス
JP2012146840A (ja) * 2011-01-13 2012-08-02 Seiko Epson Corp シリコンデバイス、及びシリコンデバイスの製造方法
US9502603B2 (en) 2011-05-12 2016-11-22 Wavesquare Inc. Vertically structured group III nitride semiconductor LED chip and method for manufacturing the same
JP2011216914A (ja) * 2011-07-27 2011-10-27 Sumitomo Electric Ind Ltd Ｉｉｉ族窒化物半導体レーザ素子、及びｉｉｉ族窒化物半導体レーザ素子を作製する方法
JP2013207192A (ja) * 2012-03-29 2013-10-07 Dainippon Printing Co Ltd 半導体素子の製造方法
JP2013258286A (ja) * 2012-06-12 2013-12-26 Shindengen Electric Mfg Co Ltd 半導体ウェーハ、半導体装置の製造方法及び半導体装置
JP2016103564A (ja) * 2014-11-28 2016-06-02 シチズンファインデバイス株式会社 基板および基板の製造方法
JP2015097298A (ja) * 2015-02-13 2015-05-21 ビービーエスエイ リミテッドBBSA Limited Ｉｉｉ族窒化物半導体縦型構造ｌｅｄチップの製造方法
JP2017073424A (ja) * 2015-10-05 2017-04-13 日本特殊陶業株式会社 配線基板及びその製造方法
JP2017163063A (ja) * 2016-03-11 2017-09-14 三菱電機株式会社 半導体ウエハおよびその製造方法
WO2018020793A1 (ja) * 2016-07-26 2018-02-01 ソニーセミコンダクタソリューションズ株式会社 半導体発光素子および半導体発光素子の製造方法
JPWO2018020793A1 (ja) * 2016-07-26 2019-05-09 ソニーセミコンダクタソリューションズ株式会社 半導体発光素子および半導体発光素子の製造方法
US10418334B2 (en) * 2016-12-20 2019-09-17 Sandisk Semiconductor (Shanghai) Co. Ltd. Semiconductor device including corner recess
US20180174983A1 (en) * 2016-12-20 2018-06-21 Sandisk Semiconductor (Shanghai) Co., Ltd. Semiconductor device including corner recess
KR101925565B1 (ko) 2016-12-30 2018-12-06 (재)한국나노기술원 갈라짐 패턴을 이용한 에피층 분리 방법
WO2018124366A1 (ko) * 2016-12-30 2018-07-05 (재)한국나노기술원 갈라짐 패턴을 이용한 에피층 분리 방법
KR20180079600A (ko) * 2016-12-30 2018-07-11 (재)한국나노기술원 갈라짐 패턴을 이용한 에피층 분리 방법
JP2018109716A (ja) * 2017-01-05 2018-07-12 ソニーセミコンダクタソリューションズ株式会社 レンズモジュールおよびレンズモジュールの製造方法、撮像装置、並びに電子機器
JP2018182163A (ja) * 2017-04-18 2018-11-15 浜松ホトニクス株式会社 チップの製造方法、及び、シリコンチップ
WO2018193693A1 (ja) * 2017-04-18 2018-10-25 浜松ホトニクス株式会社 チップの製造方法、及び、シリコンチップ
US11367655B2 (en) 2017-04-18 2022-06-21 Hamamatsu Photonics K.K. Forming openings at intersection of cutting lines
JP2017157875A (ja) * 2017-06-20 2017-09-07 住友電工デバイス・イノベーション株式会社 半導体装置の製造方法
JP2019096656A (ja) * 2017-11-20 2019-06-20 株式会社沖データ 半導体素子、発光基板、光プリントヘッド、画像形成装置、及び半導体素子の製造方法
JP2019160887A (ja) * 2018-03-09 2019-09-19 株式会社ディスコ パッケージ基板の加工方法
JP7193920B2 (ja) 2018-03-09 2022-12-21 株式会社ディスコ パッケージ基板の加工方法

Also Published As

Publication number Publication date
TW200917354A (en) 2009-04-16
EP2051297A3 (en) 2011-01-26
US20090098712A1 (en) 2009-04-16
EP2051297A2 (en) 2009-04-22
KR20090038358A (ko) 2009-04-20

Similar Documents

Publication Publication Date Title
JP2009099681A (ja) 基板の個片化方法
US9735056B2 (en) Semiconductor piece manufacturing method and substrate dicing method for suppressing breakage
US20050282360A1 (en) Semiconductor wafer and manufacturing process for semiconductor device
JP2009088252A (ja) ウエハのダイシング方法および半導体チップ
JP2006286968A (ja) 半導体装置の製造方法
US9553022B1 (en) Method for use in manufacturing a semiconductor device die
US9754832B2 (en) Semiconductor wafer and method of producing the same
KR20200019929A (ko) 기판을 프로세싱하는 방법
CN107634032B (zh) 晶片及晶片制造方法
US8030180B2 (en) Method of manufacturing a semiconductor device
KR100789200B1 (ko) 반도체 칩 제조 방법 및 반도체 칩
KR100554994B1 (ko) 반도체 장치의 제조 방법
US9490103B2 (en) Separation of chips on a substrate
JP2006344816A (ja) 半導体チップの製造方法
US7358153B2 (en) Method for cutting junction board, and chip
KR101139964B1 (ko) 반도체 웨이퍼의 다이싱 방법
JP2005191551A (ja) 半導体チップ製造方法および半導体チップ
CN101203938B (zh) 管芯切割的化学方法
JP2013062372A (ja) デバイスウェハ及びデバイスウェハの切断方法
JP2004349550A (ja) 半導体デバイス及びその製造方法
JPH02305207A (ja) 弾性表面波素子の製造方法
KR20040080274A (ko) 건식 식각과 이면 연마를 이용한 웨이퍼 다이싱 방법
KR100857939B1 (ko) 레이저 다이오드 제조를 위한 웨이퍼 절단 방법 및 이를위한 웨이퍼 구조
JP2007135129A (ja) 圧電振動片の製造方法およびその製造方法により製造した圧電振動片
JPH05285937A (ja) 半導体基板の分割方法

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100805

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20100805

A761 Written withdrawal of application

Free format text: JAPANESE INTERMEDIATE CODE: A761

Effective date: 20101122