Nothing Special   »   [go: up one dir, main page]

JP2008511990A - Ｃｍｏｓデバイスのソースおよびドレインの寄生抵抗低減 - Google Patents

Ｃｍｏｓデバイスのソースおよびドレインの寄生抵抗低減 Download PDF

Info

Publication number
JP2008511990A
JP2008511990A JP2007529977A JP2007529977A JP2008511990A JP 2008511990 A JP2008511990 A JP 2008511990A JP 2007529977 A JP2007529977 A JP 2007529977A JP 2007529977 A JP2007529977 A JP 2007529977A JP 2008511990 A JP2008511990 A JP 2008511990A
Authority
JP
Japan
Prior art keywords
dopant
species
junction
substrate
plasma
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2007529977A
Other languages
English (en)
Inventor
エローヒン、ユリ
ジョン、ウキョ
ショイアー、ジャイ、ティー
ワルサー、スティーヴン、アール
Original Assignee
バリアン・セミコンダクター・エクイップメント・アソシエイツ・インコーポレイテッド
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by バリアン・セミコンダクター・エクイップメント・アソシエイツ・インコーポレイテッド filed Critical バリアン・セミコンダクター・エクイップメント・アソシエイツ・インコーポレイテッド
Publication of JP2008511990A publication Critical patent/JP2008511990A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/22—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities
    • H01L21/223—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities using diffusion into or out of a solid from or into a gaseous phase
    • H01L21/2236—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities using diffusion into or out of a solid from or into a gaseous phase from or into a plasma phase
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26506—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843—Source or drain regions of field-effect devices
    • H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66568—Lateral single gate silicon transistors
    • H01L29/66575—Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Plasma & Fusion (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Ceramic Engineering (AREA)
  • Toxicology (AREA)
  • Health & Medical Sciences (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Thin Film Transistor (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

ドープされた半導体基板を与えることと、ｐｎ接合部を画定するべく基板に第二ドーパントを導入することと、ｐｎ接合部に対応する容量を低減するべくｐｎ接合部付近の基板中に中性化種を導入することとを含む、半導体系デバイスを製造するための方法である。半導体系デバイスは、第一および第二ドーパントを有する半導体基板と、中性化種とを含む。第一および第二ドーパントはｐｎ接合部を画定し、中性化種は、ｐｎ接合部に対応する容量を低減するべくｐｎ接合部付近の第一ドーパントの一部を中性化する。
【選択図】図１

Description

本発明は、半導体系デバイスに関し、さらに詳しくは、寄生容量を低減する半導体系デバイスおよび製造方法に関する。
集積回路は、回路性能にとって有害な、固有の寄生要素を含むのが典型的である。例えば、バイポーラトランジスタおよび金属酸化物半導体（ＭＯＳ）トランジスタのｐｎ接合部は 逆バイアス条件にある場合容量を有し、このため寄生コンデンサとして作用しうる。他の例としては、相互接続ラインもコンデンサ電極として作用しうる。これによってもまた、寄生コンデンサが生じる。かかる容量要素は、望ましくない影響を与えることがあるため、「寄生」と呼ばれる。寄生容量要素は、例えば回路遅延を導入しうる。例えば、ロジック回路においては、被駆動側セルの寄生入力容量は、駆動側セルの負荷容量として作用しうるので、駆動セルの遅延時間に影響を与えうる。
相補型ＭＯＳ（ＣＭＯＳ）回路においては、ＭＯＳトランジスタのソースおよびドレインが、ソースと基板との間、およびドレインと基板との間に画定される逆バイアスｐｎ接合部に対応する容量を示す。かかるｐｎ接合部は、逆バイアスをかけられると、基板の下側部分からソースおよびドレインを隔離するのが典型的である。逆バイアス接合部の容量は、接合部の空乏幅によって部分的に決まる。
例えば、Ｎ型ＭＯＳトランジスタを形成するためには、ホウ素（Ｂ）のようなｐ型ドーパントでドープされたｐ型基板は、比較的多量にドープされたソースおよびドレインのｎ型領域を形成するべく、選択された領域にヒ素（Ａｓ）またはリン（Ｐ）のようなｎ型ドーパントが注入される。典型的には、ソースおよびドレイン領域において、注入されたｎ型ドーパント濃度は、基板のｐ型のドーピングよりも大きい。このため、ソースおよびドレイン領域は、必要なｎ型状態に変換される。したがって、ｎ型のソースおよびドレイン領域を下側の基板のｐ型部分から分離するｐｎ接合部は、寄生容量要素として作用しうる。ソースおよびドレインは、集積回路の全寄生容量のうち３０％以上を生じさせうる。この容量を低減することによって、動作速度向上および消費電力低減が得られる。
ソースおよびドレインの寄生容量を低減することを目的として、集積回路を、例えばシリコンオンインシュレータ（ＳＯＩ）ウェーハ上に製造することができる。残念ながら、ＳＯＩウェーハは従来型のシリコンウェーハよりも高価である。さらに、ＳＯＩウェーハを使用することにより、回路設計の変更が必要になり、浮遊ボディおよびヒステリシス効果のようなＳＯＩ特有の設計問題が生じ、ならびに、ＳＯＩウェーハにおける標準シリコンウェーハよりも大きな欠陥密度に関する問題が生じる可能性がある。これらは、デバイス製造の歩留まりを低減するのでデバイスのコストが上昇する。
本発明は、一部には、ｐｎ接合部に対応する空乏幅を増加させるべくドーパントの一部を局所的に中性化することによってｐｎ接合に対応する寄生容量を低減できるという認識に基づく。例えば、置換格子サイトに存在するドーパントのいくつかを不動態化することによって、および／または、種を不動態化しておよび／または種を変位して電気的に活性なドーパントのいくつかを各々置換格子サイトから変位させることによって、ドーパント部分を中性化することができる。例えば、水素は、基板のホウ素の一部をｐｎ接合部周辺において不動態化して、ｎ型のソースまたはドレイン領域と下側のｐ型基板領域との間のｐｎ接合部の空乏幅を延ばすことができる。さらに、例えば水素は、都合のよいことに、例えばプラズマ注入によってドーパントとともに共注入できる。
プラズマは、注入種および中性化種の両方を含む注入物質から形成することができる。あるいは、プラズマは、ドーパント種のような注入種を含む注入物質から、および、中性化種を含む中性化物質から、形成することもできる。すなわち、必要というわけではないが、ドーパント種および中性化種の注入を同時に行うことができる。
本発明のいくつかの実施例において、ドーパントガスおよびキャリアガスがプラズマに供給される。キャリアガスは、本来なら活性のドーパント原子を中性化することができる種を与えるように選択可能である。ドーパント原子は、例えば、中性化種との電子結合を形成してドーパント原子を不動態化することによって、および／または中性化種により格子間の格子サイトに変位されることによって、中性化される。ドーパント種および中性化種は、順次に注入するか、または同じプラズマから共注入することができる。すなわち、本発明は、例えばプラズマ注入に基づくシステムに適用することができる。本発明の特徴から恩恵が受けられるプラズマ注入システムは、例えばパルス状のまたは連続のプラズマを利用することができる。
したがって、第一の側面として、本発明は、半導体系デバイスを製造するための方法に関する。本方法は、半導体および第一ドーパントを含む基板を与えることと、基板に第二ドーパントを導入することと、基板に中性化種を導入することと、を含む。第一ドーパントと第二ドーパントとは、基板のｐｎ接合部を画定する。中性化種は、ｐｎ接合部付近の第一ドーパントの活性成分濃度を低減することによって、ｐｎ接合に対応する容量を低減させる。
中性化種のドーズ量は、第一ドーパントをそのすべてよりも少なく中性化するように選択することができる。例えば、ドーズ量は、第一ドーパントの活性成分濃度を約２０％から約９０％までの範囲で低減する程度の中性化種を与えるように選択することができる。例えば、接合部の空乏幅を増加させることによってｐｎ接合部の容量を低減することができる。例えば、第一ドーパントは、拡散によるおよび／または注入による成長中に半導体に導入することができる。
第二の側面として、本発明は、半導体系デバイスに関する。デバイスは基板を含む。基板は、半導体と、ｐｎ接合部を画定する第一および第二ドーパントと、中性化種と、を含む。中性化種は、第一ドーパント種の一部を局所的に中性化して、ｐｎ接合部に対応する容量を低減する。ｐｎ接合部は、トランジスタに対応できる。
添付の図面は、尺度どおりに描かれることを意図したものではない。図面において、様々な図に示す同一またはほぼ同一の要素の各々は、同じ参照番号で表す。明確性を目的としているため、すべての図面においてすべての要素が表示されるわけではない。
本発明は、その適用が、以下の記載中に示されるかまたは図面に示される要素の構成および配列の詳細に限定されるものではない。本発明は、その他の実施例が可能であり、かつ、様々な方法で実施または実行することができる。また、本明細書で使用される言葉遣いおよび用語は、説明を目的としたものであって、限定とみなされるべきではない。本明細書における「含む」、「有する」、「包含する」、「備える」または「伴う」の使用、およびそのバリエーションは、その後に挙げられる項目、その均等物および付加的項目を包み込むことを意図している。
用語「プラズマ」は、本明細書では広い意味で使用されるが、任意のまたはすべての電子、原子もしくは分子イオン、原子もしくは分子ラジカル種（すなわち活性中間体）、ならびに中性原子および分子を含むことができるガス状の相を言及する。典型的には、プラズマは、ほぼゼロの正味電荷を有する。プラズマは、例えば電離および／または解離事象によって一つ以上の物質から形成され、例えば誘導性および／または容量性接続を備える電源により引き続き励起される。
本明細書で使用される用語「プラズマ注入」は、従来のビーム注入装置の質量選択機能を用いることなくプラズマからの注入を利用する注入技術を言及する。典型的には、プラズマ注入装置は、同じチャンバ中の基板およびプラズマの両方を含む。したがって、プラズマは、基板付近に存在するかまたは基板を浸漬することができる。典型的には、プラズマからの様々なタイプの種が基板中に注入される。本明細書で使用されている用語「種」は、中性、電離または励起状態にありうる原子、分子またはそれらの集合を言及する。
図１は、本発明の原理に従う半導体系デバイスの製造方法１００の実施例に係るフローチャートである。基板が与えられ、この基板は、シリコンのような半導体と、ｐ型またはｎ型基板を与えるための第一ドーパントと、を含む。方法１００は、第一ドーパントと協働してｐｎ接合部を画定するべく基板内に第二ドーパントを導入すること（ステップ１１０）と、ｐｎ接合部に対応する容量を低減するべく基板内に中性化種を導入すること（ステップ１２０）と、を含む。デバイスは、例えば、ダイオードまたはトランジスタのような回路要素である。トランジスタは、例えば、ＭＯＳトランジスタまたはバイポーラトランジスタである。あるいは、デバイスは回路の一部または回路の全体である。
第二ドーパントの導入（ステップ１１０）により、第一および第二ドーパントのタイプに応じて、基板の一部がｐ型からｎ型へ、またはｎ型からｐ型へ変換される。したがって、ｐｎ接合部は、変換された領域とそれに隣接する基板との間に現れる。ｐｎ接合部は、例えばＭＯＳトランジスタのようなトランジスタの、例えばソースおよび／またはドレインに対応して用いられる。
基板は、例えばｐ型またはｎ型のシリコンウェーハであってよい。半導体製造業の当業者に周知のように、かかるウェーハは、例えばＢ、ＰまたはＡｓのようなドーパントを各々同時に組み込みながらシリコン結晶を成長させることによって製造することができる。すなわち、第一のドーパントは、例えば、ｐ型ウェーハに対してはＢであり、ｎ型ウェーハに対してはＰまたはＡｓである。次に、例えば、ｎ型ドーパントまたはｐ型ドーパントを所望の領域にそれぞれ導入する（ステップ１１０）ことによって、ソースおよびドレイン領域がウェーハに形成される。第二ドーパントは、例えば、プラズマ注入のような注入によって、または拡散によって、導入される（ステップ１１０）。
以下の説明において、所定のドーパントおよび所定の中性化種を例示的に言及する本発明の実施例は、こうした物質に対して限定することを意図したものではない。なお、本発明の原理は、広い範囲の注入物質および注入種に適用できる。したがって、簡潔のため、記載の本発明の実施例のいくつかにおいては、トランジスタ用のソースおよびドレイン領域を生成するべくヒ素が導入されるホウ素ドープ基板が言及される。もっとも、本発明の原理は、接合部の容量を低減するべくその他の物質およびデバイス構造に適用することができる。
第二ドーパントとしてのヒ素は、例えば、ヒ素を基板表面を介して拡散または注入させることによって基板に導入される（ステップ１１０）。半導体製造業の当業者にはわかるように、ホウ素ドーパントが実質的に均一に分布するシリコン基板を用いることによって、ＭＯＳトランジスタの製造を開始することができる。次に、ＭＯＳトランジスタのソースおよびドレインは、比較的高濃度のヒ素を基板領域内に導入することによって形成される。ソースおよびドレイン領域のヒ素は、その領域のホウ素よりも高濃度なので、ソースおよびドレイン領域は、ｐ型物質からｎ型物質に変換される。
さらに、ｐ型ＭＯＳトランジスタは、例えば、ｎ型ドーパントの井戸をｐ型基板に最初に形成することによって、同じ（ｐ型）基板に形成される。次に、ソースおよびドレイン領域は、ｐ型のソースおよびドレイン領域をｎ型井戸内に画定するべくｐ型ドーパントを導入することによって、井戸に形成される。すなわち、本発明の原理が適用されて、例えば、井戸に形成されるトランジスタは改善されると同時に、製造時に必要なドーピングのステップ数が少なくなる。
中性化種が導入されて、ｐｎ接合部の空乏幅が低減されることによりｐｎ接合部の容量が低減される（ステップ１２０）。ｐｎ接合部の容量が逆バイアス接合部の空乏幅によって部分的に決まることは、半導体デバイス技術の当業者に理解されているとおりである。さらに、空乏幅は、ｐｎ接合部を画定するドーパントの濃度によっても部分的に決まる。
中性化種は、不動態化種および／または変位種である。中性化種は、ｐｎ接合部周辺の活性ドーパント濃度を低減することによって空乏幅を小さくするように選択される。例えば、水素（Ｈ）は、ドーパント原子と電子的に結合してそれを不活性にするための不動態化種として用いられる（本明細書において用語「水素」は重水素のような水素の同位体を含む）。ｐｎ接合部周辺の中性化種濃度は、ドーパントの所望部分を不活性にするように選択される。
一般に、所定のバイアス条件に対する空乏幅は、低濃度のドーパントに対しては大きい。半導体デバイス技術の当業者によって理解されているとおり、活性ドーパントの正味濃度は、空乏幅に対して支配的な影響を与える。具体的には、低い濃度レベルにおいて、ｐｎ接合部にわたる所定のバイアス電圧降下に適合するべく大きな空乏幅が形成される。
多量にドープされたソースまたはドレインを有する典型的なＭＯＳトランジスタにおいては、ほとんどの空乏幅は、ｐｎ接合部のより少なくドープされた側に現れる。かかる場合、ｐｎ接合部の基板側のドーパント濃度は、空乏幅の範囲をほぼ決定する。基板においては、例えば、ホウ素の一部を不動態化することによって空乏幅が増大し、これによって容量が低減される。
したがって、本発明の原理に係る一例において、方法１００がｐ型ホウ素ドープシリコンウェーハに適用される。ソースおよびドレイン領域は、比較的高濃度でヒ素を注入することによって、所望の領域になり、その後ドーパントの少なくともいくつかを活性化するためにアニーリングされる。水素が注入されて、ｐｎ接合部に隣接した基板のホウ素の一部が中性化される。これによって、ソースおよびドレイン領域周辺のｐ型基板部分の正味の活性ドーパント濃度が低減される。すなわち、所定電圧条件における空乏幅は、例えば不動態化水素の導入なしで得られるであろうそれよりも大きくなり、容量も低減される。以下により詳しく記載されるように、水素は、ヒ素注入の前、間および／または後に注入される。
さらに一般には、本発明の詳細によれば、基板はドープされたシリコン層を含む。例えば、基板は、半導体製造業の当業者にとっては周知のように、リンまたはホウ素のようなドーパントの組み込みによってｎ型またはｐ型にされたｎ型またはｐ型シリコンウェーハである。基板は、例えばシリコンウェーハである。これはまた、半導体製造業の当業者にとっては周知のように、埋め込み絶縁体層を、例えばシリコンオンインシュレータ（ＳＯＩ）ウェーハの態様で組み込む。中性化種は、ドーパント原子の不動態化および／または変位に寄与可能な水素またはその他の物質である。
一般に、ｐｎ接合部付近の第一ドーパントの一部を中性化する方が、低濃度の第一ドーパントを有する基板を単に与えるだけよりは好ましい。後者の場合、例えば、ＭＯＳトランジスタのチャネル領域に隣接する基板もまた、低濃度の第一ドーパントを有する。かかるトランジスタにおいては、例えばパンチスルー破損が生じる。このため、本発明の原理によれば、第一ドーパントの活性成分濃度は、ｐｎ接合部周辺では低い一方で、デバイスのその他の部分周辺では高濃度レベルに維持される。
第二ドーパントは、例えば拡散または注入によって導入される（ステップ１１０）。注入は、例えばビーム注入またはプラズマ注入によって行われる。方法１００は、中性化物質およびドーパント物質からプラズマを形成すること（ステップ１１１）をさらに含む。プラズマ注入は、例えば、ドーパント種および中性化種を同時に注入するために用いられる。第二ドーパントは、例えばマスクの使用によって、または、例えば自己整合プロセスによって、ｐｎ接合部周辺に選択的に導入される。第二ドーパントは一つ以上のドーパント種を含む。
第二ドーパントは、ドーパント種を含む一つ以上のドーパント物質によって与えられる（ステップ１１２）。いくつかの所定のドーパント物質は、例えば、ＡｓＨ３、ＰＨ３、ＢＦ３、ＡｓＦ５、ＰＦ３、Ｂ５Ｈ９およびＢ２Ｈ６を含む。中性化種は、一つ以上の中性化物質によって与えられる一つ以上の種を含む。中性化物質は、例えば、注入システムのキャリアガスによって与えられる（ステップ１２２）。さらに一般には、中性化種を与えるが否かにかかわらず、キャリアガスが利用される。いくつかのキャリアガスは、Ｈｅ、Ｎｅ、Ａｒ、ＫｒおよびＸｅを含む。
あるいは、いくつかの実施例において、物質は第二ドーパント種および中性化種の両方を与える（ステップ１３２）。例えば、中性化種は、ドーピング物質によって与えられる。例えば、水素が中性化種として望ましい場合、いくつかの潜在的なドーピング物質は、ＡｓＨ３、ＰＨ３、Ｂ５Ｈ９、Ｂ２Ｈ６およびその他の水素含有物質を含む。したがって、プラズマは、ドーパントおよび中性化種の両方を与えるように一つの物質から形成できる。さらに、ドーピングおよび中性化種は、例えばプラズマ注入によって共注入できる。
注入が用いられる場合、第二ドーパントおよび中性化種は、任意のタイプの注入システムによって導入される（ステップ１１０、１２０）。所定のシステムには、ＤＣ、ＲＦおよびマイクロ波電源に基づくシステムが含まれる。電力は、例えば容量性接続、誘導性接続または導波路によって、注入システムのプラズマに供給される。複数の注入ステップが用いられて導入されるのは、第二ドーパント（ステップ１１０）および／または不動態化種（ステップ１２０）である。
イオン注入装置には、例えば、ガスまたは固体の物質を井戸画定イオンビームに変換するイオン源が含まれる。イオン注入装置は、イオンビームを質量分析して、所望の種を選択し、かつ、基板のターゲット領域に所望の種のビームを加速誘導することができる。ビームは、例えばビーム走査および／またはターゲット移動により、ターゲット領域にわたって分配される。したがって、ビーム注入装置は、ドーパント種、ドーパントイオン注入エネルギーおよびドーパント位置を正確に制御できる。
ビーム注入の一つの代替として、プラズマ注入を、例えばその潜在的な低コスト、および低エネルギーでの高スループットを発揮すべく用いることができる。所定のプラズマ注入技術には、例えば、プラズマ浸漬イオン注入（ＰＩＩＩ）が含まれる。プラズマ注入は、例えば、連続的または断続的なプラズマを利用することができる。これは、連続的または断続的な注入に用いることができる。断続的なプラズマを利用する所定のプラズマドーピングシステムの一つのタイプでは、半導体ウェーハが、プラズマドーピングチャンバ内に置かれてカソードとして機能する導体プラテン上に配置される。所望の物質を含む電離可能ガスがチャンバに導入され、プラテンとアノードとの間に電圧パルスが印加されて、ウェーハ周辺にプラズマシースを有するグロー放電プラズマが形成される。印加電圧パルスは、例えば、イオンをプラズマ内に発生させる。このイオンは、プラズマシースを横切ってウェーハ内に注入される。注入深さは、ウェーハとアノードとの間に印加される電圧に関係する。
プラズマ注入技術は、ドーパント種以外の注入種に対しても能力を発揮するように利用できる。例えば、広範な中間体、活性中間体および様々なイオンが基板内に注入可能である。
注入のパラメータは、被注入種の位置および濃度レベルを制御するべく選択できる。例えば、ｐｎ接合部の活性ドーパント濃度レベルに対する所望の効果は、一部には、所定のドーズ量および注入エネルギーを選択することによって達成される。例えば、注入エネルギーは、ｐｎ接合部付近の下側にある基板内に注入部を配置させるように選択される。ドーズ量は、接合部に隣接する下側基板内の第一ドーパントの大部分ではあるがすべてではない量を中性化させるだけの不動態化種の量を与えるように選択される。
例えば、ｐｎ接合部の深さ（基板の下）は、例えば約１０ｎｍから約１００ｎｍまでのところに配置される。これは、例えば約５ｎｍから約７０ｎｍまでの注入深さ範囲にある第二ドーパントから部分的に始まっている。中性化種は、例えば約２０ｎｍから約２００ｎｍまでの深さに注入される。いくつかの実施例では、好ましい深さは、ｐｎ接合部深さのターゲット値の約２倍から約５倍までである。水素の注入エネルギーは、例えば約５００ｅＶから約１０ｋｅＶまでの範囲である。水素のドーズ量は、約２ｘ１０１８ｃｍ−３の第一ドーパント濃度に対して、例えば約１０１４ｃｍ−２から約５ｘ１０１５ｃｍ−２である。いくつかの実施例において、水素のような中性化種のドーズ量は、第一ドーパントの濃度に比例する。
中性化種の導入後（ステップ１２０）、基板は、中性化種がドーパント原子に向かって移動してそれと相互作用できるように、例えば中性化種が注入によって導入される際にアニーリングする必要がある。例えば、アニーリングによって、水素原子はホウ素原子に向かって拡散してそれと結合し、ホウ素原子は不動態化される。すなわち、不動態化種は、ドーパント種原子の一部の自由結合を飽和させて、その飽和原子が半導体物質に自由キャリアを与えることを防止する。対照的に、変位種は、例えばイオン注入時のドーパント原子との衝突によって、または、注入後のアニーリング時の置換サイトからドーパント原子を「押し出す」ことによって、ドーパント原子を活性置換格子サイトから変位させる。
第二ドーパントおよび／または中性化種は、プラズマ注入によって導入される（ステップ１１０、１２０）。プラズマ注入技術の使用は、例えば浅いデバイス接合部を製造する際に役立つ。プラズマ注入によって、典型的なイオンビーム注入装置よりも低いエネルギーでドーズ速度を改善することができる。例えば、（例えばサブ９０ｎｍデバイスの浅い接合部形成に典型的に必要とされる）１０ｋｅＶよりも低いエネルギーにおいて、プラズマ注入は、第二ドーパントの導入（ステップ１１０）に対するスループットを改善することができる。
上述のように、プラズマ注入は、ドーパントおよび中性化種を同時に注入できる。ドーパントおよび中性化種は、一つの注入物質によって与えることができる。例えば、プラズマは、ＡｓＨ３から形成することができる。プラズマは、非励起ＡｓＨ３ならびにその他の分子および原子以外にも、例えば、ＡｓＨ３、ＡｓＨ２、ＡｓＨ、ＡｓおよびＨのラジカル、ＡｓＨ２、ＡｓＨ、ＡｓおよびＨの陽イオン、ならびに電子を含む。ヒ素および水素は、プラズマから共注入される。さらに、共注入されたヒ素および水素の少なくともいくつかは、例えばＡｓＨ２のプラズマによって与えられる一つの種に含まれる。すなわち、例えば電離分子のような注入種には、第二ドーパントおよび中性化種の両方が含まれる。あるいは、注入種またはドーパント種は、例えば、基板内の第一ドーパント種の一部を変位させ、かつ、基板内に第二ドーパントを与えることによって、中性化種としても作用する。
ＡｓＨ３がＡｓおよびＨの共注入のための注入物質として使用される場合、本発明のいくつかの実施例においては、注入パラメータは、Ａｓドーズ量の約５％からＡｓドーズ量にほぼ等しい量までの範囲のＨドーズ量を与えるように選択される。Ａｓドーズ量は、約１０１４ｃｍ−２から約１０１６ｃｍ−２までとなるように選択される。
ＭＯＳトランジスタの場合、トランジスタのソースおよびドレインの領域を画定することに関する工程ステップのほとんどまたはすべての後に中性化種が導入される（ステップ１２０）。すなわち、第二ドーパントおよび中性化種を、第一ドーパントの所望部分が中性化された後に可能な限りそのままにしておくことが好ましい。あるいは、Ｈのような付加的な中性化種が、第二ドーパントの注入前または後に注入される。付加的な中性化種は、第二ドーパントを注入するために使用される引き出し電圧レベルの、例えば約０．２から約２倍の範囲から選択される引き出し電圧によって注入される。
中性化種のドーズ量は、ｐｎ接合部の下側の基板に存在する第一ドーパントの、例えば約２０％から約９０％までを中性化するように選択される。上述のように、有効なドーズ量は十分な中性化種を与える。これにより、接合部容量に著しい影響を与える程度までドーパントが中性化されるが、その影響はパンチスルーおよびリークのような問題を発生させるほど大きくはない。ドーズ量を適切に選択することによって、容量は、例えば約５０％から約７０％以上まで低減することができる。
図２Ａは、例えば方法１００によって製造することが可能な半導体系デバイス２００の、一部の実施例の断面図である。デバイス２００は基板２１０を含む。基板２１０は、半導体と、半導体内にｐｎ接合部Ｊを画定する第一および第二ドーパントと、ｐｎ接合部付近の第一ドーパントの一部を中性化してｐｎ接合部に対応する容量を低減するべくｐｎ接合部に局在する中性化種と、を含む。逆バイアスがｐｎ接合部に印加されると、破線で示すように、ｐｎ接合部は空乏幅Ｗに対応する。
図２Ｂは、例えば方法１００によって製造することが可能なトランジスタ２００ａの実施例の断面図である。トランジスタ２００ａは、第一ドーパントを有するシリコン系基板２１０ａと、第二ドーパントによって画定されるソース領域２３０およびドレイン領域２４０と、ソース領域２３０に接触するソース接触部２３１と、ドレイン領域２４０に接触するドレイン接触部２４１と、基板２１０ａに隣接するゲート接触部２２０と、ゲート接触部２２０と基板２１０ａとの間のゲート誘電体層２２５と、を含む。基板２１０ａはまた、ソースおよびドレイン領域２３０、２４０周辺に中性化種を含む。これは、ソースおよびドレイン領域２３０、２４０に対応するｐｎ接合部の空乏幅を増加させる。半導体デバイス製造業の当業者であればわかるように、中性化種は、ソースおよびドレイン領域２３０、２４０に局在して、ソースおよびドレイン領域２３０、２４０に自己整合することができる。
ソースおよびドレイン接触部２３１、２４１はシリサイドを含む。ゲート接触部２２０は、例えば、ドープされた導体多結晶シリコン下部とシリサイド上部とを含む。あるいは、ゲート接触部２２０は、多量にドープされた半導体；例えばチタン（Ｔｉ）、タングステン（Ｗ）、モリブデン（Ｍｏ）、タンタル（Ｔａ）またはイリジウム（Ｉｒ）のような金属；または例えばチタン窒化物（ＴｉＮ）、チタンシリコン窒化物（ＴｉＳｉＮ）、タングステン窒化物（ＷＮ）、タンタル窒化物（ＴａＮ）、タンタルシリサイド（ＴａＳｉ）、ニッケルシリサイド（ＮｉＳｉ）もしくはイリジウム酸化物（ＩｒＯ２）のような、所定の仕事関数を与える金属化合物、のような他の導体物質から形成されてもよい。
基板の一部はエピタキシャル成長によるものであり、Ｂのような第一ドーパント種は、エピタキシャル層が成長するにつれてその中に組み込まれる。ソースおよびドレイン接触部２３１、２４１は、例えば金属層を付着させてその金属層を基板２１０ａと反応させることによって形成される。
誘電体層２２５は、例えば熱酸化または付着技術のような、業界において従来的な様々な方法によって形成される。ゲート誘電体２２５は、例えば１．０から１０．０ｎｍの厚さの二酸化シリコン層である。あるいは、誘電体２２５は、シリコン酸窒化物、シリコン窒化物、複数のシリコン窒化物およびシリコン酸化物層、または高ｋ誘電体である。例えば薄い有効ゲート酸化物厚さが所望される場合には、２．０ｎｍ以下の厚さのＳｉＯ２層と等価の別の誘電体材料が使用されてもよい。
本発明の原理によれば、トランジスタ２００ａは、ＮＭＯＳまたはＰＭＯＳ要素として実装できる。トランジスタ２００ａは、例えば、ソース、ドレインおよびチャネル層領域が異なるドーピングタイプおよびレベルにあるものも含む。
本発明の少なくとも一実施例のいくつかの側面を以上に述べたが、当業者にとっては様々な変更、修正および改善が容易に思いつくことを理解されたい。かかる変更、修正および改善は本開示の一部であり、本発明の趣旨および範囲内にあるものとされる。したがって、前述の説明および図面は例示に過ぎない。
本発明の原理による半導体系デバイスの製造方法の実施例に係るフローチャートである。 本発明の原理による半導体系ｐｎ接合部の実施例に係る断面図である。 本発明の原理による半導体系デバイスの実施例に係る断面図である。

Claims (26)

  1. 半導体および第一ドーパントを含む基板を与えることと、
    前記基板に第二ドーパントを導入することであって、前記第一および第二ドーパントが前記基板にｐｎ接合部を画定することと、
    前記ｐｎ接合部周辺の第一ドーパントの電気的活性部分を低減することによって前記ｐｎ接合部に対応する容量を低減するべく前記基板に中性化種を導入することと、
    を含む、半導体系デバイスを製造するための方法。
  2. 前記中性化種は、前記ｐｎ接合部周辺の前記第一ドーパントの一部を不動態化する不動態化種を含む、請求項１に記載の方法。
  3. 前記中性化種は、前記ｐｎ接合部周辺の置換格子位置から前記第一ドーパントの一部を変位させる変位種を含む、請求項１に記載の方法。
  4. 前記ｐｎ接合部はＭＯＳトランジスタのソースに対応し、第一および第二ドーパントは、前記ＭＯＳトランジスのドレインに対応する第二ｐｎ接合部を画定する、請求項１に記載の方法。
  5. 前記中性化種を導入することは、逆バイアス状態時に前記ｐｎ接合部に対応する空乏幅を増加させることによって前記容量を低減させることを含む、請求項１に記載の方法。
  6. 前記第二ドーパントを導入することと、前記中性化種を導入することとは、実質的に同時に行われる、請求項１に記載の方法。
  7. 前記中性化種から、および前記第二ドーパントを含む少なくとも一つの化合物から、プラズマを形成することをさらに含み、
    前記第二ドーパントを導入することは、前記第二ドーパントを前記プラズマから注入するプラズマ注入を含み、
    前記中性化種を導入することは、前記中性化種を前記プラズマから注入するプラズマ注入を含む、請求項６に記載の方法。
  8. 前記少なくとも一つの化合物は、ＡｓＨ３、ＰＨ３およびＢ２Ｈ６のグループから選択される少なくとも一つの化合物を含む、請求項７に記載の方法。
  9. 前記不動態化種は水素を含む、請求項１に記載の方法。
  10. 前記第一ドーパントはＢであり、前記第二ドーパントは、Ｐ、ＡｓおよびＳｂからなるグループから選択される、請求項１に記載の方法。
  11. 前記第二ドーパントはＢであり、前記第一ドーパントは、Ｐ、ＡｓおよびＳｂからなるグループから選択される、請求項１に記載の方法。
  12. 前記第二ドーパントを導入することは、グロー放電プラズマおよびＲＦプラズマからなるグループから選択されるタイプのプラズマから前記第二ドーパントを注入することを含む、請求項１に記載の方法。
  13. 前記中性化種を含むキャリアガスから部分的に前記プラズマを形成することをさらに含む、請求項１２に記載の方法。
  14. 前記中性化種は、Ｈｅ、Ｎｅ、Ａｒ、ＫｒおよびＸｅを含むガスのグループから選択される不活性ガスを含む、請求項１３に記載の方法。
  15. 前記プラズマを形成することは、前記キャリアガスとドーパントガスとの混合物から前記プラズマを形成することを含み、
    前記中性化種は、前記ガス混合物の０％から９０％までの範囲にある、請求項１３に記載の方法。
  16. 前記中性化種を導入することは、前記第一ドーパントをそのすべてよりも少なく中性化する程度の前記中性化種のドーズ量を選択することを含む、請求項１に記載の方法。
  17. 前記中性化種のドーズ量は、前記第二ドーパントのドーズ量の約０．２倍から約２倍までの範囲にある、請求項１６に記載の方法。
  18. 前記中性化種を導入することは、第一ドーパントの前記活性部分を約２０％から約９０％までの範囲で低減することを含む、請求項１６に記載の方法。
  19. 前記中性化種を導入することは、前記第一ドーパントの前記活性部分を、パンチスルーを有効に防止するのに少なくとも十二分なレベルまで低減することを含む、請求項１に記載の方法。
  20. 前記第二ドーパントを導入することは、前記第一ドーパントのピーク濃度よりも大きな前記第二ドーパントのピーク濃度を与えることを含む、請求項１に記載の方法。
  21. 前記中性化種を導入することは、前記中性化種が前記ｐｎ接合部の第一ドーパント側に対応するように注入深さを選択することを含む、請求項１に記載の方法。
  22. 前記基板を与えることは、前記基板の前記第一ドーパントを前記基板の成長中および前記基板の成長後の一つに導入することを含む、請求項１に記載の方法。
  23. 請求項１に記載の方法によって製造される半導体系デバイス。
  24. 半導体を含む基板と、
    ｐｎ接合部を画定する第一および第二ドーパントと、
    前記ｐｎ接合部周辺の第一ドーパント種の一部を中性化して前記ｐｎ接合部に対応する容量を低減する中性化種と、
    を含む半導体系デバイス。
  25. 前記ｐｎ接合部はトランジスタのソースに対応する、請求項２４に記載のデバイス。
  26. 前記第一および第二ドーパントは、トランジスタのドレインに対応する第二ｐｎ接合部を画定する、請求項２５に記載のデバイス。
JP2007529977A 2004-08-27 2005-08-18 Ｃｍｏｓデバイスのソースおよびドレインの寄生抵抗低減 Pending JP2008511990A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US10/928,555 US20060043531A1 (en) 2004-08-27 2004-08-27 Reduction of source and drain parasitic capacitance in CMOS devices
PCT/US2005/029454 WO2006026180A2 (en) 2004-08-27 2005-08-18 Reduction of source and drain parasitic capacitance in cmos devices

Publications (1)

Publication Number Publication Date
JP2008511990A true JP2008511990A (ja) 2008-04-17

Family

ID=35457602

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007529977A Pending JP2008511990A (ja) 2004-08-27 2005-08-18 Ｃｍｏｓデバイスのソースおよびドレインの寄生抵抗低減

Country Status (6)

Country Link
US (1) US20060043531A1 (ja)
JP (1) JP2008511990A (ja)
KR (1) KR20070055569A (ja)
CN (1) CN101031999A (ja)
TW (1) TW200616155A (ja)
WO (1) WO2006026180A2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015516115A (ja) * 2012-05-11 2015-06-04 アポロン、ソーラーＡｐｏｌｌｏｎｓｏｌａｒ Ｎ型ドープしたシリコンを含む太陽電池

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2881875B1 (fr) * 2005-02-09 2007-04-13 St Microelectronics Sa Procede de formation de transistors mos
KR100746622B1 (ko) * 2006-06-29 2007-08-08 주식회사 하이닉스반도체 모스 트랜지스터 제조방법
US20080128821A1 (en) * 2006-12-04 2008-06-05 Texas Instruments Incorporated Semiconductor Device Manufactured Using Passivation of Crystal Domain Interfaces in Hybrid Orientation Technology
CN101577230B (zh) * 2008-05-05 2011-10-05 中芯国际集成电路制造(北京)有限公司 半导体器件的制造方法
WO2017216107A1 (en) * 2016-06-13 2017-12-21 Koninklijke Philips N.V. Electroactive polymer actuator device and driving method

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4764394A (en) * 1987-01-20 1988-08-16 Wisconsin Alumni Research Foundation Method and apparatus for plasma source ion implantation
US5572038A (en) * 1993-05-07 1996-11-05 Varian Associates, Inc. Charge monitor for high potential pulse current dose measurement apparatus and method
US5354381A (en) * 1993-05-07 1994-10-11 Varian Associates, Inc. Plasma immersion ion implantation (PI3) apparatus
US5711812A (en) * 1995-06-06 1998-01-27 Varian Associates, Inc. Apparatus for obtaining dose uniformity in plasma doping (PLAD) ion implantation processes
US5654043A (en) * 1996-10-10 1997-08-05 Eaton Corporation Pulsed plate plasma implantation system and method
US5911832A (en) * 1996-10-10 1999-06-15 Eaton Corporation Plasma immersion implantation with pulsed anode
JP3161379B2 (ja) * 1997-09-03 2001-04-25 日本電気株式会社 半導体装置及び半導体装置の製造方法
US6020592A (en) * 1998-08-03 2000-02-01 Varian Semiconductor Equipment Associates, Inc. Dose monitor for plasma doping system
US6300643B1 (en) * 1998-08-03 2001-10-09 Varian Semiconductor Equipment Associates, Inc. Dose monitor for plasma doping system
US6050218A (en) * 1998-09-28 2000-04-18 Eaton Corporation Dosimetry cup charge collection in plasma immersion ion implantation
US6182604B1 (en) * 1999-10-27 2001-02-06 Varian Semiconductor Equipment Associates, Inc. Hollow cathode for plasma doping system
US6335536B1 (en) * 1999-10-27 2002-01-01 Varian Semiconductor Equipment Associates, Inc. Method and apparatus for low voltage plasma doping using dual pulses
US6403453B1 (en) * 2000-07-27 2002-06-11 Sharp Laboratories Of America, Inc. Dose control technique for plasma doping in ultra-shallow junction formations
US6475885B1 (en) * 2001-06-29 2002-11-05 Advanced Micro Devices, Inc. Source/drain formation with sub-amorphizing implantation

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015516115A (ja) * 2012-05-11 2015-06-04 アポロン、ソーラーＡｐｏｌｌｏｎｓｏｌａｒ Ｎ型ドープしたシリコンを含む太陽電池

Also Published As

Publication number Publication date
CN101031999A (zh) 2007-09-05
TW200616155A (en) 2006-05-16
WO2006026180A3 (en) 2006-08-03
KR20070055569A (ko) 2007-05-30
WO2006026180A2 (en) 2006-03-09
US20060043531A1 (en) 2006-03-02

Similar Documents

Publication Publication Date Title
US7947562B2 (en) Noise reduction in semiconductor device using counter-doping
US8053340B2 (en) Method for fabricating semiconductor devices with reduced junction diffusion
US6221724B1 (en) Method of fabricating an integrated circuit having punch-through suppression
US6184112B1 (en) Method of forming a MOSFET transistor with a shallow abrupt retrograde dopant profile
US6013332A (en) Boron doping by decaborane
CN106062960B (zh) 半导体装置及半导体装置的制造方法
US6596605B2 (en) Method of forming germanium doped polycrystalline silicon gate of MOS transistor and method of forming CMOS transistor device using the same
US5976956A (en) Method of controlling dopant concentrations using transient-enhanced diffusion prior to gate formation in a device
KR100768500B1 (ko) 반도체 디바이스의 통합부로서 반도체 기판에 초박막접합을 형성하는 방법
KR101752535B1 (ko) 이온 주입을 이용하여 에칭 변동을 감소시키는 방법
EP1068637A1 (en) Reduced channel length lightly doped drain transistor using a sub-amorphous large tilt angle implant to provide enhanced lateral diffusion
US8318571B2 (en) Method for forming P-type lightly doped drain region using germanium pre-amorphous treatment
CN111211122B (zh) 半导体器件的制作方法与半导体器件
US20060194446A1 (en) Plasma nitridization for adjusting transistor threshold voltage
US8653604B1 (en) Multiple transistor types formed in a common epitaxial layer by differential out-diffusion from a doped underlayer
US7378335B2 (en) Plasma implantation of deuterium for passivation of semiconductor-device interfaces
US7632732B2 (en) Method of manufacturing MOS transistor
US5874343A (en) CMOS integrated circuit and method for forming source/drain areas prior to forming lightly doped drains to optimize the thermal diffusivity thereof
JP2008511990A (ja) Ｃｍｏｓデバイスのソースおよびドレインの寄生抵抗低減
US20060205192A1 (en) Shallow-junction fabrication in semiconductor devices via plasma implantation and deposition
US20080242066A1 (en) Method Of Manufacturing Semiconductor
US9219013B2 (en) Technique for manufacturing semiconductor devices comprising transistors with different threshold voltages
CN108807533B (zh) 半导体装置及其形成方法
US20030003620A1 (en) Semiconductor device and manufacturing method of the same
WO2013084035A1 (en) Semiconductor on insulator structure with improved electrical characteristics