JP2008270527A - 電力用半導体モジュール - Google Patents
電力用半導体モジュール Download PDFInfo
- Publication number
- JP2008270527A JP2008270527A JP2007111578A JP2007111578A JP2008270527A JP 2008270527 A JP2008270527 A JP 2008270527A JP 2007111578 A JP2007111578 A JP 2007111578A JP 2007111578 A JP2007111578 A JP 2007111578A JP 2008270527 A JP2008270527 A JP 2008270527A
- Authority
- JP
- Japan
- Prior art keywords
- plate
- electrode
- circuit
- gate electrode
- chip
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 47
- 229910052751 metal Inorganic materials 0.000 claims description 42
- 239000002184 metal Substances 0.000 claims description 42
- 125000006850 spacer group Chemical group 0.000 claims description 27
- 239000011810 insulating material Substances 0.000 claims description 21
- 239000000758 substrate Substances 0.000 claims description 17
- 239000011347 resin Substances 0.000 claims description 10
- 229920005989 resin Polymers 0.000 claims description 10
- 239000000919 ceramic Substances 0.000 claims description 7
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 3
- PNEYBMLMFCGWSK-UHFFFAOYSA-N aluminium oxide Inorganic materials [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 claims description 3
- PMHQVHHXPFUNSP-UHFFFAOYSA-M copper(1+);methylsulfanylmethane;bromide Chemical compound Br[Cu].CSC PMHQVHHXPFUNSP-UHFFFAOYSA-M 0.000 claims description 3
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 3
- 239000000843 powder Substances 0.000 claims description 2
- 238000007789 sealing Methods 0.000 description 9
- 238000004519 manufacturing process Methods 0.000 description 7
- 238000000034 method Methods 0.000 description 7
- 229910052782 aluminium Inorganic materials 0.000 description 6
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 6
- 238000010586 diagram Methods 0.000 description 6
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 4
- 239000000853 adhesive Substances 0.000 description 4
- 230000001070 adhesive effect Effects 0.000 description 4
- 229910052802 copper Inorganic materials 0.000 description 4
- 239000010949 copper Substances 0.000 description 4
- 238000005530 etching Methods 0.000 description 4
- 229910000679 solder Inorganic materials 0.000 description 4
- 229910000881 Cu alloy Inorganic materials 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 238000005520 cutting process Methods 0.000 description 2
- 230000017525 heat dissipation Effects 0.000 description 2
- 229920001296 polysiloxane Polymers 0.000 description 2
- 239000004593 Epoxy Substances 0.000 description 1
- -1 and the like Inorganic materials 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 238000005304 joining Methods 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
- H01L2224/838—Bonding techniques
- H01L2224/83801—Soldering or alloying
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
- H01L2224/838—Bonding techniques
- H01L2224/8385—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/84—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a strap connector
- H01L2224/848—Bonding techniques
- H01L2224/84801—Soldering or alloying
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/84—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a strap connector
- H01L2224/848—Bonding techniques
- H01L2224/8485—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1305—Bipolar Junction Transistor [BJT]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1305—Bipolar Junction Transistor [BJT]
- H01L2924/13055—Insulated gate bipolar transistor [IGBT]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/14—Integrated circuits
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Inverter Devices (AREA)
Abstract
【課題】配線インダクタンスを低減できるとともに、ワイヤーボンドを用いない生産性に優れた電力用半導体モジュールを提供する。
【解決手段】負極と第１ゲートと正極と出力と第２ゲートとの各電極を、所定の間隔をあけて一列に設け、正極電極に第１ＩＧＢＴチップと第１ダイオードチップとを設け、出力電極に第２ＩＧＢＴチップと第２ダイオードチップとを設け、板状出力電極回路で第１ＩＧＢＴチップと第１ダイオードチップと出力電極とを接続し、第１板状ゲート電極回路で第１ＩＧＢＴチップと第１ゲート電極とを接続し、第２板状ゲート電極回路で第２ＩＧＢＴチップと第２ゲート電極とを接続し、板状出力電極回路と各板状ゲート電極回路とに第１面を接触させて絶縁シートを設け、絶縁シートの第１面と対向する第２面に接して設けられた板状負極電極回路で第２ＩＧＢＴチップと第２ダイオードチップと負極電極とを接続する。
【選択図】図１
【解決手段】負極と第１ゲートと正極と出力と第２ゲートとの各電極を、所定の間隔をあけて一列に設け、正極電極に第１ＩＧＢＴチップと第１ダイオードチップとを設け、出力電極に第２ＩＧＢＴチップと第２ダイオードチップとを設け、板状出力電極回路で第１ＩＧＢＴチップと第１ダイオードチップと出力電極とを接続し、第１板状ゲート電極回路で第１ＩＧＢＴチップと第１ゲート電極とを接続し、第２板状ゲート電極回路で第２ＩＧＢＴチップと第２ゲート電極とを接続し、板状出力電極回路と各板状ゲート電極回路とに第１面を接触させて絶縁シートを設け、絶縁シートの第１面と対向する第２面に接して設けられた板状負極電極回路で第２ＩＧＢＴチップと第２ダイオードチップと負極電極とを接続する。
【選択図】図１
Description
本発明は、半導体スイッチング素子と還流ダイオードとが一体化された電力用半導体モジュールに関し、特に配線インダクタンスを低減した配線構造を有する半導体スイッチング素子と還流ダイオードとが一体化された電力用半導体モジュールに関するものである。
電気自動車や産業用機器に用いられているモータの駆動装置であるインバータ装置等には、小型軽量化が要求されている。かかる駆動装置では、直流からモータを駆動する交流を得るために、大電流を高速スイッチングする必要があり、主に、ＩＧＢＴ（Ｉｎｓｕｌａｔｅｄ Ｇａｔｅ Ｂｉｐｏｌａｒ Ｔｒａｎｓｉｓｔｏｒ）半導体が用いられている。そして、ＩＧＢＴの発生損失を低減させるため、電力用半導体装置であるインバータでは、用いられるモジュール内の配線インダクタンスを小さくすることが重要となっている。
半導体装置における配線インダクタンスを下げる方法として、トランジスタのコレクタに接続する回路面とエミッタに接続する回路面を近接すると同時に平行になるように配置することにより回路面から発生する磁界をキャンセルさせることが知られている（例えば、特許文献１参照）。
半導体装置における配線インダクタンスを下げる方法として、トランジスタのコレクタに接続する回路面とエミッタに接続する回路面を近接すると同時に平行になるように配置することにより回路面から発生する磁界をキャンセルさせることが知られている（例えば、特許文献１参照）。
上記のような構成を有する大電流を高速スイッチングする半導体装置として次のような半導体装置が開示されている。
それは、ＩＧＢＴチップとダイオードチップとを用いた１相分の半導体回路において、絶縁基板上に正極ブスバーと出力ブスバーとが固定されており、正極ブスバー上には第１のＩＧＢＴチップのコレクタと第１のダイオードチップのアノードが接合され、出力ブスバー上には第２のＩＧＢＴチップのコレクタと第２のダイオードチップのアノードとが接合されている。
それは、ＩＧＢＴチップとダイオードチップとを用いた１相分の半導体回路において、絶縁基板上に正極ブスバーと出力ブスバーとが固定されており、正極ブスバー上には第１のＩＧＢＴチップのコレクタと第１のダイオードチップのアノードが接合され、出力ブスバー上には第２のＩＧＢＴチップのコレクタと第２のダイオードチップのアノードとが接合されている。
第１のＩＧＢＴチップのエミッタと第１のダイオードチップのカソードとの各々が、隣接した出力ブスバーとアルミワイヤーボンドによりに接続されている。第１のＩＧＢＴチップと第１のダイオードチップとの上方には、絶縁物を用い、ワイヤーボンドを収納できる空隙をあけて、正極ブスバーと平行に、負極ブスバーが固定されている。第２のＩＧＢＴチップのエミッタと第２のダイオードチップのカソードとの各々は、負極ブスバーとアルミワイヤーボンドにより接続されている。ＩＧＢＴチップのベースはゲート抵抗とアルミワイヤーボンドにより接続されている。このような構成により、ＩＧＢＴのコレクタに接続する回路面とエミッタに接続する回路面とを近接させるとともに平行にして、インダクタンスの低減を図っている（例えば、特許文献２参照）。
従来の大電流を高速スイッチングする半導体装置では、正極ブスバー上に搭載された第１のＩＧＢＴチップのエミッタと第１のダイオードチップのカソードとの各々を、隣接した出力ブスバーとワイヤーボンドにより接続している。そのため、ループ形状のワイヤーボンドを設けるための空間距離が必要なこと、ワイヤーボンドと負極ブスバーとの絶縁を確保するため、さらに空間距離が必要なこと等により、正極ブスバーと、その上方に平行に固定された負極ブスバーとの間隔を狭くできず、インダクタンスの低減に限界があるとの問題があった。
また、正極ブスバー上に搭載された第１のＩＧＢＴチップのエミッタと第１のダイオードチップのカソードとの各々と、隣接した出力ブスバーとの接続、ならびに、出力ブスバー上に搭載された第２のＩＧＢＴチップのエミッタと第２のダイオードチップのカソードとの各々と、負極ブスバーとの接続に、ループ形状のワイヤーボンドが用いられているので、やはり、インダクタンスの低減が制限されるとの問題があった。
また、正極ブスバー上に搭載された第１のＩＧＢＴチップのエミッタと第１のダイオードチップのカソードとの各々と、隣接した出力ブスバーとの接続、ならびに、出力ブスバー上に搭載された第２のＩＧＢＴチップのエミッタと第２のダイオードチップのカソードとの各々と、負極ブスバーとの接続に、ループ形状のワイヤーボンドが用いられているので、やはり、インダクタンスの低減が制限されるとの問題があった。
また、従来の大電流を高速スイッチングする半導体装置では、正極ブスバーと出力ブスバーに各チップを接続する工程と、正極ブスバーに搭載されたチップと出力ブスバーとをワイヤーボンドで接続する工程と、正極ブスバーの上方に負極ブスバーを配置する工程と、出力ブスバーに搭載されたチップと負極ブスバーとをワイヤーボンドで接続する工程とからなる一連の工程が必要であり、工程が複雑であるとともに工程数が多く、生産性が低いとの問題があった。
この発明は、上述のような課題を解決するためになされたもので、その目的は、ＩＧＢＴチップのコレクタに接続された正極ブスバーに相当する回路とＩＧＢＴチップのエミッタに接続された負極ブスバーに相当する回路とを狭い間隔で平行に配置でき、配線インダクタンスのさらなる低減を可能にするとともに、ワイヤーボンドを用いない生産性に優れた電力用半導体モジュールを提供することである。
本発明に係わる電力用半導体モジュールは、放熱金属板に絶縁材が接合された絶縁基板と、絶縁材の表面に、所定の間隔をあけて一列に設けられた負極電極と第１のゲート電極と正極電極と出力電極と第２のゲート電極と、正極電極に設けられた第１のＩＧＢＴチップと第１のダイオードチップと、出力電極に設けられた第２のＩＧＢＴチップと第２のダイオードチップと、第１のＩＧＢＴチップのエミッタ面と第１のダイオードチップのカソード面と出力電極とを接続する板状出力電極回路と、第１のＩＧＢＴチップのゲート面と第１のゲート電極とを接続する第１の板状ゲート電極回路と、第２のＩＧＢＴチップのゲート面と第２のゲート電極とを接続する第２の板状ゲート電極回路と、板状出力電極回路と第１の板状ゲート電極回路と第２の板状ゲート電極回路とに、第１の面を接して設けられた絶縁シートと、絶縁シートの第１の面と対向する第２の面に接して設けられ、且つ第２のＩＧＢＴチップのエミッタ面と第２のダイオードチップのカソード面と負極電極とを接続する板状負極電極回路とを備えたものである。
本発明に係わる電力用半導体モジュールでは、第１のＩＧＢＴチップのカソード面と接合する正極電極と第１のＩＧＢＴチップのエミッタ面と接合する板状出力電極回路とが平行に重ねられるとともに且つ非常に狭い間隔で配置され、第２のＩＧＢＴチップのカソード面と接合する出力電極と第２のＩＧＢＴチップのエミッタ面と接合する板状負極電極回路とが平行に重ねられるとともに且つ非常に狭い間隔で配置されているので、インダクタンスの低減効果を大きくできるとの効果が得られる。また、ワイヤーボンドを用いずに回路を構成するので、製造工程が多くならず、生産性を高くできるとの効果も得られる。
実施の形態１．
図１は本発明の実施の形態１に係わる電力用半導体モジュールの断面模式図である。
図１に示すように、本実施の形態の電力用半導体モジュール１００は、放熱金属板１に絶縁材２が接合された絶縁基板における絶縁材２の表面に、図面に向かって左側から、負極電極６と第１のゲート電極５１と正極電極３と出力電極４と第２のゲート電極５２とが所定の間隔をあけて設けられている。
ここで、電極とは、放熱金属板１上に絶縁材２を介して形成された絶縁基板上に金属をパターン化された電極を示しており、負極電極６と第１のゲート電極５１と正極電極３と出力電極４と第２のゲート電極５２がそれに当たる。
正極電極３には、第１のゲート電極５１側に第１のＩＧＢＴチップ７１が設けられ、出力電極４側に第１のダイオードチップ８１が設けられている。出力電極４には、第２のゲート電極５２側に第２のＩＧＢＴチップ７２が設けられ、正極電極３側に第２のダイオードチップ８２が設けられている。そして、第１のＩＧＢＴチップ７１のコレクタ面と第１のダイオードチップ８１のアノード面とが正極電極３と接しており、第２のＩＧＢＴチップ７２のコレクタ面と第２のダイオードチップ８２のアノード面とが出力電極４と接している。
図１は本発明の実施の形態１に係わる電力用半導体モジュールの断面模式図である。
図１に示すように、本実施の形態の電力用半導体モジュール１００は、放熱金属板１に絶縁材２が接合された絶縁基板における絶縁材２の表面に、図面に向かって左側から、負極電極６と第１のゲート電極５１と正極電極３と出力電極４と第２のゲート電極５２とが所定の間隔をあけて設けられている。
ここで、電極とは、放熱金属板１上に絶縁材２を介して形成された絶縁基板上に金属をパターン化された電極を示しており、負極電極６と第１のゲート電極５１と正極電極３と出力電極４と第２のゲート電極５２がそれに当たる。
正極電極３には、第１のゲート電極５１側に第１のＩＧＢＴチップ７１が設けられ、出力電極４側に第１のダイオードチップ８１が設けられている。出力電極４には、第２のゲート電極５２側に第２のＩＧＢＴチップ７２が設けられ、正極電極３側に第２のダイオードチップ８２が設けられている。そして、第１のＩＧＢＴチップ７１のコレクタ面と第１のダイオードチップ８１のアノード面とが正極電極３と接しており、第２のＩＧＢＴチップ７２のコレクタ面と第２のダイオードチップ８２のアノード面とが出力電極４と接している。
第１のＩＧＢＴチップ７１のエミッタ面と第１のダイオードチップ８１のカソード面と出力電極４とが、板状出力電極回路１０で接続されている。出力電極４と板状出力電極回路１０との接続は第１の金属スペーサ２１を介しており、板状出力電極回路１０は平面状となっている。第１のＩＧＢＴチップ７１のゲート面と第１のゲート電極５１とは、第１の板状ゲート電極回路３１で接続されている。第１のゲート電極５１と第１の板状ゲート電極回路３１との接続も、第２の金属スペーサ２２を介しており、第１の板状ゲート電極回路３１も平面状となっている。そして、第２のＩＧＢＴチップ７２のゲート面と第２のゲート電極５２とは、第２の板状ゲート電極回路３２で接続されている。第２のゲート電極５２と第２の板状ゲート電極回路３２との接続も、第３の金属スペーサ２３を介しており、第２の板状ゲート電極回路３２も平面状となっている。
絶縁シート１３が、その第１の面を板状出力電極回路１０と第１の板状ゲート電極回路３１と第２の板状ゲート電極回路３２とに接触させて、設けられている。
絶縁シート１３が、その第１の面を板状出力電極回路１０と第１の板状ゲート電極回路３１と第２の板状ゲート電極回路３２とに接触させて、設けられている。
板状負極電極回路９が、絶縁シート１３の第１の面と対向する第２の面に接して設けられている。そして、板状負極電極回路９は、第２のＩＧＢＴチップ７２のエミッタ面と第２のダイオードチップ８２のカソード面と負極電極６とを、接続している。すなわち、第１の板状ゲート電極回路３１と板状出力電極回路１０と第２の板状ゲート電極回路３２との各電極回路と、絶縁シート１３と、板状負極電極回路９とが積層構造となっている。
そして、この積層構造における、板状負極電極回路９の負極電極６側の端部には絶縁シート１３が設けられておらず、板状負極電極回路９と負極電極６とが第４の金属スペーサ２４を介して接続されている。また、上記積層構造における、第２のゲート電極５２側の、第２のＩＧＢＴチップ７２のエミッタ面から第２のダイオードチップ８２のカソード面までの範囲が投影される部分にも絶縁シート１３は設けられておらず、板状負極電極回路９と、第２のＩＧＢＴチップ７２のエミッタ面および第２のダイオードチップ８２のカソード面とが、第５の金属スペーサ２５を介して接続されている。
また、第２のゲート電極３２側では、絶縁シート１３は第２のゲート電極３２の全てを覆うように設けられているが、板状負極電極回路９は、少なくとも第５の金属スペーサ２５と接続される部分まであれば良い。
板状電極回路とは、絶縁シート１３を介して上下に形成されたパターン化した一体物の板状の金属回路であり、絶縁シート１３の第１の面には板状出力電極回路１０、第１の板状ゲート電極回路３１と第２の板状ゲート電極回路３２が形成され、絶縁シート１３の第２の面には板状負極電極回路９が形成されている。
金属スペーサとは、上記電極、ＩＧＢＴチップのエミッタ面、ダイオードチップのカソード面と上記板状電極回路とを電気的に接続するために用いられる金属からなるものである。
そして、この積層構造における、板状負極電極回路９の負極電極６側の端部には絶縁シート１３が設けられておらず、板状負極電極回路９と負極電極６とが第４の金属スペーサ２４を介して接続されている。また、上記積層構造における、第２のゲート電極５２側の、第２のＩＧＢＴチップ７２のエミッタ面から第２のダイオードチップ８２のカソード面までの範囲が投影される部分にも絶縁シート１３は設けられておらず、板状負極電極回路９と、第２のＩＧＢＴチップ７２のエミッタ面および第２のダイオードチップ８２のカソード面とが、第５の金属スペーサ２５を介して接続されている。
また、第２のゲート電極３２側では、絶縁シート１３は第２のゲート電極３２の全てを覆うように設けられているが、板状負極電極回路９は、少なくとも第５の金属スペーサ２５と接続される部分まであれば良い。
板状電極回路とは、絶縁シート１３を介して上下に形成されたパターン化した一体物の板状の金属回路であり、絶縁シート１３の第１の面には板状出力電極回路１０、第１の板状ゲート電極回路３１と第２の板状ゲート電極回路３２が形成され、絶縁シート１３の第２の面には板状負極電極回路９が形成されている。
金属スペーサとは、上記電極、ＩＧＢＴチップのエミッタ面、ダイオードチップのカソード面と上記板状電極回路とを電気的に接続するために用いられる金属からなるものである。
また、正極電極３と出力電極４と負極電極６と第１のゲート電極５１と第２のゲート電極５２との各々に、正極電極端子５３と出力電極端子５４と負極電極端子５５と第１のゲート電極端子５６と第２のゲート電極端子５７とが、絶縁基板に略垂直な方向に設けられている。
また、絶縁基板の周囲部に枠体１５が固定されており、絶縁基板と枠体１５とで形成された凹部には、各電極と各チップと各電極回路と各電極端子の根元部と絶縁基板の絶縁材２面とを封止する封止樹脂１６が設けられている。
また、絶縁基板の周囲部に枠体１５が固定されており、絶縁基板と枠体１５とで形成された凹部には、各電極と各チップと各電極回路と各電極端子の根元部と絶縁基板の絶縁材２面とを封止する封止樹脂１６が設けられている。
本実施の形態の電力用半導体モジュール１００では、絶縁基板の金属板１に、例えば、熱伝導性に優れた銅やアルミニウムが用いられる。また、絶縁材２は、絶縁性を有するともに熱伝導性に優れた物が用いられる。例えば、熱伝導性に優れたアルミナ、窒化ケイ素、窒化アルミニウム等のセラミックス粉末の少なくとも１種類をエポキシ等の樹脂に分散させた絶縁材が挙げられ、これらの絶縁材は安価に製造できる。
各電極に用いられる金属としては、アルミニウム、銅、銅合金等が挙げられるが、熱伝導性から銅が好ましい。各電極の間隔は、用いられる半導体チップの駆動電圧と封止樹脂の絶縁特性とにより決定され、例えば、１２００Ｖ系のＩＧＢＴチップとダイオードチップを用い、封止樹脂１６にシリコーンゲルを用いた場合、２ｍｍ程度の電極間隔が必要となってくる。
また、電極の厚みは、厚いほど熱の拡散に有利ではあるが、モジュールサイズが大きくなるので、絶縁材２の熱伝導性を考慮して、適宜決められる。
各電極に用いられる金属としては、アルミニウム、銅、銅合金等が挙げられるが、熱伝導性から銅が好ましい。各電極の間隔は、用いられる半導体チップの駆動電圧と封止樹脂の絶縁特性とにより決定され、例えば、１２００Ｖ系のＩＧＢＴチップとダイオードチップを用い、封止樹脂１６にシリコーンゲルを用いた場合、２ｍｍ程度の電極間隔が必要となってくる。
また、電極の厚みは、厚いほど熱の拡散に有利ではあるが、モジュールサイズが大きくなるので、絶縁材２の熱伝導性を考慮して、適宜決められる。
また、板状の各電極回路および各スペーサに用いられる金属としても、アルミニウム、銅、銅合金等が挙げられるが、電極に用いたのと同じ材質の金属を用いるのが好ましい。
また、各電極端子にも金属が用いられるが、特に電気抵抗の少ない銅合金が好ましい。本実施の形態では、各電極端子の形状としてピン構造が例示されているが、スプリング形状でも良い。各電極端子は、板状負極電極回路９とこれに積層される絶縁シート１３とに設けられた電極通過孔３６を通過して、各電極に接続されている。そして、この電極通過孔３６と各電極の直径との間隔も、用いられる半導体チップの駆動電圧と封止樹脂の絶縁特性とにより決定され、例えば、１２００Ｖ系のＩＧＢＴチップとダイオードチップを用い、封止樹脂１６にシリコーンゲルを用いた場合、２ｍｍ程度の間隔が必要である。
また、各電極端子にも金属が用いられるが、特に電気抵抗の少ない銅合金が好ましい。本実施の形態では、各電極端子の形状としてピン構造が例示されているが、スプリング形状でも良い。各電極端子は、板状負極電極回路９とこれに積層される絶縁シート１３とに設けられた電極通過孔３６を通過して、各電極に接続されている。そして、この電極通過孔３６と各電極の直径との間隔も、用いられる半導体チップの駆動電圧と封止樹脂の絶縁特性とにより決定され、例えば、１２００Ｖ系のＩＧＢＴチップとダイオードチップを用い、封止樹脂１６にシリコーンゲルを用いた場合、２ｍｍ程度の間隔が必要である。
本実施の形態に係わる電力用半導体モジュールの製造方法の一例を説明する。
まず、絶縁材２の放熱金属板１が接合された面と対向する面に設けられた金属板をエッチング等により加工し、絶縁材２の面に正極電極３と出力電極４と負極電極６と第１のゲート電極５１と第２のゲート電極５２とを、所定の寸法と所定の間隔とで設け、電極基板とする。次に、電極基板における、正極電極３に第１のＩＧＢＴチップ７１と第１のダイオードチップ８１とをはんだ等の導電性接着剤で接合し、出力電極４に第２のＩＧＢＴチップ７２と第２のダイオードチップ８２とをはんだ等の導電性接着剤で接合する。さらに、各電極に電極端子を、はんだ等の導電性接着剤で接合する。
次に、シート状絶縁層の両面に金属板が接合された積層板を、エッチング等により加工し、シート状絶縁層の、一方の面に第１の板状ゲート電極回路３１と板状出力電極回路１０と第２の板状ゲート電極回路３２とを形成し、他方の面に板状負極電極回路９を形成する。
まず、絶縁材２の放熱金属板１が接合された面と対向する面に設けられた金属板をエッチング等により加工し、絶縁材２の面に正極電極３と出力電極４と負極電極６と第１のゲート電極５１と第２のゲート電極５２とを、所定の寸法と所定の間隔とで設け、電極基板とする。次に、電極基板における、正極電極３に第１のＩＧＢＴチップ７１と第１のダイオードチップ８１とをはんだ等の導電性接着剤で接合し、出力電極４に第２のＩＧＢＴチップ７２と第２のダイオードチップ８２とをはんだ等の導電性接着剤で接合する。さらに、各電極に電極端子を、はんだ等の導電性接着剤で接合する。
次に、シート状絶縁層の両面に金属板が接合された積層板を、エッチング等により加工し、シート状絶縁層の、一方の面に第１の板状ゲート電極回路３１と板状出力電極回路１０と第２の板状ゲート電極回路３２とを形成し、他方の面に板状負極電極回路９を形成する。
そして、各電極回路が形成された積層板のシート状絶縁層を加工して、絶縁シート１３とする。それは、第１の板状ゲート電極回路３１が設けられた側の端部にあるシート状絶縁層を切削により凹状に除去し、板状負極電極回路９の面を露出させることと、板状出力電極回路１０と第２の板状ゲート電極回路３２との間のシート状絶縁層とを切削により除去し、板状負極電極回路９の面が露出する開口を設けることである。さらに、絶縁シート１３と板状負極電極回路９とに、各電極端子が貫通する電極通過孔３６を形成する。
このようにして、第１の板状ゲート電極回路３１と板状出力電極回路１０と第２の板状ゲート電極回路３２との各々と、絶縁シート１３と、板状負極電極回路９とが、積層され一体化された回路基板３５を得る。図２に、回路基板３５の断面模式図（ａ）と上面模式図（ｂ）と下面模式図（ｃ）とを示す。
このようにして、第１の板状ゲート電極回路３１と板状出力電極回路１０と第２の板状ゲート電極回路３２との各々と、絶縁シート１３と、板状負極電極回路９とが、積層され一体化された回路基板３５を得る。図２に、回路基板３５の断面模式図（ａ）と上面模式図（ｂ）と下面模式図（ｃ）とを示す。
次に、正極電極３に第１のＩＧＢＴチップ７１と第１のダイオードチップ８１が設けられ、且つ出力電極４に第２のＩＧＢＴチップ７２と第２のダイオードチップ８２とが設けられた電極基板に、回路基板３５を積層する。
そして、板状出力電極回路１０を、第１のＩＧＢＴチップ７１のエミッタ面と第１のダイオードチップ８１のカソード面と出力電極４とに接合する。板状出力電極回路１０と出力電極４との接合は第１の金属スペーサ２１を介して行う。
また、第１の板状ゲート電極回路３１を、第１のＩＧＢＴチップ７１のゲート面と第１のゲート電極５１とに接合し、第２の板状ゲート電極回路３２を、第２のＩＧＢＴチップ７２のゲート面と第２のゲート電極５２とに接合する。第１の板状ゲート電極回路３１と第１のゲート電極５１との接合は第２の金属スペーサ２２を介して行い、第２の板状ゲート電極回路３２と第２のゲート電極５２との接合は第３の金属スペーサ２３を介して行う。
そして、板状出力電極回路１０を、第１のＩＧＢＴチップ７１のエミッタ面と第１のダイオードチップ８１のカソード面と出力電極４とに接合する。板状出力電極回路１０と出力電極４との接合は第１の金属スペーサ２１を介して行う。
また、第１の板状ゲート電極回路３１を、第１のＩＧＢＴチップ７１のゲート面と第１のゲート電極５１とに接合し、第２の板状ゲート電極回路３２を、第２のＩＧＢＴチップ７２のゲート面と第２のゲート電極５２とに接合する。第１の板状ゲート電極回路３１と第１のゲート電極５１との接合は第２の金属スペーサ２２を介して行い、第２の板状ゲート電極回路３２と第２のゲート電極５２との接合は第３の金属スペーサ２３を介して行う。
また、板状負極電極回路９を、第２のＩＧＢＴチップ７２のエミッタ面と第２のダイオードチップ８２のカソード面と負極電極４とに接合する。板状負極電極回路９と負極電極６との接合は第４の金属スペーサ２４を介して行い、板状負極電極回路９と第２のＩＧＢＴチップ７２のエミッタ面および第２のダイオードチップ８２のカソード面との接合は第５の金属スペーサ２５を介して行う。
これら、各電極回路と、各電極、ＩＧＢＴチップ、ダイオードチップ、各金属スペーサとの接合は、はんだ等の導電性接着剤で行われる。
これら、各電極回路と、各電極、ＩＧＢＴチップ、ダイオードチップ、各金属スペーサとの接合は、はんだ等の導電性接着剤で行われる。
次に、絶縁基板の周囲部に枠体１５を接着固定し、絶縁基板と枠体１５とで形成された凹部に、封止樹脂１６を注入して、各電極と各チップと各電極回路と電極端子の根元部と絶縁基板の絶縁材２の面とを封止することにより、電力用半導体モジュール１００が製造される。
本実施の形態の電力用半導体モジュール１００は、正極電極３にコレクタ面を接して設けられた第１のＩＧＢＴチップ７１のエミッタ面に、出力電極４に接続する板状出力電極回路１０が設けられているので、第１のＩＧＢＴチップ７１のコレクタ回路である正極電極３とエミッタ回路である板状出力電極回路１０とを、平行に重ねるとともに、非常に狭い間隔で配置でき、出力電極４にコレクタ面を接して設けられた第２のＩＧＢＴチップ７２のエミッタ面に、負極電極６に接続する板状負極電極回路９が設けられているので、第２のＩＧＢＴチップ７２のコレクタ回路である出力電極４とエミッタ回路である板状負極電極回路９とを、平行に重ねるとともに、非常に狭い間隔で配置でき、電力用半導体モジュールのインダクタンスを大きく低減できる。
また、電力用半導体装置に配線にワイヤーボンドが用いた場合、並列に多くのワイヤーボンドが必要であり製造工程が多くなるが、本実施の形態の電力用半導体モジュールでは、板状電極回路で配線回路を形成したワイヤーボンドを用いない構造であるので、製造工程が多くならず、生産性が優れている。
また、電力用半導体装置に配線にワイヤーボンドが用いた場合、並列に多くのワイヤーボンドが必要であり製造工程が多くなるが、本実施の形態の電力用半導体モジュールでは、板状電極回路で配線回路を形成したワイヤーボンドを用いない構造であるので、製造工程が多くならず、生産性が優れている。
また、本実施の形態の電力用半導体モジュールには、配線回路に、上記製造方法に記載した、第１の板状ゲート電極回路３１と板状出力電極回路１０と第２の板状ゲート電極回路３２との各電極回路と、絶縁シート１３と、板状負極電極回路９とが積層され一体化した回路基板３５を用いることができる。
この、一体化した回路基板３５を用いた電力用半導体モジュールも、正極電極３と板状出力電極回路９とが平行に重なるとともに、且つ非常に狭い間隔で配置でき、出力電極４と板状負極電極回路９とが平行に重なるとともに、非常に狭い間隔で配置でき、インダクタンスの低減効果が大きい。さらに、正極電極３に第１のＩＧＢＴチップ７１と第１のダイオードチップ８１が設けられ、且つ出力電極４に第２のＩＧＢＴチップ７２と第２のダイオードチップ８２とが設けられた電極基板に、この一体化した回路基板３５を重ねることにより、各電極と各半導体チップとの各々と、各電極回路とを、一括に接合でき、さらに製造工程が少なくなり、より生産性が優れている。
この、一体化した回路基板３５を用いた電力用半導体モジュールも、正極電極３と板状出力電極回路９とが平行に重なるとともに、且つ非常に狭い間隔で配置でき、出力電極４と板状負極電極回路９とが平行に重なるとともに、非常に狭い間隔で配置でき、インダクタンスの低減効果が大きい。さらに、正極電極３に第１のＩＧＢＴチップ７１と第１のダイオードチップ８１が設けられ、且つ出力電極４に第２のＩＧＢＴチップ７２と第２のダイオードチップ８２とが設けられた電極基板に、この一体化した回路基板３５を重ねることにより、各電極と各半導体チップとの各々と、各電極回路とを、一括に接合でき、さらに製造工程が少なくなり、より生産性が優れている。
また、本実施の形態では、各電極回路と各電極との接合を、金属スペーサを介して行っているが、エッチングにより各電極を形成する時に、エッチング量を変化させて、各々、所望の厚みとして、金属スペーサを省いても良い。すなわち、金属スペーサが、板状負極電極回路９と第２のＩＧＢＴチップ７２のエミッタ面および第２のダイオードチップ８２のカソード面との接合に用いる１種類のみとなり、生産性が向上する。
実施の形態２．
図３は本発明の実施の形態２に係わる電力用半導体モジュールの断面模式図である。
図３に示すように、本実施の形態の電力用半導体モジュール２００は、絶縁材２に熱抵抗の低いセラミックス板を用いた以外、実施の形態１の電力用半導体モジュールと同様である。
本実施の形態で用いられるセラミックス板には、例えば、アルミナ、窒化アルミニウム、窒化ケイ素等が挙げられる。
本実施の形態の電力用半導体モジュールも、各電極、半導体チップ、板状電極回路が実施の形態１の電力用半導体モジュールと同様であるので、インダクタンスの低減効果が大きく、生産性に優れている。また、絶縁材２にセラミックス板を用いているので、放熱性にも優れている。
図３は本発明の実施の形態２に係わる電力用半導体モジュールの断面模式図である。
図３に示すように、本実施の形態の電力用半導体モジュール２００は、絶縁材２に熱抵抗の低いセラミックス板を用いた以外、実施の形態１の電力用半導体モジュールと同様である。
本実施の形態で用いられるセラミックス板には、例えば、アルミナ、窒化アルミニウム、窒化ケイ素等が挙げられる。
本実施の形態の電力用半導体モジュールも、各電極、半導体チップ、板状電極回路が実施の形態１の電力用半導体モジュールと同様であるので、インダクタンスの低減効果が大きく、生産性に優れている。また、絶縁材２にセラミックス板を用いているので、放熱性にも優れている。
本発明に係わる電力用半導体モジュールは、モジュール内の配線インダクタンスが低く、発生損失が小さいので、電気自動車や産業用機器用の高効率なモータ駆動装置として有効に利用できる。
１ 放熱金属板、２ 絶縁材、３ 正極電極、４ 出力電極、６ 負極電極、
９ 板状負極電極回路、１０ 板状出力電極回路、１３ 絶縁シート、
１４ セラミックス板、１５ 樹脂枠体、１６ 封止樹脂、２１ 第１の金属スペーサ、
２２ 第２の金属スペーサ、２３ 第３の金属スペーサ、２４ 第４の金属スペーサ、
２５ 第５の金属スペーサ、３１ 第１の板状ゲート電極回路、
３２ 第２の板状ゲート電極回路、３５ 回路基板、３６ 電極通過孔、
５１ 第１のゲート電極、５２ 第２のゲート電極、５３ 正極電極端子、
５４ 出力電極端子、５５ 負極電極端子、５６ 第１のゲート電極端子、
５７ 第２のゲート電極端子、７１ 第１のＩＧＢＴチップ、
７２ 第２のＩＧＢＴチップ、８１ 第１のダイオードチップ、
８２ 第２のダイオードチップ、１００，２００ 電力用半導体モジュール。
９ 板状負極電極回路、１０ 板状出力電極回路、１３ 絶縁シート、
１４ セラミックス板、１５ 樹脂枠体、１６ 封止樹脂、２１ 第１の金属スペーサ、
２２ 第２の金属スペーサ、２３ 第３の金属スペーサ、２４ 第４の金属スペーサ、
２５ 第５の金属スペーサ、３１ 第１の板状ゲート電極回路、
３２ 第２の板状ゲート電極回路、３５ 回路基板、３６ 電極通過孔、
５１ 第１のゲート電極、５２ 第２のゲート電極、５３ 正極電極端子、
５４ 出力電極端子、５５ 負極電極端子、５６ 第１のゲート電極端子、
５７ 第２のゲート電極端子、７１ 第１のＩＧＢＴチップ、
７２ 第２のＩＧＢＴチップ、８１ 第１のダイオードチップ、
８２ 第２のダイオードチップ、１００，２００ 電力用半導体モジュール。
Claims (5)
- 放熱金属板に絶縁材が接合された絶縁基板と、上記絶縁材の表面に、所定の間隔をあけて一列に設けられた負極電極と第１のゲート電極と正極電極と出力電極と第２のゲート電極と、上記正極電極に設けられた第１のＩＧＢＴチップと第１のダイオードチップと、上記出力電極に設けられた第２のＩＧＢＴチップと第２のダイオードチップと、上記第１のＩＧＢＴチップのエミッタ面と上記第１のダイオードチップのカソード面と上記出力電極とを接続する板状出力電極回路と、上記第１のＩＧＢＴチップのゲート面と上記第１のゲート電極とを接続する第１の板状ゲート電極回路と、上記第２のＩＧＢＴチップのゲート面と上記第２のゲート電極とを接続する第２の板状ゲート電極回路と、上記板状出力電極回路と上記第１の板状ゲート電極回路と上記第２の板状ゲート電極回路とに、第１の面を接して設けられた絶縁シートと、上記絶縁シートの第１の面と対向する第２の面に接して設けられ、且つ上記第２のＩＧＢＴチップのエミッタ面と上記第２のダイオードチップのカソード面と上記負極電極とを接続する板状負極電極回路とを備えたことを特徴とする電力用半導体モジュール。
- 絶縁シートと、この絶縁シートの第１の面に接して設けられた板状出力電極回路と第１の板状ゲート電極回路と第２の板状ゲート電極回路と、上記絶縁シートの第１の面と対向する第２の面に接して設けられた板状負極電極回路とが、積層一体化された回路基板であることを特徴とする請求項１に記載の電力用半導体モジュール。
- 板状出力電極回路が、出力電極に、第１の金属スペーサを介して接合され、第１の板状ゲート電極回路が、第１のゲート電極に、第２の金属スペーサを介して接合され、第２の板状ゲート電極回路が、第２のゲート電極に、第３の金属スペーサを介して接合され、板状負極電極回路が、負極電極に、第４の金属スペーサを介して接合され、第２のＩＧＢＴチップのエミッタ面と第２のダイオードチップのカソード面とに、第５の金属スペーサを介して接合されたことを特徴とする請求項１または２に記載の電力用半導体モジュール。
- 絶縁材に、アルミナ、窒化ケイ素、窒化アルミニウムのセラミックス粉末の少なくとも１種類を樹脂に分散させたものを用いたことを特徴とする請求項１〜３のいずれか１項に記載の電力用半導体モジュール。
- 絶縁材に、セラミックス板を用いたことを特徴とする請求項１〜３のいずれか１項に記載の電力用半導体モジュール。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2007111578A JP4885046B2 (ja) | 2007-04-20 | 2007-04-20 | 電力用半導体モジュール |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2007111578A JP4885046B2 (ja) | 2007-04-20 | 2007-04-20 | 電力用半導体モジュール |
Related Child Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2011267515A Division JP2012074730A (ja) | 2011-12-07 | 2011-12-07 | 電力用半導体モジュール |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2008270527A true JP2008270527A (ja) | 2008-11-06 |
| JP4885046B2 JP4885046B2 (ja) | 2012-02-29 |
Family
ID=40049640
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2007111578A Active JP4885046B2 (ja) | 2007-04-20 | 2007-04-20 | 電力用半導体モジュール |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4885046B2 (ja) |
Cited By (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2011023570A (ja) * | 2009-07-16 | 2011-02-03 | Fuji Electric Systems Co Ltd | 半導体パワーモジュール |
| JP2012074730A (ja) * | 2011-12-07 | 2012-04-12 | Mitsubishi Electric Corp | 電力用半導体モジュール |
| JP2013179362A (ja) * | 2013-06-13 | 2013-09-09 | Fuji Electric Co Ltd | 半導体パワーモジュール |
| CN103779339A (zh) * | 2012-10-17 | 2014-05-07 | 赛米控电子股份有限公司 | 功率半导体模块 |
| KR101482317B1 (ko) * | 2012-10-30 | 2015-01-13 | 삼성전기주식회사 | 단위 전력 모듈 및 이를 포함하는 전력 모듈 패키지 |
| JP2015230897A (ja) * | 2014-06-03 | 2015-12-21 | 三菱電機株式会社 | 半導体装置及びその製造方法 |
| WO2017090413A1 (ja) * | 2015-11-25 | 2017-06-01 | 三菱電機株式会社 | 電力用半導体装置 |
| US9780684B2 (en) | 2015-02-26 | 2017-10-03 | Denso Corporation | Power converter |
| DE102019117476A1 (de) * | 2019-06-28 | 2020-12-31 | Semikron Elektronik Gmbh & Co. Kg | Leistungselektronische Schalteinrichtung mit einem Anschlusselement |
| DE102017109515B4 (de) | 2017-05-04 | 2024-10-02 | Schaeffler Technologies AG & Co. KG | Halbleiteranordnung und Verfahren zu deren Herstellung |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP7574134B2 (ja) | 2021-04-20 | 2024-10-28 | 株式会社東芝 | 半導体装置 |
-
2007
- 2007-04-20 JP JP2007111578A patent/JP4885046B2/ja active Active
Cited By (15)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2011023570A (ja) * | 2009-07-16 | 2011-02-03 | Fuji Electric Systems Co Ltd | 半導体パワーモジュール |
| JP2012074730A (ja) * | 2011-12-07 | 2012-04-12 | Mitsubishi Electric Corp | 電力用半導体モジュール |
| CN103779339B (zh) * | 2012-10-17 | 2017-11-17 | 赛米控电子股份有限公司 | 功率半导体模块 |
| CN103779339A (zh) * | 2012-10-17 | 2014-05-07 | 赛米控电子股份有限公司 | 功率半导体模块 |
| JP2014082484A (ja) * | 2012-10-17 | 2014-05-08 | Semikron Elektronik Gmbh & Co Kg | パワー半導体モジュール |
| US9123683B2 (en) | 2012-10-30 | 2015-09-01 | Samsung Electro-Mechanics Co., Ltd. | Unit power module and power module package comprising the same |
| KR101482317B1 (ko) * | 2012-10-30 | 2015-01-13 | 삼성전기주식회사 | 단위 전력 모듈 및 이를 포함하는 전력 모듈 패키지 |
| JP2013179362A (ja) * | 2013-06-13 | 2013-09-09 | Fuji Electric Co Ltd | 半導体パワーモジュール |
| JP2015230897A (ja) * | 2014-06-03 | 2015-12-21 | 三菱電機株式会社 | 半導体装置及びその製造方法 |
| US9780684B2 (en) | 2015-02-26 | 2017-10-03 | Denso Corporation | Power converter |
| WO2017090413A1 (ja) * | 2015-11-25 | 2017-06-01 | 三菱電機株式会社 | 電力用半導体装置 |
| JPWO2017090413A1 (ja) * | 2015-11-25 | 2018-06-21 | 三菱電機株式会社 | 電力用半導体装置 |
| DE102017109515B4 (de) | 2017-05-04 | 2024-10-02 | Schaeffler Technologies AG & Co. KG | Halbleiteranordnung und Verfahren zu deren Herstellung |
| DE102019117476A1 (de) * | 2019-06-28 | 2020-12-31 | Semikron Elektronik Gmbh & Co. Kg | Leistungselektronische Schalteinrichtung mit einem Anschlusselement |
| DE102019117476B4 (de) | 2019-06-28 | 2024-03-14 | Semikron Elektronik Gmbh & Co. Kg | Leistungselektronische Schalteinrichtung mit einem Anschlusselement |
Also Published As
| Publication number | Publication date |
|---|---|
| JP4885046B2 (ja) | 2012-02-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4885046B2 (ja) | 電力用半導体モジュール | |
| JP3847676B2 (ja) | パワー半導体装置 | |
| JP7204770B2 (ja) | 両面冷却型パワーモジュールおよびその製造方法 | |
| JP7457812B2 (ja) | 半導体モジュール | |
| JP7519356B2 (ja) | 半導体装置 | |
| JP2000164800A (ja) | 半導体モジュール | |
| JP5811072B2 (ja) | パワーモジュール | |
| JP2007236044A (ja) | 電力半導体装置及びそれを使用したインバータブリッジモジュール | |
| JP2012074543A (ja) | 半導体装置 | |
| JP2012074730A (ja) | 電力用半導体モジュール | |
| JP2015099846A (ja) | 半導体装置および半導体装置の製造方法 | |
| JP7060099B2 (ja) | 半導体モジュール | |
| KR101734712B1 (ko) | 파워모듈 | |
| WO2005119896A1 (ja) | インバータ装置 | |
| JP2019216189A (ja) | 半導体装置 | |
| JP6480856B2 (ja) | 半導体モジュール | |
| JP2009141288A (ja) | 電力用半導体モジュール | |
| US11201099B2 (en) | Semiconductor device and method of manufacturing the same | |
| KR101766082B1 (ko) | 파워모듈 | |
| JP7118204B1 (ja) | 半導体装置 | |
| JP5682511B2 (ja) | 半導体モジュール | |
| JP7074046B2 (ja) | 半導体装置とその製造方法 | |
| JP2012238737A (ja) | 半導体モジュール及びその製造方法 | |
| JP7147186B2 (ja) | 半導体装置 | |
| JP2002076259A (ja) | パワーモジュール |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20100106 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20111020 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20111108 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20111207 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20141216 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 4885046 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |