JP2008122633A - 表示装置 - Google Patents

Abstract

【課題】駆動用トランジスタの閾電圧のばらつきを確実に補正できる表示装置を提供する。
【解決手段】サンプリング用トランジスタ３Ａは、信号線ＤＴＬが基準電位から信号電位に切り換ったとき信号電位をサンプリングして保持容量３Ｃに保持する。駆動用トランジスタ３Ｂは、給電線ＤＳＬから電流の供給を受け、保持された信号電位に応じて駆動電流を発光素子３Ｄに流す。信号線ＤＴＬは列ごとに二本配されており、一方の信号線は奇数行の画素１０１に基準電位及び信号電位を供給し、他方の信号線は偶数行の画素に基準電位及び信号電位を供給して、各信号線が基準電位にある時間帯を長くし、以って駆動用トランジスタの閾電圧Ｖｔｈに相当する電圧を保持容量３Ｃに保持するための補正期間を十分確保する。
【選択図】図２

Description

本発明は発光素子を画素に用いたアクティブマトリクス型の表示装置に関する。

発光素子として有機ＥＬデバイスを用いた平面自発光型の表示装置の開発が近年盛んになっている。有機ＥＬデバイスは有機薄膜に電界をかけると発光する現象を利用したデバイスである。有機ＥＬデバイスは印加電圧が１０Ｖ以下で駆動するため低消費電力である。また有機ＥＬデバイスは自ら光を発する自発光素子であるため、照明部材を必要とせず軽量化及び薄型化が容易である。さらに有機ＥＬデバイスの応答速度は数μｓ程度と非常に高速であるので、動画表示時の残像が発生しない。

有機ＥＬデバイスを画素に用いた平面自発光型の表示装置の中でも、とりわけ駆動素子として薄膜トランジスタを各画素に集積形成したアクティブマトリクス型の表示装置の開発が盛んである。アクティブマトリクス型平面自発光表示装置は、例えば以下の特許文献１ないし５に記載されている。
特開２００３−２５５８５６ 特開２００３−２７１０９５ 特開２００４−１３３２４０ 特開２００４−０２９７９１ 特開２００４−０９３６８２

しかしながら、従来のアクティブマトリクス型平面自発光表示装置は、プロセス変動により発光素子を駆動するトランジスタの閾電圧や移動度がばらついてしまう。また、有機ＥＬデバイスの特性が経時的に変動する。この様な駆動用トランジスタの特性ばらつきや有機ＥＬデバイスの特性変動は、発光輝度に影響を与えてしまう。表示装置の画面全体にわたって発光輝度を均一に制御するため、各画素回路内で上述したトランジスタや有機ＥＬデバイスの特性変動を補正する必要がある。従来から駆動用トランジスタの閾電圧補正機能や移動度補正機能を画素毎に備えた表示装置が提案されている。しかしながら、従来の補正機能を備えた画素回路は、スイッチング用の複数のトランジスタと、スイッチング用の制御パルスが必要であり、画素回路の構成が複雑である。画素回路の構成要素が多いことから、ディスプレイの高精細化の妨げとなっていた。

上述した従来の技術の課題に鑑み、本発明は画素回路を構成する素子数の削減化によりディスプレイの高精細化を可能にする表示装置を提供することを一般的な目的とする。特に、駆動用トランジスタの閾電圧のばらつきを確実に補正できる表示装置を提供することを目的とする。かかる目的を達成するために以下の手段を講じた。即ち本発明は、画素アレイ部とこれを駆動する駆動部とからなり、前記画素アレイ部は、行状の走査線と、列状の信号線と、両者が交差する部分に配された行列状の画素と、画素の各行に対応して配された給電線とを備え、前記駆動部は、各走査線に順次制御信号を供給して画素を行単位で線順次走査する主スキャナと、該線順次走査に合わせて各給電線に第１電位と第２電位で切り換わる電源電圧を供給する電源スキャナと、該線順次走査に合わせて列状の信号線に映像信号となる信号電位と基準電位を供給する信号セレクタとを備え、前記画素は、発光素子と、サンプリング用トランジスタと、駆動用トランジスタと、保持容量とを含み、前記サンプリング用トランジスタは、そのゲートが該走査線に接続し、そのソース及びドレインの一方が該信号線に接続し、他方が該駆動用トランジスタのゲートに接続し、前記駆動用トランジスタは、そのソース及びドレインの一方が該発光素子に接続し、他方が該給電線に接続し、前記保持容量は、該駆動用トランジスタのソースとゲートの間に接続している表示装置であって、前記電源スキャナは、該信号線が基準電位にある状態で該給電線を第１電位から第２電位に切り換え、前記主スキャナは、同じく該信号線が基準電位にある状態で該走査線に制御信号を供給して該サンプリング用トランジスタを導通させ、基準電位を該駆動用トランジスタのゲートに印加するとともに該駆動用トランジスタのソースを第２電位にセットし、続いて前記電源スキャナは、該信号線が基準電位から信号電位に切り換る前の補正期間で、該給電線を第２電位から第１電位に切り換えて、該駆動用トランジスタの閾電圧に相当する電圧を該保持容量に保持しておき、前記サンプリング用トランジスタは、該信号線が基準電位から信号電位に切り換ったとき該信号電位をサンプリングして該保持容量に保持し、前記駆動用トランジスタは、第１電位にある該給電線から電流の供給を受け該保持された信号電位に応じて駆動電流を該発光素子に流し、前記信号線は列ごとに二本配されており、一方の信号線は奇数行の画素に基準電位及び信号電位を供給し、他方の信号線は偶数行の画素に基準電位及び信号電位を供給して、各信号線が基準電位にある時間帯を長くし、以って該駆動用トランジスタの閾電圧に相当する電圧を該保持容量に保持するための補正期間を確保するようにしたことをことを特徴とする。

一態様によると、前記サンプリングトランジスタは、該保持容量に信号電位を保持する際、該駆動用トランジスタの移動度に対する補正を信号電位に加える。又前記主スキャナは、該保持容量に信号電位が保持されたタイミングで走査線に対する制御信号の印加を解除し、該サンプリング用トランジスタを非導通状態にして該駆動用トランジスタのゲートを該信号線から電気的に切り離し、以って該駆動用トランジスタのソース電位の変動にゲート電位が連動しゲートとソース間の電圧を一定に維持する。

本発明によれば、有機ＥＬデバイスなどの発光素子を画素に用いたアクティブマトリクス型の表示装置において、各画素が少なくとも駆動用トランジスタの閾電圧補正機能を備えており、望ましくは駆動用トランジスタの移動度補正機能や有機ＥＬデバイスの経時変動補正機能（ブートストラップ動作）も備えており、高品位の画質を得ることが出来る。かかる補正機能を組み込むため、各画素に供給する電源電圧をスイッチングパルスとして使用する。電源電圧をスイッチングパルス化することで閾電圧補正用のスイッチングトランジスタが不要になる。結果として、画素回路の構成素子数が大幅に削減でき、画素エリアを縮小することが可能となり、ディスプレイの高精細化を達成できる。従来このような補正機能を備えた画素回路は構成素子数が多いためレイアウト面積が大きくなり、ディスプレイの高精細化には不向きであったが、本発明では電源電圧をスイッチングすることにより構成素子数とトランジスタ二個と容量一個まで削減し、画素のレイアウト面積を小さくすることが可能である。これにより高品位且つ高精細なフラットディスプレイを提供することが出来る。

上述した閾電圧補正機能は、信号線が基準電位にある時間帯で行われる。本発明ではこの信号線が基準電位にある時間帯を長く取ることで、確実に閾電圧補正動作が行われるように保証している。具体的には、列状の信号線が列ごとに２本配されており、一方の信号線は奇数行の画素に基準電位及び信号電位を供給し、他方の信号線は偶数行の画素に基準電位及び信号電位を供給している。この様にすると、１本の信号線は２水平周期で１回画素に信号電位を供給すればよい。換言すると、１本の信号線は２水平周期の時間帯の一部で信号電位にし、残りの時間帯は基準電位にすることが出来る。基準電位を２水平周期内で１水平期以上確保することが可能になり、その分閾電圧補正期間を長く取ることが出来る。この様に１列分の信号線を奇数ラインと偶数ラインで２本に分けることにより、駆動用トランジスタの閾電圧の変動を補正する時間を十分確保することが出来る。

以下図面を参照して本発明の実施の形態を詳細に説明する。図１は、本発明にかかる表示装置の全体構成を示すブロック図である。図示する様に、本表示装置１００は、画素アレイ部１０２とこれを駆動する駆動部（１０３，１０４，１０５）とからなる。画素アレイ部１０２は、行状の走査線ＷＳＬ１０１〜１０ｍと、列状の信号線ＤＴＬ１０１〜１０ｎと、両者が交差する部分に配された行列状の画素（ＰＸＬＣ）１０１と、各画素１０１の各行に対応して配された給電線ＤＳＬ１０１〜１０ｍとを備えている。駆動部（１０３，１０４，１０５）は各走査線ＷＳＬ１０１〜１０ｍに水平周期（１Ｈ）で順次制御信号を供給して画素１０１を行単位で線順次走査する主スキャナ（ライトスキャナＷＳＣＮ）１０４と、この線順次走査に合わせて各給電線ＤＳＬ１０１〜１０ｍに第１電位と第２電位で切換る電源電圧を供給する電源スキャナ（ＤＳＣＮ）１０５と、この線順次走査に合わせて映像信号となる信号電位と基準電位とを切換えて列状の信号線ＤＴＬ１０１〜１０ｍに供給する信号セレクタ（水平セレクタＨＳＥＬ）１０３とを備えている。

ここで列状の信号線ＤＴＬは列ごとに２本配されており、一方の信号線は奇数行の画素１０１に基準電位及び信号電位を供給し、他方の信号線は偶数行の画素に基準電位及び信号電位を供給している。例えば１列目の信号線に着目すると、日本の信号線のうち最初の１本は１行目の画素、３行目の画素・・・に接続されている一方、２本目の信号線は２行目の画素、４行目の画素・・・に接続されている。なお、１行目の画素１０１には１行目の走査線ＷＳＬ１０１が配され、２行目の画素１０１には２行目の走査線ＷＳＬ１０２が配され、３行目の画素１０１には３行目の走査線ＷＳＬ１０３が配されている。

図２は、図１に示した表示装置１００に含まれる画素１０１の具体的な構成及び結線関係を示す回路図である。なお図では理解を容易にするため、１行目で且つ１列目にある画素１０１を表してある。この画素１０１に対して走査線ＷＳＬ１０１及び給電線ＤＳＬ１０１と信号線ＤＴＬ１０１が配されている。なお信号線ＤＴＬ１０１は２本ある内の１本である。図示する様に、この画素１０１は、有機ＥＬデバイスなどで代表される発光素子３Ｄと、サンプリング用トランジスタ３Ａと、駆動用トランジスタ３Ｂと、保持容量３Ｃとを含む。サンプリング用トランジスタ３Ａは、そのゲートが対応する走査線ＷＳＬ１０１に接続し、そのソース及びドレインの一方が対応する信号線ＤＴＬ１０１に接続し、他方が駆動用トランジスタ３Ｂのゲートｇに接続する。駆動用トランジスタ３Ｂは、そのソースｓ及びドレインｄの一方が発光素子３Ｄに接続し、他方が対応する給電線ＤＳＬ１０１に接続している。本実施形態では、駆動用トランジスタ３Ｂのドレインｄが給電線ＤＳＬ１０１に接続する一方、ソースｓが発光素子３Ｄのアノードに接続している。発光素子３Ｄのカソードは接地配線３Ｈに接続している。なおこの接地配線３Ｈは全ての画素１０１に対して共通に配線されている。保持容量３Ｃは、駆動用トランジスタ３Ｂのソースｓとゲートｇの間に接続している。

かかる構成において、電源スキャナ（ＤＳＣＮ）１０５は、信号線ＤＴＬ１０１が基準電位にある状態で給電線ＤＳＬ１０１を第１電位（高電位）から第２電位（低電位）に切換える。主スキャナ（ライトスキャナ）１０４は、同じく信号線ＤＴＬ１０１が基準電位にある状態で走査線ＷＳＬ１０１に制御信号を供給してサンプリング用トランジスタ３Ａを導通させ、基準電位を駆動用トランジスタ３Ｂのゲートｇに印加すると共に駆動用トランジスタ３Ｂのソースｓを第２電位にセットする。かかる動作により、閾電圧補正のための準備が完了する。続いて電源スキャナ１０５は、信号線ＤＴＬ１０１が基準電位から信号電位に切換わる前の補正期間で、給電線ＤＳＬ１０１を第２電位（低電位）から第１電位（高電位）に切換えて、駆動用トランジスタの閾電圧Ｖｔｈに相当する電圧を保持容量３Ｃに保持しておく。サンプリング用トランジスタ３Ａは、信号線ＤＴＬ１０１が基準電位から信号電位に切換ったときこの信号電位をサンプリングして保持容量３Ｃに保持する。換言すると、サンプリングされた信号電位は先に保持された駆動用トランジスタの閾電圧に相当する電圧に足し込まれる形で保持容量に書き込まれる。駆動用トランジスタ３Ｂは、第１電位（高電位）にある給電線ＤＳＬ１０１から電流の供給を受け保持された信号電位に応じて駆動電流を発光素子３Ｄに流す。

本発明の特徴事項として、信号線ＤＴＬは列ごとに２本配されており、一方の信号線は奇数行の画素に基準電位及び信号電位を供給し、他方の信号線は偶数行の画素に基準電位及び信号電位を供給して、各信号線が基準電位にある時間帯を長くしている。これにより駆動用トランジスタ３Ｂの閾電圧Ｖｔｈに相当する電圧を保持容量３Ｃに保持するための補正期間を十分確保するようにしている。この保持された閾電圧相当分は駆動用トランジスタ３Ｂの閾電圧Ｖｔｈのキャンセルに用いられる。したがって画素毎に駆動用トランジスタの閾電圧Ｖｔｈがばらついても、画素毎に完全にキャンセルされるため、画像のユニフォーミティが高まり、全ての輝度階調で輝度ムラを防ぐことが可能になる。

図２に示した画素１０１は上述した閾電圧補正機能に加え、移動度補正機能を備えている。即ち主スキャナ１０４は、信号線ＤＴＬ１０１が信号電位にある時間帯にサンプリング用トランジスタ３Ａを導通状態にするため、上述の時間帯よりパルス幅の短い制御信号を走査線ＷＳＬ１０１に出力し、以って保持容量３Ｃに信号電位を保持すると同時に、駆動用トランジスタ３Ｂの移動度μに対する補正を信号電位に加える。

図２に示した画素回路１０１はさらにブートストラップ機能も備えている。即ち主スキャナ（ＷＳＣＮ）１０４は、保持容量３Ｃに信号電位が保持された段階で走査線ＷＳＬ１０１に対する制御信号の印加を解除し、サンプリング用トランジスタ３Ａを非導通状態にして駆動用トランジスタ３Ｂのゲートｇを信号線ＤＴＬ１０１から電気的に切り離し、以って駆動用トランジスタ３Ｂのソース電位（Ｖｓ）の変動にゲート電位（Ｖｇ）が連動しゲートｇとソースｓ間の電圧Ｖｇｓを一定に維持することが出来る。

図３は、図１に示した本発明にかかる表示装置の動作説明に供するタイミングチャートである。時間軸を揃えて１ライン目の走査線ＷＳＬ１０１、２ライン目の走査線ＷＳＬ１０２、３ライン目の走査線ＷＳＬ１０３に印加される制御信号波形を表している。これと併せて１ライン目の給電線ＤＳＬ１０１、２ライン目の給電線ＤＳＬ１０２、３ライン目の給電線ＤＳＬ１０３に現れる電位変化も載せてある。さらに１列分の画素に割り当てられた２本の映像信号線ＤＴＬの電位変化も記載してある。図では、奇数行（奇数ライン）の画素に割り当てられた信号線をＤＴＬ＿ｏｄｄで表し、偶数行（偶数ライン）の画素に割り当てられた信号線をＤＴＬ＿ｅｖｅｎで表してある。

走査線ＷＳＬに印加される制御信号は、１水平期間（１Ｈ）ずつ順次１ライン毎にシフトしていく。１ライン分の走査線に印加される制御信号は、２個のパルスを含んでいる。１番目のパルスは時間幅が長く１Ｈ以上である。２番目のパルスは時間幅が狭く、１Ｈの一部である。１番目のパルスは閾値補正期間を規定しており、２番目のパルスはサンプリング期間／移動度補正期間に対応している。給電線ＤＳＬに供給される電源パルスも１Ｈ周期で１ライン毎にシフトしていく。

これに対し、映像信号線ＤＴＬ＿ｏｄｄは２Ｈに１回比較的短時間信号電位が印加されるだけで、残りの時間は全て基準電位に保持されている。即ち映像信号線ＤＴＬ＿ｏｄｄは基準電位にある時間帯を１Ｈより大きく確保することが出来る。換言すると映像信号線ＤＴＬ＿ｏｄｄは奇数ラインの画素にのみ信号電位を供給すれば良いため、少なくとも１Ｈ分の余裕ができ、これを基準電位に固定しておくことが出来る。同様に映像信号線ＤＴＬ＿ｅｖｅｎも偶数ラインの画素にのみ信号電位を供給すれば良いため、１Ｈを超えて基準電位の時間帯を延長することが出来る。

図４Ａは、図２に示した画素１０１の動作説明に供するタイミングチャートである。時間軸を共通にして、走査線（ＷＳＬ１０１）の電位変化、給電線（ＤＳＬ１０１）の電位変化及び信号線（ＤＴＬ１０１）の電位変化を表してある。またこれらの電位変化と並行に、駆動用トランジスタ３Ｂのゲート電位（Ｖｇ）及びソース電位（Ｖｓ）の変化も表してある。

このタイミングチャートは、画素１０１の動作の遷移に合わせて期間を（Ｂ）〜（Ｉ）のように便宜的に区切ってある。発光期間（Ｂ）では発光素子３Ｄが発光状態にある。この後線順次走査の新しいフィールドに入ってまず最初の期間（Ｃ）で、電源供給線（給電線）ＤＳＬ１０１を低電位に切換える。次の期間（Ｄ）に進み、駆動用トランジスタのゲート電位Ｖｇ及びソース電位Ｖｓを初期化する。この閾値補正準備期間（Ｃ）及び（Ｄ）で駆動用トランジスタ３Ｂのゲート電位Ｖｇ及びソース電位Ｖｓをリセットすることで、閾電圧補正動作の準備が完了する。続いて閾値補正期間（Ｅ）で実際に閾電圧補正動作が行われ、駆動用トランジスタ３Ｂのゲートｇとソースｓとの間に閾電圧Ｖｔｈに相当する電圧が保持される。実際には、Ｖｔｈに相当する電圧が、駆動用トランジスタ３Ｂのゲートｇとソースｓとの間に接続された保持容量３Ｃに書き込まれることになる。

ここで閾値補正期間（Ｅ）は１列分の信号線を奇数ラインと偶数ラインで分けたことにより、１Ｈ以上確保することが出来る。したがって本発明にかかる画素回路１０１は十分に長い閾値補正期間（Ｅ）で完全に駆動用トランジスタの閾値Ｖｔｈに相当する電圧を保持容量３Ｃに書き込むことが可能になる。

この後移動度補正の為の準備期間（Ｆ）及び（Ｇ）を経て、サンプリング期間／移動度補正期間（Ｈ）に進む。ここで映像信号の信号電位ＶｉｎがＶｔｈに足し込まれる形で保持容量３Ｃに書き込まれると共に、移動度補正用の電圧ΔＶが保持容量３Ｃに保持された電圧から差し引かれる。このサンプリング期間／移動度補正期間（Ｈ）では、信号線ＤＴＬ１０１が信号電位Ｖｉｎにある時間帯にサンプリグ用トランジスタ３Ａを導通状態にするため、この時間帯よりパルス幅の短い制御信号を走査線ＷＳＬ１０１に出力し、以って保持容量３Ｃに信号電位Ｖｉｎを保持する際駆動用トランジスタ３Ｂの移動度μに対する補正を信号電位Ｖｉｎに加えている。

この後発光期間（Ｉ）に進み、信号電圧Ｖｉｎに応じた輝度で発光素子が発光する。その際信号電圧Ｖｉｎは閾電圧Ｖｔｈに相当する電圧と移動度補正用の電圧ΔＶとによって調整されているため、発光素子３Ｄの発光輝度は駆動用トランジスタ３Ｂの閾電圧Ｖｔｈや移動度μのばらつきの影響を受けることはない。なお、発光期間（Ｉ）の最初でブートストラップ動作が行われ、駆動用トランジスタ３Ｂのゲート−ソース間電圧Ｖｇｓ＝Ｖｉｎ＋Ｖｔｈ−ΔＶを一定に維持したまま、駆動用トランジスタ３Ｂのゲート電位Ｖｇ及びソース電位Ｖｓが上昇する。

引き続き図４Ｂ〜図４Ｉを参照して、図２に示した画素１０１の動作を詳細に説明する。なお、図４Ｂ〜図４Ｉの図番は、図４Ａに示したタイミングチャートの各期間（Ｂ）〜（Ｉ）にそれぞれ対応している。理解を容易にするため、図４Ｂ〜図４Ｉは、説明の都合上発光素子３Ｄの容量成分を容量素子３Ｉとして図示してある。先ず図４Ｂに示すように発光期間（Ｂ）では、電源供給線ＤＳＬ１０１が高電位Ｖｃｃ＿Ｈ（第１電位）にあり、駆動用トランジスタ３Ｂが駆動電流Ｉｄｓを発光素子３Ｄに供給している。図示する様に、駆動電流Ｉｄｓは高電位Ｖｃｃ＿Ｈにある電源供給線ＤＳＬ１０１から駆動用トランジスタ３Ｂを介して発光素子３Ｄを通り、共通接地配線３Ｈに流れ込んでいる。

続いて期間（Ｃ）に入ると図４Ｃに示すように、電源供給線ＤＳＬ１０１を高電位Ｖｃｃ＿Ｈから低電位Ｖｃｃ＿Ｌに切換える。これにより電源供給線ＤＳＬ１０１はＶｃｃ＿Ｌまで放電され、さらに駆動用トランジスタ３Ｂのソース電位ＶｓはＶｃｃ＿Ｌに近い電位まで遷移する。電源供給線ＤＳＬ１０１の配線容量が大きい場合は比較的早いタイミングで電源供給線ＤＳＬ１０１を高電位Ｖｃｃ＿Ｈから低電位Ｖｃｃ＿Ｌに切換えると良い。この期間（Ｃ）を十分に確保することで、配線容量やその他の画素寄生容量の影響を受けないようにしておく。

次に期間（Ｄ）に進むと図４Ｄに示すように、走査線ＷＳＬ１０１を低レベルから高レベルに切換えることで、サンプリング用トランジスタ３Ａが導通状態になる。このとき映像信号線ＤＴＬ１０１は基準電位Ｖｏにある。よって駆動用トランジスタ３Ｂのゲート電位Ｖｇは導通したサンプリング用トランジスタ３Ａを通じて映像信号線ＤＴＬ１０１の基準電位Ｖｏとなる。これと同時に駆動用トランジスタ３Ｂのソース電位Ｖｓは即座に低電位Ｖｃｃ＿Ｌに固定される。以上により駆動用トランジスタ３Ｂのソース電位Ｖｓが映像信号線ＤＴＬの基準電位Ｖｏより十分低い電位Ｖｃｃ＿Ｌに初期化（リセット）される。具体的には駆動用トランジスタ３Ｂのゲート−ソース間電圧Ｖｇｓ（ゲート電位Ｖｇとソース電位Ｖｓの差）が駆動用トランジスタ３Ｂの閾電圧Ｖｔｈより大きくなるように、電源供給線ＤＳＬ１０１の低電位Ｖｃｃ＿Ｌ（第２電位）を設定する。

次に閾値補正期間（Ｅ）に進むと図４Ｅに示すように、電源供給線ＤＳＬ１０１が低電位Ｖｃｃ＿Ｌから高電位Ｖｃｃ＿Ｈに遷移し、駆動用トランジスタ３Ｂのソース電位Ｖｓが上昇を開始する。やがて駆動用トランジスタ３Ｂのゲート‐ソース間電圧Ｖｇｓが閾電圧Ｖｔｈとなったところで電流がカットオフする。このようにして駆動用トランジスタ３Ｂの閾電圧Ｖｔｈに相当する電圧が保持容量３Ｃに書き込まれる。これが閾電圧補正動作である。このとき電流が専ら保持容量３Ｃ側に流れ、発光素子３Ｄ側には流れないようにするため、発光素子３Ｄがカットオフとなるように共通接地配線３Ｈの電位を設定しておく。ここで閾値補正期間（Ｅ）は１列分の信号線を奇数ラインと偶数ラインで分けたことにより、１Ｈ以上確保することが出来る。したがって本発明にかかる画素回路１０１は十分に長い閾値補正期間（Ｅ）で完全に駆動用トランジスタの閾値Ｖｔｈに相当する電圧を保持容量３Ｃに書き込むことが可能になる。

期間（Ｆ）に進むと図４Ｆに示すように、走査線ＷＳＬ１０１が低電位側に遷移し、サンプリング用トランジスタ３Ａが一旦オフ状態になる。このとき駆動用トランジスタ３Ｂのゲートｇはフローティングになるが、ゲート−ソース間電圧Ｖｇｓは駆動用トランジスタ３Ｂの閾電圧Ｖｔｈに等しいためカットオフ状態であり、ドレイン電流Ｉｄｓは流れない。

続いて期間（Ｇ）に進むと図４Ｇに示すように、映像信号線ＤＴＬ１０１の電位が基準電位Ｖｏからサンプリング電位（信号電位）Ｖｉｎに遷移する。これにより、次のサンプリング動作及び移動度補正動作の準備が完了する。

サンプリング期間／移動度補正期間（Ｈ）に入ると、図４Ｈに示すように、走査線ＷＳＬ１０１が高電位側に遷移してサンプリング用トランジスタ３Ａがオン状態となる。したがって駆動用トランジスタ３ｂのゲート電位Ｖｇは信号電位Ｖｉｎとなる。ここで発光素子３Ｄは始めカットオフ状態（ハイインピーダンス状態）にあるため、駆動用トランジスタ３Ｂのドレイン／ソース間電流Ｉｄｓは発光素子容量３Ｉに流れ込み、充電を開始する。したがって駆動用トランジスタ３Ｂのソース電位Ｖｓは上昇を開始し、やがて駆動用トランジスタ３Ｂのゲート−ソース間電圧ＶｇｓはＶｉｎ＋Ｖｔｈ−ΔＶとなる。このようにして、信号電位Ｖｉｎのサンプリングと補正量ΔＶの調整が同時に行われる。Ｖｉｎが高いほどＩｄｓは大きくなり、ΔＶの絶対値も大きくなる。したがって発光輝度レベルに応じた移動度補正が行われる。Ｖｉｎを一定とした場合、駆動用トランジスタ３Ｂの移動度μが大きいほどΔＶの絶対値が大きくなる。換言すると移動度μが大きいほど負帰還量ΔＶが大きくなるので、画素ごとの移動度μのばらつきを取り除くことが出来る。

最後に発光期間（Ｉ）になると、図４Ｉに示すように、走査線ＷＳＬ１０１が低電位側に遷移し、サンプリング用トランジスタ３Ａはオフ状態となる。これにより駆動用トランジスタ３Ｂのゲートｇは信号線ＤＴＬ１０１から切り離される。同時にドレイン電流Ｉｄｓが発光素子３Ｄを流れ始める。これにより発光素子３Ｄのアノード電位は駆動電流Ｉｄｓに応じてＶｅｌ上昇する。発光素子３Ｄのアノード電位の上昇は、即ち駆動用トランジスタ３Ｂのソース電位Ｖｓの上昇に他ならない。駆動用トランジスタ３Ｂのソース電位Ｖｓが上昇すると、保持容量３Ｃのブートストラップ動作により、駆動用トランジスタ３Ｂのゲート電位Ｖｇも連動して上昇する。ゲート電位Ｖｇの上昇量Ｖｅｌはソース電位Ｖｓの上昇量Ｖｅｌに等しくなる。故に、発光期間中駆動用トランジスタ３Ｂのゲート‐ソース間電圧ＶｇｓはＶｉｎ＋Ｖｔｈ−ΔＶで一定に保持される。

以上の説明から明らかなように、本発明にかかる表示装置は各画素が閾電圧補正機能及び移動度補正機能を備えている。図５は、かかる補正機能を備えた画素に含まれる駆動用トランジスタの電流／電圧特性を示すグラフである。このグラフは横軸に信号電位Ｖｉｎを取り、縦軸に駆動電流Ｉｄｓを取ってある。異なる画素Ａ及びＢについてそれぞれＶｉｎ／Ｉｄｓ特性をグラフ化している。画素Ａは閾電圧Ｖｔｈが比較的低く移動度μが比較的大きいもので、画素Ｂは逆に閾電圧Ｖｔｈが比較的高く移動度μが比較的小さいものである。

グラフ（１）は、閾値補正及び移動度補正共に行わなかった場合である。このときには画素Ａ及び画素Ｂで閾電圧Ｖｔｈ及び移動度μの補正がまったく行われないため、Ｖｔｈやμの違いでＶｉｎ／Ｉｄｓ特性に大きな違いが出てしまう。したがって同じ信号電位Ｖｉｎを与えても、駆動電流Ｉｄｓ即ち発光輝度が異なってしまい、画面のユニフォーミティが得られない。

グラフ（２）は閾値補正をかける一方移動度補正は行わない場合である。このとき画素Ａと画素ＢでＶｔｈの違いはキャンセルされる。しかしながら移動度μの相違はそのまま現れている。したがってＶｉｎが高い領域（即ち輝度が高い領域）で、移動度μの違いが顕著に現れ、同じ階調でも輝度が違ってしまう。具体的には同じ階調（同じＶｉｎ）で、μの大きい画素Ａの輝度（駆動電流Ｉｄｓ）は高く、μの小さい画素Ｂの輝度は低くなっている。

グラフ（３）は閾値補正及び移動度補正共に行った場合であり、本発明に対応している。閾電圧Ｖｔｈ及び移動度μの相違は完全に補正され、その結果画素Ａと画素ＢのＶｉｎ／Ｉｄｓ特性は一致する。したがって全ての階調（Ｖｉｎ）で輝度（Ｉｄｓ）が同一レベルとなり、画面のユニフォーミティが顕著に改善される。

グラフ（４）は参考例を表しており、移動度補正はかけたものの、閾電圧の補正が不十分な場合である。換言すると閾電圧補正動作を複数回繰り返すのではなく、１回のみとした場合である。このときには閾電圧Ｖｔｈの差が除去されないため、画素Ａと画素Ｂでは低階調の領域で輝度（駆動電流Ｉｄｓ）に差が出てしまう。よって閾電圧の補正が不十分な場合は、低階調で輝度のムラが現れ画質を損なうことになる。

図６は、参考例にかかる表示装置の全体構成を示すブロック図である。理解を容易にするため、図１に示した本発明にかかる表示装置と対応する部分には対応する参照番号を付してある。異なる点は、本発明にかかる表示装置が１列当たり２本の信号線ＤＴＬを用意しているのに対し、図６の参考例は１列あたり１本の信号線ＤＴＬを備えていることである。即ち参考例の信号線ＤＴＬは１ラインごと順に信号電位を供給していく。そのため参考例の表示装置は、１Ｈよりも短い時間幅でしか、信号線ＤＴＬが基準電位にある時間帯を確保することが出来ない。

図７は図６に示した参考例にかかる表示装置の動作説明に供するタイミングチャートである。理解を容易にするため、図４Ａに示した本発明にかかる表示装置のタイミングチャートと同様の表記を採用している。タイミングチャートに示すように、参考例にかかる表示装置も、時間の経過と共に発光期間（Ｂ）、閾値補正順期間（Ｃ），（Ｄ）、閾値補正期間（Ｅ）、サンプリング期間（移動度補正期間）（Ｈ）、発光期間（Ｉ）のように順に推移していく。しかしながら閾値補正期間（Ｅ）は１Ｈを超えて確保することが不可能であり、実質上閾値補正期間（Ｅ）は１Ｈの半分程度となっている。この様に短い閾値補正期間（Ｅ）では、場合により駆動用トランジスタのソース電位ＶｓがＶｔｈのレベルに達するまで上昇することが出来ず、閾電圧キャンセル動作が不十分になる恐れがある。閾電圧補正動作が不十分であると、図５の（４）に示したように、高階調側ではばらつきが少ないものの低階調ではばらつきが大きくなるため、これが輝度ムラとなって画面に現れてしまう。これに対し本発明は閾値補正期間を十分確保することにより、低輝度においても輝度ムラを防止することが出来る。これにより低階調から高階調の全レベルにわたって良好な画質を得ることが出来る。

本発明にかかる表示装置の全体構成を示すブロック図である。 図１に示した表示装置に含まれる画素の構成例を示す回路図である。 図１に示した本発明にかかる表示装置の動作説明に供するタイミングチャートである。 図２に示した画素回路の動作説明に供するタイミングチャートである。 同じく動作説明に供する模式図である。 同じく動作説明に供する模式図である。 同じく動作説明に供する模式図である。 同じく動作説明に供する模式図である。 同じく動作説明に供する模式図である。 同じく動作説明に供する模式図である。 同じく動作説明に供する模式図である。 同じく動作説明に供する模式図である。 同じく動作説明に供するグラフである。 参考例にかかる表示装置を示すブロック図である。 図６に示した表示装置の動作説明に供するタイミングチャートである。

符号の説明

１００…表示装置、１０１…画素、１０２…画素アレイ部、１０３…水平セレクタ、１０４…ライトスキャナ、１０５…電源スキャナ、３Ａ…サンプリング用トランジスタ、３Ｂ…駆動用トランジスタ、３Ｃ…保持容量、３Ｄ…発光素子

Claims (3)

1. 画素アレイ部とこれを駆動する駆動部とからなり、
   前記画素アレイ部は、行状の走査線と、列状の信号線と、両者が交差する部分に配された行列状の画素と、画素の各行に対応して配された給電線とを備え、
   前記駆動部は、各走査線に順次制御信号を供給して画素を行単位で線順次走査する主スキャナと、該線順次走査に合わせて各給電線に第１電位と第２電位で切り換わる電源電圧を供給する電源スキャナと、
   該線順次走査に合わせて列状の信号線に映像信号となる信号電位と基準電位を供給する信号セレクタとを備え、
   前記画素は、発光素子と、サンプリング用トランジスタと、駆動用トランジスタと、保持容量とを含み、
   前記サンプリング用トランジスタは、そのゲートが該走査線に接続し、そのソース及びドレインの一方が該信号線に接続し、他方が該駆動用トランジスタのゲートに接続し、
   前記駆動用トランジスタは、そのソース及びドレインの一方が該発光素子に接続し、他方が該給電線に接続し、
   前記保持容量は、該駆動用トランジスタのソースとゲートの間に接続している表示装置であって、
   前記電源スキャナは、該信号線が基準電位にある状態で該給電線を第１電位から第２電位に切り換え、
   前記主スキャナは、同じく該信号線が基準電位にある状態で該走査線に制御信号を供給して該サンプリング用トランジスタを導通させ、基準電位を該駆動用トランジスタのゲートに印加するとともに該駆動用トランジスタのソースを第２電位にセットし、
   続いて前記電源スキャナは、該信号線が基準電位から信号電位に切り換る前の補正期間で、該給電線を第２電位から第１電位に切り換えて、該駆動用トランジスタの閾電圧に相当する電圧を該保持容量に保持しておき、
   前記サンプリング用トランジスタは、該信号線が基準電位から信号電位に切り換ったとき該信号電位をサンプリングして該保持容量に保持し、
   前記駆動用トランジスタは、第１電位にある該給電線から電流の供給を受け該保持された信号電位に応じて駆動電流を該発光素子に流し、
   前記信号線は列ごとに二本配されており、一方の信号線は奇数行の画素に基準電位及び信号電位を供給し、他方の信号線は偶数行の画素に基準電位及び信号電位を供給して、各信号線が基準電位にある時間帯を長くし、
   以って該駆動用トランジスタの閾電圧に相当する電圧を該保持容量に保持するための補正期間を確保するようにしたことをことを特徴とする表示装置。
2. 前記サンプリングトランジスタは、該保持容量に信号電位を保持する際、該駆動用トランジスタの移動度に対する補正を信号電位に加えることを特徴とする請求項１記載の表示装置。
3. 前記主スキャナは、該保持容量に信号電位が保持されたタイミングで走査線に対する制御信号の印加を解除し、該サンプリング用トランジスタを非導通状態にして該駆動用トランジスタのゲートを該信号線から電気的に切り離し、以って該駆動用トランジスタのソース電位の変動にゲート電位が連動しゲートとソース間の電圧を一定に維持することを特徴とする請求項１記載の表示装置。

Images