Nothing Special   »   [go: up one dir, main page]

JP2008153470A - 半導体装置および半導体装置の製造方法 - Google Patents

半導体装置および半導体装置の製造方法 Download PDF

Info

Publication number
JP2008153470A
JP2008153470A JP2006340473A JP2006340473A JP2008153470A JP 2008153470 A JP2008153470 A JP 2008153470A JP 2006340473 A JP2006340473 A JP 2006340473A JP 2006340473 A JP2006340473 A JP 2006340473A JP 2008153470 A JP2008153470 A JP 2008153470A
Authority
JP
Japan
Prior art keywords
semiconductor device
electrode
noble metal
metal member
metal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2006340473A
Other languages
English (en)
Inventor
Ryoichi Kajiwara
良一 梶原
Kazutoshi Ito
和利 伊藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Renesas Technology Corp
Original Assignee
Renesas Technology Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Renesas Technology Corp filed Critical Renesas Technology Corp
Priority to JP2006340473A priority Critical patent/JP2008153470A/ja
Priority to US12/002,677 priority patent/US7816780B2/en
Publication of JP2008153470A publication Critical patent/JP2008153470A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/563—Encapsulation of active face of flip-chip device, e.g. underfilling or underencapsulation of flip-chip, encapsulation preform on chip or mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/03—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/33—Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L24/36—Structure, shape, material or disposition of the strap connectors prior to the connecting process
    • H01L24/37—Structure, shape, material or disposition of the strap connectors prior to the connecting process of an individual strap connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L24/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L24/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/84—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a strap connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04026—Bonding areas specifically adapted for layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04042—Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0601—Structure
    • H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/115—Manufacturing methods by chemical or physical modification of a pre-existing or pre-deposited material
    • H01L2224/11505—Sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13144—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/1354—Coating
    • H01L2224/1356—Disposition
    • H01L2224/13563—Only on parts of the surface of the core, i.e. partial coating
    • H01L2224/13564—Only on the bonding interface of the bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/1354—Coating
    • H01L2224/13575—Plural coating layers
    • H01L2224/1358—Plural coating layers being stacked
    • H01L2224/13582—Two-layer coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/1354—Coating
    • H01L2224/13599—Material
    • H01L2224/13698—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/13699—Material of the matrix
    • H01L2224/1379—Material of the matrix with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/1354—Coating
    • H01L2224/13599—Material
    • H01L2224/13698—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/13798—Fillers
    • H01L2224/13799—Base material
    • H01L2224/138—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/2919—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29299—Base material
    • H01L2224/293—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29338—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/29339—Silver [Ag] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29299—Base material
    • H01L2224/293—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29338—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/29344—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/36—Structure, shape, material or disposition of the strap connectors prior to the connecting process
    • H01L2224/37—Structure, shape, material or disposition of the strap connectors prior to the connecting process of an individual strap connector
    • H01L2224/37001—Core members of the connector
    • H01L2224/37099—Material
    • H01L2224/371—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/36—Structure, shape, material or disposition of the strap connectors prior to the connecting process
    • H01L2224/37—Structure, shape, material or disposition of the strap connectors prior to the connecting process of an individual strap connector
    • H01L2224/37001—Core members of the connector
    • H01L2224/37099—Material
    • H01L2224/371—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/37138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/37147—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H01L2224/401—Disposition
    • H01L2224/40151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/40221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/40245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/40247—Connecting the strap to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/45124—Aluminium (Al) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/4847—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
    • H01L2224/48472—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond the other connecting portion not on the bonding area also being a wedge bond, i.e. wedge-to-wedge
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/485—Material
    • H01L2224/48505—Material at the bonding interface
    • H01L2224/48699—Principal constituent of the connecting portion of the wire connector being Aluminium (Al)
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8338—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/83399—Material
    • H01L2224/834—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/83438—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/83439—Silver [Ag] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8384—Sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8385—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/84—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a strap connector
    • H01L2224/848—Bonding techniques
    • H01L2224/8485—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L24/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L24/41—Structure, shape, material or disposition of the strap connectors after the connecting process of a plurality of strap connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01014—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01016—Sulfur [S]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01022—Titanium [Ti]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01028—Nickel [Ni]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/0665—Epoxy resin
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/078—Adhesive characteristics other than chemical
    • H01L2924/0781—Adhesive characteristics other than chemical being an ohmic electrical conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/1015—Shape
    • H01L2924/10155—Shape being other than a cuboid
    • H01L2924/10158—Shape being other than a cuboid at the passive surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/10251—Elemental semiconductors, i.e. Group IV
    • H01L2924/10253—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/157—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2924/15738—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950 C and less than 1550 C
    • H01L2924/15747—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30105—Capacitance
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/24—Structurally defined web or sheet [e.g., overall dimension, etc.]
    • Y10T428/24273—Structurally defined web or sheet [e.g., overall dimension, etc.] including aperture
    • Y10T428/24322—Composite web or sheet
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/25—Web or sheet containing structurally defined element or component and including a second component containing structurally defined particles

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Powder Metallurgy (AREA)
  • Wire Bonding (AREA)
  • Die Bonding (AREA)

Abstract

【課題】半導体装置の信頼性を向上させることのできる技術を提供する。
【解決手段】少なくとも一方の主面に金属電極１２を備える半導体デバイスと、ベース樹脂（有機樹脂）１０に貴金属を含むＡｇ粒子（金属粒子）９を混合した導電性樹脂７を介して、金属電極１２に電気的に接続されるダイパッド（金属部材）１３とを有し、金属電極１２またはダイパッド１３の互いに対向する面の少なくとも一方の面に、金属面にＡｇ（貴金属）のナノ粒子を焼結したポーラスなナノ粒子コート膜（貴金属層）５が形成されるように構成する。
【選択図】図６

Description

本発明は、半導体デバイスの実装技術に関し、特に半導体デバイスを鉛フリーで半導体装置の外部接続端子に電気的に接続する構造の半導体装置に適用して有効な技術に関する。
例えば、特開２００５−９３８２６号公報（特許文献１）には、第一の電気構造物に設けられた第一の電極と第二の電気構造物に設けられた第二の電極の少なくともいずれかの電極と金属微粒子の融着により導通が確保されている電極接続部と、前記第一の電極と第二の電極の間の中間部における導通が導電性接着剤により確保されている中間接続部とから成り、前記金属微粒子は前記導電性接着剤の熱硬化温度以下で融着が起こる金属微粒子であり、前記導電性接着剤は該導電性接着剤の熱硬化温度以下では融着が起こらない粒径の導電性フィラーを含む導電性接着剤である接続構造体が記載されている。
また、特開２００５−３４０２７９号公報（特許文献２）には、バイアホールに、μｍサイズの金属フィラーによるマイクロ粒子導電性ペーストと、ｎｍサイズの金属フィラーによるナノ粒子導電性ペーストとを層状に積層充填し、マイクロ粒子導電性ペーストと導体層との間にナノ粒子導電性ペーストが層状に存在する構造が記載されている。
また、技術論文11th Symposium on “Microjoining and Assembly Technology in Electronics”,pp233-238,(2005.2)（非特許文献１）には、パワー半導体装置のダイボンディングにＡｇナノ粒子を従来のＡｇペーストに混合したナノ複合Ａｇペースト材料の適用を検討した報告がなされている。その中で、ダイボンディング部の温度サイクル信頼性とＰＣＴ信頼性、放熱特性および電気導通特性が、従来のＡｇペースト接続に比べてナノ複合Ａｇペーストの方が優れるとの記載がされている。特性の改善は、Ａｇナノ粒子がＡｇ粒子の間に介在し、２００℃の加熱で融着現象を起こしてＡｇ粒子同士の接合に寄与したためとしている。ただし、特性を上げるためには、ナノ複合Ａｇペーストを硬化ベークする工程で、所定の押し付け圧力を加えることが必要としている。
特開２００５−９３８２６号公報 特開２００５−３４０２７９号公報 11th Symposium on "Microjoining and Assembly Technology in Electronics",pp233-238,(2005.2)
トランジスタパッケージ等に代表されるパワー半導体装置は、電流をオン／オフ制御する縦型半導体デバイスの裏面電極とリードフレームのダイパッドとがダイボンディングにより接続され、回路面側の主電極と制御電極がそれぞれの外部接続用リードに電気的に接続され、半導体デバイスの全体とダイパッドの全体または一部と外部導出用リードの一部が絶縁樹脂でモールドされたパッケージ構造となっている。
前記縦型半導体デバイスをダイパッドに電気的に接続する方法として、従来、大容量及び中容量（半導体デバイスの外形のうち最も長い辺が４ｍｍを超えるサイズ）のパワー半導体装置は、高鉛半田によるダイボンディングが製品に採用されている。一方、小容量（半導体デバイスの外形のうち最も長い辺が４ｍｍ以下のサイズ）でチップサイズが小さいパワー半導体装置には有機樹脂にＡｇ粒子を混合した導電性樹脂であるＡｇペーストによるダイボンディングが採用されている。
これら縦型半導体デバイスの裏面電極には最表面にＡｕまたはＡｇなどの貴金属層が形成されており、Ａｇペーストによりダイボンディングされるダイパッド面はＡｇめっきが施された構造となっている。また、ＡｇペーストのＡｇ含有量は、パワー半導体装置に要求される電気的及び熱的特性を満たすため、重量比率で８０％以上のＡｇ粒子が混合された高導電性Ａｇペーストが用いられている。
近年、ＲｏＨＳ規制に伴う半導体装置の鉛フリー化に対応するため、中容量やチップサイズの大きいパワー半導体装置にも高鉛半田のダイボンディングに代えて鉛フリーの導電性Ａｇペーストを適用検討する動きがある。
一方最近の動きとして、前記非特許文献１のように、ナノテクノロジーを応用したＡｇペースト材料の開発が行われ、Ａｇナノ粒子を従来のＡｇペーストに混合したナノ複合Ａｇペースト材料が提案されている。
本発明者は、導電性樹脂を用いた半導体デバイスの接続構造について検討を行い、以下の課題を見出した。
パワー半導体のダイボンディングの接続材料として導電性Ａｇペーストを適用する場合、Ａｇペーストには高い熱伝導性と低い電気抵抗特性が要求されるため、ペースト中のＡｇ含有量は８０〜９０ｗｔ％程度の材料が使われている。
Ａｇ含有量が多くなる程、弾性変形しやすい樹脂の比率が小さくなるため、硬化処理後の接着層の剛性が増して接着層の歪吸収能力が低い。この接着層に歪吸収能力を超える歪が加わると、Ａｇ粒子や樹脂の破断強度に比べて強度が低い樹脂とＡｇ粒子、デバイス裏面電極あるいはダイパッドとの接着界面で剥離が生じ易いという問題がある。接続界面で剥離が生じると、パワー半導体の信頼性が低下する。
樹脂と金属の接着機構は明確ではないが、一般的に樹脂の官能基と金属原子がイオン結合する組合せの接着強度は高く、化学的作用が無く物理吸着のみで付着する組合せの接着強度は低い性質を示す。
貴金属類は全般的に樹脂との化学的作用に乏しく、その中でもＡｕが最も化学的作用に乏しい。本発明者が検討した所、イオウを含む樹脂系で物理吸着以上の接着強度が得られるが、その接続強度は低い。
半導体デバイスの裏面電極は最表面がＡｕの蒸着膜で構成されることが多く、また裏面電極の表面形状は、平坦、かつ、平滑な面となっていることから、構造的にアンカー効果等の形状的な補強効果が得られ難いために、デバイスの裏面電極とＡｇペースト接着界面の強度が他に比べて特に低い。
このため、チップとリードフレームのダイパッド間で生じる熱歪が所定の値より大きくなる製品では、２６０℃リフローや温度サイクル等の熱歪が加わる条件下で、デバイス裏面電極とＡｇペースト接着界面が容易に剥離し、製品に必要な信頼性を確保できないという問題がある。
このため、中容量あるいはデバイスサイズが所定のサイズ（半導体デバイスの外形のうち最も長い辺が４ｍｍのサイズ）を超えるパワー半導体パッケージへのＡｇペーストによるダイボンディングを適用できていない。
特開２００５−９３８２６号公報（特許文献１）や特開２００５−３４０２７９号公報（特許文献２）では、金属微粒子（ナノ粒子）と電極（導体層）とが融着されているという接続状態のみが重視されており、導電性樹脂と電極などの接続界面の状態については言及されていない。
また、この問題はＡｇナノ粒子を混合した複合Ａｇペーストにおいても同様であり、チップ裏面電極と複合Ａｇペーストの接着界面での剥離によって短い温度サイクル寿命しか得られない。このため製品に必要な信頼性を確保できない。
本発明の目的は、半導体装置の信頼性を向上させることのできる技術を提供することにある。
本発明の前記ならびにその他の目的と新規な特徴は、本明細書の記述および添付図面から明らかになるであろう。
本願において開示される発明のうち、代表的なものの概要を簡単に説明すれば、次のとおりである。
すなわち、少なくとも一方の主面に金属電極を備える半導体デバイスと、有機樹脂に貴金属を含む金属粒子を混合した導電性樹脂を介して、前記金属電極に電気的に接続される金属部材とを有し、前記金属電極または前記金属部材の互いに対向する面の少なくとも一方の面に、金属面に貴金属のナノ粒子を焼結したポーラスな貴金属層が形成されるように構成するものである。
本願において開示される発明のうち、代表的なものによって得られる効果を簡単に説明すれば以下のとおりである。
すなわち、半導体装置の信頼性を向上させることができる。
本実施の形態を説明するための全図において同一機能を有するものは原則として同一の符号を付すようにし、その繰り返しの説明は省略する。以下、本発明の実施の形態を図面に基づいて詳細に説明する。
（実施の形態１）
図１は、本実施の形態１の半導体デバイスが配線基板にフリップチップ接続された状態を示す断面図である。
図１において、半導体デバイス１の一方の主面（第１主面）１ａには突起状の電極端子（金属電極、第１電極）２が複数（図１では３個）形成されている。電極端子２の材料としては、例えばＡｇやＡｕを例示することができる。なお、図１では、半導体デバイス１の主面１ａに、３個の電極端子２が形成されているが、電極端子２の数は３個に限定される訳ではなく、半導体装置の用途、機能に応じて適切な数を選択することができる。
また、電極端子２の下側には、半導体デバイス１の主面１ａと対向した状態で配線基板３が配置されている。配線基板３は、絶縁性樹脂などである絶縁基板に所定の配線パターンで、例えばＣｕなどの配線部材が形成されたものである。
また、配線基板３には半導体デバイス１と電気的に接続するための接続端子（金属部材、第１金属部材）４が形成されている。接続端子４は、絶縁基板上に配線されたＣｕパターン上にＮｉ／Ａｕめっきされた構造となっている。すなわち、接続端子４の電極端子２と対向する面の表面は貴金属であるＡｕで構成されている。
また、半導体デバイス１側の電極端子２及び配線基板３側の接続端子４の表面には、それぞれＡｇナノ粒子のペーストを印刷し、２００〜５００℃の温度で焼成したＡｇのナノ粒子コート膜（貴金属層、第１貴金属層）５およびナノ粒子コート膜（第２貴金属層）６が形成されている。
ナノ粒子コート膜５、６の厚さは１００ｎｍ〜１０μｍの範囲としている。１０μｍより厚くするのはコスト的に高くなり、１００ｎｍより薄くするのは、印刷時のＡｇナノ粒子ペーストの供給が難しくなるためである。
また、ナノ粒子コート膜５、６間は、Ａｇ粒子をエポキシ樹脂に混ぜた導電性樹脂７で接着されている。導電性樹脂７のベース樹脂は、硬化させる前は流動性が高く、Ａｇナノ粒子コート膜の開口した孔部に侵入した状態で硬化している。
ここで、電極端子２に形成したナノ粒子コート膜５、および接続端子４に形成したナノ粒子コート膜６が、それぞれ導電性樹脂７と接続される接続界面の状態について説明する。
図２は図１に示す一点鎖線Ａで囲った領域を拡大した拡大断面図、図３は図２に示す一点鎖線Ｂで囲った領域の導電性樹脂で接着する前の状態を示す拡大断面図、図４は図２に示す一点鎖線Ｃで囲った領域の導電性樹脂で接着する前の状態を示す拡大断面図である。
図２において、導電性樹脂７はＡｇ粒子９と有機樹脂であるベース樹脂１０とから構成されている。Ａｇ粒子９の粒子サイズ（長手方向の最長長さ）は０．５〜５０μｍである。また、導電性樹脂７に混合されているＡｇ粒子９の含有量は６５〜９８ｗｔ％である。Ａｇ粒子９の含有量が６５ｗｔ％より少ないと、電気的な導通特性が不十分となり、９８ｗｔ％より多いと導電性樹脂７の接着特性が低下するためである。
また、図２に示すようにナノ粒子コート膜５、６はポーラスな構造となっている。ナノ粒子のコート膜５、６は、ナノ粒子同士が融合・凝集して粗大化した粒子が互いに連結した膜となっている。内部には多数の孔を有し、表面に開口した状態の孔部も多数形成されている。また、ナノ粒子コート膜５、６表面の凹凸も顕著でミクロ的に起伏に富んだ膜となっている。
図３に示すように、ナノ粒子コート膜５の表面には複数の孔部１００が形成されている。孔部１００は、図２に示す電極端子２から接続端子４に向かう方向（第１の方向）５１に沿って、順に開口部（第１の開口部）１０１Ａ、開口部（第２の開口部）１０１Ｂを備えている。
また、ナノ粒子コート膜５の表面の複数の孔部１００には、図２に示すように導電性樹脂７のベース樹脂１０が浸入した状態で硬化している。
ここで、図３に示す開口部１０１Ａの一部は、ナノ粒子コート膜５の一部である迫り出し部１０２によって覆われている。迫り出し部１０２は開口部１０１Ｂ側に形成されている。
迫り出し部１０２を形成することにより、孔部１００に浸入した状態で硬化したベース樹脂１０がアンカーのようにナノ粒子コート膜５に埋まった状態となる。このため、ベース樹脂１０のアンカー効果により、図２に示す導電性樹脂７が電極端子２から接続端子４の方向に剥離する現象を抑制することが可能となる。
また、ナノ粒子コート膜５と、電極端子２の接続界面は、予めナノ粒子を塗布した状態で２００〜５００℃の温度で焼成することにより融着している。このためナノ粒子コート膜５と、電極端子２の接続界面の接続強度は、ナノ粒子コート膜５と導電性樹脂７との接続界面の接続強度よりも大きい。
すなわち、迫り出し部１０２を備える孔部１００を複数形成したナノ粒子コート膜５を形成することにより、ナノ粒子コート膜５を形成しない場合と比較して、導電性樹脂７と電極端子２との接続強度を向上させることが可能となる。このため、実使用環境での界面剥離による不良の発生を抑制できるので、信頼性の高い導電性樹脂による接続構造を得ることが可能となる。
また、図４に示すように、ナノ粒子コート膜６もナノ粒子コート膜５と同様な構造を有している。すなわち、ナノ粒子コート膜６の表面には複数の孔部１００が形成されている。孔部１００は、図２に示す接続端子４から電極端子２に向かう方向（第２の方向）５２に沿って、順に開口部（第３の開口部）１０１Ｃ、開口部（第４の開口部）１０１Ｄを備えている。
また、ナノ粒子コート膜６の表面の複数の孔部１００には、図２に示すように導電性樹脂７のベース樹脂１０が浸入した状態で硬化している。また、図４に示す開口部１０１Ｃの一部は、ナノ粒子コート膜５の一部である迫り出し部１０２によって覆われている。迫り出し部１０２は開口部１０１Ｄ側に形成されている。
本実施の形態１では、電極端子２側にも接続端子４側にもナノ粒子コート膜を形成することにより、いずれか一方にナノ粒子コート膜を形成する場合よりもさらに接続信頼性を向上させることが可能となる。
次に、本実施の形態１の半導体装置の製造プロセスについて説明する。
まず、図１に示すように、主面１ａに電極端子２が形成された半導体デバイス１を準備する。次に電極端子２の表面に、貴金属（本実施の形態１ではＡｇ）ナノ粒子を分散させた例えば揮発性の溶媒やペーストを塗布する。ナノ粒子の平均粒子径は１〜５０ｎｍとしてある。
次に、この溶媒、またはペーストを塗布した電極端子２を２００〜５００℃の範囲の加熱温度で焼成する。この焼成工程を行うと、溶媒、またはペーストに分散された貴金属ナノ粒子の表面に予め形成されていた保護膜が焼成により消失した段階でナノ粒子同士の融合が始まる。
また、電極端子２の表面が貴金属あるいはＣｕの材質で構成されている（本実施の形態１ではＡｕ）場合、同時に電極端子２の表面と物理的に接触していた貴金属ナノ粒子は電極端子２の表面と融合を始める。焼成処理温度の上昇や時間の経過と共に融合が進展して粒子の成長が進み、電極端子２の表面と貴金属ナノ粒子が融合した領域の面積が拡大する。
ここで、焼成処理を行う際には、積極的な加圧処理を行う訳ではないので、焼成処理温度の上昇や時間の経過と共に貴金属ナノ粒子同士の融合が進んでも、ナノ粒子コート膜５が緻密化することはない。
このため、焼成後のナノ粒子コート膜５の表面は、図３に示すように、電極端子２から接続端子４に向かう方向（第１の方向）５１に沿って、順に開口部（第１の開口部）１０１Ａ、開口部（第２の開口部）１０１Ｂを備え、開口部１０１Ａを覆う迫り出し部１０２が形成された孔部１００が複数形成されたポーラスな状態となる。
また、焼成処理後のナノ粒子コート膜５は下地である電極端子２の表面との接続界面は部分的に金属接合した状態となる。
一方、図１に示す接続端子４の表面にも電極端子２側と同様に、貴金属（本実施の形態１ではＡｇ）ナノ粒子を分散させた例えば揮発性の溶媒やペーストを塗布した後、接続端子４を２００〜５００℃の範囲の加熱温度で焼成する。
焼成後のナノ粒子コート膜６の表面は、図４に示すように、接続端子４から電極端子２に向かう方向（第２の方向）５２に沿って、順に開口部（第３の開口部）１０１Ｃ、開口部（第４の開口部）１０１Ｄを備え、開口部１０１Ｃを覆う迫り出し部１０２が形成された孔部１００が複数形成されたポーラスな状態となる。
上記したナノ粒子コート膜５、６を予め形成した後、図１に示す導電性樹脂７で、ナノ粒子コート膜５とナノ粒子コート膜６とを接着する。接着工程では、まずナノ粒子コート膜６にディスペンサーでペースト状の導電性樹脂７を供給し塗布する。
この導電性樹脂７には、予め平均粒子径が０．５〜４０μｍのＡｇ粒子が６５〜９８％ｗｔの割合で混合されている。
次に、電極端子２にナノ粒子コート膜５が形成された半導体デバイス１を接続端子４が形成された配線基板３に搭載する。搭載工程では、電極端子２と対応する接続端子４とを対向させた状態で半導体デバイス１を押し付けて搭載する。
また、導電性樹脂７を１００〜２００℃で仮硬化処理する。ペースト状の導電性樹脂７を塗布して硬化ベーク処理を行うと、流動性の高い液状樹脂がポーラスなナノ粒子コート膜５、６の孔部１００に侵入し、導電性のＡｇ粒子はナノ粒子コート膜５、６に接触して重なるように搭載される。
次に絶縁性のアンダーフィル樹脂８を配線基板／半導体デバイス間に毛細管現象を利用して充填し、１５０〜２００℃の温度で硬化処理を行う。このとき、導電性樹脂７も同時に本硬化が進み、樹脂の硬化収縮によって導電性樹脂内のＡｇ粒子同士が押し付けられて接触が確保され、電気的導通と熱の放散性が確保される。
アンダーフィル樹脂８は無機の絶縁性フィラーが配合され、熱膨張率が７０ｐｐｍ／℃以下となるように調整されている。
導電性樹脂７を硬化ベークするとベース樹脂１０は硬化収縮するが、ベース樹脂１０はポーラスなナノ粒子コート膜５、６の孔部１００に入り込んだ状態で硬化するため、その界面強度は機械的なアンカー効果が働き強化される。
樹脂の硬化収縮に伴い、導電性のＡｇ粒子は樹脂によってナノ粒子コート面に押し付けられるようにして固化が進む。導電性粒子同士あるいは導電性粒子とナノ粒子コート膜間は接触によって導通が確保され、ナノ粒子コート膜５、６と電極端子２、接続端子４の各表面とは金属接合によって導通が確保される。
本実施の形態１では、ポーラスなナノ粒子コート膜５、６を予め電極端子２、接続端子４に形成することにより、導電性樹脂７のアンカー効果が得られる。このアンカー効果により、導電性樹脂７と電極端子２および接続端子４との接着強度が改善され、接着強度を劣化させる温度サイクル環境下においても接着界面の剥離の進行を抑制し、信頼性の高い導電性樹脂と金属の接続構造を提供することができる。
また、配線基板３のＡｕ接続端子４と半導体デバイスの突起状Ａｕ電極端子２とを導電性樹脂７で接着する接続構造を、強度的に最も弱い平坦なＡｕ端子と導電性樹脂７の接着界面から、起伏に富んだＡｇのナノ粒子コート膜と導電性樹脂７との接着界面に変えているので、材質的な組合せ変更による接着強度を改善することができる。
また、半導体装置の電気的接続部を上記接続構造としたことにより、鉛フリーはんだでは得られなかった２６０℃リフロー耐性が得られるようになり、二次実装（半導体装置をプリント配線回路基板などに実装すること）性に優れた鉛フリーの半導体装置を提供することができる。
また、半導体装置の組立温度を２００℃以下で行えるようになるため耐熱性の低い部材で実装材料を構成することができ、低コストの半導体装置を提供することができる。
（実施の形態２）
前記実施の形態１では半導体デバイスを配線基板にフリップチップ接続した半導体装置に適用した例について説明した。本実施の形態２では、ダイボンディングにより半導体デバイスの主面に形成された電極を接続する半導体装置に適用した例について説明する。
図５は、本実施の形態２の縦型半導体デバイスをダイパッドにダイボンディングした状態を示す断面図、図６は、図５に示す一点鎖線Ａで囲った領域を拡大した拡大断面図である。
図５において、ダイパッド（金属部材、第１金属部材）１３の半導体デバイス１１を搭載する領域には厚さ５〜１０μｍのＡｇめっき膜１４が形成されている。一方、縦型半導体デバイス１１の一方の主面（第１主面）１１ａにはＴｉ／Ｎｉ／Ａｕの金属多層膜が金属電極（第１電極）１２として形成されている。
金属電極１２の表層のＡｕ膜は１００ｎｍ〜５μｍの厚さで形成されている。Ａｕ膜が１００ｎｍより薄いと下地のＮｉが拡散によりＡｕ膜表面に析出し、接続界面の電気抵抗の増加や接着強度の低下を引き起こす。また、５μｍより厚くするのは、特性が変わらずコストの上昇のみを引き起こすため現実的ではない。
金属電極１２の表面には、前記実施の形態１で説明した図２および図３に示すナノ粒子コート膜５と同様に、Ａｇナノ粒子を塗布して焼成したポーラスなＡｇのナノ粒子コート膜５が形成されている。Ａｇナノ粒子は平均粒子径１〜５０ｎｍの粒子サイズを用いて焼成している。
Ａｇナノ粒子のサイズが平均粒子径で５０ｎｍを越えると焼成時に粒子が融合する性質が低下するため、焼成後のＡｕ金属電極１２との密着性が悪くなり、導電性樹脂で接着した場合にナノ粒子コート膜５とＡｕ裏面電極間で剥離して逆に信頼性が低下する。
Ａｇナノ粒子のサイズが平均粒子径１ｎｍよりも小さい場合は材料の製作コストが高くなり、しかも常温保管条件で凝集が生じやすくなるため現実的に取り扱うのが難しくなる。
Ａｇナノ粒子は保管中の凝集を防ぐ目的で表面に有機物の保護皮膜を形成しており、加熱により揮発・消失する性質の溶媒に混ぜて分散処理して用いている。金属電極１２に塗布する際には溶媒あるいはペーストの状態でデバイス裏面へ塗布している。
溶媒にはＡｇナノ粒子の分散性が良かったトルエンやアルコールや純水を用いたが、加熱過程で消失する性質があれば他の溶媒を用いても問題は無い。また、塗布方法は浸漬法やスピンコート法、印刷法、ディスペンス法、インクジェット法のいずれでもよく、分散処理液の粘度や塗布パターンによって適する方式を選択することができる。
本実施の形態２ではウェーハ状態で裏面の全面に薄いコート膜を形成するために、スピンコート法を用いた。焼成は大気中で３５０℃−１時間の加熱処理を行った。加熱温度はＡｇナノ粒子の保護膜の分解消失温度に合わせて設定するが、高分子系の保護膜の場合は３００〜５００℃、低分子系の保護膜の場合は２００〜４００℃の温度範囲で設定することが好ましい。
図６に示すように金属電極１２の表層のＡｕ膜には、このＡｕ膜に金属結合した状態でＡｇナノ粒子が融合して形成されたナノ粒子コート膜５が形成されている。ナノ粒子コート膜５はポーラスで、その孔部に導電性樹脂７のベース樹脂１０が流入した状態で接着している。
導電性樹脂７のＡｇ粒子９とナノ粒子コート膜５とはメカニカルに接触した状態で接着されており、金属結合とはなっていない。また、導電性樹脂７中のＡｇ粒子９同士も接触状態で接続されており、近接効果で導電粒子を経由して熱や電気を伝えている。
この接続構造は、半導体デバイス１１の金属電極１２表面に予めナノ粒子コート膜５（組立工程の前に焼成処理された膜）を形成することにより得られるが、詳細は後述する。
本実施の形態２では、半導体デバイス１１の金属電極１２とナノ粒子コート膜５が金属的に結合しているためその密着強度は十分に高く、またナノ粒子コート膜５内もナノ粒子が互いに融合して金属的に結合したネットワークを形成しているため強固な構造となる。
また、ナノ粒子コート膜５と導電性樹脂７との界面はナノ粒子コート膜５の内部まで導電性樹脂７のベース樹脂１０が侵入して機械的にも結合した状態となっているため、接着力が高く、接続部の強度は導電性樹脂７の強度が得られる構造となっている。
このため、導電性樹脂の接着部は安定した接着強度が得られ、結果的に信頼性の高い継ぎ手構造が得られ、半導体製品の信頼性を確保できるという効果が得られる。
焼成後のナノ粒子コート膜５の厚さとして平均で５０ｎｍ〜３μｍの範囲となるように形成した。５０ｎｍ以上形成すれば樹脂との接着性改善効果が得られ、３μｍを越えて厚く形成するのはコストが高くなるだけで接着性が変わらず現実的ではない。
以上の条件で形成したナノ粒子コート膜５は、電子顕微鏡の数千〜数万倍レベルで観察すると表面に顕著な凹凸が形成されており、導電性樹脂との接着界面で剥離が生じたとしても両者が機械的に外れない構造：嵌合部を形成する箇所が、所定の密度で形成されている（ここで嵌合部とは、凸部では根元が小さく、凹部では入り口が小さく奥が広い形状となっている箇所を意味する。）。
すなわち、本実施の形態２のナノ粒子コート膜５にも、前記実施の形態１で説明した図３または図４に示す孔部１００が形成されている。また、孔部１００は金属電極１２からダイパッド１３に向かう第１の方向５１に沿って順に第１の開口部１０１Ａと第２の開口部１０１Ａを備え、第１の開口部１０１Ａを覆う迫り出し部１０２が形成されている。この迫り出し部１０２はナノ粒子コート膜を構成するＡｇナノ粒子で構成されている。
ここで、ナノ粒子コート膜の表面状態を図１７を用いて説明する。図１７はナノ粒子コート膜の表面を電子顕微鏡で５０００倍、および２００００倍の倍率にそれぞれ拡大して観察した状態を示す説明図である。
図１７において、Ａは酸化銀を含むＡｇナノ粒子を用い２５０℃で焼成した場合、Ｂはアミン系の保護膜を形成した広い（数ｎｍ〜数百ｎｍ程度）粒度分布（ナノ粒子の粒子径の分布）を持つＡｇナノ粒子を用い３５０℃で焼成した場合である。なお、Ｂの場合の平均粒子径は数十ｎｍとした。
また、Ｃはナノ粒子形成に用いる有機銀化合物（有機物分子にＡｇイオンが付着した化合物）を用いて２００℃で焼成した場合、Ｄは粒度分布が数ｎｍ〜数十ｎｍ程度であり、特に１０ｎｍ近傍に集中し分解温度の高い保護膜を形成したＡｇナノ粒子のみを用いて４００℃で焼成した場合を示す。
図５に示す金属電極１２の表層のＡｕ蒸着膜の表面状態と比較すると、図１７に示すＡ〜Ｄのいずれの場合も、表面の凹凸が顕著である。また、特にＡやＢの場合はナノ粒子コート膜のポーラス度（前記した勘合部が形成されている程度）が高く、アンカー効果によって界面における樹脂との密着強度を高くできることがわかった。
ナノ粒子をコートして焼成した膜がポーラス状となる理由として以下の二つの理由が考えられる。第１の理由は、溶剤にナノ粒子を分散した溶液を塗布して乾燥させたときに、ナノ粒子コート膜の内部から溶剤が揮発放散する過程で膜内に開放系の空洞（孔部）を形成するためである。
第２の理由は、焼成工程で隣接するＡｇナノ粒子同士が融合して一体化していくものの固相状態での現象であるためナノ粒子自体の移動距離は限定的となり、塗布・乾燥した状態の空洞構造がほぼ維持された状態で安定で強固な膜に変わるためである。
また、Ａの場合にポーラス度が高くなるのは、酸化銀が還元・崩壊する過程とそのとき形成された微細Ａｇ粒子が金属的に融合する過程が網目状に近い構造を形成する原因になっていると考えられる。
また、Ｂの場合にポーラス度が高くなるのは、ナノ粒子の粒子径の粒度分布を数ｎｍ〜数百ｎｍと広くしているため、微細な孔部が多数形成されたものと考えられる。
ナノ粒子コート膜５を形成したウェーハは、ダイシングでチップ個片に切断してダイボンディングに用いている。図６においてＡｇナノ粒子コート膜５は、内部あるいは表面に開口する孔部が多数形成されており、下地の表層にＡｕ層が形成された金属電極１２とはＡｕ／Ａｇの金属結合により所定面積比率で接合している（ここで言う所定面積比率とは、Ａｇナノ粒子コート膜５に導電性樹脂７を接着した場合に、引張試験で金属結合部が破断しない最小の面積比率以上のことを言う。）。
また、ダイパッド１３表面のＡｇめっき膜１４と、ナノ粒子コート膜５とは、導電性樹脂７で接着されている。この導電性樹脂７は図６に示すように、Ａｇ粒子９と有機樹脂であるベース樹脂１０とから構成されている。Ａｇ粒子９の粒子サイズ（長手方向の最長長さ）は０．５〜５０μｍである。また、導電性樹脂７に混合されているＡｇ粒子９の含有量は６５〜９８ｗｔ％である。
半導体デバイス１１とダイパッド１３との接続方法は、ダイパッド１３の表面に形成されたＡｇめっき膜１４に、Ａｇ粒子９を含む導電性樹脂７を塗布し、その上に金属電極１２を下にしてスクラブをかけて半導体デバイス１１周囲から導電性樹脂７がはみ出す状態まで押し付け、その後荷重を開放して硬化ベーク処理を行い、金属電極１２／ナノ粒子コート膜５／Ａｇ粒子９を含む導電性樹脂７／Ａｇめっき膜１４を形成したダイパッドのダイボンディング構造を得る。
次に、図５に示す本実施の形態２の接続構造を適用した半導体装置について説明する。図７は、図５に示す接続構造を適用した本発明による縦型半導体装置を示す平面図、図８は図７に示す縦型半導体装置のＡ−Ａ線に沿った断面図である。
図８において、半導体デバイス１１の裏面には最表面がＡｕとなっている多層構造の金属電極１２が形成され、回路形成面側にはＡｌ（アルミニウム）膜からなるソース電極２２とゲート電極２３が形成されている。
最表面がＡｕの金属電極１２の上には、Ａｇナノ粒子を塗布・焼成して形成した厚さ５０ｎｍ〜３μｍのポーラスなＡｇのナノ粒子コート膜５が形成されている。Ｃｕリードフレームのダイパッド１３の半導体デバイス搭載領域には、厚さ０．５〜１０μｍのＡｇめっき膜１４が形成されている。Ａｇめっき面と裏面電極上のＡｇナノ粒子コート膜間には熱硬化樹脂にＡｇ粒子を６５〜９８ｗｔ％含有させた導電性樹脂７が充填されて半導体デバイス１１とダイパッド１３が接着されている。
半導体デバイス１１のソース電極２２とリードフレームのソースリード２６、ゲート電極２３とゲートリード２７間はＡｌ（アルミニウム）ワイヤ２８、２９によってそれぞれ電気的に結線されている。
ドレインリード２５を含めた各リードの一部とダイパッドの一部、半導体デバイスとＡｌ（アルミニウム）ワイヤ２８、２９全体を覆うように絶縁性のモールド樹脂（封止体）３０でモールド（封止）している。
この本実施の形態２の縦型半導体装置とナノ粒子コート膜を形成しない縦型半導体装置を、温度:８５℃／湿度:８５％の環境に１６８ｈ曝して吸湿処理を行い、さらに２６０℃リフロー処理を３回行い、その後−５５／１５０℃の温度サイクル試験を加えて半導体装置の信頼性を評価した。
温度サイクル５００回での半導体デバイスの放熱特性は、ナノ粒子コート膜を形成しない縦型半導体装置に比べて本実施の形態２の縦型半導体装置は変動率が小さかった。また、その断面観察から、ナノ粒子コート膜５を形成した導電性樹脂７の接着部は、クラックが導電性樹脂７内を進展しＡｇ粒子と樹脂の界面で主に剥離しており、ナノ粒子コート膜を形成しない導電性樹脂の接着部は、導電性樹脂とＡｕ金属電極の界面をクラックが進展している比率が高いことを確認した。
熱特性の変動率３０％を信頼性寿命の目安とした場合、ナノ粒子コート膜を形成しない半導体装置の５００回に比べて本実施の形態２の半導体装置では７００回以上と寿命が長く、クラックの進展ルートによって縦型半導体装置の寿命が影響を受けることを確認した。
本実施の形態２によれば、半導体デバイス１１のＡｕ金属電極１２にＡｇナノ粒子コート膜５を形成し導電性樹脂７で接着した構造としたことにより、金属電極１２／導電性樹脂７間の界面の接着強度改善が図ることができる。
また、吸湿＋リフローや温度サイクル等の厳しい環境に曝された場合でも金属電極１２／導電性樹脂７間の接着界面に剥離が生じることが無くなるので半導体装置の信頼性を向上させることが可能となる。また、ダイボンディング部材（接着部材）が鉛フリー化することが可能となる。
また、ダイボンディング部材として高温半田を使っていないため、半導体装置の組立プロセスを低温化することができる。また、大気雰囲気中で組立が可能であるため製造コストを下げることができるので、低コストの半導体装置を提供することができる。
次に本実施の形態２の半導体装置の製造プロセスについて説明する。図１８は本実施の形態２の半導体装置の組立プロセスの例を示す説明図である。
本実施の形態２の半導体デバイス１１は、裏面側の金属電極１２まで形成したウェーハの状態（チップに個片化される前の状態）で本プロセスに供される。
（ａ）まず、ウェーハの裏面に形成された金属電極１２の表面に、溶媒に均一分散したＡｇナノ粒子溶液を例えばスピンコート法で薄く塗布する。
塗布法は、表裏同時にコートする場合は浸漬法がよく、厚めの膜を形成する場合は粘度の高いペーストを印刷する方法、部分的あるいはパターン状に形成する場合はインクジェット法がよく、塗布方法は目的や溶液の状態に合わせて適宜選択できる。
塗布後は揮発成分を蒸発・乾燥させてから、ウェーハを大気中で２００〜４００℃の温度に加熱し１〜１２０分程度保持して焼成する。このときの温度および時間は、用いたＡｇナノ粒子や有機銀化合物の性質によって適宜選択する。焼成温度は、ナノ粒子コート膜と下地の裏面電極との金属結合が達成されて十分な密着強度が得られればできるだけ低い方が望ましい。
焼成後はウェーハの洗浄処理を行い、ダイシングテープに貼り付けて半導体デバイス１１のサイズに切断し、チップとしてパッケージの組立工程に供給する。すなわち、本実施の形態２ではＡｇナノ粒子溶液を塗布した後、リードフレームに搭載する前に焼成する。
ナノ粒子のペーストや分散溶液を塗布して大気中で焼成すると、塗布膜中の有機成分（バインダーや溶剤や保護膜）は周囲の酸素と反応して容易にナノ粒子周辺から消失して金属同士の確実な接触が達成される。このため、下地であるの金属電極１２のＡｕ膜やナノ粒子同士の金属結合が達成されて強固で密着力の高いナノ粒子コート膜５が得られる。
ここで、ナノ粒子の塗布膜を形成し、ナノ粒子の塗布膜を焼成する前に、導電性樹脂７をさらに塗布して両者を同時に加熱して焼成・硬化処理を行なった場合、ナノ粒子の周囲に消失することの無い導電性樹脂７のベース樹脂１０が侵入する。このため、ナノ粒子同士あるいはナノ粒子と下地であるＡｕ膜との接触が確保されなくなるので、強固で密着力の高いナノ粒子コート膜５の形成が困難となる。
また、ナノ粒子塗布膜から発生した揮発性あるいは分解してできたガスの逃げ場が無くなり、導電性樹脂７とナノ粒子コート膜の間にボイド等の欠陥が形成され、両者の接着力が弱くなってしまうという問題がある。
（ｂ）次に、リードフレームと、導電性樹脂であるＡｇペーストを準備する。Ｃｕ製のリードフレームは、チップ搭載面にＡｇめっきした状態で本プロセスに供給する。また、Ａｇペーストはシリンジに入った状態で本プロセスに用いる。
（ｃ）次に、組立工程について説明する。まず、（ｂ）工程で準備したリードフレームのダイパッド面（チップ搭載面）にディスペンサーでＡｇペーストを供給する。
次に、（ａ）工程で作製した裏面にナノコート処理を施し、ナノ粒子コート膜５を形成した半導体デバイス１１をＡｇペーストに押し付けながら搭載し、ベーク炉中で１５０〜２５０℃の温度で硬化処理をしてダイボンディングを行なう。
その後、半導体デバイス１１上の制御電極および主電流電極とそれぞれの外部導出用リードフレームの内部接続端子間をワイヤボンディングで結線する。次に、モールド金型にリードフレーム単位でセットしてワイヤおよびチップ全体とダイパッドを含むリードフレームの一部を覆うようにモールド樹脂３０でモールドし、モールド樹脂３０を所定温度で硬化処理する。
最後にモールド樹脂３０から突き出たリード部分を切断・成型して図８に示す半導体装置として完成する。半導体装置の完成品には、必要に応じてはんだめっきを施す場合もある。
上記の通り本実施の形態２の半導体装置は、半導体デバイス１１の金属電極１２の表面に予めナノ粒子コート膜５を形成した後で組立てるので、図６に示すような構造となる。すなわち、ナノ粒子コート膜５に形成された多数の孔部に導電性樹脂７のベース樹脂１０が流入した形で硬化接着された状態となる。
このようにナノ粒子コート膜５にベース樹脂１０が流入した状態で硬化接着された接続構造は、硬化したベース樹脂１０のアンカー効果が得られるので、半導体デバイス１１を導電性樹脂７を介してＡｇめっきしたリードフレームのダイパッド部に接着した場合、半導体デバイス１１と導電性樹脂７との界面の接着強度を向上させることができる。
このため、温度サイクル試験や高温高湿試験において半導体デバイス１１の裏面／導電性樹脂７の界面で剥離する不良モードの発生を防ぐことができる。また、導電性樹脂層内でクラックが進展する破断モードに揃えることができるため、半導体パッケージの寿命のばらつきを小さくすることができる。その結果、製品の信頼性を安定して確保することが可能となる。
本実施の形態２の変形例として、導電性樹脂７にＡｇ粒子９よりも超微細な導電粒子を混合した例について説明する。図１９は、本実施の形態２の変形例である半導体装置の半導体デバイスと導電性樹脂の接続構造を示す拡大断面図である。
図１９において、ナノ粒子コート膜５と複合導電性樹脂２０の接着状態は図６に示した場合と同様であるが、導電粒子１９とナノ粒子コート膜５の孔部１００やＡｇ粒子９の間に超微細な導電粒子１９が入り込んでいる。この導電粒子１９はナノ粒子コート膜５やＡｇ粒子９に金属結合されている訳ではなく、接触状態ではあるが、近接効果の導通ルートが多数形成されている。このため、図６で説明した接続構造と比較してさらに導通特性が改善された接続構造が得られる。
（実施の形態３）
前記実施の形態２では半導体デバイスの電極表面にナノ粒子コート膜を形成した例について説明した。本実施の形態３では、ダイパッドの半導体デバイス搭載領域にナノ粒子コート膜を形成する例について説明する。図９は、本実施の形態３による半導体デバイスのダイボンディング構造を示す断面図である。
図９において、Ｃｕで構成されるダイパッド１３の半導体デバイス１１搭載領域にはダイパッド１３の表面に直接、厚さ０．１〜５μｍのＡｇナノ粒子で構成されるナノ粒子コート膜（第２貴金属層）１５が形成されている。
ナノ粒子コート膜１５の厚さが０．１μｍより薄いと、コート膜形成時の加熱過程で下地のＣｕが拡散してコート膜表面に露出してしまう。このため、Ｃｕの酸化が原因で導電性樹脂７との接着界面で電気抵抗が増加し、半導体装置の電力損失が増える可能性がある。一方、ナノ粒子コート膜１５の厚さを５μｍより厚くすると、Ａｇナノ粒子の使用量が多くなりコストアップを招いて現実的ではない。
また、前記実施の形態２で説明した図５および図７で説明した構造と同様に、半導体デバイス１１の金属電極１２の表面には、ナノ粒子コート膜５が形成されている。また、図９に示すようにナノ粒子コート膜５とナノ粒子コート膜１５とは導電性樹脂７を介して電気的に接続されている。
次に、ダイパッド１３にナノ粒子コート膜１５を形成する方法について説明する。図１０は、リードフレームのダイパッドにＡｇナノ粒子コート膜を形成する方法の一例を示す説明図である。
まず、圧延したＣｕ条のダイパッドとなる位置に粘度を調整したＡｇナノペースト（前記実施の形態１および前記実施の形態２で説明したＡｇナノ粒子を分散処理したペースト）を印刷し、大気中で２５０〜４００℃に加熱して焼成処理を行う。
次に、Ｃｕ条を洗浄してから還元雰囲気中で４００℃に加熱して酸化したＣｕの還元処理を行う。
以降はプレス加工、成形加工を行い、Ａｇナノ粒子コート膜を形成したリードフレームが完成する。完成したリードフレームのダイパッド１３に形成されたナノ粒子コート膜１５の表面状態は、前記実施の形態１で説明した図４に示すナノ粒子コート膜６と同様な構造となっている。
すなわち、ナノ粒子コート膜１５の表面には複数の孔部１００が形成されている。孔部１００は、図９に示すダイパッド１３から金属電極１２に向かう方向（第２の方向）に沿って、図４に示すように順に開口部（第３の開口部）１０１Ｃ、開口部（第４の開口部）１０１Ｄを備えている。
また、ナノ粒子コート膜１５の表面の複数の孔部１００には、導電性樹脂７のベース樹脂１０が浸入した状態で硬化している。また、開口部１０１Ｃの一部は、ナノ粒子コート膜１５の一部である迫り出し部１０２によって覆われている。迫り出し部１０２は開口部１０１Ｄ側に形成されている。
なお、プレス加工、成形加工の工程は一般的なリードフレームの工程と同様に行うことができるので、詳細な説明は省略する。
本実施の形態３によれば、半導体デバイス１１の金属電極１２の表面に加え、リードフレームのダイパッド１３表面にもナノ粒子コート膜１５を形成しているので、前記実施の形態２で説明した半導体装置よりもダイパッド１３と、導電性樹脂７との接続界面の接続信頼性を向上させることが可能となる。
すなわち、高温高湿環境や熱ストレスが加わる環境下に曝されても、導電性樹脂７との接着界面が剥離することがなくなり、ダイボンディング部でクラックが生じたとしても導電性樹脂層内に限られるためその進展速度が急速に進むことが無い。また、構造の最適化でクラックの進展を最小限に抑制することが可能となるため、高信頼の半導体装置を提供することができる。
また、リードフレームの製造工程からめっき工程を省略でき、めっき廃液の生じないドライプロセスでリードフレームを作製可能となるため環境に与える負荷を小さくできるという利点がある。
（実施の形態４）
本実施の形態４では、縦型半導体デバイスの裏面電極と反対側の主面に形成された電極をリードで接続するタイプの半導体装置に適用する例について説明する。図１１は、本実施の形態４の導電性樹脂接着タイプの縦型半導体装置を示す平面図、図１２は図１１に示すＢ−Ｂ線に沿った断面図、図１３は図１２に示す一点鎖線Ｄで囲った領域の導電性樹脂で接着する前の状態を示す拡大断面図である。
図１２において、ドレインリードとしても機能するダイパッド（第２金属部材）１６とソースリード２６とゲートリード２７（図１１参照）は同一平面に配置されている。また、ダイパッド１６の半導体デバイス１１を搭載する領域には、１〜１０μｍ厚さのＡｇめっき膜１４が形成されている。また、図１１に示すソースリード２６とゲートリード２７の一方の面にも、１〜１０μｍ厚さのＡｇめっき膜３２が形成されている。
半導体デバイス１１の主面１１ａ側に形成されたドレイン電極である金属電極１２と、主面１１ｂ側に形成されたソース電極２２の表面にはＡｇのナノ粒子コート膜５、１７が形成されている。
ナノ粒子コート膜５の表面には、図３に示すように複数の孔部１００が形成されている。孔部１００は、図１２に示す金属電極１２からダイパッド１６に向かう方向（第１の方向）５１に沿って、順に開口部（第１の開口部）１０１Ａ、開口部（第２の開口部）１０１Ｂを備えている。また、ナノ粒子コート膜５の表面の複数の孔部１００には、導電性樹脂７のベース樹脂が浸入した状態で硬化している。
また、ナノ粒子コート膜１７の表面には、図１３に示すように複数の孔部１００が形成されている。孔部１００は、図１２に示すソース電極（第２電極）２２からＣｕリード（第２金属部材）３４に向かう方向（第３の方向）５３に沿って、順に開口部（第５の開口部）１０１Ｅ、開口部（第６の開口部）１０１Ｆを備えている。また、ナノ粒子コート膜１７の表面の複数の孔部１００には、導電性樹脂７のベース樹脂が浸入した状態で硬化している。また、図１３に示す開口部１０１Ｅの一部は、ナノ粒子コート膜１７の一部である迫り出し部１０２によって覆われている。迫り出し部１０２は開口部１０１Ｆ側に形成されている。
迫り出し部１０２を形成することにより、硬化後の導電性樹脂７のベース樹脂がアンカーの機能を備え、導電性樹脂７と金属電極１２、あるいはソース電極２２との剥離を抑制することが可能となることは前記実施の形態１〜３で説明した通りである。
金属電極１２の最表面はＡｕまたはＡｇの貴金属蒸着膜である。また、ソース電極２２は１〜１０μｍ厚さのＡｌ（アルミニウム）膜の上にＮｉ／Ａｕのめっき膜またはＴｉ／Ｎｉ／ＡｕまたはＴｉ／Ｎｉ／Ａｇの蒸着膜を形成した多層構造となっており最表面はＡｕまたはＡｇの貴金属膜で構成されている。
ソース電極２２とソースリード２６の間は、全面に厚さ０．５〜５μｍのＡｇめっき膜３３を形成したＣｕリード３４で結線している。ダイパッド１６／半導体デバイス１１間、半導体デバイス１１／Ｃｕリード３４間、Ｃｕリード３４／ソースリード２６間の接続はいずれもＡｇ粒子を６５〜９８ｗｔ％含む導電性樹脂７で接着している。
ダイパッド１６／半導体デバイス１１間の接続には、Ａｇ粒子の含有率が高い導電性樹脂７を用いることが好ましいが、Ｃｕリード３４／ソースリード２６間の接続は主として電気的導通のみが要求されるため、ダイパッド１６／半導体デバイス１１間の接続にもちいる導電性樹脂７よりもＡｇ粒子の含有率が低い導電性樹脂とすることもできる。
ダイパッド１６、ソースリード２６およびゲートリード２７の一部と、半導体デバイス１１およびＣｕリードの全体とを覆うように絶縁性のモールド樹脂３０でモールド（封止）している。また、モールド樹脂３０とリードフレームのダイパッド１６、ソースリード２６あるいはゲートリード２７の接着強度を確保するため、樹脂がオーバーハングしたような形状になるようリードフレームに面取り加工部３６，３７を施している。
導電性樹脂により、半導体デバイスの裏面電極側および回路電極側の電気的接続を行う方法は、接続信頼性が低かったため、熱応力により接続界面が剥離するおそれのある半導体装置には適用することが困難であった。
しかし、本実施の形態４によれば、剥離のおそれのある接続界面にナノ粒子コート膜を形成することにより、導電性樹脂７との接続信頼性を向上させることが可能となるので、熱応力の条件が厳しい半導体装置にも導電性樹脂７による接続構造を適用することが可能となる。
また、半導体デバイス１１の主面１１ａ側のダイボンディングと回路面である主面１１ｂ側の電気的接続をいずれも導電性樹脂７の接着で行っているため、接続工程が１回で完了でき、製造工程を効率化することができる。
また、ソース電極とソースリードとの電気的接続方法を、前記実施の形態３で説明したアルミニウムワイヤによる結線からＣｕリードによる結線に変更したことにより、導通断面積の増大、あるいはソース電極との接続面積の拡大により実装に伴う電気抵抗を低減させることが可能となる。このため、半導体装置の内部損失を低減することが可能となる。
（実施の形態５）
本実施の形態５では、ナノ粒子コート膜を前記実施の形態１〜４とは異なる状態で形成した例について説明する。図１４は、半導体デバイスの裏面電極表面の複数の領域にＡｇナノ粒子コート膜が点在する状態で形成された半導体装置を示す平面図、図１５は図１４に示すＣ−Ｃ線に沿った断面図である。
図１４において半導体デバイス１１の裏面電極となる金属電極１２の表面には、Ｔｉ／Ｎｉ／ＡｕまたはＡｌ（アルミニウム）／Ｔｉ／Ｎｉ／Ａｕなどの金属膜が形成されている。金属膜の構成は他の構成であっても良いが、最表面は貴金属である必要がある。
また、図１４および図１５に示すように金属電極１２の表面に形成された金属膜にはＡｇナノ粒子を焼成して形成したポーラスなＡｇのナノ粒子層１８がドット状のパターンで配置されている。ナノ粒子層１８は金属電極１２表面の複数の領域に点在する状態で形成されている。
ドット状に配置されたナノ粒子層の厚さはそれぞれ０．１〜１０μｍである。また、金属電極１２の表面の面積に占めるナノ粒子層１８の面積比率は３０％以上となるように形成している。この面積比率は、ドット状に配置されたナノ粒子層１８が形成された領域面積の合計が金属電極１２の表面面積に占める割合である。すなわち、金属電極１２の表面全体にナノ粒子層１８を形成した前記実施の形態２〜４の場合、面積比率は１００％となる。
導電性樹脂と金属電極との接続界面の剥離防止効果という観点からは、ナノ粒子層１８を形成する領域の面積比率は高い程良い。しかし、本発明者の検討によれば、前記面積比率が３０％以上であれば、接続界面の剥離を抑制することができる。
また、図１５において、半導体デバイス１１の回路面側にはＡｌ（アルミニウム）膜のソース電極２２とゲート電極２３が形成されており、その周囲を無機あるいはポリイミドのパッシベーション膜３８で覆っている。
図１６は、半導体デバイスの裏面へのナノ粒子コート層の形成手順の一例を示す説明図である。
ナノコート処理はＳｉウェーハの状態で行っている。Ａｇナノ粒子のペーストをディスペンサーで最後にダイシングして個片に分割している。
以上、本発明者によってなされた発明を発明の実施の形態に基づき具体的に説明したが、本発明は前記実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることはいうまでもない。
本発明は、導電性樹脂を用いて半導体デバイスを金属部材に電気的に接続する半導体装置に適用することができる。
本発明の実施の形態１の半導体デバイスが配線基板にフリップチップ接続された状態を示す断面図である。 図１に示す一点鎖線Ａで囲まれた領域の拡大断面図である。 図２に示す一点鎖線Ｂで囲った領域の導電性樹脂で接着する前の状態を示す拡大断面図である。 図２に示す一点鎖線Ｃで囲った領域の導電性樹脂で接着する前の状態を示す拡大断面図である。 本発明の実施の形態２の縦型半導体デバイスをダイパッドにダイボンディングした状態を示す断面図である。 図５に示す一点鎖線Ａで囲まれた領域の拡大断面図である。 図５に示す接続構造を適用した本発明による縦型半導体装置を示す平面図である。 図７に示す縦型半導体装置のＡ−Ａ線に沿った断面図である。 本発明の実施の形態３による半導体デバイスのダイボンディング構造を示す断面図である。 リードフレームのダイパッドにＡｇナノ粒子コート膜を形成する方法の一例を示す説明図である。 本発明の実施の形態４の導電性樹脂接着タイプの縦型半導体装置を示す平面図である。 図１１に示すＢ−Ｂ線に沿った断面図である。 図１２に示す一点鎖線Ｄで囲った領域の導電性樹脂で接着する前の状態を示す拡大断面図である。 図１４は、本発明の実施の形態５の半導体デバイスの裏面電極表面の複数の領域にＡｇナノ粒子コート膜が点在する状態で形成された半導体装置を示す平面図である。 図１４に示すＣ−Ｃ線に沿った断面図である。 半導体デバイスの裏面へのナノ粒子コート層の形成手順の一例を示す説明図である。 ナノ粒子コート膜の表面を電子顕微鏡で５０００倍、および２００００倍の倍率にそれぞれ拡大して観察した状態を示す説明図である。 本発明の実施の形態２の半導体装置の組立プロセスの例を示す説明図である。 本発明の実施の形態２の変形例である半導体装置の半導体デバイスと導電性樹脂の接続構造を示す拡大断面図である。
符号の説明
１ 半導体デバイス
１ａ 主面（第１主面）
２ 電極端子（金属電極、第１電極）
３ 配線基板
４ 接続端子（金属部材、第１金属部材）
５ ナノ粒子コート膜（貴金属層、第１貴金属層）
６ ナノ粒子コート膜（第２貴金属層）
７ 導電性樹脂
８ アンダーフィル樹脂
９ Ａｇ粒子（金属粒子）
１０ ベース樹脂
１１ 半導体デバイス
１１ａ 主面（第１主面）
１１ｂ 主面（第２主面）
１２ 金属電極（第１電極）
１３ ダイパッド（第２金属部材）
１４ Ａｇめっき膜
１５ ナノ粒子コート膜（第２貴金属層）
１６ ダイパッド
１７ ナノ粒子コート膜（第３貴金属層）
１８ ナノ粒子層（貴金属層）
１９ 導電粒子
２０ 導電性樹脂
２２ ソース電極
２３ ゲート電極
２５ ドレインリード
２６ ソースリード
２７ ゲートリード
２８、２９ ワイヤ
３０ モールド樹脂
３２ Ａｇめっき膜
３３ めっき膜
３４、３５ Ｃｕリード
３６、３７ 面取り加工部
３８ パッシベーション膜
５１ 方向（第１の方向）
５２ 方向（第２の方向）
５３ 方向（第３の方向）
１００ 孔部
１０１Ａ 第１の開口部
１０１Ｂ 第２の開口部
１０１Ｃ 第３の開口部
１０１Ｄ 第４の開口部
１０１Ｅ 第５の開口部
１０１Ｆ 第６の開口部
１０２ 迫り出し部

Claims (12)

  1. 少なくとも一方の主面に金属電極を備える半導体デバイスと、
    有機樹脂に貴金属を含む金属粒子を混合した導電性樹脂を介して、前記金属電極に電気的に接続される金属部材とを有し、
    前記金属電極または前記金属部材の互いに対向する面の少なくとも一方の面には、貴金属のナノ粒子を焼結したポーラスな貴金属層が形成されていることを特徴とする半導体装置。
  2. 互いに反対側に位置する第１主面および第２主面を有する半導体デバイスと、
    有機樹脂に貴金属を含む金属粒子を６５〜９８ｗｔ％混合した導電性樹脂を介して、前記第１主面に形成された第１電極に電気的に接続される第１金属部材と、
    前記第１電極の前記第１金属部材と対向する面に融着して形成された第１貴金属層と、
    前記半導体デバイスを封止する絶縁性の封止体とを有し、
    前記第１電極の前記第１金属部材と対向する面は貴金属で構成され、
    前記第１貴金属層の厚さは５０ｎｍ〜３μｍであり、
    前記第１貴金属層の表面は、複数の孔部を備え、
    前記孔部は、
    前記第１電極から前記第１金属部材に向かう第１の方向に沿って、順に第１の開口部と第２の開口部を備え、
    前記第２の開口部に、前記第１の開口部を覆う前記第１貴金属層を構成する貴金属からなる迫り出し部が形成されていることを特徴とする半導体装置。
  3. 請求項２に記載された半導体装置において、
    前記第１金属部材の前記第１電極と対向する面の前記半導体デバイスを搭載する領域には、前記第１金属部材に融着して形成された第２貴金属層が形成されており、
    前記第２貴金属層の厚さは５０ｎｍ〜３μｍであり、
    前記第２貴金属層の表面は、複数の孔部を備え、
    前記第１金属部材から前記第１電極に向かう第２の方向に沿って、順に第３の開口部と第４の開口部を備え、
    前記第４の開口部に、前記第３の開口部を覆う前記第２貴金属層を構成する貴金属からなる迫り出し部が形成されていることを特徴とする半導体装置。
  4. 請求項２に記載された半導体装置において、
    前記第１金属部材はＣｕまたはＣｕを含む合金で構成され、
    前記第１電極の前記第１金属部材と対向する面はＡｕまたはＡｇで構成され、
    前記第１貴金属層は、Ａｇで構成されていることを特徴とする半導体装置。
  5. 請求項２に記載された半導体装置において、
    前記第１貴金属層は、
    前記第１電極の前記第１金属部材と対向する面上の複数の領域に点在する状態で形成されていることを特徴とする半導体装置。
  6. 請求項２に記載された半導体装置において、
    前記第１金属部材の前記第１電極と対向する面の前記半導体デバイスを搭載する領域は貴金属がめっき形成されていることを特徴とする半導体装置。
  7. 請求項２に記載された半導体装置において、
    前記第２主面に形成された第２電極と電気的に接続される第２金属部材と、
    前記第２電極の前記第２金属部材と対向する面に融着して形成された第３貴金属層とを有し、
    前記第２電極の前記第２金属部材と対向する面は貴金属で構成され、
    前記第３貴金属層の厚さは５０ｎｍ〜３μｍであり、
    前記第３貴金属層の表面は、複数の孔部を備え、
    前記第２電極から前記第２金属部材に向かう第３の方向に沿って、順に第５の開口部と第６の開口部を備え、
    前記第６の開口部に、前記第５の開口部を覆う前記第３貴金属層を構成する貴金属からなる迫り出し部が形成されていることを特徴とする半導体装置。
  8. 請求項７に記載された半導体装置において、
    前記第１金属部材および前記第２金属部材はＣｕまたはＣｕを含む合金で構成され、
    前記第１電極の前記第１金属部材に対向する面および前記第２電極の前記第２金属部材に対向する面はＡｕまたはＡｇで構成され、
    前記第１貴金属層および前記第３貴金属層は、Ａｇで構成されていることを特徴とする半導体装置。
  9. 請求項７に記載された半導体装置において、
    前記第１貴金属層は、
    前記第１電極の前記第１金属部材に対向する面にある複数の領域に点在する状態で形成されており、
    前記第３貴金属層は、
    前記第２電極の前記第２金属部材に対向する面にある複数の領域に点在する状態で形成されていることを特徴とする半導体装置。
  10. 請求項７に記載された半導体装置において、
    前記第１金属部材の前記第１電極と対向する面の前記半導体デバイスを搭載する領域には、前記第１金属部材に融着して形成された第２貴金属層が形成されており、
    前記第２貴金属層の厚さは５０ｎｍ〜３μｍであり、
    前記第２貴金属層の表面は、複数の孔部を備え、
    前記第１金属部材から前記第１電極に向かう第２の方向に沿って、順に第３の開口部と第４の開口部を備え、
    前記第４の開口部に、前記第３の開口部を覆う前記第２貴金属層を構成する貴金属からなる迫り出し部が形成されていることを特徴とする半導体装置。
  11. 請求項７に記載された半導体装置において、
    前記第１金属部材の前記第１電極と対向する面の前記半導体デバイスを搭載する領域は貴金属がめっき形成されていることを特徴とする半導体装置。
  12. 半導体デバイスの主面に形成された電極の表面に、平均粒子径が１〜５０ｎｍである貴金属ナノ粒子を分散させたペースト、または溶媒を塗布する工程と、
    前記ペースト、または前記溶媒を塗布した前記電極を、２００〜５００℃の範囲の加熱温度で焼結する工程と、
    前記電極に電気的に接続される金属部材を準備し、前記金属部材の前記電極と接続される面に、有機樹脂に平均粒子径が０．５〜４０μｍの貴金属粒子が６５〜９８ｗｔ％混合された導電性樹脂を塗布する工程と、
    前記導電性樹脂に前記半導体デバイスを押し付けて搭載する工程と、
    前記導電性樹脂を加熱硬化させる工程とを有していることを特徴とする半導体装置の製造方法。
JP2006340473A 2006-12-18 2006-12-18 半導体装置および半導体装置の製造方法 Pending JP2008153470A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2006340473A JP2008153470A (ja) 2006-12-18 2006-12-18 半導体装置および半導体装置の製造方法
US12/002,677 US7816780B2 (en) 2006-12-18 2007-12-17 Semiconductor apparatus and manufacturing method of semiconductor apparatus

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006340473A JP2008153470A (ja) 2006-12-18 2006-12-18 半導体装置および半導体装置の製造方法

Publications (1)

Publication Number Publication Date
JP2008153470A true JP2008153470A (ja) 2008-07-03

Family

ID=39527661

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006340473A Pending JP2008153470A (ja) 2006-12-18 2006-12-18 半導体装置および半導体装置の製造方法

Country Status (2)

Country Link
US (1) US7816780B2 (ja)
JP (1) JP2008153470A (ja)

Cited By (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008311371A (ja) * 2007-06-13 2008-12-25 Denso Corp 接合方法及び接合体
US7816780B2 (en) * 2006-12-18 2010-10-19 Renesas Electronics Corporation Semiconductor apparatus and manufacturing method of semiconductor apparatus
JP2011100958A (ja) * 2009-11-09 2011-05-19 Advance Materials Corp パッド構造及びその製作方法
JP2011238943A (ja) * 2009-05-22 2011-11-24 Sharp Corp 半導体パッケージ及び半導体パッケージの製造方法
JP2012513682A (ja) * 2008-12-23 2012-06-14 ローベルト ボツシユ ゲゼルシヤフト ミツト ベシユレンクテル ハフツング 電気複合構成部材または電子複合構成部材、および、電気複合構成部材または電子複合構成部材の製造方法
JP2012218020A (ja) * 2011-04-07 2012-11-12 Jsr Corp 接合方法
US8314484B2 (en) 2009-01-23 2012-11-20 Renesas Electronics Corporation Semiconductor device and method of manufacturing the same
US8643185B2 (en) 2007-10-10 2014-02-04 Renesas Electronics Corporation Semiconductor apparatus, manufacturing method of semiconductor apparatus, and joint material
JP2014093413A (ja) * 2012-11-02 2014-05-19 Toyota Industries Corp 半導体装置
JPWO2012121355A1 (ja) * 2011-03-10 2014-07-17 富士電機株式会社 電子部品および電子部品の製造方法
WO2014129626A1 (ja) 2013-02-22 2014-08-28 古河電気工業株式会社 接続構造体、及び半導体装置
JP2014216221A (ja) * 2013-04-26 2014-11-17 京セラ株式会社 ヒータ
JP2015035459A (ja) * 2013-08-08 2015-02-19 三菱電機株式会社 金属ナノ粒子を用いた接合構造および金属ナノ粒子を用いた接合方法
JP2015115521A (ja) * 2013-12-13 2015-06-22 三菱マテリアル株式会社 金属複合体、回路基板、半導体装置、及び金属複合体の製造方法
JP2017048366A (ja) * 2015-07-16 2017-03-09 ダウ グローバル テクノロジーズ エルエルシー 安定化ナノ粒子、及び安定化ナノ粒子の分散、及び適用方法
JP2017101314A (ja) * 2015-12-04 2017-06-08 サムソン エレクトロ−メカニックス カンパニーリミテッド． 金属連結構造及びその製造方法
JP6394810B1 (ja) * 2017-02-21 2018-09-26 三菱電機株式会社 半導体装置
WO2018193760A1 (ja) * 2017-04-18 2018-10-25 富士電機株式会社 半導体装置および半導体装置の製造方法
JP2018190999A (ja) * 2012-02-24 2018-11-29 日本テキサス・インスツルメンツ株式会社 システムインパッケージ及びその製造方法
JP2021161439A (ja) * 2020-03-30 2021-10-11 株式会社ノリタケカンパニーリミテド 金属樹脂接合体およびその製造方法
JP7477341B2 (ja) 2020-03-30 2024-05-01 株式会社ノリタケカンパニーリミテド 金属粒子焼結体、および金属粒子焼結体からなる金属層を備える接合体
JP7498584B2 (ja) 2020-03-30 2024-06-12 株式会社ノリタケカンパニーリミテド 金属樹脂接合体およびその製造方法
JP7498585B2 (ja) 2020-03-30 2024-06-12 株式会社ノリタケカンパニーリミテド 金属樹脂接合体およびその製造方法

Families Citing this family (37)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8518304B1 (en) 2003-03-31 2013-08-27 The Research Foundation Of State University Of New York Nano-structure enhancements for anisotropic conductive material and thermal interposers
US20080290349A1 (en) * 2007-05-24 2008-11-27 Hitachi Cable, Ltd. Compound semiconductor wafer, light emitting diode and manufacturing method thereof
AU2008356134B2 (en) * 2008-05-09 2015-02-12 Digital Tags Finland Oy An apparatus, a method for establishing a conductive pattern on a planar insulating substrate, the planar insulating substrate and a chipset thereof
JP5417128B2 (ja) * 2008-11-27 2014-02-12 新光電気工業株式会社 リードフレーム及びその製造方法、及び半導体装置
DE102008055138A1 (de) 2008-12-23 2010-07-01 Robert Bosch Gmbh Hochtemperaturbeständige lötmittelfreie Bauelementstruktur und Verfahren zum elektrischen Kontaktieren
DE102009008926B4 (de) * 2009-02-13 2022-06-15 Danfoss Silicon Power Gmbh Verfahren zur Schaffung einer hochtemperatur- und temperaturwechselfesten Verbindung eines Halbleiterbausteins mit einem Verbindungspartner und einer Kontaktlasche unter Verwendung eines temperaturbeaufschlagenden Verfahrens
DE102010038405A1 (de) * 2010-07-26 2012-01-26 Osram Opto Semiconductors Gmbh Elektronisches Bauelement und Verfahren zur Herstellung eines elektronischen Bauelements
TWI430426B (zh) * 2010-10-19 2014-03-11 Univ Nat Chiao Tung 使用共用傳導層傳送晶片間多重信號之系統
US8643165B2 (en) * 2011-02-23 2014-02-04 Texas Instruments Incorporated Semiconductor device having agglomerate terminals
US8951445B2 (en) 2011-04-14 2015-02-10 International Business Machines Corporation Bridging arrangement and method for manufacturing a bridging arrangement
US8569109B2 (en) * 2011-06-30 2013-10-29 Infineon Technologies Ag Method for attaching a metal surface to a carrier, a method for attaching a chip to a chip carrier, a chip-packaging module and a packaging module
JP6222909B2 (ja) 2011-10-07 2017-11-01 キヤノン株式会社 積層型半導体装置、プリント回路板、及びプリント配線板の接合構造
JP6066612B2 (ja) * 2012-08-06 2017-01-25 キヤノン株式会社 液体吐出ヘッド及びその製造方法
JP2015115481A (ja) * 2013-12-12 2015-06-22 株式会社東芝 半導体部品および半導体部品の製造方法
DE102014104272A1 (de) * 2014-03-26 2015-10-01 Heraeus Deutschland GmbH & Co. KG Träger und Clip jeweils für ein Halbleiterelement, Verfahren zur Herstellung, Verwendung und Sinterpaste
US10515910B2 (en) * 2014-11-07 2019-12-24 Infineon Technologies Ag Semiconductor device having a porous metal layer and an electronic device having the same
DE102015200506A1 (de) * 2015-01-15 2016-07-21 Robert Bosch Gmbh Verfahren zur Herstellung einer bondbaren Metallisierung und korrespondierende bondbare Metallisierung
WO2016208006A1 (ja) * 2015-06-24 2016-12-29 株式会社メイコー 立体配線基板の製造方法、立体配線基板、立体配線基板用基材
US9633971B2 (en) * 2015-07-10 2017-04-25 Invensas Corporation Structures and methods for low temperature bonding using nanoparticles
FR3038535B1 (fr) * 2015-07-10 2017-08-11 Commissariat Energie Atomique Assemblage comprenant deux elements de coefficient de dilatation thermique differents et un joint fritte heterogene en densite et procede de fabrication de l'assemblage
US10886250B2 (en) 2015-07-10 2021-01-05 Invensas Corporation Structures and methods for low temperature bonding using nanoparticles
CN105355610B (zh) * 2015-08-27 2019-01-18 华为技术有限公司 一种电路装置及制造方法
CN105118934B (zh) * 2015-09-17 2017-03-15 京东方科技集团股份有限公司 不平坦粒子层制备方法、有机电致发光器件和显示装置
EP3166143A1 (fr) * 2015-11-05 2017-05-10 Gemalto Sa Procede de fabrication d'un dispositif a puce de circuit integre par depot direct de matiere conductrice
TWI822659B (zh) 2016-10-27 2023-11-21 美商艾德亞半導體科技有限責任公司 用於低溫接合的結構和方法
US20180166369A1 (en) * 2016-12-14 2018-06-14 Texas Instruments Incorporated Bi-Layer Nanoparticle Adhesion Film
US9865527B1 (en) 2016-12-22 2018-01-09 Texas Instruments Incorporated Packaged semiconductor device having nanoparticle adhesion layer patterned into zones of electrical conductance and insulation
US9941194B1 (en) 2017-02-21 2018-04-10 Texas Instruments Incorporated Packaged semiconductor device having patterned conductance dual-material nanoparticle adhesion layer
US11600421B2 (en) * 2017-04-14 2023-03-07 The Diller Corporation Laminate with induction coils
US11626352B2 (en) * 2017-08-02 2023-04-11 Rohm Co., Ltd. Semiconductor device and method for manufacturing the same
CN109560062B (zh) * 2017-09-26 2023-08-22 京瓷株式会社 接合构造及半导体封装
JP7046351B2 (ja) 2018-01-31 2022-04-04 三国電子有限会社 接続構造体の作製方法
JP7185252B2 (ja) 2018-01-31 2022-12-07 三国電子有限会社 接続構造体の作製方法
JP7160302B2 (ja) * 2018-01-31 2022-10-25 三国電子有限会社 接続構造体および接続構造体の作製方法
US11031364B2 (en) 2018-03-07 2021-06-08 Texas Instruments Incorporated Nanoparticle backside die adhesion layer
DE102018206482B4 (de) 2018-04-26 2024-01-25 Infineon Technologies Ag Halbleiterbauelement mit einem Verbundwerkstoffclip aus Verbundmaterial
CN112673715A (zh) * 2018-09-14 2021-04-16 昭和电工材料株式会社 电子零件及电子零件的制造方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004327908A (ja) * 2003-04-28 2004-11-18 Ricoh Co Ltd 光学電子デバイスの接合方法及び接合構造
JP2005197334A (ja) * 2004-01-05 2005-07-21 Seiko Epson Corp 部材の接合構造及び接合方法
JP2006041362A (ja) * 2004-07-29 2006-02-09 Hitachi Ltd 半導体装置及びそれを使用した電力変換装置並びにこの電力変換装置を用いたハイブリッド自動車。
JP2006059904A (ja) * 2004-08-18 2006-03-02 Toshiba Corp 半導体装置およびその製造方法
JP2006202586A (ja) * 2005-01-20 2006-08-03 Nissan Motor Co Ltd 接合方法及び接合構造

Family Cites Families (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
AU572615B2 (en) * 1983-12-27 1988-05-12 Sony Corporation Electrically conductive adhesive sheet circuit board and electrical connection structure
US4740657A (en) * 1986-02-14 1988-04-26 Hitachi, Chemical Company, Ltd Anisotropic-electroconductive adhesive composition, method for connecting circuits using the same, and connected circuit structure thus obtained
CN1090370C (zh) * 1994-06-29 2002-09-04 罗伯特·博施有限公司 各向异性导电粘合剂及其制备方法
US6143116A (en) * 1996-09-26 2000-11-07 Kyocera Corporation Process for producing a multi-layer wiring board
US20030148024A1 (en) * 2001-10-05 2003-08-07 Kodas Toivo T. Low viscosity precursor compositons and methods for the depositon of conductive electronic features
US7524528B2 (en) * 2001-10-05 2009-04-28 Cabot Corporation Precursor compositions and methods for the deposition of passive electrical components on a substrate
JP4090778B2 (ja) * 2002-04-16 2008-05-28 株式会社フジクラ 酸化銀微粒子組成物およびその製造方法、導電性組成物、導電性被膜およびその形成方法
DE10245451B4 (de) * 2002-09-27 2005-07-28 Infineon Technologies Ag Elektronisches Bauteil mit einem Halbleiterchip, der flexible Chipkontakte aufweist, und Verfahren zur Herstellung desselben, sowie Halbleiterwafer
EP1585703A1 (en) * 2003-01-17 2005-10-19 Ciba SC Holding AG A process for the production of porous inorganic materials or a matrix material containing nanoparticles
EP1615263A4 (en) * 2003-02-05 2006-10-18 Senju Metal Industry Co METHOD FOR CONNECTING CONNECTIONS AND METHOD FOR ATTACHING A SEMICONDUCTOR CONSTRUCTION ELEMENT
JP3823981B2 (ja) * 2003-05-12 2006-09-20 セイコーエプソン株式会社 パターンと配線パターン形成方法、デバイスとその製造方法、電気光学装置、電子機器及びアクティブマトリクス基板の製造方法
JP4191567B2 (ja) 2003-09-18 2008-12-03 株式会社リコー 導電性接着剤による接続構造体及びその製造方法
JP2005340279A (ja) 2004-05-24 2005-12-08 Fujikura Ltd 多層配線板およびその製造方法
JP4146826B2 (ja) * 2004-09-14 2008-09-10 カシオマイクロニクス株式会社 配線基板及び半導体装置
US7517791B2 (en) * 2004-11-30 2009-04-14 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
US7696625B2 (en) * 2004-11-30 2010-04-13 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
US20060163744A1 (en) * 2005-01-14 2006-07-27 Cabot Corporation Printable electrical conductors
JP4345710B2 (ja) * 2005-05-11 2009-10-14 セイコーエプソン株式会社 膜パターンの形成方法
WO2007029534A1 (ja) * 2005-09-02 2007-03-15 Konan Gakuen 金属超微粒子含有ポリアミド酸
KR100796524B1 (ko) * 2006-09-20 2008-01-21 삼성전기주식회사 다층 인쇄회로기판 제조방법
JP2008108791A (ja) * 2006-10-23 2008-05-08 Fujifilm Corp 多層プリント配線基板及び多層プリント配線基板の作製方法
JP2008153470A (ja) * 2006-12-18 2008-07-03 Renesas Technology Corp 半導体装置および半導体装置の製造方法
JP5123633B2 (ja) * 2007-10-10 2013-01-23 ルネサスエレクトロニクス株式会社 半導体装置および接続材料
TWI456707B (zh) * 2008-01-28 2014-10-11 Renesas Electronics Corp 半導體裝置及其製造方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004327908A (ja) * 2003-04-28 2004-11-18 Ricoh Co Ltd 光学電子デバイスの接合方法及び接合構造
JP2005197334A (ja) * 2004-01-05 2005-07-21 Seiko Epson Corp 部材の接合構造及び接合方法
JP2006041362A (ja) * 2004-07-29 2006-02-09 Hitachi Ltd 半導体装置及びそれを使用した電力変換装置並びにこの電力変換装置を用いたハイブリッド自動車。
JP2006059904A (ja) * 2004-08-18 2006-03-02 Toshiba Corp 半導体装置およびその製造方法
JP2006202586A (ja) * 2005-01-20 2006-08-03 Nissan Motor Co Ltd 接合方法及び接合構造

Cited By (30)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7816780B2 (en) * 2006-12-18 2010-10-19 Renesas Electronics Corporation Semiconductor apparatus and manufacturing method of semiconductor apparatus
JP2008311371A (ja) * 2007-06-13 2008-12-25 Denso Corp 接合方法及び接合体
US8643185B2 (en) 2007-10-10 2014-02-04 Renesas Electronics Corporation Semiconductor apparatus, manufacturing method of semiconductor apparatus, and joint material
JP2012513682A (ja) * 2008-12-23 2012-06-14 ローベルト ボツシユ ゲゼルシヤフト ミツト ベシユレンクテル ハフツング 電気複合構成部材または電子複合構成部材、および、電気複合構成部材または電子複合構成部材の製造方法
US8314484B2 (en) 2009-01-23 2012-11-20 Renesas Electronics Corporation Semiconductor device and method of manufacturing the same
US8492202B2 (en) 2009-01-23 2013-07-23 Renesas Electronics Corporation Semiconductor device and method of manufacturing the same
JP2011238943A (ja) * 2009-05-22 2011-11-24 Sharp Corp 半導体パッケージ及び半導体パッケージの製造方法
JP2011100958A (ja) * 2009-11-09 2011-05-19 Advance Materials Corp パッド構造及びその製作方法
JPWO2012121355A1 (ja) * 2011-03-10 2014-07-17 富士電機株式会社 電子部品および電子部品の製造方法
JP2012218020A (ja) * 2011-04-07 2012-11-12 Jsr Corp 接合方法
JP2018190999A (ja) * 2012-02-24 2018-11-29 日本テキサス・インスツルメンツ株式会社 システムインパッケージ及びその製造方法
JP2014093413A (ja) * 2012-11-02 2014-05-19 Toyota Industries Corp 半導体装置
WO2014129626A1 (ja) 2013-02-22 2014-08-28 古河電気工業株式会社 接続構造体、及び半導体装置
JP2014216221A (ja) * 2013-04-26 2014-11-17 京セラ株式会社 ヒータ
JP2015035459A (ja) * 2013-08-08 2015-02-19 三菱電機株式会社 金属ナノ粒子を用いた接合構造および金属ナノ粒子を用いた接合方法
JP2015115521A (ja) * 2013-12-13 2015-06-22 三菱マテリアル株式会社 金属複合体、回路基板、半導体装置、及び金属複合体の製造方法
JP2017048366A (ja) * 2015-07-16 2017-03-09 ダウ グローバル テクノロジーズ エルエルシー 安定化ナノ粒子、及び安定化ナノ粒子の分散、及び適用方法
KR101771815B1 (ko) * 2015-12-04 2017-08-25 삼성전기주식회사 금속 연결 구조 및 그 제조 방법
JP2017101314A (ja) * 2015-12-04 2017-06-08 サムソン エレクトロ−メカニックス カンパニーリミテッド． 金属連結構造及びその製造方法
US11309231B2 (en) 2017-02-21 2022-04-19 Mitsubishi Electric Corporation Semiconductor device
JP6394810B1 (ja) * 2017-02-21 2018-09-26 三菱電機株式会社 半導体装置
WO2018193760A1 (ja) * 2017-04-18 2018-10-25 富士電機株式会社 半導体装置および半導体装置の製造方法
JP7006686B2 (ja) 2017-04-18 2022-01-24 富士電機株式会社 半導体装置および半導体装置の製造方法
JP2022024016A (ja) * 2017-04-18 2022-02-08 富士電機株式会社 はんだ材および焼結体
JPWO2018193760A1 (ja) * 2017-04-18 2020-03-05 富士電機株式会社 半導体装置および半導体装置の製造方法
JP2021161439A (ja) * 2020-03-30 2021-10-11 株式会社ノリタケカンパニーリミテド 金属樹脂接合体およびその製造方法
JP7477341B2 (ja) 2020-03-30 2024-05-01 株式会社ノリタケカンパニーリミテド 金属粒子焼結体、および金属粒子焼結体からなる金属層を備える接合体
JP7498583B2 (ja) 2020-03-30 2024-06-12 株式会社ノリタケカンパニーリミテド 金属樹脂接合体およびその製造方法
JP7498584B2 (ja) 2020-03-30 2024-06-12 株式会社ノリタケカンパニーリミテド 金属樹脂接合体およびその製造方法
JP7498585B2 (ja) 2020-03-30 2024-06-12 株式会社ノリタケカンパニーリミテド 金属樹脂接合体およびその製造方法

Also Published As

Publication number Publication date
US7816780B2 (en) 2010-10-19
US20080145607A1 (en) 2008-06-19

Similar Documents

Publication Publication Date Title
JP2008153470A (ja) 半導体装置および半導体装置の製造方法
JP5305148B2 (ja) 電子部品、それを用いた電子部品装置およびその製造方法
JP5525335B2 (ja) 焼結銀ペースト材料及び半導体チップ接合方法
JP5975911B2 (ja) 半導体装置
JP4534062B2 (ja) 半導体装置
JP4848674B2 (ja) 樹脂金属複合導電材料およびその製造方法
JP2010171271A (ja) 半導体装置およびその製造方法
JP5449958B2 (ja) 半導体装置と接続構造及びその製造方法
CN109937137B (zh) 双层纳米粒子粘着膜
JPWO2013018783A1 (ja) 半導体装置及びその製造方法
TW201325330A (zh) 配線基板及其製造方法以及半導體裝置
JP2014003339A (ja) 半導体装置と接続構造及びその製造方法
JP2019536286A (ja) ランダムに構成されるボイドを有するナノ粒子層により高められた接着
JP2009194079A (ja) 半導体装置用配線基板とその製造方法及びそれを用いた半導体装置
CN110024091B (zh) 封装半导体装置
JP5822656B2 (ja) 半導体装置及びその製造方法
WO2015096589A1 (zh) 一种单向导电板及其制造方法
US9196602B2 (en) High power dielectric carrier with accurate die attach layer
JP5974991B2 (ja) 半導体装置
JP7425704B2 (ja) 半導体装置の製造方法および半導体装置
JP5414622B2 (ja) 半導体実装基板およびそれを用いた実装構造体
JP4979542B2 (ja) 実装構造体およびその製造方法
JP7502598B2 (ja) 半導体装置と半導体装置の製造方法
WO2018074188A1 (ja) インダクタ部品、インダクタ部品の製造方法
WO2010143369A1 (ja) 半導体装置およびその製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20090417

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20100401

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20100528

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20111115

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20120306