Nothing Special   »   [go: up one dir, main page]

JP2015035459A - 金属ナノ粒子を用いた接合構造および金属ナノ粒子を用いた接合方法 - Google Patents

金属ナノ粒子を用いた接合構造および金属ナノ粒子を用いた接合方法 Download PDF

Info

Publication number
JP2015035459A
JP2015035459A JP2013164777A JP2013164777A JP2015035459A JP 2015035459 A JP2015035459 A JP 2015035459A JP 2013164777 A JP2013164777 A JP 2013164777A JP 2013164777 A JP2013164777 A JP 2013164777A JP 2015035459 A JP2015035459 A JP 2015035459A
Authority
JP
Japan
Prior art keywords
metal
roughness
region
bonding
joining
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2013164777A
Other languages
English (en)
Other versions
JP6214273B2 (ja
Inventor
彩 岩田
Aya Iwata
彩 岩田
泰成 日野
Yasunari Hino
泰成 日野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP2013164777A priority Critical patent/JP6214273B2/ja
Priority to US14/247,272 priority patent/US9362242B2/en
Priority to DE102014213083.2A priority patent/DE102014213083B4/de
Priority to CN201410389464.6A priority patent/CN104347564B/zh
Publication of JP2015035459A publication Critical patent/JP2015035459A/ja
Application granted granted Critical
Publication of JP6214273B2 publication Critical patent/JP6214273B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/482—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
    • H01L23/4827—Materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/03—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/1608—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/03—Manufacturing methods
    • H01L2224/038—Post-treatment of the bonding area
    • H01L2224/0383—Reworking, e.g. shaping
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04026—Bonding areas specifically adapted for layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/0502—Disposition
    • H01L2224/05023—Disposition the whole internal layer protruding from the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05144—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05155—Nickel [Ni] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05556—Shape in side view
    • H01L2224/05557—Shape in side view comprising protrusions or indentations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05568—Disposition the whole external layer protruding from the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05575—Plural external layers
    • H01L2224/0558—Plural external layers being stacked
    • H01L2224/05583—Three-layer coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05644—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/27—Manufacturing methods
    • H01L2224/273—Manufacturing methods by local deposition of the material of the layer connector
    • H01L2224/2731—Manufacturing methods by local deposition of the material of the layer connector in liquid form
    • H01L2224/2732—Screen printing, i.e. using a stencil
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29199—Material of the matrix
    • H01L2224/2929—Material of the matrix with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29299—Base material
    • H01L2224/293—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29338—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/29339—Silver [Ag] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83192—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/832—Applying energy for connecting
    • H01L2224/83201—Compression bonding
    • H01L2224/83203—Thermocompression bonding, e.g. diffusion bonding, pressure joining, thermocompression welding or solid-state welding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8336—Bonding interfaces of the semiconductor or solid state body
    • H01L2224/83365—Shape, e.g. interlocking features
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8338—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/83385—Shape, e.g. interlocking features
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8384—Sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3735—Laminates or multilayers, e.g. direct bond copper ceramic substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3736—Metallic materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K2102/00—Constructional details relating to the organic devices covered by this subclass
    • H10K2102/301—Details of OLEDs
    • H10K2102/331—Nanoparticles used in non-emissive layers, e.g. in packaging layer

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Materials Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Die Bonding (AREA)
  • Powder Metallurgy (AREA)
  • Manufacturing Of Electrical Connectors (AREA)

Abstract

【課題】２つの部材を接合する場合の接合強度および接合信頼性の向上を図ることが可能な技術を提供することを目的とする。【解決手段】金属ナノ粒子を用いた接合構造は、少なくとも片面に金属面を有する第１部材１と、少なくとも片面に金属面を有し、かつ、当該金属面が、第１部材１の金属面と対向する位置に配置された第２部材２と、金属ナノ粒子を焼結接合することで、第１部材１と第２部材２とを接合する接合材３とを備えている。第１部材１と第２部材２の少なくとも一方の金属面は、０．５μｍ〜２．０μｍの範囲に表面粗度を有する粗面に形成されている。【選択図】図２

Description

本発明は、微小サイズの金属粒子（金属ナノ粒子）を用いて、２つの部材を接合する技術に関するものである。
従来の接合方法、特に半導体を絶縁基板に接合する方法としては、はんだ材が用いられていた。しかし、はんだ材は耐熱性が低く、２００℃前後の温度に対して信頼性が低下するという問題があった。
そこで、特許文献１に記載されているように、はんだ材の代替として金属ナノ粒子を加熱して２つの部材を接合する技術が提案されている。この接合方法では、平均直径１００ｎｍ程度以下の金属粒子について、有機物を用いて結合・被覆した複合型金属ナノ粒子を接合材料の主成分としている。この接合方法は、その複合型金属ナノ粒子を有機溶剤に分散させた金属ナノペーストを２つの部材の接合部間に介在させた状態で、少なくとも加熱して有機成分を揮発させることで、２つの部材を接合するという方法である。
また、非特許文献１には、有機溶剤で被覆された銀ナノ粒子を用いて構成された銀ナノペーストを使用して接合条件である温度、時間、加圧力を変化させて銅同士の接合を行い、その接合強度測定と接合断面の組織の観察を行うことが記載されている。
ここで、金属ナノ粒子の接合原理について説明する。一般的に粒子の直径が小さくなると、粒子は、バルク金属と比較して活性な表面状態を有する。このため、互いに焼結し粒成長し、表面エネルギーを減らす方向へと容易に反応が進行する。この現象は、非特許文献２に記載されているように、特にナノ粒子(一般的に粒子の直径が１００ｎｍ以下)で顕著に見られる。
この現象を利用することで、バルク状態の融点よりもはるかに低温での接合が可能であるとともに、接合達成後の接合層はバルクの融点まで再溶融することはない。実際に接合に用いられる粒子の表面は、焼結を抑制するため有機保護膜で保護されているが、接合中の加熱によって保護膜を分解・脱ガスさせることで接合が達成される。
上記の有機保護膜付の金属ナノ粒子の使用を容易にしたり、分解時の酸化防止を行ったりするために、有機溶剤に分散させて粘度を低下させる。その金属入り溶媒を金属ナノペーストとする。
また、特許文献２には、一方の部材の接合部に凹部を形成するとともに、他方の部材の接合部に凸部を形成することで接合面積を増加させて接合する方法が提案されている。
特開２００４−１０７７２８号公報 特開２００６−２０２５８６号公報
「銀ナノ粒子を用いた接合プロセス -Cuとの接合性の検討」井出英一、安形真治、廣瀬明夫、小林紘二郎Proc. 10th Sympo. on Microjoining and Assembly Technologies for Electronics, 2004, Yokohama Japan, (2004)213 Ph. Buffat and J-P. Borel, Phys. Rev. A 13(6) 2287 (1976)
特許文献１および非特許文献１に記載されているように、金属ナノ粒子の焼結性を利用した接合方法で高信頼性を得るためには加圧が必要となる。加圧を行うためには金属ナノ粒子を介在する部材が加圧力に耐える必要があるが、加圧力に耐えることができず、半導体と絶縁基板において、チップ割れおよび基板割れが発生する可能性がある。
そこで、加圧力を低減させるために、特許文献２に記載の接合方法を採用することが考えられる。しかし、この接合方法では、部材の接合部における凹部内全てに金属ナノ粒子が行き届いていない場合、接合強度および接合信頼性が低下する可能性があるという問題があった。
そこで、本発明は、２つの部材を接合する場合の接合強度および接合信頼性の向上を図ることが可能な技術を提供することを目的とする。
本発明に係る金属ナノ粒子を用いた接合構造は、少なくとも片面に金属面を有する第１部材と、少なくとも片面に金属面を有し、かつ、当該金属面が、前記第１部材の金属面と対向する位置に配置された第２部材と、金属ナノ粒子を焼結接合することで、前記第１部材と前記第２部材とを接合する接合材とを備え、前記第１部材と前記第２部材の少なくとも一方の金属面は、０．５μｍ〜２．０μｍの表面粗さを有する粗面に形成されたものである。
本発明に係る金属ナノ粒子を用いた接合方法は、少なくとも片面に金属面を有する第１部材と、少なくとも片面に金属面を有する第２部材とを接合する金属ナノ粒子を用いた接合方法であって、前記第１部材と前記第２部材の少なくとも一方の金属面に、０．５μｍ〜２．０μｍの表面粗さを有する粗面を形成する工程（ａ）と、前記第２部材の金属面に、金属ナノペーストを一定厚みで印刷する工程（ｂ）と、前記第２部材に印刷された金属ナノペースト上に、前記第１部材を載置する工程（ｃ）と、前記第２部材に印刷された金属ナノペースト上に、前記第１部材を載置した状態で加熱を行い、金属ナノペーストに含まれる金属ナノ粒子を焼結接合する工程（ｄ）とを備えたものである。
本発明によれば、第１部材と第２部材の少なくとも一方の金属面は、表面粗さを有する粗面に形成されたため、第１部材と第２部材を大型化することなく、第１部材と第２部材の接合面積を増加させることができ、また、アンカー効果に基づいて、十分な接合強度を得ることができる。さらに、粗面は、０．５μｍ〜２．０μｍの表面粗さに形成されたため、クラック面積率（剥離面積の割合）を大幅に抑制でき、第１部材と第２部材を接合する場合の接合信頼性の向上を図ることができる。
実施の形態１に係る接合構造の断面図である。 実施の形態１に係る接合構造における実用化例の断面図である。 第２部材の平面図である。 第２部材の接合面における表面粗度を変更した場合の信頼性試験結果の比較図である。 図１の接合構造の製造途中を示す断面図である。 実施の形態２に係る接合構造の第２部材の平面図である。 実施の形態３に係る接合構造の第２部材の平面図である。 実施の形態４に係る接合構造の第２部材の平面図である。
＜実施の形態１＞
本発明の実施の形態１について、図面を用いて以下に説明する。
(構成の説明)
図１は、本発明の実施の形態１に係る接合構造の断面図である。図１に示すように、接合構造は、第１部材１と、第２部材２と、接合材３とを備えている。第１部材１は、導電性金属で構成されている。第２部材２は、導電性金属で構成され、第１部材１と対向する位置に配置されている。接合材３は、金属ナノ粒子が焼結されて得られた集合体であり、第１部材１と第２部材２との間に介在されている。また、第２部材２の表面には、粗面である第１粗度領域２５が形成されている。なお、第１粗度領域２５の詳細については後述する。
次に、接合構造における実用化例について説明する。図２は、実施の形態１に係る接合構造における実用化例の断面図であり、図１の接合構造の実用化例である。また、図３は、第２部材２の平面図である。図１では、第１部材１と第２部材２がそれぞれ単一の金属で構成された接合構造であったのに対し、図２では、金属ナノ粒子界面が金属層２１，２４で構成された接合構造である。
図２に示すように、接合構造は、第１部材１と、第２部材２と、接合材３とを備えている。第１部材１は、半導体素子であり、半導体本体２０と金属層２１とを有している。半導体本体２０の第２部材２側（第１部材１の片面側）に、金属層２１が配置されている。すなわち、第１部材１の片面に、金属層２１の表面（金属面）を有している。
半導体本体２０は、例えば、ＳｉまたはＳｉＣである。金属層２１の裏面（半導体本体２０側の面）には、オーミック接合形成のためのチタン層が形成され、最表面（第２部材２側の面）には、酸化しにくく、銀との接合性の優れている金層が形成されている。チタン層と金層との間には、異種金属拡散防止のためのニッケル層が形成されている。
接合材３は、平均直径が１００ｎｍ以下の金属粒子（例えば銀粒子）で構成された焼結体である。第２部材２は、ヒートスプレッダであり、銅製のヒートスプレッダ本体２３と金属層２４とを有している。ヒートスプレッダ本体２３の第１部材１側（第２部材２の片面側）に、金属層２４が配置されている。すなわち、第２部材２の片面に、金属層２４の表面（金属面）を有している。
図２と図３に示すように、金属層２４の表面（第１部材１側の面）は、第１部材１との接合面であり、金属層２４の表面の全域に渡って、粗面である第１粗度領域２５が形成されている。第１粗度領域２５は、表面粗度Ｒｚ−ＪＩＳ＝０．５μｍ〜２．０μｍの範囲内において、予め定められた表面粗度（表面粗さ）を有する粗面に形成されている。
表面粗度が上記の範囲内に形成されている理由について説明する。図４は、第２部材２の接合面における表面粗度を変更した場合の信頼性試験結果の比較図である。図４において、縦軸はクラック面積率（剥離面積の割合）を示し、横軸はＨ／Ｃサイクルのサイクル回数を示す。ここで、低粗度とは、表面粗度が０．３μｍ〜０．５μｍであり、中粗度とは、表面粗度が０．５μｍ〜２．０μｍであり、高粗度とは、表面粗度が２．０μｍ〜３．７μｍである。図４に示すように、中粗度の場合にクラック面積率が最も小さくなり、接合信頼性が最も高くなる。このため、第１粗度領域２５は、０．５μｍ〜２．０μｍの範囲内において、予め定められた表面粗度に形成されている。
また、第２部材２の接合面は、第１部材１の接合面よりも大きく形成されており、第２部材２の粗面は、第２部材２の接合面（金属層２４の表面）全域に渡って形成されている。このため、第２部材２の粗面は、第２部材２における第１部材１の接合面との接合領域よりも大きな領域に形成されている。
（接合方法）
次に、図４の信頼性試験の際に使用された接合構造および接合方法について説明する。図５は、図１の接合構造の製造途中を示す断面図である。
図２において、接合構造が完成した状態が示されており、第１部材１の半導体本体２０としてＳｉが用いられ、金属層２１の最表面には金が用いられている。第２部材２のヒートスプレッダ本体２３として銅製のものが用いられ、金属層２４の表面粗度として、低粗度、中粗度、高粗度の３種類の第２部材２が準備され、金属層２４の表面の全域に渡って表面粗度は同一であるものとする。
金属層２４の第１粗度領域２５は、サンドペーパーまたはヤスリを用いて形成されている。なお、第１粗度領域２５は、フライス加工、研削加工、放電加工、研磨加工または科学的な手法（エッチング加工）などを用いて形成することも可能である。
第１部材１と第２部材２との間には、金属ナノ粒子の焼結体である接合材３を形成する前段階の、有機保護膜に被覆された金属ナノ粒子を有機溶媒に分散させた金属ナノペーストが準備される。本試験では、金属ナノ粒子の金属は銀とする。
次に上記の部材を用いて接合を行う。先ず、第２部材２である銅製のヒートスプレッダに、第１部材１である半導体素子の接合面と同サイズの大きさに金属ナノペーストを、スクリーン印刷法を用いて一定厚みで印刷する。次に、第２部材２に印刷された金属ナノペースト上に第１部材１を載置する。
その後、図５に示すように、第２部材２に印刷された金属ナノペースト上に第１部材１を載置した状態で、加熱加圧装置１０にセットする。加熱加圧装置１０は、固定部８と押圧部４とを備えている。加熱加圧装置１０は、固定部８と押圧部４との間に接合対象物を載置し、固定部８と押圧部４とで接合対象物を加圧しながら加熱するように構成されている。
固定部８と押圧部４との間に、第２部材２に印刷された金属ナノペースト上に第１部材１を載置した状態で載置し、固定部８と押圧部４とで、第１部材１と第２部材２を加圧しながら加熱する。第１部材１と第２部材２を加圧しながら加熱することで、金属ナノペーストに含まれる有機成分が分解・揮発し、金属ナノ粒子が焼結接合する。その結果、図２に示す接合構造が完成する。
（効果）
一般的に金属同士の接合では異種金属よりも同種金属の方が、接合が容易である。また、金属ナノ粒子の接合原理は粒子表面の接合エネルギーを利用するものであり、上記の理由から金属ナノ粒子の異種金属に対する絶対的な接触面積を増加させることで異種金属間界面に発生する剥離を防止できる。表面粗度を調整することで、その接触面積を増加させることが可能となる。以上から界面剥離率の低く、信頼性の高い接合が可能となる。また、この微細な金属ペーストを用いた接合手法を確立させ、高品質、高信頼性の接合構造を得ることができる。
以上のように、実施の形態１に係る接合構造では、第１部材１と第２部材２の少なくとも一方の金属面は、粗面に形成されたため、第１部材１と第２部材２を大型化することなく、第１部材１と第２部材２の接合面積を増加させることができ、また、アンカー効果に基づいて、十分な接合強度を得ることができる。
さらに、粗面である第１粗度領域２５は、０．５μｍ〜２．０μｍの範囲内において、予め定められた表面粗度に形成されたため、図４を用いて説明したように、クラック面積率を大幅に抑制でき、第１部材１と第２部材２を接合する場合の接合信頼性の向上を図ることができる。これにより、第１部材１と第２部材２との接合構造において、耐久性の向上と、歩留りの向上を図ることが可能となる。また、接合面に対して粗面を設けることで、必要最小限の面積で接合面積を確保することができるため、接合構造の小型化を図ることが可能となる。
また、第２部材２の粗面は、第２部材２における第１部材１の接合面との接合領域よりも大きな領域に形成されたため、特に第２部材２の粗面における当該接合領域を除く領域を介して、金属ナノペーストに含まれる有機溶剤を一層抜けやすくすることができる。
また、第１部材１は半導体素子であり、第２部材２はヒートスプレッダであるため、十分な接合強度と高い接合信頼性が得られる実施の形態１に係る接合構造を用いることで、高い効果を発揮することができる。さらに、半導体素子がＳｉＣである場合は、高温状態で使用されるため、一層高い効果を発揮することができる。
また、金属ナノ粒子を用いた接合方法は、第１部材１と第２部材２の少なくとも一方の金属面に、０．５μｍ〜２．０μｍの範囲内において、予め定められた表面粗度を有する粗面である第１粗度領域２５を形成する工程（ａ）と、第２部材２の金属面に、金属ナノペーストを一定厚みで印刷する工程（ｂ）と、第２部材２に印刷された金属ナノペースト上に、第１部材１を載置する工程（ｃ）と、第２部材２に印刷された金属ナノペースト上に、第１部材１を載置した状態で加熱を行い、金属ナノペーストに含まれる金属ナノ粒子を焼結接合する工程（ｄ）とを備えた。
したがって、第１部材１と第２部材２の少なくとも一方の金属面は、粗面に形成されたため、第１部材１と第２部材２を大型化することなく、第１部材１と第２部材２の接合面積を増加させることができ、また、アンカー効果に基づいて、十分な接合強度を得ることができる。
さらに、第１部材１と第２部材２の少なくとも一方の金属面に、０．５μｍ〜２．０μｍの範囲内において、予め定められた表面粗度を有する粗面を形成するため、クラック面積率を大幅に抑制でき、第１部材１と第２部材２を接合する場合の接合信頼性の向上を図ることができる。
また、従来は、一方の部材の接合部に凹部を形成するとともに、他方の部材の接合部に凸部を形成することで接合面積を増加させて接合する方法が提案されていた。これに対して、本実施の形態に係る接合方法では、凹部と凸部を形成する工程を、工程（ａ）に置き換えることでよいため、工数が増加することなく容易に実施することが可能である。
＜実施の形態２＞
次に、実施の形態２に係る接合構造について説明する。図６は、実施の形態２に係る接合構造の第２部材２の平面図である。なお、実施の形態２において、実施の形態１で説明したものと同一の構成要素については同一符号を付して説明は省略する。
実施の形態１では、図３に示したように、第２部材２の接合面全域に渡って、表面粗度が同一であるのに対して、本実施の形態では、図６に示すように、粗面は、第１粗度領域２５と、第２粗度領域２６とを備え、それぞれが平行な直線の縞状に形成されている。
第１粗度領域２５は、表面粗度Ｒｚ−ＪＩＳ＝０．５μｍ〜２．０μｍの範囲内において、予め定められた表面粗度（第１の表面粗さ）に形成されている。第２粗度領域２６は、表面粗度Ｒｚ−ＪＩＳ＝０．５μｍ〜２．０μｍの範囲内において、第１粗度領域２５の表面粗度よりも粗い、予め定められた表面粗度（第２の表面粗さ）に形成されている。
すなわち、表面粗度の異なる第１粗度領域２５と第２粗度領域２６とをそれぞれ平行な直線の縞状に形成することで、表面粗度に方向性を持たせている。ただし、表面粗度の方向は、縞状の第２粗度領域２６が延びる方向とする。
ここで、金属層２４の第２粗度領域２６は、サンドペーパーまたはヤスリを用いて形成されている。なお、第２粗度領域２６は、フライス加工、研削加工、放電加工、研磨加工または科学的な手法（エッチング加工）などを用いて形成することも可能である。
以上のように、実施の形態２に係る接合構造では、粗面は、第１の表面粗さである表面粗度を有する第１粗度領域２５と、第１の表面粗さよりも粗い第２の表面粗さである表面粗度を有する第２粗度領域２６とを備えたため、第２部材２における同一平面状の接合面において、表面粗度を異ならせることで、十分な接合強度を確保することができる。また、第１粗度領域２５と第２粗度領域２６は、それぞれ平行な直線の縞状に形成されたため、表面粗度に方向性を持たせることで、第２粗度領域２６を介して、金属ナノペーストに含まれる有機溶剤を抜けやすくすることができ、接合品質および信頼性を劣化させる要因となるボイドの発生を抑制できる。
また、実施の形態１で説明したように、第２部材２の粗面は、第２部材２における第１部材１の接合面との接合領域よりも大きな領域に形成されたため、特に第２部材２の粗面における当該接合領域を除く第２粗度領域２６を介して、金属ナノペーストに含まれる有機溶剤をさらに一層抜けやすくすることができる。
＜実施の形態３＞
次に、実施の形態３に係る接合構造について説明する。図７は、実施の形態３に係る接合構造の第２部材２の平面図である。なお、実施の形態３において、実施の形態１，２で説明したものと同一の構成要素については同一符号を付して説明は省略する。
実施の形態１では、図３に示したように、第２部材２の接合面全域に渡って、表面粗度が同一であるのに対して、本実施の形態では、図７に示すように、粗面は、第１粗度領域２５と、第２粗度領域２６とを備え、第２粗度領域２６は、十字状に形成されている。
第１粗度領域２５は、表面粗度Ｒｚ−ＪＩＳ＝０．５μｍ〜２．０μｍの範囲内において、予め定められた表面粗度（第１の表面粗さ）に形成されている。第１粗度領域２５は、第２部材２の接合面において、十字状に形成された第２粗度領域２６を除く領域に形成されている。第２粗度領域２６は、表面粗度Ｒｚ−ＪＩＳ＝０．５μｍ〜２．０μｍの範囲内において、第１粗度領域２５の表面粗度よりも粗い、予め定められた表面粗度（第２の表面粗さ）に形成されている。
すなわち、第１粗度領域２５の表面粗度よりも粗い第２粗度領域２６を十字状に形成することで、表面粗度に方向性を持たせている。ただし、表面粗度の方向は、十字状の第２粗度領域２６が延びる方向とする。
以上のように、実施の形態３に係る接合構造では、粗面は、第１の表面粗さである表面粗度を有する第１粗度領域２５と、第１の表面粗さよりも粗い第２の表面粗さである表面粗度を有する第２粗度領域２６とを備え、第２粗度領域２６は、十字状に形成された。
したがって、表面粗度に方向性を持たせることで、十字状に形成された第２粗度領域２６を介して四方八方に、金属ナノペーストに含まれる有機溶剤を一層抜けやすくすることができるため、接合品質および接合信頼性を劣化させる要因であるボイドを一層抑制できる。
また、実施の形態１で説明したように、第２部材２の粗面は、第２部材２における第１部材１の接合面との接合領域よりも大きな領域に形成されたため、特に第２部材２の粗面における当該接合領域を除く第２粗度領域２６を介して、金属ナノペーストに含まれる有機溶剤をさらに一層抜けやすくすることができる。
＜実施の形態４＞
次に、実施の形態４に係る接合構造について説明する。図８は、実施の形態４に係る接合構造の第２部材２の平面図である。なお、実施の形態４において、実施の形態１〜３で説明したものと同一の構成要素については同一符号を付して説明は省略する。
実施の形態１では、図３に示したように、第２部材２の接合面全域に渡って、表面粗度が同一であるのに対して、本実施の形態では、図８に示すように、粗面は、第１粗度領域２５と、第２粗度領域２６とを備え、第２粗度領域２６は、格子状に形成されている。
第１粗度領域２５は、表面粗度Ｒｚ−ＪＩＳ＝０．５μｍ〜２．０μｍの範囲内において、予め定められた表面粗度（第１の表面粗さ）に形成されている。第１粗度領域２５は、金属層２４の接合面において、格子状に形成された第２粗度領域２６を除く領域に形成されている。第２粗度領域２６は、表面粗度Ｒｚ−ＪＩＳ＝０．５μｍ〜２．０μｍの範囲内において、第１粗度領域２５の表面粗さよりも粗い、予め定められた表面粗度（第２の表面粗さ）に形成されている。
すなわち、第１粗度領域２５の表面粗度よりも粗い第２粗度領域２６を格子状に形成することで、表面粗度に方向性を持たせている。ただし、表面粗度の方向は、格子状の第２粗度領域２６が延びる方向とする。
以上のように、実施の形態４に係る接合構造では、粗面は、第１の表面粗さを有する第１粗度領域２５と、第１の表面粗さよりも粗い第２の表面粗さを有する第２粗度領域２６とを備え、第２粗度領域２６は、格子状に形成された。
したがって、表面粗度に方向性を持たせることで、格子状に形成された第２粗度領域２６を介して四方八方に、金属ナノペーストに含まれる有機溶剤を一層抜けやすくすることができるため、接合品質および接合信頼性を劣化させる要因であるボイドを一層抑制できる。
また、実施の形態１で説明したように、第２部材２の粗面は、第２部材２における第１部材１の接合面との接合領域よりも大きな領域に形成されたため、特に第２部材２の粗面における当該接合領域を除く第２粗度領域２６を介して、金属ナノペーストに含まれる有機溶剤をさらに一層抜けやすくすることができる。
なお、実施の形態１〜４において、第１部材１として半導体素子、第２部材２としてヒートスプレッダの場合について説明したが、これらに限定されることなく、これら以外の部材に採用することも可能である。また、第１部材１の両面側に金属層を配置することで、第１部材１の両面に金属面が形成されてもよいし、第２部材２の両面側に金属層を配置することで、第２部材２の両面に金属面が形成されてもよい。
また、実施の形態１〜４において、第２部材２の金属面に粗面を形成した場合について説明したが、これに限定されることなく、第１部材１の金属面に粗面が形成されてもよいし、さらに、第１部材１の金属面と、第２部材２の金属面にそれぞれ粗面が形成されてもよい。
なお、本発明は、その発明の範囲内において、各実施の形態を自由に組み合わせたり、各実施の形態を適宜、変形、省略することが可能である。
１ 第１部材、２ 第２部材、３ 接合材、２５ 第１粗度領域、２６ 第２粗度領域。

Claims (7)

  1. 少なくとも片面に金属面を有する第１部材と、
    少なくとも片面に金属面を有し、かつ、当該金属面が、前記第１部材の金属面と対向する位置に配置された第２部材と、
    金属ナノ粒子を焼結接合することで、前記第１部材と前記第２部材とを接合する接合材と、
    を備え、
    前記第１部材と前記第２部材の少なくとも一方の金属面は、０．５μｍ〜２．０μｍの表面粗さを有する粗面に形成された、金属ナノ粒子を用いた接合構造。
  2. 前記粗面は、第１の表面粗さを有する第１粗度領域と、前記第１の表面粗さよりも粗い第２の表面粗さを有する第２粗度領域とを備え、
    前記第１粗度領域と前記第２粗度領域は、それぞれ平行な直線の縞状に形成された、請求項１記載の金属ナノ粒子を用いた接合構造。
  3. 前記粗面は、第１の表面粗さを有する第１粗度領域と、前記第１の表面粗さよりも粗い第２の表面粗さを有する第２粗度領域とを備え、
    前記第２粗度領域は、十字状または格子状に形成された、請求項１記載の金属ナノ粒子を用いた接合構造。
  4. 前記粗面は、前記第１部材と前記第２部材の少なくとも一方の金属面において、他方の金属面との接合領域よりも大きな領域に形成された、請求項１〜３のいずれか１つに記載の金属ナノ粒子を用いた接合構造。
  5. 前記第１部材は半導体素子であり、前記第２部材はヒートスプレッダである、請求項１〜４のいずれか１つに記載の金属ナノ粒子を用いた接合構造。
  6. 前記半導体素子はＳｉＣである、請求項５記載の金属ナノ粒子を用いた接合構造。
  7. 少なくとも片面に金属面を有する第１部材と、少なくとも片面に金属面を有する第２部材とを接合する金属ナノ粒子を用いた接合方法であって、
    （ａ）前記第１部材と前記第２部材の少なくとも一方の金属面に、０．５μｍ〜２．０μｍの表面粗さを有する粗面を形成する工程と、
    （ｂ）前記第２部材の金属面に、金属ナノペーストを一定厚みで印刷する工程と、
    （ｃ）前記第２部材に印刷された金属ナノペースト上に、前記第１部材を載置する工程と、
    （ｄ）前記第２部材に印刷された金属ナノペースト上に、前記第１部材を載置した状態で加熱を行い、金属ナノペーストに含まれる金属ナノ粒子を焼結接合する工程と、
    を備えた、金属ナノ粒子を用いた接合方法。
JP2013164777A 2013-08-08 2013-08-08 金属ナノ粒子を用いた接合構造および金属ナノ粒子を用いた接合方法 Active JP6214273B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2013164777A JP6214273B2 (ja) 2013-08-08 2013-08-08 金属ナノ粒子を用いた接合構造および金属ナノ粒子を用いた接合方法
US14/247,272 US9362242B2 (en) 2013-08-08 2014-04-08 Bonding structure including metal nano particle
DE102014213083.2A DE102014213083B4 (de) 2013-08-08 2014-07-04 Bondstruktur mit Metallnanopartikeln und Bondverfahren unter Verwendung von Metallnanopartikeln
CN201410389464.6A CN104347564B (zh) 2013-08-08 2014-08-08 使用金属纳米粒子的接合构造以及接合方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2013164777A JP6214273B2 (ja) 2013-08-08 2013-08-08 金属ナノ粒子を用いた接合構造および金属ナノ粒子を用いた接合方法

Publications (2)

Publication Number Publication Date
JP2015035459A true JP2015035459A (ja) 2015-02-19
JP6214273B2 JP6214273B2 (ja) 2017-10-18

Family

ID=52389021

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2013164777A Active JP6214273B2 (ja) 2013-08-08 2013-08-08 金属ナノ粒子を用いた接合構造および金属ナノ粒子を用いた接合方法

Country Status (4)

Country Link
US (1) US9362242B2 (ja)
JP (1) JP6214273B2 (ja)
CN (1) CN104347564B (ja)
DE (1) DE102014213083B4 (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016213223A (ja) * 2015-04-30 2016-12-15 三菱電機株式会社 半導体装置の製造方法
JP2017139345A (ja) * 2016-02-04 2017-08-10 株式会社日立製作所 半導体装置、並びに半導体装置の製造方法
WO2019087920A1 (ja) * 2017-10-30 2019-05-09 三菱電機株式会社 電力用半導体装置および電力用半導体装置の製造方法

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102014222818B4 (de) * 2014-11-07 2019-01-03 Danfoss Silicon Power Gmbh Elektronik-Sandwichstruktur mit zwei mittels einer Sinterschicht zusammengesinterten Fügepartnern
WO2016098723A1 (ja) * 2014-12-16 2016-06-23 京セラ株式会社 回路基板および電子装置
CN105355610B (zh) * 2015-08-27 2019-01-18 华为技术有限公司 一种电路装置及制造方法
JP6994644B2 (ja) * 2017-12-01 2022-01-14 パナソニックＩｐマネジメント株式会社 接合体と接合方法および接合材料
US11031364B2 (en) 2018-03-07 2021-06-08 Texas Instruments Incorporated Nanoparticle backside die adhesion layer
DE102018130936B4 (de) * 2018-12-05 2022-08-11 Infineon Technologies Ag Halbleitergehäuse, Metallblech zur Anwendung in einem Halbleitergehäuse und Verfahren zum Herstellen eines Halbleitergehäuses
US11198807B2 (en) 2019-09-23 2021-12-14 International Business Machines Corporation Thermal interface materials with radiative coupling heat transfer
JP6845444B1 (ja) * 2019-10-15 2021-03-17 千住金属工業株式会社 接合材、接合材の製造方法及び接合体

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006202586A (ja) * 2005-01-20 2006-08-03 Nissan Motor Co Ltd 接合方法及び接合構造
JP2008153470A (ja) * 2006-12-18 2008-07-03 Renesas Technology Corp 半導体装置および半導体装置の製造方法
JP2010245417A (ja) * 2009-04-09 2010-10-28 Renesas Electronics Corp 半導体装置およびその製造方法
JP2010257880A (ja) * 2009-04-28 2010-11-11 Hitachi Chem Co Ltd 導電性接合材料、それを用いた接合方法、並びにそれによって接合された半導体装置
JP2011249599A (ja) * 2010-05-27 2011-12-08 Panasonic Corp 半導体実装基板およびそれを用いた実装構造体

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004107728A (ja) 2002-09-18 2004-04-08 Ebara Corp 接合材料及び接合方法
US20040245648A1 (en) * 2002-09-18 2004-12-09 Hiroshi Nagasawa Bonding material and bonding method
US6927422B2 (en) * 2002-10-17 2005-08-09 Astralux, Inc. Double heterojunction light emitting diodes and laser diodes having quantum dot silicon light emitters
US20040134875A1 (en) * 2002-11-22 2004-07-15 Kyocera Corporation Circuit-parts sheet and method of producing a multi-layer circuit board
EP2040514A1 (en) * 2006-06-05 2009-03-25 Hoya Corporation Quantum dot light emitting inorganic el element
TWI456707B (zh) * 2008-01-28 2014-10-11 Renesas Electronics Corp 半導體裝置及其製造方法
US7821130B2 (en) * 2008-03-31 2010-10-26 Infineon Technologies Ag Module including a rough solder joint
US8203195B2 (en) * 2008-04-18 2012-06-19 Invisage Technologies, Inc. Materials, fabrication equipment, and methods for stable, sensitive photodetectors and image sensors made therefrom
JP5331113B2 (ja) * 2008-06-25 2013-10-30 パナソニック株式会社 実装構造体
JP4454673B2 (ja) * 2008-08-01 2010-04-21 株式会社新川 金属ナノインクとその製造方法並びにその金属ナノインクを用いるダイボンディング方法及びダイボンディング装置
CN102576697B (zh) * 2009-10-22 2014-11-12 三菱综合材料株式会社 功率模块用基板、带散热器的功率模块用基板、功率模块、功率模块用基板的制造方法及带散热器的功率模块用基板的制造方法
JP5782719B2 (ja) * 2011-01-19 2015-09-24 デクセリアルズ株式会社 透明導電性素子、入力装置、および表示装置
CN103181247A (zh) * 2011-05-23 2013-06-26 住友电工超效能高分子股份有限公司 高频电路基板
US8790947B2 (en) * 2011-10-13 2014-07-29 Freescale Semiconductor, Inc. Three-dimensional solar cell having increased efficiency
US8587099B1 (en) * 2012-05-02 2013-11-19 Texas Instruments Incorporated Leadframe having selective planishing
US20140144593A1 (en) * 2012-11-28 2014-05-29 International Business Machiness Corporation Wafer debonding using long-wavelength infrared radiation ablation

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006202586A (ja) * 2005-01-20 2006-08-03 Nissan Motor Co Ltd 接合方法及び接合構造
JP2008153470A (ja) * 2006-12-18 2008-07-03 Renesas Technology Corp 半導体装置および半導体装置の製造方法
JP2010245417A (ja) * 2009-04-09 2010-10-28 Renesas Electronics Corp 半導体装置およびその製造方法
JP2010257880A (ja) * 2009-04-28 2010-11-11 Hitachi Chem Co Ltd 導電性接合材料、それを用いた接合方法、並びにそれによって接合された半導体装置
JP2011249599A (ja) * 2010-05-27 2011-12-08 Panasonic Corp 半導体実装基板およびそれを用いた実装構造体

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016213223A (ja) * 2015-04-30 2016-12-15 三菱電機株式会社 半導体装置の製造方法
JP2017139345A (ja) * 2016-02-04 2017-08-10 株式会社日立製作所 半導体装置、並びに半導体装置の製造方法
WO2019087920A1 (ja) * 2017-10-30 2019-05-09 三菱電機株式会社 電力用半導体装置および電力用半導体装置の製造方法
JPWO2019087920A1 (ja) * 2017-10-30 2020-04-02 三菱電機株式会社 電力用半導体装置および電力用半導体装置の製造方法
CN111316408A (zh) * 2017-10-30 2020-06-19 三菱电机株式会社 电力用半导体装置以及电力用半导体装置的制造方法
DE112018005713T5 (de) 2017-10-30 2020-07-16 Mitsubishi Electric Corporation Leistungshalbleitereinheit und herstellungsverfahren für eine leistungshalbleitereinheit
US11342281B2 (en) 2017-10-30 2022-05-24 Mitsubishi Electric Corporation Power semiconductor device and manufacturing method for power semiconductor device
US11842968B2 (en) 2017-10-30 2023-12-12 Mitsubishi Electric Corporation Power semiconductor device and substrate with dimple region

Also Published As

Publication number Publication date
CN104347564A (zh) 2015-02-11
US20150041827A1 (en) 2015-02-12
CN104347564B (zh) 2018-05-01
US9362242B2 (en) 2016-06-07
DE102014213083B4 (de) 2020-12-10
JP6214273B2 (ja) 2017-10-18
DE102014213083A1 (de) 2015-02-12

Similar Documents

Publication Publication Date Title
JP6214273B2 (ja) 金属ナノ粒子を用いた接合構造および金属ナノ粒子を用いた接合方法
US11094664B2 (en) Semiconductor device and method of manufacturing semiconductor device
JP4635230B2 (ja) 接合方法及び接合構造
JP6262968B2 (ja) 電子部品搭載基板およびその製造方法
JP2006202586A (ja) 接合方法及び接合構造
JP2014097529A (ja) 発泡金属による接合方法、半導体装置の製造方法、半導体装置
JP5579928B2 (ja) 半導体装置およびその製造方法
JP2006202938A (ja) 半導体装置及びその製造方法
TW201733792A (zh) 使用金屬奈米粒子之金屬接合結構及金屬接合方法以及金屬接合材料
JP6029222B1 (ja) 金属粒子、ペースト、成形体、及び、積層体
JP6639394B2 (ja) 電気部品および機械部品を接合するための複合物および複層銀膜
US20130270326A1 (en) Alloy formation control of transient liquid phase bonding
JP2013209720A (ja) 金属体の接合方法
JP6384894B2 (ja) 金属ナノ粒子を用いた金属接合構造及び金属接合方法並びに金属接合材料
JP2014003339A (ja) 半導体装置と接続構造及びその製造方法
JP6621068B2 (ja) 実装構造体
JPWO2017195399A1 (ja) 半導体装置および半導体装置の製造方法
JP2011041955A (ja) 接合体の製造方法及び接合体
JP2013168545A (ja) 導電性部材の接合方法
JP5420078B2 (ja) 接合体およびそれを備えた半導体装置、ならびに、接合方法およびそれを用いた製造方法
TW201740474A (zh) 生產電路載體的方法、電路載體、生產半導體模組的方法、及半導體模組
KR101929750B1 (ko) 고온용 접합 페이스트 및 인 시츄 미세 은 범프 형성을 이용한 접합 방법
JP6258954B2 (ja) 金属体の接合方法及び金属体の接合構造
JP6566634B2 (ja) 接合構造体、及び、接合構造体の製造方法
KR101616080B1 (ko) 접착 대상체에 전도성 접착체를 형성시키는 방법

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20160112

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20160920

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20161011

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20161206

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20170606

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20170706

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20170822

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20170919

R150 Certificate of patent or registration of utility model

Ref document number: 6214273

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250