Nothing Special   »   [go: up one dir, main page]

JP2008071964A - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP2008071964A
JP2008071964A JP2006249813A JP2006249813A JP2008071964A JP 2008071964 A JP2008071964 A JP 2008071964A JP 2006249813 A JP2006249813 A JP 2006249813A JP 2006249813 A JP2006249813 A JP 2006249813A JP 2008071964 A JP2008071964 A JP 2008071964A
Authority
JP
Japan
Prior art keywords
trench
insulating film
semiconductor device
gate electrode
gate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2006249813A
Other languages
English (en)
Inventor
Hideo Yamamoto
英雄 山本
Kiyonari Kobayashi
研也 小林
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Electronics Corp
Original Assignee
NEC Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Electronics Corp filed Critical NEC Electronics Corp
Priority to JP2006249813A priority Critical patent/JP2008071964A/ja
Priority to TW096133833A priority patent/TWI366267B/zh
Priority to US11/898,583 priority patent/US20080067625A1/en
Priority to CN2007101537080A priority patent/CN101145581B/zh
Publication of JP2008071964A publication Critical patent/JP2008071964A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7811—Vertical DMOS transistors, i.e. VDMOS transistors with an edge termination structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/0611—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region
    • H01L27/0617—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type
    • H01L27/0629—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type in combination with diodes, or resistors, or capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7803—Vertical DMOS transistors, i.e. VDMOS transistors structurally associated with at least one other device
    • H01L29/7808—Vertical DMOS transistors, i.e. VDMOS transistors structurally associated with at least one other device the other device being a breakdown diode, e.g. Zener diode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7813—Vertical DMOS transistors, i.e. VDMOS transistors with trench gate electrode, e.g. UMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0692—Surface layout
    • H01L29/0696—Surface layout of cellular field-effect devices, e.g. multicellular DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41741—Source or drain electrodes for field effect devices for vertical or pseudo-vertical devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42372—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out
    • H01L29/42376—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out characterised by the length or the sectional shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42372—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out
    • H01L29/4238—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out characterised by the surface lay-out

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

【課題】従来の半導体装置においては、ゲート電極およびソース電極間でショートが発生し易くなってしまう。
【解決手段】半導体基板６０に、トレンチ５０が形成されている。トレンチ５０内には、ゲート電極５２が埋め込まれている。ゲート電極５２の上部に、ソース電極３０が設けられている。ゲート電極５２とソース電極３０との間には、トレンチ５０の終端部５０ａを跨ぐようにして絶縁膜７０が設けられている。この絶縁膜７０の一部は、トレンチ５０内に埋め込まれている。
【選択図】図３

Description

本発明は、半導体装置に関する。
トレンチゲート構造を有する従来の半導体装置としては、例えば特許文献１，２に記載されたものがある。これらの半導体装置においては、ゲート電極とそれを覆う絶縁膜とがトレンチ内に埋め込まれている。
図９は、特許文献１に記載された半導体装置を示す断面図である。半導体装置１００においては、Ｎ＋型の基体１０１上に、Ｎ型のドレイン領域１０２およびＰ型のウエル領域１０３が順に積層されている。ウエル領域１０３の表層の一部は、Ｐ＋型の領域１０４になっている。これらの基体１０１、ドレイン領域１０２、ウエル領域１０３および領域１０４によって半導体基板１１０が構成されている。
この半導体基板１１０には、トレンチ１１１が形成されている。トレンチ１１１内には、ゲート電極１１２と、その上に設けられた絶縁膜１１３とが埋め込まれている。ゲート電極１１２の下部および側部にも、それぞれ絶縁膜１１４および絶縁膜１１５が設けられている。トレンチ１１１と上記領域１０４との間には、Ｎ＋型のソース領域１１６が形成されている。ソース領域１１６は、ドレイン領域１０２およびゲート電極１１２と共に、ＭＯＳＦＥＴを構成している。また、このソース領域１１６は、半導体基板１１０上に設けられた金属層１１７に接続されている。
図１０は、特許文献２に記載された半導体装置を示す断面図である。図９がトレンチの長手方向に垂直な断面を示しているのに対し、図１０は同方向に平行な断面を示している。半導体装置２００においては、Ｎ型のシリコン基体２０１上に、Ｎ−型のエピタキシャル層２０２が形成されている。エピタキシャル層２０２の表層の一部には、Ｐ型のウエル領域２０３が形成されている。これらのシリコン基体２０１、エピタキシャル層２０２およびウエル領域２０３によって半導体基板２１０が構成されている。
この半導体基板２１０にも、トレンチ２１１が形成されている。トレンチ２１１内には、ゲート電極２１２が埋め込まれている。ゲート電極２１２はトレンチ２１１内に納まっているため、ゲート電極２１２の終端部がトレンチ２１１の終端部２１１ａに略一致している。トレンチ２１１内には、ゲート電極２１２上に設けられた絶縁膜２１３，２１４，２１５も埋め込まれている。さらに、ゲート電極２１２の下部にも、絶縁膜２１６が設けられている。
特開２０００−２５２４６８号公報 特開２００６−６０１８４号公報
ところで、トレンチゲート構造を有する半導体装置において、トレンチ終端部付近のゲート電極の構造は大きく次の２種類に分けることができる。１つは、図１１（ａ）に示すように、トレンチ３１１の終端部３１１ａでゲート電極３１２が引き出された構造である。同図においてゲート電極３１２は、半導体基板３１０に形成された素子分離領域３０９上にまで延びており、ゲートパッド３１８に接続されている。また、トレンチ３１１内には、絶縁膜３１３も埋め込まれている。この絶縁膜３１３と層間絶縁膜３２１とによって、ゲート電極３１２とソース電極３１７とが電気的に分離されている。なお、同図において素子分離領域３０９が設けられていなくてもよい。
もう１つは、図１１（ｂ）に示すように、トレンチ３１１の終端部３１１ａでゲート電極３１２が引き出されない構造である。ところが、かかる構造には以下に述べる課題があることが判明した。すなわち、かかる構造は、図１２（ａ）に示すように、トレンチ３１１の内部および外部に渡って設けられたゲート材料３１２ａをエッチングし、トレンチ３１１外部のゲート材料３１２ａを除去することにより得られる。
しかしながら、トレンチ３１１の終端部３１１ａ付近では、トレンチ３１１内のその他の部分に比して、ゲート材料３１２ａが厚くなっている。それゆえ、このゲート材料３１２ａをエッチングして得られるゲート電極３１２も、図１２（ｂ）に示すように、トレンチ３１１の終端部３１１ａ付近で、その他の部分に比して厚く残ってしまう。つまり、このゲート電極３１２上の絶縁膜３１３が、トレンチ３１１の終端部３１１ａ付近で、その他の部分に比して薄くなるということである。それにより、ゲート電極３１２およびソース電極３１７間でショートが発生し易くなってしまう。
本発明による半導体装置は、半導体基板に形成されたトレンチと、上記トレンチ内に埋め込まれたゲート電極と、上記ゲート電極の上部に設けられたソース電極と、上記ゲート電極と上記ソース電極との間に上記トレンチの終端部を跨ぐようにして設けられ、一部が上記トレンチ内に埋め込まれた絶縁膜と、を備えることを特徴とする。
この半導体装置においては、ゲート電極とソース電極との間に、トレンチの終端部を跨ぐように絶縁膜が設けられている。このため、当該絶縁膜のトレンチ内に埋め込まれた部分の厚みがトレンチの終端部付近で薄い場合であっても、当該絶縁膜全体としての厚みを充分に確保することが可能である。したがって、ゲート電極およびソース電極間でのショートの発生を抑制することができる。
本発明によれば、ゲート電極およびソース電極間でショートが発生しにくい構造の半導体装置が実現される。
以下、図面を参照しつつ、本発明による半導体装置の好適な実施形態について詳細に説明する。なお、図面の説明においては、同一要素には同一符号を付し、重複する説明を省略する。
図１は、本発明による半導体装置の一実施形態を示す平面図である。半導体装置１は、ゲートパッド１０、ゲートフィンガ２０、およびソース電極３０を備えている。ゲートパッド１０およびソース電極３０の材料としては、例えばアルミニウムを用いることができる。また、ゲートフィンガ２０の材料としては、例えばポリシリコンを用いることができる。なお、ゲートフィンガ２０は、その上に例えばアルミニウムが積層されていてもよい。
図２（ａ）は、半導体装置１におけるゲートパッド１０付近（図１の点線Ｌ１で囲まれた部分）を示す平面図である。同図に示すように、半導体装置１は、ツェナーダイオード４０を備えている。ツェナーダイオード４０は、ソース電極３０と後述するゲート電極との間に接続されている。このツェナーダイオード４０は、Ｎ＋型の領域４１，４３，４５，４７、およびＰ＋型の領域４２，４４，４６によって構成されている。これらの領域４１〜４７の材料としては、例えばポリシリコンを用いることができる。また、領域４１の一部および領域４７の一部は、それぞれソースコンタクト３２およびゲートコンタクト１２としても機能する。
図２（ｂ）は、図２（ａ）の点線Ｌ３で囲まれた部分を拡大して示す平面図である。同図に示すように、ストライプ状に配列された複数のトレンチ５０が形成されている。本実施形態においてトレンチ５０の終端部５０ａは、互いに接続されている。ここで、各トレンチ５０の終端部５０ａは、当該トレンチ５０の長手方向の端部として定義される。
図３は、図２（ａ）および図２（ｂ）のIII−III線に沿った断面図である。図３からわかるように、半導体基板６０に、トレンチ５０が形成されている。本実施形態において半導体基板６０は、シリコン基板である。トレンチ５０内には、ゲート電極５２が埋め込まれている。同図においては、トレンチ５０の終端部５０ａでゲート電極５２が引き出されていない。ソースコンタクトとしての機能を有する領域４１にゲート電極５２を接続できないためである。したがって、ゲート電極５２はトレンチ５０内に納まっており、ゲート電極５２の終端部がトレンチ５０の終端部５０ａに略一致している。なお、ゲート電極５２の材料としては、ポリシリコンを用いてもよいし、タングステン等の金属材料を用いてもよい。
ゲート電極５２の上部に、ソース電極３０が設けられている。ソース電極３０は、トレンチ５０の終端部５０ａを跨いでいる。
ゲート電極５２とソース電極３０との間には、トレンチ５０の終端部５０ａを跨ぐようにして絶縁膜７０が設けられている。上述のようにトレンチ５０の終端部５０ａとゲート電極５２の終端部とは略一致しているので、絶縁膜７０は、トレンチ５０の終端部５０ａだけでなくゲート電極５２の終端部をも跨いでいる。
この絶縁膜７０の一部は、トレンチ５０内に埋め込まれている。具体的には、絶縁膜７０は、トレンチ５０の内部に位置する埋込絶縁膜７２（第１の絶縁膜）と、トレンチの外部に位置する層間絶縁膜７４（第２の絶縁膜）とを含んでいる。これらのうち埋込絶縁膜７２が、絶縁膜７０の、トレンチ５０内に埋め込まれた部分に相当する。また、層間絶縁膜７４がトレンチ５０の終端部５０ａを跨ぐ部分に相当する。埋込絶縁膜７２および層間絶縁膜７４の材料としては、ＮＳＧ（Non-doped Silicate Glass）またはＢＰＳＧ（Boron- Phosphorus Silicate Glass）等を用いることができる。埋込絶縁膜７２の材料と層間絶縁膜７４の材料とは、同一であってもよいし、相異なっていてもよい。
図４は、図３の一部を拡大して示す断面図である。トレンチ５０の終端部５０ａにおける層間絶縁膜７４の厚みＴ１は、埋込絶縁膜７２の厚みの最大値Ｔ２以上であることが好ましい。図１２（ｂ）を用いて説明したように、トレンチ５０の終端部５０ａ付近での埋込絶縁膜７２の厚みは、その他の部分での埋込絶縁膜７２の厚みよりも薄い。したがって、後者の厚みが、上記最大値Ｔ２に相当する。この最大値Ｔ２は、例えば０．１〜０．５μｍ程度である。
図３に戻って、半導体基板６０に形成された素子分離領域６２上に、ツェナーダイオード４０を構成する、Ｎ＋型の領域４１，４３，４５，４７およびＰ＋型の領域４２，４４，４６が形成されている。領域４１および領域４７には、それぞれソース電極３０およびゲートパッド１０が接続されている。なお、素子分離領域６２は、例えば、ＬＯＣＯＳまたはＳＴＩ（Shallow Trench Isolation）である。
図５は、半導体装置１の一部（図１の点線Ｌ２で囲まれた部分）を示す平面図である。また、図６は、図５のVI−VI線に沿った断面図である。同図においては、トレンチ５０の終端部５０ａでゲート電極５２が引き出されている。ゲート電極５２は、素子分離領域６２上にまで延びており、ゲートパッド１０に接続されている。したがって、ゲート電極５２はトレンチ５０内に納まっていない。ゲート電極５２のうちトレンチ５０の外部に位置する部分は、図５のゲートフィンガ２０に相当する。また、トレンチ５０内には、埋込絶縁膜８２も埋め込まれている。ただし、この埋込絶縁膜８２は、上述の埋込絶縁膜７２とは異なり、トレンチ５０の終端部５０ａまで達していない。この埋込絶縁膜８２と層間絶縁膜８４とによって、ゲート電極５２とソース電極３０とが電気的に分離されている。
本実施形態の効果を説明する。半導体装置１においては、ゲート電極５２とソース電極３０との間に、トレンチ５０の終端部５０ａを跨ぐように絶縁膜７０が設けられている（図３参照）。このため、絶縁膜７０のトレンチ５０内に埋め込まれた部分（すなわち埋込絶縁膜７２）の厚みがトレンチ５０の終端部５０ａ付近で薄い場合であっても、絶縁膜７０全体としての厚みを充分に確保することが可能である。したがって、ゲート電極５２およびソース電極３０間でのショートの発生を抑制することができる。また、かかる構造は、コンタクト形成のマスクパターン変更のみで得ることが可能である。
トレンチ５０の終端部５０ａにおける層間絶縁膜７４の厚みＴ１（図４参照）が埋込絶縁膜７２の厚みの最大値Ｔ２以上である場合、上述したショートの発生をより効果的に抑えることができる。Ｔ１≧Ｔ２であれば、トレンチ５０の終端部５０ａにおいて、絶縁膜７０全体としてＴ２以上の厚みを確実に確保できるからである。
埋込絶縁膜７２がＮＳＧによって構成されている場合、熱処理時にドーパントが埋込絶縁膜７２から流出するのを防ぐことができる。層間絶縁膜７４がＮＳＧによって構成されている場合も同様である。
ゲート電極５２とソース電極３０との間にツェナーダイオード４０が接続されている。これにより、サージ電圧からＭＯＳＦＥＴを保護することができる。
ゲート電極５２とそれを覆う絶縁膜（埋込絶縁膜７２）とがトレンチ５０内に埋め込まれている。これにより、絶縁膜がトレンチ５０内に埋め込まれていない場合に比べて、ソース電極３０およびゲート電極５２間の距離を小さくすることができる。
本発明による半導体装置は、上記実施形態に限定されるものではなく、様々な変形が可能である。例えば、上記実施形態においてはストライプ状に配列されたトレンチ５０を例示したが、図７に示すように、トレンチ５０はメッシュ状に配列されていてもよい。その場合も、着目するトレンチ５０（例えば斜線が付されたトレンチ５０）について、長手方向の端部が当該トレンチ５０の終端部５０ａに相当する。
また、上記実施形態においては複数のトレンチ５０の終端部５０ａどうしが接続された例を示したが、トレンチ５０の終端部５０ａどうしは接続されていなくてもよい。図８（ａ）および図８（ｂ）は、それぞれストライプ状およびメッシュ状に配列されたトレンチ５０について、終端部５０ａどうしが接続されていない場合の例を示している。
また、上記実施形態では、ツェナーダイオード４０が設けられた部位において、トレンチ５０の終端部５０ａでゲート電極５２が引き出されない構造が生じることを説明した。しかし、それ以外の部位においても、上記構造が生じる場合がある。その場合も、終端部５０ａを跨ぐように絶縁膜７０を設けることで、ゲート−ソース間でのショートの発生を抑制できることは言うまでもない。
また、上記実施形態では半導体装置１にゲートフィンガ２０が設けられた例を示したが、ゲートフィンガ２０は設けられていなくてもよい。
本発明による半導体装置の一実施形態を示す平面図である。 （ａ）は、図１の点線Ｌ１で囲まれた部分を示す平面図である。（ｂ）は、（ａ）の点線Ｌ３で囲まれた部分を拡大して示す平面図である。 図２（ａ）および図２（ｂ）のIII−III線に沿った断面図である。 図３の一部を拡大して示す断面図である。 図１の点線Ｌ２で囲まれた部分を示す平面図である。 図５のVI−VI線に沿った断面図である。 実施形態の変形例を説明するための平面図である。 （ａ）および（ｂ）は、実施形態の変形例を説明するための平面図である。 従来の半導体装置を示す断面図である。 従来の他の半導体装置を示す断面図である。 （ａ）および（ｂ）は、本発明が解決しようとする課題を説明するための断面図である。 （ａ）および（ｂ）は、本発明が解決しようとする課題を説明するための断面図である。
符号の説明
１ 半導体装置
１０ ゲートパッド
１２ ゲートコンタクト
２０ ゲートフィンガ
３０ ソース電極
３２ ソースコンタクト
４０ ツェナーダイオード
５０ トレンチ
５０ａ 終端部
５２ ゲート電極
６０ 半導体基板
６２ 素子分離領域
７０ 絶縁膜
７２ 埋込絶縁膜
７４ 層間絶縁膜

Claims (7)

  1. 半導体基板に形成されたトレンチと、
    前記トレンチ内に埋め込まれたゲート電極と、
    前記ゲート電極の上部に設けられたソース電極と、
    前記ゲート電極と前記ソース電極との間に前記トレンチの終端部を跨ぐようにして設けられ、一部が前記トレンチ内に埋め込まれた絶縁膜と、
    を備えることを特徴とする半導体装置。
  2. 請求項１に記載の半導体装置において、
    前記ゲート電極は、前記トレンチ内に納まっている半導体装置。
  3. 請求項１または２に記載の半導体装置において、
    前記ソース電極は、前記トレンチの前記終端部を跨いでいる半導体装置。
  4. 請求項１乃至３いずれかに記載の半導体装置において、
    前記絶縁膜は、前記トレンチの内部に位置する第１の絶縁膜と、前記トレンチの外部に位置する第２の絶縁膜とを含んでおり、
    前記第２の絶縁膜が前記トレンチの前記終端部を跨いでいる半導体装置。
  5. 請求項４に記載の半導体装置において、
    前記トレンチの前記終端部における前記第２の絶縁膜の厚みは、前記第１の絶縁膜の厚みの最大値以上である半導体装置。
  6. 請求項４または５に記載の半導体装置において、
    前記第１または第２の絶縁膜は、ＮＳＧによって構成されている半導体装置。
  7. 請求項１乃至６いずれかに記載の半導体装置において、
    前記ゲート電極と前記ソース電極との間に接続されたツェナーダイオードを備える半導体装置。
JP2006249813A 2006-09-14 2006-09-14 半導体装置 Pending JP2008071964A (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2006249813A JP2008071964A (ja) 2006-09-14 2006-09-14 半導体装置
TW096133833A TWI366267B (en) 2006-09-14 2007-09-11 Semiconductor device
US11/898,583 US20080067625A1 (en) 2006-09-14 2007-09-13 Semiconductor device
CN2007101537080A CN101145581B (zh) 2006-09-14 2007-09-14 半导体器件

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006249813A JP2008071964A (ja) 2006-09-14 2006-09-14 半導体装置

Publications (1)

Publication Number Publication Date
JP2008071964A true JP2008071964A (ja) 2008-03-27

Family

ID=39187702

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006249813A Pending JP2008071964A (ja) 2006-09-14 2006-09-14 半導体装置

Country Status (4)

Country Link
US (1) US20080067625A1 (ja)
JP (1) JP2008071964A (ja)
CN (1) CN101145581B (ja)
TW (1) TWI366267B (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010034188A (ja) * 2008-07-28 2010-02-12 Nec Electronics Corp 半導体装置

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09102607A (ja) * 1995-06-02 1997-04-15 Siliconix Inc トレンチゲートパワーｍｏｓｆｅｔ
JP2000269498A (ja) * 1999-03-19 2000-09-29 Fuji Electric Co Ltd 半導体装置およびその製造方法
JP2000277531A (ja) * 1999-03-25 2000-10-06 Hitachi Ltd 半導体装置及びその製造方法
JP2002280553A (ja) * 2001-03-19 2002-09-27 Toshiba Corp 半導体装置及びその製造方法
JP2004327644A (ja) * 2003-04-24 2004-11-18 Fuji Electric Device Technology Co Ltd 半導体装置およびその製造方法

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4854868B2 (ja) * 2001-06-14 2012-01-18 ローム株式会社 半導体装置

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09102607A (ja) * 1995-06-02 1997-04-15 Siliconix Inc トレンチゲートパワーｍｏｓｆｅｔ
JP2000269498A (ja) * 1999-03-19 2000-09-29 Fuji Electric Co Ltd 半導体装置およびその製造方法
JP2000277531A (ja) * 1999-03-25 2000-10-06 Hitachi Ltd 半導体装置及びその製造方法
JP2002280553A (ja) * 2001-03-19 2002-09-27 Toshiba Corp 半導体装置及びその製造方法
JP2004327644A (ja) * 2003-04-24 2004-11-18 Fuji Electric Device Technology Co Ltd 半導体装置およびその製造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010034188A (ja) * 2008-07-28 2010-02-12 Nec Electronics Corp 半導体装置

Also Published As

Publication number Publication date
US20080067625A1 (en) 2008-03-20
TW200816483A (en) 2008-04-01
CN101145581B (zh) 2012-06-27
TWI366267B (en) 2012-06-11
CN101145581A (zh) 2008-03-19

Similar Documents

Publication Publication Date Title
JP5309497B2 (ja) 半導体装置
JP6666671B2 (ja) 半導体装置
JP2008251923A (ja) 半導体装置
JP6966844B2 (ja) 半導体装置
TW201911576A (zh) 半導體裝置
TW201943081A (zh) 半導體裝置及其製造方法
JP2008010830A (ja) 半導体装置
JP2007142087A (ja) 半導体装置
JP2004119870A (ja) ダイオード
JP6013876B2 (ja) 半導体装置
JP4432332B2 (ja) 半導体素子及びその製造方法
JP2008028110A (ja) 半導体装置
JP7188230B2 (ja) 半導体装置
TWI574405B (zh) Silicon carbide semiconductor device, method for manufacturing silicon carbide semiconductor device, and design method of silicon carbide semiconductor device
JP2009295867A (ja) 半導体装置
JP2008071964A (ja) 半導体装置
CN103715262B (zh) 半导体装置
JP6998788B2 (ja) 半導体装置
JP2012204634A (ja) 半導体装置
JP2011009630A (ja) 保護ダイオード
JPWO2017126084A1 (ja) 半導体装置
JP4942367B2 (ja) 半導体装置
JP2006269491A (ja) 半導体装置の製造方法
JP5163212B2 (ja) 半導体装置及びその製造方法
JP7404601B2 (ja) 半導体集積回路

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20090813

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20120719

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120724

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20130402