Nothing Special   »   [go: up one dir, main page]

JP2007317887A - スルーホール電極の形成方法 - Google Patents

スルーホール電極の形成方法 Download PDF

Info

Publication number
JP2007317887A
JP2007317887A JP2006145814A JP2006145814A JP2007317887A JP 2007317887 A JP2007317887 A JP 2007317887A JP 2006145814 A JP2006145814 A JP 2006145814A JP 2006145814 A JP2006145814 A JP 2006145814A JP 2007317887 A JP2007317887 A JP 2007317887A
Authority
JP
Japan
Prior art keywords
substrate
hole
forming
sheet metal
conductive film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2006145814A
Other languages
English (en)
Other versions
JP4950559B2 (ja
Inventor
Yoshiharu Nakamura
芳春 中村
Narimasa Iwamoto
成正 岩本
Hiroshi Iwano
博 岩野
Ryoji Imai
良治 今井
Tomohiro Nakatani
友洋 中谷
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Electric Works Co Ltd
Original Assignee
Matsushita Electric Works Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Works Ltd filed Critical Matsushita Electric Works Ltd
Priority to JP2006145814A priority Critical patent/JP4950559B2/ja
Publication of JP2007317887A publication Critical patent/JP2007317887A/ja
Application granted granted Critical
Publication of JP4950559B2 publication Critical patent/JP4950559B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)

Abstract

【課題】導電膜のうち基板の一の面に形成された部分を研磨除去するときに、スルーホール電極となる導電膜の剥離の発生を低減させる。
【解決手段】サンドブラスト法によって基板1にスルーホール2,2を形成する。その後、再度、サンドブラスト法によって基板1の上面10に、所定の種類や粒径であるブラスト粒子を所定の圧力で吹き付けて、基板1の上面10を粗面化する。その後、基板1を洗浄する。その後、基板1の上面10から各スルーホール2の壁面22にかけてシートメタル層4を一体に形成する。その後、シートメタル層4の表面全体に銅めっきを成膜して金属めっき層5を形成する。その後、基板1の上面10側を化学的機械的ポリッシング法によってエッチングと同時に研磨を行い、シートメタル層4及び金属めっき層5のうち基板1の上面10に形成された部分を研磨除去し、スルーホール電極3,3を基板1のスルーホール2,2に形成する。
【選択図】図1

Description

本発明は、例えば半導体装置などに用いられる基板におけるスルーホール電極の形成方法に関するものである。
従来、例えば半導体装置などに用いられる基板のスルーホール構造の一例として、図4(d)に示すように、基板70にスルーホール71,71が形成され、各スルーホール71に第1従来例のスルーホール電極72が設けられたものがある。第1従来例のスルーホール電極72は、基板70の上面700と下面701との間を導通させるために形成されたものである。
次に、第1従来例のスルーホール電極72の形成方法について説明する。まず、図4(a)に示すように、基板70にスルーホール71,71を形成する。続いて、図4(b)に示すように、基板70の上面700及び下面701から各スルーホール71の壁面710にかけてシートメタル層73を一体に形成する。シートメタル層73は、例えばアルミニウム(Al)層の1層構成又はクロム(Cr)層/銅(Cu)層の2層構成などの導電膜である。シートメタル層73の厚さは0.02μm以上0.5μm以下である。その後、図4(c)に示すように、シートメタル層73の表面全体に金属めっき層74を形成する。金属めっき層74は、例えば銅、銀(Ag)、ニッケル(Ni)又は金(Au)などの導電膜である。金属めっき層74の厚さは1μm以上100μm以下である。その後、シートメタル層73及び金属めっき層74のうち基板70の上面700及び下面701に形成された部分を研磨除去する。上記のようにして、第1従来例のスルーホール電極72を基板70に形成することができる。
また、従来のスルーホール構造の他の例として、特許文献1には、層間絶縁膜の上面と下面の配線回路とを導通させるためのスルーホール電極(第2従来例のスルーホール電極)を設けたスルーホール構造が開示されている。第2従来例のスルーホール電極は、シートメタル層及び鍍金金属層の導電膜うち層間絶縁膜の上面に形成された部分を除去する工程を有する形成方法によって、第1従来例のスルーホール電極と同様に基板に形成される。
特開平11−163129号公報(第2,3頁及び第1,2図)
しかしながら、第1従来例のスルーホール電極の形成方法では、導電膜(シートメタル層73及び金属めっき層74)のうち基板70の上面700に形成された部分と基板70との間の密着力が不足しているので、上記導電膜の剥離が発生する。この状態で、導電膜のうち基板70の上面700に形成された部分を研磨除去すると、図4(d)に示すように、スルーホール電極72となる導電膜の剥離も広い範囲かつ高い頻度で発生してしまうという問題があった。また、第2従来例のスルーホール電極の形成方法でも第1従来例のスルーホール電極の形成方法と同様に、導電膜(シートメタル層及び鍍金金属層)のうち層間絶縁膜の上面に形成された部分と層間絶縁膜との間の密着力が不足しているので、導電膜のうち層間絶縁膜の上面に形成された部分を研磨除去するときに、スルーホール電極となる導電膜の剥離が広い範囲かつ高い頻度で発生してしまうという問題があった。
本発明は上記の点に鑑みて為されたものであり、その目的とするところは、導電膜のうち基板の一の面に形成された部分を研磨除去するときに、スルーホール電極となる導電膜の剥離の発生を低減させることができるスルーホール電極の形成方法を提供することにある。
請求項1に記載の発明は、基板にスルーホールを形成する第1工程と、前記基板の一の面を粗面化する第2工程と、前記第1工程及び前記第2工程の後に前記基板の前記一の面から前記スルーホールの壁面にかけて導電膜を一体に形成する第3工程と、前記第3工程の後に前記導電膜のうち前記基板の前記一の面に形成された部分を研磨除去する第4工程とを有することを特徴とする。
この方法によれば、基板の一の面を粗面化してから上記一の面からスルーホールの壁面にかけて導電膜を形成することによって、上記導電膜のうち基板の一の面に形成された部分と上記基板の一の面との間の密着力をアンカー効果によって向上させることができるので、導電膜のうち基板の一の面に形成された部分を研磨除去するときに、スルーホール電極となる導電膜の剥離の発生を低減させることができる。
請求項2に記載の発明は、基板の一の面に凹部を形成する第1工程と、前記基板の前記一の面を粗面化する第2工程と、前記第1工程及び前記第2工程の後に前記基板の前記一の面から前記凹部の壁面及び底面にかけて導電膜を一体に形成する第3工程と、少なくとも前記第3工程の後に前記導電膜のうち前記基板の前記一の面に形成された部分を研磨除去する第4工程と、少なくとも前記第3工程の後に、前記導電膜のうち前記凹部の前記底面に形成された部分が前記基板の前記一の面に対向する他の面側の表面に露出するまで当該基板の当該他の面側を研磨してスルーホールを形成する第5工程とを有することを特徴とする。
この方法によれば、基板の一の面を粗面化してから上記一の面から凹部の壁面及び底面にかけて導電膜を形成することによって、上記導電膜のうち基板の一の面に形成された部分と上記基板の一の面との間の密着力をアンカー効果によって向上させることができるので、導電膜のうち基板の一の面に形成された部分を研磨除去するときに、スルーホール電極となる導電膜の剥離の発生を低減させることができる。また、導電膜のうち凹部の底面に形成した部分を基板の他の面側に露出させることによって、気密性のあるスルーホールを基板に形成することができる。
請求項3に記載の発明は、請求項1又は2に記載の発明において、前記第2工程が、サンドブラスト法によって砥粒を用いて前記基板の前記一の面を粗面化する工程であることを特徴とする。この方法によれば、基板の一の面を短時間で粗面化することができる。
請求項4に記載の発明は、請求項3に記載の発明において、前記砥粒の粒度が、JIS R 6001に規定された#600以上#2000以下であることを特徴とする。この方法によれば、粒度が#600以上#2000以下である砥粒を基板の一の面に吹き付けて、表面粗さが2μm以上6μm以下である凹凸を基板の一の面に形成することによって、導電膜のうち基板の一の面に形成された部分と上記基板の一の面との間の密着力を最大にすることができる。
請求項5に記載の発明は、請求項3又は4に記載の発明において、前記第2工程と前記第3工程との間に前記基板を洗浄する第6工程を有することを特徴とする。この方法によれば、基板に残存する砥粒を除去することができる。
請求項6に記載の発明は、請求項1又は2に記載の発明において、前記第2工程が、ドライエッチング法によって前記基板の前記一の面を粗面化する工程であることを特徴とする。この方法によれば、基板の一の面を粗面化した後に砥粒などが残存することがないので、洗浄工程を省略することができ、低コスト化を図ることができる。
本発明によれば、導電膜のうち基板の一の面に形成された部分を研磨除去するときに、スルーホール電極となる導電膜の剥離の発生を低減させることができる。
(実施形態1)
本発明の実施形態1について図1を用いて説明する。図1は、スルーホール電極の形成方法を示す工程図である。
まず、実施形態1のスルーホール構造について説明する。実施形態1のスルーホール構造は、例えば半導体装置などに用いられ、図1(e)に示すように、基板1にスルーホール2,2が形成され、各スルーホール2にスルーホール電極3が設けられたものである。
基板1は、例えばシリコン(Si)やシリコン化合物などのシリコン系材料又はガラスで形成されたものである。この基板1の厚さは限定されるものではないが、100μm以上1cm以下の範囲であることが好ましい。
各スルーホール2は、例えばサンドブラスト法などによって、基板1の上面10から見て円状に、基板1の上面10と下面11との間を連通して形成されている。このスルーホール2は、上面開口20から下面開口21に向けて徐々に内径が小さくなるテーパ形状に形成されている。基板1の上面10から見たときのスルーホール2の直径は限定されるものではないが、10μm以上1mm以下の範囲であることが好ましい。
スルーホール電極3は、シートメタル層4と、金属めっき層5とを備え、基板1の上面10の導電領域(図示せず)と下面11の導電領域(図示せず)とを導通させるものである。シートメタル層4は、例えばアルミニウムや銅、クロム又はこれらを主成分とする金属材料などの導電膜であり、スルーホール2の壁面22に形成されている。金属めっき層5は、例えば銅、銀、ニッケル若しくは金又はこれらを主成分とする金属材料などの導電膜であり、シートメタル層4の表面に形成されている。スルーホール電極3の厚みは限定されるものではないが、1μm以上100μm以下の範囲であることが好ましい。
次に、実施形態1のスルーホール電極3の形成方法について説明する。ここでは基板1としてガラス基板を用いる。まず、基板1にシートレジストをマスク露光し、現像する(工程A1)。工程A1の後、図1(a)に示すように、サンドブラスト法によって基板1にスルーホール2,2を形成する(工程A2)。工程A2の後、基板1からシートレジストを剥離する(工程A3)。
工程A3の後、図2(b)に示すように、サンドブラスト法によって基板1の上面10にブラスト粒子(砥粒)を0.2MPa以上0.5MPa以下の圧力で吹き付けて、基板1の上面10を粗面化する(工程A4)。工程A4で用いたブラスト粒子は例えばアルミナ粒やガラス粒、炭化珪素粒、鉄粒などであり、粒径が3μm以上100μm以下のものである。上記工程A4において、ブラスト粒子の種類や粒径、吹き付けの圧力などを設定することによって、基板1の上面10の表面粗さを0.5μm以上100μm以下とすることができる。表面粗さとは表面上の山の部分と谷の部分の差をいう。
工程A4の後、基板1に対して超音波洗浄と、表面活性剤による洗浄とを行う(工程A5)。工程A5の後、図1(c)に示すように、基板1の上面10から各スルーホール2の壁面22にかけて、第1層として厚さ0.02μm以上0.5μm以下のクロムを、第2層として厚さ0.02μm以上0.6μm以下の銅をスパッタリング法によって成膜してシートメタル層4を一体に形成する(工程A6)。工程A6の後、主に硫酸銅や表面活性剤で構成されるめっき液を貯めた鍍金槽(図示せず)に基板1を投入して、図1(d)に示すように、シートメタル層4の表面全体に厚さ1μm以上100μm以下の銅めっきを成膜して金属めっき層5を形成する(工程A7)。
工程A7の後、基板1をポリッシング用プレート(図示せず)に接着して回転し、化学的機械的ポリッシング法によって、基板1の上面10側に対してエッチングと同時に研磨を行い、シートメタル層4及び金属めっき層5のうち基板1の上面10に形成された部分を化学的及び機械的に研磨除去する(工程A8)。工程A1〜工程A8を行うことによって、図1(e)に示すように、スルーホール電極3,3を基板1のスルーホール2,2に形成することができる。
以上、実施形態1によれば、サンドブラスト法によって基板1の上面10を粗面化してから上面10から各スルーホール2の壁面22にかけてシートメタル層4及び金属めっき層5を形成することによって、シートメタル層4及び金属めっき層5のうち基板1の上面10に形成された部分と上記基板1の上面10との間の密着力をアンカー効果によって向上させることができるので、シートメタル層4及び金属めっき層5のうち基板1の上面10に形成された部分を研磨除去するときに、各スルーホール2の壁面22に形成されスルーホール電極3となるシートメタル層4及び金属めっき層5の剥離の発生を低減させることができる。また、基板1の上面10をサンドブラスト法によって短時間で粗面化することができる(例えば4inchウェハで5分/枚程度)。さらに、基板1の上面10を粗面化した後に基板1を洗浄することによって、基板1に残存する砥粒を除去することができる。
(実施形態2)
本発明の実施形態2について図1を用いて説明する。
実施形態2のスルーホール構造は、実施形態1のスルーホール構造と同様に、基板1にスルーホール2,2が形成され、各スルーホール2にスルーホール電極3が設けられたものである(図1(d)参照)。
次に、実施形態2のスルーホール電極3の形成方法について説明する。ここでは基板1としてガラス基板を用いる。まず、実施形態1の工程A1〜A3と同様に、基板1にシートレジストをマスク露光し、現像し(工程B1)、サンドブラスト法によって基板1にスルーホール2,2を形成し(工程B2)、基板1からシートレジストを剥離する(工程B3)。
工程B1〜B3の後、サンドブラスト法によって、JIS R 6001に規定された#600以上#2000以下の粒度であるブラスト粒子を用いて基板1の上面10を粗面化する(工程B4)(図1(b)参照)。工程B4で用いたブラスト粒子は例えばアルミナ粒やガラス粒、炭化珪素粒、鉄粒などである。上記工程B4によって、基板1の上面10の表面粗さを2μm以上6μm以下とすることができる。
工程B4の後、実施形態1の工程A5〜A8と同様に、基板1を洗浄し(工程B5)、図1(c)に示すように、スパッタリング法によって基板1の上面10から各スルーホール2の壁面22にかけてシートメタル層4を一体に形成し(工程B6)、図1(d)に示すように、シートメタル層4の表面全体に金属めっき層5を形成し(工程B7)、化学的機械的ポリッシング法によって、シートメタル層4及び金属めっき層5のうち基板1の上面10に形成された部分を化学的及び機械的に研磨除去する(工程B8)。工程B1〜B8を行うことによって、図1(e)に示すように、スルーホール電極3,3を基板1のスルーホール2,2に形成することができる。
以上、実施形態2によれば、JIS規格で規定された#600以上#2000以下の粒度であるブラスト粒子を基板1の上面10に吹き付けて、表面粗さが2μm以上6μm以下である凹凸を基板1の上面10に形成することによって、シートメタル層4及び金属めっき層5のうち基板1の上面10に形成された部分と上記基板1の上面10との間の密着力を最大にすることができる。これにより、シートメタル層4及び金属めっき層5のうち基板1の上面10に形成された部分を研磨除去するときに、各スルーホール2の壁面22に形成されスルーホール電極3となるシートメタル層4及び金属めっき層5の剥離の発生をさらに低減させることができる。
(実施形態3)
本発明の実施形態3について図2を用いて説明する。図2は、実施形態3のスルーホール電極の形成方法を示す工程図である。
まず、実施形態3のスルーホール構造について説明する。実施形態3のスルーホール構造は、図2(e)に示すように、基板1にスルーホール2,2が形成され、各スルーホール2にスルーホール電極3aが設けられたものである。なお、実施形態3の基板1及びスルーホール2は実施形態1の基板及びスルーホールと同様である。ただし、基板1の厚さは0.5mm以上1cm以下の範囲であることが好ましい。
各スルーホール電極3aは、スルーホール2の壁面22だけでなく、スルーホール2の下面開口21を閉塞して形成されたものである。なお、各スルーホール電極3aは上記以外の点において実施形態1のスルーホール電極3(図1参照)と同様である。
次に、実施形態3のスルーホール電極3aの形成方法について説明する。ここでは基板としてガラス基板を用いる。まず、実施形態1の工程A1と同様に、基板1にシートレジストをマスク露光し、現像する(工程C1)。工程C1の後、図2(a)に示すように、サンドブラスト法によって基板1の上面10に凹部6,6を形成する(工程C2)。各凹部6の直径は10μm以上1mm以下である。工程C2の後、実施形態1の工程A3と同様に、基板1からシートレジストを剥離する(工程C3)。工程C3の後、実施形態1の工程A4,A5と同様に、サンドブラスト法によって基板1の上面10を粗面化し(工程C4)(図2(b)参照)、基板1を洗浄する(工程C5)。上記工程A4において、実施形態1と同様に、ブラスト粒子の種類や粒径、吹き付けの圧力などを設定することによって、基板1の上面10の表面粗さを0.5μm以上100μm以下とすることができる。
工程C4,C5の後、図2(c)に示すように、基板1の上面10から各凹部6の壁面60及び底面61にかけて、第1層として厚さ0.02μm以上0.5μm以下のクロムを、第2層として厚さ0.02μm以上0.6μm以下の銅をスパッタリング法によって成膜してシートメタル層4を一体に形成する(工程C6)。工程C6の後、主に硫酸銅や表面活性剤で構成されるめっき液を貯めた鍍金槽(図示せず)に基板1を投入して、図2(d)に示すように、シートメタル層4の表面全体に厚さ1μm以上100μm以下の銅めっきを成膜して金属めっき層5を形成する(工程C7)。このとき、各凹部6の底面61に金属めっき層5が厚く形成されるようにめっき液の添加剤を調整する。
工程C7の後、実施形態1の工程A8と同様に、化学的機械的ポリッシング法によって、シートメタル層4及び金属めっき層5のうち基板1の上面10に形成された部分を化学的及び機械的に研磨除去する(工程C8)。工程C8の後、化学的機械的ポリッシング法によって、シートメタル層4又は金属めっき層5のうち各凹部6の底面61に形成された部分が基板1の下面11側の表面に露出するまで基板1の下面11側を化学的及び機械的に研磨してスルーホール2,2を形成する(工程C9)。工程C1〜C9を行うことによって、図2(e)に示すように、スルーホール電極3a,3aを基板1のスルーホール2,2に形成することができる。
以上、実施形態3によれば、実施形態1と同様に、サンドブラスト法によって基板1の上面10を粗面化してから上面10から各凹部6の壁面60にかけてシートメタル層4及び金属めっき層5を形成することによって、シートメタル層4及び金属めっき層5のうち基板1の上面10に形成された部分と上記基板1の上面10との間の密着力をアンカー効果によって向上させることができるので、シートメタル層4及び金属めっき層5のうち基板1の上面10に形成された部分を研磨除去するときに、各凹部6の壁面60に形成されスルーホール電極3aとなるシートメタル層4及び金属めっき層5の剥離の発生を低減させることができる。
また、各凹部6の底面61に形成したシートメタル層4又は金属めっき層5を基板1の下面11側に露出させることによって、気密性のあるスルーホール2,2を基板1に形成することができる。
なお、実施形態3の変形例として、工程C9を工程C8の前又は同時に行ってもよい。このような形成方法であっても、実施形態3と同様に、気密性のあるスルーホール2,2を基板1に形成することができる。
また、実施形態3の他の変形例として、工程C9において、基板1の下面11側と同時に、凹部6の底面61に形成されたシートメタル層4を研磨除去してもよい。シートメタル層4は厚さが薄いので研磨除去されることが多い。このような形成方法であっても、実施形態3と同様に、気密性のあるスルーホール2,2を基板1に形成することができる。
なお、実施形態1〜3のいずれかの変形例として、基板1としてシリコン基板を用いてもよい。このような場合であっても、ガラス基板の場合と同様の形成方法でスルーホール電極3(3a),3(3a)を基板1のスルーホール2,2に形成することができる。
また、実施形態1〜3のいずれかの他の変形例として、基板1の上面10を粗面化する工程(工程A4,B4,C4)において、サンドブラスト法に代えて例えば機械的研磨法などによって基板1の上面10を粗面化してもよい。このような形成方法によっても、実施形態1〜3と同様に基板1の上面10を短時間で粗面化することができる。
実施形態1〜3のいずれかの他の変形例として、基板1の上面10を粗面化する工程(工程A4,B4,C4)を、基板1にシートレジストをマスク露光し、現像する工程(工程A1,B1,C1)やスルーホール2,2又は凹部6,6を基板1に形成する工程(工程A2,B2,C2)の前に行ってもよい。このような形成方法であっても、実施形態1〜3と同様にシートメタル層4及び金属めっき層5の剥離の発生を低減させることができる。
さらに、実施形態1〜3のいずれかの他の変形例として、基板1の上面10を粗面化する工程(工程A4,B4,C4)の前に、再度、基板1の上面10にシートレジストをマスク露光し、現像してもよい。このような形成方法によれば、基板1の上面10のうち粗面化する必要のない部分まで粗面化することを防止することができる。
実施形態1〜3のいずれかの他の変形例として、シートメタル層4を基板1に形成する工程(工程A6,B6,C6)において、スパッタリング法に代えて真空蒸着法又はCVD(Chemical Vapor Deposition)法によってクロム及び銅を成膜してもよい。このような形成方法であっても、スパッタリング法の場合と同様にシートメタル層4を基板1に形成することができる。
(実施形態4)
本発明の実施形態4について図3を用いて説明する。図3は、実施形態4のスルーホール電極の形成方法を示す工程図である。
まず、実施形態4のスルーホール構造について説明する。実施形態4のスルーホール構造は、図3(f)に示すように、基板1にスルーホール2a,2aが形成され、各スルーホール2aにスルーホール電極3が設けられたものである。なお、実施形態4の基板1及びスルーホール電極3は実施形態1の基板及びスルーホール電極と同様である。
各スルーホール2aは、上面開口20aから下面開口21aまで円筒状に形成されたものである。なお、スルーホール2aは上記以外の点において実施形態1のスルーホール2(図1参照)と同様である。
次に、実施形態4のスルーホール電極3の形成方法について説明する。ここでは基板1としてシリコン基板を用いる。まず、実施形態1の工程A1と同様に、基板1にシートレジストをマスク露光し、現像する(工程D1)。工程D1の後、図3(a)に示すように、エッチング法によって基板1にスルーホール2a,2aを形成する(工程D2)。工程D2の後、図3(b)に示すように、熱酸化法によって基板1の上面10及び下面11から各スルーホール2aの壁面22aにかけて絶縁層12を一体に形成する(工程D3)。
工程D3の後、基板1をイオンミリング装置のチャンバー内に設置し、上記チャンバー内を高真空にした後にアルゴンを導入し、図3(c)に示すように、ドライエッチング法の一つであるイオンミリング法によって基板1の上面10を粗面化する(工程D4)。工程D4で用いたガスは不活性ガスのアルゴンである。上記工程D4によって、基板1の上面10の表面粗さを原子サイズ以上10nm以下とすることができる。工程D4で用いたガスとしてアルゴンに限定されるものではなく、用途に応じて他の不活性ガスを用いてもよい。
工程D4の後、図3(d)に示すように、基板1の上面10及びスルーホール2aの壁面22aに、第1層として厚さ0.02μm以上0.5μm以下のクロムを、第2層として厚さ0.02μm以上0.6μm以下の銅を真空蒸着法によって成膜してシートメタル層4を形成する(工程D5)。工程D5の後、実施形態1の工程A7,A8と同様に、シートメタル層4の表面全体に金属めっき層5を形成し(工程D6)(図3(e)参照)、化学的機械的ポリッシング法によって、シートメタル層4及び金属めっき層5のうち基板1の上面10に形成された部分を化学的及び機械的に研磨除去する(工程D7)。工程D1〜D7を行うことによって、図3(f)に示すように、スルーホール電極3,3を基板1のスルーホール2a,2aに形成することができる。
以上、実施形態4によれば、イオンミリング法によって基板1の上面10が粗面化されると同時にクリーニングされる。これにより、実施形態1と同様に、基板1の上面10を粗面化してから上面10にシートメタル層4及び金属めっき層5を形成することによって、シートメタル層4及び金属めっき層5のうち基板1の上面10に形成された部分と上記基板1の上面10との間の密着力をアンカー効果によって向上させることができるので、シートメタル層4及び金属めっき層5のうち基板1の上面10に形成された部分を研磨除去するときに、各スルーホール2aの壁面22aに形成されスルーホール電極3となるシートメタル層4及び金属めっき層5の剥離の発生を低減させることができる。
また、サンドブラスト法による場合とは異なり、基板1の上面10がクリーニングされ、基板1の上面10を粗面化した後にブラスト粒子(砥粒)などが残存することがないので、洗浄工程を省略することができ、低コスト化を図ることができる。
なお、実施形態4の変形例として、基板1としてガラス基板を用いてもよい。このような場合であっても、シリコン基板の場合と同様の形成方法でスルーホール電極3,3を基板1のスルーホール2a,2aに形成することができる。
また、実施形態4の他の変形例として、工程D3において、熱酸化法に代えてCVD法によって基板1に絶縁層12を形成してもよい。このような形成方法であっても、熱酸化法の場合と同様に絶縁層12を基板1に形成することができる。
さらに、実施形態4の他の変形例として、工程D4において、イオンミリング法に代えて例えばプラズマエッチング法又はスパッタエッチング法など他のドライエッチング法によって基板1の上面10を粗面化してもよい。スパッタエッチング法による場合は、イオンミリング法による場合と同様にアルゴンなどの不活性ガスを用いる。これに対して、プラズマエッチング法による場合は、イオンミリング法による場合とは異なってアルゴンに代えて例えばCFガスなどの反応性ガスを用いる。上記のような形成方法であっても、イオンミリング法による場合と同様に、シートメタル層4及び金属めっき層5のうち基板1の上面10に形成された部分を研磨除去するときに、各スルーホール2aの壁面22aに形成されスルーホール電極3となるシートメタル層4及び金属めっき層5の剥離の発生を低減させることができるとともに、基板1の上面10がクリーニングされ、基板1の上面10を粗面化した後にブラスト粒子などが残存することがないので、洗浄工程を省略することができ、低コスト化を図ることができる。
実施形態4の他の変形例として、工程D5において、真空蒸着法に代えてCVD法又はスパッタリング法によって銅を成膜してもよい。このような形成方法であっても、真空蒸着法による場合と同様にシートメタル層4を形成することができる。
なお、実施形態1〜4のいずれかの変形例として、粗面化した基板1の上面10からスルーホール2(2a),2(2a)の壁面22(22a)にかけてシートメタル層4を形成しないで直接、金属めっき層5を一体に形成してもよい。このような形成方法であっても、金属めっき層5のうち基板1の上面10に形成された部分を研磨除去するときに、スルーホール電極3となる金属めっき層5の剥離の発生を低減させることができる。
本発明による実施形態1,2のスルーホール電極の形成方法を示す工程図である。 本発明による実施形態3のスルーホール電極の形成方法を示す工程図である。 本発明による実施形態4のスルーホール電極の形成方法を示す工程図である。 従来のスルーホール電極の形成方法を示す工程図である。
符号の説明
1 基板
10 上面
11 下面
2,2a スルーホール
22,22a 壁面
3,3a スルーホール電極
4 シートメタル層
5 金属めっき層
6 凹部
60 壁面
61 底面

Claims (6)

  1. 基板にスルーホールを形成する第1工程と、
    前記基板の一の面を粗面化する第2工程と、
    前記第1工程及び前記第2工程の後に前記基板の前記一の面から前記スルーホールの壁面にかけて導電膜を一体に形成する第3工程と、
    前記第3工程の後に前記導電膜のうち前記基板の前記一の面に形成された部分を研磨除去する第4工程と
    を有することを特徴とするスルーホール電極の形成方法。
  2. 基板の一の面に凹部を形成する第1工程と、
    前記基板の前記一の面を粗面化する第2工程と、
    前記第1工程及び前記第2工程の後に前記基板の前記一の面から前記凹部の壁面及び底面にかけて導電膜を一体に形成する第3工程と、
    少なくとも前記第3工程の後に前記導電膜のうち前記基板の前記一の面に形成された部分を研磨除去する第4工程と、
    少なくとも前記第3工程の後に、前記導電膜のうち前記凹部の前記底面に形成された部分が前記基板の前記一の面に対向する他の面側の表面に露出するまで当該基板の当該他の面側を研磨してスルーホールを形成する第5工程と
    を有することを特徴とするスルーホール電極の形成方法。
  3. 前記第2工程が、サンドブラスト法によって砥粒を用いて前記基板の前記一の面を粗面化する工程であることを特徴とする請求項1又は2記載のスルーホール電極の形成方法。
  4. 前記砥粒の粒度が、JIS R 6001に規定された#600以上#2000以下であることを特徴とする請求項3記載のスルーホール電極の形成方法。
  5. 前記第2工程と前記第3工程との間に前記基板を洗浄する第6工程を有することを特徴とする請求項3又は4記載のスルーホール電極の形成方法。
  6. 前記第2工程が、ドライエッチング法によって前記基板の前記一の面を粗面化する工程であることを特徴とする請求項1又は2記載のスルーホール電極の形成方法。
JP2006145814A 2006-05-25 2006-05-25 スルーホール電極の形成方法 Expired - Fee Related JP4950559B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2006145814A JP4950559B2 (ja) 2006-05-25 2006-05-25 スルーホール電極の形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006145814A JP4950559B2 (ja) 2006-05-25 2006-05-25 スルーホール電極の形成方法

Publications (2)

Publication Number Publication Date
JP2007317887A true JP2007317887A (ja) 2007-12-06
JP4950559B2 JP4950559B2 (ja) 2012-06-13

Family

ID=38851483

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006145814A Expired - Fee Related JP4950559B2 (ja) 2006-05-25 2006-05-25 スルーホール電極の形成方法

Country Status (1)

Country Link
JP (1) JP4950559B2 (ja)

Cited By (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009290198A (ja) * 2008-05-30 2009-12-10 Lg Electronics Inc 軟性フィルム、表示装置
US8310036B2 (en) 2007-03-05 2012-11-13 DigitalOptics Corporation Europe Limited Chips having rear contacts connected by through vias to front contacts
US8587126B2 (en) 2010-12-02 2013-11-19 Tessera, Inc. Stacked microelectronic assembly with TSVs formed in stages with plural active chips
US8610259B2 (en) 2010-09-17 2013-12-17 Tessera, Inc. Multi-function and shielded 3D interconnects
US8610264B2 (en) 2010-12-08 2013-12-17 Tessera, Inc. Compliant interconnects in wafers
US8637968B2 (en) 2010-12-02 2014-01-28 Tessera, Inc. Stacked microelectronic assembly having interposer connecting active chips
US8653644B2 (en) 2006-11-22 2014-02-18 Tessera, Inc. Packaged semiconductor chips with array
US8704347B2 (en) 2006-11-22 2014-04-22 Tessera, Inc. Packaged semiconductor chips
US8736066B2 (en) 2010-12-02 2014-05-27 Tessera, Inc. Stacked microelectronic assemby with TSVS formed in stages and carrier above chip
US8735287B2 (en) 2007-07-31 2014-05-27 Invensas Corp. Semiconductor packaging process using through silicon vias
US8791575B2 (en) 2010-07-23 2014-07-29 Tessera, Inc. Microelectronic elements having metallic pads overlying vias
US8796135B2 (en) 2010-07-23 2014-08-05 Tessera, Inc. Microelectronic elements with rear contacts connected with via first or via middle structures
US8847380B2 (en) 2010-09-17 2014-09-30 Tessera, Inc. Staged via formation from both sides of chip
US9640437B2 (en) 2010-07-23 2017-05-02 Tessera, Inc. Methods of forming semiconductor elements using micro-abrasive particle stream

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01105206A (ja) * 1987-10-17 1989-04-21 Sumita Kogaku Glass Seizosho:Kk 照明用光ファイバ
JPH02303086A (ja) * 1989-05-17 1990-12-17 Hitachi Ltd プリント配線板の製造方法及びそれに用いるスパッタデポジション装置及び銅張積層板
JPH05129775A (ja) * 1991-11-06 1993-05-25 Shirai Denshi Kogyo Kk プリント配線基板の製造方法
JP2002246744A (ja) * 2001-02-20 2002-08-30 Nec Corp 導体形成方法およびこれを用いた多層配線基板製造方法
JP2003283085A (ja) * 2002-03-26 2003-10-03 Nec Kansai Ltd 配線基板
JP2003318550A (ja) * 2002-04-18 2003-11-07 Mitsubishi Electric Corp 積層配線基板とこれを用いた多層配線組立およびそれらの製造方法
JP2006066581A (ja) * 2004-08-26 2006-03-09 Fuji Photo Film Co Ltd 導電性パターン材料の製造方法
JP2006073787A (ja) * 2004-09-02 2006-03-16 Matsushita Electric Ind Co Ltd 半導体素子及びその製造方法

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01105206A (ja) * 1987-10-17 1989-04-21 Sumita Kogaku Glass Seizosho:Kk 照明用光ファイバ
JPH02303086A (ja) * 1989-05-17 1990-12-17 Hitachi Ltd プリント配線板の製造方法及びそれに用いるスパッタデポジション装置及び銅張積層板
JPH05129775A (ja) * 1991-11-06 1993-05-25 Shirai Denshi Kogyo Kk プリント配線基板の製造方法
JP2002246744A (ja) * 2001-02-20 2002-08-30 Nec Corp 導体形成方法およびこれを用いた多層配線基板製造方法
JP2003283085A (ja) * 2002-03-26 2003-10-03 Nec Kansai Ltd 配線基板
JP2003318550A (ja) * 2002-04-18 2003-11-07 Mitsubishi Electric Corp 積層配線基板とこれを用いた多層配線組立およびそれらの製造方法
JP2006066581A (ja) * 2004-08-26 2006-03-09 Fuji Photo Film Co Ltd 導電性パターン材料の製造方法
JP2006073787A (ja) * 2004-09-02 2006-03-16 Matsushita Electric Ind Co Ltd 半導体素子及びその製造方法

Cited By (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9548254B2 (en) 2006-11-22 2017-01-17 Tessera, Inc. Packaged semiconductor chips with array
US9070678B2 (en) 2006-11-22 2015-06-30 Tessera, Inc. Packaged semiconductor chips with array
US8653644B2 (en) 2006-11-22 2014-02-18 Tessera, Inc. Packaged semiconductor chips with array
US8704347B2 (en) 2006-11-22 2014-04-22 Tessera, Inc. Packaged semiconductor chips
US8310036B2 (en) 2007-03-05 2012-11-13 DigitalOptics Corporation Europe Limited Chips having rear contacts connected by through vias to front contacts
US8405196B2 (en) 2007-03-05 2013-03-26 DigitalOptics Corporation Europe Limited Chips having rear contacts connected by through vias to front contacts
US8735205B2 (en) 2007-03-05 2014-05-27 Invensas Corporation Chips having rear contacts connected by through vias to front contacts
US8735287B2 (en) 2007-07-31 2014-05-27 Invensas Corp. Semiconductor packaging process using through silicon vias
JP2009290198A (ja) * 2008-05-30 2009-12-10 Lg Electronics Inc 軟性フィルム、表示装置
US8796135B2 (en) 2010-07-23 2014-08-05 Tessera, Inc. Microelectronic elements with rear contacts connected with via first or via middle structures
US8791575B2 (en) 2010-07-23 2014-07-29 Tessera, Inc. Microelectronic elements having metallic pads overlying vias
US9640437B2 (en) 2010-07-23 2017-05-02 Tessera, Inc. Methods of forming semiconductor elements using micro-abrasive particle stream
US9355948B2 (en) 2010-09-17 2016-05-31 Tessera, Inc. Multi-function and shielded 3D interconnects
US10354942B2 (en) 2010-09-17 2019-07-16 Tessera, Inc. Staged via formation from both sides of chip
US9847277B2 (en) 2010-09-17 2017-12-19 Tessera, Inc. Staged via formation from both sides of chip
US8809190B2 (en) 2010-09-17 2014-08-19 Tessera, Inc. Multi-function and shielded 3D interconnects
US8847380B2 (en) 2010-09-17 2014-09-30 Tessera, Inc. Staged via formation from both sides of chip
US8610259B2 (en) 2010-09-17 2013-12-17 Tessera, Inc. Multi-function and shielded 3D interconnects
US9362203B2 (en) 2010-09-17 2016-06-07 Tessera, Inc. Staged via formation from both sides of chip
US9099296B2 (en) 2010-12-02 2015-08-04 Tessera, Inc. Stacked microelectronic assembly with TSVS formed in stages with plural active chips
US9269692B2 (en) 2010-12-02 2016-02-23 Tessera, Inc. Stacked microelectronic assembly with TSVS formed in stages and carrier above chip
US8736066B2 (en) 2010-12-02 2014-05-27 Tessera, Inc. Stacked microelectronic assemby with TSVS formed in stages and carrier above chip
US9368476B2 (en) 2010-12-02 2016-06-14 Tessera, Inc. Stacked microelectronic assembly with TSVs formed in stages with plural active chips
US8587126B2 (en) 2010-12-02 2013-11-19 Tessera, Inc. Stacked microelectronic assembly with TSVs formed in stages with plural active chips
US9620437B2 (en) 2010-12-02 2017-04-11 Tessera, Inc. Stacked microelectronic assembly with TSVS formed in stages and carrier above chip
US8637968B2 (en) 2010-12-02 2014-01-28 Tessera, Inc. Stacked microelectronic assembly having interposer connecting active chips
US9224649B2 (en) 2010-12-08 2015-12-29 Tessera, Inc. Compliant interconnects in wafers
US8610264B2 (en) 2010-12-08 2013-12-17 Tessera, Inc. Compliant interconnects in wafers
US8796828B2 (en) 2010-12-08 2014-08-05 Tessera, Inc. Compliant interconnects in wafers

Also Published As

Publication number Publication date
JP4950559B2 (ja) 2012-06-13

Similar Documents

Publication Publication Date Title
JP4950559B2 (ja) スルーホール電極の形成方法
JP4624793B2 (ja) Pvdターゲット構造の非スパッタ領域を処理して粒子トラップを形成する方法、及び非スパッタ領域に沿った突出部を含むpvdターゲット構造
JP4970887B2 (ja) 装置構成部品の再生方法
JP2008160093A (ja) 静電チャック、静電チャックの製造方法および基板処理装置
WO2006100900A1 (ja) アンダーバンプメタル膜とその形成方法、ならびに弾性表面波デバイス
WO2012108445A1 (ja) プラズマエッチング方法
US20230116437A1 (en) Semiconductor chamber coatings and processes
TWI245345B (en) Method of forming a wear-resistant dielectric layer
WO2005026407A1 (ja) スパッタリングターゲット及び同ターゲットの表面仕上げ方法
US7368176B2 (en) Pre-plating surface treatments for enhanced galvanic-corrosion resistance
JP4755963B2 (ja) 半導体装置の製造方法
JP4820508B2 (ja) スパッタリングターゲットとその製造方法、スパッタリング装置、薄膜の製造方法、電子部品の製造方法
US20100237037A1 (en) Ceramic substrate metalization process
JP3190830B2 (ja) 半導体装置の製造方法
JP2002222767A (ja) 真空装置用治具の形成方法
WO2005077677A1 (en) Physical vapor deposition components, and methods of treating components
JP2004140198A (ja) 半導体装置およびその製造方法
TW409276B (en) Method of manufacturing semiconductor device
JPH11354412A (ja) Ligaプロセス用マスクの作製方法
WO2008141481A1 (fr) Structure et procédé de fabrication d'un câblage métallique sur une carte multicouches
JP2001176843A (ja) ドライクリーニング方法
JPH08264508A (ja) エッチング方法
JP2001028477A (ja) 金属配線の形成方法および金属配線
JP2007317810A (ja) 金属配線の製造方法
JP2005158947A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20090113

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20100826

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110531

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20110531

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20120112

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120214

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120309

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150316

Year of fee payment: 3

R150 Certificate of patent (=grant) or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees