JP2007091538A - 非磁性Ｚｎフェライトおよびこれを用いた複合積層型電子部品 - Google Patents

Abstract

【課題】Ｃｕを含有させることなく、高い抵抗率が得られる非磁性Ｚｎフェライトを提供する。
【解決手段】本発明の非磁性Ｚｎフェライトは、酸化鉄がＦｅ₂Ｏ₃換算で４５〜４９．７モル％含有され、残部が酸化亜鉛（ＺｎＯ換算）からなり、Ｆｅ²⁺の含有量が１ｗｔ％以下となるように構成される。
【選択図】図１

Description

本発明は、例えば、フェライトーバリスタ複合部品に用いられる非磁性Ｚｎフェライトおよびこれを用いた複合積層型電子部品に関する。

コンピュータ機器等では、機器自らノイズを発生させないように、また、外部から機器内にノイズを侵入させないように、回路基板の入出力部や回路途中にフェライトチップやコンデンサチップやバリスタ等が組み込まれている。

しかしながら、積層型バリスタ、インダクタ（フェライトチップ）、コンデンサチップ等の多くの部品を回路基板に付加すると、これらの部品が基板面積を多く占有してしまい、実装スペースが拡大してしまうという問題がある。また、部品点数が増えることによりコストアップの問題が生じてしまう。

このような問題に対して各素子チップを互いに接合させた状態で一体化焼結させて複合部品をつくり、部品のコンパクト化、実装スペースの削減化等を図る試みがなされている。

インダクタ（フェライトチップ）の素地材料として、非磁性フェライトが用いられる場合がある。この場合には、いわゆる空芯コイルが形成されたインダクタ構造となる。このように空芯コイルを構成するインダクタは、芯体が非磁性であるためにコイルを多く巻く必要があるが、より高い周波数領域まで良好な特性を示すという長所がある。

非磁性フェライトとしては、Ｆｅ₂Ｏ₃とＺｎＯのみを含むＺｎフェライトが代表的であり、さらに低温焼結を可能とするためにＣｕＯの添加が一般的に行われている（例えば、特開平１−１５８７０６号公報）。

さらに、本願と関連があると考えられる先行技術として特開２００４−３３９０１６号公報が挙げられる。特開２００４−３３９０１６号公報によれば、Ｆｅ₂Ｏ₃とＣｕＯとＺｎＯとを含むフェライトの組成に対して、添加物として酸化チタンを添加することによって、ＣｕＯやＺｎＯの析出を抑制することができ、安定した高絶縁抵抗を有する非磁性フェライトが得られるとされている。

しかしながら、Ｃｕを含有する非磁性Ｚｎフェライトを素地材料としてインダクタ（フェライトチップ）を構成し、このインダクタとバリスタとを一体化焼結させた場合には、インダクタ素地中に含有されるＣｕがバリスタ素子側に拡散移行していき、バリスタ特性が劣化するという不都合が生じる。

また、非磁性ＺｎフェライトからＣｕを除いた場合には、添加物として酸化チタンを添加したとしても、製品として確保すべき高い抵抗率を得ることができないという不都合が生じる。

特開平１−１５８７０６号公報 特開２００４−３３９０１６号公報

このような実状のもとに本発明は創案されたものであって、その目的は、Ｃｕを含有させることなく、高い抵抗率が得られる非磁性Ｚｎフェライトを提供することにある。

このような課題を解決するために、本発明の非磁性Ｚｎフェライトは、酸化鉄がＦｅ₂Ｏ₃換算で４５〜４９．７モル％含有され、残部が酸化亜鉛（ＺｎＯ換算）からなり、Ｆｅ²⁺の含有量が１ｗｔ％以下となるように構成される。

また、本発明の好ましい態様として、非磁性Ｚｎフェライト中のＰの含有量が１００ｗｔｐｐｍ以下となるように構成される。

また、本発明の複合積層型電子部品は、バリスタ層と内部電極を有するバリスタ素子部と、フェライト層と内部導体を有するインダクタ素子部とを直接または接合中間層を介して接合してなる複合積層型電子部品であって、前記フェライト層は、酸化鉄がＦｅ₂Ｏ₃換算で４５〜４９．７モル％含有され、残部が酸化亜鉛（ＺｎＯ換算）からなり、Ｆｅ²⁺の含有量が１ｗｔ％以下となるように構成される。

また、本発明の複合積層型電子部品の好ましい態様として、前記バリスタ層は、その主成分がＺｎＯからなるように構成される。

また、本発明の複合積層型電子部品の好ましい態様として、前記接合中間層は、前記フェライト層を構成する組成成分と前記バリスタ層を構成する酸化亜鉛（ＺｎＯ）を所定の割合で混合することにより構成される。

本発明の非磁性Ｚｎフェライトは、所定の配合組成の酸化鉄と酸化亜鉛とからなり、Ｆｅ²⁺の含有量を１ｗｔ％以下としているので、フェライト中にＣｕを含有させることなく、１０⁵Ω・ｍ以上の高い抵抗率が得られる。

以下、本発明を実施するための最良の形態について詳細に説明する。
本発明の非磁性Ｚｎフェライトは、所定の配合組成の酸化鉄と酸化亜鉛とからなり、Ｆｅ²⁺の含有量を１ｗｔ％以下として構成されている。本発明の非磁性Ｚｎフェライトは、バリスタ素子との接合において特性劣化の要因となる酸化銅を含んでいない。

以下、具体的態様について説明する。
本発明における非磁性Ｚｎフェライトは、酸化鉄がＦｅ₂Ｏ₃換算で４５〜４９．７モル％（より好ましくは、４６．５〜４９．５モル％）含有され、残部が酸化亜鉛（ＺｎＯ換算）から構成されている。そして、非磁性Ｚｎフェライト中のＦｅ²⁺の含有量は１ｗｔ％以下、特に、０．１〜０．６ｗｔ％とされる。

酸化鉄がＦｅ₂Ｏ₃換算で４５モル％未満となると、焼結が進行しにくくなり抵抗率が低下するという不都合が生じる傾向がある。この一方で、酸化鉄がＦｅ₂Ｏ₃換算で４９．７モル％を超えると、Ｆｅ²⁺量が増加し抵抗率が低下するという不都合が生じる傾向がある。

非磁性Ｚｎフェライト中のＦｅ²⁺の含有量が１ｗｔ％を超えると、抵抗率が低下するという不都合が生じる傾向がある。

Ｆｅ²⁺の含有量をコントロールする手法としては、配合や粉砕に用いるいわゆるメディアの材料選定を十分に考慮したり（例えば、スチールメディアに代えてＺｒＯ₂メディアを用いる）、低い焼成温度でも十分な焼結密度が得られるように、材料組成を変更したり，焼成前の粉体を細かくしたりすること等が挙げられる。中でも、製造途中での配合や粉砕で用いるメディアの選定が簡便かつ効果的である。Ｆｅ²⁺の含有量の測定は、いわゆる滴定法という手法で行なわれる。

また、本発明においては、非磁性Ｚｎフェライト中のリン（Ｐ）の含有量が１００ｗｔｐｐｍ以下、特に、５〜５０ｐｐｍとすることが望ましい。非磁性Ｚｎフェライト中のＰの含有量が１００ｗｔｐｐｍを超えると、焼結密度が低下するという不都合が生じる傾向がある。非磁性Ｚｎフェライト中のリン（Ｐ）の測定は、蛍光Ｘ線やＩＣＰという手法に従えばよい。

本発明における非磁性フェライトの製造方法は、大まかに見れば公知の製造方法に従えばよいが、Ｆｅ²⁺の含有量を本願の所定範囲にコントロールするために、配合や粉砕に用いられるメディアを鉄成分を含まない材料とするのがよい。例えば、ＺｒＯ₂メディアが好適例として挙げられる。さらなる具体的製造方法は後述の実施例を参照されたい。

次いで、上述してきた非磁性Ｚｎフェライトからなるフェライト層と内部導体とを有するインダクタ素子部と、バリスタ層と内部電極を有するバリスタ素子部と、を接合してなる複合積層型電子部品について説明する。

図１〜図２には、複合積層型電子部品の一例の全体構成を説明するための図面が示される。なお、図示例はあくまでもバリスタ素子部とインダクタ素子部を接合する状態を模式的に示すためのものであり、これにチップコンデンサ等をさらに積層付加するようにモディファイした部品としてもよい。

図１は、複合積層型電子部品を示す斜視図である。図２は、複合積層型電子部品の積層構造を分かりやすく説明するための積層体の分解斜視図である。

複合積層型電子部品１００は、図１に示されるように、略直方体形状の積層体１を備えており、積層体１により積層型電子部品１００の本体が構成される。積層体１は、それぞれ対向する一対の側面９ａ，９ｂと、一対の側面９ｃ，９ｄと、一対の上面９ｅ及び底面９ｆとを有し、これらの各面９ａ〜９ｆにより略直方体形状を呈している。なお、底面９ｆは、複合積層型電子部品１００が外部基板に実装されたときに、当該外部基板に対向する面である。

また、複合積層型電子部品１００は、積層体１の側面９ａ上に形成された入力端子（第１の端子電極）３と、側面９ｂ上に形成された出力端子（第２の端子電極）５と、側面９ｃ，９ｄ上に形成された一対のグランド端子（第３の端子電極）７とを備えている。入力端子３は、側面９ａの全面を覆い、更にその一部が各面９ｃ〜９ｆ上に回りこんで形成されている。出力端子５は、側面９ｂの全面を覆い、更にその一部が各面９ｃ〜９ｆ上に回り込んで形成されている。各グランド端子７は、積層体１の積層方向に帯状に伸びると共に、更にその両端部が上面９ｅ及び底面９ｆに回り込んで形成されている。

本発明における複合積層型電子部品１００は、図２に示されるように積層体１の構成部材としてバリスタ素子部１０と、インダクタ素子部２０とを有している。

〔バリスタ素子部１０についての説明〕
まず、バリスタ素子部１０の構成について説明する。バリスタ素子部１０は、いわゆる内部電極であるホット電極Ｂ１、グランド電極Ｂ２及びそれらの導出部Ｂ１ａ，Ｂ２ａがそれぞれ形成されたバリスタ用グリーンシートＡ２，Ａ３を含む複数（本実施形態では４枚）のバリスタ用グリーンシートＡ１〜Ａ４が積層されることにより構成される。ホット電極Ｂ１は信号用のバリスタ電極であり、グランド電極Ｂ２は接地用のバリスタ電極である。

実際の複合積層型電子部品１００は、バリスタ用グリーンシートＡ１〜Ａ４間の境界が視認できない程度に一体化されている。バリスタ用グリーンシートＡ１〜Ａ４は、焼成されることによりバリスタ層として機能する。

バリスタ用グリーンシートＡ１〜Ａ４は、例えばＺｎＯ、Ｃｏ₃Ｏ₄、Ｐｒ₆Ｏ₁₁、ＣａＣＯ₃、ＳｉＯ₂の混合紛を原料としたスラリーをドクターブレード法によってフィルム上に塗布することで形成される。このバリスタ用グリーンシートＡ１〜Ａ４の組成により、印加される電圧に対して抵抗値が非直線的に変化する電圧非直線性が発現することとなる。また、バリスタ用グリーンシートＡ１〜Ａ４の厚みは、例えば３０μｍ程度である。なお、バリスタ用グリーンシートＡ１〜Ａ４の組成については後に詳述する。

バリスタ用グリーンシートと電極との関係についてさらに詳述する。バリスタ用グリーンシートＡ２の表面には、ホット電極Ｂ１及び導出部Ｂ１ａがそれぞれ形成されており、ホット電極Ｂ１は、バリスタ用グリーンシートＡ２よりも一回り小さな略長方形状を呈している。ホット電極Ｂ１には、一方の短辺の中央部に導出部Ｂ１ａが一体的に形成されている。ホット電極Ｂ１の導出部Ｂ１ａは、略矩形状を呈しており、バリスタ用グリーンシートＡ２の縁に引き出され、その端部がバリスタ用グリーンシートＡ２の端面に露出している。このため、ホット電極Ｂ１の導出部Ｂ１ａは、入力端子３に電気的に接続される。
バリスタ用グリーンシートＡ３の表面には、グランド電極Ｂ２及び導出部Ｂ２ａがそれぞれ形成されている。グランド電極Ｂ２は、バリスタ用グリーンシートＡ３よりも一回り小さな略長方形状を呈している。グランド電極Ｂ２には、両短辺の中央部に一対の導出部Ｂ２ａがそれぞれ一体的に形成されている。グランド電極Ｂ２の導出部Ｂ２ａは、略矩形状を呈しており、バリスタ用グリーンシートＡ３の縁に引き出され、その端部がバリスタ用グリーンシートＡ３の端面に露出している。このため、グランド電極Ｂ２の導出部Ｂ２ａは、各グランド端子７にそれぞれ接続される。

以上のように、各バリスタ用グリーンシートＡ１〜Ａ４が積層され、ホット電極Ｂ１とグランド電極Ｂ２とがバリスタ用グリーンシートＡ２を挟むことで、バリスタＶが構成される。なお、ホット電極Ｂ１、グランド電極Ｂ２及び各導出部Ｂ１ａ，Ｂ２ａは、それぞれ例えば、Ｐｄを主成分とするペーストをバリスタ用グリーンシートＡ２，Ａ３にスクリーン印刷することにより形成される。ホット電極Ｂ１、グランド電極Ｂ２及び導出部Ｂ１ａ，Ｂ２ａの厚みは、例えば５μｍ程度に設定される。

〔インダクタ素子部２０についての説明〕
次いで、インダクタ素子部２０の一つの構成例について説明する。インダクタ素子部２０は、フェライト層と内部導体を有するインダクタ素子部と、内部導体である導体パターンＢ３〜Ｂ１３を備えるインダクタ用グリーンシートＡ６〜Ａ１１を含む複数（本実施形態では７枚）のインダクタ用グリーンシート（フェライト層）Ａ５〜Ａ１２が積層されることにより構成される。実際の複合積層型電子部品１００は、インダクタ用グリーンシートＡ５〜Ａ１２間の境界が視認できない程度に一体化されている。インダクタ用グリーンシートＡ５〜Ａ１２は、焼成されることにより絶縁層として機能する。

インダクタ用グリーンシートＡ５〜Ａ１２は、電気絶縁性を有する絶縁体である。
本発明におけるインダクタ用グリーンシートＡ５〜Ａ１２は、上述の非磁性のＺｎ系フェライトを原料としたスラリーをドクターブレード法によりフィルム上に塗布することで形成される。インダクタ用グリーンシートＡ５〜Ａ１２の厚みは、例えば２０μｍ程度とされる。

インダクタ用グリーンシートＡ６の表面には、各導体パターンＢ３，Ｂ８が互いに所定の間隔を有した状態でインダクタ用グリーンシートＡ６の長手方向に並設されている。各導体パターンＢ３，Ｂ８は、互いに電気的に絶縁されている。各導体パターンＢ３，Ｂ８は、それぞれコイル形成の略１／２ターンに相当し、略Ｌ字状に形成されている。各導体パターンＢ３，Ｂ８の一端には、導出部Ｂ３ａ，Ｂ８ａがそれぞれ一体的に形成されている。各導体パターンＢ３，Ｂ８の導出部Ｂ３ａ，Ｂ８ａは、インダクタ用グリーンシートＡ６の縁にそれぞれ引き出され、各端部がインダクタ用グリーンシートＡ６の端面にそれぞれ露出している。このため、導出部Ｂ３ａは入力端子３と電気的に接続され，導出部Ｂ８ａは出力端子５と電気的に接続される。

各導体パターンＢ３，Ｂ８の他端は、インダクタ用グリーンシートＡ６を厚み方向に貫通して形成されたスルーホール電極Ｃ１，Ｃ６と電気的に接続されている。このため、各導体パターンＢ３，Ｂ８は、積層体１が積層された状態で、スルーホール電極Ｃ１，Ｃ６を介して対応する各導体パターンＢ４，Ｂ９の一端とそれぞれ電気的に接続される。

インダクタ用グリーンシートＡ７の表面には、各導体パターンＢ４，Ｂ９が互いに所定の間隔を有した状態でインダクタ用グリーンシートＡ７の長手方向に並設されている。各導体パターンＢ４，Ｂ９は、互いに電気的に絶縁されている。各導体パターンＢ４，Ｂ９は、それぞれコイル形成の略３／４ターンに相当し、略Ｕ字状に形成されている。

各導体パターンＢ４，Ｂ９の一端には、積層体１が積層された状態で各スルーホール電極Ｃ１，Ｃ６と電気的に接続される領域がそれぞれ含まれている。各導体パターンＢ４，Ｂ９の他端は、インダクタ用グリーンシートＡ７を厚み方向に貫通して形成された各スルーホール電極Ｃ２，Ｃ７とそれぞれ電気的に接続されている。このため、各導体パターンＢ４，Ｂ９は、積層体１が積層された状態で、各スルーホール電極Ｃ２，Ｃ７を介して対応する各導体パターンＢ５，Ｂ１０の一端とそれぞれ電気的に接続される。

インダクタ用グリーンシートＡ８の表面には、各導体パターンＢ５，Ｂ１０が互いに所定の間隔を有した状態でインダクタ用グリーンシートＡ８の長手方向に並設されている。各導体パターンＢ５，Ｂ１０は、互いに電気的に絶縁されている。各導体パターンＢ５，Ｂ１０は、それぞれコイル形成の略３／４ターンに相当し、略Ｃ字状に形成されている。各導体パターンＢ５，Ｂ１０の一端には、積層体１が積層された状態で各スルーホール電極Ｃ２，Ｃ７と電気的に接続される領域がそれぞれ含まれている。各導体パターンＢ５，Ｂ１０の他端は、インダクタ用グリーンシートＡ８を厚み方向に貫通して形成された各スルーホール電極Ｃ３，Ｃ８とそれぞれ電気的に接続されている。このため、各導体パターンＢ５，Ｂ１０は、積層体１が積層された状態で、各スルーホール電極Ｃ３，Ｃ８を介して対応する各導体パターンＢ６，Ｂ１１の一端とそれぞれ電気的に接続される。

インダクタ用グリーンシートＡ９の表面には、各導体パターンＢ６，Ｂ１１が互いに所定の間隔を有した状態でインダクタ用グリーンシートＡ９の長手方向に並設されている。各導体パターンＢ６，Ｂ１１は、互いに電気的に絶縁されている。各導体パターンＢ６，Ｂ１１は、それぞれコイル形成の略３／４ターンに相当し、略Ｕ字状に形成されている。各導体パターンＢ６，Ｂ１１の一端には、積層体１が積層された状態で各スルーホール電極Ｃ３，Ｃ８と電気的に接続される領域がそれぞれ含まれている。各導体パターンＢ６，Ｂ１１の他端は、インダクタ用グリーンシートＡ９を厚み方向に貫通して形成された各スルーホール電極Ｃ４，Ｃ９とそれぞれ電気的に接続されている。このため、各導体パターンＢ６，Ｂ１１は、積層体１が積層された状態で、各スルーホール電極Ｃ４，Ｃ９を介して対応する各導体パターンＢ７，Ｂ１２の一端とそれぞれ電気的に接続される。

インダクタ用グリーンシートＡ１０の表面には、各導体パターンＢ７，Ｂ１２が互いに所定の間隔を有した状態でインダクタ用グリーンシートＡ１０の長手方向に並設されている。各導体パターンＢ７，Ｂ１２は、互いに電気的に絶縁されている。各導体パターンＢ７，Ｂ１２は、それぞれコイル形成の略１／２ターンに相当し、略Ｃ字状に形成されている。各導体パターンＢ７，Ｂ１２の一端には、積層体１が積層された状態で各スルーホール電極Ｃ４，Ｃ９と電気的に接続される領域がそれぞれ含まれている。各導体パターンＢ７，Ｂ１２の他端は、インダクタ用グリーンシートＡ１０を厚み方向に貫通して形成された各スルーホール電極Ｃ５，Ｃ１０とそれぞれ電気的に接続されている。このため、各導体パターンＢ７，Ｂ１２は、積層体１が積層された状態で、各スルーホール電極Ｃ５，Ｃ１０を介して対応する導体パターンＢ１３の各端部とそれぞれ電気的に接続される。

以上説明してきたように、各インダクタ用グリーンシートＡ５〜Ａ１１が積層され、各導体パターンＢ３〜Ｂ７が各スルーホール電極Ｃ１〜Ｃ４を介して相互に電気的に接続されることにより、１つのコイルが構成されることとなる。また、各導体パターンＢ８〜Ｂ１２が各スルーホール電極Ｃ６〜Ｃ９を介して相互に電気的に接続されることにより、もう１つのコイルが構成されることとなる。

インダクタ用グリーンシートＡ１１の表面には、導体パターンＢ１３がインダクタ用グリーンシートＡ１１の長手方向に伸びて、略Ｉ字状に形成されている。導体パターンＢ１３の両端に対応する位置には、積層体１が積層された状態で各スルーホール電極Ｃ５，Ｃ１０と電気的に接続される領域がそれぞれ含まれている。これにより、２つのコイルが直列に電気的に接続される。

なお、導体パターンＢ３〜Ｂ１３及びスルーホール電極Ｃ１〜Ｃ１１は、それぞれ例えば、Ｐｄを主成分とするペーストをインダクタ用グリーンシートＡ６〜Ａ１１にスクリーン印刷することによって形成される。導体パターンＢ３〜Ｂ１３の厚みは、例えば１４μｍ程度とされる。

〔接合中間層についての説明〕
バリスタ素子部１０と、インダクタ素子部２０は、直接または接合中間層を介して接合される。好ましくは、図２に示されるように双方の素子部を接合させるための接合中間層５０（Ａ２０〜Ａ２２）を介在させるのがよい。

接合中間層５０は、インダクタ素子部２０のフェライト層を構成する組成成分とバリスタ素子部１０のバリスタ層を構成する酸化亜鉛（ＺｎＯ）を所定の割合で混合することにより構成するのがよい。インダクタ素子部２０とバリスタ素子部１０をクラックの発生なしに確実に接合・一体化させるためである。

接合中間層５０の総和厚さは、例えば、４００μｍ以下、好ましくは２４０μｍ以下、さらに好ましくは１８０μｍ以下とするのがよい。接合の片側素子であるインダクタ素子部は、その素地が非磁性フェライトからなり、いわゆる空芯コイルを形成するものである。空芯コイルを構成するインダクタは、より高い周波数領域まで良好な特性を示すという長所がある代わりに、芯体が非磁性であるためにコイルを多く巻かなければならないというスペース上の問題があり、インダクタ自体の大きさは、通常の磁性フェライト素地を用いる場合と比べて大きくなる傾向にある。そのため、接合のために設けられる中間層の厚さをできるだけ薄くして、複合一体化焼結物のコンパクト化を図ることが重要である。

上述したごとく接合中間層５０の各接合膜Ａ２０〜Ａ２２は、それぞれ、インダクタ素子部のフェライト層を構成する組成成分と、酸化亜鉛（ＺｎＯ）（バリスタ素子部のバリスタ層を構成する組成成分であってもよい）とを所定の割合で混合することにより構成することが望ましい。その際、フェライト層により近い位置に配置される接合膜は、より多くのフェライト層組成成分を含み、反対に、バリスタ層より近い位置に配置される接合膜は、より多くの酸化亜鉛（ＺｎＯ）（バリスタ素子部のバリスタ層を構成する組成成分であってもよい）を含むように配合するのがよい。

接合中間層５０の各接合膜には、Ｋ，Ｎａ，またはＬｉを添加することが望ましい。バリスタ層組成成分とフェライト層組成成分との混合により低下した抵抗を上げるためである。

〔インダクタ素子部のフェライト層の組成についての説明〕
本発明のインダクタ素子部のフェライト層は、上述した非磁性のＺｎフェライトから構成される。

さらに、本発明の作用効果を逸脱しない範囲で、添加成分としてＳｉＯ₂、ＣａＣＯ₃，ＺｒＯ₂，ＳｎＯ₂，ＴｉＯ₂，ＭｏＯ₃，Ｂｉ₂Ｏ₃，ＷＯ₃，ＣｏＯ等を含有（例えば１ｗｔ％程度含有）していてもよい。

〔バリスタ素子部のバリスタ層の組成についての説明〕
バリスタ層は、その主成分であるＺｎＯが、９５モル％以上、特に９５〜９８モル％含有される。さらに、Ｃｏ，Ｐｒ等が副成分として含有される。

次に、図１および図２に示される複合積層型電子部品１００作製方法について説明する。まず、バリスタ用グリーンシートＡ１〜Ａ４、インダクタ用グリーンシートＡ５〜Ａ１２、および接合中間層としての各接合膜グリーンシートＡ２０〜Ａ２２を用意する。

次に、各インダクタ用グリーンシートＡ６〜Ａ１１の所定の位置、すなわちスルーホール電極Ｃ１〜Ｃ１０を形成する予定位置に、レーザー加工等によってスルーホールを形成する。

次に、バリスタ用グリーンシートＡ２，Ａ３にそれぞれホット電極Ｂ１、グランド電極Ｂ２及び導出部Ｂ１ａ，Ｂ２ａを形成する。また、インダクタ用グリーンシートＡ６〜Ａ１１にそれぞれ導体パターンＢ３〜Ｂ１３及び導出部Ｂ３ａ，Ｂ８ａを形成する。さらに、各スルーホール電極Ｃ１〜Ｃ１０形成する。

次に、各バリスタ用グリーンシートＡ１〜Ａ４、各インダクタ用グリーンシートＡ５〜Ａ１２、及び接合中間層としての各接合膜グリーンシートＡ２０〜Ａ２２を、図２に示された順序にて積層して圧着し、チップ単位に切断した後に所定温度（例えば、１１００〜１２００℃）にて焼成する。

これにより、各グリーンシート間の境界が視認できない程度に一体化され、積層体１が形成されることとなる。

次に、この積層体１に入力端子３、出力端子５及びグランド端子７を形成する。これにより、積層型電子部品Ｅ１が形成されることとなる。入力端子３、出力端子５及びグランド端子７は、積層体１の側面９ａ〜９ｄに銀を主成分とする電極ペーストをそれぞれ転写した後に所定温度（例えば、６００〜７００℃）にて焼き付け、更に電気めっきを施すことにより、形成される。電気めっきには、ＮｉとＳｎ、ＣｕとＮｉとＳｎ、ＮｉとＡｕ、ＮｉとＰｄとＡｕ、ＮｉとＰｂとＡｇ、又はＮｉとＡｇ等を用いることができる。

以下、本発明の具体的実施例を挙げて、本発明をさらに詳細に説明する。
[実験例１]
〔非磁性Ｚｎ系フェライトの作製〕
焼成後の非磁性Ｚｎ系フェライトの組成であるＦｅ₂Ｏ₃およびＺｎＯが、下記表１となるように、各原料を所定量配合した。

このように配合された原料に純水を加えてボールミルで２４時間混合してスラリーを形成した。

このスラリーを乾燥させた後、９００℃の温度で２時間仮焼きした。

次いで、仮焼き物に純水を加えてさらに微粉砕した。

次いで、得られた微粉末を乾燥させた後、有機バインダーとともに溶媒中に分散させてスラリーを形成した。

この後、このスラリーからドクターブレード法により厚さ２０μｍのフェライトシートを作製し、このものを１１５０℃で１時間焼成して焼結体サンプルを作製した。

なお、サンプル製造に際して、Ｆｅ²⁺の含有量を本願の所定範囲にコントロールするために、配合や粉砕に用いられるメディアをＺｒＯ₂メディアとスチールメディアの２種類用意した。そして、サンプル作製の際に、この２種のメディアを適宜使い分けた。ちなみに、本願発明サンプルのものはすべてＺｒＯ₂メディアを用いて配合および粉砕を行なった。

各サンプルについて、下記の要領で（１）焼結密度、（２）抵抗率、および（３）非磁性性について測定をおこなった。なお、表１中、Ｆｅ²⁺の含有量の測定は、前述したように滴定法という手法で行なった。

（１）焼結密度
サンプルの重量および水中におけるサンプルの重量とを測定しアルキメデスの原理に基づき計算により求めた。

（２）抵抗率（Ω・ｍ）
得られたサンプルの両端面に、インジウム−ガリウム電極を塗り、直流抵抗値を測定し、サンプル寸法とより抵抗率ρを求めた（単位：Ωｍ）。測定は、ＴＯＡ Ｅｌｅｃｔｒｏｎｉｃｓ社製のＳＵＰＥＲ ＭＥＧＯＨＭＭＥＴＥＲ ＭＯＤＥＬ ＳＭ−５Ｅにて行った。

（３）非磁性性
−５０℃にて透磁率が１であれば非磁性とし、透磁率が１より大きい場合には磁性をもつとして判断した。非磁性であると確認されたものについては、表中「○」で表示し、磁性を持つ場合には表中「×」で表示した。

結果を下記表１中に示した。

表１の結果より本発明の効果は明らかである。
すなわち、本発明の非磁性Ｚｎフェライトは、酸化鉄がＦｅ₂Ｏ₃換算で４５〜４９．７モル％含有され、残部が酸化亜鉛（ＺｎＯ換算）からなり、Ｆｅ²⁺の含有量が１ｗｔ％以下となるように構成されているので、Ｃｕを含有させることなく、非磁性フェライトでかつ１０⁵Ω・ｍ以上の高い抵抗率が得られる。

本発明の非磁性Ｚｎフェライトおよびそれを用いた複合積層型電子部品は、幅広く各種の電気部品産業に利用できる。

図１は、複合積層型電子部品を示す斜視図である。 図２は、複合積層型電子部品の積層構造を分かりやすく説明するための積層体の分解斜視図である。

符号の説明

１…積層体
１０…バリスタ素子部
２０…インダクタ素子部
５０…接合中間層
１００…複合積層型電子部品

Claims (5)

1. 酸化鉄がＦｅ₂Ｏ₃換算で４５〜４９．７モル％含有され、残部が酸化亜鉛（ＺｎＯ換算）からなる非磁性Ｚｎフェライトであって、
   Ｆｅ²⁺の含有量が１ｗｔ％以下であることを特徴とする非磁性Ｚｎフェライト。
2. Ｐの含有量が１００ｗｔｐｐｍ以下である請求項１に記載の非磁性Ｚｎフェライト。
3. バリスタ層と内部電極を有するバリスタ素子部と、フェライト層と内部導体を有するインダクタ素子部とを直接または接合中間層を介して接合してなる複合積層型電子部品であって、
   前記フェライト層は、請求項１または請求項２に記載の非磁性Ｚｎフェライトであることを特徴とする複合積層型電子部品。
4. 前記バリスタ層は、その主成分がＺｎＯからなる請求項３に記載の複合積層型電子部品。
5. 前記接合中間層は、前記フェライト層を構成する組成成分と前記バリスタ層を構成する酸化亜鉛（ＺｎＯ）を所定の割合で混合することにより構成されてなる請求項３に記載の複合積層型電子部品。

Images