JP2006294490A - Display device and manufacturing method of the same - Google Patents
Display device and manufacturing method of the same Download PDFInfo
- Publication number
- JP2006294490A JP2006294490A JP2005115494A JP2005115494A JP2006294490A JP 2006294490 A JP2006294490 A JP 2006294490A JP 2005115494 A JP2005115494 A JP 2005115494A JP 2005115494 A JP2005115494 A JP 2005115494A JP 2006294490 A JP2006294490 A JP 2006294490A
- Authority
- JP
- Japan
- Prior art keywords
- insulating layer
- electrode
- layer
- lower electrode
- organic
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Electroluminescent Light Sources (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
Abstract
Description
本発明は、発光画素の欠陥を拡大させずに最小限にとどめることが容易な表示装置および表示装置の製造方法に関するものである。 The present invention relates to a display device and a display device manufacturing method that can easily minimize defects of light emitting pixels without enlarging them.
フラットパネルディスプレイと呼ばれる平面型の表示装置の一つに、発光素子に有機エレクトロルミネッセンス(以下、有機ELという)素子を用いた有機EL表示装置がある。一般的な有機EL素子の構成は有機材料を陽極と陰極とで挟んだ構造を有している。その発光のメカニズムは、有機材料からなる有機層に陽極から正孔を注入し、陰極から電子を注入して、これら注入した正孔と電子とを再結合させて発光させるものである。 As one of flat display devices called flat panel displays, there is an organic EL display device using an organic electroluminescence (hereinafter referred to as organic EL) element as a light emitting element. A general organic EL element has a structure in which an organic material is sandwiched between an anode and a cathode. The light emission mechanism is such that holes are injected from an anode into an organic layer made of an organic material, electrons are injected from a cathode, and the injected holes and electrons are recombined to emit light.
有機EL表示装置ではパネル上に乗った異物が原因で保護膜のカバレッジが悪くなる場合がある。そのようにカバレッジが悪くなった部分から封止樹脂に含まれる水分やガス等の劣化物質が有機層に伝わり発光画素が劣化し、欠陥となる。劣化の原因物質である水分等は、上部電極と有機物である感光性絶縁材料との界面を酸化させることによって劣化させることが確認されている。上部電極は全面に形成されており、エリアマスク等でエリアを限定させて形成することは難しい。 In the organic EL display device, the coverage of the protective film may be deteriorated due to a foreign substance on the panel. Deteriorating substances such as moisture and gas contained in the sealing resin are transmitted to the organic layer from the portion where the coverage is deteriorated, and the light emitting pixel is deteriorated to become a defect. It has been confirmed that moisture or the like that is a cause of deterioration is deteriorated by oxidizing the interface between the upper electrode and the photosensitive insulating material that is an organic substance. Since the upper electrode is formed on the entire surface, it is difficult to limit the area with an area mask or the like.
平坦化絶縁層を感光性有機材料層と無機材料絶縁層を積層する構造(例えば、特許文献1参照。)が開示されている。この構造では、図9および図10に示すように、下部電極132、132間に電極間絶縁層141と上部電極134との積層構造が存在するため、電極間絶縁層141を介して欠陥が隣接画素に拡大することになる。なお、図9は、(1)に平面レイアウト図、(2)に平面レイアウト図中のA−A線断面における概略構成を示す拡大断面図、図10は、(1)に平面レイアウト図、(2)に平面レイアウト図中のB−B線断面における概略構成を示す拡大断面図を示した。
A structure in which a photosensitive organic material layer and an inorganic material insulating layer are stacked as a planarization insulating layer is disclosed (for example, see Patent Document 1). In this structure, as shown in FIG. 9 and FIG. 10, since a laminated structure of the interelectrode
例えば、上記図9および図10に示した構成の表示装置では、図11の欠陥画素数と環境試験時間の関係図に示すように、環境試験時間が長くなるにしたがって、画素欠陥が増大することがわかる。これは、上述したように、下部電極間に跨って電極間絶縁層と上部電極との積層構造が存在するため、電極間絶縁層を介して欠陥が隣接画素に拡大するためである。なお、図11では、平坦化絶縁層の無機材料絶縁層を厚さが300nmの酸化シリコン膜で形成した場合と厚さが600nmの酸化シリコン膜で形成した場合と、従来のアノード電極構造として無機材料絶縁層を形成しないで感光性有機材料層上にアノード電極を形成した場合を示した。また、膜劣化の原因となった異物の大きさは50μmであった。 For example, in the display device having the configuration shown in FIGS. 9 and 10, pixel defects increase as the environmental test time increases as shown in the relationship diagram between the number of defective pixels and the environmental test time in FIG. 11. I understand. This is because, as described above, since there is a laminated structure of the interelectrode insulating layer and the upper electrode across the lower electrodes, defects are expanded to adjacent pixels through the interelectrode insulating layer. Note that in FIG. 11, the inorganic material insulating layer of the planarization insulating layer is formed of a silicon oxide film having a thickness of 300 nm, the silicon oxide film having a thickness of 600 nm, and the conventional anode electrode structure is inorganic. The case where the anode electrode was formed on the photosensitive organic material layer without forming the material insulating layer was shown. Further, the size of the foreign matter that caused the film deterioration was 50 μm.
また、電極間の電極間絶縁層に溝部を設けることによって劣化原因成分と考えられる水やガス等を除去し、発光層が下部層から受ける浸食を抑制する構造(例えば、特許文献2参照。)が開示されている。しかしながら、特許文献2に開示された構成は、画素列にそって溝が形成されているものであり、この構成では、溝が形成されている方向の電極間では電極間絶縁層で電極間がつながった状態になっているため、溝が形成されている方向に電極間絶縁層を介して欠陥が拡大することになる。
In addition, by providing a groove in the interelectrode insulating layer between the electrodes, water, gas, or the like, which is considered as a cause of deterioration, is removed, and the structure in which the light emitting layer receives erosion from the lower layer (see, for example, Patent Document 2). Is disclosed. However, the configuration disclosed in
解決しようとする問題点は、電極間に形成される電極間絶縁膜と上部電極との間に生じる欠陥を最小限、例えば1画素にとどめることができない点である。上記欠陥は、表示装置のパネル内に含まれている水分やガスなどが電極間絶縁層のカバレッジの悪い部分より侵入することにより、画素にダメージを与えるものである。欠陥の原因物質である水分やガスの進行経路は、電極間絶縁層で使用されている感光性絶縁材料と上部電極の界面の酸化によって成長していることが特定されている。一方、上部電極をエリアマスクなどでエリアを限定させて形成することは非常に難しい。 The problem to be solved is that a defect generated between the interelectrode insulating film formed between the electrodes and the upper electrode cannot be kept to a minimum, for example, one pixel. The above-described defects are caused by damage to the pixels when moisture, gas, or the like contained in the panel of the display device enters from a portion with poor coverage of the interelectrode insulating layer. It has been specified that the path of moisture or gas that is a cause of defects grows due to the oxidation of the interface between the photosensitive insulating material used in the interelectrode insulating layer and the upper electrode. On the other hand, it is very difficult to form the upper electrode by limiting the area with an area mask or the like.
電極間に形成される電極間絶縁膜と上部電極との間に生じる欠陥を最小限、例えば1画素にとどめるようにすることを本発明の課題とする。 It is an object of the present invention to minimize defects generated between the interelectrode insulating film formed between the electrodes and the upper electrode, for example, to one pixel.
本発明の表示装置は、無機絶縁膜上に上部電極と下部電極の間に有機層を備えた有機EL素子が画素毎に配列され、隣接する前記下部電極間および前記下部電極と補助電極との間に電極間絶縁層を備えた表示装置において、前記電極間絶縁層は、前記下部電極間、および前記下部電極と前記補助電極との間が分断され、前記電極間絶縁層が分断された領域で前記無機絶縁膜と前記上部電極とが接続されていることを特徴とする。 In the display device of the present invention, an organic EL element having an organic layer between an upper electrode and a lower electrode is arranged for each pixel on an inorganic insulating film, and between the adjacent lower electrodes and between the lower electrode and the auxiliary electrode. In the display device having an inter-electrode insulating layer, the inter-electrode insulating layer is divided between the lower electrodes and between the lower electrode and the auxiliary electrode, and the inter-electrode insulating layer is divided. The inorganic insulating film and the upper electrode are connected to each other.
本発明の表示装置では、電極間絶縁層は、下部電極間、および下部電極と補助電極との間が分断されていて、しかも電極間絶縁層が分断された領域で無機絶縁膜と上部電極とが接続されていることから、各下部電極間、下部電極と補助電極との間は、電極間絶縁層と上部電極との接触領域が存在しない。このため、従来問題となっていた上部電極と電極間絶縁層との間で発生していた欠陥は、一つの下部電極上もしくは補助電極上のみの発生で済み、隣接する下部電極上の電極間絶縁層と上部電極との間もしくは隣接する補助電極上の電極間絶縁層と上部電極との間に進行することはない。したがって、最小限の領域のみ欠陥が発生するだけとなるので、例えば欠陥領域は1画素にとどめられる。 In the display device of the present invention, the interelectrode insulating layer is divided between the lower electrode and between the lower electrode and the auxiliary electrode, and the inorganic insulating film and the upper electrode are separated in the region where the interelectrode insulating layer is divided. Therefore, there is no contact area between the lower electrode and between the lower electrode and the auxiliary electrode between the interelectrode insulating layer and the upper electrode. For this reason, the defect that has occurred between the upper electrode and the interelectrode insulating layer, which has been a problem in the past, can be generated only on one lower electrode or auxiliary electrode, and between the electrodes on adjacent lower electrodes. There is no progress between the insulating layer and the upper electrode or between the inter-electrode insulating layer on the adjacent auxiliary electrode and the upper electrode. Therefore, only a minimum area has a defect. For example, the defective area is limited to one pixel.
本発明の表示装置の製造方法は、無機絶縁膜上に上部電極と下部電極の間に有機層を備えた有機EL素子を画素毎に配列し、隣接する前記下部電極間および前記下部電極と補助電極との間に電極間絶縁層を備えた表示装置の製造方法において、前記下部電極および前記補助電極を被覆するように前記電極間絶縁層を形成する工程と、前記電極間絶縁層の前記下部電極間および前記下部電極と前記補助電極との間を分断する工程とを備えたことを特徴とする。 In the method for manufacturing a display device according to the present invention, an organic EL element having an organic layer between an upper electrode and a lower electrode is arranged on an inorganic insulating film for each pixel, and between adjacent lower electrodes and between the lower electrode and an auxiliary electrode. In a manufacturing method of a display device including an interelectrode insulating layer between electrodes, a step of forming the interelectrode insulating layer so as to cover the lower electrode and the auxiliary electrode, and the lower portion of the interelectrode insulating layer And a step of separating between the electrodes and between the lower electrode and the auxiliary electrode.
本発明の表示装置の製造方法では、電極間絶縁層を、下部電極間、および下部電極と補助電極との間が分断するように形成することから、電極間絶縁層が分断された領域では無機絶縁膜と上部電極とが接続するように形成される。したがって、各下部電極間、下部電極と補助電極との間は、電極間絶縁層と上部電極との接触領域が存在しない。このため、従来問題となっていた上部電極と電極間絶縁層との間で発生していた欠陥は、一つの下部電極上もしくは補助電極上のみの発生で済み、隣接する下部電極上の電極間絶縁層と上部電極との間もしくは隣接する補助電極上の電極間絶縁層と上部電極との間に進行することはない。よって、最小限の領域のみ欠陥が発生するだけとなるように表示装置が製造されるので、例えば欠陥領域は1画素にとどめられる。 In the method for manufacturing a display device according to the present invention, the interelectrode insulating layer is formed so as to be divided between the lower electrodes and between the lower electrode and the auxiliary electrode. The insulating film and the upper electrode are formed so as to be connected. Accordingly, there is no contact area between the interelectrode insulating layer and the upper electrode between the lower electrodes and between the lower electrode and the auxiliary electrode. For this reason, the defect that has occurred between the upper electrode and the interelectrode insulating layer, which has been a problem in the past, can be generated only on one lower electrode or auxiliary electrode, and between the electrodes on adjacent lower electrodes. There is no progress between the insulating layer and the upper electrode or between the inter-electrode insulating layer on the adjacent auxiliary electrode and the upper electrode. Therefore, the display device is manufactured so that only a minimum area has a defect. For example, the defective area is limited to one pixel.
本発明の表示装置は、電極間絶縁層は、下部電極間、および下部電極と補助電極との間が分断されていて、しかも電極間絶縁層が分断された領域で無機絶縁膜と上部電極とが接続されているため、たとえ上部電極と電極間絶縁層との界面で問題としている欠陥が発生しても、隣接する下部電極上の電極間絶縁層と上部電極との間もしくは隣接する補助電極上の電極間絶縁層と上部電極との間に進行するのを防ぐことができる。すなわち、最小限の領域のみ欠陥が発生するだけとなるので、例えば欠陥領域は1画素にとどめることができるという利点がある。よって、歩留まりの向上を図ることができる。 In the display device of the present invention, the interelectrode insulating layer is divided between the lower electrode and between the lower electrode and the auxiliary electrode, and the inorganic insulating film and the upper electrode are separated in the region where the interelectrode insulating layer is divided. Are connected, so even if the defect in question occurs at the interface between the upper electrode and the interelectrode insulating layer, the auxiliary electrode between or between the interelectrode insulating layer and the upper electrode on the adjacent lower electrode Proceeding between the upper interelectrode insulating layer and the upper electrode can be prevented. In other words, since only a minimum area has a defect, for example, there is an advantage that the defective area can be limited to one pixel. Therefore, the yield can be improved.
本発明の表示装置の製造方法は、電極間絶縁層を、下部電極間、および下部電極と補助電極との間が分断するように形成することから、電極間絶縁層が分断された領域では無機絶縁膜と上部電極とが接続するように形成されるため、たとえ上部電極と電極間絶縁層との界面で問題としている欠陥が発生しても、隣接する下部電極上の電極間絶縁層と上部電極との間もしくは隣接する補助電極上の電極間絶縁層と上部電極との間に進行するのを防ぐことができるので、最小限の領域のみ欠陥が発生するだけとなる。すなわち、欠陥領域は1画素にとどめることができるという利点がある。よって、歩留まりの向上を図ることができる。 In the manufacturing method of the display device of the present invention, the interelectrode insulating layer is formed so that the lower electrode and the lower electrode and the auxiliary electrode are separated from each other. Since the insulating film and the upper electrode are connected to each other, even if a problem defect occurs at the interface between the upper electrode and the interelectrode insulating layer, the interelectrode insulating layer and the upper part on the adjacent lower electrode Since it is possible to prevent progress between the electrode or between the interelectrode insulating layer on the adjacent auxiliary electrode and the upper electrode, defects are generated only in a minimum region. That is, there is an advantage that the defective area can be limited to one pixel. Therefore, the yield can be improved.
本発明の表示装置に係る一実施の形態の第1例を、図1に示した平面レイアウト図および平面レイアウト図中のA−A線断面における概略構成を示す拡大断面図、および図2に示した平面レイアウト図中のB−B線断面における概略構成を示す拡大断面図によって説明する。なお、概略構成を示す拡大断面図は見易くするため上記平面レイアウト図と縮尺を一致させてない。 A first example of one embodiment of the display device according to the present invention is shown in the plan layout diagram shown in FIG. 1 and an enlarged sectional view showing a schematic configuration in the section AA in the plan layout diagram, and FIG. This will be described with reference to an enlarged cross-sectional view showing a schematic configuration in a cross section taken along line B-B in the plane layout diagram. Note that an enlarged cross-sectional view showing a schematic configuration is not made to coincide with the above-described plan layout diagram for easy understanding.
図1〜図2に示すように、有機エレクトロルミネッセンス素子(以下、有機EL素子という)を駆動するTFT(Thin Film Transistor)等の素子、配線等を搭載した基板(図示せず)上に第1絶縁層21が形成されている。この第1絶縁層21は、例えば厚さが2μm程度のポジ型感光性絶縁材料からなり、表面が平坦化された平坦化絶縁層で形成されている。上記ポジ型感光性絶縁材料としては、例えば、ポリベンゾオキサゾール、ポジ型感光性ポリイミドなどを用いることができる。したがって、この第1絶縁層21によって、素子や配線等による厚さ1.0μm程度の凹凸が平坦化されている。
As shown in FIGS. 1 to 2, a first element is mounted on a substrate (not shown) on which an element such as a TFT (Thin Film Transistor) that drives an organic electroluminescence element (hereinafter referred to as an organic EL element), wiring, and the like is mounted. An
上記第1絶縁層21には、上記TFTに後に説明する下部電極を接続するためのコンタクトホール22が形成されている。
In the first
この第1絶縁層21上には第2絶縁層23が形成されている。この第2絶縁層23は例えば無機絶縁層で形成されている。上記無機絶縁層には例えば酸化シリコン(SiOx)膜を用いることができるが、その他の無機絶縁材料を用いることもでき、上記酸化シリコン膜は例えば300nm程度の厚さに形成されている。この膜厚については、適宜選択できる。なお、コンタクトホール22の内に上記第2絶縁層23が形成されているが、上記第2絶縁層23にもコンタクトホール22と同様に、上記TFTに下部電極を接続するためのコンタクトホール24が形成されている。
A second insulating
上記第2絶縁層23上にはコンタクトホール24を通じて上記TFTに接続するように、有機EL素子31の下部電極32が形成されている。この下部電極32は、画素毎に形成され、例えば、密着層と導電層とバリア層の積層構造をなしている。例えば、下地層との密着性を確保する密着層としてITO膜を20nmの厚さに形成し、下部電極32の本体層として銀膜を100nmの厚さに形成し、バリア層としてITO膜を10nmの厚さに形成している。上記説明した下部電極32は、銀をITOで挟んだ層構造になっているが、銀以外にも銀を主成分とする銀合金を用いることができ、また上記ITO以外にも透明導電性材料である酸化インジウムを主成分とする材料、例えばインジウム亜鉛オキサイド(例えばIZO)を用いてもよい。なお、上記密着層のITOに関しては密着可能な5.0nm〜100nmの厚さに形成され、バリア層のITOに関しては加工限界である3.0nm〜50nmの厚さに形成され、Agに関しては光が透過されず、また加工限界である50nm〜500nmの厚さの範囲であればよい。
A
また、上記第2絶縁層23上には補助電極35が形成されている。この補助電極35も上記下部電極32と同様な構造とすることができる。
An
上記下部電極32および補助電極35のそれぞれの側周を囲むように電極間絶縁層41が形成されている。この電極間絶縁層41には、例えばポジ型感光性絶縁材料を用いた。例えばポジ型感光性絶縁材料には感光性ポリイミド、ポリベンゾオキサゾールなどがある。上記電極間絶縁層41は、上記下部電極32、32間、および上記下部電極32と前記補助電極35との間で分断されている。さらに、上記下部電極32上の上記電極間絶縁層41には開口部42が形成されている。したがって、電極間絶縁層41は、画素毎に形成され、しかも下部電極32の側周および側周上に形成されているとともに、各補助電極35をそれぞれに被覆するように形成されている。
An interelectrode insulating
上記開口部42内の上記下部電極32上には有機EL素子31の有機層33が形成されている。この有機層33は、例えば、正孔注入層、正孔輸送層、発光層、電子輸送層の材料を順番に成膜することで形成されている。図面では、一例として、光の3原色である赤色の有機層33(33R)、緑色の有機層33(33G)、青色の有機層33(33B)を用いた有機EL素子を示したが、上記光の3原色以外の色を用いることも可能である。
An
上記電極間絶縁層41および上記有機層33上を被覆するように上部電極34が形成されている。この上部電極34は、例えばマグネシウム銀合金で形成することができ、その膜厚は例えば10nmとした。したがって、上記電極間絶縁層41が分断された領域では上記第2絶縁層23に上記上部電極34が形成されているので、画素毎に無機絶縁層からなる第2絶縁層23と上部電極34とは接続されている。また、上記説明した下部電極32は陽極になり、上部電極34は陰極になる。
An
図示はしていないが、上記上部電極34上には光透過性を有する保護膜が形成されている。この保護膜は光透過性を有する絶縁膜からなり、例えば窒化シリコン(SiNx)膜からなる。この窒化シリコン膜は例えば3μmの厚さに形成されている。
Although not shown, a protective film having light transmittance is formed on the
本発明の表示装置11では、電極間絶縁層41は、下部電極32,32間、および下部電極32と補助電極35との間が分断されていて、しかも電極間絶縁層41が分断された領域で無機絶縁膜からなる第2絶縁層23と上部電極34とが接続されていることから、各下部電極32、32間、下部電極32と補助電極35との間は、電極間絶縁層41と上部電極34との接触領域が存在しない。このため、従来問題となっていた上部電極34と電極間絶縁層41との間で発生していた欠陥は、電極間絶縁層41と上部電極34との接続面で抑止されるので、一つの下部電極32上もしくは補助電極35上のみの発生で済み、隣接する下部電極35上の電極間絶縁層41と上部電極34との間もしくは隣接する補助電極35上の電極間絶縁層41と上部電極34との間に進行することはない。したがって、最小限の領域のみ欠陥が発生するだけとなるので、例えば欠陥領域は1画素にとどめることができるという利点がある。よって、歩留まりの向上を図ることができる。
In the
次に、本発明の表示装置に係る一実施の形態の第2例を、図3に示した平面レイアウト図および平面レイアウト図中のA−A線断面における概略構成を示す拡大断面図、および図4に示した平面レイアウト図中のB−B線断面における概略構成を示す拡大断面図によって説明する。なお、概略構成を示す拡大断面図は見易くするため上記平面レイアウト図と縮尺を一致させてない。 Next, a second example of one embodiment of the display device according to the present invention, a plan layout diagram shown in FIG. 3 and an enlarged sectional view showing a schematic configuration in the section AA in the plan layout diagram, and FIG. 4 will be described with reference to an enlarged cross-sectional view showing a schematic configuration in a cross section taken along line BB in the plane layout diagram shown in FIG. Note that an enlarged cross-sectional view showing a schematic configuration is not made to coincide with the above-described plan layout diagram for easy understanding.
図3および図4に示すように、表示装置12はいわゆるボトムエミッション型有機EL表示装置である。以下、その詳細を説明する。
As shown in FIGS. 3 and 4, the
有機エレクトロルミネッセンス素子(以下、有機EL素子という)を駆動するTFT(Thin Film Transistor)等の素子、配線等を搭載した基板11上に第1絶縁層21が形成されている。この第1絶縁層21は、表面が平坦化された光透過性を有するいわゆる透明な平坦化絶縁層で形成されている。
A first insulating
上記第1絶縁層21には、上記TFTに後に説明する下部電極を接続するためのコンタクトホール22が形成されている。
In the first insulating
この第1絶縁層21上には第2絶縁層23が形成されている。この第2絶縁層23は光透過性を有するいわゆる透明な無機絶縁層で形成されている。上記無機絶縁層には例えば酸化シリコン(SiOx)膜を用いることができるが、その他の無機絶縁材料を用いることもできる。なお、コンタクトホール22の内に上記第2絶縁層23が形成されているが、上記第2絶縁層23にもコンタクトホール22と同様に、上記TFTに下部電極を接続するためのコンタクトホール24が形成されている。
A second insulating
上記第2絶縁層23上にはコンタクトホール24を通じて上記TFTに接続するように、有機EL素子31の下部電極32が形成されている。この下部電極32は画素毎に透明電極材料で形成されている。また、上記第2絶縁層23上には補助電極35が形成されている。この補助電極35も上記下部電極32と同様な材料で同時に形成することができる。
A
上記下部電極32および補助電極35のそれぞれの側周を囲むように電極間絶縁層41が形成されている。この電極間絶縁層41には、例えばポジ型感光性絶縁材料を用いた。例えばポジ型感光性絶縁材料には感光性ポリイミド、ポリベンゾオキサゾールなどがある。上記電極間絶縁層41は、上記下部電極32、32間、および上記下部電極32と前記補助電極35との間で分断されている。さらに、上記下部電極32上の上記電極間絶縁層41には開口部42が形成されている。したがって、電極間絶縁層41は、画素毎に形成され、しかも下部電極32の側周および側周上に形成されているとともに、各補助電極35をそれぞれに被覆するように形成されている。
An interelectrode insulating
上記開口部42内の上記下部電極32上には有機EL素子31の有機層33が形成されている。この有機層33は、例えば、正孔注入層、正孔輸送層、発光層、電子輸送層の材料を順番に成膜することで形成されている。図面では、一例として、光の3原色である赤色の有機層33(33R)、緑色の有機層33(33G)、青色の有機層33(33B)を用いた有機EL素子を示したが、上記光の3原色以外の色を用いることも可能である。
An
上記電極間絶縁層41および上記有機層33上を被覆するように上部電極34が形成されている。したがって、上記電極間絶縁層41が分断された領域では上記第2絶縁層23に上記上部電極34が形成されているので、画素毎に無機絶縁層からなる第2絶縁層23と上部電極34とは接続されている。また、上記説明した下部電極32は陽極になり、上部電極34は陰極になる。
An
図示はしていないが、上記上部電極34上には保護膜が形成されている。
Although not shown, a protective film is formed on the
本発明の表示装置12では、電極間絶縁層41は、下部電極32,32間、および下部電極32と補助電極35との間が分断されていて、しかも電極間絶縁層41が分断された領域で無機絶縁膜からなる第2絶縁層23と上部電極34とが接続されていることから、各下部電極32,32間、下部電極32と補助電極35との間は、電極間絶縁層41と上部電極34との接触領域が存在しない。このため、従来問題となっていた上部電極34と電極間絶縁層41との間で発生していた欠陥は、電極間絶縁層41と上部電極34との接続面で抑止されるので、一つの下部電極32上もしくは補助電極35上のみの発生で済み、隣接する下部電極35上の電極間絶縁層41と上部電極34との間もしくは隣接する補助電極35上の電極間絶縁層41と上部電極34との間に進行することはない。したがって、最小限の領域のみ欠陥が発生するだけとなるので、例えば欠陥領域は1画素にとどめることができるという利点がある。よって、歩留まりの向上を図ることができる。
In the
次に、本発明の表示装置の製造方法に係る一実施の形態の一例を、図5〜図8に示した製造工程断面図によって説明する。本製造工程は、前記図1および図2によって説明したトップエミッション型の有機EL素子を有する表示装置11の製造工程である。
Next, an example of an embodiment according to a method for manufacturing a display device of the present invention will be described with reference to manufacturing process cross-sectional views shown in FIGS. This manufacturing process is a manufacturing process of the
図5(1)に示すように、有機EL素子を駆動するTFT(Thin Film Transistor)等の素子、配線等を搭載した基板(図示せず)上に第1絶縁層21を形成する。例えば、回転塗布法によって、上記基板11上にポジ型感光性絶縁材料を塗布し、露光装置にて露光を行い、例えばパドル式現像装置にて現像を行って、第1絶縁層21にTFTに通じるコンタクトホール22を形成する。その後、第1絶縁層21を硬化させるベーキングを例えばクリーンベーク炉にて行う。これにより、第1絶縁層21は、例えば厚さが2μm程度の厚さに形成され、しかも表面が平坦化されて形成される。したがって、この第1絶縁層21によって、素子や配線等による厚さ1.0μm程度の凹凸が平坦化されている。上記ポジ型感光性絶縁材料としては、例えば、ポリベンゾオキサゾール、ポジ型感光性ポリイミドなどを用いることができる。
As shown in FIG. 5A, a first insulating
上記第1絶縁層21上に第2絶縁層23を形成する。この第2絶縁層23は例えばCVD法により無機絶縁材料で形成される。上記無機絶縁材料には例えば酸化シリコン(SiOx)を用いることができるが、その他の無機絶縁材料を用いることもでき、上記酸化シリコン膜の場合は例えば300nm程度の厚さに形成される。この膜厚については、適宜選択できる。
A second insulating
その後、通常のリソグラフィ技術を用いてパターニング、エッチング行い、所定のコンタクトホール22を得る。また、第1絶縁層21を第2絶縁層23で完全に覆うため、第2絶縁層23に形成されるコンタクトホール24は第1絶縁層21に形成されるコンタクトホール22よりも小さく形成する。したがって、上記第1絶縁層21、第2絶縁層23に、上記TFT(図示せず)と下記に説明する有機EL素子とを電気的に接続するためのコンタクトホール24が形成される。
Thereafter, patterning and etching are performed using a normal lithography technique to obtain a
次に図5(2)に示すように、上記第2絶縁層23上に、コンタクトホール24を通じて上記TFTに接続するように、有機EL素子の下部電極32を形成する。
Next, as shown in FIG. 5B, the
まず、上記第2絶縁層23上に、例えばDCスパッタリング法により密着層となるITO膜を例えば20nmの厚さに成膜する。続いて例えばDCスパッタリング法により上記密着層上に下部電極の本体層となる例えば銀層を100nmの厚さに成膜する。続いて例えばDCスパッタリング法により上記本体層上にバリア層となるITO膜を例えば10nmの厚さに成膜する。次に、通常のリソグラフィ技術を用いて所定の形状にマスク(図示せず)を形成した後、エッチング加工を行い、所定の形状の下部電極32、補助電極35を形成する。その後、上記マスクを除去する。
First, an ITO film serving as an adhesion layer is formed on the second insulating
このようにして形成される上記下部電極32は画素毎に形成される。上記説明した下部電極32は、銀をITOで挟んだ層構造になっているが、銀以外にも銀を主成分とする銀合金を用いることができ、また上記ITO以外にも透明導電性材料である酸化インジウムを主成分とする材料、例えばインジウム亜鉛オキサイド(例えばIZO)を用いてもよい。なお、上記密着層のITOに関しては密着可能な5.0nm〜100nmの厚さに形成され、バリア層のITOに関しては加工限界である3.0nm〜50nmの厚さに形成され、Agに関しては光が透過されず、また加工限界である50nm〜500nmの厚さの範囲であればよい。
The
また、上記第2絶縁層23上には、上記下部電極32と同時に、下部電極32と同様な膜構造を有する補助電極35を形成する。すなわち、下部電極32と補助電極35とは一括に形成される。
An
次に図6(3)に示すように、上記下部電極32および補助電極35を被覆するように電極間絶縁層41を形成する。この電極間絶縁層41には、例えばポジ型感光性絶縁材料を用いた。例えばポジ型感光性絶縁材料には感光性ポリイミド、ポリベンゾオキサゾールなどがある。上記ポジ型感光性絶縁材料としては、例えばポリベンゾオキサゾール、ポジ型感光性ポリイミド等がある。そして、例えば回転塗布法によって、上記下部電極32および補助電極35を被覆するように上記第2絶縁層23上にポジ型感光性絶縁材料を塗布し、露光装置にて露光を行い、例えばパドル式現像装置にて現像を行う。次に、例えばクリーンベーク炉を用いて、電極間絶縁層41を硬化させるための本焼成(ベーキング)を行う。このベーキングは、例えば窒素雰囲気もしくは希ガス雰囲気のような不活性な雰囲気で行うことが好ましい。このベーキングによって電極間絶縁層41は例えば2.0μmの膜厚に形成される。そして、上記下部電極32および補助電極35のそれぞれの側周を囲むように電極間絶縁層41が形成され、同時に上記下部電極32上の上記電極間絶縁層41に開口部42が形成される。
Next, as shown in FIG. 6 (3), an interelectrode insulating
この結果、上記電極間絶縁層41は、上記下部電極32、32間、および上記下部電極32と前記補助電極35との間で分断される。また、上述したように、上記下部電極32上の上記電極間絶縁層41に開口部42が形成される。したがって、電極間絶縁層41は、画素毎に孤立した状態に形成され、しかも下部電極32の側周および側周上に形成されるとともに、各補助電極35をそれぞれに被覆するように形成される。
As a result, the interelectrode insulating
次に図7(4)に示すように、基板前処理を行った後、上記開口部42内の上記下部電極32上に有機EL素子の有機層33を形成する。上記有機層33は、例えば、正孔注入層、正孔輸送層、発光層、電子輸送層の材料を順番に蒸着することで形成される。図面では、一例として、光の3原色である青色の有機層33(33B)を用いた有機EL素子を示したが、赤色の有機層(図示せず)、緑色の有機層(図示せず)も青色の有機層33Bと同様に蒸着法によって、所定の開口部42内に形成される。なお、上記光の3原色以外の色の有機層を用いることも可能である。また、上記基板前処理は、例えば酸素プラズマ処理による。また、各色の有機層の蒸着は真空雰囲気を保持した状態で順次行うことが好ましい。例えば真空雰囲気を保持した状態で複数の蒸着チャンバ間を搬送して各色の有機層蒸着を行う。
Next, as shown in FIG. 7 (4), after performing the substrate pretreatment, the
次に、図8(5)に示すように、上記電極間絶縁層41および上記有機層33上を被覆するように上部電極34を形成する。この上部電極34は、例えばマグネシウム銀合金で形成することができ、その膜厚は例えば10nmとした。したがって、上記電極間絶縁層41が分断された領域では上記第2絶縁層23に上記上部電極34が形成されるので、画素毎に無機絶縁層からなる第2絶縁層23と上部電極34とは接続される。上記上部電極34の形成には、真空蒸着法が用いられ、上記有機層蒸着から連続して真空状態を保持した状態で上部電極34を形成することが好ましい。また、上記説明した下部電極32は陽極になり、上部電極34は陰極になる。
Next, as shown in FIG. 8 (5), the
その後、図示はしていないが、上記上部電極34上には光透過性を有する保護膜を形成する。この保護膜は例えば窒化シリコン(SiNx)膜で形成される。この窒化シリコン膜は例えば3μmの厚さに形成される。
Thereafter, although not shown, a protective film having light transmittance is formed on the
本発明の表示装置の製造方法では、電極間絶縁層41を、下部電極32、32間、および下部電極32と補助電極35との間が分断するように形成することから、電極間絶縁層41が分断された領域では無機絶縁膜からなる第2絶縁層22と上部電極34とが接続するように形成される。したがって、各下部電極32、32間、下部電極32と補助電極35との間は、電極間絶縁層41と上部電極34との接触領域が存在しない。このため、従来問題となっていた上部電極と電極間絶縁層との間で発生していた欠陥は、電極間絶縁層41と上部電極34との接続面で抑止されるので、一つの下部電極32上もしくは補助電極35上のみの発生で済み、隣接する下部電極32上の電極間絶縁層41と上部電極34との間もしくは隣接する補助電極35上の電極間絶縁層41と上部電極34との間に進行することはない。よって、最小限の領域のみ欠陥が発生するだけとなるように表示装置11が製造されるので、例えば欠陥領域は1画素にとどめることができるという利点がある。よって、歩留まりの向上を図ることができる。
In the manufacturing method of the display device of the present invention, the interelectrode insulating
上記製造方法は、トップエミッション型の有機EL素子を用いた表示装置について説明したが、同様にボトムエミッション型の有機EL素子を用いた表示装置を製造することもできる。この場合には、有機EL層の下地に透明材料を用いればよい。 Although the above manufacturing method has been described for a display device using a top emission type organic EL element, a display device using a bottom emission type organic EL element can also be manufactured. In this case, a transparent material may be used for the base of the organic EL layer.
また、上記製造方法では、上記下部電極32、32間、および上記下部電極32と前記補助電極35との間で電極間絶縁層41を分断する工程は、電極間絶縁膜41に開口部42を形成する工程と同一工程で行うことができるので、工程数の増加がない。このため、プロセス的付加がないという利点がある。
Further, in the manufacturing method, the step of dividing the interelectrode insulating
1…表示装置、23…第2絶縁層(無機絶縁膜)、31…有機EL素子、32…下部電極、33…有機層、34…上部電極、35…補助電極、41…電極間絶縁層
DESCRIPTION OF
Claims (5)
隣接する前記下部電極間および前記下部電極と補助電極との間に電極間絶縁層を備えた表示装置において、
前記電極間絶縁層は、前記下部電極間、および前記下部電極と前記補助電極との間が分断され、
前記電極間絶縁層が分断された領域で前記無機絶縁膜と前記上部電極とが接続されている
ことを特徴とする表示装置。 An organic EL element having an organic layer between the upper electrode and the lower electrode on the inorganic insulating film is arranged for each pixel,
In a display device comprising an interelectrode insulating layer between the adjacent lower electrodes and between the lower electrode and the auxiliary electrode,
The interelectrode insulating layer is divided between the lower electrodes and between the lower electrode and the auxiliary electrode,
The display device, wherein the inorganic insulating film and the upper electrode are connected in a region where the interelectrode insulating layer is divided.
ことを特徴とする請求項1記載の表示装置。 The display device according to claim 1, wherein the interelectrode insulating layer has an opening formed on the lower electrode and covers the periphery of the lower electrode.
隣接する前記下部電極間および前記下部電極と補助電極との間に電極間絶縁層を備えた表示装置の製造方法において、
前記下部電極および前記補助電極を被覆するように前記電極間絶縁層を形成する工程と、
前記電極間絶縁層の前記下部電極間および前記下部電極と前記補助電極との間を分断する工程と
を備えたことを特徴とする表示装置の製造方法。 An organic EL element having an organic layer between an upper electrode and a lower electrode on an inorganic insulating film is arranged for each pixel,
In the manufacturing method of a display device including an inter-electrode insulating layer between the adjacent lower electrodes and between the lower electrode and the auxiliary electrode,
Forming the interelectrode insulating layer so as to cover the lower electrode and the auxiliary electrode;
And a step of dividing between the lower electrodes of the inter-electrode insulating layer and between the lower electrode and the auxiliary electrode.
ことを特徴とする請求項3記載の表示装置の製造方法。 The method for manufacturing a display device according to claim 3, wherein the inorganic insulating film is exposed in a dividing region of the interelectrode insulating layer in the step of dividing the interelectrode insulating layer.
ことを特徴とする請求項3記載の表示装置の製造方法。
The method for manufacturing a display device according to claim 3, wherein the step of dividing the interelectrode insulating layer is the same as the step of forming an opening in the interelectrode insulating layer on the lower electrode.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005115494A JP4618497B2 (en) | 2005-04-13 | 2005-04-13 | Display device and manufacturing method of display device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005115494A JP4618497B2 (en) | 2005-04-13 | 2005-04-13 | Display device and manufacturing method of display device |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2006294490A true JP2006294490A (en) | 2006-10-26 |
JP4618497B2 JP4618497B2 (en) | 2011-01-26 |
Family
ID=37414817
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005115494A Expired - Fee Related JP4618497B2 (en) | 2005-04-13 | 2005-04-13 | Display device and manufacturing method of display device |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4618497B2 (en) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2012109225A (en) * | 2010-10-20 | 2012-06-07 | Semiconductor Energy Lab Co Ltd | Lighting device |
WO2014119058A1 (en) * | 2013-02-04 | 2014-08-07 | 株式会社 東芝 | Organic electroluminescent element, lighting device and lighting system |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2001319778A (en) * | 2000-05-02 | 2001-11-16 | Toyota Motor Corp | Organic el element |
JP2002208491A (en) * | 2000-11-09 | 2002-07-26 | Toshiba Corp | Self-illuminating display device |
JP2003031355A (en) * | 2001-07-10 | 2003-01-31 | Pioneer Electronic Corp | Display panel |
JP2004031267A (en) * | 2002-06-28 | 2004-01-29 | Semiconductor Energy Lab Co Ltd | Light emitting device and manufacturing method of the same |
-
2005
- 2005-04-13 JP JP2005115494A patent/JP4618497B2/en not_active Expired - Fee Related
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2001319778A (en) * | 2000-05-02 | 2001-11-16 | Toyota Motor Corp | Organic el element |
JP2002208491A (en) * | 2000-11-09 | 2002-07-26 | Toshiba Corp | Self-illuminating display device |
JP2003031355A (en) * | 2001-07-10 | 2003-01-31 | Pioneer Electronic Corp | Display panel |
JP2004031267A (en) * | 2002-06-28 | 2004-01-29 | Semiconductor Energy Lab Co Ltd | Light emitting device and manufacturing method of the same |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2012109225A (en) * | 2010-10-20 | 2012-06-07 | Semiconductor Energy Lab Co Ltd | Lighting device |
US9188323B2 (en) | 2010-10-20 | 2015-11-17 | Semiconductor Energy Laboratory Co., Ltd. | Lighting device |
WO2014119058A1 (en) * | 2013-02-04 | 2014-08-07 | 株式会社 東芝 | Organic electroluminescent element, lighting device and lighting system |
US9647232B2 (en) | 2013-02-04 | 2017-05-09 | Kabushiki Kaisha Toshiba | Organic electroluminescent device, illumination apparatus, and illumination system |
Also Published As
Publication number | Publication date |
---|---|
JP4618497B2 (en) | 2011-01-26 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US10224506B2 (en) | Display device with block members having different heights | |
JP4089544B2 (en) | Display device and manufacturing method of display device | |
US7863814B2 (en) | Organic electroluminescent device comprising a stack partition structure | |
KR101161443B1 (en) | Display device and production method for the same | |
US8729538B2 (en) | Organic light emitting diode device and method for fabricating the same | |
JP2006140145A (en) | Organic electroluminescent display device | |
JP2008098148A (en) | Organic light-emitting device | |
JP4517304B2 (en) | Display device and manufacturing method of display device | |
TW201427139A (en) | Display device and method for fabricating the same | |
US7431625B2 (en) | Prebroken panel, display, and method of manufacturing the same | |
JP2011154797A (en) | Organic el device and electronic apparatus | |
JP2007227129A (en) | Organic electroluminescent device, and manufacturing method of the organic electroluminescent device | |
JP2007213999A (en) | Manufacturing method of organic el device, and organic el device | |
JP5478954B2 (en) | Organic electroluminescence display device | |
JP5063294B2 (en) | Light emitting device and manufacturing method thereof | |
JP2001110566A (en) | Manufacturing process for el display apparatus | |
JP2011138634A (en) | Organic el device and its manufacturing method | |
JP2009092908A (en) | Display apparatus and method of producing the same | |
JP4884452B2 (en) | Method for manufacturing organic electroluminescent panel | |
JP4618497B2 (en) | Display device and manufacturing method of display device | |
JP2006261058A (en) | Organic el element, display device, and manufacturing method of organic el element | |
JP2006032156A (en) | Display device and manufacturing method of display device | |
KR20130018007A (en) | Method of fabricating organic light emitting diodes | |
JP2011154796A (en) | Manufacturing method of organic el device, and organic el device | |
JP2006203073A (en) | Organic electroluminescence display apparatus |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20080205 |
|
RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20091021 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20091026 |
|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20091105 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20100624 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100706 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100830 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20100930 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20101013 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131105 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131105 Year of fee payment: 3 |
|
LAPS | Cancellation because of no payment of annual fees |