CN1835391A

CN1835391A - 半导体电路

Info

Publication number: CN1835391A
Application number: CNA2005100841718A
Authority: CN
Inventors: 松田笃
Original assignee: Fujitsu Ltd
Current assignee: Fujitsu Semiconductor Ltd
Priority date: 2005-03-18
Filing date: 2005-07-14
Publication date: 2006-09-20
Also published as: JP2006262348A; US7511566B2; TW200635209A; TWI270248B; US20060208761A1

Abstract

本发明公开了一种半导体电路。其中带隙参考电路通过如下方式来配置：将基极和集电极被接地的晶体管的发射极连接到内部电路，并且将基极和集电极被接地的另一晶体管的发射极经由电阻器连接到内部电路，该电阻器具有相对于绝对温度的正温度相关性，以便保证能够产生具有很小温度相关性的恒定输出电流，而无需提供任何电压电流转换电路，并且无需产生恒定输出电压，同时抑制电路规模的扩大，而基于允许降低电源电压的电路配置。

Description

半导体电路

技术领域

本发明涉及产生具有很小温度相关性的恒定电流的半导体电路，其优选地用作参考电流电路等等。

背景技术

传统上，一般通过将被称为“带隙参考电路”的电路与电压电流转换电路相结合来获得不易受温度环境影响的恒定电流输出，或者与温度无关的电流输出。带隙参考电路是能够产生不具有温度相关性的恒定输出电压的参考电压电路。通过利用电压电流转换电路转换带隙参考电路的恒定输出电压，可以获得恒定输出电流。

图5是示出了参考电流电路50的配置的电路图，该参考电流电路50使用带隙参考电路和电流电路转换电路被配置。如图5所示，参考电流电路50被配置为具有放大器51、53、pnp型双极晶体管Q51到Q53、p型MOS(金属氧化物半导体)晶体管M51到M55以及电阻器R51到R53。

晶体管Q51到Q53的基极和集电极接地(连接到地电势)。晶体管Q51的发射极连接到晶体管M51的漏极，并且晶体管Q52的发射极经由电阻器R51连接到晶体管M52的漏极。晶体管Q53的发射极经由电阻器R52连接到晶体管M53的漏极。

晶体管M51到M53的栅极被共同连接到放大器51的输出端。放大器51的输入端被分别连接到晶体管Q51的发射极与晶体管M51的漏极之间的互连点，以及电阻器R51和晶体管M52的漏极之间的互连点。晶体管M51到M55的源极被连接到电源电路52，从电源电路52提供电源电压VCC。

晶体管M54的漏极通过电阻器R53接地。晶体管M54、M55的栅极共同连接到放大器53的输出端。放大器53的输入端分别连接到电阻器R52和晶体管M53的漏极之间的互连点，以及电阻器R53和晶体管M54的漏极之间的互连点。从晶体管M55的漏极输出恒定的输出电流Iout。

在图5中，晶体管Q51和晶体管Q52的大小比(ratio of size)被设置为1∶N(N＞1)，并且晶体管M51和晶体管M52的大小比被设置为m∶1(m＞1)。电阻器R51和电阻器R52的大小比被设置为1∶k(k＞1)。例如，可以通过使用N个与晶体管Q51大小相同的晶体管来实现晶体管Q52，通过使用m个与晶体管M52大小相同的晶体管来实现晶体管M51。类似地，例如通过使用k个与电阻器R51大小相同的电阻器来实现电阻器R52。

通常已知双极晶体管的基极到发射极电压V_BE具有约为-2mV/C的负温度特性。现在将晶体管Q51、Q52的基极到发射极电压分别定义为V_BE1和V_BE2，它们之间的差值ΔV_BE(＝V_BE1-V_BE2)已知示出正温度特性。从图5中显而易见，晶体管Q51的发射极和晶体管M51的漏极之间的互连点与电阻器R51和晶体管M52的漏极之间的互连点具有相同的电势，因此电势差ΔV_BE被施加于电阻器R51，并且由于电势差ΔV_BE的作用，流过电阻器R51的电流也示出正温度特性。

因此图5教导，对k值的适当选择以便使晶体管Q53的基极到发射极电压V_BE中与温度相关的改变量(绝对值)与电阻器R52处的(ΔV_BE×k)中的改变量相等(或者以便抵消与温度相关的影响)，使得可以以与温度无关的方式获得大约1.2V的输出电压。由电压电流转换电路(包括放大器53、晶体管M54、M55以及电阻器R53)相继转换不具有温度相关性的恒定输出电压，得到恒定的输出电流Iout输出。

在这种电路配置中，如上所述，基于带隙参考电路的使用，想要获得具有很小温度相关性的恒定输出电流，必须附加提供电压电流转换电路，以便获得恒定输出电流，这是因为一般的带隙参考电路的使用只能提供产生恒定输出电压的电路。

如专利文献1所公开的，也对带隙参考电路提出了建议，该带隙参考电路可以低电源电压进行操作。该电路被配置为产生恒定输出电压并且将其转换成恒定输出电流，但是，该电路难以降低电源电压，这是因为由于各种物理条件，消除温度相关性至少需要大约1.2V那么高的输出电压。

[专利文献1]日本专利申请早期公开No.2000-323939

发明内容

本发明的目的在于能够产生具有很小温度相关性的恒定输出电流，同时抑制电路规模的扩大，但是基于允许降低电源电压的电路配置。

本发明的半导体电路包括：第一晶体管和第二晶体管，它们的基极和集电极分别接地；电阻器，其一端连接到第二晶体管的发射极；内部电路，第一晶体管的发射极和电阻器的另一端分别连接到该内部电路，并且利用内部反馈操作，使各个互连点上的电势保持在相同的电平上；以及第三晶体管，该第三晶体管被提供了来自内部电路的输出，并且对应于接收到的输出，将输出电流输出到外部。所述电阻器具有相对于绝对温度的正温度相关性。

根据本发明，通过连接具有正温度相关性的电阻器，以便抵消存在于第一和第二晶体管的两个晶体管的基极到发射极电压之间的电势差中的正温度相关性，可以产生具有很小温度相关性的恒定输出电流，而不用提供任何附加的电压电流转换电路，并且将电路操作电压抑制到1.2V那么低或者更低，这是由于不需要产生恒定输出电压。因此，可以产生具有很小温度相关性的恒定输出电流，同时抑制电路规模的扩大，并且可以降低电源电压。

附图说明

图1是示出了本发明实施例中的参考电流电路的示例性配置的电路图；

图2A和图2B是示出了图1所示电阻器的其他示例性配置的示图；

图3是示出了本实施例中的参考电流电路的另一示例性配置的电路图；

图4是示出了本实施例中的参考电流电路的又一示例性配置的电路图；以及

图5是示出了使用电压电路转换电路的参考电流电路的电路图。

具体实施方式

以下段落将参考附图来描述本发明的实施例。

图1示出了根据本发明实施例，同半导体电路一起应用的参考电流电路10的示例性配置的电路图。如图1所示，参考电流电路10使用带隙参考电路，包含pnp型双极晶体管Q11、Q12、电阻器R11、内部电路11以及p型MOS(金属氧化物半导体)晶体管M13，其中晶体管Q11、Q12的基极和集电极都分别接地(连接到地电势)，电阻器R11的一端串联连接到晶体管Q12的发射极，并且具有相对于绝对温度的正温度相关性(温度特性)，内部电路11连接到晶体管Q11的发射极以及电阻器R11的另一端，晶体管M13输出与内部电路11的输出相对应的输出电流Iout。

内部电路11具有p型MOS晶体管M11、M12以及放大器(运算放大器)12，其中晶体管M11、M12的源极连接到提供电源电压VCC的电源电路13，并且放大器12的一对输入端分别连接到晶体管M11、M12的漏极，并且输出端被连接到晶体管M11、M12的栅极。

更具体而言，晶体管Q11、Q12的基极和集电极接地，晶体管Q11的发射极连接到晶体管M11的漏极，并且晶体管Q12的发射极经由电阻器R11连接到晶体管M12的漏极。放大器12的输入端分别连接到晶体管Q11的发射极和晶体管M11的漏极之间的互连点，以及电阻器R11和晶体管M12的漏极之间的互连点。放大器12的输出端连接到晶体管M11到M13的栅极。

晶体管M11到M13的源极连接到电源电路13，从电源电路13提供电源电压VCC。晶体管M11到M13充当与放大器12的输出相对应的电流源。晶体管Q11的发射极连接到晶体管M11的漏极，作为第一电流源的电流输出端，晶体管M12的发射极经由电阻器R11连接到晶体管M12的漏极，作为第二电流源的电流输出端。输出电流Iout从晶体管M13的漏极输出，作为第三电流源的电流输出端。

在本实施例中，晶体管Q11和晶体管Q12的大小比被设置为1∶N(N＞1)，并且晶体管M11和晶体管M12的大小比被设置为m∶1(m＞1)。例如，可以通过使用N个与晶体管Q11大小相同的晶体管来实现晶体管Q12，并且通过使用m个与晶体管M12大小相同的晶体管来实现晶体管M11。通过适当控制发射极的面积比，或者栅极宽度/栅极长度的比，也可以配置晶体管Q11、Q12以及晶体管M11、M12，以便获得上述预定的大小比，而不局限于上述设计。

现在，假设晶体管Q11、Q12的基极到发射极电压分别为V_BE1、V_BE2，它们之间的差值ΔV_BE可以如下表示：

[数学公式1]

ΔV_BE＝V_BE1-V_BE2＝V_T×ln(mN) ...(1)

在以上等式(1)中，m和N代表晶体管M11对晶体管M12的上述大小比，以及晶体管Q12对晶体管Q11的大小比。V_T代表热电压，表示为V_T＝kT/q，其中k是波尔兹曼常数，T是绝对温度，q是一个电子的电荷量。

现在将具有正温度相关性的电阻器R11的电阻率值R(T)定义如下：

[数学公式2]

R(T)＝R_r×(1+α(T-298)) ...(2)

在等式(2)中，T是绝对温度，α是电阻器R11的温度系数，R_r是电阻器R11在T＝298[k]时的电阻率值。根据等式(2)，在绝对零度，电阻器R11的电阻率值为0。

晶体管Q11的发射极与晶体管M11的漏极之间的互连点，以及电阻器R11和晶体管M12的漏极之间的互连点由于内部电路11的反馈操作而具有相同的电势，因此由等式(1)表示的电势差ΔV_BE被施加于电阻器R11。从图1中显而易见，流过电阻器R11的电流与输出电流Iout等同。于是输出电流Iout为：

[数学公式3]

I = \frac{{ΔV}_{BE}}{R (T)}

= \frac{(k T / q) \times \ln (mN)}{R_{r} \times (1 + α (T - 298))}

= \frac{k}{q R_{r}} \times \ln (mN) \times \frac{T}{1 + α (T - 298)} - - - (3)

等式(3)对T微分如下：

[数学公式4]

\frac{dI}{dT} = \frac{k}{q R_{r}} \times \ln (mN) \times \frac{1 - 298 α}{(1 + α (T - 298))}

这教导了使用能够给出α＝(1/298)的温度系数的材料来配置电阻器R11，可以抵消输出电流Iout的温度相关性，获得不具有温度相关性的输出电流。

钴硅化物可以作为适合于构成图1所示电阻器R11的材料的例子。被用作电阻器R11的使用钴硅化物的多晶硅电阻器(poly-resistor)(钴硅化物电阻器)将给出大约3×10^-3的温度系数α，这非常接近(1/298)＝3.36×10^-3。

现在考虑在图1所示的参考电流电路中，温度T＝298[k]＝25[℃]的情况，使用钴硅化物电阻器作为电阻器R11，(dI/dT)可以被写作：

[数学公式5]

\frac{dI}{dT} = \frac{k}{{qR}_{r}} \times \ln (mN) \times (1 - 298 \times 3 \times 10^{- 3})

= \frac{k}{{qR}_{r}} \times \ln (mN) \times (0.106) - - - (4)

等式(4)除以由等式(3)表示的I得到：

[数学公式6]

这表明，将钴硅化物用作电阻器R11得到了输出电流Iout的每1℃0.00036％的漂移。即使温度变化100℃那么多，这种漂移水平也仅仅达到0.036％，这是充分可忽略的水平。钴硅化物是用于构成半导体集成电路(例如LSI)的晶体管的栅极电极的材料，也是非常适合于批量生产的材料之一。应该注意，以上描述仅仅示出了使用钴硅化物电阻器的具体示例之一，并非限制构成电阻器R11的任何材料。

虽然根据图1所示的本实施例的参考电流电路中的电阻器R11被表示为单个电路符号，但是电阻器R11并不局限于单个种类的电阻器，即具有相同特性的电阻器。例如，如图2A和图2B分别示出的，还允许分别使用通过并联或串联连接具有不同温度相关性的电阻器R21、R22而配置的电阻器R11A、R11B，来代替使用电阻器R11。串联或并联连接的电阻器的类型数目可以是三种或更多种，并且还可允许组合串联连接和并联连接。即使在单独的电阻器具有不同于1/298的温度系数α的值时，通过适当组合电阻器，以便使得到的合成电阻器的温度系数为1/298，也可以降低输出电流Iout的温度相关性。

以下段落将描述本实施例中同半导体电路一起应用的参考电流电路的另一示例性配置。

图3示出了本实施例的参考电流电路的另一示例性配置的电路图。在图3中，任何与图1所示组件功能相同的组件被赋予相同的参考标号，这里不再对其进行重复说明。图3所示的参考电流电路30与图1所示电路的不同之处仅仅在于内部电路的配置。

参考电流电路30的内部电路31具有一个CMOS配置，其包括p型MOS晶体管M31和n型MOS晶体管M33，它们串联连接在电源电路13(电源电压VCC)和晶体管Q11的发射极之间，类似地，内部电路31还具有另一CMOS配置，其包括p型MOS晶体管M32和n型MOS晶体管M34，它们串联连接在电源电路13(电源电压VCC)和电阻器R11之间。换句话说，并联连接的两个CMOS配置连接到电源电压VCC。

晶体管M31的漏极和晶体管M33的漏极之间的互连点连接到晶体管M33、M34的栅极，并且晶体管M32的漏极和晶体管M34的漏极之间的互连点连接到晶体管M31、M32的栅极。晶体管M32的漏极和晶体管M34的漏极之间的互连点还连接到p型MOS晶体管M35的栅极，p型MOS晶体管M35的源极被连接到电源电路13(电源电压VCC)，并且输出与内部电路31的输出相对应的输出电流Iout。

由于图3所示参考电流电路30的操作与图1所示参考电流电路10的操作相同，因此将不解释参考电流电路30的操作。

图4示出了本实施例中参考电流电路的又一示例性配置的电路图。在图4中，任何与图1所示组件功能相同的组件被赋予相同的参考标号，不再对其进行重复说明。图4所示参考电流电路40使用二极管D11、D12来代替图1所示参考电流电路10中的晶体管Q12、Q12。

在参考电流电路40中，二极管D11的阳极连接到晶体管M11的漏极，并且二极管D12的阳极经由电阻器R11连接到晶体管M12的漏极。二极管D11、D12的阴极接地。同样，这种电路配置可以实现与图1所示参考电流电路10相似的功能，这是因为二极管D11、D12可以与基极和集电极被接地的晶体管Q11、Q12类似地工作。

上述示例仅仅示出了示例性情况，并未限制本发明，并且可应用于被称为带隙参考电路的任意电路配置。

如上所述，本实施例采用了带隙参考电路，其中晶体管Q11(其基极和集电极接地)的发射极连接到内部电路，并且晶体管Q12(其基极和集电极接地)的发射极经由电阻器(其具有相对于绝对温度的正温度相关性)连接到内部电路。换句话说，带隙参考电路与电阻器R11相连，所述电阻器R11具有相对于电势差ΔV_BE的正温度相关性。

通过提供如上所述的具有正温度相关性的电阻器R11，或者换句话说，通过对电阻器R11赋予正温度相关性，可以抵消存在于晶体管Q11、Q12的基极到发射极电压V_BE1、V_BE2之间的电势差ΔV_BE中的正温度相关性，从而产生具有很小温度相关性的恒定输出电流，而无需另外提供电压电流转换电路。这种直接获得输出电流的设计还可以将电路操作电压抑制到1.2V那么低或者更低，同时成功减小输出电流的温度相关性，而无需产生恒定的输出电压。这进而可以产生具有很小温度相关性的恒定输出电流，同时抑制电路规模的扩大，并且降低电源电压。

应该注意，所有上述实施例都仅仅是本发明具体化的一部分，并且因此不应该被限制性地用于理解本发明的技术范围。换句话说，在不脱离本发明的技术精神和主要特征的情况下，可以以各种修改形式来实现本发明。

本申请基于2005年3月18日递交的在先日本专利申请No.2005-079947，并要求享受其优先权，其全部内容通过引用结合于此。

Claims

1.一种半导体电路，包括：

第一晶体管和第二晶体管，所述第一晶体管和第二晶体管的基极和集电极分别接地；

电阻器，所述电阻器的一端连接到所述第二晶体管的发射极；

内部电路，所述第一晶体管的发射极和所述电阻器的另一端分别连接到所述内部电路，使得由于内部反馈操作，各互连点处的电势保持在相同的电平上；以及

第三晶体管，所述第三晶体管被提供了来自所述内部电路的输出，并且对应于所接收到的输出，将输出电流输出到外部；

其中，所述电阻器具有相对于绝对温度的正温度相关性。

2.根据权利要求1所述的半导体电路，其中，所述电阻器具有这样的正温度相关性，其使得抵消在所述第一晶体管的基极到发射极电压和所述第二晶体管的基极到发射极电压之间的电势差中存在的正温度相关性。

3.根据权利要求1所述的半导体电路，其中，所述第二晶体管的大小是所述第一晶体管的大小的N倍，其中N＞1。

4.根据权利要求1所述的半导体电路，其中，所述电阻器是使用钴硅化物来配置的。

5.根据权利要求1所述的半导体电路，其中，所述电阻器是通过串联和/或并联连接温度相关性有所不同的多个电阻器来配置的。

6.根据权利要求1所述的半导体电路，其中，所述内部电路还包括：

第四晶体管和第五晶体管，所述第四晶体管和第五晶体管的源极分别被提供了电源电压；以及

放大器，所述放大器的一对输入端连接到所述第四和第五晶体管的漏极，并且输出端连接到所述第三、第四和第五晶体管的栅极。

7.根据权利要求6所述的半导体电路，其中，所述第四晶体管的大小是所述第五晶体管的大小的m倍，其中m＞1。

8.根据权利要求1所述的半导体电路，其中，所述内部电路还包括：

第六晶体管和第七晶体管，所述第六晶体管和第七晶体管的漏极分别连接到所述第四和第五晶体管的漏极；

其中，所述第四和第六晶体管的漏极之间的互连点连接到所述第六和第七晶体管的栅极，

所述第五和第七晶体管的漏极之间的互连点连接到所述第三、第四和第五晶体管的栅极，

所述第六晶体管的源极连接到所述第一晶体管的发射极，并且

所述第七晶体管的源极被连接到所述电阻器的另一端。

9.一种使用带隙参考电路输出恒定电流的半导体电路，所述半导体电路通过连接电阻器而被配置，所述电阻器具有相对于绝对温度的正温度相关性，能够抵消在表示所述带隙参考电路中基极到发射极电压中的差值的电势差ΔV_BE中存在的正温度相关性，从而保证不具有相对于绝对温度的温度相关性的恒定电流的输出。

10.一种半导体电路，包括：

第一二极管和第二二极管，所述第一二极管和第二二极管的阴极分别接地；

电阻器，所述电阻器的一端连接到所述第二二极管的阳极；

内部电路，所述第一二极管的阳极和所述电阻器的另一端分别连接到所述内部电路，使得由于内部反馈操作，各互连点处的电势保持在相同的电平上；以及

晶体管，所述晶体管被提供了来自所述内部电路的输出，并且对应于所接收到的输出，将输出电流输出到外部；

其中，所述电阻器具有相对于绝对温度的正温度相关性。