JP2006134962A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法 Download PDFInfo
- Publication number
- JP2006134962A JP2006134962A JP2004319888A JP2004319888A JP2006134962A JP 2006134962 A JP2006134962 A JP 2006134962A JP 2004319888 A JP2004319888 A JP 2004319888A JP 2004319888 A JP2004319888 A JP 2004319888A JP 2006134962 A JP2006134962 A JP 2006134962A
- Authority
- JP
- Japan
- Prior art keywords
- ridge
- etching
- manufacturing
- semiconductor device
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Images
Landscapes
- Semiconductor Lasers (AREA)
- Weting (AREA)
Abstract
【課題】 リッジ形状部を有する半導体装置の製造において、ドライエッチングに引き続くウェットエッチングを安定して制御して、リッジ形状とリッジ高さを制御する。
【解決手段】 ドライエッチングの反応生成物9を酸化して除去することにより、それに続くウェットエッチングの安定性を向上させて、リッジ形状およびリッジ幅の制御性を向上させることができる。また、ウェットエッチングを必要最小限にとどめることにより、ウェットエッチングによりサイドエッチングを最小限にとどめてリッジ幅を厳密に制御することができる。よって、レーザ光の水平放射角のばらつきが少ない半導体レーザ装置を得ることができる。また、ウェットエッチングは、エッチングストップ層5を利用して停止させることにより、リッジ高さを厳密に制御することができる。
【選択図】 図2
【解決手段】 ドライエッチングの反応生成物9を酸化して除去することにより、それに続くウェットエッチングの安定性を向上させて、リッジ形状およびリッジ幅の制御性を向上させることができる。また、ウェットエッチングを必要最小限にとどめることにより、ウェットエッチングによりサイドエッチングを最小限にとどめてリッジ幅を厳密に制御することができる。よって、レーザ光の水平放射角のばらつきが少ない半導体レーザ装置を得ることができる。また、ウェットエッチングは、エッチングストップ層5を利用して停止させることにより、リッジ高さを厳密に制御することができる。
【選択図】 図2
Description
本発明は、ドライエッチング後に行われるウェットエッチングを安定化させるために有効なリッジ形状部を有する半導体レーザ装置などの半導体装置の製造方法に関する。
従来、リッジ形状部を有する半導体レーザ装置などの半導体装置において、リッジ形状部を形成する際には、半導体層上にリッジ形状部となる部分を覆うマスクを形成し、ウェットエッチングまたはドライエッチングによりエッチング処理を行う方法が一般的に用いられている。
ドライエッチングでは、エッチングを異方的に制御することができるため、垂直に近いリッジ形状を得ることができる。したがって、ドライエッチングによって形成されるリッジ形状パターンは、マスクパターンとほぼ同じものである。
しかしながら、半導体層に対して厳密に所定の深さでエッチングを止める必要がある場合に、ドライエッチングでは、リッジ形状部を構成する半導体層との間で、その下地層として、選択比が十分大きいエッチングストップ層として用いることができるような適切な半導体層を形成することが容易ではなく、深さ方向の制御が充分ではない場合がある。
一方、ウェットエッチングでは、リッジ形状部を構成する半導体層とその下地の半導体層との間で大きな選択比が得られるようなエッチングストップ層を形成することにより、深さ方向の制御を厳密に行うことができる。
しかしながら、ウェットエッチングでは、エッチングが等方的であり、エッチング中にサイドエッチングが発生する。したがって、ウェットエッチングによって形成されるリッジ形状パターンは、マスクパターンと異なるものとなり、サイドエッチング量を制御するためにプロセス管理を行う必要がある。
そこで、リッジ形状部を有する半導体レーザ装置などの半導体装置において、リッジ形状部の幅と高さとを厳密に制御する必要がある場合、例えば特許文献1に記載されているように、ドライエッチングおよびウェットエッチングのそれぞれの短所を補って長所を活かすために、ドライエッチングとウェットエッチングとを組み合せる方法が用いられている。具体的には、以下のような方法である。
まず、必要なリッジ形状部の高さが得られるように、ウェットエッチングに有効なエッチングストップ層を結晶成長により形成しておく。
次に、ドライエッチングにより、必要なリッジ形状部の深さに僅かに足りない程度、すなわち、エッチングストップ層の直前までドライエッチングを行って、マスクパターンと同形状のリッジ形状部を形成する。
その後、ウェットエッチングにより、エッチングストップ層までエッチングを行う。
以上の方法によれば、ウェットエッチングをエッチングストップ層を利用して停止させることにより、リッジ形状部の高さを厳密に制御することができる。
また、必要なリッジ形状部の深さに僅かに足りない程度までドライエッチングを行い、ウェットエッチングを必要最小限にとどめることにより、ウェットエッチングによるサイドエッチングを最小限にとどめることができて、エッチングによって得られるパターンとマスクパターンとの差を小さくして、リッジ形状部の幅を厳密に制御することができる。
また、特許文献2にも、ドライエッチングとウェットエッチングとを組み合せる方法が記載されている。
特開2002−198614号公報(第6頁)
特開平6−124927号公報(第1頁から第8頁)
しかしながら、ドライエッチングでは、例えば特許文献2に記載されているように、ドライエッチング中にリッジ形状部の側壁などに反応生成物が堆積する。その反応生成物が原因となって、ウェットエッチングのサイドエッチングが不安定となり、サイドエッチングが進むところと進まないところが発生し、リッジ形状が安定化しないということが問題となっている。
図3に、従来技術の事例として、ドライエッチング後にウェットエッチングを行った場合のリッジ形状部の断面を示す。この図3の事例では、エッチングストッパ層11上に、半導体層のGaAs層12およびAlGaAs層13からなるリッジ形状部14が形成され、その上にはSiO2からなるマスク15が形成されている。
図3(a)に示すように、ドライエッチング後はリッジ形状部14の側面が垂直方向に形成されるが、ウェットエッチング後は、エッチング液の種類、エッチング液の温度およびエッチング時間を全て同じ条件で処理したとしても、リッジ形状部14の側壁などに堆積された反応生成物によって、図3(b)〜図3(d)に示すように様々なリッジ形状となることがある。このように、図3のリッジ上部の幅Eおよびリッジ下部の幅Fで定義されるリッジ幅を略一致させることができない。
ドライエッチング中にリッジ形状部の側壁などに堆積される反応生成物を除去するために、ドライエッチング後処理として、ウェットエッチングによって反応生成物をエッチング除去しようとした場合、この反応生成物は半導体層の材料とドライエッチングのガス材との混合物であるため、反応生成物だけを除去することは困難である。したがって、ドライエッチング後処理として行われるウェットエッチングによって半導体層も同時にエッチングされ、リッジ形状およびエッチング深さが変化してしまう。この結果、ドライエッチング後処理に引き続いて行われるウェットエッチングのエッチング量を制御するためのプロセス管理だけでなく、ドライエッチング後処理として行われるウェットエッチングのエッチング量を制御するためのプロセス管理も必要となり、リッジ形状部の形状ばらつきが生じやすくなって、ウェットエッチングを安定化して行うことができない。
本発明は、上記従来の課題を解決するもので、リッジ形状部などを有する半導体装置を製造する際に、ドライエッチングに続くウェットエッチングを安定して制御できて、リッジ形状およびリッジ高さを容易かつ正確に制御できる半導体装置の製造方法を提供することを目的とする。
本発明の半導体装置の製造方法は、基板または基板部上に半導体層を形成する半導体層形成工程と、該半導体層上に、リッジまたは/および溝形状部を形成するためのマスクを形成するマスク形成工程と、該マスクを用いたドライエッチングとそれに続くウェットエッチングにより該リッジまたは/および溝形状部を形成するリッジまたは/および溝形状部形成工程とを有する半導体装置の製造方法において、該リッジまたは/および溝形状部形成工程は、該ドライエッチングとそれに続くウェットエッチングとの間に、該ドライエッチングにより被エッチング部の表面に形成された反応生成物を酸化させる反応生成物酸化工程と、酸化させた反応生成物を除去する反応生成物除去工程とを有しており、そのことにより上記目的が達成される。
また、好ましくは、本発明の半導体装置の製造方法における反応生成物酸化工程は、酸素およびオゾンの少なくとも一方を含む雰囲気中で紫外線を照射して行う。
さらに、好ましくは、本発明の半導体装置の製造方法における反応生成物酸化工程は、基板温度を室温以上300℃以下の範囲内に設定する。
さらに、好ましくは、本発明の半導体装置の製造方法における反応生成物酸化工程は、基板温度を150℃以上250℃以下の範囲内に設定する。
さらに、好ましくは、本発明の半導体装置の製造方法における反応生成物酸化工程は酸素ガスを含むプラズマ中で行う。
さらに、好ましくは、本発明の半導体装置の製造方法における反応生成物除去工程は、前記半導体層がエッチングされないエッチング液を用いて行う。
さらに、好ましくは、本発明の半導体装置の製造方法において、半導体層の下地層として前記基板または基板部上にエッチングストップ層を形成する工程を更に有し、前記リッジまたは/および溝形状部形成工程は、前記ウェットエッチング時に、該エッチングストップ層を利用してエッチングを停止させる。
さらに、好ましくは、本発明の半導体装置の製造方法におけるリッジまたは/および溝形状部形成工程は、前記ドライエッチング時に、前記半導体層のエッチング残し厚を50nm以上200nm以下にする。
さらに、好ましくは、本発明の半導体装置の製造方法におけるリッジまたは/および溝形状部形成工程は、前記ドライエッチング時に、前記半導体層のエッチング残し厚を50nm以上100nm以下にする。
さらに、好ましくは、本発明の半導体装置の製造方法における基板部は、前記基板上に第1クラッド層、活性層および第2クラッド層がこの順に形成されている。
さらに、好ましくは、本発明の半導体装置の製造方法における基板がGaAsまたはInPからなる。
さらに、好ましくは、本発明の半導体装置の製造方法における半導体層がGaAs、AlGaAs、InP、GaInP、AlGaInPおよびInGaAsPの少なくとも1種類を含む。
さらに、好ましくは、本発明の半導体装置の製造方法におけるリッジまたは/および溝形状部形成工程は前記ドライエッチング時に塩素系ガスを用いる。
さらに、好ましくは、本発明の半導体装置の製造方法におけるリッジまたは/および溝形状部形成工程は前記ウェットエッチング時にフッ酸を用いる。
上記構成により、以下に、本発明の作用を説明する。
本発明にあっては、ドライエッチングとこれに続くウェットエッチングによりリッジまたは/および溝形状部を形成する際に、ドライエッチングにより被エッチング部の表面(リッジまたは/および溝形状部の側面)に形成された反応生成物を酸化させて除去する。
半導体層の材料とドライエッチングのガス材との混合物である反応生成物だけを除去することは困難であるが、反応生成物を酸化することにより、半導体層がエッチングされないエッチング液を用いて反応生成物だけを除去することができる。これにより、続いて行われるウェットエッチングが反応生成物により影響されることなく、寸法安定性を向上させて、リッジまたは/および溝形状、リッジまたは/および溝幅および深さの制御性を向上させることができる。
反応生成物の酸化は、酸素およびオゾンの少なくとも一方を含む雰囲気中で紫外線を照射することにより行うことができる。このときの基板温度が高すぎるとリッジ形状部などを構成する半導体層も酸化されて酸化膜を除去しにくくなり、基板温度が低すぎると酸化処理に時間がかかる。よって、基板温度は室温以上300℃以下であることが好ましく、さらに好ましくは150℃以上250℃以下である。
また、反応生成物の酸化は、酸素ガスを含むプラズマ中で行うこともできる。
反応生成物の除去には、バッファードフッ酸など、リッジ形状部を構成する半導体層がエッチングされないエッチング液を用いることができる。
ウェットエッチングは、エッチングストップ層を利用して停止させることにより、リッジ形状部の高さや溝形状部の深さを厳密に制御することができる。
ドライエッチングの残し厚が厚すぎるとウェットエッチングのエッチング量が多くなってリッジまたは/および溝形状部の幅を制御することが困難になり、薄すぎると半導体層の厚さの面内分布やエッチングの面内分布によってエッチングストップ層を超えてエッチングされることが懸念される。よって、エッチング残し厚さは、例えばリッジ形状部の両側に隣接する平坦部の厚みが50nm以上200nm以下であることが好ましく、さらに好ましくは50nm以上100nm以下である。
以上のように、本発明によれば、ドライエッチングの反応生成物を酸化・除去することにより、それに続くウェットエッチングの安定性を向上させて、リッジや溝形状、リッジや溝幅およびリッジ高さや溝深さの制御性を向上させることができる。
また、ウェットエッチングは、エッチングストップ層を利用して停止させることにより、リッジ形状部の高さや溝形状部の深さを厳密に制御することができる。
さらに、ウェットエッチングを必要最小限にとどめることにより、ウェットエッチングによりサイドエッチングを最小限にとどめてリッジや溝幅を厳密に制御することができる。
以下に、本発明の半導体装置の製造方法の実施形態を半導体レーザ装置の製造方法に適用した場合について、図面を参照しながら詳細に説明する。なお、以下の実施形態では、GaAs基板上にAlGaInP系多層構造を設けた赤色半導体レーザ装置を一例に挙げて説明するが、本発明はこれに限らず、半導体層として、例えばGaAs、AlGaAs、InP、GaInP、AlGaInPおよびInGaAsPなどを含んでいてもよい。また、基板についてもGaAs基板に限らず、例えばInP基板を用いてもよい。さらに、ここでは、本発明をリッジ形状部を有する半導体レーザ装置に適応させた場合について説明するが、これに限らず、例えばリッジ形状部および溝形状部の少なくともいずれか(リッジまたは/および溝形状部)を有する半導体レーザ装置などの半導体装置にも本発明は適用可能である。
図1は、本発明の半導体レーザ装置の一実施形態における構成例を示す要部断面図である。
図1に示すように、半導体レーザ装置10は、GaAs基板1上に、基板部として、AlGaInP第1クラッド層2(下クラッド層)、GaInP/AlGaInP多重量子井戸活性層3(活性層)、AlGaInP第2クラッド層4(上クラッド層)およびGaInPエッチングストップ層5がこの順に順次設けられ、更にその上にAlGaInP第3クラッド層6b(半導体層)およびGaAsキャップ層7a(コンタクト層)からなるリッジ形状部(リッジストライプ形状部)が設けられている。
このリッジ形状部の形成時には、本実施形態の特徴構成のドライエッチング後処理として、ドライエッチングにより被エッチング部の表面(特にリッジ形状部の側面)に形成された反応生成物を酸化させ、その反応生成物の酸化物を除去している。これによって、ウェットエッチングの安定性を向上させて、リッジ形状、リッジ幅および高さの制御性を向上させている。
さらに、半導体レーザ装置10は、このリッジ形状部の少なくとも第3クラッド層6bの側面およびエッチングストップ層5上を覆うように絶縁層21が設けられ、さらに、コンタクト層であるキャップ層7aの上面とGaAs基板1の下面にそれぞれ各電極22,23をそれぞれ設けている。これらの絶縁層21および電極22を埋め込むように厚膜の電極層24を設けている。この場合、電極22と電極層24は電気的に接続されている。
以下に、このようにして構成された本実施形態の半導体レーザ装置の製造方法について、図2を用いて説明する。
図2は、図1の半導体レーザ装置の各製造工程を示す要部断面図であって、(a)はエッチングマスクであるSiO2マスクをパターニングした状態を示す要部断面図、(b)はドライエッチング直後の状態を示す要部断面図、(c)は本実施形態の特徴構成のドライエッチング後処理を行った状態を示す要部断面図、(d)はウェットエッチング後の状態を示す要部断面図である。
まず、図2(a)に示すように、GaAs基板1上に、例えばMOCVD結晶成長装置またはMBE結晶成長装置などの結晶成長装置によって、少なくともAlGaInPからなる第1クラッド層2、AlGaInPとGaInPの多重量子井戸構造からなる活性層3、AlGaInPからなる第2クラッド層4、GaInPからなるエッチングストップ層5、AlGaInPからなる第3クラッド層6およびGaAsからなるキャップ層7をこの順位に順次成長させる。この上に、リッジ形状部を形成するためのエッチングマスクとして、ストライプ状パターンのSiO2マスク8を形成する。
次に、図2(b)に示すように、塩素系ガスを用いたドライエッチングにより、第3クラッド層6を約100nm残す深さまでエッチングする。このときのドライエッチングの残し厚(エッチングストップ層5からドライエッチング後の第3クラッド層6の表面までの厚さ)Aは、50nm以上200nm以下とすることが望ましい。ドライエッチングの残し厚が厚くなると、それに引き続くウェットエッチングによるエッチング量を多くする必要が生じ、サイドエッチングの量が大きくなるため、リッジ幅を制御することが困難になる。逆に、ドライエッチングの残し厚を薄くし過ぎると、半導体層の厚さの面内分布およびエッチングの面内分布により、エッチングストップ層5を超えてエッチングされることが懸念される。したがって、ドライエッチングの残し厚は、より望ましくは50nm以上100nm以下である。
このとき、ドライエッチングにより形成された第3クラッド層6aとキャップ層7aからなるリッジ形状部の形状をほぼ垂直に切り立つように寸法制御することができるため、リッジ幅はSiO2マスク8の幅に等しくなり、ドライエッチングによる寸法ばらつきは生じない。
その後、ドライエッチング後処理として、基板温度200℃で、酸素とオゾンをパージしながら紫外線を照射し、ドライエッチング中に特にリッジ形状部(第3クラッド層6aとキャップ層7a)の側壁およびその両隣の平坦部(被エッチング部;平坦部にも付くが圧倒的に側壁に付く)に付着した反応生成物9を酸化させる。このときの基板温度は室温以上300℃以下の範囲内で有効であるが、基板温度が300℃を超える場合には上記リッジ形状部(第3クラッド層6aとキャップ層7a)の側壁などに堆積された反応生成物9だけではなく、第3クラッド層6aおよびキャップ層7aも全体的に酸化されてしまい、酸化膜を除去することが困難になる。また、基板温度100℃以下で処理する場合には、十分に反応生成物9を酸化させるために必要な処理時間が長時間になる。そのため、処理時の基板温度は150以上250℃であることがより望ましい。
さらに、図2(c)に示すように、酸化された反応生成物9およびSiO2マスク8をバッファードフッ酸によって除去する。
このとき、バッファードフッ酸には第3クラッド層6はほとんどエッチングされない。したがって、このドライエッチング後処理において、リッジ幅およびエッチング深さはドライエッチング後と等しくなり、ドライエッチング後からリッジ形状は変化しない。
続いて、図2(d)に示すように、第3クラッド層6aをフッ酸によりエッチングストップ層5までウェットエッチングする。
このとき、ドライエッチング後処理の効果として、リッジ形状部(第3クラッド層6aとキャップ層7a)の側壁などに付着された反応生成物9が除去され、反応生成物9の下地の結晶が露出されるため、ウェットエッチングのエッチングレートが安定する。また、GaInPからなるエッチングストップ層5はエッチング液であるフッ酸にほとんどエッチングされないため、エッチングの深さは結晶成長時の層厚で決定され、エッチングによるばらつきは生じない。また、リッジ形状部(第3クラッド層6bとキャップ層7a)の幅BおよびCに関しても、エッチングのほとんどがドライエッチングにより行われ、ウェットエッチングによるサイドエッチング量を少なくすることができるため、ドライエッチング後のリッジ幅BおよびCは、SiO2マスク8の幅からの変化が小さく、精度よくリッジ幅を制御することができる。
以上のように、本実施形態によれば、ドライエッチングの反応生成物9を酸化して除去することにより、それに続くウェットエッチングの安定性を向上させて、リッジ形状およびリッジ幅の制御性を向上させることができる。また、ウェットエッチングを必要最小限にとどめることにより、ウェットエッチングによりサイドエッチングを最小限にとどめてリッジ幅を厳密に制御することができる。よって、レーザ光の水平放射角のばらつきが少ない半導体レーザ装置を得ることができる。また、ウェットエッチングは、エッチングストップ層5を利用して停止させることにより、リッジ高さを厳密に制御することができる。
なお、上記実施形態において、ドライエッチング後処理の反応生成物9の酸化処理を、酸素およびオゾンの少なくとも一方を含む雰囲気中で紫外線を照射して行ったが、これに限らず、ドライエッチング後処理の反応生成物9の酸化処理を、酸素ガスを含むプラズマ中で行っても、同様の効果を得ることができる。
また、上記実施形態では、基板上に第1クラッド層、活性層および第2クラッド層がこの順に形成された基板部上に半導体層を形成し、マスクを用いたドライエッチングとそれに続くウェットエッチングにより半導体層にリッジストライプ形状部を形成するようにしたが、これに限らず、単に基板上に半導体層を形成し、マスクを用いたドライエッチングとそれに続くウェットエッチングによりその半導体層にリッジストライプ形状部を形成する場合にも本発明を適用させることができる。
以上のように、本発明の好ましい実施形態を用いて本発明を例示してきたが、本発明は、この実施形態に限定して解釈されるべきものではない。本発明は、特許請求の範囲によってのみその範囲が解釈されるべきであることが理解される。当業者は、本発明の具体的な好ましい実施形態の記載から、本発明の記載および技術常識に基づいて等価な範囲を実施することができることが理解される。本明細書において引用した特許、特許出願および文献は、その内容自体が具体的に本明細書に記載されているのと同様にその内容が本明細書に対する参考として援用されるべきであることが理解される。
本発明は、例えば半導体レーザ装置などのリッジまたは/および溝形状部を有する半導体装置およびその製造方法の分野において、リッジまたは/および溝幅とリッジ高さまたは溝深さを厳密に制御するためにドライエッチングとそれに引く続くウェットエッチングによりリッジまたは/および溝形状部を形成する際に、ドライエッチングとウェットエッチングとの間で、ドライエッチングの反応生成物を酸化させて除去するドライエッチング後処理工程を行うことにより、それに続くウェットエッチングの安定性を向上させて、リッジまたは/および溝形状およびリッジまたは/および溝幅の制御性を向上させることができる。また、ウェットエッチングは、エッチングストップ層を利用して停止させることにより、リッジ高さまたは溝深さを厳密に制御することができる。さらに、ウェットエッチングを必要最小限にとどめることにより、ウェットエッチングによりサイドエッチングを最小限にとどめてリッジまたは/および溝幅を厳密に制御することができる。したがって、リッジまたは/および溝形状、リッジまたは/および溝幅およびリッジ高さまたは溝深さが容易かつ正確に制御された半導体レーザ装置などの半導体装置を安定して作製することができる。
1 GaAs基板
2 AlGaInP第1クラッド層
3 GaInP /AlGaInP多重量子井戸活性層
4 AlGaInP第2クラッド層
5 GaInPエッチングストップ層
6,6b AlGaInP第3クラッド層
7,7a GaAsキャップ層
8 SiO2マスク
9 反応生成物
10 半導体レーザ装置
A ドライエッチ残し厚
B リッジ上部の幅
C リッジ下部の幅
2 AlGaInP第1クラッド層
3 GaInP /AlGaInP多重量子井戸活性層
4 AlGaInP第2クラッド層
5 GaInPエッチングストップ層
6,6b AlGaInP第3クラッド層
7,7a GaAsキャップ層
8 SiO2マスク
9 反応生成物
10 半導体レーザ装置
A ドライエッチ残し厚
B リッジ上部の幅
C リッジ下部の幅
Claims (14)
- 基板または基板部上に半導体層を形成する半導体層形成工程と、該半導体層上に、リッジまたは/および溝形状部を形成するためのマスクを形成するマスク形成工程と、該マスクを用いたドライエッチングとそれに続くウェットエッチングにより該リッジまたは/および溝形状部を形成するリッジまたは/および溝形状部形成工程とを有する半導体装置の製造方法において、
該リッジまたは/および溝形状部形成工程は、
該ドライエッチングとそれに続くウェットエッチングとの間に、
該ドライエッチングにより被エッチング部の表面に形成された反応生成物を酸化させる反応生成物酸化工程と、
酸化させた反応生成物を除去する反応生成物除去工程とを有する半導体装置の製造方法。 - 前記反応生成物酸化工程は、酸素およびオゾンの少なくとも一方を含む雰囲気中で紫外線を照射して行う請求項1に記載の半導体装置の製造方法。
- 前記反応生成物酸化工程は、基板温度を室温以上300℃以下の範囲内に設定する請求項2に記載の半導体装置の製造方法。
- 前記反応生成物酸化工程は、基板温度を150℃以上250℃以下の範囲内に設定する請求項2に記載の半導体装置の製造方法。
- 前記反応生成物酸化工程は酸素ガスを含むプラズマ中で行う請求項1に記載の半導体装置の製造方法。
- 前記反応生成物除去工程は、前記半導体層がエッチングされないエッチング液を用いて行う請求項1に記載の半導体装置の製造方法。
- 前記半導体層の下地層として前記基板または基板部上にエッチングストップ層を形成する工程を更に有し、
前記リッジまたは/および溝形状部形成工程は、前記ウェットエッチング時に、該エッチングストップ層を利用してエッチングを停止させる請求項1に記載の半導体装置の製造方法。 - 前記リッジまたは/および溝形状部形成工程は、前記ドライエッチング時に、前記半導体層のエッチング残し厚を50nm以上200nm以下にする請求項1または7に記載の半導体装置の製造方法。
- 前記リッジまたは/および溝形状部形成工程は、前記ドライエッチング時に、前記半導体層のエッチング残し厚を50nm以上100nm以下にする請求項1または7に記載の半導体装置の製造方法。
- 前記基板部は、前記基板上に第1クラッド層、活性層および第2クラッド層がこの順に形成されている請求項1に記載の半導体装置の製造方法。
- 前記基板がGaAsまたはInPからなる請求項1または10に記載の半導体装置の製造方法。
- 前記半導体層がGaAs、AlGaAs、InP、GaInP、AlGaInPおよびInGaAsPの少なくとも1種類を含む請求項1および7〜9のいずれかに記載の半導体装置の製造方法。
- 前記リッジまたは/および溝形状部形成工程は前記ドライエッチング時に塩素系ガスを用いる請求項1および7〜9のいずれかに記載の半導体装置の製造方法。
- 前記リッジまたは/および溝形状部形成工程は前記ウェットエッチング時にフッ酸を用いる請求項1および7〜9のいずれかに記載の半導体装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004319888A JP2006134962A (ja) | 2004-11-02 | 2004-11-02 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004319888A JP2006134962A (ja) | 2004-11-02 | 2004-11-02 | 半導体装置の製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2006134962A true JP2006134962A (ja) | 2006-05-25 |
Family
ID=36728257
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004319888A Withdrawn JP2006134962A (ja) | 2004-11-02 | 2004-11-02 | 半導体装置の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2006134962A (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2008098349A (ja) * | 2006-10-11 | 2008-04-24 | Sharp Corp | 化合物半導体レーザの作製方法 |
JP2008135629A (ja) * | 2006-11-29 | 2008-06-12 | Opnext Japan Inc | 半導体レーザ素子及び半導体レーザ装置 |
JP2011211240A (ja) * | 2011-07-25 | 2011-10-20 | Opnext Japan Inc | 光半導体素子の製造方法 |
-
2004
- 2004-11-02 JP JP2004319888A patent/JP2006134962A/ja not_active Withdrawn
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2008098349A (ja) * | 2006-10-11 | 2008-04-24 | Sharp Corp | 化合物半導体レーザの作製方法 |
JP2008135629A (ja) * | 2006-11-29 | 2008-06-12 | Opnext Japan Inc | 半導体レーザ素子及び半導体レーザ装置 |
JP2011211240A (ja) * | 2011-07-25 | 2011-10-20 | Opnext Japan Inc | 光半導体素子の製造方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2004119772A (ja) | 窒化ガリウム系化合物半導体素子の製造方法及び窒化ガリウム系化合物半導体層の加工方法 | |
JP2008235442A (ja) | 半導体発光素子及びその製造方法 | |
JP4951267B2 (ja) | 半導体レーザ素子の製造方法 | |
JP2006134962A (ja) | 半導体装置の製造方法 | |
JP2008042131A (ja) | 半導体光素子およびその製造方法 | |
EP0363547B1 (en) | Method for etching mirror facets of III-V semiconductor structures | |
JP3994362B2 (ja) | 化合物半導体装置の製造方法 | |
JP4959962B2 (ja) | 光半導体素子の製造方法 | |
JP3850944B2 (ja) | 化合物半導体のエッチング方法 | |
JP4722754B2 (ja) | 半導体装置の製造方法 | |
JP5098878B2 (ja) | 半導体発光素子の製造方法 | |
JP4751124B2 (ja) | 半導体発光素子を作製する方法 | |
JP2005317572A (ja) | 半導体装置およびその製造方法 | |
JP2005116728A (ja) | 半導体レーザ | |
JPH09232678A (ja) | 半導体装置及びその製造方法、並びに半導体レーザ及びその製造方法 | |
JP2006148065A (ja) | 半導体レーザーおよびその製造方法 | |
JP2009088441A (ja) | 半導体レーザ装置および半導体レーザ装置の製造方法 | |
JP2010258273A (ja) | 半導体レーザの製造方法 | |
JP2005064262A (ja) | 半導体レーザ素子及びその製造方法 | |
JP2009135331A (ja) | 半導体光集積素子の製造方法 | |
JP4366123B2 (ja) | 半導体光変調器の製造方法 | |
JP2007318077A (ja) | 半導体レーザ素子の製造方法 | |
JP2008098362A (ja) | 半導体レーザ装置及びその製造方法 | |
JP2005303254A (ja) | 半導体レーザ素子の製造方法 | |
JP2002344080A (ja) | 多角形半導体リングレーザの作製方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Effective date: 20070302 Free format text: JAPANESE INTERMEDIATE CODE: A621 |
|
A761 | Written withdrawal of application |
Effective date: 20081112 Free format text: JAPANESE INTERMEDIATE CODE: A761 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20081211 |