JP2006033664A

JP2006033664A - 可変インピーダンス素子を用いた増幅器及び無線通信装置

Info

Publication number: JP2006033664A
Application number: JP2004212593A
Authority: JP
Inventors: Toru Masuda; 徹増田; Nobuhiro Shiromizu; 信弘白水
Original assignee: Renesas Technology Corp
Current assignee: Renesas Technology Corp
Priority date: 2004-07-21
Filing date: 2004-07-21
Publication date: 2006-02-02

Abstract

【課題】消費電流の増大を招くことなくインダクタンスを変えることができる可変インダクタを用いて構成される低消費電力の増幅器及びそれを用いた無線通信装置を提供すること。
【解決手段】増幅器は、交流信号を増幅する増幅素子Ｔ１と、入力部、出力部の少なくとも１方に含まれる可変インダクタ４１、４３とを具備する。可変インダクタ４１、４３のそれぞれは、一方の端子と他方の端子の間の少なくとも１個所にタップが設けられたタップ付きインダクタと、固定容量を介して上記タップと上記他方の端子の間に接続された、印加電圧によって容量オン、容量オフが制御される可変容量とを含んで構成される。可変インダクタは、可変容量の容量オン、容量オフに応じて一方の端子と他方の端子の間でインダクタンスが変化する。
【選択図】図１

Description

本発明は、小型で低消費電力の無線通信機器に適用して好適な増幅器に係り、特に集積回路上にて実現され、かつ特性が可変の増幅器に関する。

従来より、無線通信機に必要不可欠な構成要素として無線通信用増幅器が開発されてきた。現在では、増幅器開発を牽引する応用は、ＧＳＭ(Global System for Mobile Communications)やＰＤＣ(Personal Digital Cellular)、ＰＨＳ(Personal Handy-phone System)、ＰＣＳ(Personal Communication Services)などの携帯電話用無線通信機や、ＩＥＥＥ(Institute of Electrical and Electronics Engineers)規格に定められた無線通信仕様である８０２．１１a、８０２．１１ｂ、８０２．１１ｇに準拠するワイヤレスＬＡＮ(Local Area Network)を構成する無線通信機が主流である。これら無線通信機には常に、低価格化、小型化、そして長時間動作のための低消費電力化が求められている。これらの要求に応える方法の一つに、無線通信用回路をより少ない個数の半導体集積回路（以下「ＩＣ：Integrated Circuit」という）に搭載することがある。特に、基板材料が低コストであることと、半導体プロセスの高い成熟度によって高歩留まりが得られることから、シリコンＩＣにて無線通信用回路を実現する試みが多くなされ、現在まで多くの低価格かつ小型な無線通信機が提供されてきた。

そのような無線通信機に用いる増幅器の構成例として、複数の無線通信仕様のそれぞれの動作周波数に対応した増幅器をＩＣ上に設けてスイッチ等で切り替える構成が非特許文献１に記載されている。また、増幅器を構成する整合回路を特性可変なインダクタ回路や容量回路で実現し、複数の無線通信仕様のそれぞれの動作周波数に合わせて整合回路の特性を調整可能にした増幅器の例が特許文献１に開示されている。更に、分布定数回路の途中に複数の中間引出線を設け、入力される周波数に応じて中間引出線を選択することによってインダクタンスの値を可変にするインダクタの例が特許文献２に開示されている。

１９９６年電子情報通信学会通信ソサイエティ大会Ｂ−３６０「Software Radioのローカル発振周波数精度」特開平１１−２８９２２９号公報特開平６−２７６００３号公報

今後の開発においては、更なる低価格化と小型化を進め、かつ、ユーザーの所在やその目的に応じて最適な無線通信を行なうために，上記した様々の携帯電話や無線ＬＡＮ等による複数の無線通信仕様に対応可能な無線通信機の実現が期待されている。

しかしながら、従来のＩＣ上の無線通信用増幅器では、様々の無線通信仕様でその動作周波数や利得特性が異なっているために、同一の増幅器では対応することができないという問題点があった。また、逆に着目する複数の無線通信仕様の動作周波数をカバーする広帯域の増幅器を構成しても、個々の動作周波数に合わせた狭帯域の増幅器に比べて利得が小さくなってしまう上に、低雑音化が難しくなるという問題点があった。

ＩＣ上に複数の増幅器を設け、それらをスイッチ等で切り替える構成は、その対策の一案であるが、回路規模が増大する欠点を有している。

また、整合回路の特性を調整可能にした特許文献１に記載の増幅器では、消費電力が大きくなることが避けられない。以下にそのことについて説明する。特許文献１の図4に特性可変なインダクタの回路構成が示されている。この可変インダクタは、入力端子５０１と出力端子５０２との間に、インダクタ素子５０３とバイアス電流カット用容量５０８、５１４を直列に接続し、コンデンサ５０８とコンデンサ５１４との間の点Ｕにチョークコイル５０４を接続することによって構成される。そして、制御回路５１２から並列に引き出された線は、図４では３本のバイアス電流カット用コンデンサ５０５、５０６、５０７の一端に接続され、これらコンデンサ５０５、５０６、５０７の他端はインダクタ素子５０３の途中の異なる部分に接続されている。また、制御回路５１２からバイアス電流カット用コンデンサ５０５、５０６、５０７に接続する線の途中からそれぞれ分岐した線がＰＩＮダイオード５０９、５１０、５１１のアノード側に接続され、５０９、５１０、５１１のカソード側は接続点Ｕとバイアスカット用コンデンサ５０８との間の点Ｖに接続される。この可変インダクタの構成では、あるＰＩＮダイオードを選択してオン状態にすることによって低抵抗がその端子間に発生し、インダクタの途中にある接点がバイパスして端子Ｖに接続される。それによって、実効インダクタンスが変化する。

しかしながら、選択したＰＩＮダイオードには数ｍＡのオン電流が常時流れることから、インダクタンスを所望の値に保持して増幅器を動作させておく場合には、オン電流分の消費電流が増大する。例えば、現在の無線ＬＡＮ用の無線通信回路のうち、初段の低雑音増幅器には、おおむね消費電流１０ｍＡ程度が割り当てられているが、ＰＩＮダイオードのオン電流は３ｍＡ程度となるので、一つのインダクタを可変にするためだけに、目標とする消費電流の３０％が消費されることになる。そのため、増幅器の消費電力が大きくならざるを得ない。実際には可変インダクタは複数個用いられる場合も考えられ、その際には可変インダクタでの消費電流が更に増大することになる。

本発明は、従来の上記問題点を克服するためになされたもので、消費電流の増大を招くことなくインダクタンスを変えることができる可変インダクタを用いて構成される低消費電力の増幅器を提供すること、又はそれを用いた無線通信装置を提供することを目的とする。

上記目的を達成するための本発明の増幅器は、交流信号を増幅する増幅素子と、増幅器の入力部、出力部の少なくとも１方に含まれる可変インダクタとを具備し、可変インダクタは、一方の端子と他方の端子の間の少なくとも１個所にタップが設けられたタップ付きインダクタと、固定容量を介して上記タップと上記他方の端子の間に接続された、印加電圧によって容量オン、容量オフが制御される可変容量とを含んで構成され、可変インダクタは、可変容量の容量オン、容量オフに応じて一方の端子と他方の端子の間でインダクタンスが変化することを特徴とする。

上記構成により、インダクタンスの変化が電流によらずに可変容量への印加電圧によって成されるので、消費電流の増大が無く、増幅器が低消費電力化される。

上記目的を達成するための本発明の別の増幅器は、差動入力信号の正極性信号を増幅する第１の増幅器要素と、上記差動入力信号の逆極性信号を増幅する第２の増幅器要素とを具備して成る増幅器であって、第１及び第２の増幅器要素の各々は、交流信号を増幅する増幅素子と、増幅器要素の入力部、出力部の少なくとも１方に含まれる可変インダクタとを具備し、可変インダクタは、一方の端子と他方の端子の間の少なくとも１個所にタップが設けられたタップ付きインダクタと、固定容量を介してタップと他方の端子の間に接続された、印加電圧によって容量オン、容量オフが制御される可変容量とを含んで構成され、可変インダクタは、可変容量の容量オン、容量オフに応じて一方の端子と他方の端子の間でインダクタンスが変化することを特徴とする。

増幅器が差動信号を増幅する場合にも、上記構成により、インダクタンスの変化が電流によらずに可変容量への印加電圧によって成されるので、消費電流の増大が無く、差動型の増幅器が低消費電力化される。

上記目的を達成するための本発明の無線通信装置は、アンテナからの受信信号を増幅する第１の増幅回路と、第１の増幅回路の出力信号の周波数変換を行なうミキサと、ミキサの出力信号を増幅する第２の増幅回路と、第２の増幅回路の出力信号を入力してベースバンド信号を出力する出力回路とを具備し、第１の増幅回路は増幅器を含んで成り、増幅器は、交流信号を増幅する増幅素子と、増幅器の入力部、出力部の少なくとも１方に含まれる可変インダクタとを具備し、上記可変インダクタは、一方の端子と他方の端子の間の少なくとも１個所にタップが設けられたタップ付きインダクタと、固定容量を介して上記タップと上記他方の端子の間に接続された、印加電圧によって容量オン、容量オフが制御される可変容量とを含んで構成され、可変インダクタは、可変容量の容量オン、容量オフに応じて一方の端子と他方の端子の間でインダクタンスが変化することを特徴とする。

上記構成により、インダクタンスの変化が電流によらずに可変容量への印加電圧によって成されるので、消費電流の増大が無く、無線通信装置が低消費電力化される。

本発明によれば、インダクタンスの変化が電流によらずに可変容量への印加電圧によって成されるので、消費電流の増大を招くことなくインダクタンスを変えることができる可変インダクタを用いて構成される低消費電力の増幅器又はそれを用いた無線通信装置を実現することが期待される。

以下、本発明に係る可変インピーダンス素子を用いた増幅器及び無線通信装置を図面に示した実施形態を参照して更に詳細に説明する。

図１に本発明の第１の実施形態を示す。本実施形態の増幅器は、その入力端子１に印加された交流信号を、設計により決められた利得によって増幅し、出力端子２に接続される後段の通信回路へ与えるために用いられる。増幅器は、その入力部に備えられた入力整合回路１１、増幅素子であるバイポーラトランジスタＴ１、そのベースバイアス抵抗６１、トランジスタＴ１のエミッタ帰還回路である可変インダクタ４２、増幅器の出力部に備えられた出力整合回路１２を含んで構成される。

入力部に備えられた入力整合回路１１は、信号経路に可変容量２１、２２が直列接続され、可変インダクタ４１は前記容量２１と前記容量２２の接続点から直流電圧を印加する端子３へと接続されている。また、出力部に備えられた出力整合回路１２は、可変インダクタ４３、増幅回路全体の安定化係数を改善するための抵抗６１、固定値の容量３１で構成される。

ベースバイアス抵抗の端子５には、増幅器のモード制御回路（MEM）１３からバイアス電圧が与えられる。また、モード制御回路１３は、各可変素子の素子値を変化させるための制御電圧を端子１２１、１２２、１４１、１４３から出力する。増幅器では、モードに応じてそれぞれの無線通信仕様に適した整合回路１１及び１２の特性、帰還回路４２のインピーダンス、及びベースバイアス電圧によって決まるトランジスタＴ１のバイアス電流を変えることができ、各モードにおいてどのような制御を行なうかの制御内容が記憶回路（MEM）１４によって記憶されている。

可変インダクタ４１、４２及び４３については、図２に示す構成で実効インダクタを可変にすることができる。図２に示す可変インダクタの構成は、インダクタの２端子のうち一方が交流的に接地される場合を示しており、端子Ｎ１に交流信号が、端子Ｎ２に直流電圧が印加される。また、端子Ｎ３に同様に直流電圧が印加される。インダクタ７１〜７４は、一本のマイクロリップライン型インダクタを任意の位置の三つのタップＡ、Ｂ及びＣにて分割した場合のタップ間のインダクタを示している。各タップは、直流遮断用容量８１〜８３を介して、素子値制御回路（ECT）１５の出力に接続され、更に可変容量８４〜８６を介して端子Ｎ３に接続されている。

以上の構成の可変インダクタにおいて、素子値制御回路１５の出力電圧によって可変容量８４〜８６のそれぞれの端子間の印加電圧が変化し、変容量８４〜８６のそれぞれが容量オンと容量オフの２状態に変化する。それにより、マイクロストリップラインの長さが変わり、インダクタンスを可変にすることができる。なお、可変容量８４〜８６には電流は流れず端子間電圧が変化するだけであるから、可変容量８４〜８６において電力消費はない。

ここで、回路シミュレータを用いて可変インダクタの特性を計算した例を示す。端子Ｎ１に交流信号が入力され、端子Ｎ２、Ｎ３はグランド接地に接続され、端子Ｎ４に図１中のモード制御回路１３からの制御電圧が入力される例で計算する。直流遮断用容量８１〜８３は、ＩＣ上での実現性を考慮してＭＩＭ（Metal Insulator Metal）容量で構成されるとし、等しく３ｐＦとする。また、可変容量８４〜８６には、ゲート・ソース間電圧によって容量値が変化するＭＯＳ（Metal Oxide Semiconductor）型容量が用いられる。ＭＯＳ型容量は、ソースとなる半導体基板（バルク）と、その上に絶縁膜を介して形成されたゲート電極とによって構成され、バルク端子とゲート端子の間に容量が形成される。なお、可変容量８４〜８６として、ｐｎ接合によるｐｎ空乏層容量を用いることができる。ｐｎ空乏層容量は、半導体基板上に形成したｐｎ接合のｐ電極端子とｎ電極端子の間に逆バイアスを掛けることによって形成され、両端子間に印加する電圧を変えることによってその容量値が変化する。

本例のＭＯＳ型容量は、ゲート・ソース間電圧を閾値１．５Ｖに対して高電圧側にして容量オフとしたときに０．０９ｐＦ、低電圧側にして容量オンとしたときに０．６ｐＦに変化する。また、マイクロストリップラインの全長は２ｍｍで、タップは３箇所に等間隔で設定され、特性インピーダンスは２０Ωである。この条件で、可変容量が全て容量オフ、８６のみ容量オン、８５のみ容量オン、８４のみ容量オン、全て容量オンの場合にそれぞれ実効インダクタは０．７２ｎＨから０．９６ｎＨへと段階的に変化し、インダクタンスの最大値の２５％を可変とすることができる。従って、図２に示す可変インダクタを図１に示した増幅器で用いることによって、増幅器の特性を可変とすることができる。

可変容量１２１、１２２は、図３の（ａ）に示す構成で実効容量値が変化させられる。固定容量Ｃ１と固定容量Ｃ２の間に、端子間の電圧によってその容量値が変化する可変容量Ｃ３が直列に接続され、端子ＣＮ３、ＣＮ４からチョークインダクタＬ１及びＬ２を経て可変容量Ｃ３の端子間電圧が変化させられる。固定容量Ｃ１、Ｃ２の値を可変容量Ｃ３に対して十分大きくすることにより、端子ＣＮ１、ＣＮ２間に構成される可変容量１２１、１２２の実効容量値を可変容量Ｃ３の容量値によって決めることができる。この可変容量１２１及び１２２が図３の（ｂ）に示すシンボルを用いて図１中に示される。図１では、モード制御回路１３出力の差動制御電圧１２１ａ及び１２１ｂ、１２２ａ及び１２２ｂが端子間に与えられることにより、可変容量１２１、１２２の容量値が変化する。なお、可変容量Ｃ３として、上記のＭＯＳ型容量又はｐｎ空乏層容量を用いることができる。

図１の増幅器全体の動作について説明する。予め、対応する無線通信仕様の情報が端子１０１に電圧として入力されると、モード制御回路１３は、記憶回路１４から、その電圧に応じたメモリアドレスにあるデータを読み込み、電圧レベルとして出力端子１２１、１２２、１４１、１４２、１４３、及び端子５に出力する。図２に示すように、素子値制御回路１５が端子Ｎ４の電圧値に応じた制御電圧を各可変容量の印加電圧に変換して出力することにより、可変インダクタ１４１〜１４３は、所望のインダクタンスが設定される。可変容量２１、２２は、モード制御回路１３出力の差動制御電圧を入力することにより、容量値が設定される。また、増幅トランジスタＴ１のバイアス電流は端子５の電圧によって決定され、増幅器の各可変パラメータが決定される。以上により、増幅器は、対応する無線通信仕様に対し所定の整合状態と増幅特性を設定することができ、その入力端子１に入力された交流信号に対し、増幅動作を行なう。

なお、図１の説明に用いた図２に示す可変インダクタにおいて、例としてインダクタのタップ数を３個設けた場合について説明を行なったが、タップ数は１以上であれば上記のインダクタンスの可変性を得ることができる。

以上、本実施形態により、インダクタンスの設定が可変容量を用いて行なわれ、消費電力を増大させる電流による制御が行なわれないので、複数の無線通信仕様を満たす低消費電力の高周波増幅器を実現することができる。低消費電力が実現されるため、増幅器をＩＣに組み込み、同一基板上に形成された１チップで構成することが容易となる。

なお、増幅器が比較的に狭帯域で動作する場合は、可変インダクタを入力整合回路１１、出力整合回路１２のいずれかに用いるように構成することが可能になる。また、トランジスタＴ１のエミッタに配置される帰還回路においては、可変インダクタ４２の代わりに抵抗を用いることが可能であり、更にエミッタを直接に接地することも可能である。

図４に本発明の第２の実施形態を示す。図１に示した増幅器に対して、トランジスタＴ１のコレクタ側にカスコードトランジスタＴ２を接続し、Ｔ２のコレクタ端子に出力整合回路が接続される。トランジスタＴ２は、トランジスタＴ１のコレクタ電位の振幅を抑えてトランジスタＴ１のベース端子に発生するミラー容量の値を低減するために用いられる。ミラー容量によって増幅器の高域特性が劣化するが、そのミラー容量の低減によって増幅器の高域特性が改善される。高域の同一周波数での利得を比較すると、例えば３ｄＢの利得向上を得ることが可能になる。

本実施形態により、第１の実施形態に比べてトランジスタが増加する分、構成が複雑になるが、増幅器を高速化・広帯域化することが可能になる。

図５に本発明の第３の実施形態を示す。図１に示した増幅器の二組が差動回路形式で用いられる。第１の実施形態の増幅器が単相の信号に対して増幅を行なうのに対して、本実施形態の増幅器は、差動回路形式を採ることによって二つの入力端子１ａ、１ｂの間の差動信号に対する増幅を行ない、二個の出力端子２ａ、２ｂの間に増幅した差動信号を出力する。差動信号は正極性信号と逆極性信号とからなり、例えば、入力端子１ａに正極性信号が、入力端子１ｂに逆極性信号が与えられ、出力端子２ａから逆極性信号が、出力端子２ｂから正極性信号が出力される。

本実施形態により、単相増幅器に対し、優れた入力信号の同相信号成分除去比を得ることができる。

図６に本発明の第４の実施形態を示す。本実施形態では、増幅用のトランジスタＴ１のコレクタにカスコードトランジスタＴ２が配置され、かつ差動回路形式が採用される。これにより、トランジスタＴ１でのミラー効果抑圧による高利得と、優れた入力信号の同相信号成分除去比を実現することができる。本実施形態の増幅器は、前記第２と第３の実施形態における特徴を同時に合わせ持つ。

図７に本発明の第５の実施形態を示す。図１に示した増幅器に対して、トランジスタＴ１がバイポーラ型トランジスタからｎＭＯＳトランジスタに置き換えられる。ｎＭＯＳトランジスタは動作速度の点でバイポーラ型トランジスタに及ばない場合があるが、必要な電源電圧の値を下げることが可能になる。例えば、バイポーラとトランジスタがそのベース・エミッタ間電圧に０．９Ｖ程度が必要で、図１の電源電圧（端子４と端子３の間の電圧）が２Ｖ程度であるのに対し、本実施形態において、ＭＯＳトランジスタの閾値電圧Ｖｔｈを０．４Ｖとすることにより、電源電圧を１Ｖ程度まで低減することができる。

図８に本発明の第６の実施形態を示す。図７に示した増幅器に対して、ＭＯＳトランジスタＴ１のコレクタ側にカスコードＭＯＳトランジスタＴ２を接続し、ＭＯＳトランジスタＴ２のドレイン端子に出力整合回路が接続される。ＭＯＳトランジスタＴ２は、ＭＯＳトランジスタＴ１のドレイン電位の振幅を抑えてＭＯＳトランジスタＴ１のゲート端子に発生するミラー容量の値を低減するために用いられる。ミラー容量によって増幅器の高域特性が劣化するが、そのミラー容量の低減によって増幅器の高域特性が改善される。

本実施形態により、第５の実施形態に比べてトランジスタが増加する分、構成が複雑になるが、電源電圧を低減することができるほか、増幅器を高速化・広帯域化することが可能になる。

図９に本発明の第７の実施形態を示す。図７に示した増幅器の二組が差動回路形式で用いられる。第５の実施形態の増幅器が単相の信号に対して増幅を行なうのに対して、本実施形態の増幅器は、差動回路形式を採ることによって二つの入力端子１ａ、１ｂの間の差動信号に対する増幅を行ない、二個の出力端子２ａ、２ｂの間に増幅した差動信号を出力する。

本実施形態により、単相増幅器に対し、優れた入力信号の同相信号成分除去比を得ることができるほか、増幅用トランジスタにＭＯＳトランジスタを適用することで電源電圧を低減することができる。

図１０に本発明の第８の実施形態を示す。増幅用ＭＯＳトランジスタＴ１のドレインにカスコードＭＯＳトランジスタＴ２を配置し、かつ差動回路形式をとることによって、ＭＯＳトランジスタＴ１でのミラー効果抑圧による高域での高利得と、優れた入力信号の同相信号成分除去比を実現することができる。更に、増幅トランジスタにＭＯＳトランジスタを適用することで電源電圧を低減することができる。

以上の第１〜第８の実施形態において使用する可変インダクタを別の構成にすることが可能である。図１１に示す第１の別の可変インダクタの構成では、インダクタの２端子のうち一方が交流的に接地される。そして、端子Ｎ１に交流信号が印加され、端子Ｎ２と端子Ｎ３にそれぞれ直流電圧が印加される。

ここで、インダクタ７５〜７８のそれぞれは、ＩＣ上に作成したスパイラル型インダクタである。インダクタ７５〜７８の各々の接続点においてタップＡ、Ｂ、Ｃが形成される。各タップは、直流遮断用容量８１〜８３を介して、素子値制御回路１５の出力に接続され、更に可変容量８４〜８６を介して端子Ｎ３に接続されている。

以上の構成の可変インダクタは、素子値制御回路１５の出力電圧によって可変容量８４〜８６のそれぞれを容量オンと容量オフの２状態に変えることによって、交流信号が経由するスパイラル型インダクタの個数を変え、そのインダクタンスを可変にする。直流遮断用容量８１〜８３はＩＣ上での実現性を考慮してＭＩＭ（Metal Insulator Metal）容量で構成され、また可変容量８４〜８６はゲート・ソース間電圧によって容量値が変化するＭＯＳ型容量で構成される。

本構成のインダクタには、図２に示したマイクロストリップライン採用の可変インダクタに比較し、形状が細長い形状から縦横比がほぼ等しい形状に変わるが、ＩＣ上の面積が小さいという利点がある。これはスパイラルインダクタが、螺旋形状をとることによって線間に正の相互インダクタンスを発生させ、所望のインダクタンスを得るために必要な実際の総配線長を短くすることができるためである。よって、本実施形態を用いれば、ＩＣ面積のより低減することができる。

第１〜第８の実施形態において使用する可変インダクタを図１２に示す更に別の構成にすることが可能である。図１２に示す第２の別の可変インダクタの構成では、インダクタの２端子のうち一方が交流的に接地される。そして、端子Ｎ１に交流信号が印加され、端子Ｎ２と端子Ｎ３にそれぞれ直流電圧が印加される。

ここで、インダクタ７１〜７４は、ＩＣ上に作成したマイクロスストリップ型インダクタをそれぞれ示しており、各々の接続点にタップＡ、Ｂ、Ｃが形成される。各タップは、直流遮断用容量８１〜８３を介して、３個のＮ型ＭＯＳトランジスタＭ１〜Ｍ３のドレインにそれぞれ接続され、また抵抗６３〜６９を介して端子Ｎ５へ接続されている。素子値制御回路１５の出力は、ＭＯＳトランジスタＭ１〜Ｍ３のゲート電圧となっており、その電圧がＭＯＳトランジスタの閾値電圧Ｖｔｈよりも０．２Ｖ程度大きければそのドレインソース間に電流が導通し、低抵抗が現れる。従って、インダクタ７１〜７４を直流遮断用容量８１〜８３を介して、端子Ｎ３へ接地させることができる。

第１〜第８の実施形態において使用する可変インダクタを図１３に示す更に別の構成にすることが可能である。図１３に示す第３の別の可変インダクタの構成では、インダクタの２端子のうち一方が交流的に接地される。そして、端子Ｎ１に交流信号が印加され、端子Ｎ２と端子Ｎ３にそれぞれ直流電圧が印加される。

ここで、インダクタ７５〜７８は、ＩＣ上に作成したスパイラル型インダクタをそれぞれ示しており、各々の接続点にタップＡ、Ｂ、Ｃが形成される。各タップは、直流遮断用容量８１〜８３を介して、それぞれＮ型ＭＯＳトランジスタＭ４〜Ｍ６のドレインに接続されている。各ＭＯＳトランジスタのソースは、素子値制御回路１５の出力に接続され、更に可変容量８４〜８６を介して端子Ｎ３に接続されている。各ＭＯＳトランジスタのソース・ドレイン間には約数ｋΩの抵抗が接続されている。

以上の構成の可変インダクタにおいては、素子値制御回路１５の出力電圧によって可変容量８４〜８６のそれぞれが容量オンと容量オフの２状態に変わり、交流信号が経由するスパイラル型インダクタの個数が変わる。それにより、インダクタンスを可変にすることができる。

素子値制御回路１５の出力は、例えば可変容量８５を容量オンにする場合には、接点Ｈに低電位が、ＭＯＳトランジスタＭ５のゲートには高電位が与えられる。一方、接点Ｇ及びＩには高電位が、またＭＯＳトランジスタＭ４及びＭ６のゲートには低電位が与えられる。このようにバイアス電圧を与えることで、交流信号の経路でないパスは直列抵抗によって高抵抗となる。

いま、ＭＯＳトランジスタＭ４、Ｍ６が接続されていない場合、交流信号の経路でないパスに可変容量８４、８６の容量オフによる小容量が接続され、この小容量とインダクタ７５〜７８の間で共振ループが形成される場合がある。本構成では、この小容量に上記高抵抗が直列に接続されるので、共振ループの共振の鋭さが抑えられる。また、たとえ共振が発生したとしても、増幅回路の特性に与える影響を小さく抑えることができる。直流遮断用容量８１〜８３は、ＩＣ上での実現性を考慮してＭＩＭ（Metal Insulator Metal）容量で構成され、また可変容量８４〜８６は、ゲート・ソース間電圧によって容量値が可変なＭＯＳ型容量で構成される。

以上の第１〜第８の実施形態の整合回路では、一方の端子Ｎ１に交流信号が入力され、他方の端子Ｎ２が交流的に接地される可変インダクタが用いられる。図示していないが、交流信号が一方の端子から他方の端子に伝達して取り出される可変インダクタを用いて整合回路を構成する場合がある。そのような場合に使用する可変インダクタの構成の例を図１４に示す。

図１４に示す第４の別の可変インダクタは、端子Ｎ１、Ｎ２ともに交流信号を取り出すことができるように構成される。ここで、インダクタ７1〜７4は、ＩＣ上に作成したマイクロストリップライン型のインダクタであり、任意の位置からタップＡ、Ｂ、Ｃが引き出される。各タップは、直流遮断用容量８１〜８３を介して、素子値制御回路１５の出力に接続され、更に可変容量８４〜８６を介してチョークインダクタ７９に接続される。チョークインダクタ７９の可変容量８４〜８６が接続されない他方の端子は接地されており、可変容量８４〜８６に直流電位を与える電圧伝達経路が形成される。また、容量８７及び８８は、端子Ｎ１、Ｎ２に直流電位が印加されないように直流遮断用容量として動作する。

図１５に、端子Ｎ１、Ｎ２ともに交流信号を取り出すことができるように構成される第５の別の可変インダクタを示す。ここで、インダクタ７５〜７８のそれぞれは、ＩＣ上に作成したスパイラルインダクタであり、それぞれの接続の位置からタップＡ、Ｂ、Ｃが引き出される。各タップは、直流遮断用容量８１〜８３を介して、素子値制御回路１５の出力に接続され、更に可変容量８４〜８６を介してチョークインダクタ７９に接続される。チョークインダクタ７９の可変容量８４〜８６が接続されない他方の端子は接地されており、可変容量８４〜８６に直流電位を与える電圧伝達経路が形成される。また、容量８７及び８８は、端子Ｎ１、Ｎ２に直流電位が印加されないように直流遮断用容量として動作する。

本可変インダクタは、図１４のマイクロストリップラインを用いた可変インダクタと比較してＩＣ上の面積が小さくすることができる。小面積になるのは、螺旋形状をとることによって線間に正の相互インダクタンスを発生させ、所望のインダクタンスを得るために必要な実際の総配線長を短くできるためである。

図１６に本発明の第９の実施形態を示す。図１６では上記の本発明の増幅器を含んで構成される無線通信装置が示される。本実施形態の無線通信装置は、ヘテロダイン形式の無線受信機として構成され、まず、アンテナ301で受信された受信信号は、増幅回路302によって増幅され、ミキサ303の一方の端子へ入力される。局部発振回路制御回路（CTL）304によって制御される局部発振回路305の出力信号がミキサ303の他方の端子へ入力される局部発振信号となる。ミキサ303において周波数変換によって受信信号の搬送波周波数が下げられ、中間周波信号がミキサ303から出力される。中間周波信号は、帯域通過フィルタ306によって不要周波数成分を減衰させられた後、中間周波増幅回路307で増幅され、復調を行なう出力回路（OUT）308に入力される。出力回路308からベースバンド信号が取り出される。

本発明の増幅器が増幅回路302の内部で用いられる。それにより、複数の無線通信仕様を満たすヘテロダイン形式の低消費電力の無線通信装置を実現することができる。

図１７に本発明の第１０の実施形態を示す。図１７では上記の本発明の増幅器を含んで構成される別の無線通信装置が示される。本実施形態の無線通信装置は、ダイレクトコンバーション形式の無線受信装置として構成される。図１７において、アンテナ301で受信された受信信号は増幅回路302で増幅され、二個のミキサ303a、303bの一方の入力端子に入力される。受信信号は、同相成分と直交成分によって変調された互いに直交する変調波を成している。局部発振回路制御回路（CTL）304によって制御される局部発振回路305の出力信号は二つに分岐され、９０°の位相差をつけてそれぞれミキサ303a、303bの他方の入力端子に入力される局部発振信号となる。局部発振信号の周波数（fLO）は受信信号の搬送波周波数（fRF）と等しくなるように設定されるので、周波数変換によって同相成分と直交成分とが直接取り出される。同相成分と直交成分は、低域通過フィルタ309a、309bによって不要周波数成分を減衰させられた後、増幅器310a、310bで増幅され、増幅後の同相成分と直交成分は出力回路（OUT）311でベースバンド信号となって出力される。

本発明の増幅器が増幅回路302の内部で用いられる。それにより、複数の無線通信仕様を満たすダイレクトコンバーション形式の低消費電力の無線通信装置を実現することができる。

なお、本発明の効果は、増幅器にバイポーラトランジスタ又はＭＯＳトランジスタを用いた場合のみに発生するものではなく、その他の電界効果トランジスタ、ヘテロ接合バイポーラトランジスタ、高電子移動度トランジスタ、金属半導体接合電界効果トランジスタに置き換えても同様の効果が得られることはいうまでもない。また、バイポーラトランジスタに関してはｎｐｎ型、ＭＯＳトランジスタはｎＭＯＳ型の回路構成を示したが、電源電圧の極性を考慮した上で、ｐｎｐ型及びｐＭＯＳ型による回路構成をとっても同様の効果が得られることはいうまでもない。

本発明の第１の実施形態を説明するための回路図。第１の実施形態における本発明の可変インダクタの例を説明するための回路図。第１の実施形態における可変容量の例を説明するための回路図。本発明の第２の実施形態を説明するための回路図。本発明の第３の実施形態を説明するための回路図。本発明の第４の実施形態を説明するための回路図。本発明の第５の実施形態を説明するための回路図。本発明の第６の実施形態を説明するための回路図。本発明の第７の実施形態を説明するための回路図。本発明の第８の実施形態を説明するための回路図。本発明の第１の別の可変インダクタを説明するための回路図。本発明の第２の別の可変インダクタを説明するための回路図。本発明の第３の別の可変インダクタを説明するための回路図。本発明の第４の別の可変インダクタを説明するための回路図。本発明の第５の別の可変インダクタを説明するための回路図。本発明の第９の実施形態を説明するための構成図。本発明の第１０の実施形態を説明するための構成図。

符号の説明

１…入力端子、２…出力端子、３,４…電源端子、５，６…バイアス電圧印加端子、１１…入力整合回路１、１２…出力整合回路１、１３…モード制御回路、１４…記憶回路、１５…素子値制御回路、２１,２２…可変容量、３１…容量、４１,４２,４３…可変インダクタ、６１…抵抗素子、１０１…増幅器モード制御端子、１２１,１２２…可変容量制御端子、１４１,１４２,１４３…可変インダクタ制御端子、３０１…アンテナ、３０２，３０７，３１０…増幅回路、３０３…ミキサ、３０４…局部発振回路制御回路、３０５…局部発振回路、３０６，３０９…フィルタ、３０７，３１０…中間周波増幅回路、３０８，３１１…出力回路。

Claims

交流信号を増幅する増幅素子と、
増幅器の入力部、出力部の少なくとも１方に含まれる可変インダクタとを具備して成り、
上記可変インダクタは、一方の端子と他方の端子の間の少なくとも１個所にタップが設けられたタップ付きインダクタと、固定容量を介して上記タップと上記他方の端子の間に接続された、印加電圧によって容量オン、容量オフが制御される可変容量とを含んで構成され、
上記可変インダクタは、上記可変容量の容量オン、容量オフに応じて上記一方の端子と上記他方の端子の間でインダクタンスが変化することを特徴とする増幅器。
請求項１において、
上記増幅素子はバイポーラトランジスタであり、上記バイポーラトランジスタのベースが上記入力部に接続され、上記バイポーラトランジスタのコレクタが上記出力部に接続され、上記バイポーラトランジスタのエミッタに帰還回路が形成されていることを特徴とする増幅器。
請求項１において、
上記増幅素子はＭＯＳトランジスタであり、上記ＭＯＳトランジスタのゲートが上記入力部に接続され、上記ＭＯＳトランジスタのドレインが上記出力側に接続され、上記ＭＯＳトランジスタのソースに帰還回路が形成されていることを特徴とする増幅器。
請求項１において、
上記タップ付きインダクタは、マイクロストリップライン型インダクタであることを特徴とする増幅器。
請求項１において、
上記タップ付きインダクタは、半導体集積回路上に形成されたスパイラル型インダクタであることを特徴とする増幅器。
請求項１において、
上記可変容量の容量オンのときに短絡される抵抗が上記可変容量に直列に接続されていることを特徴とする増幅器。
請求項１において、
上記可変容量はＭＯＳ型容量であり、上記ＭＯＳ型容量のゲート端子とバルク端子の間に上記印加電圧が供給されることを特徴とする増幅器。
請求項１において、
上記可変容量はＰＮ空乏層容量であり、上記ＰＮ空乏層容量のＰ電極端子とＮ電極端子の間に上記印加電圧が供給されることを特徴とする増幅器。
請求項２において、
上記入力部に上記可変インダクタによる第１の可変インダクタ及び第１の可変容量を有する入力整合回路と、上記ベースにバイアス電圧を供給するための抵抗とが備えられ、
上記出力部に上記可変インダクタによる第２の可変インダクタと第２の可変容量とを有する出力整合回路が備えられ、
上記帰還回路が上記可変インダクタによる第３の可変インダクタを含んで構成されており、
上記第１〜第３の可変インダクタのインダクタンス値及び上記第１、第２の可変容量の容量値を設定するための制御電圧、並びに上記バイアス電圧を生成する制御回路が備えられ、
上記制御回路は、複数の通信方式のそれぞれの周波数に応じて上記制御電圧及び上記バイアス電圧の電圧値を設定することを特徴とする増幅器。
請求項９において、
上記増幅器は、同一基板上に形成された１チップで構成されていることを特徴とする増幅器。
差動入力信号の正極性信号を増幅する第１の増幅器要素と、上記差動入力信号の逆極性信号を増幅する第２の増幅器要素とを具備して成る増幅器であって、
上記第１及び第２の増幅器要素の各々は、
交流信号を増幅する増幅素子と、
増幅器要素の入力部、出力部の少なくとも１方に含まれる可変インダクタとを具備して成り、
上記可変インダクタは、一方の端子と他方の端子の間の少なくとも１個所にタップが設けられたタップ付きインダクタと、固定容量を介して上記タップと上記他方の端子の間に接続された、印加電圧によって容量オン、容量オフが制御される可変容量とを含んで構成され、
上記可変インダクタは、上記可変容量の容量オン、容量オフに応じて上記一方の端子と上記他方の端子の間でインダクタンスが変化することを特徴とする増幅器。
請求項１１において、
上記増幅素子はバイポーラトランジスタであり、上記バイポーラトランジスタのベースが上記入力部に接続され、上記バイポーラトランジスタのコレクタが上記出力部に接続され、上記バイポーラトランジスタのエミッタに帰還回路が形成されていることを特徴とする増幅器。
請求項１１において、
上記増幅素子はＭＯＳトランジスタであり、上記ＭＯＳトランジスタのゲートが上記入力部に接続され、上記ＭＯＳトランジスタのドレインが上記出力側に接続され、上記ＭＯＳトランジスタのソースに帰還回路が形成されていることを特徴とする増幅器。
請求項１１において、
上記タップ付きインダクタは、マイクロストリップライン型インダクタであることを特徴とする増幅器。
請求項１１において、
上記タップ付きインダクタは、半導体集積回路上に形成されたスパイラル型インダクタであることを特徴とする増幅器。
請求項１１において、
上記可変容量の容量オンのときに短絡される抵抗が上記可変容量に直列に接続されていることを特徴とする増幅器。
請求項１２において、
上記入力部に上記可変インダクタによる第１の可変インダクタ及び第１の可変容量を有する入力整合回路と、上記ベースにバイアス電圧を供給するための抵抗とが備えられ、
上記出力部に上記可変インダクタによる第２の可変インダクタと第２の可変容量とを有する出力整合回路が備えられ、
上記帰還回路が上記可変インダクタによる第３の可変インダクタを含んで構成されており、
上記第１〜第３の可変インダクタのインダクタンス値及び上記第１、第２の可変容量の容量値を設定するための制御電圧、並びに上記バイアス電圧を生成する制御回路が備えられ、
上記制御回路は、複数の通信方式のそれぞれの周波数に応じて上記制御電圧及び上記バイアス電圧の電圧値を設定することを特徴とする増幅器。
請求項１７において、
上記増幅器は、同一基板上に形成された１チップで構成されていることを特徴とする増幅器。
アンテナからの受信信号を増幅する第１の増幅回路と、
上記第１の増幅回路の出力信号の周波数変換を行なうミキサと、
上記ミキサの出力信号を増幅する第２の増幅回路と、
上記第２の増幅回路の出力信号を入力してベースバンド信号を出力する出力回路とを具備して成り、
上記第１の増幅回路は増幅器を含んで成り、
上記増幅器は、
交流信号を増幅する増幅素子と、
上記増幅器の入力部、出力部の少なくとも１方に含まれる可変インダクタとを具備して成り、
上記可変インダクタは、一方の端子と他方の端子の間の少なくとも１個所にタップが設けられたタップ付きインダクタと、固定容量を介して上記タップと上記他方の端子の間に接続された、印加電圧によって容量オン、容量オフが制御される可変容量とを含んで構成され、
上記可変インダクタは、上記可変容量の容量オン、容量オフに応じて上記一方の端子と上記他方の端子の間でインダクタンスが変化することを特徴とする無線通信装置。
請求項１９において、
上記受信信号は、同相成分と直交成分を含んで成り、同相成分と直交成分のそれぞれに対して上記ミキサ及び上記第２の増幅回路が備えられ、上記出力回路は、同相成分用の第２の増幅回路の出力信号及び直交成分用の上記第２の増幅回路の出力信号を入力してベースバンド信号を出力することを特徴とする無線通信装置。