JP2003283263A - 高周波増幅回路 - Google Patents
高周波増幅回路Info
- Publication number
- JP2003283263A JP2003283263A JP2002087019A JP2002087019A JP2003283263A JP 2003283263 A JP2003283263 A JP 2003283263A JP 2002087019 A JP2002087019 A JP 2002087019A JP 2002087019 A JP2002087019 A JP 2002087019A JP 2003283263 A JP2003283263 A JP 2003283263A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- inductor
- frequency amplifier
- amplifier circuit
- high frequency
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Amplifiers (AREA)
Abstract
(57)【要約】
【課題】 高周波受信回路のフロントエンドに組込まれ
る低ノイズ増幅回路（ＬＮＡ）などとして用いられる高
周波増幅回路２１において、該高周波増幅回路２１が搭
載される集積回路の歩留まりを向上し、コストダウンを
図る。 【解決手段】 集積回路に内蔵した場合、製造工程のば
らつきや寄生成分などによって負帰還用のインダクタ要
素のインダクタンス値が設計値からばらつくので、複数
のインダクタ要素Ｌ１，Ｌ２を設け、パッケージング後
に増幅特性を測定した結果に応じて、制御回路２３が切
換え回路２２によって、それらを択一的に選択して、高
周波増幅用トランジスタＱに接続する。したがって、ば
らつきによるＬＮＡの利得の低下や線形性の劣化を補正
することができ、歩留まりを向上し、コストダウンを図
ることができる。また、単一のインダクタ要素を多段に
分割して、各段間を短絡する構成などに比べて、簡単な
構造で、かつ寄生容量も小さくできる。
る低ノイズ増幅回路（ＬＮＡ）などとして用いられる高
周波増幅回路２１において、該高周波増幅回路２１が搭
載される集積回路の歩留まりを向上し、コストダウンを
図る。 【解決手段】 集積回路に内蔵した場合、製造工程のば
らつきや寄生成分などによって負帰還用のインダクタ要
素のインダクタンス値が設計値からばらつくので、複数
のインダクタ要素Ｌ１，Ｌ２を設け、パッケージング後
に増幅特性を測定した結果に応じて、制御回路２３が切
換え回路２２によって、それらを択一的に選択して、高
周波増幅用トランジスタＱに接続する。したがって、ば
らつきによるＬＮＡの利得の低下や線形性の劣化を補正
することができ、歩留まりを向上し、コストダウンを図
ることができる。また、単一のインダクタ要素を多段に
分割して、各段間を短絡する構成などに比べて、簡単な
構造で、かつ寄生容量も小さくできる。
Description
【０００１】
【発明の属する技術分野】本発明は、マイクロ波領域で
特に有効な受信回路のフロントエンド部に用いられる高
周波増幅回路に関する。
特に有効な受信回路のフロントエンド部に用いられる高
周波増幅回路に関する。
【０００２】
【従来の技術】前記マイクロ波等の高周波信号の受信回
路のフロントエンド部に組込まれる低ノイズ増幅回路
（ＬＮＡ）は、相互変調特性または隣接チャネル選択度
などで定義された不要波が存在するときにも、システム
で定義された受信データのビット誤り率を満たすため
に、優れた線形性を持つものでなければならない。そこ
で、前記線形性を向上させる手法として、高周波増幅用
トランジスタのエミッタをインダクタ要素を介して接地
する構成のＬＮＡが広く用いられる。この場合、インダ
クタ要素は負帰還インダクタとして動作する。
路のフロントエンド部に組込まれる低ノイズ増幅回路
（ＬＮＡ）は、相互変調特性または隣接チャネル選択度
などで定義された不要波が存在するときにも、システム
で定義された受信データのビット誤り率を満たすため
に、優れた線形性を持つものでなければならない。そこ
で、前記線形性を向上させる手法として、高周波増幅用
トランジスタのエミッタをインダクタ要素を介して接地
する構成のＬＮＡが広く用いられる。この場合、インダ
クタ要素は負帰還インダクタとして動作する。
【０００３】図６および図７は、典型的な従来技術の高
周波増幅回路１，１１の等価回路図である。図６の高周
波増幅回路１は、シングル構成のエミッタ接地増幅回路
であり、増幅用トランジスタｑのエミッタに前記インダ
クタ要素ｌの一端が接続され、前記インダクタ要素ｌの
他端が接地される。前記増幅用トランジスタｑのベース
が入力端になり、コレクタは出力端になるとともに、負
荷素子ｚｌを介して定電位点に接続されている。
周波増幅回路１，１１の等価回路図である。図６の高周
波増幅回路１は、シングル構成のエミッタ接地増幅回路
であり、増幅用トランジスタｑのエミッタに前記インダ
クタ要素ｌの一端が接続され、前記インダクタ要素ｌの
他端が接地される。前記増幅用トランジスタｑのベース
が入力端になり、コレクタは出力端になるとともに、負
荷素子ｚｌを介して定電位点に接続されている。
【０００４】また、図７の高周波増幅回路１１は、エミ
ッタ接地差動増幅回路であり、差動対を構成するトラン
ジスタｑ１，ｑ２のエミッタにそれぞれ個別に対応する
インダクタ要素ｌ１，ｌ２の一端が接続され、前記イン
ダクタ要素ｌ１，ｌ２の他端が接地される。前記トラン
ジスタｑ１，ｑ２のベースが差動信号の各入力端にな
り、コレクタは差動信号の各出力端になるとともに、負
荷素子ｚｌ１，ｚｌ２をそれぞれ介して定電位点に接続
されている。
ッタ接地差動増幅回路であり、差動対を構成するトラン
ジスタｑ１，ｑ２のエミッタにそれぞれ個別に対応する
インダクタ要素ｌ１，ｌ２の一端が接続され、前記イン
ダクタ要素ｌ１，ｌ２の他端が接地される。前記トラン
ジスタｑ１，ｑ２のベースが差動信号の各入力端にな
り、コレクタは差動信号の各出力端になるとともに、負
荷素子ｚｌ１，ｚｌ２をそれぞれ介して定電位点に接続
されている。
【０００５】このように構成される高周波増幅回路１，
１１において、負帰還インダクタのインダクタンス値
は、一般的に所定値までは該インダクタンス値が大きく
なる程、増幅回路の利得は小さくなるけれども、線形性
が良くなり、入出力の整合が取り易くなる。つまり、こ
の負帰還インダクタのインダクタンス値によって、増幅
回路の利得や線形性は変化する。しかしながら、前記イ
ンダクタ要素を集積回路に内蔵すると、製造工程のばら
つきや寄生容量などによって、インダクタンス値は設計
値からばらつく。さらに、これらインダクタ要素を含む
回路の特性は、インダクタ要素以外の回路部分のばらつ
きも加わり、設計値から大きくばらつくことがある。こ
のばらつきによるＬＮＡの利得の低下や線形性の劣化に
よって、集積回路の歩留まりが低下し、コストが嵩むと
いう問題がある。
１１において、負帰還インダクタのインダクタンス値
は、一般的に所定値までは該インダクタンス値が大きく
なる程、増幅回路の利得は小さくなるけれども、線形性
が良くなり、入出力の整合が取り易くなる。つまり、こ
の負帰還インダクタのインダクタンス値によって、増幅
回路の利得や線形性は変化する。しかしながら、前記イ
ンダクタ要素を集積回路に内蔵すると、製造工程のばら
つきや寄生容量などによって、インダクタンス値は設計
値からばらつく。さらに、これらインダクタ要素を含む
回路の特性は、インダクタ要素以外の回路部分のばらつ
きも加わり、設計値から大きくばらつくことがある。こ
のばらつきによるＬＮＡの利得の低下や線形性の劣化に
よって、集積回路の歩留まりが低下し、コストが嵩むと
いう問題がある。
【０００６】そこで、このような問題を解決することが
できる他の従来技術として、たとえば特開平８−１６２
３３１号公報が挙げられる。この従来技術では、スパイ
ラルインダクタのインダクタ値のばらつきを考慮して、
該スパイラルインダクタのインダクタンス値を可変とす
る構成が提案されている。
できる他の従来技術として、たとえば特開平８−１６２
３３１号公報が挙げられる。この従来技術では、スパイ
ラルインダクタのインダクタ値のばらつきを考慮して、
該スパイラルインダクタのインダクタンス値を可変とす
る構成が提案されている。
【０００７】
【発明が解決しようとする課題】しかしながら、上述の
従来技術では、前記スパイラルインダクタの内周側の端
部を外周側に引出すために、スパイラル状の導体の下層
側に絶縁膜を介して設けられる引出し用の導体に、前記
スパイラル状の導体との間を短絡するスイッチを設け、
何れのスイッチで短絡するかによって、所望とするイン
ダクタンス値を得ている。すなわち、単一のインダクタ
要素を多段に分割して、各段間を短絡する構成である。
従来技術では、前記スパイラルインダクタの内周側の端
部を外周側に引出すために、スパイラル状の導体の下層
側に絶縁膜を介して設けられる引出し用の導体に、前記
スパイラル状の導体との間を短絡するスイッチを設け、
何れのスイッチで短絡するかによって、所望とするイン
ダクタンス値を得ている。すなわち、単一のインダクタ
要素を多段に分割して、各段間を短絡する構成である。
【０００８】このため、構造が複雑であり、さらに寄生
容量成分が大きくなり易いという問題がある。
容量成分が大きくなり易いという問題がある。
【０００９】本発明の目的は、インダクタンス値の調整
を、簡単な構造で、かつ寄生容量を大きくすることなく
実現することができる高周波増幅回路を提供することで
ある。
を、簡単な構造で、かつ寄生容量を大きくすることなく
実現することができる高周波増幅回路を提供することで
ある。
【００１０】
【課題を解決するための手段】本発明の高周波増幅回路
は、少なくとも１段の増幅用トランジスタおよびそれに
対応する負帰還用のインダクタ要素を有し、集積回路に
搭載される高周波増幅回路において、前記インダクタ要
素を複数設け、前記複数のインダクタ要素を択一的に選
択して前記トランジスタに接続する切換え手段と、前記
集積回路のパッケージング後における増幅特性の測定結
果に応じた制御値が設定され、その制御値に応じて前記
切換え手段を制御する制御手段とを含むことを特徴とす
る。
は、少なくとも１段の増幅用トランジスタおよびそれに
対応する負帰還用のインダクタ要素を有し、集積回路に
搭載される高周波増幅回路において、前記インダクタ要
素を複数設け、前記複数のインダクタ要素を択一的に選
択して前記トランジスタに接続する切換え手段と、前記
集積回路のパッケージング後における増幅特性の測定結
果に応じた制御値が設定され、その制御値に応じて前記
切換え手段を制御する制御手段とを含むことを特徴とす
る。
【００１１】上記の構成によれば、高周波受信回路のフ
ロントエンドに組込まれる低ノイズ増幅回路（ＬＮＡ）
などとして用いられる高周波増幅回路において、該高周
波増幅回路を集積回路に内蔵した場合、製造工程のばら
つきや寄生成分などによって負帰還用のインダクタ要素
のインダクタンス値が設計値からばらつき、利得や線形
性が変化することになる。そこで、前記インダクタ要素
を複数設けて、切換え手段によって、前記複数のインダ
クタ要素を択一的に選択して前記トランジスタに接続す
ることで、前記インダクタンス値のばらつきを補償する
ことができる可変利得の高周波増幅回路を構成する。そ
して、前記切換え手段の切換え状態を制御する制御値と
して、集積回路のパッケージング後に増幅特性を測定し
た結果に応じた値を設定する。
ロントエンドに組込まれる低ノイズ増幅回路（ＬＮＡ）
などとして用いられる高周波増幅回路において、該高周
波増幅回路を集積回路に内蔵した場合、製造工程のばら
つきや寄生成分などによって負帰還用のインダクタ要素
のインダクタンス値が設計値からばらつき、利得や線形
性が変化することになる。そこで、前記インダクタ要素
を複数設けて、切換え手段によって、前記複数のインダ
クタ要素を択一的に選択して前記トランジスタに接続す
ることで、前記インダクタンス値のばらつきを補償する
ことができる可変利得の高周波増幅回路を構成する。そ
して、前記切換え手段の切換え状態を制御する制御値と
して、集積回路のパッケージング後に増幅特性を測定し
た結果に応じた値を設定する。
【００１２】したがって、前記パッケージング後に前記
インダクタ要素のインダクタンス値を調整し、前記イン
ダクタ要素以外の回路部分のばらつきも併せて、前記設
計値からのばらつきを補償することができる。これによ
って、前記ばらつきによるＬＮＡの利得の低下や線形性
の劣化を補正することができ、集積回路の歩留まりを向
上し、コストダウンを図ることができる。
インダクタ要素のインダクタンス値を調整し、前記イン
ダクタ要素以外の回路部分のばらつきも併せて、前記設
計値からのばらつきを補償することができる。これによ
って、前記ばらつきによるＬＮＡの利得の低下や線形性
の劣化を補正することができ、集積回路の歩留まりを向
上し、コストダウンを図ることができる。
【００１３】また、複数のインダクタ要素の１つをＭＯ
Ｓトランジスタなどの切換え手段で選択するだけである
ので、単一のインダクタ要素を多段に分割して、各段間
を短絡する構成などに比べて、簡単な構造で、かつ該イ
ンダクタ要素に関する寄生容量も小さくすることができ
る。
Ｓトランジスタなどの切換え手段で選択するだけである
ので、単一のインダクタ要素を多段に分割して、各段間
を短絡する構成などに比べて、簡単な構造で、かつ該イ
ンダクタ要素に関する寄生容量も小さくすることができ
る。
【００１４】なお、該高周波増幅回路の構成としては、
たとえばシングル構成のエミッタ接地増幅回路で、前記
増幅用トランジスタのエミッタに前記複数のインダクタ
要素の一端を選択的に接続し、他端を接地することで実
現することができ、またエミッタ接地差動増幅回路で、
差動対を構成するトランジスタのエミッタに共通に前記
複数のインダクタ要素の一端を選択的に接続し、他端を
接地することで実現することができ、さらにまた前記増
幅用トランジスタのベースを入力端子、コレクタを出力
端子とするもので、前記ベースにバイアス電圧を与え、
前記コレクタは負荷素子を介して定電位点に接続し、エ
ミッタに前記複数のインダクタ要素の一端を選択的に接
続し、他端を接地することで実現することができる。
たとえばシングル構成のエミッタ接地増幅回路で、前記
増幅用トランジスタのエミッタに前記複数のインダクタ
要素の一端を選択的に接続し、他端を接地することで実
現することができ、またエミッタ接地差動増幅回路で、
差動対を構成するトランジスタのエミッタに共通に前記
複数のインダクタ要素の一端を選択的に接続し、他端を
接地することで実現することができ、さらにまた前記増
幅用トランジスタのベースを入力端子、コレクタを出力
端子とするもので、前記ベースにバイアス電圧を与え、
前記コレクタは負荷素子を介して定電位点に接続し、エ
ミッタに前記複数のインダクタ要素の一端を選択的に接
続し、他端を接地することで実現することができる。
【００１５】また、本発明の高周波増幅回路では、前記
複数の各インダクタ要素は、前記集積回路チップとリー
ドフレームとの間を接続するボンディングワイヤである
ことを特徴とする。
複数の各インダクタ要素は、前記集積回路チップとリー
ドフレームとの間を接続するボンディングワイヤである
ことを特徴とする。
【００１６】上記の構成によれば、前記インダクタ要素
として、共通のリードフレームに、前記切換え手段によ
って選択的に使用される各パッドから相互に異なる本数
のボンディングワイヤを打つなどして、前記パッドとリ
ードフレームとの間のインダクタンス値がそれぞれ異な
ったものを設け、外部から前記制御手段に、増幅用トラ
ンジスタのエミッタが接続されるパッドの１つを選択さ
せることで、インダクタンス値の変更を行うことができ
る。
として、共通のリードフレームに、前記切換え手段によ
って選択的に使用される各パッドから相互に異なる本数
のボンディングワイヤを打つなどして、前記パッドとリ
ードフレームとの間のインダクタンス値がそれぞれ異な
ったものを設け、外部から前記制御手段に、増幅用トラ
ンジスタのエミッタが接続されるパッドの１つを選択さ
せることで、インダクタンス値の変更を行うことができ
る。
【００１７】したがって、スパイラルインダクタを使用
しないので、回路面積を小さくすることができる。
しないので、回路面積を小さくすることができる。
【００１８】さらにまた、本発明の高周波増幅回路は、
少なくとも１段の増幅用トランジスタおよびそれに対応
する負帰還用のインダクタ要素を有し、集積回路に搭載
される高周波増幅回路において、前記インダクタ要素と
して前記トランジスタに接続される単一のスパイラルイ
ンダクタを設け、前記スパイラルインダクタの最外周部
を相互に短絡することができる切換え手段と、前記集積
回路のパッケージング後における増幅特性の測定結果に
応じた制御値が設定され、その制御値に応じて前記切換
え手段を制御する制御手段とを含むことを特徴とする。
少なくとも１段の増幅用トランジスタおよびそれに対応
する負帰還用のインダクタ要素を有し、集積回路に搭載
される高周波増幅回路において、前記インダクタ要素と
して前記トランジスタに接続される単一のスパイラルイ
ンダクタを設け、前記スパイラルインダクタの最外周部
を相互に短絡することができる切換え手段と、前記集積
回路のパッケージング後における増幅特性の測定結果に
応じた制御値が設定され、その制御値に応じて前記切換
え手段を制御する制御手段とを含むことを特徴とする。
【００１９】上記の構成によれば、高周波受信回路のフ
ロントエンドに組込まれるＬＮＡなどとして用いられる
高周波増幅回路において、前記インダクタ要素として単
一のスパイラルインダクタを設けて、切換え手段によっ
て、該スパイラルインダクタの最外周部を相互に短絡す
るか否かを切換えることで、インダクタンス値のばらつ
きを補償することができる可変利得の高周波増幅回路を
構成する。そして、前記切換え手段の切換え状態を制御
する制御値として、集積回路のパッケージング後に増幅
特性を測定した結果に応じた値を設定する。
ロントエンドに組込まれるＬＮＡなどとして用いられる
高周波増幅回路において、前記インダクタ要素として単
一のスパイラルインダクタを設けて、切換え手段によっ
て、該スパイラルインダクタの最外周部を相互に短絡す
るか否かを切換えることで、インダクタンス値のばらつ
きを補償することができる可変利得の高周波増幅回路を
構成する。そして、前記切換え手段の切換え状態を制御
する制御値として、集積回路のパッケージング後に増幅
特性を測定した結果に応じた値を設定する。
【００２０】したがって、前記パッケージング後に前記
インダクタ要素のインダクタンス値を調整し、前記イン
ダクタ要素以外の回路部分のばらつきも併せて、設計値
からのばらつきを補償することができる。これによっ
て、前記ばらつきによるＬＮＡの利得の低下や線形性の
劣化を補正することができ、集積回路の歩留まりを向上
し、コストダウンを図ることができる。
インダクタ要素のインダクタンス値を調整し、前記イン
ダクタ要素以外の回路部分のばらつきも併せて、設計値
からのばらつきを補償することができる。これによっ
て、前記ばらつきによるＬＮＡの利得の低下や線形性の
劣化を補正することができ、集積回路の歩留まりを向上
し、コストダウンを図ることができる。
【００２１】また、インダクタ要素として集積回路上に
形成されるスパイラルインダクタを使用することで、前
記可変利得の高周波増幅回路を完全に集積回路内に集積
することができるとともに、前記切換え手段はスパイラ
ルインダクタの最外周部を相互に短絡するか否かを切換
えるだけであるので、簡単な構造で、かつ該インダクタ
要素に関する寄生容量も小さくすることができる。
形成されるスパイラルインダクタを使用することで、前
記可変利得の高周波増幅回路を完全に集積回路内に集積
することができるとともに、前記切換え手段はスパイラ
ルインダクタの最外周部を相互に短絡するか否かを切換
えるだけであるので、簡単な構造で、かつ該インダクタ
要素に関する寄生容量も小さくすることができる。
【００２２】
【発明の実施の形態】本発明の実施の一形態について、
図１〜図４に基づいて説明すれば、以下のとおりであ
る。
図１〜図４に基づいて説明すれば、以下のとおりであ
る。
【００２３】図１は、本発明の実施の一形態の高周波増
幅回路２１の等価回路図である。この高周波増幅回路１
は、シングル構成のエミッタ接地増幅回路であり、増幅
用トランジスタＱのエミッタに切換え回路２２によって
インダクタ要素Ｌ１またはＬ２の一端が択一的に接続さ
れ、前記インダクタ要素Ｌ１，Ｌ２の他端は共に接地さ
れる。前記増幅用トランジスタＱのベースが入力端にな
り、コレクタは出力端になるとともに、負荷素子ＺＬを
介して定電位点に接続されている。前記インダクタ要素
Ｌ１，Ｌ２のインダクタンス値は相互に異なり、またイ
ンダクタ要素は３つ以上が設けられていてもよい。前記
切換え回路２２は、制御回路２３に設定された制御値に
応じて切換え制御される。
幅回路２１の等価回路図である。この高周波増幅回路１
は、シングル構成のエミッタ接地増幅回路であり、増幅
用トランジスタＱのエミッタに切換え回路２２によって
インダクタ要素Ｌ１またはＬ２の一端が択一的に接続さ
れ、前記インダクタ要素Ｌ１，Ｌ２の他端は共に接地さ
れる。前記増幅用トランジスタＱのベースが入力端にな
り、コレクタは出力端になるとともに、負荷素子ＺＬを
介して定電位点に接続されている。前記インダクタ要素
Ｌ１，Ｌ２のインダクタンス値は相互に異なり、またイ
ンダクタ要素は３つ以上が設けられていてもよい。前記
切換え回路２２は、制御回路２３に設定された制御値に
応じて切換え制御される。
【００２４】図２は、前記切換え回路２２および制御回
路２３の一構成例を示すブロック図である。
路２３の一構成例を示すブロック図である。
【００２５】前記切換え回路２２は、２つのＭＯＳトラ
ンジスタＭ１，Ｍ２と、反転回路ＮＯＴとを備えて構成
されている。前記ＭＯＳトランジスタＭ１，Ｍ２には、
オン抵抗及び寄生容量成分が回路動作に影響を与えない
サイズのものが選ばれる。前記増幅用トランジスタＱの
エミッタが接続されて該切換え回路２２の共通接点とな
る端子Ｐ０には、これらのＭＯＳトランジスタＭ１，Ｍ
２のソースが共に接続され、ドレインは前記インダクタ
要素Ｌ１，Ｌ２に接続されて該切換え回路２２の個別接
点となる端子Ｐ１，Ｐ２にそれぞれ接続される。ＭＯＳ
トランジスタＭ１のベースには前記制御回路２３からの
出力が直接与えられ、ＭＯＳトランジスタＭ２のベース
には前記制御回路２３からの出力が前記反転回路ＮＯＴ
で反転された後、与えられる。
ンジスタＭ１，Ｍ２と、反転回路ＮＯＴとを備えて構成
されている。前記ＭＯＳトランジスタＭ１，Ｍ２には、
オン抵抗及び寄生容量成分が回路動作に影響を与えない
サイズのものが選ばれる。前記増幅用トランジスタＱの
エミッタが接続されて該切換え回路２２の共通接点とな
る端子Ｐ０には、これらのＭＯＳトランジスタＭ１，Ｍ
２のソースが共に接続され、ドレインは前記インダクタ
要素Ｌ１，Ｌ２に接続されて該切換え回路２２の個別接
点となる端子Ｐ１，Ｐ２にそれぞれ接続される。ＭＯＳ
トランジスタＭ１のベースには前記制御回路２３からの
出力が直接与えられ、ＭＯＳトランジスタＭ２のベース
には前記制御回路２３からの出力が前記反転回路ＮＯＴ
で反転された後、与えられる。
【００２６】一方、集積回路の外部に設けられる前記制
御回路２３からは、前記切換え回路２２に、バイアス電
源Ｂからの基準電圧または接地電位を、スイッチＳで選
択して与える。スイッチＳの状態は、該高周波増幅回路
２１のパッケージング後に、実際に増幅特性が測定され
て、前記インダクタ要素Ｌ１，Ｌ２の何れを選択すべき
かが決定された結果に対応している。
御回路２３からは、前記切換え回路２２に、バイアス電
源Ｂからの基準電圧または接地電位を、スイッチＳで選
択して与える。スイッチＳの状態は、該高周波増幅回路
２１のパッケージング後に、実際に増幅特性が測定され
て、前記インダクタ要素Ｌ１，Ｌ２の何れを選択すべき
かが決定された結果に対応している。
【００２７】前記測定は、該スイッチＳを予め定める一
方の電位側に切換えた状態、すなわち前記インダクタ要
素Ｌ１，Ｌ２の内の予め定める一方を選択した状態で、
前記増幅用トランジスタＱのベースに増幅すべき高周波
信号を入力し、コレクタからの出力を測定することで行
われる。その測定結果に対応して、該スイッチＳのスイ
ッチング状態が設定される。
方の電位側に切換えた状態、すなわち前記インダクタ要
素Ｌ１，Ｌ２の内の予め定める一方を選択した状態で、
前記増幅用トランジスタＱのベースに増幅すべき高周波
信号を入力し、コレクタからの出力を測定することで行
われる。その測定結果に対応して、該スイッチＳのスイ
ッチング状態が設定される。
【００２８】したがって、前記制御回路２３のスイッチ
Ｓが、前記接地電位を出力すると、ＭＯＳトランジスタ
Ｍ１が導通し、ＭＯＳトランジスタＭ２が遮断して、増
幅用トランジスタＱのエミッタにはインダクタ要素Ｌ１
が接続され、前記バイアス電源Ｂからの電位を出力する
と、ＭＯＳトランジスタＭ２が導通し、ＭＯＳトランジ
スタＭ１が遮断して、増幅用トランジスタＱのエミッタ
にはインダクタ要素Ｌ２が接続されることになる。
Ｓが、前記接地電位を出力すると、ＭＯＳトランジスタ
Ｍ１が導通し、ＭＯＳトランジスタＭ２が遮断して、増
幅用トランジスタＱのエミッタにはインダクタ要素Ｌ１
が接続され、前記バイアス電源Ｂからの電位を出力する
と、ＭＯＳトランジスタＭ２が導通し、ＭＯＳトランジ
スタＭ１が遮断して、増幅用トランジスタＱのエミッタ
にはインダクタ要素Ｌ２が接続されることになる。
【００２９】こうして、前記インダクタ要素Ｌ１，Ｌ２
が択一的に増幅用トランジスタＱのエミッタに接続さ
れ、インダクタンス値が大きくなると、利得は下がり、
線形性は改善され、逆にインダクタンス値が小さくなる
と、利得が上がり、線形性は劣化する。このように前記
インダクタ要素Ｌ１，Ｌ２を選択することで、該インダ
クタ要素Ｌ１，Ｌ２以外の回路部分のばらつきも併せ
て、設計値からのばらつきを補償することができる。こ
れによって、前記ばらつきによるＬＮＡの利得の低下や
線形性の劣化を補正することができ、集積回路の歩留ま
りを向上し、コストダウンを図ることができる。
が択一的に増幅用トランジスタＱのエミッタに接続さ
れ、インダクタンス値が大きくなると、利得は下がり、
線形性は改善され、逆にインダクタンス値が小さくなる
と、利得が上がり、線形性は劣化する。このように前記
インダクタ要素Ｌ１，Ｌ２を選択することで、該インダ
クタ要素Ｌ１，Ｌ２以外の回路部分のばらつきも併せ
て、設計値からのばらつきを補償することができる。こ
れによって、前記ばらつきによるＬＮＡの利得の低下や
線形性の劣化を補正することができ、集積回路の歩留ま
りを向上し、コストダウンを図ることができる。
【００３０】また、複数のインダクタ要素Ｌ１，Ｌ２の
１つをＭＯＳトランジスタＭ１，Ｍ２の切換え回路２２
で選択するだけであるので、単一のインダクタ要素を多
段に分割して、各段間を短絡する構成などに比べて、簡
単な構造で、かつ該インダクタ要素に関する寄生容量も
小さくすることができる。
１つをＭＯＳトランジスタＭ１，Ｍ２の切換え回路２２
で選択するだけであるので、単一のインダクタ要素を多
段に分割して、各段間を短絡する構成などに比べて、簡
単な構造で、かつ該インダクタ要素に関する寄生容量も
小さくすることができる。
【００３１】図３は、前記インダクタ要素Ｌ１，Ｌ２の
具体的な一構成例を示す斜視図である。この例では、前
記インダクタ要素Ｌ１，Ｌ２には、ボンディングワイヤ
２４が用いられている。前記端子Ｐ１，Ｐ２に対応する
集積回路チップ２５の各パッドから、接地端子となるイ
ンナーリードＩＬには、相互に異なる本数でワイヤボン
ディングが行われている（図３では、端子Ｐ１側が２
本、端子Ｐ２側が１本）。
具体的な一構成例を示す斜視図である。この例では、前
記インダクタ要素Ｌ１，Ｌ２には、ボンディングワイヤ
２４が用いられている。前記端子Ｐ１，Ｐ２に対応する
集積回路チップ２５の各パッドから、接地端子となるイ
ンナーリードＩＬには、相互に異なる本数でワイヤボン
ディングが行われている（図３では、端子Ｐ１側が２
本、端子Ｐ２側が１本）。
【００３２】したがって、前記切換え回路２２によっ
て、増幅用トランジスタＱのエミッタを、どちらのパッ
ドに接続するかを選択することで、インダクタンス値が
切換え可能となる。こうして、スパイラルインダクタを
使用せずに、回路面積を小さくすることができる。
て、増幅用トランジスタＱのエミッタを、どちらのパッ
ドに接続するかを選択することで、インダクタンス値が
切換え可能となる。こうして、スパイラルインダクタを
使用せずに、回路面積を小さくすることができる。
【００３３】また、同様の構成を、エミッタ接地差動増
幅回路に適用した例を、図４で示す。この高周波増幅回
路３１では、差動対を構成するトランジスタＱ１，Ｑ２
のエミッタに、切換え回路３２によって、インダクタ要
素Ｌ１１，Ｌ２１またはＬ１２，Ｌ２２の一端がそれぞ
れ択一的に接続され、前記インダクタ要素Ｌ１１，Ｌ２
１；Ｌ１２，Ｌ２２の他端は共に接地される。前記増幅
用トランジスタＱ１，Ｑ２のベースがそれぞれ差動信号
の各入力端になり、コレクタは差動信号の各出力端にな
るとともに、負荷素子ＺＬ１，ＺＬ２をそれぞれ介して
定電位点に接続されている。前記インダクタ要素Ｌ１１
とＬ１２と、およびインダクタ要素Ｌ２１とＬ２２との
インダクタンス値は相互に異なり、またインダクタ要素
は各増幅用トランジスタＱ１，Ｑ２に対して、３つ以上
が設けられていてもよい。前記切換え回路３２は、制御
回路２３に設定された制御値に応じて切換え制御され
る。
幅回路に適用した例を、図４で示す。この高周波増幅回
路３１では、差動対を構成するトランジスタＱ１，Ｑ２
のエミッタに、切換え回路３２によって、インダクタ要
素Ｌ１１，Ｌ２１またはＬ１２，Ｌ２２の一端がそれぞ
れ択一的に接続され、前記インダクタ要素Ｌ１１，Ｌ２
１；Ｌ１２，Ｌ２２の他端は共に接地される。前記増幅
用トランジスタＱ１，Ｑ２のベースがそれぞれ差動信号
の各入力端になり、コレクタは差動信号の各出力端にな
るとともに、負荷素子ＺＬ１，ＺＬ２をそれぞれ介して
定電位点に接続されている。前記インダクタ要素Ｌ１１
とＬ１２と、およびインダクタ要素Ｌ２１とＬ２２との
インダクタンス値は相互に異なり、またインダクタ要素
は各増幅用トランジスタＱ１，Ｑ２に対して、３つ以上
が設けられていてもよい。前記切換え回路３２は、制御
回路２３に設定された制御値に応じて切換え制御され
る。
【００３４】本発明の実施の他の形態について、図５に
基づいて説明すれば、以下のとおりである。
基づいて説明すれば、以下のとおりである。
【００３５】図５は、本発明の実施の他の形態のインダ
クタ要素Ｌの構成を示す正面図である。注目すべきは、
このインダクタ要素Ｌは、集積回路に一体形成される単
一のスパイラルインダクタで構成され、その最外周部Ｌ
Ｏが、前記制御回路２３によって制御される切換え回路
４２によって、相互に短絡するか否かが切換えられるこ
とである。
クタ要素Ｌの構成を示す正面図である。注目すべきは、
このインダクタ要素Ｌは、集積回路に一体形成される単
一のスパイラルインダクタで構成され、その最外周部Ｌ
Ｏが、前記制御回路２３によって制御される切換え回路
４２によって、相互に短絡するか否かが切換えられるこ
とである。
【００３６】すなわち、このインダクタ要素Ｌは、最外
周側に端子Ａ１を有し、その端子Ａ１の位置からスパイ
ラルインダクタの略１周だけ内周側の位置に端子Ａ２が
設けられ、これらの端子Ａ１，Ａ２間に前記切換え回路
４２が介在される。また、スパイラルインダクタの最内
周側は、スパイラル状に形成されている該スパイラルイ
ンダクタの各導体を、図示しない絶縁層を介して横断し
て最外周側に引出され、端子Ｂとなっている。そして、
前記端子Ａ１とＢとの何れか一方が前記増幅用トランジ
スタＱ；Ｑ１，Ｑ２のエミッタに接続され、他方が接地
される。
周側に端子Ａ１を有し、その端子Ａ１の位置からスパイ
ラルインダクタの略１周だけ内周側の位置に端子Ａ２が
設けられ、これらの端子Ａ１，Ａ２間に前記切換え回路
４２が介在される。また、スパイラルインダクタの最内
周側は、スパイラル状に形成されている該スパイラルイ
ンダクタの各導体を、図示しない絶縁層を介して横断し
て最外周側に引出され、端子Ｂとなっている。そして、
前記端子Ａ１とＢとの何れか一方が前記増幅用トランジ
スタＱ；Ｑ１，Ｑ２のエミッタに接続され、他方が接地
される。
【００３７】インダクタ要素Ｌをこのように構成するこ
とによって、最外周部ＬＯを相互に短絡するか否かを切
換えるだけであるので、簡単な構造で、かつ該インダク
タ要素Ｌに関する寄生容量も小さくすることができる。
また、回路面積を小さくすることもできる。
とによって、最外周部ＬＯを相互に短絡するか否かを切
換えるだけであるので、簡単な構造で、かつ該インダク
タ要素Ｌに関する寄生容量も小さくすることができる。
また、回路面積を小さくすることもできる。
【００３８】ここで、前記特開平８−１６２３３１号で
は、この図５において、参照符Ｄを付して示すスパイラ
ル状の各導体と引出し用の導体との交点に、それらの間
を短絡するスイッチを設け、何れのスイッチで短絡する
かによって、所望とするインダクタンス値を得ている。
すなわち、単一のインダクタ要素を多段に分割して、各
段間を短絡する構成であるので、構造が複雑であり、さ
らに寄生容量成分が大きくなる。
は、この図５において、参照符Ｄを付して示すスパイラ
ル状の各導体と引出し用の導体との交点に、それらの間
を短絡するスイッチを設け、何れのスイッチで短絡する
かによって、所望とするインダクタンス値を得ている。
すなわち、単一のインダクタ要素を多段に分割して、各
段間を短絡する構成であるので、構造が複雑であり、さ
らに寄生容量成分が大きくなる。
【００３９】ところで、ここまで高周波増幅用トランジ
スタＱ；Ｑ１，Ｑ２をバイポーラトランジスタとして説
明してきたけれども、ＭＯＳトランジスタであってもよ
いことは言うまでもない。
スタＱ；Ｑ１，Ｑ２をバイポーラトランジスタとして説
明してきたけれども、ＭＯＳトランジスタであってもよ
いことは言うまでもない。
【００４０】
【発明の効果】本発明の高周波増幅回路は、以上のよう
に、高周波受信回路のフロントエンドに組込まれる低ノ
イズ増幅回路（ＬＮＡ）などとして用いられる高周波増
幅回路において、該高周波増幅回路を集積回路に内蔵し
た場合、製造工程のばらつきや寄生成分などによって負
帰還用のインダクタ要素のインダクタンス値が設計値か
らばらつき、利得や線形性が変化することになるので、
前記インダクタ要素を複数設け、集積回路のパッケージ
ング後に増幅特性を測定した結果に応じて択一的に選択
して、高周波増幅用トランジスタに接続する。
に、高周波受信回路のフロントエンドに組込まれる低ノ
イズ増幅回路（ＬＮＡ）などとして用いられる高周波増
幅回路において、該高周波増幅回路を集積回路に内蔵し
た場合、製造工程のばらつきや寄生成分などによって負
帰還用のインダクタ要素のインダクタンス値が設計値か
らばらつき、利得や線形性が変化することになるので、
前記インダクタ要素を複数設け、集積回路のパッケージ
ング後に増幅特性を測定した結果に応じて択一的に選択
して、高周波増幅用トランジスタに接続する。
【００４１】それゆえ、前記パッケージング後に前記イ
ンダクタ要素のインダクタンス値を調整し、前記インダ
クタ要素以外の回路部分のばらつきも併せて、前記設計
値からのばらつきを補償することができる。これによっ
て、前記ばらつきによるＬＮＡの利得の低下や線形性の
劣化を補正することができ、集積回路の歩留まりを向上
し、コストダウンを図ることができる。
ンダクタ要素のインダクタンス値を調整し、前記インダ
クタ要素以外の回路部分のばらつきも併せて、前記設計
値からのばらつきを補償することができる。これによっ
て、前記ばらつきによるＬＮＡの利得の低下や線形性の
劣化を補正することができ、集積回路の歩留まりを向上
し、コストダウンを図ることができる。
【００４２】また、複数のインダクタ要素の１つをＭＯ
Ｓトランジスタなどの切換え手段で選択するだけである
ので、単一のインダクタ要素を多段に分割して、各段間
を短絡する構成などに比べて、簡単な構造で、かつ該イ
ンダクタ要素に関する寄生容量も小さくすることができ
る。
Ｓトランジスタなどの切換え手段で選択するだけである
ので、単一のインダクタ要素を多段に分割して、各段間
を短絡する構成などに比べて、簡単な構造で、かつ該イ
ンダクタ要素に関する寄生容量も小さくすることができ
る。
【００４３】また、本発明の高周波増幅回路は、以上の
ように、前記複数の各インダクタ要素をボンディングワ
イヤとし、共通のリードフレームに、選択的に使用され
る各パッドから相互に異なる本数のボンディングワイヤ
を打つなどして、前記パッドとリードフレームとの間の
インダクタンス値がそれぞれ異なったものを設ける。
ように、前記複数の各インダクタ要素をボンディングワ
イヤとし、共通のリードフレームに、選択的に使用され
る各パッドから相互に異なる本数のボンディングワイヤ
を打つなどして、前記パッドとリードフレームとの間の
インダクタンス値がそれぞれ異なったものを設ける。
【００４４】それゆえ、スパイラルインダクタを使用し
ないので、回路面積を小さくすることができる。
ないので、回路面積を小さくすることができる。
【００４５】さらにまた、本発明の高周波増幅回路は、
以上のように、高周波受信回路のフロントエンドに組込
まれるＬＮＡなどとして用いられる高周波増幅回路にお
いて、インダクタ要素として単一のスパイラルインダク
タを設け、集積回路のパッケージング後に増幅特性を測
定した結果に応じて、前記スパイラルインダクタの最外
周部を相互に短絡するか否かを切換える。
以上のように、高周波受信回路のフロントエンドに組込
まれるＬＮＡなどとして用いられる高周波増幅回路にお
いて、インダクタ要素として単一のスパイラルインダク
タを設け、集積回路のパッケージング後に増幅特性を測
定した結果に応じて、前記スパイラルインダクタの最外
周部を相互に短絡するか否かを切換える。
【００４６】それゆえ、前記パッケージング後に前記イ
ンダクタ要素のインダクタンス値を調整し、前記インダ
クタ要素以外の回路部分のばらつきも併せて、設計値か
らのばらつきを補償することができる。これによって、
前記ばらつきによるＬＮＡの利得の低下や線形性の劣化
を補正することができ、集積回路の歩留まりを向上し、
コストダウンを図ることができる。
ンダクタ要素のインダクタンス値を調整し、前記インダ
クタ要素以外の回路部分のばらつきも併せて、設計値か
らのばらつきを補償することができる。これによって、
前記ばらつきによるＬＮＡの利得の低下や線形性の劣化
を補正することができ、集積回路の歩留まりを向上し、
コストダウンを図ることができる。
【００４７】また、インダクタ要素として集積回路上に
形成されるスパイラルインダクタを使用することで、可
変利得の高周波増幅回路を完全に集積回路内に集積する
ことができるとともに、切換え手段はスパイラルインダ
クタの最外周部を相互に短絡するか否かを切換えるだけ
であるので、簡単な構造で、かつ該インダクタ要素に関
する寄生容量も小さくすることができる。
形成されるスパイラルインダクタを使用することで、可
変利得の高周波増幅回路を完全に集積回路内に集積する
ことができるとともに、切換え手段はスパイラルインダ
クタの最外周部を相互に短絡するか否かを切換えるだけ
であるので、簡単な構造で、かつ該インダクタ要素に関
する寄生容量も小さくすることができる。
【図１】本発明の実施の一形態の高周波増幅回路の等価
回路図である。
回路図である。
【図２】図１で示す高周波増幅回路における切換え回路
および制御回路の一構成例を示すブロック図である。
および制御回路の一構成例を示すブロック図である。
【図３】図１で示す高周波増幅回路におけるインダクタ
要素の具体的な一構成例を示す斜視図である。
要素の具体的な一構成例を示す斜視図である。
【図４】本発明の実施の一形態の高周波増幅回路の他の
例の等価回路図である。
例の等価回路図である。
【図５】本発明の実施の他の形態のインダクタ要素の構
成を示す正面図である。
成を示す正面図である。
【図６】典型的な従来技術の高周波増幅回路の等価回路
図である。
図である。
【図７】典型的な従来技術の高周波増幅回路の等価回路
図である。
図である。
２１，３１ 高周波増幅回路
２２，３２，４２ 切換え回路
２３ 制御回路
２４ ボンディングワイヤ
２５ 集積回路チップ
Ｂ バイアス電源
ＩＬ インナーリード
Ｌ；Ｌ１，Ｌ２；Ｌ１１，Ｌ１２，Ｌ２１，Ｌ２２
インダクタ要素 ＬＯ 最外周部 Ｍ１，Ｍ２ ＭＯＳトランジスタ ＮＯＴ 反転回路 Ｑ 増幅幅用トランジスタ Ｑ１，Ｑ２ トランジスタ Ｓ スイッチ ＺＬ；ＺＬ１，ＺＬ２ 負荷素子
インダクタ要素 ＬＯ 最外周部 Ｍ１，Ｍ２ ＭＯＳトランジスタ ＮＯＴ 反転回路 Ｑ 増幅幅用トランジスタ Ｑ１，Ｑ２ トランジスタ Ｓ スイッチ ＺＬ；ＺＬ１，ＺＬ２ 負荷素子
─────────────────────────────────────────────────────
フロントページの続き
Ｆターム(参考） 5J092 AA04 AA51 CA87 CA91 CA92
CA98 FA18 HA02 HA10 HA33
HA38 HA39 KA04 MA11 QA03
QA04 SA13
5J500 AA04 AA51 AC87 AC91 AC92
AC98 AF18 AH02 AH10 AH33
AH38 AH39 AK04 AM11 AQ03
AQ04 AS13
Claims (3)
- 【請求項１】少なくとも１段の増幅用トランジスタおよ
びそれに対応する負帰還用のインダクタ要素を有し、集
積回路に搭載される高周波増幅回路において、 前記インダクタ要素を複数設け、 前記複数のインダクタ要素を択一的に選択して前記トラ
ンジスタに接続する切換え手段と、 前記集積回路のパッケージング後における増幅特性の測
定結果に応じた制御値が設定され、その制御値に応じて
前記切換え手段を制御する制御手段とを含むことを特徴
とする高周波増幅回路。 - 【請求項２】前記複数の各インダクタ要素は、前記集積
回路チップとリードフレームとの間を接続するボンディ
ングワイヤであることを特徴とする請求項１記載の高周
波増幅回路。 - 【請求項３】少なくとも１段の増幅用トランジスタおよ
びそれに対応する負帰還用のインダクタ要素を有し、集
積回路に搭載される高周波増幅回路において、 前記インダクタ要素として前記トランジスタに接続され
る単一のスパイラルインダクタを設け、 前記スパイラルインダクタの最外周部を相互に短絡する
ことができる切換え手段と、 前記集積回路のパッケージング後における増幅特性の測
定結果に応じた制御値が設定され、その制御値に応じて
前記切換え手段を制御する制御手段とを含むことを特徴
とする高周波増幅回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002087019A JP2003283263A (ja) | 2002-03-26 | 2002-03-26 | 高周波増幅回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002087019A JP2003283263A (ja) | 2002-03-26 | 2002-03-26 | 高周波増幅回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2003283263A true JP2003283263A (ja) | 2003-10-03 |
Family
ID=29233403
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002087019A Pending JP2003283263A (ja) | 2002-03-26 | 2002-03-26 | 高周波増幅回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2003283263A (ja) |
Cited By (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006033664A (ja) * | 2004-07-21 | 2006-02-02 | Renesas Technology Corp | 可変インピーダンス素子を用いた増幅器及び無線通信装置 |
| JP2007027650A (ja) * | 2005-07-21 | 2007-02-01 | Murata Mfg Co Ltd | 多層配線基板及びその製造方法 |
| JP2008512926A (ja) * | 2004-09-10 | 2008-04-24 | コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ | 広い周波数帯域にわたって平坦な利得応答で調節可能なカスコードｌｎａ |
| JP2008118321A (ja) * | 2006-11-02 | 2008-05-22 | Renesas Technology Corp | 増幅器 |
| JP2009253158A (ja) * | 2008-04-09 | 2009-10-29 | Nec Corp | 可変インダクタ |
| US7877077B2 (en) | 2006-10-17 | 2011-01-25 | Samsung Electronics Co., Ltd. | Multi-band low noise amplifier and multi-band radio frequency receiver including the same |
| JP2012507950A (ja) * | 2008-10-29 | 2012-03-29 | クゥアルコム・インコーポレイテッド | 改善されたｅｓｄ保護回路を有する増幅器 |
| JP2012239126A (ja) * | 2011-05-13 | 2012-12-06 | Asahi Kasei Electronics Co Ltd | 増幅器 |
| JP2013081200A (ja) * | 2008-01-04 | 2013-05-02 | Qualcomm Inc | デブースト電流経路を有するマルチ線形性モードｌｎａ |
| JP2020017812A (ja) * | 2018-07-24 | 2020-01-30 | 日本電気株式会社 | 増幅器 |
| US11431371B2 (en) | 2020-06-30 | 2022-08-30 | Murata Manufacturing Co., Ltd. | Radio-frequency module and communication device |
| WO2023160431A1 (zh) * | 2022-02-22 | 2023-08-31 | 锐石创芯(深圳)科技股份有限公司 | 低噪声放大电路及射频前端模组 |
| WO2023233912A1 (ja) * | 2022-06-02 | 2023-12-07 | 株式会社村田製作所 | 電圧変換器 |
-
2002
- 2002-03-26 JP JP2002087019A patent/JP2003283263A/ja active Pending
Cited By (17)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006033664A (ja) * | 2004-07-21 | 2006-02-02 | Renesas Technology Corp | 可変インピーダンス素子を用いた増幅器及び無線通信装置 |
| JP2008512926A (ja) * | 2004-09-10 | 2008-04-24 | コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ | 広い周波数帯域にわたって平坦な利得応答で調節可能なカスコードｌｎａ |
| JP2007027650A (ja) * | 2005-07-21 | 2007-02-01 | Murata Mfg Co Ltd | 多層配線基板及びその製造方法 |
| JP4701896B2 (ja) * | 2005-07-21 | 2011-06-15 | 株式会社村田製作所 | 多層配線基板及びその製造方法 |
| US7877077B2 (en) | 2006-10-17 | 2011-01-25 | Samsung Electronics Co., Ltd. | Multi-band low noise amplifier and multi-band radio frequency receiver including the same |
| US8422981B2 (en) | 2006-10-17 | 2013-04-16 | Samsung Electronics Co., Ltd. | Multi-band low noise amplifier and multi-band radio frequency receiver including the same |
| JP2008118321A (ja) * | 2006-11-02 | 2008-05-22 | Renesas Technology Corp | 増幅器 |
| JP2013081200A (ja) * | 2008-01-04 | 2013-05-02 | Qualcomm Inc | デブースト電流経路を有するマルチ線形性モードｌｎａ |
| JP2009253158A (ja) * | 2008-04-09 | 2009-10-29 | Nec Corp | 可変インダクタ |
| JP2012507950A (ja) * | 2008-10-29 | 2012-03-29 | クゥアルコム・インコーポレイテッド | 改善されたｅｓｄ保護回路を有する増幅器 |
| JP2012239126A (ja) * | 2011-05-13 | 2012-12-06 | Asahi Kasei Electronics Co Ltd | 増幅器 |
| JP2020017812A (ja) * | 2018-07-24 | 2020-01-30 | 日本電気株式会社 | 増幅器 |
| US11431371B2 (en) | 2020-06-30 | 2022-08-30 | Murata Manufacturing Co., Ltd. | Radio-frequency module and communication device |
| US11616521B2 (en) | 2020-06-30 | 2023-03-28 | Murata Manufacturing Co., Ltd. | Radio-frequency module and communication device |
| US11984920B2 (en) | 2020-06-30 | 2024-05-14 | Murata Manufacturing Co., Ltd. | Radio-frequency module and communication device |
| WO2023160431A1 (zh) * | 2022-02-22 | 2023-08-31 | 锐石创芯(深圳)科技股份有限公司 | 低噪声放大电路及射频前端模组 |
| WO2023233912A1 (ja) * | 2022-06-02 | 2023-12-07 | 株式会社村田製作所 | 電圧変換器 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3663397B2 (ja) | 高周波電力増幅器 | |
| US7567128B2 (en) | Power amplifier suppressing radiation of second harmonic over wide frequency band | |
| US7119613B2 (en) | RF amplifier | |
| US20030032396A1 (en) | Electronic apparatus and wireless communication system | |
| US20080299914A1 (en) | Electronic component for communication device and semiconductor device for switching transmission and reception | |
| US12132449B2 (en) | Amplification circuit | |
| JP2003283263A (ja) | 高周波増幅回路 | |
| JP2005516444A6 (ja) | 補償されたｒｆ増幅器デバイス | |
| US20040108902A1 (en) | High frequency power amplifier electric parts and radio telecommunication system | |
| US7064612B2 (en) | High frequency power amplification electric part and wireless communication system | |
| US6775525B1 (en) | Radio communication apparatus and semiconductor device | |
| EP1748553A1 (en) | Amplifier arrangement and method | |
| JP2001196865A (ja) | 無線通信装置及び半導体装置 | |
| US6570451B2 (en) | High-frequency power amplifier | |
| US7288989B2 (en) | Low-noise amplifier with a transformer | |
| JP2005184631A (ja) | 高周波電力増幅用電子部品 | |
| JP2002043869A (ja) | 高周波集積回路及び半導体装置 | |
| JP3731122B2 (ja) | マイクロ波高出力増幅器 | |
| JPH11252019A (ja) | 光受信回路 | |
| JP2005223473A (ja) | 高周波電力増幅モジュール、半導体集積回路装置、およびその製造方法 | |
| JP3438953B2 (ja) | バイアス回路 | |
| JP4017870B2 (ja) | 低雑音増幅器 | |
| US11309842B2 (en) | Power amplifier circuit | |
| JP3211729B2 (ja) | 増幅器及び電圧制御ゲインコントロール回路 | |
| US10855227B2 (en) | Distortion compensation circuit |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040728 |
|
| A977 | Report on retrieval |
Effective date: 20060619 Free format text: JAPANESE INTERMEDIATE CODE: A971007 |
|
| A131 | Notification of reasons for refusal |
Effective date: 20060627 Free format text: JAPANESE INTERMEDIATE CODE: A131 |
|
| A521 | Written amendment |
Effective date: 20060804 Free format text: JAPANESE INTERMEDIATE CODE: A523 |
|
| RD02 | Notification of acceptance of power of attorney |
Effective date: 20060804 Free format text: JAPANESE INTERMEDIATE CODE: A7422 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070206 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20070605 |