JP2005353984A - 不揮発性記憶装置 - Google Patents

Abstract

【課題】 一層ゲート型の不揮発性記憶装置に関し、特に、書き込みや消去などの動作特性に優れた不揮発性記憶装置を提供する。
【解決手段】 本発明の不揮発性記憶装置は、分離絶縁層２０により第１領域１０Ａ、第２領域１０Ｂおよび第３領域１０Ｃとが画定された第１の導電型の半導体層１０と、前記第１領域１０Ａに設けられ、コントロールゲートの役割を果たす第２の導電型の半導体部１２と、前記第２領域１０Ｂに設けられた前記第１の導電型の半導体部１０と、前記第３領域１０Ｃに設けられた前記第２の導電型の半導体部１４と、前記第１〜第３領域１０Ａ〜Ｃの半導体層１０の上方に設けられた絶縁層３０と、前記絶縁層３０の上方に前記第１〜第３領域１０Ａ〜Ｃに亘って設けられたフローティングゲート電極３２と、前記第１領域１０Ａにおいて、前記フローティングゲート電極３２の側方に設けられた前記第１の導電型の不純物領域３４など、を含む。
【選択図】 図１

Description

本発明は、フローティングゲートを有する不揮発性記憶装置に関し、特に、簡易な製造工程で製造することができる不揮発性記憶装置に関する。

不揮発性記憶装置の一つとして、半導体層上に絶縁層を介して設けられたフローティングゲート電極と、さらに、フローティングゲート電極の上に絶縁層を介して設けられたコントロールゲート電極と、半導体層に設けられたソース領域およびドレイン領域と、からなるスタックゲート型の不揮発性記憶装置があげられる。このようなスタックゲート型の不揮発性記憶装置では、コントロールゲート電極と、ドレイン領域とに、所定の電圧を印加して、フローティングゲート電極に電子の注入／放出を行うことで書き込みおよび消去が行われる。

しかしながら、このようなスタックゲート型の不揮発性記憶装置では、２回のゲート電極の形成工程を有するために工程数が増加し、かつ、フローティングゲート電極の上に、薄膜の絶縁層を形成する必要があり製造工程が煩雑になる。

そこで、スタックゲート型の不揮性記憶装置と比して、簡易な製造工程で、かつ安価なコストで製造できる不揮発性記憶装置として、特許文献１に参照の不揮発性記憶装置が提案されている。特許文献１に記載の不揮発性記憶装置は、コントロールゲートが半導体層内のＮ型の不純物領域であり、フローティングゲート電極が、一層のポリシリコン層などの導電層からなる（以下、「一層ゲート型の不揮発性記憶装置」ということもある）。このような一層ゲート型の不揮発性記憶装置は、ゲート電極を積層する必要がないため、通常のＣＭＯＳトランジスタのプロセスと同様にして形成することができる。
特開昭６３−１６６２７４号公報

本発明は、いわゆる、一層ゲート型の不揮発性記憶装置に関し、特に、書き込みや消去などの動作特性に優れた不揮発性記憶装置を提供することにある。

本発明の不揮発性記憶装置は、分離絶縁層により第１領域、第２領域および第３領域とが画定された第１の導電型の半導体層と、
前記第１領域に設けられ、コントロールゲートの役割を果たす第２の導電型の半導体部と、
前記第２領域に設けられた前記第１の導電型の半導体部と、
前記第３領域に設けられた前記第２の導電型の半導体部と、
前記第１〜第３領域半導体層の上方に設けられた絶縁層と、
前記絶縁層の上方に前記第１〜第３の領域に亘って設けられたフローティングゲート電極と、
前記第１領域において、前記フローティングゲート電極の側方に設けられた前記第１の導電型の不純物領域と、
前記第２領域において、前記フローティングゲート電極の側方に設けられ、ソース領域またはドレイン領域となる前記第２の導電型の不純物領域と、
前記第３領域において、前記フローティングゲート電極の側方に設けられ、ソース領域またはドレイン領域となる前記第１の導電型の不純物領域と、を含む。

本発明の不揮発性記憶装置は、いわゆる一層ゲート型の不揮発性記憶装置であり、第１領域の半導体層に設けられた第２の導電型の半導体部がコントロールゲートの役割を果たし、第１〜第３領域の上方にはフローティングゲート電極が設けられている。そして、第２領域の半導体層の上方に設けられたフローティングゲート電極をゲート電極とするＭＯＳトランジスタが書き込み部となり、第３領域の半導体層の上方に設けられたフローティングゲート電極をゲート電極とするＭＯＳトランジスタが消去部となる。つまり、本発明の一層ゲート型の不揮発性記憶装置では、書き込みと消去とをチャネルの導電型が異なるＭＯＳトランジスタで行うという構成になっている。このように、書き込みと消去とを異なるＭＯＳトランジスタで行う利点を以下に説明する。消去は、容量結合の小さい箇所に電圧を印加して、容量結合の大きい箇所を０Ｖにすることで、ＦＮトンネル電流によりフローティングゲート電極に注入されている電子を引き抜くことで行われる。従来例としてあげられる一層ゲート型の不揮発性記憶装置としては、書き込みと消去とを同一のＭＯＳトランジスタ（同一箇所）で行うタイプのものがある。一層ゲート型の不揮発性記憶装置では、コントロールゲートとフローティングゲート電極との間の容量を書き込みの領域の容量と比して大きくする必要があるため、書き込み領域の容量が小さくなるように設計されている。つまり、消去の際には、容量結合の小さい箇所に消去のための大きな電圧を印加しなくてはならないことになる。

しかし、特に、微細な不揮発性記憶装置の場合には、消去の際に印加する電圧に対して十分な耐圧を確保することができず、ＭＯＳトランジスタが破壊されてしまうことがある。そのため、本発明の不揮発性記憶装置では、書き込みと消去とを異なるＭＯＳトランジスタで行い、かつ、それぞれのＭＯＳトランジスタのチャネルの導電型を異ならせている。消去を行うＭＯＳトランジスタとして、Ｐチャネル型のＭＯＳトランジスタを形成すると、この消去のためのＭＯＳトランジスタは、Ｎ型のウエルの上に形成されることになる。そのため、消去の際に、ウエルと、基板（半導体層）のジャンクション耐圧までの電圧を印加することができることになる。その結果、書き込み領域と同一の箇所で消去をする場合と比して消去の電圧に対する耐圧を向上させることができ、微細化が図られ信頼性の向上した不揮発性記憶装置を提供することができる。

また、本発明の不揮発性記憶装置は、コントロールゲートが設けられている第１領域において、フローティングゲート電極を挟むように、第１の導電型の不純物領域が設けられている。すなわち、Ｎウエル（コントロールゲート）には、絶縁層と、フローティングゲート電極と、不純物領域とを有する第１の導電型のチャネルを有するＭＯＳトランジスタが設けられていることになる。本発明の不揮発性記憶装置では、コントロールゲートに電圧を印加することで、容量比に応じた電圧をフローティングゲート電極に印加することができる。コントロールゲートに電圧が印加されたときに、ＭＯＳトランジスタのチャネルが誘起されることで、コントロールゲートの空乏化を防ぐことができる。そのため、容量結合を増加させることができ、書き込み速度の向上を図ることができる。その結果、動作特性の向上した不揮発性記憶装置を提供することができる。

本発明の第２の不揮発性記憶装置は、分離絶縁層により第１領域、第２領域および第３領域が画定された第１の導電型の半導体層と、
前記第１領域および第２領域を囲むように前記半導体層に設けられた前記第１の導電型の半導体部と、
前記第３領域の前記半導体層に設けられた第２の導電型の半導体部と、
前記第１〜第３領域の半導体層の上方に設けられた絶縁層と、
前記絶縁層の上方に第１〜第３領域にわたって設けられたフローティングゲート電極と、
前記第１領域において、前記フローティングゲート電極の下方の半導体層に設けられ、コントロールゲートの役割を果たす前記第２の導電型の第１不純物領域と、
前記第２領域において、前記フローティングゲート電極の側方に設けられ、ソース領域またはドレイン領域となる前記第２の導電型の第２不純物領域と、
前記第３領域において、前記フローティングゲート電極の側方に設けられ、ソース領域またはドレイン領域となる前記第１の導電型の第３不純物領域と、を含む。

本発明の第２の不揮発性記憶装置は、第１の不揮発性記憶装置と同様で、新規な構造を有する一層ゲート型の不揮発性記憶装置を提供する。第２の不揮発性記憶装置では、第１領域のフローティングゲート電極の下方に設けられた第２の導電型の第１不純物領域がコントロールゲートの役割を果たしている。そのため、ウエル全体がコントロールゲートである第１の不揮発性記憶装置と比して、微細化が図られた不揮発性記憶装置を提供することができる。

（第１の実施の形態）
以下に、本実施の形態にかかる不揮発性記憶装置について図１〜３を参照しつつ説明する。図１は、本実施の形態の不揮発性記憶装置であるメモリセルＣ１００を示す斜視図であり、図２は、メモリセルＣ１００のフローティングゲート電極３２と、不純物領域の配置を示す平面図であり、図３（Ａ）は、図２のＡ−Ａ線に沿った断面図である。図３（Ｂ）は、図２のＢ−Ｂ線に沿った断面である。図３（Ｃ）は、図２のＣ−Ｃ線に沿った断面図である。なお、図１のＸ−Ｘ線は、図２のＸ−Ｘ線と対応する。

図１に示されるように、本実施の形態にかかるメモリセルＣ１００は、Ｐ型の半導体層１０に設けられている。半導体層１０は、分離絶縁層２０により第１領域１０Ａと、第２領域１０Ｂと、第３領域１０Ｃとが画定されている。第１領域１０Ａと第３領域１０Ｃには、Ｎ型のウエル１２，１４が設けられている。第１領域１０ＡのＮ型のウエル１２は、メモリセルＣ１００のコントロールゲートの役割を果たす。第２領域１０Ｂは、後述するフローティングゲート電極３２に電子の注入が行われる書き込み部である。第３領域１０Ｃはフローティングゲート電極３２に注入された電子を放出するための消去部である。各領域の断面構造については後述する。

第１領域１０Ａ〜第３領域１０Ｃの半導体層１０の上には、絶縁層３０が設けられている。絶縁層３０の上には、第１〜第３領域１０Ａ，Ｂ，Ｃにわたってフローティングゲート電極３２が設けられている。また、第１領域１０Ａでは、フローティングゲート電極３２が設けられている領域と分離絶縁層２０により分離された領域にＮ型の不純物領域４０が設けられている。Ｎ型の不純物領域４０は、コントロールゲートであるＮ型のウエル１２に書き込みの際に電圧を印加するためのコンタクト領域である。

第１領域１０Ａにおいて、図１、２に示すように、フローティングゲート電極３２を挟む位置にＰ型の不純物領域３４が設けられている。同様に、第２領域１０Ｂでは、フローティングゲート電極３２挟んでＮ型の不純物領域３６が設けられ、第３領域１０Ｃでは、フローティングゲート電極３２を挟んで、Ｐ型の不純物領域３８が設けられている。

次に、各領域の断面構造について説明する。

図３（Ａ）に示すように、第１領域１０Ａでは、Ｐチャネル型トランジスタ１００Ａが設けられている。Ｐチャネル型トランジスタ１００Ａは、Ｎ型のウエル１２の上に設けられた絶縁層３０と、絶縁層３０の上に設けられたフローティングゲート電極３２と、Ｎ型のウエル１２に設けられた不純物領域３４と、を有する。不純物領域３４は、ソース領域またはドレイン領域となる。このようにコントロールゲートの役割を果たすＮ型のウエル１２にＰチャネル型トランジスタ１００Ａを設けている利点については、後述の本実施の形態の作用効果を説明する際に説明する。

図３（Ｂ）に示すように、第２領域１０Ｂには、メモリセルＣ１００に書き込みを行うためにＮチャネル型ＭＯＳトランジスタ１００Ｂが設けられている。Ｎチャネル型トランジスタ１００Ｂは、Ｐ型の半導体層１０の上に設けられた絶縁層３０と、絶縁層３０の上に設けられたフローティングゲート電極３２と、半導体層１０に設けられた不純物領域３６と、を有する。不純物領域３６は、ソース領域またはドレイン領域となる。

図３（Ｃ）に示すように、第３領域１０Ｃには、Ｐチャネル型トランジスタ１００Ｃが設けられている。Ｐチャネル型トランジスタ１００Ｃは、Ｎ型のウエル１４の上に設けられた絶縁層３０と、絶縁層３０の上に設けられたフローティングゲート電極３２と、Ｎ型のウエル１４に設けられた不純物領域３８とを有する。不純物領域３８は、ソース領域またはドレイン領域となる。

次に、図２を参照しながら、フローティングゲート電極３２と、Ｎ型のウエル１２や各種不純物領域３４，３６，３８との位置関係について説明する。本実施の形態にかかる不揮発性記憶装置では、第１領域１０Ａのフローティングゲート電極３２とＮ型のウエル１２との間の容量と、第２領域１０Ｂのフローティングゲート電極３２とＰ型の半導体層１０との間の容量の比に応じた電圧がフローティングゲート電極３２に印加される。つまり、コントロールゲートに印加にした電圧に容量比を乗じた数値の電圧がフローティングゲート電極３２に印加されることになる。そのため、効率よく書き込みを行うためには、フローティングゲート電極３２とコントロールゲートであるＮ型のウエル１２との重なり面積は、書き込みが行われる第２領域１０Ｂの半導体層１０とフローティングゲート電極３２との重なり面積と比して大きいことが好ましい。本実施の形態の不揮発性記憶装置では、次のように面積を決定する。

まず、第１領域１０Ａにおいて、フローティングゲート電極３２とコントロールゲートであるＮ型のウエル１２との重なり部分の第１面積とする。第１領域１０Ａ〜第３領域１０Ｃのフローティングゲート電極３２とＰ型の半導体層１０との重なり部分の総和面積を第２面積とする。本実施の形態の不揮発性記憶装置では、所定の容量比を確保するために、面積比（第１面積／第２面積）を０．６〜０．９にすることができる。これは、面積比が、０．６より小さい場合には、書き込み／消去効率が著しく劣化するためであり、０．９を超える場合には、コントロールゲート面積が著しく増加するためであるためである。

本実施の形態の不揮発性記憶装置は、いわゆる一層ゲート型の不揮発性記憶装置であり、第１領域１０Ａの半導体層１０に設けられた第１の導電型の半導体部であるＮ型のウエル１２がコントロールゲートの役割を果たし、第１〜第３領域１０Ａ〜Ｃの上方にはフローティングゲート電極３２が設けられている。そして、第２領域１０Ｂの半導体層１０の上方に設けられたフローティングゲート電極３２をゲート電極とするＭＯＳトランジスタ１００Ｂが書き込み部となり、第３領域１０Ｃの半導体層１０の上方に設けられたフローティングゲート電極３２をゲート電極とするＭＯＳトランジスタ１００Ｃが消去部となる。つまり、本実施の形態にかかる一層ゲート型の不揮発性記憶装置では、書き込みと消去とをチャネルの導電型が異なるＭＯＳトランジスタ１００Ｂ，Ｃで行うという構成になっている。このように、書き込みと消去とを異なるＭＯＳトランジスタ１００Ｂ，Ｃで行う利点を以下に説明する。消去は、容量結合の小さい箇所に電圧を印加して、容量結合の大きい箇所を０Ｖにすることで、ＦＮトンネル電流によりフローティングゲート電極３２に注入されている電子を引き抜くことで行われる。従来例としてあげられる一層ゲート型の不揮発性記憶装置としては、書き込みと消去とを同一のＭＯＳトランジスタ（同一箇所）で行うタイプのものがある。一層ゲート型の不揮発性記憶装置では、コントロールゲートとフローティングゲート電極間の容量と書き込み領域の容量との比を大きくする必要があるため、書き込み領域の容量が小さくなるように設計されている。つまり、書き込みと消去を同一の箇所で行う構造の一層ゲート型の不揮発性記憶装置では、消去の際には、容量結合の小さい箇所に消去のための大きな電圧を印加しなくてはならないことになる。

しかし、特に、微細な不揮発性記憶装置の場合には、消去の際に印加する電圧に対して十分な耐圧を確保することができず、ＭＯＳトランジスタが破壊されてしまうことがある。そのため、本実施の形態の不揮発性記憶装置では、書き込みと消去とを異なるＭＯＳトランジスタ１００Ｂ，Ｃで行い、かつ、それぞれのＭＯＳトランジスタ１００Ｂ，Ｃのチャネルの導電型を異ならせている。消去を行うＭＯＳトランジスタ１００Ｃとして、Ｐチャネル型のＭＯＳトランジスタ１００Ｃを設けている。ＭＯＳトランジスタ１００Ｃは、Ｎ型のウエル１４の上に形成されることになる。そのため、消去の際に、Ｎ型のウエル１４と半導体層１０とのジャンクション耐圧までの電圧を印加することができることになる。その結果、書き込み領域と同一の箇所で消去をする場合と比して消去の電圧に対する耐圧を向上させることができ、信頼性の向上した不揮発性記憶装置を提供することができる。

また、本実施の形態の不揮発性記憶装置は、コントロールゲートが設けられている第１領域１０Ａにおいて、フローティングゲート電極３２を挟むように、Ｐ型の不純物領域３４が設けられている。すなわち、Ｎ型のウエル（コントロールゲート）１２には、絶縁層３０と、フローティングゲート電極３２と、不純物領域３４とを有するＰチャネル型のＭＯＳトランジスタ１００Ａが設けられていることになる。本実施の形態の不揮発性記憶装置では、コントロールゲート１２に電圧を印加することで、容量比に応じた電圧をフローティングゲート電極３２に印加することができる。Ｎ型のウエル１２に、電圧が印加されたときに、ＭＯＳトランジスタ１００Ａのチャネルが誘起され、コントロールゲートの空乏化を防ぐことができる。そのため、容量結合を増加させることができ、書き込み速度の向上を図ることができる。

上述のように、第１領域１０Ａにおいて、フローティングゲート電極３２を挟むように、不純物領域３４を有する他の利点として、次のことを挙げることができる。本実施の形態の一層ゲート型の不揮発性記憶装置では、容量比に応じた電圧が第２領域１０ＢのＭＯＳトランジスタ１００Ｂに印加されることで、ＣＨＥ（Ｃｈａｎｅｌ Ｈｏｔ Ｅｌｅｃｔｒｏｎ）によりフローティングゲート電極３２に電子が注入され、書き込みが行われる。そのため、より大きな容量比がとれるような構成をとることが好ましい。そのためには、第１領域１０ＡでのＮ型のウエル１２とフローティングゲート電極３２との重なり面積と、第２領域１０Ｂでのフローティングゲート電極３２と半導体層１０との重なり面積との比が所望の比であることが好ましい。しかし、たとえば、フローティングゲート電極３２のパターニング時にマスクの合わせずれがあった場合、フローティングゲート電極３２の一部が分離絶縁層２０の上に乗り上げてしまうことがある。この場合には、フローティングゲート電極３２とＮ型のウエル１２との重なり面積が、所望の面積よりも減少してしまうことになる。しかし、本実施の形態の不揮発性記憶装置によれば、不純物領域３４の幅の分だけのマージンがあることで、合わせずれによる重なり面積の低減を抑制することができ、所望の容量比をとることができる。特に、微細化が図られたデバイスでは、合わせずれの抑制をすることが困難なこともあるが、フローティングゲート電極３２を挟むように不純物領域３４があることで、所望の重なり面積を確保することができるのである。

（第２の実施の形態）
次に、第２の実施の形態の不揮発性記憶装置について図４〜６を参照しながら説明する。第２の実施の形態の不揮発性記憶装置は、第１の実施の形態と比してコントロールゲート部の構造が異なる例である。第２の実施の形態にかかる不揮発性記憶装置では、フローティングゲート電極３２下に設けられたＮ型の不純物領域をコントロールゲートとしている点が第１の実施の形態と異なる点である。図４は、本実施の形態の不揮発性記憶装置であるメモリセルＣ１００示す斜視図であり、図５は、メモリセルＣ１００のフローティングゲート電極３２と、各種不純物領域３５，３６，３８等の配置を示す平面図であり、図６（Ａ）は、図５のＡ−Ａ線に沿った断面図である。図６（Ｂ）は、図５のＢ−Ｂ線に沿った断面である。図６（Ｃ）は、図５のＣ−Ｃ線に沿った断面図である。なお、第１の実施の形態と同様の構造、同様の部材については、詳細な説明を省略する。

図４に示すように、第２の実施の形態の不揮発性記憶装置は、第１の実施の形態にかかる不揮発性記憶装置と同様に、Ｐ型の半導体層１０に設けられている。半導体層１０は、分離絶縁層２０により、第１領域１０Ａと、第２領域１０Ｂと、第３領域１０Ｃとに分離画定されている。第１領域１０Ａおよび第２領域１０Ｂは、Ｐ型の半導体層１０に設けられている。第３領域１０Ｃは、Ｎ型のウエル１４に設けられている。第１の実施の形態と同様で、第１領域１０Ａはコントロールゲート部であり、第２領域１０Ｂは書き込み部であり、第３領域１０Ｃは消去部である。

図４に示すように、第１領域１０Ａ〜第３領域１０Ｃの半導体層１０の上には、絶縁層３０が設けられている。絶縁層３０の上には、第１〜第３領域１０Ａ〜Ｃにわたって設けられたフローティングゲート電極３２が設けられている。第１領域１０Ａでは、図４、５に示すように、フローティングゲート電極３２を挟むように、Ｎ型の不純物領域３５が設けられている。第２領域１０Ｂでは、フローティングゲート電極３２を挟むように、Ｐ型の不純物領域３６が設けられている。第３領域１０Ｃでは、フローティングゲート電極３２を挟むように、Ｎ型の不純物領域３８が設けられている。

次に、各領域の断面構造について図６（Ａ）〜（Ｃ）を参照しつつ説明する。

図６（Ａ）に示すように、第１領域１０Ａでは、Ｐ型の半導体層１０の上に設けられた絶縁層３０と、絶縁層３０の上に設けられたフローティングゲート電極３２と、フローティングゲート電極３２下の半導体１０に設けられたＮ型の不純物領域４２と、不純物領域４２に隣接して設けられたＮ型の不純物領域３５と、を有する。Ｎ型の不純物領域４２は、コントロールゲートの役割を果たし、不純物領域３５は、コントロールゲート線と電気的に接続され、コントロールゲートに電圧を印加するためのコンタクト部となる。

図６（Ｂ）に示すように、第２領域１０Ｂには、書き込みを行うためのＮチャネル型トランジスタ１００Ｂが設けられている。Ｎチャネル型トランジスタ１００Ｂは、Ｐ型の半導体層１０の上に設けられた絶縁層３０と、絶縁層３０の上に設けられたフローティングゲート電極３２と、半導体層１０に設けられた不純物領域３６とを有する。不純物領域３６は、ソース領域またはドレイン領域となる。

図６（Ｃ）に示すように、第３領域１０Ｃには、Ｐチャネル型トランジスタ１００Ｃが設けられている。Ｐチャネト型トランジスタ１００Ｃは、Ｎ型のウエル１４の上に設けられた絶縁層３０と、絶縁層３０の上に設けられたフローティングゲート電極３４と、Ｎ型のウエル１４中に設けられた不純物領域３８とを有する。不純物領域３８は、ソース領域またはドレイン領域となる。

また、第２の実施の形態の不揮発性記憶装置では、フローティングゲート電極３２と不純物領域４２との重なり面積（第１面積）と、第１領域１０Ａ〜第３領域１０Ｃにおけるフローティングゲート電極３２と半導体層１０との重なり総和面積（第２面積）との比が、６：１０〜９：１０であることが好ましい。第１面積と第２面積との比が上記範囲になるよう構成することで、所望の容量比を有する不揮発性記憶装置を提供することができる。

本実施の形態の第２の不揮発性記憶装置によれば、第１の不揮発性記憶装置と同様の利点を有し、動作特性の向上した一層ゲート型の不揮発性記憶装置を提供する。さらに、第２の不揮発性記憶装置では、第１領域１０Ａのフローティングゲート電極３２下のＮ型の第１不純物領域４２がコントロールゲートの役割を果たしている。そのため、Ｎ型のウエル１２全体がコントロールゲートである第１の不揮発性記憶装置と比して、微細化が図られた不揮発性記憶装置を提供することができる。

また、第１領域１０Ａにおいて、フローティングゲート電極３２を挟むようにＮ型の不純物領域３５が設けられている。そのため、第１の実施の形態と同様に、フローティングゲート電極３２形成時のマスクの合わせずれによる、容量の低下を抑制することができる。その結果、特性の良好な不揮発性記憶装置を提供することができる。

次に、第１および第２の実施の形態にかかる不揮発性記憶装置の動作方法について説明する。図７は、第１および第２の実施の形態にかかる不揮発性記憶装置の等価回路を示す図である。図１〜３および図４〜６では、特に図示しないが、本実施の形態の不揮発性メモリには、選択トランジスタが設けられている。図７に示すように、選択トランジスタのゲート電極は、ワード線と電気的に接続され、ドレイン領域は、ビット線に電気的に接続されている。そして、ソース領域は、書き込み領域のＭＯＳトランジスタ１００Ｂのドレイン領域３６と電気的に接続している。書き込み領域のトランジスタのソース領域が、グランド線に接続されている。

まず、書き込み動作について説明する。書き込み動作は、第２領域１０ＢのＮチャネル型トランジスタにＣＨＥ（Ｃｈａｎｅｌ Ｈｏｔ Ｅｌｅｃｔｒｏｎ）により、フローティングゲート電極３２に電子を注入することにより行われる。コントロールゲートであるＮ型のウエル１２に８Ｖ、第２領域のＭＯＳトランジスタ１００Ｂのドレイン領域に、選択トランジスタを介して８Ｖの電圧を印加する。Ｎ型のウエル１２に８Ｖの電圧を印加することにより、フローティングゲート電極３２に約７．２Ｖの電圧を印加することができる。これにより、第２領域１０ＢのＭＯＳトランジスタ１００Ｂのドレイン領域３６近傍でホットエレクトロンを発生させることができる。そして、このホットエレクトロンが、フローティングゲート電極３２に注入されることで書き込みが行われる。

次に、読み出しについて説明する。読み出しの際には、フローティングゲート電極３２に電子が注入されている（書き込みがされている）不揮発性記憶装置では、ＭＯＳトランジスタ１００Ｂのしきい値が変動することを利用する。たとえば、コントロールゲートであるＮ型のウエル１２およびＭＯＳトランジスタ１００Ｂのドレイン領域３６に所定の電圧を印加して、ＭＯＳトランジスタ１００Ｂに電流が流れるか否か、または、電圧の増減をセンスすることで、読み出しを行う。

次に、消去について説明する。消去の際には、コントロールゲートであるＮ型のウエル１２を接地した状態で、たとえば１８Ｖの電圧を消去のためのＭＯＳトランジスタ１００Ｃのドレイン領域３８に印加することで、ＦＮトンネル電流により、電子をフローティングゲート電極３２から引き抜くことができる。

次に、上述の不揮発性記憶装置の製造方法について説明する。以下の製造方法の説明では、第１の実施の形態にかかる不揮発性記憶装置について説明をした後に、第２の実施の形態の不揮発性記憶装置の製造方法で異なる点について説明する。

まず、図８に示すように、半導体層１０の所定の領域に分離絶縁層２０を形成する。本実施の形態の半導体装置では、Ｐ型の半導体層１０を用いる。分離絶縁層２０の形成は、公知のＬＯＣＯＳ（Ｌｏｃａｌ Ｏｘｉｄａｔｉｏｎ ｏｆ Ｓｌｉｃｏｎ）法や、ＳＴＩ（Ｓｈａｌｌｏｗ Ｔｒｅｎｃｈ Ｉｓｏｌａｔｉｏｎ）法により行われる。図８には、ＳＴＩ法により分離絶縁層２０を形成した場合を示す。分離絶縁層２０により、第１領域１０Ａおよび第２領域１０Ｂ、第３領域１０Ｃに分離される。また、このとき、図８には示さないが、選択トランジスタ形成領域も画定される。

ついで、図８に示すように、第１領域１０ＡにＮ型のウエル１２を、第３領域１０Ｃに、Ｎ型のウエル１４を形成する。Ｎ型のウエル１２，１４の形成では、第１領域１０Ａおよび第３領域１０Ｃ以外を覆うマスク層（図示せず）を形成した後、Ｎ型の不純物を導入することで行われる。第１領域１０Ａに形成されるＮ型のウエル１２は、コントロールゲートの役割を果たすものである。また、必要に応じて、第２領域にＰ型のウエル（図示せず）を形成してもよい。Ｐ型のウエルを形成する場合には、Ｐ型もしくはＮ型のウエル１２，１４のいずれを先に形成してもよい。

次に、図９に示すように、第１領域１０Ａ、第２領域１０Ｂおよび第３領域１０Ｃの半導体層１０の上に絶縁層３０を形成する。絶縁層３０は、たとえば、熱酸化法により形成することができる。

ついで、図９に示すように、絶縁層３０の上に、フローティングゲート電極３２を形成する。フローティングゲート電極３２は、半導体層１０の上方に、たとえば、ポリシリコン層からなる導電層（図示せず）を形成し、この導電層をパターニングすることで形成される。このとき、フローティングゲート電極３２は、第１領域１０ＡのＮ型のウエル１２との重なり面積が、第１領域１０Ａ〜第３領域１０Ｃの半導体層１０との重なり面積の総和と比して６：１０〜９：１０となるように形成する。

次に、図１に参照されるように、フローティングゲート電極３２をマスクとしてソース領域またはドレイン領域となる不純物領域の形成を行う。第１領域１０Ａおよび第３領域１０Ｃでは、Ｐ型の不純物領域３４，３８が形成され、第２領域１０Ｂでは、Ｎ型の不純物領域３６が形成される。まず、Ｐ型の不純物領域３４，３８の形成では、第２領域１０Ｂを覆うようにレジスト層などのマスク層を形成し、フローティングゲート電極３２をマスクとして、Ｐ型の不純物を導入することで形成される。ついで、Ｎ型の不純物領域３６の形成では、第１および第３領域１０Ａ，Ｃを覆うようにレジスト層などのマスク層を形成し、フローティングゲート電極３２をマスクとして、Ｎ型の不純物を導入することで形成される。

また、図示していない選択トランジスタの絶縁層、ゲート電極、ソース領域およびドレイン領域の形成は、上述の絶縁層３０の形成や、フローティングゲート電極３２の形成や、各種不純物領域の形成と同一の工程で行われることができる。

以上の工程により、第１の実施の形態にかかる不揮発性記憶装置を製造することができる。次に、第２の実施の形態の不揮発性記憶装置の製造方法について、上述の製造方法とは異なる点について説明する。まず、分離絶縁層を形成し、第１領域１０Ａ、第２領域１０Ｂおよび第３領域１０Ｃを画定する。ついで、第３領域１０ＣにＮ型のウエル１４を形成する（図４参照）。必要であれば、第１領域１０Ａおよび第２領域１０Ｂを囲むようにＰ型のウエル（図示せず）を形成してもよい。その後、絶縁層３０およびフローティングゲート電極３２を形成する。ついで、第３領域１０Ｃにおいて、フローティングゲート電極３２を挟むようにＰ型の不純物領域３８の形成を行い、第１領域１０Ａ及び第２領域１０Ｂにおいては、Ｎ型の不純物領域３５、３６を形成する。このようにして、第２の実施の形態の不揮発性記憶装置を製造することができる。

本実施の形態の不揮発性記憶装置は、上述の製造工程からもわかるように、通常のＣＭＯＳトランジスタの製造プロセスと同一の工程で製造することができる。そのため、煩雑な工程を経ることなく製造することができ、また、ＭＯＳトランジスタで構成されるＩＣと同一の基板（半導体層）に混載することができるという利点を有している。

なお、本発明は上述の実施の形態に限定されず、本発明の要旨の範囲内で変形することが可能である。たとえば、フローティングゲート電極３２の形状として、図１や図４に示す形状を例示したが、所望の容量結合比を確保できればよく、これに限定されることはない。また、本発明の不揮発性記憶装置は、たとえば、液晶パネルの調整用の不揮発性記憶装置として好適に用いることができる。液晶パネルの調整用の不揮発性記憶装置として用いる場合、通常のＣＭＯＳトランジスタの製造プロセスと同様の工程で形成することができるため、液晶表示ドライバＩＣと同時に形成することができるという利点がある。その結果、製造工程を増加させることなく、特性の優れた不揮発記憶装置が混載された表示用ドライバＩＣを提供することができるのである。

また、本実施の形態の不揮発性記憶装置を用いてメモリセルアレイを構成する場合には、面積効率を考慮して鏡面配置にして、メモリセルアレイを構成することができる。

第１の実施の形態にかかる不揮発性記憶装置を模式的に示す斜視図。 第１の実施の形態にかかる不揮発性記憶装置を模式的に示す平面図。 （Ａ）は、図２のＡ−Ａ線に沿った断面図であり、（Ｂ）は、図２のＢ−Ｂ線に沿った断面図であり、（Ｃ）は、図２のＣ−Ｃ線に沿った断面図。 第２の実施の形態にかかる不揮発性記憶装置を模式的に示す斜視図。 第２の実施の形態にかかる不揮発性記憶装置を模式的に示す平面図。 （Ａ）は、図５のＡ−Ａ線に沿った断面図であり、（Ｂ）は、図５のＢ−Ｂ線に沿った断面図であり、（Ｃ）は、図５のＣ−Ｃ線に沿った断面図。 図１，４に示す不揮発性記憶装置の等価回路を示す図。 図１，４に示す不揮発性記憶装置の製造工程を示す図。 図１，４に示す不揮発性記憶装置の製造工程を示す図。

符号の説明

１０ 半導体層、 １０Ａ 第１領域、 １０Ｂ 第２領域、 １０Ｃ 第３領域、 １２，１４ Ｎ型のウエル、 ２０ 分離絶縁層、 ３０ 絶縁層、 ３２ フローティングゲート電極、 ３４，３８ Ｐ型の不純物領域、 ３５，３６，４０ Ｎ型の不純物領域、１００Ａ，Ｂ，Ｃ ＭＯＳトランジスタ

Claims (6)

1. 分離絶縁層により第１領域、第２領域および第３領域とが画定された第１の導電型の半導体層と、
   前記第１領域に設けられ、コントロールゲートの役割を果たす第２の導電型の半導体部と、
   前記第２領域に設けられた前記第１の導電型の半導体部と、
   前記第３領域に設けられた前記第２の導電型の半導体部と、
   前記第１〜第３領域の半導体層の上方に設けられた絶縁層と、
   前記絶縁層の上方に前記第１〜第３の領域に亘って設けられたフローティングゲート電極と、
   前記第１領域において、前記フローティングゲート電極の側方に設けられた前記第１の導電型の不純物領域と、
   前記第２領域において、前記フローティングゲート電極の側方に設けられ、ソース領域またはドレイン領域となる前記第２の導電型の不純物領域と、
   前記第３領域において、前記フローティングゲート電極の側方に設けられ、ソース領域またはドレイン領域となる前記第１の導電型の不純物領域と、を含む、不揮発性記憶装置。
2. 請求項１において、
   前記第２の導電型の半導体部は、Ｎ型のウエルである、不揮発性記憶装置。
3. 請求項１または２において、
   前記フローティングゲート電極と第１〜第３領域における前記半導体層との重なり面積の総和と、前記第１領域における前記半導体部と前記フローティングゲート電極との重なり面積との比は、１０：６〜１０：９である、不揮発性記憶装置。
4. 分離絶縁層により第１領域、第２領域および第３領域が画定された第１の導電型の半導体層と、
   前記第１領域および第２領域を囲むように前記半導体層に設けられた前記第１の導電型の半導体部と、
   前記第３領域の前記半導体層に設けられた第２の導電型の半導体部と、
   前記第１〜第３領域の半導体層の上方に設けられた絶縁層と、
   前記絶縁層の上方に第１〜第３領域にわたって設けられたフローティングゲート電極と、
   前記第１領域において、前記フローティングゲート電極の下方の半導体層に設けられ、コントロールゲートの役割を果たす前記第２の導電型の第１不純物領域と、
   前記第２領域において、前記フローティングゲート電極の側方に設けられ、ソース領域またはドレイン領域となる前記第２の導電型の第２不純物領域と、
   前記第３領域において、前記フローティングゲート電極の側方に設けられ、ソース領域またはドレイン領域となる前記第１の導電型の第３不純物領域と、を含む、不揮発性記憶装置。
5. 請求項４において、
   さらに、前記第１領域において、前記フローティングゲート電極の側方に前記第１不純物領域と比して不純物の濃度が高い第４不純物領域と、を含む、不揮発性記憶装置。
6. 請求項４または５において、
   前記フローティングゲート電極と第１〜第３領域における前記半導体層との重なり面積の総和と、前記第１領域における前記第１不純物領域と前記フローティングゲート電極との重なり面積との比は、１０：６〜１０：９である、不揮発性記憶装置。

Images