JP2004022732A - 回路基板及びその製造方法 - Google Patents
回路基板及びその製造方法 Download PDFInfo
- Publication number
- JP2004022732A JP2004022732A JP2002174341A JP2002174341A JP2004022732A JP 2004022732 A JP2004022732 A JP 2004022732A JP 2002174341 A JP2002174341 A JP 2002174341A JP 2002174341 A JP2002174341 A JP 2002174341A JP 2004022732 A JP2004022732 A JP 2004022732A
- Authority
- JP
- Japan
- Prior art keywords
- circuit board
- wiring
- support substrate
- component
- capacitor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Production Of Multi-Layered Print Wiring Board (AREA)
Abstract
【課題】半導体装置等の高周波領域での安定動作を低いコストで実現し得る回路基板及びその製造方法を提供する。
【解決手段】支持基板１０と、支持基板上に積層された複数の絶縁層１２ａ〜１２ｆ、２６ａ〜２６ｆと、複数の絶縁層のいずれかである一の絶縁層１２ｂに埋め込まれ、上面の高さが一の絶縁層の上面の高さとほぼ等しいキャパシタ部品１４とを有している。支持基板上に積層された複数の絶縁層のいずれかにキャパシタ部品が埋め込まれているため、半導体装置等とキャパシタとを、配線を引き回すことなく極めて短い距離で接続することができる。このため、電源電圧変動を効果的に抑制することができ、電源の高周波ノイズを効果的に除去することができる。従って、半導体装置等の高周波領域での安定動作に寄与し得る回路基板を提供することができる。
【選択図】 図１
【解決手段】支持基板１０と、支持基板上に積層された複数の絶縁層１２ａ〜１２ｆ、２６ａ〜２６ｆと、複数の絶縁層のいずれかである一の絶縁層１２ｂに埋め込まれ、上面の高さが一の絶縁層の上面の高さとほぼ等しいキャパシタ部品１４とを有している。支持基板上に積層された複数の絶縁層のいずれかにキャパシタ部品が埋め込まれているため、半導体装置等とキャパシタとを、配線を引き回すことなく極めて短い距離で接続することができる。このため、電源電圧変動を効果的に抑制することができ、電源の高周波ノイズを効果的に除去することができる。従って、半導体装置等の高周波領域での安定動作に寄与し得る回路基板を提供することができる。
【選択図】 図１
Description
【０００１】
【発明の属する技術分野】
本発明は、回路基板及びその製造方法に係り、特に半導体装置等の高周波領域での安定動作を実現し得る回路基板及びその製造方法に関する。
【０００２】
【従来の技術】
近時、マイクロプロセッサをはじめとするデジタルＬＳＩ（Ｌａｒｇｅ Ｓｃａｌｅ Ｉｎｔｅｇｒａｔｅｄ ｃｉｒｃｕｉｔ）等において、動作速度の高速化、低消費電力化が図られている。
【０００３】
ＧＨｚ帯の高周波領域で、しかも低電圧でＬＳＩを安定して動作させるためには、ＬＳＩの負荷インピーダンスの急激な変動等に起因して生ずる電源電圧変動を抑制するとともに、電源の高周波ノイズを除去することが極めて重要である。
【０００４】
従来は、回路配線基板上に実装されたＬＳＩ等の近傍に、デカップリングキャパシタを実装することにより、電源電圧変動の抑制や、高周波ノイズの除去を図っていた。デカップリングキャパシタは、回路配線基板と別個の基板を用いて構成されており、回路配線基板上に適宜実装されていた。
【０００５】
しかしながら、回路配線基板上に実装されたＬＳＩの近傍にデカップリングキャパシタを実装する場合には、回路配線基板に形成された配線を介してＬＳＩとデカップリングキャパシタとが電気的に接続されるため、配線の引き回しに起因する大きなインダクタンスが存在する。ＬＳＩとデカップリングキャパシタとの間に大きなインダクタンスが存在すると、電源電圧変動を十分に抑制することができず、高周波ノイズを十分に除去することができない。電源電圧変動を十分に抑制し、高周波ノイズを十分に除去するためには、ＬＳＩとデカップリングキャパシタとの間の等価直列抵抗（ＥＳＲ、Ｅｑｕｉｖａｌｅｎｔ Ｓｅｒｉｅｓ Ｒｅｓｉｓｔａｎｃｅ）や等価直列インダクタンス（ＥＳＬ、Ｅｑｕｉｖａｌｅｎｔ Ｓｅｒｉｅｓ Ｉｎｄｕｃｔａｎｃｅ）を小さくすることが必要である。
【０００６】
そこで、特開平４−２１１１９１号公報や特開平７−１７６４５３号公報では、回路配線基板とＬＳＩとの間にインタポーザ型のデカップリングキャパシタを挿入する技術が提案されている。回路配線基板とＬＳＩとの間にインタポーザ型のデカップリングキャパシタを挿入すれば、ＬＳＩとデカップリングキャパシタとの間の配線の引き回しを短くすることができ、電源電圧変動の抑制や高周波ノイズの除去を図ることができる。
【０００７】
【発明が解決しようとする課題】
しかしながら、インタポーザ型のデカップリングキャパシタを製造するためには、支持基板に貫通孔を形成し、貫通孔内にビアを埋め込まなければならない。しかも、ビアと支持基板との絶縁を確保するため、貫通孔内には絶縁膜を形成しなければならない。このように、インタポーザ型のデカップリングキャパシタは、製造工程が複雑であり、製造に長時間を要するため、高価であった。また、電源電圧変動の抑制や高周波ノイズの除去を効果的に行うためには、キャパシタの誘電体膜として高誘電体膜や強誘電体膜を用いることが望ましいが、高誘電体膜や強誘電体膜を用いる場合には、膜質を向上するための高温の熱処理が必要とされる。このため、インタポーザ型のデカップリングキャパシタでは、支持基板の材料として、高温の熱処理に耐え得る材料を用いなければならなかった。このため、安価な基板である有機樹脂基板を用いることはできなかった。しかも、上述した提案されている技術では、回路配線基板と別個にインタポーザ型のデカップリングキャパシタを要するため、全体として高価となってしまっていた。
【０００８】
本発明の目的は、半導体装置等の高周波領域での安定動作を低いコストで実現し得る回路基板及びその製造方法を提供することにある。
【０００９】
【課題を解決するための手段】
上記目的は、支持基板と、前記支持基板上に積層された複数の絶縁層と、前記複数の絶縁層のいずれかである一の絶縁層に埋め込まれ、上面の高さが前記一の絶縁層の上面の高さとほぼ等しいキャパシタ部品とを有することを特徴とする回路基板により達成される。
【００１０】
また、上記目的は、支持基板上に複数の絶縁層が積層された回路基板の製造方法であって、支持基板上に絶縁層を形成する工程と、前記絶縁層に開口部を形成する工程と、前記開口部内にキャパシタ部品を埋め込む工程とを有することを特徴とする回路基板の製造方法により達成される。
【００１１】
【発明の実施の形態】
［第１実施形態］
本発明の第１実施形態による回路基板及びその製造方法を図１乃至図９を用いて説明する。図１は、本実施形態による回路基板を示す断面図である。図１（ａ）は、本実施形態による回路基板の全体構成を示す断面図であり、図１（ｂ）は、本実施形態で用いられるキャパシタ部品を示す断面図である。
【００１２】
（回路基板）
図１（ａ）に示すように、本実施形態による回路基板は、支持基板１０上に積層された複数の絶縁層１２のいずれかにキャパシタ部品１４が埋め込まれた構成となっている。
【００１３】
なお、ここでは、支持基板１０上に絶縁層１２と配線１６とが多数積層されて成るビルドアップ基板を例に説明するが、本発明は、ビルドアップ基板のみならず、他のあらゆる回路基板に適用することが可能である。
【００１４】
まず、本実施形態による回路基板を説明するに先立って、本実施形態で用いられるキャパシタ部品１４について図１（ｂ）を用いて説明する。
【００１５】
図１（ｂ）に示すように、例えばＳｉより成る部品用支持基板１００上には、下部電極１０２が形成されている。下部電極１０２は、例えば、膜厚１００ｎｍのＴｉＮ膜と、膜厚５０ｎｍのＴｉ膜と、膜厚２００ｎｍのＰｔ膜とを順次積層することにより構成されている。
【００１６】
下部電極１０２上には、例えば膜厚１２０ｎｍのＢＳＴ（（Ｂａ，Ｓｒ）ＴｉＯ３）より成る誘電体膜１０４が形成されている。
【００１７】
誘電体膜１０４上には、例えば膜厚２００ｎｍのＰｔより成る上部電極１０６が形成されている。
【００１８】
これら下部電極１０２、誘電体膜１０４及び上部電極１０６により、キャパシタ素子１０８が構成されている。
【００１９】
キャパシタ素子１０８が形成された部品用支持基板１００上には、例えば膜厚２μｍのポリイミドより成る保護膜１１０が形成されている。
【００２０】
保護膜１１０には、下部電極１０２に達するコンタクトホール１１２と、上部電極１０６に達するコンタクトホール１１４がそれぞれ形成されている。
【００２１】
コンタクトホール１１２、１１４内には、Ｃｕより成る導体プラグ１１６ａ、１１６ｂが埋め込まれている。
【００２２】
キャパシタ部品１４の全体の厚さは、キャパシタ部品１４が埋め込まれる絶縁層１２ｂ（図１（ａ）参照）の厚さより若干薄くなっている。キャパシタ部品１４の全体の厚さを、キャパシタ部品１４が埋め込まれる絶縁層１２ｂの厚さより若干薄くしているのは、キャパシタ部品１４が固定される配線１６ｂ（図１（ｂ）参照）の厚さや、キャパシタ部品１４を配線１６ｂに接着する際に用いられる接着剤の厚さを考慮しているためである。即ち、キャパシタ部品１４を絶縁層１２ｂに埋め込んだ際にキャパシタ部品１４の上面の高さと絶縁層１２ｂの上面の高さがほぼ等しくなるように、キャパシタ部品１４の厚さが設定されている。
【００２３】
こうして本実施形態で用いられるキャパシタ部品１４が構成されている。
【００２４】
次に、本実施形態による回路基板について図１（ａ）を用いて説明する。
【００２５】
図１（ａ）に示すように、コア基板である支持基板１０には、ビアホール１８が形成されている。支持基板１０は、例えばＢＴレジンにガラス繊維（図示せず）を埋め込んで構成されている。
【００２６】
ビアホール１８の内面には、例えばＣｕより成る導電膜２０が形成されている。内面に導電膜２０が形成されたビアホール１８内には、樹脂２２が充填されている。樹脂２２が埋め込まれたビアホール１８の上下には、例えばＣｕより成るランド２４がそれぞれ形成されている。
【００２７】
支持基板１０上には、例えば有機樹脂より成る絶縁層１２ａが形成されている。絶縁層１２ａの材料としては、例えばエポキシ樹脂シートが用いられている。
【００２８】
絶縁層１２ａ上には、例えばＣｕより成る配線１６ａ〜１６ｃが形成されている。配線１６ａ〜１６ｃは、絶縁層１２ａにそれぞれ形成されたコンタクトホールを介して、ランド２４に接続されている。
【００２９】
配線１６ａ〜１６ｃが形成された絶縁層１２ａ上には、絶縁層１２ｂが形成されている。絶縁層１２ｂの材料としては、絶縁層１２ａと同様の材料が用いられている。
【００３０】
絶縁層１２ｂには、上述したキャパシタ部品１４が埋め込まれている。キャパシタ部品１４の部品用支持基板１００（図１（ｂ）参照）は、導電性接着剤（図示せず）を用いて配線１６ｂに接着されている。キャパシタ部品１４の上面の高さは、絶縁層１２ｂの上面の高さとほぼ等しくなっている。キャパシタ部品１４の上面の高さを、絶縁層１２ｂの上面の高さとほぼ等しくしているのは、回路基板全体の平坦性を確保するためである。
【００３１】
キャパシタ部品１４が埋め込まれた絶縁層１２ｂ上には、配線１６ｄ〜１６ｆが形成されている。
【００３２】
配線１６ｅは、キャパシタ部品１４の導体プラグ１１６ａ（図１（ｂ）参照）を介して、例えば下部電極１０２（図１（ｂ）参照）に電気的に接続されている。
【００３３】
配線１６ｃは、キャパシタ部品１４の導体プラグ１１６ｂ（図１（ｂ）参照）を介して、例えば上部電極１０６（図１（ｂ）参照）に電気的に接続されている。
【００３４】
配線１６ｄ〜１６ｆが形成された絶縁層１２ｂ上には、更に絶縁層１２ｃ〜１２ｆ及び配線１６が順次積層されている。
【００３５】
配線１６、１６ａ〜１６ｆは、絶縁層１２ｃ〜１２ｆに形成されたコンタクトホールを介して、他の配線１６、１６ａ〜１６ｆ等に適宜接続されている。配線１６、１６ａ〜１６ｆの層数は、例えば５層となっている。
【００３６】
また、支持基板１０の下面側にも、絶縁層２６ａ〜２６ｆ及び配線２８が順次積層されている。配線２８は、絶縁層２６ａ〜２６ｆに形成されたコンタクトホールを介して、他の配線２６ａ〜２６ｆ等に適宜接続されている。配線２８の層数は、例えば５層となっている。
【００３７】
絶縁層１２ｆの上面側及び絶縁層２６ｆの下面側には、それぞれ電極３０が形成されている。電極３０は、絶縁層１２ｆ、２６ｆにそれぞれ形成されたコンタクトホールを介して、配線１６、２８に接続されている。
【００３８】
電極３０が形成された絶縁層１２ｆの上面側及び絶縁層２６ｆの下面側には、それぞれソルダーレジスト膜３２が形成されている。
【００３９】
ソルダーレジスト膜３２には、電極３０に達する開口部３４がそれぞれ形成されている。
【００４０】
開口部３４内の電極３０上には、半田バンプ３６がそれぞれ形成されている。
【００４１】
こうして本実施形態による回路基板１１が構成されている。
【００４２】
こうして構成された回路基板１１上には、ＬＳＩ（図示せず）等の半導体素子（図示せず）が実装される。
【００４３】
このように本実施形態によれば、支持基板１０上に積層された複数の絶縁層１２ａ〜１２ｆのいずれかにキャパシタ部品１４が埋め込まれているため、ＬＳＩとキャパシタとを、配線を引き回すことなく、極めて短い距離で接続することができる。このため、本実施形態によれば、ＬＳＩ等とキャパシタとの間の等価直列インダクタンスや等価直列抵抗を極めて小さくすることができる。このため、本実施形態によれば、電源電圧変動を効果的に抑制することができ、また、電源の高周波ノイズを効果的に除去することができる。従って、本実施形態によれば、半導体装置等の高周波領域での安定動作に寄与し得る回路基板を提供することができる。
【００４４】
また、本実施形態によれば、支持基板１０と別個に形成されたキャパシタ部品１４を支持基板１０上に実装するため、キャパシタ素子１０８の誘電体膜１０４として誘電率の高い高誘電体膜や強誘電体膜を用いることができる。即ち、高誘電体膜や強誘電体膜は膜質を向上するための高温の熱処理が必要なため、高温の熱処理に耐え得ない有機樹脂基板上に高誘電体膜や強誘電体膜を形成することはできないが、本実施形態では、支持基板１０と別個に形成されたキャパシタ部品１４を支持基板１０上に実装するため、高温の熱処理に耐え得ない有機樹脂等を支持基板１０の材料として用いた場合であっても、キャパシタの誘電体膜として高誘電体膜や強誘電体膜を用いることができる。本実施形態によれば、静電容量の大きいキャパシタを接続することができるため、電源電圧変動を効果的に抑制することができ、また、電源の高周波ノイズを効果的に除去することができる。
【００４５】
有機樹脂より成る支持基板１０は、安価であり、しかもドリル等を用いて容易にビアホール等を形成することができるものである。本実施形態によれば、支持基板１０の材料として、安価でしかも容易に加工し得る材料を用いることができるため、キャパシタが内蔵された回路基板１１を安価に提供することができる。
【００４６】
また、本実施形態によれば、回路基板１１と別個にインタポーザ型のキャパシタを設けることを要しないため、構成を簡略化することができるとともに、全体として低コスト化を実現することができる。
【００４７】
（回路基板の製造方法）
次に、本実施形態による回路基板の製造方法について図２乃至図９を用いて説明する。
【００４８】
本実施形態による回路基板の製造方法を説明するに先立って、本実施形態で用いられるキャパシタ部品の製造方法について図２及び図３を用いて説明する。図２及び図３は、本実施形態で用いられるキャパシタ部品の製造方法を示す工程断面図である。
【００４９】
図２（ａ）に示すように、まず、例えば厚さ０．３ｍｍのＳｉより成る部品用支持基板１００を用意する。
【００５０】
次に、全面に、例えばスパッタ法により、膜厚１００ｎｍのＴｉＮ膜、膜厚５０ｎｍのＴｉ膜、及び膜厚２００ｎｍのＰｔ膜を順次積層する。Ｐｔ膜を形成する際の基板温度は、例えば５５０℃とする。こうして、図２（ｂ）に示すように、積層膜より成る下部電極１０２が形成される。
【００５１】
次に、図２（ｃ）に示すように、全面に、例えばスパッタ法により、膜厚１２０ｎｍのＢＳＴより成る誘電体膜１０４を形成する。成膜条件は、例えば以下のとおりとする。基板温度は、例えば６５０℃とする。成膜する際におけるＡｒガスとＯ２ガスとの流量比は、例えば３０：４とする。真空度は、例えば１０ｍＴｏｒｒとする。ＲＦ印加電力は、例えば１００Ｗとする。このような成膜条件で形成し、更に後述する熱処理を行うと、例えば比誘電率が５００の誘電体膜１０４が得られる。下部電極１０２に用いられているＰｔは（１１１）に自己配向しやすい材料であるため、下部電極１０２上には、結晶方位の揃った誘電体膜１０４が形成される。
【００５２】
次に、図２（ｄ）に示すように、フォトリソグラフィ技術を用い、誘電体膜１０４に開口部１１８を形成する。
【００５３】
次に、図２（ｅ）に示すように、例えばスパッタ法により、全面に、例えば膜厚２００ｎｍのＰｔ膜より成る上部電極１０６を形成する。上部電極１０６を形成する際の基板温度は、例えば３００℃とする。
【００５４】
次に、図２（ｆ）に示すように、フォトリソグラフィ技術を用い、上部電極１０６、誘電体膜１０４及び下部電極１０２をパターニングする。パターニングの際には、例えばアルゴンイオンミリングを用いる。アルゴンイオンの入射角は、部品用支持基板１００に対して例えば２０度とする。
【００５５】
次に、例えば４５０℃、Ｏ２雰囲気中、１５分の熱処理を行う。これにより、誘電体膜１０４の膜質が向上する。こうして下部電極１０２、誘電体膜１０４及び上部電極１０６から成るキャパシタ１０８が形成される。
【００５６】
次に、図３（ａ）に示すように、全面に、例えばスピンコート法により、例えば膜厚２μｍのポリイミドより成る保護膜１１０を形成する。
【００５７】
次に、フォトリソグラフィ技術を用い、保護膜１１０に、下部電極１０２に達するコンタクトホール１１２と、上部電極１０６に達するコンタクトホール１１４とをそれぞれ形成する。
【００５８】
次に、全面に、例えばスパッタ法により、膜厚５０ｎｍのＣｕより成るシード層（図示せず）を形成する。
【００５９】
次に、保護膜１１０上にフォトレジスト膜１２０を形成する。この後、図３（ｂ）に示すように、フォトリソグラフィ技術により、フォトレジスト膜１２０をパターニングする。
【００６０】
次に、図３（ｃ）に示すように、例えば電解めっき法により、コンタクトホール１１２、１１４内にＣｕより成る導体プラグ１１６ａ、１１６ｂを埋め込む。
【００６１】
次に、図３（ｄ）に示すように、フォトレジスト膜１２０を除去する。この後、シード層（図示せず）をエッチング除去する。
【００６２】
次に、部品用支持基板１００の裏面側を研磨することにより、部品用支持基板１００を薄くする。
【００６３】
こうして本実施形態で用いられるキャパシタ部品１４が製造される。
【００６４】
次に、本実施形態による回路基板の製造方法を図４乃至図９を用いて説明する。図４乃至図９は、本実施形態による回路基板の製造方法を示す工程断面図である。
【００６５】
まず、図４（ａ）に示すように、例えば厚さ０．６ｍｍのＢＴレジンより成るコア基板の両面に銅箔（図示せず）を形成して成る支持基板１０を用意する。
【００６６】
次に、支持基板１０にビアホール１８を形成する。ビアホール１８は、例えばドリルを用いて形成することができる。また、例えばサブトラクティブ法により、銅箔より成る配線（図示せず）を形成する。
【００６７】
次に、ビアホール１８の内面に、例えば電解めっき法により、膜厚２０μｍのＣｕより成る導電膜２０を形成する。
【００６８】
次に、内面に導電膜２０が形成されたビアホール１８内に、樹脂２２を充填する。
【００６９】
次に、ビアホール１８の上下に、例えば電解めっき法により、膜厚２０μｍのＣｕより成るランド２４をそれぞれ形成する。
【００７０】
次に、図４（ｂ）に示すように、例えばラミネート法により、支持基板１０の上面側及び下面側に、例えば厚さ５０μｍのエポキシ樹脂シートを貼り付ける。これにより、エポキシ樹脂シートより成る絶縁層１２ａ、１２ｂが形成される。
【００７１】
次に、図４（ｃ）に示すように、例えばＵＶ−ＹＡＧレーザを用いて、絶縁層１２ａ、１２ｂに、ランド１４に達するコンタクトホール３８を形成する。
【００７２】
次に、図４（ｄ）に示すように、全面に、例えば無電解めっき法により、厚さ０．５μｍのＣｕよりなるシード層４０を形成する。
【００７３】
次に、図５（ａ）に示すように、例えばラミネート法により、支持基板１０の上面側及び下面側に、ドライフィルムレジスト膜４２を貼り付ける。この後、フォトリソグラフィ技術を用い、ドライフィルムレジスト膜４２をパターニングする。これにより、ドライフィルムレジスト膜４２に、配線１６ａ〜１６ｃ、２８を形成するための開口部４４が形成される。
【００７４】
次に、図５（ｂ）に示すように、電解めっき法により、開口部４４内に、例えばＣｕより成る配線１６ａ〜１６ｃ、２８を形成する。
【００７５】
次に、図５（ｃ）に示すように、ドライフィルムレジスト膜４２を除去する。
【００７６】
次に、図６（ａ）に示すように、シード層４０をエッチング除去する。なお、図６（ａ）乃至図９（ｂ）においては、シード層４０の図示を省略している。
【００７７】
次に、図６（ｂ）に示すように、例えばラミネート法により、絶縁層１２ａの上面側及び絶縁層２６ａの下面側に、例えば厚さ３０μｍのエポキシ樹脂シートを貼り付ける。これにより、エポキシ樹脂シートより成る絶縁層１２ｂ、２６ｂが形成される。
【００７８】
次に、図６（ｃ）に示すように、例えばＵＶ−ＹＡＧレーザを用いて、絶縁層１２ｂに配線１６ａ、１６ｃに達するコンタクトホール４６を形成するとともに、絶縁層１２ｂに配線１６ｂに達する開口部４８を形成する。開口部４８は、キャパシタ部品１４を埋め込むためのものである。また、同様にして、絶縁層２６ｂに、配線２８に達するコンタクトホール４６を形成する。この後、デスミア処理を行う。
【００７９】
次に、図７（ａ）に示すように、開口部４８内にキャパシタ部品１４を埋め込む。具体的には、キャパシタ部品１４の部品用支持基板１００の下面側を接着剤を用いて配線１６ｃに接着する。接着剤としては、例えば銅ペーストを用いることができる。本実施形態では、接着剤を用いてキャパシタ部品１４を固定するため、はんだ付けを行うことなく、キャパシタ部品１４を容易に固定することができる。
【００８０】
次に、図７（ｂ）に示すように、配線１６ｄ〜１６ｆ、２８を形成する。配線１６ｄ〜１６ｆ、２８は、上記と同様にして形成することができる。配線１６ｄは、例えば、キャパシタ部品１４の導体プラグ１１６ｂを介して例えば上部電極１０６に電気的に接続される。また、配線１６ｅは、例えば、キャパシタ部品１４の導体プラグ１１６ａを介して下部電極１０２に電気的に接続される。
【００８１】
この後、上記と同様にして、配線１６、２８及び絶縁層１２ｃ〜１２ｆ、２６ｃ〜２６ｆを順次積層する（図７（ｂ）及び図８（ａ）参照）。
【００８２】
次に、図８（ａ）に示すように、絶縁層１２ｆの上面側及び絶縁層２６ｆの下面側に、コンタクトホールを介して配線１６、２８にそれぞれ接続される電極３０を形成する。
【００８３】
次に、図８（ｂ）に示すように、絶縁層１２ｆの上面側及び絶縁層２６ｆの下面側に、それぞれソルダーレジスト膜３２を形成する。
【００８４】
次に、図９（ａ）に示すように、ソルダーレジスト膜３２に、電極３０に達する開口部３４を形成する。
【００８５】
次に、図９（ｂ）に示すように、電極３０の上面側及び下面側に、それぞれ半田バンプ３６を形成する。
【００８６】
こうして、本実施形態による回路基板１１が製造される。
【００８７】
［第２実施形態］
本発明の第２実施形態による回路基板及びその製造方法を図１０乃至図１５を用いて説明する。図１０は、本実施形態による回路基板を示す断面図である。図１０（ａ）は、本実施形態による回路基板の全体構成を示す断面図である。図１０（ｂ）は、本実施形態で用いられるキャパシタ部品を示す断面図である。図１乃至図９に示す第１実施形態による回路基板及びその製造方法と同一の構成要素には、同一の符号を付して説明を省略または簡潔にする。
【００８８】
（回路基板）
本実施形態による回路基板は、キャパシタ部品の支持基板として導電性を有する支持基板が用いられており、この導電性を有する支持基板を介して下部電極と配線とが電気的に接続されていることに主な特徴がある。
【００８９】
まず、本実施形態による回路基板について説明するに先立って、本実施形態で用いられるキャパシタ部品１４ａについて図１０（ｂ）を用いて説明する。
【００９０】
図１０（ｂ）に示すように、本実施形態では、キャパシタ部品１４ａに導電性を有する部品用支持基板１００ａが用いられている。導電性を有する部品用支持基板１００ａとしては、例えば不純物が導入されたＳｉより成る支持基板を用いることができる。部品用支持基板１００ａの比抵抗は、例えば１０Ω・ｃｍ以下となっている。
【００９１】
部品用支持基板１００ａ上には、下部電極１０２と誘電体膜１０４と上部電極１０６とから成るキャパシタ素子１０８が形成されている。
【００９２】
キャパシタ素子１０８が形成された部品用支持基板１００ａ上には、保護膜１１０が形成されている。保護膜１１０には、上部電極１０６に達するコンタクトホール１１４ａが形成されている。コンタクトホール１１４ａ内には、導体プラグ１１６ｃが埋め込まれている。
【００９３】
本実施形態で用いられるキャパシタ部品１４ａでは、導電性を有する部品用支持基板１００ａが用いられているため、部品用支持基板１００ａを介して下部電極１０２と配線１６ｂ（図１０（ａ）参照）とを電気的に接続することが可能となる。
【００９４】
こうして、本実施形態で用いられているキャパシタ部品１４ａが構成されている。
【００９５】
次に、本実施形態による回路基板について図１０を用いて説明する。
【００９６】
図１０に示すように、絶縁層１２ｂには、キャパシタ部品１４ｂが埋め込まれている。キャパシタ部品１４ｂの部品用支持基板１００ａは、導電性接着剤（図示せず）により配線１６ｂに接着されている。こうして、キャパシタ部品１４ａの下部電極１０２が部品用支持基板１００ａを介して配線１６ｂに電気的に接続されている。導電性接着剤としては、例えば銅ペーストを用いることができる。
【００９７】
キャパシタ１４ａが埋め込まれた絶縁層１２ｂ上には、配線１６ｅが形成されている。配線１６ｅは、キャパシタ部品１４ａの導体プラグ１１６ｃを介して上部電極１０６に電気的に接続されている。
【００９８】
こうして本実施形態による回路基板１１ａが構成されている。
【００９９】
このように、キャパシタ部品１４ａに導電性を有する部品用支持基板１００ａを用いてもよい。
【０１００】
このように本実施形態によれば、キャパシタ部品１４ａに導電性を有する部品用支持基板１００ａが用いられているため、下部電極１０２を部品用支持基板１００ａを介して配線１６ｂに電気的に接続することができる。このため、本実施形態によれば、設計の自由度を向上することができる。
【０１０１】
（回路基板の製造方法）
次に、本実施形態による回路基板の製造方法を図１１乃至図１５を用いて説明する。
【０１０２】
本実施形態による回路基板の製造方法を説明するに先立って、本実施形態で用いられるキャパシタの製造方法を図１１及び図１２を用いて説明する。図１１及び図１２は、本実施形態で用いられるキャパシタ部品の製造方法を示す工程断面図である。
【０１０３】
図１１に示すように、まず、導電性を有する部品用支持基板１００ａを用意する。導電性を有する部品用支持基板１００ａとしては、例えば不純物が導入されたＳｉより成る支持基板を用いることができる。部品用支持基板１００ａの厚さは例えば０．３ｍｍとし、部品用支持基板１００ａの比抵抗は例えば１０Ω・ｃｍ以下とする。
【０１０４】
この後の図１１（ｂ）及び図１１（ｃ）に示すキャパシタの製造方法は、図２（ｂ）及び図２（ｃ）を用いて上述したキャパシタの製造方法と同様であるので説明を省略する。
【０１０５】
次に、図１１（ｄ）に示すように、例えばスパッタ法により、全面に、例えば膜厚２００ｎｍのＰｔ膜より成る上部電極１０６を形成する。この後、上記と同様にして、誘電体膜１０４の膜質を向上するための熱処理を行う。この後、上記と同様にして、上部電極１０６、誘電体膜１０４及び下部電極１０２をパターニングする。こうして下部電極１０２、誘電体膜１０４及び上部電極１０６から成るキャパシタ素子１０８が形成される。
【０１０６】
次に、図１１（ｅ）に示すように、全面に、例えばスピンコート法により、例えば膜厚２μｍのポリイミドより成る保護膜１１０を形成する。
【０１０７】
次に、フォトリソグラフィ技術を用い、保護膜１１０に、上部電極１０６に達するコンタクトホール１１４ａを形成する。
【０１０８】
次に、上記と同様にして、全面に、例えば膜厚５０ｎｍのＣｕより成るシード層（図示せず）を形成する。
【０１０９】
次に、図１１（ｆ）に示すように、保護膜１１０上にフォトレジスト膜１２０ａを形成する。この後、フォトリソグラフィ技術により、フォトレジスト膜１２０ａをパターニングする。
【０１１０】
次に、図１２（ａ）に示すように、例えば電解めっき法により、コンタクトホール１１４ａ内にＣｕより成る導体プラグ１１６ｃを埋め込む。
【０１１１】
次に、図１２（ｂ）に示すように、フォトレジスト膜１２０ａを除去する。この後、シード層（図示せず）をエッチング除去する。
【０１１２】
次に、上記と同様にして、部品用支持基板１００ａの裏面側を研磨することにより、部品用支持基板１００ａを薄くする。
【０１１３】
こうして本実施形態で用いられるキャパシタ部品１４ａが製造される。
【０１１４】
次に、本実施形態による回路基板の製造方法について図１３乃至図１５を用いて説明する。図１３乃至図１５は、本実施形態による回路基板の製造方法を示す工程断面図である。
【０１１５】
まず、絶縁層１２ｂ、２６ｂに、配線１６ａ、１６ｃ、２８に達するコンタクトホール４６及び開口部４８を形成する工程までは、図４（ａ）乃至図６（ｃ）に示す回路基板の製造方法と同様であるので、説明を省略する。
【０１１６】
次に、図１３（ａ）に示すように、開口部４８内にキャパシタ部品１４ａを埋め込む。具体的には、キャパシタ部品１４ａの部品用支持基板１００ａの下面側を導電性接着剤（図示せず）を用いて配線１６ｂに接着する。導電性接着剤としては、例えば銅ペーストを用いることができる。これにより、キャパシタ部品１４ａの下部電極１０２が部品用支持基板１００ａを介して配線１６ｂに電気的に接続される。
【０１１７】
次に、図１３（ｂ）に示すように、絶縁層１２ｂ上に、配線１６ｄ〜１６ｆを形成する。配線１６ｅは、キャパシタ部品１４ａの導体プラグ１１６ｃを介して上部電極１０６に電気的に接続される。
【０１１８】
この後の図１３（ｃ）乃至図１５（ｂ）に示す回路基板の製造方法は、図７（ｃ）乃至図９（ｂ）に示す回路基板の製造方法と同様であるので説明を省略する。
【０１１９】
こうして、本実施形態による回路基板１１ａが製造される。
【０１２０】
［変形実施形態］
本発明は上記実施形態に限らず種々の変形が可能である。
【０１２１】
例えば、上記実施形態では、誘電体膜１０４の材料としてＢＳＴを用いたが、誘電体膜１０４の材料はＢＳＴに限定されるものではなく、他のあらゆる高誘電体膜又は強誘電体膜を用いてもよい。例えば、Ｓｒ、Ｂａ、Ｐｂ、Ｚｒ、Ｂｉ、Ｔａ、Ｔｉ、Ｍｇ又はＮｂの少なくともいずれかの元素を含む複合酸化物より成る高誘電体膜又は強誘電体膜を適宜用いることができる。具体的には、例えば（Ｂａ，Ｓｒ）ＴｉＯ３、Ｐｂ（Ｚｒ，Ｔｉ）Ｏ３、ＳｒＢｉ２Ｔａ２Ｏ９、Ｐｂ（Ｍｇ，Ｎｂ）Ｏ３、Ｔａ２Ｏ５等を適宜用いることができる。また、誘電体膜１０４は、高誘電体膜又は強誘電体膜に限定されるものではなく、他のあらゆる誘電体膜を適宜用いてもよい。但し、高誘電体膜や強誘電体膜を用いれば、容量が大きくしかも小型のキャパシタ部品を構成できるため有利である。
【０１２２】
また、上記実施形態では、導電性接着剤として銅ペーストを用いたが、導電性接着剤は銅ペーストに限定されるものではなく、他のあらゆる導電性接着剤を適宜用いることができる。例えば、Ａｇ、Ｃｕ、Ａｕ又はＰｄ等を含む導電性接着剤を用いてもよい。
【０１２３】
また、上記実施形態では、下部電極１０２や上部電極１０６にＰｔ等を用いたが、下部電極１０２や上部電極１０６の材料はＰｔに限定されるものではなく、他のあらゆる電極材料を適宜用いることができる。たとえば、下部電極１０２や上部電極１０６の材料として、Ａｕ、Ｃｕ、Ｐｄ、Ｒｕ、Ｒｕ酸化物、Ｉｒ、Ｉｒ酸化物又はＣｒ等を用いてもよい。
【０１２４】
また、上記実施形態では、１箇所のみにキャパシタ部品を埋め込んだが、複数の箇所にキャパシタ部品を適宜埋め込んでもよい。即ち、電源電圧変動の抑制や高周波ノイズの除去等を要する箇所に、必要に応じてキャパシタ部品を適宜埋め込めばよい。
【０１２５】
また、第２実施形態では、導電性の部品用支持基板１００ａ上に、下部電極１０２、誘電体膜１０４、上部電極１０６を順次形成したが、導電性の部品用支持基板１００ａ上に下部電極を形成することなく、誘電体膜１０２と上部電極１０４とを順次形成してもよい。即ち、導電性の支持基板１０２が、下部電極を兼ねるように構成してもよい。
【０１２６】
（付記１） 支持基板と、
前記支持基板上に積層された複数の絶縁層と、
前記複数の絶縁層のいずれかである一の絶縁層に埋め込まれ、上面の高さが前記一の絶縁層の上面の高さとほぼ等しいキャパシタ部品と
を有することを特徴とする回路基板。
【０１２７】
（付記２） 付記１記載の回路基板において、
前記支持基板は、有機樹脂より成り、
前記絶縁層は、有機樹脂より成る
ことを特徴とする回路基板。
【０１２８】
（付記３） 付記１又は２記載の回路基板において、
前記一の絶縁層上に形成された第１の配線と第２の配線とを更に有し、
前記キャパシタ部品は、部品用支持基板と、前記部品用支持基板上に形成された下部電極と、前記下部電極上に形成された誘電体膜と、前記誘電体膜上に形成された上部電極とを有しており、
前記第１の配線は、前記下部電極に電気的に接続されており、
前記第２の配線は、前記上部電極に電気的に接続されている
ことを特徴とする回路基板。
【０１２９】
（付記４） 付記１又は２記載の回路基板において、
前記一の絶縁層下に形成された第１の配線と、
前記一の絶縁層上に形成された第２の配線とを更に有し、
前記キャパシタ部品は、導電性を有する部品用支持基板と、前記部品用支持基板上に形成された下部電極と、前記下部電極上に形成された誘電体膜と、前記誘電体膜上に形成された上部電極とを有しており、
前記第１の配線は、前記部品用支持基板を介して前記下部電極に電気的に接続されており、
前記第２の配線は、前記上部電極に電気的に接続されている
ことを特徴とする回路基板。
【０１３０】
（付記５） 付記４記載の回路基板において、
前記部品用支持基板は、前記キャパシタ素子の前記下部電極を兼ねる
ことを特徴とする回路基板。
【０１３１】
（付記６） 付記４又は５記載の回路基板において、
前記部品用支持基板の比抵抗は、１０Ω・ｃｍ以下である
ことを特徴とする回路基板。
【０１３２】
（付記７） 付記４乃至６のいずれかに記載の回路基板において、
前記部品用支持基板は、導電性接着剤を用いて前記第１の配線に固定されている
ことを特徴とする回路基板。
【０１３３】
（付記８） 付記７記載の回路基板において、
前記導電性接着剤は、Ａｇ、Ｃｕ、Ａｕ又はＰｄを含む
ことを特徴とする回路基板。
【０１３４】
（付記９） 付記３乃至８のいずれかに記載の回路基板において、
前記誘電体膜は、Ｓｒ、Ｂａ、Ｐｂ、Ｚｒ、Ｂｉ、Ｔａ、Ｔｉ、Ｍｇ又はＮｂの少なくともいずれかの元素を含む複合酸化物より成る
ことを特徴とする回路基板。
【０１３５】
（付記１０） 付記３乃至９のいずれかに記載の回路基板において、
前記下部電極及び前記上部電極の少なくともいずれかは、Ｐｔ、Ａｕ、Ｃｕ、Ｐｄ、Ｒｕ、Ｒｕ酸化物、Ｉｒ、Ｉｒ酸化物又はＣｒより成る
ことを特徴とする回路基板。
【０１３６】
（付記１１） 支持基板上に複数の絶縁層が積層された回路基板の製造方法であって、
支持基板上に絶縁層を形成する工程と、
前記絶縁層に開口部を形成する工程と、
前記開口部内にキャパシタ部品を埋め込む工程と
を有することを特徴とする回路基板の製造方法。
【０１３７】
（付記１２） 付記１１記載の回路基板の製造方法において、
前記絶縁層を形成する工程の前に配線を形成する工程を更に有し、
前記キャパシタ部品は、導電性を有する部品用支持基板と、前記部品用支持基板上に形成された下部電極と、前記下部電極上に形成された誘電体膜と、前記誘電体膜上に形成された上部電極とを有しており、
前記キャパシタを埋め込む工程では、前記部品用支持基板を導電性接着剤を用いて前記第１の配線に接着することにより、前記下部電極と前記第１の配線とを前記部品用支持基板を介して電気的に接続する
ことを特徴とする回路基板の製造方法。
【０１３８】
【発明の効果】
以上の通り、本発明によれば、支持基板上に積層された複数の絶縁層のいずれかにキャパシタ部品が埋め込まれているため、ＬＳＩとキャパシタとを、配線を引き回すことなく、極めて短い距離で接続することができる。このため、本発明によれば、ＬＳＩ等とキャパシタとの間の等価直列インダクタンスや等価直列抵抗を極めて小さくすることができる。このため、本発明によれば、電源電圧変動を効果的に抑制することができ、また、電源の高周波ノイズを効果的に除去することができる。従って、本発明によれば、半導体装置等の高周波領域での安定動作に寄与し得る回路基板を提供することができる。
【０１３９】
また、本発明によれば、支持基板と別個に形成されたキャパシタ部品を支持基板上に実装するため、高温の熱処理に耐え得ない有機樹脂等を支持基板の材料として用いる場合であっても、キャパシタの誘電体膜として高誘電体膜や強誘電体膜を用いることができる。本発明によれば、静電容量の大きいキャパシタを接続することができるため、電源電圧変動を効果的に抑制することができ、また、電源の高周波ノイズを効果的に除去することができる。
【０１４０】
また、本発明によれば、支持基板の材料として、安価でしかも容易に加工し得る有機樹脂等の材料を用いることができるため、キャパシタが内蔵された回路基板を安価に提供することができる。
【０１４１】
また、本発明によれば、回路基板と別個にインタポーザ型のキャパシタを設けることを要しないため、構成を簡略化することができるとともに、全体として低コスト化を実現することができる。
【０１４２】
また、本発明によれば、キャパシタ部品に導電性を有する部品用支持基板が用いられているため、下部電極を部品用支持基板を介して配線に電気的に接続することができる。このため、本発明によれば、設計の自由度を向上することができる。
【図面の簡単な説明】
【図１】本発明の第１実施形態による回路基板を示す断面図である。
【図２】本発明の第１実施形態で用いられるキャパシタ部品の製造方法を示す工程断面図（その１）である。
【図３】本発明の第１実施形態で用いられるキャパシタ部品の製造方法を示す工程断面図（その２）である。
【図４】本発明の第１実施形態による回路基板の製造方法を示す工程断面図（その１）である。
【図５】本発明の第１実施形態による回路基板の製造方法を示す工程断面図（その２）である。
【図６】本発明の第１実施形態による回路基板の製造方法を示す工程断面図（その３）である。
【図７】本発明の第１実施形態による回路基板の製造方法を示す工程断面図（その４）である。
【図８】本発明の第１実施形態による回路基板の製造方法を示す工程断面図（その５）である。
【図９】本発明の第１実施形態による回路基板の製造方法を示す工程断面図（その６）である。
【図１０】本発明の第２実施形態による回路基板を示す断面図である。
【図１１】本発明の第２実施形態で用いられるキャパシタ部品の製造方法を示す工程断面図（その１）である。
【図１２】本発明の第２実施形態で用いられるキャパシタ部品の製造方法を示す工程断面図（その２）である。
【図１３】本発明の第２実施形態による回路基板の製造方法を示す工程断面図（その１）である。
【図１４】本発明の第２実施形態による回路基板の製造方法を示す工程断面図（その２）である。
【図１５】本発明の第２実施形態による回路基板の製造方法を示す工程断面図（その３）である。
【符号の説明】
１０…支持基板
１１、１１ａ…回路基板
１２ａ〜１２ｆ…絶縁層
１４、１４ａ…キャパシタ部品
１６、１６ａ〜１６ｆ…配線
１８…ビアホール
２０…導電膜
２２…樹脂
２４…ランド
２６ａ〜２６ｆ…絶縁層
２８…配線
３０…電極
３２…ソルダーレジスト膜
３４…開口部
３６…半田バンプ
３８…コンタクトホール
４０…シード層
４２…ドライフィルムレジスト膜
４４…開口部
４６…コンタクトホール
４８…開口部
１００、１００ａ…部品用支持基板
１０２…下部電極
１０４…誘電体膜
１０６…上部電極
１０８…キャパシタ素子
１１０…保護膜
１１２…コンタクトホール
１１４、１１４ａ…コンタクトホール
１１６ａ、１１６ｂ、１１６ｃ…導体プラグ
１１８…開口部
１２０、１２０ａ…フォトレジスト膜
【発明の属する技術分野】
本発明は、回路基板及びその製造方法に係り、特に半導体装置等の高周波領域での安定動作を実現し得る回路基板及びその製造方法に関する。
【０００２】
【従来の技術】
近時、マイクロプロセッサをはじめとするデジタルＬＳＩ（Ｌａｒｇｅ Ｓｃａｌｅ Ｉｎｔｅｇｒａｔｅｄ ｃｉｒｃｕｉｔ）等において、動作速度の高速化、低消費電力化が図られている。
【０００３】
ＧＨｚ帯の高周波領域で、しかも低電圧でＬＳＩを安定して動作させるためには、ＬＳＩの負荷インピーダンスの急激な変動等に起因して生ずる電源電圧変動を抑制するとともに、電源の高周波ノイズを除去することが極めて重要である。
【０００４】
従来は、回路配線基板上に実装されたＬＳＩ等の近傍に、デカップリングキャパシタを実装することにより、電源電圧変動の抑制や、高周波ノイズの除去を図っていた。デカップリングキャパシタは、回路配線基板と別個の基板を用いて構成されており、回路配線基板上に適宜実装されていた。
【０００５】
しかしながら、回路配線基板上に実装されたＬＳＩの近傍にデカップリングキャパシタを実装する場合には、回路配線基板に形成された配線を介してＬＳＩとデカップリングキャパシタとが電気的に接続されるため、配線の引き回しに起因する大きなインダクタンスが存在する。ＬＳＩとデカップリングキャパシタとの間に大きなインダクタンスが存在すると、電源電圧変動を十分に抑制することができず、高周波ノイズを十分に除去することができない。電源電圧変動を十分に抑制し、高周波ノイズを十分に除去するためには、ＬＳＩとデカップリングキャパシタとの間の等価直列抵抗（ＥＳＲ、Ｅｑｕｉｖａｌｅｎｔ Ｓｅｒｉｅｓ Ｒｅｓｉｓｔａｎｃｅ）や等価直列インダクタンス（ＥＳＬ、Ｅｑｕｉｖａｌｅｎｔ Ｓｅｒｉｅｓ Ｉｎｄｕｃｔａｎｃｅ）を小さくすることが必要である。
【０００６】
そこで、特開平４−２１１１９１号公報や特開平７−１７６４５３号公報では、回路配線基板とＬＳＩとの間にインタポーザ型のデカップリングキャパシタを挿入する技術が提案されている。回路配線基板とＬＳＩとの間にインタポーザ型のデカップリングキャパシタを挿入すれば、ＬＳＩとデカップリングキャパシタとの間の配線の引き回しを短くすることができ、電源電圧変動の抑制や高周波ノイズの除去を図ることができる。
【０００７】
【発明が解決しようとする課題】
しかしながら、インタポーザ型のデカップリングキャパシタを製造するためには、支持基板に貫通孔を形成し、貫通孔内にビアを埋め込まなければならない。しかも、ビアと支持基板との絶縁を確保するため、貫通孔内には絶縁膜を形成しなければならない。このように、インタポーザ型のデカップリングキャパシタは、製造工程が複雑であり、製造に長時間を要するため、高価であった。また、電源電圧変動の抑制や高周波ノイズの除去を効果的に行うためには、キャパシタの誘電体膜として高誘電体膜や強誘電体膜を用いることが望ましいが、高誘電体膜や強誘電体膜を用いる場合には、膜質を向上するための高温の熱処理が必要とされる。このため、インタポーザ型のデカップリングキャパシタでは、支持基板の材料として、高温の熱処理に耐え得る材料を用いなければならなかった。このため、安価な基板である有機樹脂基板を用いることはできなかった。しかも、上述した提案されている技術では、回路配線基板と別個にインタポーザ型のデカップリングキャパシタを要するため、全体として高価となってしまっていた。
【０００８】
本発明の目的は、半導体装置等の高周波領域での安定動作を低いコストで実現し得る回路基板及びその製造方法を提供することにある。
【０００９】
【課題を解決するための手段】
上記目的は、支持基板と、前記支持基板上に積層された複数の絶縁層と、前記複数の絶縁層のいずれかである一の絶縁層に埋め込まれ、上面の高さが前記一の絶縁層の上面の高さとほぼ等しいキャパシタ部品とを有することを特徴とする回路基板により達成される。
【００１０】
また、上記目的は、支持基板上に複数の絶縁層が積層された回路基板の製造方法であって、支持基板上に絶縁層を形成する工程と、前記絶縁層に開口部を形成する工程と、前記開口部内にキャパシタ部品を埋め込む工程とを有することを特徴とする回路基板の製造方法により達成される。
【００１１】
【発明の実施の形態】
［第１実施形態］
本発明の第１実施形態による回路基板及びその製造方法を図１乃至図９を用いて説明する。図１は、本実施形態による回路基板を示す断面図である。図１（ａ）は、本実施形態による回路基板の全体構成を示す断面図であり、図１（ｂ）は、本実施形態で用いられるキャパシタ部品を示す断面図である。
【００１２】
（回路基板）
図１（ａ）に示すように、本実施形態による回路基板は、支持基板１０上に積層された複数の絶縁層１２のいずれかにキャパシタ部品１４が埋め込まれた構成となっている。
【００１３】
なお、ここでは、支持基板１０上に絶縁層１２と配線１６とが多数積層されて成るビルドアップ基板を例に説明するが、本発明は、ビルドアップ基板のみならず、他のあらゆる回路基板に適用することが可能である。
【００１４】
まず、本実施形態による回路基板を説明するに先立って、本実施形態で用いられるキャパシタ部品１４について図１（ｂ）を用いて説明する。
【００１５】
図１（ｂ）に示すように、例えばＳｉより成る部品用支持基板１００上には、下部電極１０２が形成されている。下部電極１０２は、例えば、膜厚１００ｎｍのＴｉＮ膜と、膜厚５０ｎｍのＴｉ膜と、膜厚２００ｎｍのＰｔ膜とを順次積層することにより構成されている。
【００１６】
下部電極１０２上には、例えば膜厚１２０ｎｍのＢＳＴ（（Ｂａ，Ｓｒ）ＴｉＯ３）より成る誘電体膜１０４が形成されている。
【００１７】
誘電体膜１０４上には、例えば膜厚２００ｎｍのＰｔより成る上部電極１０６が形成されている。
【００１８】
これら下部電極１０２、誘電体膜１０４及び上部電極１０６により、キャパシタ素子１０８が構成されている。
【００１９】
キャパシタ素子１０８が形成された部品用支持基板１００上には、例えば膜厚２μｍのポリイミドより成る保護膜１１０が形成されている。
【００２０】
保護膜１１０には、下部電極１０２に達するコンタクトホール１１２と、上部電極１０６に達するコンタクトホール１１４がそれぞれ形成されている。
【００２１】
コンタクトホール１１２、１１４内には、Ｃｕより成る導体プラグ１１６ａ、１１６ｂが埋め込まれている。
【００２２】
キャパシタ部品１４の全体の厚さは、キャパシタ部品１４が埋め込まれる絶縁層１２ｂ（図１（ａ）参照）の厚さより若干薄くなっている。キャパシタ部品１４の全体の厚さを、キャパシタ部品１４が埋め込まれる絶縁層１２ｂの厚さより若干薄くしているのは、キャパシタ部品１４が固定される配線１６ｂ（図１（ｂ）参照）の厚さや、キャパシタ部品１４を配線１６ｂに接着する際に用いられる接着剤の厚さを考慮しているためである。即ち、キャパシタ部品１４を絶縁層１２ｂに埋め込んだ際にキャパシタ部品１４の上面の高さと絶縁層１２ｂの上面の高さがほぼ等しくなるように、キャパシタ部品１４の厚さが設定されている。
【００２３】
こうして本実施形態で用いられるキャパシタ部品１４が構成されている。
【００２４】
次に、本実施形態による回路基板について図１（ａ）を用いて説明する。
【００２５】
図１（ａ）に示すように、コア基板である支持基板１０には、ビアホール１８が形成されている。支持基板１０は、例えばＢＴレジンにガラス繊維（図示せず）を埋め込んで構成されている。
【００２６】
ビアホール１８の内面には、例えばＣｕより成る導電膜２０が形成されている。内面に導電膜２０が形成されたビアホール１８内には、樹脂２２が充填されている。樹脂２２が埋め込まれたビアホール１８の上下には、例えばＣｕより成るランド２４がそれぞれ形成されている。
【００２７】
支持基板１０上には、例えば有機樹脂より成る絶縁層１２ａが形成されている。絶縁層１２ａの材料としては、例えばエポキシ樹脂シートが用いられている。
【００２８】
絶縁層１２ａ上には、例えばＣｕより成る配線１６ａ〜１６ｃが形成されている。配線１６ａ〜１６ｃは、絶縁層１２ａにそれぞれ形成されたコンタクトホールを介して、ランド２４に接続されている。
【００２９】
配線１６ａ〜１６ｃが形成された絶縁層１２ａ上には、絶縁層１２ｂが形成されている。絶縁層１２ｂの材料としては、絶縁層１２ａと同様の材料が用いられている。
【００３０】
絶縁層１２ｂには、上述したキャパシタ部品１４が埋め込まれている。キャパシタ部品１４の部品用支持基板１００（図１（ｂ）参照）は、導電性接着剤（図示せず）を用いて配線１６ｂに接着されている。キャパシタ部品１４の上面の高さは、絶縁層１２ｂの上面の高さとほぼ等しくなっている。キャパシタ部品１４の上面の高さを、絶縁層１２ｂの上面の高さとほぼ等しくしているのは、回路基板全体の平坦性を確保するためである。
【００３１】
キャパシタ部品１４が埋め込まれた絶縁層１２ｂ上には、配線１６ｄ〜１６ｆが形成されている。
【００３２】
配線１６ｅは、キャパシタ部品１４の導体プラグ１１６ａ（図１（ｂ）参照）を介して、例えば下部電極１０２（図１（ｂ）参照）に電気的に接続されている。
【００３３】
配線１６ｃは、キャパシタ部品１４の導体プラグ１１６ｂ（図１（ｂ）参照）を介して、例えば上部電極１０６（図１（ｂ）参照）に電気的に接続されている。
【００３４】
配線１６ｄ〜１６ｆが形成された絶縁層１２ｂ上には、更に絶縁層１２ｃ〜１２ｆ及び配線１６が順次積層されている。
【００３５】
配線１６、１６ａ〜１６ｆは、絶縁層１２ｃ〜１２ｆに形成されたコンタクトホールを介して、他の配線１６、１６ａ〜１６ｆ等に適宜接続されている。配線１６、１６ａ〜１６ｆの層数は、例えば５層となっている。
【００３６】
また、支持基板１０の下面側にも、絶縁層２６ａ〜２６ｆ及び配線２８が順次積層されている。配線２８は、絶縁層２６ａ〜２６ｆに形成されたコンタクトホールを介して、他の配線２６ａ〜２６ｆ等に適宜接続されている。配線２８の層数は、例えば５層となっている。
【００３７】
絶縁層１２ｆの上面側及び絶縁層２６ｆの下面側には、それぞれ電極３０が形成されている。電極３０は、絶縁層１２ｆ、２６ｆにそれぞれ形成されたコンタクトホールを介して、配線１６、２８に接続されている。
【００３８】
電極３０が形成された絶縁層１２ｆの上面側及び絶縁層２６ｆの下面側には、それぞれソルダーレジスト膜３２が形成されている。
【００３９】
ソルダーレジスト膜３２には、電極３０に達する開口部３４がそれぞれ形成されている。
【００４０】
開口部３４内の電極３０上には、半田バンプ３６がそれぞれ形成されている。
【００４１】
こうして本実施形態による回路基板１１が構成されている。
【００４２】
こうして構成された回路基板１１上には、ＬＳＩ（図示せず）等の半導体素子（図示せず）が実装される。
【００４３】
このように本実施形態によれば、支持基板１０上に積層された複数の絶縁層１２ａ〜１２ｆのいずれかにキャパシタ部品１４が埋め込まれているため、ＬＳＩとキャパシタとを、配線を引き回すことなく、極めて短い距離で接続することができる。このため、本実施形態によれば、ＬＳＩ等とキャパシタとの間の等価直列インダクタンスや等価直列抵抗を極めて小さくすることができる。このため、本実施形態によれば、電源電圧変動を効果的に抑制することができ、また、電源の高周波ノイズを効果的に除去することができる。従って、本実施形態によれば、半導体装置等の高周波領域での安定動作に寄与し得る回路基板を提供することができる。
【００４４】
また、本実施形態によれば、支持基板１０と別個に形成されたキャパシタ部品１４を支持基板１０上に実装するため、キャパシタ素子１０８の誘電体膜１０４として誘電率の高い高誘電体膜や強誘電体膜を用いることができる。即ち、高誘電体膜や強誘電体膜は膜質を向上するための高温の熱処理が必要なため、高温の熱処理に耐え得ない有機樹脂基板上に高誘電体膜や強誘電体膜を形成することはできないが、本実施形態では、支持基板１０と別個に形成されたキャパシタ部品１４を支持基板１０上に実装するため、高温の熱処理に耐え得ない有機樹脂等を支持基板１０の材料として用いた場合であっても、キャパシタの誘電体膜として高誘電体膜や強誘電体膜を用いることができる。本実施形態によれば、静電容量の大きいキャパシタを接続することができるため、電源電圧変動を効果的に抑制することができ、また、電源の高周波ノイズを効果的に除去することができる。
【００４５】
有機樹脂より成る支持基板１０は、安価であり、しかもドリル等を用いて容易にビアホール等を形成することができるものである。本実施形態によれば、支持基板１０の材料として、安価でしかも容易に加工し得る材料を用いることができるため、キャパシタが内蔵された回路基板１１を安価に提供することができる。
【００４６】
また、本実施形態によれば、回路基板１１と別個にインタポーザ型のキャパシタを設けることを要しないため、構成を簡略化することができるとともに、全体として低コスト化を実現することができる。
【００４７】
（回路基板の製造方法）
次に、本実施形態による回路基板の製造方法について図２乃至図９を用いて説明する。
【００４８】
本実施形態による回路基板の製造方法を説明するに先立って、本実施形態で用いられるキャパシタ部品の製造方法について図２及び図３を用いて説明する。図２及び図３は、本実施形態で用いられるキャパシタ部品の製造方法を示す工程断面図である。
【００４９】
図２（ａ）に示すように、まず、例えば厚さ０．３ｍｍのＳｉより成る部品用支持基板１００を用意する。
【００５０】
次に、全面に、例えばスパッタ法により、膜厚１００ｎｍのＴｉＮ膜、膜厚５０ｎｍのＴｉ膜、及び膜厚２００ｎｍのＰｔ膜を順次積層する。Ｐｔ膜を形成する際の基板温度は、例えば５５０℃とする。こうして、図２（ｂ）に示すように、積層膜より成る下部電極１０２が形成される。
【００５１】
次に、図２（ｃ）に示すように、全面に、例えばスパッタ法により、膜厚１２０ｎｍのＢＳＴより成る誘電体膜１０４を形成する。成膜条件は、例えば以下のとおりとする。基板温度は、例えば６５０℃とする。成膜する際におけるＡｒガスとＯ２ガスとの流量比は、例えば３０：４とする。真空度は、例えば１０ｍＴｏｒｒとする。ＲＦ印加電力は、例えば１００Ｗとする。このような成膜条件で形成し、更に後述する熱処理を行うと、例えば比誘電率が５００の誘電体膜１０４が得られる。下部電極１０２に用いられているＰｔは（１１１）に自己配向しやすい材料であるため、下部電極１０２上には、結晶方位の揃った誘電体膜１０４が形成される。
【００５２】
次に、図２（ｄ）に示すように、フォトリソグラフィ技術を用い、誘電体膜１０４に開口部１１８を形成する。
【００５３】
次に、図２（ｅ）に示すように、例えばスパッタ法により、全面に、例えば膜厚２００ｎｍのＰｔ膜より成る上部電極１０６を形成する。上部電極１０６を形成する際の基板温度は、例えば３００℃とする。
【００５４】
次に、図２（ｆ）に示すように、フォトリソグラフィ技術を用い、上部電極１０６、誘電体膜１０４及び下部電極１０２をパターニングする。パターニングの際には、例えばアルゴンイオンミリングを用いる。アルゴンイオンの入射角は、部品用支持基板１００に対して例えば２０度とする。
【００５５】
次に、例えば４５０℃、Ｏ２雰囲気中、１５分の熱処理を行う。これにより、誘電体膜１０４の膜質が向上する。こうして下部電極１０２、誘電体膜１０４及び上部電極１０６から成るキャパシタ１０８が形成される。
【００５６】
次に、図３（ａ）に示すように、全面に、例えばスピンコート法により、例えば膜厚２μｍのポリイミドより成る保護膜１１０を形成する。
【００５７】
次に、フォトリソグラフィ技術を用い、保護膜１１０に、下部電極１０２に達するコンタクトホール１１２と、上部電極１０６に達するコンタクトホール１１４とをそれぞれ形成する。
【００５８】
次に、全面に、例えばスパッタ法により、膜厚５０ｎｍのＣｕより成るシード層（図示せず）を形成する。
【００５９】
次に、保護膜１１０上にフォトレジスト膜１２０を形成する。この後、図３（ｂ）に示すように、フォトリソグラフィ技術により、フォトレジスト膜１２０をパターニングする。
【００６０】
次に、図３（ｃ）に示すように、例えば電解めっき法により、コンタクトホール１１２、１１４内にＣｕより成る導体プラグ１１６ａ、１１６ｂを埋め込む。
【００６１】
次に、図３（ｄ）に示すように、フォトレジスト膜１２０を除去する。この後、シード層（図示せず）をエッチング除去する。
【００６２】
次に、部品用支持基板１００の裏面側を研磨することにより、部品用支持基板１００を薄くする。
【００６３】
こうして本実施形態で用いられるキャパシタ部品１４が製造される。
【００６４】
次に、本実施形態による回路基板の製造方法を図４乃至図９を用いて説明する。図４乃至図９は、本実施形態による回路基板の製造方法を示す工程断面図である。
【００６５】
まず、図４（ａ）に示すように、例えば厚さ０．６ｍｍのＢＴレジンより成るコア基板の両面に銅箔（図示せず）を形成して成る支持基板１０を用意する。
【００６６】
次に、支持基板１０にビアホール１８を形成する。ビアホール１８は、例えばドリルを用いて形成することができる。また、例えばサブトラクティブ法により、銅箔より成る配線（図示せず）を形成する。
【００６７】
次に、ビアホール１８の内面に、例えば電解めっき法により、膜厚２０μｍのＣｕより成る導電膜２０を形成する。
【００６８】
次に、内面に導電膜２０が形成されたビアホール１８内に、樹脂２２を充填する。
【００６９】
次に、ビアホール１８の上下に、例えば電解めっき法により、膜厚２０μｍのＣｕより成るランド２４をそれぞれ形成する。
【００７０】
次に、図４（ｂ）に示すように、例えばラミネート法により、支持基板１０の上面側及び下面側に、例えば厚さ５０μｍのエポキシ樹脂シートを貼り付ける。これにより、エポキシ樹脂シートより成る絶縁層１２ａ、１２ｂが形成される。
【００７１】
次に、図４（ｃ）に示すように、例えばＵＶ−ＹＡＧレーザを用いて、絶縁層１２ａ、１２ｂに、ランド１４に達するコンタクトホール３８を形成する。
【００７２】
次に、図４（ｄ）に示すように、全面に、例えば無電解めっき法により、厚さ０．５μｍのＣｕよりなるシード層４０を形成する。
【００７３】
次に、図５（ａ）に示すように、例えばラミネート法により、支持基板１０の上面側及び下面側に、ドライフィルムレジスト膜４２を貼り付ける。この後、フォトリソグラフィ技術を用い、ドライフィルムレジスト膜４２をパターニングする。これにより、ドライフィルムレジスト膜４２に、配線１６ａ〜１６ｃ、２８を形成するための開口部４４が形成される。
【００７４】
次に、図５（ｂ）に示すように、電解めっき法により、開口部４４内に、例えばＣｕより成る配線１６ａ〜１６ｃ、２８を形成する。
【００７５】
次に、図５（ｃ）に示すように、ドライフィルムレジスト膜４２を除去する。
【００７６】
次に、図６（ａ）に示すように、シード層４０をエッチング除去する。なお、図６（ａ）乃至図９（ｂ）においては、シード層４０の図示を省略している。
【００７７】
次に、図６（ｂ）に示すように、例えばラミネート法により、絶縁層１２ａの上面側及び絶縁層２６ａの下面側に、例えば厚さ３０μｍのエポキシ樹脂シートを貼り付ける。これにより、エポキシ樹脂シートより成る絶縁層１２ｂ、２６ｂが形成される。
【００７８】
次に、図６（ｃ）に示すように、例えばＵＶ−ＹＡＧレーザを用いて、絶縁層１２ｂに配線１６ａ、１６ｃに達するコンタクトホール４６を形成するとともに、絶縁層１２ｂに配線１６ｂに達する開口部４８を形成する。開口部４８は、キャパシタ部品１４を埋め込むためのものである。また、同様にして、絶縁層２６ｂに、配線２８に達するコンタクトホール４６を形成する。この後、デスミア処理を行う。
【００７９】
次に、図７（ａ）に示すように、開口部４８内にキャパシタ部品１４を埋め込む。具体的には、キャパシタ部品１４の部品用支持基板１００の下面側を接着剤を用いて配線１６ｃに接着する。接着剤としては、例えば銅ペーストを用いることができる。本実施形態では、接着剤を用いてキャパシタ部品１４を固定するため、はんだ付けを行うことなく、キャパシタ部品１４を容易に固定することができる。
【００８０】
次に、図７（ｂ）に示すように、配線１６ｄ〜１６ｆ、２８を形成する。配線１６ｄ〜１６ｆ、２８は、上記と同様にして形成することができる。配線１６ｄは、例えば、キャパシタ部品１４の導体プラグ１１６ｂを介して例えば上部電極１０６に電気的に接続される。また、配線１６ｅは、例えば、キャパシタ部品１４の導体プラグ１１６ａを介して下部電極１０２に電気的に接続される。
【００８１】
この後、上記と同様にして、配線１６、２８及び絶縁層１２ｃ〜１２ｆ、２６ｃ〜２６ｆを順次積層する（図７（ｂ）及び図８（ａ）参照）。
【００８２】
次に、図８（ａ）に示すように、絶縁層１２ｆの上面側及び絶縁層２６ｆの下面側に、コンタクトホールを介して配線１６、２８にそれぞれ接続される電極３０を形成する。
【００８３】
次に、図８（ｂ）に示すように、絶縁層１２ｆの上面側及び絶縁層２６ｆの下面側に、それぞれソルダーレジスト膜３２を形成する。
【００８４】
次に、図９（ａ）に示すように、ソルダーレジスト膜３２に、電極３０に達する開口部３４を形成する。
【００８５】
次に、図９（ｂ）に示すように、電極３０の上面側及び下面側に、それぞれ半田バンプ３６を形成する。
【００８６】
こうして、本実施形態による回路基板１１が製造される。
【００８７】
［第２実施形態］
本発明の第２実施形態による回路基板及びその製造方法を図１０乃至図１５を用いて説明する。図１０は、本実施形態による回路基板を示す断面図である。図１０（ａ）は、本実施形態による回路基板の全体構成を示す断面図である。図１０（ｂ）は、本実施形態で用いられるキャパシタ部品を示す断面図である。図１乃至図９に示す第１実施形態による回路基板及びその製造方法と同一の構成要素には、同一の符号を付して説明を省略または簡潔にする。
【００８８】
（回路基板）
本実施形態による回路基板は、キャパシタ部品の支持基板として導電性を有する支持基板が用いられており、この導電性を有する支持基板を介して下部電極と配線とが電気的に接続されていることに主な特徴がある。
【００８９】
まず、本実施形態による回路基板について説明するに先立って、本実施形態で用いられるキャパシタ部品１４ａについて図１０（ｂ）を用いて説明する。
【００９０】
図１０（ｂ）に示すように、本実施形態では、キャパシタ部品１４ａに導電性を有する部品用支持基板１００ａが用いられている。導電性を有する部品用支持基板１００ａとしては、例えば不純物が導入されたＳｉより成る支持基板を用いることができる。部品用支持基板１００ａの比抵抗は、例えば１０Ω・ｃｍ以下となっている。
【００９１】
部品用支持基板１００ａ上には、下部電極１０２と誘電体膜１０４と上部電極１０６とから成るキャパシタ素子１０８が形成されている。
【００９２】
キャパシタ素子１０８が形成された部品用支持基板１００ａ上には、保護膜１１０が形成されている。保護膜１１０には、上部電極１０６に達するコンタクトホール１１４ａが形成されている。コンタクトホール１１４ａ内には、導体プラグ１１６ｃが埋め込まれている。
【００９３】
本実施形態で用いられるキャパシタ部品１４ａでは、導電性を有する部品用支持基板１００ａが用いられているため、部品用支持基板１００ａを介して下部電極１０２と配線１６ｂ（図１０（ａ）参照）とを電気的に接続することが可能となる。
【００９４】
こうして、本実施形態で用いられているキャパシタ部品１４ａが構成されている。
【００９５】
次に、本実施形態による回路基板について図１０を用いて説明する。
【００９６】
図１０に示すように、絶縁層１２ｂには、キャパシタ部品１４ｂが埋め込まれている。キャパシタ部品１４ｂの部品用支持基板１００ａは、導電性接着剤（図示せず）により配線１６ｂに接着されている。こうして、キャパシタ部品１４ａの下部電極１０２が部品用支持基板１００ａを介して配線１６ｂに電気的に接続されている。導電性接着剤としては、例えば銅ペーストを用いることができる。
【００９７】
キャパシタ１４ａが埋め込まれた絶縁層１２ｂ上には、配線１６ｅが形成されている。配線１６ｅは、キャパシタ部品１４ａの導体プラグ１１６ｃを介して上部電極１０６に電気的に接続されている。
【００９８】
こうして本実施形態による回路基板１１ａが構成されている。
【００９９】
このように、キャパシタ部品１４ａに導電性を有する部品用支持基板１００ａを用いてもよい。
【０１００】
このように本実施形態によれば、キャパシタ部品１４ａに導電性を有する部品用支持基板１００ａが用いられているため、下部電極１０２を部品用支持基板１００ａを介して配線１６ｂに電気的に接続することができる。このため、本実施形態によれば、設計の自由度を向上することができる。
【０１０１】
（回路基板の製造方法）
次に、本実施形態による回路基板の製造方法を図１１乃至図１５を用いて説明する。
【０１０２】
本実施形態による回路基板の製造方法を説明するに先立って、本実施形態で用いられるキャパシタの製造方法を図１１及び図１２を用いて説明する。図１１及び図１２は、本実施形態で用いられるキャパシタ部品の製造方法を示す工程断面図である。
【０１０３】
図１１に示すように、まず、導電性を有する部品用支持基板１００ａを用意する。導電性を有する部品用支持基板１００ａとしては、例えば不純物が導入されたＳｉより成る支持基板を用いることができる。部品用支持基板１００ａの厚さは例えば０．３ｍｍとし、部品用支持基板１００ａの比抵抗は例えば１０Ω・ｃｍ以下とする。
【０１０４】
この後の図１１（ｂ）及び図１１（ｃ）に示すキャパシタの製造方法は、図２（ｂ）及び図２（ｃ）を用いて上述したキャパシタの製造方法と同様であるので説明を省略する。
【０１０５】
次に、図１１（ｄ）に示すように、例えばスパッタ法により、全面に、例えば膜厚２００ｎｍのＰｔ膜より成る上部電極１０６を形成する。この後、上記と同様にして、誘電体膜１０４の膜質を向上するための熱処理を行う。この後、上記と同様にして、上部電極１０６、誘電体膜１０４及び下部電極１０２をパターニングする。こうして下部電極１０２、誘電体膜１０４及び上部電極１０６から成るキャパシタ素子１０８が形成される。
【０１０６】
次に、図１１（ｅ）に示すように、全面に、例えばスピンコート法により、例えば膜厚２μｍのポリイミドより成る保護膜１１０を形成する。
【０１０７】
次に、フォトリソグラフィ技術を用い、保護膜１１０に、上部電極１０６に達するコンタクトホール１１４ａを形成する。
【０１０８】
次に、上記と同様にして、全面に、例えば膜厚５０ｎｍのＣｕより成るシード層（図示せず）を形成する。
【０１０９】
次に、図１１（ｆ）に示すように、保護膜１１０上にフォトレジスト膜１２０ａを形成する。この後、フォトリソグラフィ技術により、フォトレジスト膜１２０ａをパターニングする。
【０１１０】
次に、図１２（ａ）に示すように、例えば電解めっき法により、コンタクトホール１１４ａ内にＣｕより成る導体プラグ１１６ｃを埋め込む。
【０１１１】
次に、図１２（ｂ）に示すように、フォトレジスト膜１２０ａを除去する。この後、シード層（図示せず）をエッチング除去する。
【０１１２】
次に、上記と同様にして、部品用支持基板１００ａの裏面側を研磨することにより、部品用支持基板１００ａを薄くする。
【０１１３】
こうして本実施形態で用いられるキャパシタ部品１４ａが製造される。
【０１１４】
次に、本実施形態による回路基板の製造方法について図１３乃至図１５を用いて説明する。図１３乃至図１５は、本実施形態による回路基板の製造方法を示す工程断面図である。
【０１１５】
まず、絶縁層１２ｂ、２６ｂに、配線１６ａ、１６ｃ、２８に達するコンタクトホール４６及び開口部４８を形成する工程までは、図４（ａ）乃至図６（ｃ）に示す回路基板の製造方法と同様であるので、説明を省略する。
【０１１６】
次に、図１３（ａ）に示すように、開口部４８内にキャパシタ部品１４ａを埋め込む。具体的には、キャパシタ部品１４ａの部品用支持基板１００ａの下面側を導電性接着剤（図示せず）を用いて配線１６ｂに接着する。導電性接着剤としては、例えば銅ペーストを用いることができる。これにより、キャパシタ部品１４ａの下部電極１０２が部品用支持基板１００ａを介して配線１６ｂに電気的に接続される。
【０１１７】
次に、図１３（ｂ）に示すように、絶縁層１２ｂ上に、配線１６ｄ〜１６ｆを形成する。配線１６ｅは、キャパシタ部品１４ａの導体プラグ１１６ｃを介して上部電極１０６に電気的に接続される。
【０１１８】
この後の図１３（ｃ）乃至図１５（ｂ）に示す回路基板の製造方法は、図７（ｃ）乃至図９（ｂ）に示す回路基板の製造方法と同様であるので説明を省略する。
【０１１９】
こうして、本実施形態による回路基板１１ａが製造される。
【０１２０】
［変形実施形態］
本発明は上記実施形態に限らず種々の変形が可能である。
【０１２１】
例えば、上記実施形態では、誘電体膜１０４の材料としてＢＳＴを用いたが、誘電体膜１０４の材料はＢＳＴに限定されるものではなく、他のあらゆる高誘電体膜又は強誘電体膜を用いてもよい。例えば、Ｓｒ、Ｂａ、Ｐｂ、Ｚｒ、Ｂｉ、Ｔａ、Ｔｉ、Ｍｇ又はＮｂの少なくともいずれかの元素を含む複合酸化物より成る高誘電体膜又は強誘電体膜を適宜用いることができる。具体的には、例えば（Ｂａ，Ｓｒ）ＴｉＯ３、Ｐｂ（Ｚｒ，Ｔｉ）Ｏ３、ＳｒＢｉ２Ｔａ２Ｏ９、Ｐｂ（Ｍｇ，Ｎｂ）Ｏ３、Ｔａ２Ｏ５等を適宜用いることができる。また、誘電体膜１０４は、高誘電体膜又は強誘電体膜に限定されるものではなく、他のあらゆる誘電体膜を適宜用いてもよい。但し、高誘電体膜や強誘電体膜を用いれば、容量が大きくしかも小型のキャパシタ部品を構成できるため有利である。
【０１２２】
また、上記実施形態では、導電性接着剤として銅ペーストを用いたが、導電性接着剤は銅ペーストに限定されるものではなく、他のあらゆる導電性接着剤を適宜用いることができる。例えば、Ａｇ、Ｃｕ、Ａｕ又はＰｄ等を含む導電性接着剤を用いてもよい。
【０１２３】
また、上記実施形態では、下部電極１０２や上部電極１０６にＰｔ等を用いたが、下部電極１０２や上部電極１０６の材料はＰｔに限定されるものではなく、他のあらゆる電極材料を適宜用いることができる。たとえば、下部電極１０２や上部電極１０６の材料として、Ａｕ、Ｃｕ、Ｐｄ、Ｒｕ、Ｒｕ酸化物、Ｉｒ、Ｉｒ酸化物又はＣｒ等を用いてもよい。
【０１２４】
また、上記実施形態では、１箇所のみにキャパシタ部品を埋め込んだが、複数の箇所にキャパシタ部品を適宜埋め込んでもよい。即ち、電源電圧変動の抑制や高周波ノイズの除去等を要する箇所に、必要に応じてキャパシタ部品を適宜埋め込めばよい。
【０１２５】
また、第２実施形態では、導電性の部品用支持基板１００ａ上に、下部電極１０２、誘電体膜１０４、上部電極１０６を順次形成したが、導電性の部品用支持基板１００ａ上に下部電極を形成することなく、誘電体膜１０２と上部電極１０４とを順次形成してもよい。即ち、導電性の支持基板１０２が、下部電極を兼ねるように構成してもよい。
【０１２６】
（付記１） 支持基板と、
前記支持基板上に積層された複数の絶縁層と、
前記複数の絶縁層のいずれかである一の絶縁層に埋め込まれ、上面の高さが前記一の絶縁層の上面の高さとほぼ等しいキャパシタ部品と
を有することを特徴とする回路基板。
【０１２７】
（付記２） 付記１記載の回路基板において、
前記支持基板は、有機樹脂より成り、
前記絶縁層は、有機樹脂より成る
ことを特徴とする回路基板。
【０１２８】
（付記３） 付記１又は２記載の回路基板において、
前記一の絶縁層上に形成された第１の配線と第２の配線とを更に有し、
前記キャパシタ部品は、部品用支持基板と、前記部品用支持基板上に形成された下部電極と、前記下部電極上に形成された誘電体膜と、前記誘電体膜上に形成された上部電極とを有しており、
前記第１の配線は、前記下部電極に電気的に接続されており、
前記第２の配線は、前記上部電極に電気的に接続されている
ことを特徴とする回路基板。
【０１２９】
（付記４） 付記１又は２記載の回路基板において、
前記一の絶縁層下に形成された第１の配線と、
前記一の絶縁層上に形成された第２の配線とを更に有し、
前記キャパシタ部品は、導電性を有する部品用支持基板と、前記部品用支持基板上に形成された下部電極と、前記下部電極上に形成された誘電体膜と、前記誘電体膜上に形成された上部電極とを有しており、
前記第１の配線は、前記部品用支持基板を介して前記下部電極に電気的に接続されており、
前記第２の配線は、前記上部電極に電気的に接続されている
ことを特徴とする回路基板。
【０１３０】
（付記５） 付記４記載の回路基板において、
前記部品用支持基板は、前記キャパシタ素子の前記下部電極を兼ねる
ことを特徴とする回路基板。
【０１３１】
（付記６） 付記４又は５記載の回路基板において、
前記部品用支持基板の比抵抗は、１０Ω・ｃｍ以下である
ことを特徴とする回路基板。
【０１３２】
（付記７） 付記４乃至６のいずれかに記載の回路基板において、
前記部品用支持基板は、導電性接着剤を用いて前記第１の配線に固定されている
ことを特徴とする回路基板。
【０１３３】
（付記８） 付記７記載の回路基板において、
前記導電性接着剤は、Ａｇ、Ｃｕ、Ａｕ又はＰｄを含む
ことを特徴とする回路基板。
【０１３４】
（付記９） 付記３乃至８のいずれかに記載の回路基板において、
前記誘電体膜は、Ｓｒ、Ｂａ、Ｐｂ、Ｚｒ、Ｂｉ、Ｔａ、Ｔｉ、Ｍｇ又はＮｂの少なくともいずれかの元素を含む複合酸化物より成る
ことを特徴とする回路基板。
【０１３５】
（付記１０） 付記３乃至９のいずれかに記載の回路基板において、
前記下部電極及び前記上部電極の少なくともいずれかは、Ｐｔ、Ａｕ、Ｃｕ、Ｐｄ、Ｒｕ、Ｒｕ酸化物、Ｉｒ、Ｉｒ酸化物又はＣｒより成る
ことを特徴とする回路基板。
【０１３６】
（付記１１） 支持基板上に複数の絶縁層が積層された回路基板の製造方法であって、
支持基板上に絶縁層を形成する工程と、
前記絶縁層に開口部を形成する工程と、
前記開口部内にキャパシタ部品を埋め込む工程と
を有することを特徴とする回路基板の製造方法。
【０１３７】
（付記１２） 付記１１記載の回路基板の製造方法において、
前記絶縁層を形成する工程の前に配線を形成する工程を更に有し、
前記キャパシタ部品は、導電性を有する部品用支持基板と、前記部品用支持基板上に形成された下部電極と、前記下部電極上に形成された誘電体膜と、前記誘電体膜上に形成された上部電極とを有しており、
前記キャパシタを埋め込む工程では、前記部品用支持基板を導電性接着剤を用いて前記第１の配線に接着することにより、前記下部電極と前記第１の配線とを前記部品用支持基板を介して電気的に接続する
ことを特徴とする回路基板の製造方法。
【０１３８】
【発明の効果】
以上の通り、本発明によれば、支持基板上に積層された複数の絶縁層のいずれかにキャパシタ部品が埋め込まれているため、ＬＳＩとキャパシタとを、配線を引き回すことなく、極めて短い距離で接続することができる。このため、本発明によれば、ＬＳＩ等とキャパシタとの間の等価直列インダクタンスや等価直列抵抗を極めて小さくすることができる。このため、本発明によれば、電源電圧変動を効果的に抑制することができ、また、電源の高周波ノイズを効果的に除去することができる。従って、本発明によれば、半導体装置等の高周波領域での安定動作に寄与し得る回路基板を提供することができる。
【０１３９】
また、本発明によれば、支持基板と別個に形成されたキャパシタ部品を支持基板上に実装するため、高温の熱処理に耐え得ない有機樹脂等を支持基板の材料として用いる場合であっても、キャパシタの誘電体膜として高誘電体膜や強誘電体膜を用いることができる。本発明によれば、静電容量の大きいキャパシタを接続することができるため、電源電圧変動を効果的に抑制することができ、また、電源の高周波ノイズを効果的に除去することができる。
【０１４０】
また、本発明によれば、支持基板の材料として、安価でしかも容易に加工し得る有機樹脂等の材料を用いることができるため、キャパシタが内蔵された回路基板を安価に提供することができる。
【０１４１】
また、本発明によれば、回路基板と別個にインタポーザ型のキャパシタを設けることを要しないため、構成を簡略化することができるとともに、全体として低コスト化を実現することができる。
【０１４２】
また、本発明によれば、キャパシタ部品に導電性を有する部品用支持基板が用いられているため、下部電極を部品用支持基板を介して配線に電気的に接続することができる。このため、本発明によれば、設計の自由度を向上することができる。
【図面の簡単な説明】
【図１】本発明の第１実施形態による回路基板を示す断面図である。
【図２】本発明の第１実施形態で用いられるキャパシタ部品の製造方法を示す工程断面図（その１）である。
【図３】本発明の第１実施形態で用いられるキャパシタ部品の製造方法を示す工程断面図（その２）である。
【図４】本発明の第１実施形態による回路基板の製造方法を示す工程断面図（その１）である。
【図５】本発明の第１実施形態による回路基板の製造方法を示す工程断面図（その２）である。
【図６】本発明の第１実施形態による回路基板の製造方法を示す工程断面図（その３）である。
【図７】本発明の第１実施形態による回路基板の製造方法を示す工程断面図（その４）である。
【図８】本発明の第１実施形態による回路基板の製造方法を示す工程断面図（その５）である。
【図９】本発明の第１実施形態による回路基板の製造方法を示す工程断面図（その６）である。
【図１０】本発明の第２実施形態による回路基板を示す断面図である。
【図１１】本発明の第２実施形態で用いられるキャパシタ部品の製造方法を示す工程断面図（その１）である。
【図１２】本発明の第２実施形態で用いられるキャパシタ部品の製造方法を示す工程断面図（その２）である。
【図１３】本発明の第２実施形態による回路基板の製造方法を示す工程断面図（その１）である。
【図１４】本発明の第２実施形態による回路基板の製造方法を示す工程断面図（その２）である。
【図１５】本発明の第２実施形態による回路基板の製造方法を示す工程断面図（その３）である。
【符号の説明】
１０…支持基板
１１、１１ａ…回路基板
１２ａ〜１２ｆ…絶縁層
１４、１４ａ…キャパシタ部品
１６、１６ａ〜１６ｆ…配線
１８…ビアホール
２０…導電膜
２２…樹脂
２４…ランド
２６ａ〜２６ｆ…絶縁層
２８…配線
３０…電極
３２…ソルダーレジスト膜
３４…開口部
３６…半田バンプ
３８…コンタクトホール
４０…シード層
４２…ドライフィルムレジスト膜
４４…開口部
４６…コンタクトホール
４８…開口部
１００、１００ａ…部品用支持基板
１０２…下部電極
１０４…誘電体膜
１０６…上部電極
１０８…キャパシタ素子
１１０…保護膜
１１２…コンタクトホール
１１４、１１４ａ…コンタクトホール
１１６ａ、１１６ｂ、１１６ｃ…導体プラグ
１１８…開口部
１２０、１２０ａ…フォトレジスト膜
Claims (9)
- 支持基板と、
前記支持基板上に積層された複数の絶縁層と、
前記複数の絶縁層のいずれかである一の絶縁層に埋め込まれ、上面の高さが前記一の絶縁層の上面の高さとほぼ等しいキャパシタ部品と
を有することを特徴とする回路基板。 - 請求項１記載の回路基板において、
前記支持基板は、有機樹脂より成り、
前記絶縁層は、有機樹脂より成る
ことを特徴とする回路基板。 - 請求項１又は２記載の回路基板において、
前記一の絶縁層上に形成された第１の配線と第２の配線とを更に有し、
前記キャパシタ部品は、部品用支持基板と、前記部品用支持基板上に形成された下部電極と、前記下部電極上に形成された誘電体膜と、前記誘電体膜上に形成された上部電極とを有しており、
前記第１の配線は、前記下部電極に電気的に接続されており、
前記第２の配線は、前記上部電極に電気的に接続されている
ことを特徴とする回路基板。 - 請求項１又は２記載の回路基板において、
前記一の絶縁層下に形成された第１の配線と、
前記一の絶縁層上に形成された第２の配線とを更に有し、
前記キャパシタ部品は、導電性を有する部品用支持基板と、前記部品用支持基板上に形成された下部電極と、前記下部電極上に形成された誘電体膜と、前記誘電体膜上に形成された上部電極とを有しており、
前記第１の配線は、前記部品用支持基板を介して前記下部電極に電気的に接続されており、
前記第２の配線は、前記上部電極に電気的に接続されている
ことを特徴とする回路基板。 - 請求項４記載の回路基板において、
前記部品用支持基板は、前記キャパシタ素子の前記下部電極を兼ねる
ことを特徴とする回路基板。 - 請求項４又は５記載の回路基板において、
前記部品用支持基板の比抵抗は、１０Ω・ｃｍ以下である
ことを特徴とする回路基板。 - 請求項４乃至６のいずれか１項に記載の回路基板において、
前記部品用支持基板は、導電性接着剤を用いて前記第１の配線に固定されている
ことを特徴とする回路基板。 - 支持基板上に複数の絶縁層が積層された回路基板の製造方法であって、
支持基板上に絶縁層を形成する工程と、
前記絶縁層に開口部を形成する工程と、
前記開口部内にキャパシタ部品を埋め込む工程と
を有することを特徴とする回路基板の製造方法。 - 請求項８記載の回路基板の製造方法において、
前記絶縁層を形成する工程の前に配線を形成する工程を更に有し、
前記キャパシタ部品は、導電性を有する部品用支持基板と、前記部品用支持基板上に形成された下部電極と、前記下部電極上に形成された誘電体膜と、前記誘電体膜上に形成された上部電極とを有しており、
前記キャパシタを埋め込む工程では、前記部品用支持基板を導電性接着剤を用いて前記第１の配線に接着することにより、前記下部電極と前記第１の配線とを前記部品用支持基板を介して電気的に接続する
ことを特徴とする回路基板の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002174341A JP2004022732A (ja) | 2002-06-14 | 2002-06-14 | 回路基板及びその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002174341A JP2004022732A (ja) | 2002-06-14 | 2002-06-14 | 回路基板及びその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2004022732A true JP2004022732A (ja) | 2004-01-22 |
Family
ID=31173336
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002174341A Pending JP2004022732A (ja) | 2002-06-14 | 2002-06-14 | 回路基板及びその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2004022732A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2016047941A (ja) * | 2014-08-27 | 2016-04-07 | 国立大学法人京都工芸繊維大学 | 高分子自己組織化膜による銅の酸化防止と導電性向上技術 |
-
2002
- 2002-06-14 JP JP2002174341A patent/JP2004022732A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2016047941A (ja) * | 2014-08-27 | 2016-04-07 | 国立大学法人京都工芸繊維大学 | 高分子自己組織化膜による銅の酸化防止と導電性向上技術 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3998984B2 (ja) | 回路基板及びその製造方法 | |
| US8405953B2 (en) | Capacitor-embedded substrate and method of manufacturing the same | |
| JP3732927B2 (ja) | 多層配線基板 | |
| JP5275401B2 (ja) | 配線基板、半導体装置及び配線基板の製造方法 | |
| CN1925720B (zh) | 布线基板、电容器 | |
| TW200414839A (en) | Semiconductor package, method of production of same, and semiconductor device | |
| JP2001068858A (ja) | 多層配線基板及びその製造方法並びに半導体装置 | |
| DK2768291T3 (en) | Built-in component board and method for making same as well as mounting body | |
| JP5275400B2 (ja) | 配線基板、半導体装置及び配線基板の製造方法 | |
| JP2001326305A (ja) | 半導体装置用インターポーザー、その製造方法および半導体装置 | |
| JP2018093061A (ja) | 電子部品及び電子部品製造方法 | |
| JP4649198B2 (ja) | 配線基板の製造方法 | |
| JP2002008942A (ja) | コンデンサ装置、コンデンサ装置の製造方法及びコンデンサ装置が実装されたモジュール | |
| US8302298B2 (en) | Process for fabricating circuit substrate | |
| JP4584700B2 (ja) | 配線基板の製造方法 | |
| US7358591B2 (en) | Capacitor device and semiconductor device having the same, and capacitor device manufacturing method | |
| US6916706B2 (en) | Capacitor sheet, method for producing the same, board with built-in capacitors, and semiconductor device | |
| US6603202B2 (en) | Circuit board-providing article, circuit board, semiconductor device and process for the production of the same | |
| JP2003051427A (ja) | キャパシタシートおよびその製造方法、キャパシタ内蔵基板、ならびに半導体装置 | |
| JP2004022732A (ja) | 回路基板及びその製造方法 | |
| JP2013073951A (ja) | 貫通コンデンサ内蔵多層基板及び貫通コンデンサ内蔵多層基板の実装構造 | |
| JP4772586B2 (ja) | 回路基板の製造方法 | |
| JP5825111B2 (ja) | シリコンインターポーザ及びそれを用いる半導体装置 | |
| JP4196351B2 (ja) | フィルム状コンデンサの製造方法 | |
| JP2010171348A (ja) | 配線基板及び積層セラミックコンデンサ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050512 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080422 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20080819 |