JP2002122976A - 半導体集積回路装置の製造方法 - Google Patents
半導体集積回路装置の製造方法Info
- Publication number
- JP2002122976A JP2002122976A JP2000313513A JP2000313513A JP2002122976A JP 2002122976 A JP2002122976 A JP 2002122976A JP 2000313513 A JP2000313513 A JP 2000313513A JP 2000313513 A JP2000313513 A JP 2000313513A JP 2002122976 A JP2002122976 A JP 2002122976A
- Authority
- JP
- Japan
- Prior art keywords
- integrated circuit
- circuit device
- semiconductor integrated
- manufacturing
- opening
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 156
- 238000000034 method Methods 0.000 title claims abstract description 73
- 238000004519 manufacturing process Methods 0.000 title claims description 66
- 239000000758 substrate Substances 0.000 claims abstract description 34
- 229920002120 photoresistant polymer Polymers 0.000 claims abstract description 28
- 230000008569 process Effects 0.000 claims abstract description 13
- 230000001678 irradiating effect Effects 0.000 claims abstract description 10
- 238000005286 illumination Methods 0.000 claims description 56
- 238000012937 correction Methods 0.000 claims description 33
- 230000000694 effects Effects 0.000 claims description 29
- 238000012545 processing Methods 0.000 claims description 5
- 238000000151 deposition Methods 0.000 claims description 4
- 239000011295 pitch Substances 0.000 description 35
- 239000011229 interlayer Substances 0.000 description 22
- 239000010410 layer Substances 0.000 description 14
- 230000003287 optical effect Effects 0.000 description 14
- 238000002955 isolation Methods 0.000 description 13
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 description 10
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 10
- 229910052804 chromium Inorganic materials 0.000 description 10
- 239000011651 chromium Substances 0.000 description 10
- 238000012986 modification Methods 0.000 description 9
- 230000004048 modification Effects 0.000 description 9
- 229910052814 silicon oxide Inorganic materials 0.000 description 9
- 238000012546 transfer Methods 0.000 description 9
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 7
- 238000002834 transmittance Methods 0.000 description 7
- 238000001459 lithography Methods 0.000 description 6
- 238000003860 storage Methods 0.000 description 6
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 5
- WGLPBDUCMAPZCE-UHFFFAOYSA-N Trioxochromium Chemical compound O=[Cr](=O)=O WGLPBDUCMAPZCE-UHFFFAOYSA-N 0.000 description 5
- 229910000423 chromium oxide Inorganic materials 0.000 description 5
- 238000010586 diagram Methods 0.000 description 5
- 229910052710 silicon Inorganic materials 0.000 description 5
- 239000010703 silicon Substances 0.000 description 5
- 229910052581 Si3N4 Inorganic materials 0.000 description 4
- 230000015572 biosynthetic process Effects 0.000 description 4
- 239000003990 capacitor Substances 0.000 description 4
- 230000000737 periodic effect Effects 0.000 description 4
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 4
- 238000004088 simulation Methods 0.000 description 4
- 229910052721 tungsten Inorganic materials 0.000 description 4
- 239000010937 tungsten Substances 0.000 description 4
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 3
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 description 3
- 239000013078 crystal Substances 0.000 description 3
- 238000001514 detection method Methods 0.000 description 3
- 238000005530 etching Methods 0.000 description 3
- 229910052698 phosphorus Inorganic materials 0.000 description 3
- 239000011574 phosphorus Substances 0.000 description 3
- 229920005591 polysilicon Polymers 0.000 description 3
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 3
- 229910052782 aluminium Inorganic materials 0.000 description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 2
- 239000000470 constituent Substances 0.000 description 2
- 230000007423 decrease Effects 0.000 description 2
- 239000011521 glass Substances 0.000 description 2
- 230000012447 hatching Effects 0.000 description 2
- 229910052751 metal Inorganic materials 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- 238000007254 oxidation reaction Methods 0.000 description 2
- 230000000149 penetrating effect Effects 0.000 description 2
- 229910052594 sapphire Inorganic materials 0.000 description 2
- 239000010980 sapphire Substances 0.000 description 2
- 238000000926 separation method Methods 0.000 description 2
- 229910021332 silicide Inorganic materials 0.000 description 2
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 2
- 239000010936 titanium Substances 0.000 description 2
- 229910000838 Al alloy Inorganic materials 0.000 description 1
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 1
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- 241000293849 Cordylanthus Species 0.000 description 1
- 101000634707 Homo sapiens Nucleolar complex protein 3 homolog Proteins 0.000 description 1
- 101000650817 Homo sapiens Semaphorin-4D Proteins 0.000 description 1
- 102100029099 Nucleolar complex protein 3 homolog Human genes 0.000 description 1
- 102100027744 Semaphorin-4D Human genes 0.000 description 1
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 1
- 229910045601 alloy Inorganic materials 0.000 description 1
- 239000000956 alloy Substances 0.000 description 1
- 229910052785 arsenic Inorganic materials 0.000 description 1
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 1
- 230000004888 barrier function Effects 0.000 description 1
- 230000000903 blocking effect Effects 0.000 description 1
- 229910052796 boron Inorganic materials 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 229910017052 cobalt Inorganic materials 0.000 description 1
- 239000010941 cobalt Substances 0.000 description 1
- GUTLYIVDDKVIGB-UHFFFAOYSA-N cobalt atom Chemical compound [Co] GUTLYIVDDKVIGB-UHFFFAOYSA-N 0.000 description 1
- 230000000295 complement effect Effects 0.000 description 1
- 239000002131 composite material Substances 0.000 description 1
- 230000010485 coping Effects 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 239000010949 copper Substances 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 230000018109 developmental process Effects 0.000 description 1
- 238000006073 displacement reaction Methods 0.000 description 1
- 238000009826 distribution Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 238000003384 imaging method Methods 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 239000004973 liquid crystal related substance Substances 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 238000005259 measurement Methods 0.000 description 1
- QSHDDOUJBYECFT-UHFFFAOYSA-N mercury Chemical compound [Hg] QSHDDOUJBYECFT-UHFFFAOYSA-N 0.000 description 1
- 229910052753 mercury Inorganic materials 0.000 description 1
- 230000005405 multipole Effects 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- BPUBBGLMJRNUCC-UHFFFAOYSA-N oxygen(2-);tantalum(5+) Chemical compound [O-2].[O-2].[O-2].[O-2].[O-2].[Ta+5].[Ta+5] BPUBBGLMJRNUCC-UHFFFAOYSA-N 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 210000001747 pupil Anatomy 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 230000004044 response Effects 0.000 description 1
- 230000003068 static effect Effects 0.000 description 1
- 229910001936 tantalum oxide Inorganic materials 0.000 description 1
- 229910052719 titanium Inorganic materials 0.000 description 1
- -1 tungsten nitride Chemical class 0.000 description 1
Classifications
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
- G03F1/00—Originals for photomechanical production of textured or patterned surfaces, e.g., masks, photo-masks, reticles; Mask blanks or pellicles therefor; Containers specially adapted therefor; Preparation thereof
- G03F1/26—Phase shift masks [PSM]; PSM blanks; Preparation thereof
- G03F1/32—Attenuating PSM [att-PSM], e.g. halftone PSM or PSM having semi-transparent phase shift portion; Preparation thereof
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
- G03F1/00—Originals for photomechanical production of textured or patterned surfaces, e.g., masks, photo-masks, reticles; Mask blanks or pellicles therefor; Containers specially adapted therefor; Preparation thereof
- G03F1/36—Masks having proximity correction features; Preparation thereof, e.g. optical proximity correction [OPC] design processes
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
- G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
- G03F7/70—Microphotolithographic exposure; Apparatus therefor
- G03F7/70058—Mask illumination systems
- G03F7/70125—Use of illumination settings tailored to particular mask patterns
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S430/00—Radiation imagery chemistry: process, composition, or product thereof
- Y10S430/146—Laser beam
Landscapes
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Power Engineering (AREA)
- Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
- Preparing Plates And Mask In Photomechanical Process (AREA)
- Semiconductor Memories (AREA)
- Electrodes Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
Abstract
(57)【要約】
【課題】 パターンの解像度を向上させる。
【解決手段】 変形照明による露光光をフォトマスクＭ
Ｋを介して半導体ウエハ上のフォトレジスト膜に照射す
ることにより前記半導体ウエハに所定のパターンを転写
する露光処理に際し、前記フォトマスクＭＫとして、マ
スク基板１上のハーフトーン膜２の一部を除去すること
で形成された開口部であって前記所定のパターンの転写
用の主開口部３および前記ハーフトーン膜２の一部を除
去することで形成された開口部であって前記半導体ウエ
ハ上には解像されない補助開口部４が周期性を持つ状態
で配置されたフォトマスクＭＫを用いるようにした。
Ｋを介して半導体ウエハ上のフォトレジスト膜に照射す
ることにより前記半導体ウエハに所定のパターンを転写
する露光処理に際し、前記フォトマスクＭＫとして、マ
スク基板１上のハーフトーン膜２の一部を除去すること
で形成された開口部であって前記所定のパターンの転写
用の主開口部３および前記ハーフトーン膜２の一部を除
去することで形成された開口部であって前記半導体ウエ
ハ上には解像されない補助開口部４が周期性を持つ状態
で配置されたフォトマスクＭＫを用いるようにした。
Description
【０００１】
【発明の属する技術分野】本発明は、半導体集積回路装
置の製造置技術に関し、特に、半導体集積回路装置の製
造工程において、半導体ウエハ（以下、単にウエハと言
う）にフォトマスク（以下、単にマスクという）を用い
て所定のパターンを転写するフォトリソグラフィ（以
下、単にリソグラフィという）に適用して有効な技術に
関するものである。
置の製造置技術に関し、特に、半導体集積回路装置の製
造工程において、半導体ウエハ（以下、単にウエハと言
う）にフォトマスク（以下、単にマスクという）を用い
て所定のパターンを転写するフォトリソグラフィ（以
下、単にリソグラフィという）に適用して有効な技術に
関するものである。
【０００２】
【従来の技術】半導体集積回路装置の製造においては、
微細パターンをウエハ上に転写する方法として、リソグ
ラフィ技術が用いられる。リソグラフィ技術において
は、主に投影露光装置が用いられ、投影露光装置に装着
したマスクのパターンをウエハ上に転写してデバイスパ
ターンを形成する。
微細パターンをウエハ上に転写する方法として、リソグ
ラフィ技術が用いられる。リソグラフィ技術において
は、主に投影露光装置が用いられ、投影露光装置に装着
したマスクのパターンをウエハ上に転写してデバイスパ
ターンを形成する。
【０００３】このリソグラフィ技術については、例えば
特開平１１−１３５４０２号公報に記載があり、マスク
においてメモリデバイスのコンタクトホールを形成する
ための主開口部の周りに解像しない程度の補助開口部を
配置し、露光処理に際して変形照明等を用いる技術が開
示されている。
特開平１１−１３５４０２号公報に記載があり、マスク
においてメモリデバイスのコンタクトホールを形成する
ための主開口部の周りに解像しない程度の補助開口部を
配置し、露光処理に際して変形照明等を用いる技術が開
示されている。
【０００４】
【発明が解決しようとする課題】ところが、上記リソグ
ラフィ技術においては、以下の課題があることを本発明
者は見出した。
ラフィ技術においては、以下の課題があることを本発明
者は見出した。
【０００５】すなわち、パターンの微細化が進むにつれ
て焦点深度マージンが減少し、パターンの解像度が低下
する問題がある。また、同層にパターンがまばらに配置
される疎領域と、パターンが密集して配置される密領域
とが存在する場合に、その疎領域と密領域とでパターン
寸法に差が生じてしまう問題がある。さらに、疎領域と
密領域との境界に存在するパターンの寸法精度が劣化す
る場合がある。
て焦点深度マージンが減少し、パターンの解像度が低下
する問題がある。また、同層にパターンがまばらに配置
される疎領域と、パターンが密集して配置される密領域
とが存在する場合に、その疎領域と密領域とでパターン
寸法に差が生じてしまう問題がある。さらに、疎領域と
密領域との境界に存在するパターンの寸法精度が劣化す
る場合がある。
【０００６】本発明の目的は、パターンの解像度を向上
させることのできる技術を提供することにある。
させることのできる技術を提供することにある。
【０００７】また、本発明の目的は、疎領域と密領域と
のパターンの寸法差を低減することのできる技術を提供
することにある。
のパターンの寸法差を低減することのできる技術を提供
することにある。
【０００８】また、本発明の目的は、疎領域と密領域と
の境界に存在するパターンの寸法精度を向上させること
のできる技術を提供することにある。
の境界に存在するパターンの寸法精度を向上させること
のできる技術を提供することにある。
【０００９】本発明の前記ならびにその他の目的と新規
な特徴は、本明細書の記述および添付図面から明らかに
なるであろう。
な特徴は、本明細書の記述および添付図面から明らかに
なるであろう。
【００１０】
【課題を解決するための手段】本願において開示される
発明のうち、代表的なものの概要を簡単に説明すれば、
次のとおりである。
発明のうち、代表的なものの概要を簡単に説明すれば、
次のとおりである。
【００１１】すなわち、本発明は、変形照明による露光
光をフォトマスクを介して半導体ウエハ上のフォトレジ
スト膜に照射することにより前記半導体ウエハに所定の
パターンを転写する露光処理に際し、前記フォトマスク
として、マスク基板上のハーフトーン膜の一部を除去す
ることで形成された開口部であって前記所定のパターン
を転写するための主開口部および前記ハーフトーン膜の
一部を除去することで形成された開口部であって前記半
導体ウエハ上には解像されない補助開口部が周期性を持
つ状態で配置されたフォトマスクを用いるものである。
光をフォトマスクを介して半導体ウエハ上のフォトレジ
スト膜に照射することにより前記半導体ウエハに所定の
パターンを転写する露光処理に際し、前記フォトマスク
として、マスク基板上のハーフトーン膜の一部を除去す
ることで形成された開口部であって前記所定のパターン
を転写するための主開口部および前記ハーフトーン膜の
一部を除去することで形成された開口部であって前記半
導体ウエハ上には解像されない補助開口部が周期性を持
つ状態で配置されたフォトマスクを用いるものである。
【００１２】また、本発明は、変形照明による露光光を
フォトマスクを介して半導体ウエハ上のフォトレジスト
膜に照射することにより前記半導体ウエハに所定のパタ
ーンを転写する露光処理に際し、前記フォトマスクとし
て、マスク基板上の遮光膜の一部を除去することで形成
された開口部であって前記所定のパターンを転写するた
めの主開口部および前記遮光膜の一部を除去することで
形成された開口部であって前記半導体ウエハ上には解像
されない補助開口部が周期性を持つ状態で配置されたフ
ォトマスクを用い、前記主開口部のうちの所定の主開口
部、前記補助開口部のうちの所定の補助開口部またはそ
の両方に近接効果補正を加えたものである。
フォトマスクを介して半導体ウエハ上のフォトレジスト
膜に照射することにより前記半導体ウエハに所定のパタ
ーンを転写する露光処理に際し、前記フォトマスクとし
て、マスク基板上の遮光膜の一部を除去することで形成
された開口部であって前記所定のパターンを転写するた
めの主開口部および前記遮光膜の一部を除去することで
形成された開口部であって前記半導体ウエハ上には解像
されない補助開口部が周期性を持つ状態で配置されたフ
ォトマスクを用い、前記主開口部のうちの所定の主開口
部、前記補助開口部のうちの所定の補助開口部またはそ
の両方に近接効果補正を加えたものである。
【００１３】また、本発明は、変形照明による露光光を
フォトマスクを介して半導体ウエハ上のフォトレジスト
膜に照射することにより前記半導体ウエハに所定のパタ
ーンを転写する露光処理に際し、前記フォトマスクとし
て、マスク基板上の遮光膜の一部を除去することで形成
された開口部であって前記所定のパターンを転写するた
めの主開口部および前記遮光膜の一部を除去することで
形成された開口部であって前記半導体ウエハ上には解像
されない補助開口部が周期性を持つ状態で配置され、前
記補助開口部の配置領域を、前記主開口部を基準とし
て、前記所定のパターンのピッチの整数倍の長さブロー
デンさせた領域とするフォトマスクを用いるものであ
る。
フォトマスクを介して半導体ウエハ上のフォトレジスト
膜に照射することにより前記半導体ウエハに所定のパタ
ーンを転写する露光処理に際し、前記フォトマスクとし
て、マスク基板上の遮光膜の一部を除去することで形成
された開口部であって前記所定のパターンを転写するた
めの主開口部および前記遮光膜の一部を除去することで
形成された開口部であって前記半導体ウエハ上には解像
されない補助開口部が周期性を持つ状態で配置され、前
記補助開口部の配置領域を、前記主開口部を基準とし
て、前記所定のパターンのピッチの整数倍の長さブロー
デンさせた領域とするフォトマスクを用いるものであ
る。
【００１４】また、本発明は、前記半導体ウエハの所定
の領域内の同層には、前記所定のパターンが相対的に疎
に配置された疎領域と、前記所定のパターンが相対的に
密に配置された密領域とが存在するものである。
の領域内の同層には、前記所定のパターンが相対的に疎
に配置された疎領域と、前記所定のパターンが相対的に
密に配置された密領域とが存在するものである。
【００１５】
【発明の実施の形態】本願発明を詳細に説明する前に、
本願における用語の意味を説明すると次の通りである。
本願における用語の意味を説明すると次の通りである。
【００１６】１．マスク（光学マスク）：マスク基板上
に光を遮光するパターンや光の位相を変化させるパター
ンを形成したものである。実寸の数倍のパターンが形成
されたレチクルも含む。マスク基板上とは、マスク基板
上面、マスク基板上面に近接した内部領域または上空領
域を含む（上面に近接した別の基板上に配置しても良
い）。マスクの第１の主面とは、上記光を遮蔽するパタ
ーンや光の位相を変化させるパターンが形成されたパタ
ーン面であり、マスクの第２の主面とは第１の主面とは
反対側の面のことを言う。通常のマスク（バイナリマス
ク）とは、基板上に光を遮光するパターンと、光を透過
するパターンとでマスクパターンを形成した一般的なフ
ォトマスクのことを言う。
に光を遮光するパターンや光の位相を変化させるパター
ンを形成したものである。実寸の数倍のパターンが形成
されたレチクルも含む。マスク基板上とは、マスク基板
上面、マスク基板上面に近接した内部領域または上空領
域を含む（上面に近接した別の基板上に配置しても良
い）。マスクの第１の主面とは、上記光を遮蔽するパタ
ーンや光の位相を変化させるパターンが形成されたパタ
ーン面であり、マスクの第２の主面とは第１の主面とは
反対側の面のことを言う。通常のマスク（バイナリマス
ク）とは、基板上に光を遮光するパターンと、光を透過
するパターンとでマスクパターンを形成した一般的なフ
ォトマスクのことを言う。
【００１７】２．主開口部：マスク上の開口パターン等
の集積回路パターンで実際にウエハに転写されるデバイ
スのパターンに対応しているものである。
の集積回路パターンで実際にウエハに転写されるデバイ
スのパターンに対応しているものである。
【００１８】３．補助開口部：一般にウエハ上に投影さ
れたとき、その開口パターンに対応する独立した像を形
成しないマスク上の開口パターンを言う。
れたとき、その開口パターンに対応する独立した像を形
成しないマスク上の開口パターンを言う。
【００１９】４．ハーフトーン領域、ハーフトーン膜：
それ自体フォトレジスト膜を感光させない程度の低い光
透過率を持つ領域または膜で、同位相と逆位相（反転）
の区別がある。一般に、光透過率は、３％〜１５％であ
るが、遮光領域等を併用することにより２０％以上の高
透過率ハーフトーン領域または膜も可能である。
それ自体フォトレジスト膜を感光させない程度の低い光
透過率を持つ領域または膜で、同位相と逆位相（反転）
の区別がある。一般に、光透過率は、３％〜１５％であ
るが、遮光領域等を併用することにより２０％以上の高
透過率ハーフトーン領域または膜も可能である。
【００２０】５．「光透過領域」、「光透過パター
ン」、「透明領域」、「透明膜」または「透明」と言う
ときは、その領域に照射される露光光のうち、６０％以
上を透過させる光学特性を有することを示す。一般に９
０％以上のものが使用される。一方、「遮光領域」、
「遮光パターン」、「遮光膜」または「遮光」と言うと
きは、その領域に照射される露光光のうち、４０％未満
を透過させる光学特性を有することを示す。一般には、
一般に数％から３０％未満のもの（ほぼ０％の光透過率
（典型的には１％以下））が使われる。機能的には、ハ
ーフトーン領域よりも低い光透過率を持つ領域と定義で
きる。
ン」、「透明領域」、「透明膜」または「透明」と言う
ときは、その領域に照射される露光光のうち、６０％以
上を透過させる光学特性を有することを示す。一般に９
０％以上のものが使用される。一方、「遮光領域」、
「遮光パターン」、「遮光膜」または「遮光」と言うと
きは、その領域に照射される露光光のうち、４０％未満
を透過させる光学特性を有することを示す。一般には、
一般に数％から３０％未満のもの（ほぼ０％の光透過率
（典型的には１％以下））が使われる。機能的には、ハ
ーフトーン領域よりも低い光透過率を持つ領域と定義で
きる。
【００２１】６．紫外光：半導体分野では４００ｎｍ前
後から短波長で５０ｎｍ以下程度までの電磁波を言う
が、３００ｎｍより長波長を近紫外域、それ以下の短波
長領域を遠紫外域と呼び、２００ｎｍ以下を特に真空紫
外域と言う。光源としては水銀アークランプ等のｉ線
（波長：３６５ｎｍ）、ＫｒＦエキシマレーザ（波長：
２４８ｎｍ）、ＡｒＦ（波長：１９３ｎｍ）及びＦ
2（波長：１５７ｎｍ）エキシマレーザ等がある。
後から短波長で５０ｎｍ以下程度までの電磁波を言う
が、３００ｎｍより長波長を近紫外域、それ以下の短波
長領域を遠紫外域と呼び、２００ｎｍ以下を特に真空紫
外域と言う。光源としては水銀アークランプ等のｉ線
（波長：３６５ｎｍ）、ＫｒＦエキシマレーザ（波長：
２４８ｎｍ）、ＡｒＦ（波長：１９３ｎｍ）及びＦ
2（波長：１５７ｎｍ）エキシマレーザ等がある。
【００２２】７．ウエハまたは半導体基板とは、半導体
集積回路の製造に用いるシリコン単結晶基板（一般にほ
ぼ平面円形状）、サファイア基板、ガラス基板、その他
の絶縁、反絶縁または半導体基板等並びにそれらの複合
的基板を言う。また、本願において半導体集積回路装置
というときは、シリコンウエハやサファイア基板等の半
導体または絶縁体基板上に作られるものの他、特に、そ
うでない旨明示された場合を除き、ＴＦＴ（Thin-Film-
Transistor）およびＳＴＮ（Super-Twisted-Nematic）
液晶等のようなガラス等の他の絶縁基板上に作られるも
の等も含むものとする。
集積回路の製造に用いるシリコン単結晶基板（一般にほ
ぼ平面円形状）、サファイア基板、ガラス基板、その他
の絶縁、反絶縁または半導体基板等並びにそれらの複合
的基板を言う。また、本願において半導体集積回路装置
というときは、シリコンウエハやサファイア基板等の半
導体または絶縁体基板上に作られるものの他、特に、そ
うでない旨明示された場合を除き、ＴＦＴ（Thin-Film-
Transistor）およびＳＴＮ（Super-Twisted-Nematic）
液晶等のようなガラス等の他の絶縁基板上に作られるも
の等も含むものとする。
【００２３】８．スキャンニング露光：細いスリット状
の露光帯を、半導体ウエハとフォトマスク（又はレチク
ル、本願でフォトマスクと言うときはレチクルも含む広
い概念を示す）に対して、スリットの長手方向と直交す
る方向に（斜めに移動させてもよい）相対的に連続移動
（走査）させることによって、フォトマスク上の回路パ
ターンを半導体ウエハ上の所望の部分に転写する露光方
法。
の露光帯を、半導体ウエハとフォトマスク（又はレチク
ル、本願でフォトマスクと言うときはレチクルも含む広
い概念を示す）に対して、スリットの長手方向と直交す
る方向に（斜めに移動させてもよい）相対的に連続移動
（走査）させることによって、フォトマスク上の回路パ
ターンを半導体ウエハ上の所望の部分に転写する露光方
法。
【００２４】９．ステップ・アンド・スキャン露光：上
記スキャンニング露光とステッピング露光を組み合わせ
てウエハ上の露光すべき部分の全体を露光する方法であ
り、上記スキャンニング露光の下位概念に当たる。
記スキャンニング露光とステッピング露光を組み合わせ
てウエハ上の露光すべき部分の全体を露光する方法であ
り、上記スキャンニング露光の下位概念に当たる。
【００２５】１０．ステップ・アンド・リピート露光：
マスク上の回路パターンの投影像に対してウエハを繰り
返しステップすることで、マスク上の回路パターンをウ
エハ上の所望の部分に転写する露光方法。
マスク上の回路パターンの投影像に対してウエハを繰り
返しステップすることで、マスク上の回路パターンをウ
エハ上の所望の部分に転写する露光方法。
【００２６】１１．通常照明とは、非変形照明のこと
で、光強度分布が比較的均一な照明を言う。
で、光強度分布が比較的均一な照明を言う。
【００２７】１２．変形照明とは、中央部の照度を下げ
た照明であって、斜方照明、輪帯照明、４重極照明、５
重極照明等の多重極照明またはそれと等価な瞳フィルタ
による超解像技術を含む。
た照明であって、斜方照明、輪帯照明、４重極照明、５
重極照明等の多重極照明またはそれと等価な瞳フィルタ
による超解像技術を含む。
【００２８】１３．解像度：パターン寸法は投影レンズ
の開口数ＮＡ（Numerical Aperture）と露光波長λで規
格化して表現できる。解像度Ｒは、Ｒ＝Ｋ１・λ／ＮＡ
で表されるので換算して用いれば良い。ただし、焦点深
度ＤもＤ＝Ｋ２・λ／（ＮＡ）2で表されるので、焦点
深度は異なる。Ｋ１，Ｋ２は定数。
の開口数ＮＡ（Numerical Aperture）と露光波長λで規
格化して表現できる。解像度Ｒは、Ｒ＝Ｋ１・λ／ＮＡ
で表されるので換算して用いれば良い。ただし、焦点深
度ＤもＤ＝Ｋ２・λ／（ＮＡ）2で表されるので、焦点
深度は異なる。Ｋ１，Ｋ２は定数。
【００２９】１４．転写パターン：マスクによってウエ
ハ上に転写されたパターンであって、具体的には上記フ
ォトレジストパターンおよびフォトレジストパターンを
マスクとして実際に形成されたウエハ上のパターンを言
う。
ハ上に転写されたパターンであって、具体的には上記フ
ォトレジストパターンおよびフォトレジストパターンを
マスクとして実際に形成されたウエハ上のパターンを言
う。
【００３０】１５．フォトレジストパターンは、感光性
の有機膜をリソグラフィの手法により、パターニングし
た膜パターンを言う。なお、このパターンには当該部分
に関して全く開口のない単なるレジスト膜を含む。
の有機膜をリソグラフィの手法により、パターニングし
た膜パターンを言う。なお、このパターンには当該部分
に関して全く開口のない単なるレジスト膜を含む。
【００３１】１６．ホールパターン：ウエハ上で露光波
長と同程度又はそれ以下の二次元的寸法を有するコンタ
クトホール、スルーホール等の微細パターン。一般に
は、マスク上では正方形またはそれに近い長方形あるい
は八角形等の形状であるが、ウエハ上では円形に近くな
ることが多い。
長と同程度又はそれ以下の二次元的寸法を有するコンタ
クトホール、スルーホール等の微細パターン。一般に
は、マスク上では正方形またはそれに近い長方形あるい
は八角形等の形状であるが、ウエハ上では円形に近くな
ることが多い。
【００３２】１７．ラインパターン：所定の方向に延在
する帯状のパターン部分を有する配線等のパターン。
する帯状のパターン部分を有する配線等のパターン。
【００３３】以下の実施の形態においては便宜上その必
要があるときは、複数のセクションまたは実施の形態に
分割して説明するが、特に明示した場合を除き、それら
はお互いに無関係なものではなく、一方は他方の一部ま
たは全部の変形例、詳細、補足説明等の関係にある。
要があるときは、複数のセクションまたは実施の形態に
分割して説明するが、特に明示した場合を除き、それら
はお互いに無関係なものではなく、一方は他方の一部ま
たは全部の変形例、詳細、補足説明等の関係にある。
【００３４】また、以下の実施の形態において、要素の
数等（個数、数値、量、範囲等を含む）に言及する場
合、特に明示した場合および原理的に明らかに特定の数
に限定される場合等を除き、その特定の数に限定される
ものではなく、特定の数以上でも以下でも良い。
数等（個数、数値、量、範囲等を含む）に言及する場
合、特に明示した場合および原理的に明らかに特定の数
に限定される場合等を除き、その特定の数に限定される
ものではなく、特定の数以上でも以下でも良い。
【００３５】さらに、以下の実施の形態において、その
構成要素（要素ステップ等も含む）は、特に明示した場
合および原理的に明らかに必須であると考えられる場合
等を除き、必須のものではないことは言うまでもない。
構成要素（要素ステップ等も含む）は、特に明示した場
合および原理的に明らかに必須であると考えられる場合
等を除き、必須のものではないことは言うまでもない。
【００３６】同様に、以下の実施の形態において、構成
要素等の形状、位置関係等に言及するときは、特に明示
した場合および原理的に明らかにそうでないと考えられ
る場合等を除き、実質的にその形状等に近似または類似
するもの等を含むものとする。このことは、上記数値お
よび範囲についても同様である。
要素等の形状、位置関係等に言及するときは、特に明示
した場合および原理的に明らかにそうでないと考えられ
る場合等を除き、実質的にその形状等に近似または類似
するもの等を含むものとする。このことは、上記数値お
よび範囲についても同様である。
【００３７】また、実施の形態を説明するための全図に
おいて同一機能を有するものは同一の符号を付し、その
繰り返しの説明は省略する。
おいて同一機能を有するものは同一の符号を付し、その
繰り返しの説明は省略する。
【００３８】また、本実施の形態の説明に用いる図面に
おいてマスクまたはそのデータを模式的に示す平面図で
あっても、図面を見易くするために、ハーフトーン領域
（または膜）および所望のパターンにハッチングを付
す。
おいてマスクまたはそのデータを模式的に示す平面図で
あっても、図面を見易くするために、ハーフトーン領域
（または膜）および所望のパターンにハッチングを付
す。
【００３９】以下、本発明の実施の形態を図面に基づい
て詳細に説明する。
て詳細に説明する。
【００４０】（実施の形態１）半導体集積回路装置の製
造においては、ホールパターンの形成に際し、同層に疎
領域と密領域とが存在する結果、微細化に伴い露光マー
ジンが低下する場合がある。
造においては、ホールパターンの形成に際し、同層に疎
領域と密領域とが存在する結果、微細化に伴い露光マー
ジンが低下する場合がある。
【００４１】そこで、本実施の形態においては、例えば
次のようにした。マスク上において、ホールパターン転
写用の主開口部と、その周囲のそれ自体解像されない補
助開口部とを、互いに交差する仮想線の交点に配置す
る。また、マスク上の主開口部および補助開口部をマス
ク上のハーフトーン膜の一部を除去することで形成す
る。さらに、露光時の照明として、周期性を持つパター
ンで有意性を持つ変形照明を用いる。これにより、疎領
域および密領域の両方で、焦点深度および露光裕度を向
上させることができるので、パターンの解像度を向上さ
せることが可能となる。また、ハーフトーン膜を用いる
ことにより、焦点ずれに起因する寸法変動を低減でき
る。また、パターンの疎密に起因するパターン寸法差を
低減できる。さらに、遮光膜を用いたマスク場合、所定
の露光量に対して、マスクの補助開口部がウエハに解像
してしまう場合があるが、ハーフトーン膜を用いること
で、マスクの補助開口部がウエハに解像しないようにで
きる。
次のようにした。マスク上において、ホールパターン転
写用の主開口部と、その周囲のそれ自体解像されない補
助開口部とを、互いに交差する仮想線の交点に配置す
る。また、マスク上の主開口部および補助開口部をマス
ク上のハーフトーン膜の一部を除去することで形成す
る。さらに、露光時の照明として、周期性を持つパター
ンで有意性を持つ変形照明を用いる。これにより、疎領
域および密領域の両方で、焦点深度および露光裕度を向
上させることができるので、パターンの解像度を向上さ
せることが可能となる。また、ハーフトーン膜を用いる
ことにより、焦点ずれに起因する寸法変動を低減でき
る。また、パターンの疎密に起因するパターン寸法差を
低減できる。さらに、遮光膜を用いたマスク場合、所定
の露光量に対して、マスクの補助開口部がウエハに解像
してしまう場合があるが、ハーフトーン膜を用いること
で、マスクの補助開口部がウエハに解像しないようにで
きる。
【００４２】図１は、ウエハＷ上の密領域におけるホー
ルパターン（ハッチングを付す）Ｈの平面配置の一例を
示している。ホールパターンＨは、仮想線Ｘｗ，Ｙｗの
交点に配置されている。仮想線Ｘｗ，Ｙｗは、互いに直
交している。仮想線Ｘｗ，ＹｗのピッチＤｗｘ，Ｄｗｙ
は、互いに等しく、双方とも集積回路パターンのピッチ
と等ピッチとなるように配置されている。
ルパターン（ハッチングを付す）Ｈの平面配置の一例を
示している。ホールパターンＨは、仮想線Ｘｗ，Ｙｗの
交点に配置されている。仮想線Ｘｗ，Ｙｗは、互いに直
交している。仮想線Ｘｗ，ＹｗのピッチＤｗｘ，Ｄｗｙ
は、互いに等しく、双方とも集積回路パターンのピッチ
と等ピッチとなるように配置されている。
【００４３】図２は、図１のホールパターンを転写する
ためのマスクＭＫの一例を示している。図２（ａ）はマ
スクＭＫの要部平面図、（ｂ）は（ａ）のＡ１−Ａ１線
の断面図を示している。このマスクＭＫは、例えば実寸
の１〜１０倍程度の寸法の集積回路パターンの原画を、
縮小投影光学系等を通してウエハに転写するためのレチ
クルである。このマスクＭＫのマスク基板１は、例えば
平面四角形に形成された厚さ６ｍｍ程度の透明な合成石
英ガラス基板等からなる。マスク基板１の主面上には、
ハーフトーン膜（ハッチングを付す）２が堆積されてい
る。そして、そのハーフトーン膜２の一部が除去されて
主開口部３および補助開口部４が形成されている。この
主開口部３および補助開口部４は、仮想線（第１，第２
の仮想線）Ｘｍ，Ｙｍの交点に配置されており、全体的
に周期性を持った状態で規則的に配置されている。仮想
線Ｘｍ，Ｙｍは、互いに直交している。仮想線Ｘｍ，Ｙ
ｍのピッチＤｍｘ，Ｄｍｙは、互いに等しく、上記ウエ
ハでの仮想線Ｘｗ，ＹｗのピッチＤｗｘ，Ｄｗｙの１〜
１０倍程度となる。主開口部３は、上記ホールパターン
Ｈを転写するための開口パターンである。補助開口部４
は、ウエハ上には解像されない開口パターンであり、そ
の平面寸法は、主開口部３の平面寸法よりも相対的に小
さくなっている。このような主開口部３および補助開口
部４を透過した光と、ハーフトーン膜２を透過した光と
では、位相が１８０度反転するようになっている。この
マスクＭＫを用いた露光時には露光光源に変形照明を用
いる。露光方法は、上記したスキャニング露光、ステッ
プ・アンド・スキャン露光またはステップ・アンド・リ
ピート露光のいずれでも良い。
ためのマスクＭＫの一例を示している。図２（ａ）はマ
スクＭＫの要部平面図、（ｂ）は（ａ）のＡ１−Ａ１線
の断面図を示している。このマスクＭＫは、例えば実寸
の１〜１０倍程度の寸法の集積回路パターンの原画を、
縮小投影光学系等を通してウエハに転写するためのレチ
クルである。このマスクＭＫのマスク基板１は、例えば
平面四角形に形成された厚さ６ｍｍ程度の透明な合成石
英ガラス基板等からなる。マスク基板１の主面上には、
ハーフトーン膜（ハッチングを付す）２が堆積されてい
る。そして、そのハーフトーン膜２の一部が除去されて
主開口部３および補助開口部４が形成されている。この
主開口部３および補助開口部４は、仮想線（第１，第２
の仮想線）Ｘｍ，Ｙｍの交点に配置されており、全体的
に周期性を持った状態で規則的に配置されている。仮想
線Ｘｍ，Ｙｍは、互いに直交している。仮想線Ｘｍ，Ｙ
ｍのピッチＤｍｘ，Ｄｍｙは、互いに等しく、上記ウエ
ハでの仮想線Ｘｗ，ＹｗのピッチＤｗｘ，Ｄｗｙの１〜
１０倍程度となる。主開口部３は、上記ホールパターン
Ｈを転写するための開口パターンである。補助開口部４
は、ウエハ上には解像されない開口パターンであり、そ
の平面寸法は、主開口部３の平面寸法よりも相対的に小
さくなっている。このような主開口部３および補助開口
部４を透過した光と、ハーフトーン膜２を透過した光と
では、位相が１８０度反転するようになっている。この
マスクＭＫを用いた露光時には露光光源に変形照明を用
いる。露光方法は、上記したスキャニング露光、ステッ
プ・アンド・スキャン露光またはステップ・アンド・リ
ピート露光のいずれでも良い。
【００４４】図３は、ウエハＷ上における疎密混在のホ
ールパターンの平面配置を例示している。例えばＤＲＡ
Ｍ（Dynamic Random Access Memory）等のようなメモリ
回路と論理回路とを混載する半導体集積回路装置やＣＭ
ＩＳ（Complementary MIS）−ロジックを有する半導体
集積回路装置等においては、同層のホールパターンに疎
領域と密領域とが混在する場合がある。図３は、それを
例示している。図３の左側は、ホールパターンＨが密集
配置された密領域、図３の右側は、ホールパターンＨが
まばらな疎領域を示している。ホールパターンＨの配置
条件は、上記したのと同じである。ホールパターンＨの
平面寸法は、例えば０．１６×０．１６μｍ程度であ
る。ホールパターンＨのピッチ（すなわち、仮想線Ｘ
ｗ，ＹｗのピッチＤｗｘ，Ｄｗｙ）は、例えば０．３２
μｍ程度である。
ールパターンの平面配置を例示している。例えばＤＲＡ
Ｍ（Dynamic Random Access Memory）等のようなメモリ
回路と論理回路とを混載する半導体集積回路装置やＣＭ
ＩＳ（Complementary MIS）−ロジックを有する半導体
集積回路装置等においては、同層のホールパターンに疎
領域と密領域とが混在する場合がある。図３は、それを
例示している。図３の左側は、ホールパターンＨが密集
配置された密領域、図３の右側は、ホールパターンＨが
まばらな疎領域を示している。ホールパターンＨの配置
条件は、上記したのと同じである。ホールパターンＨの
平面寸法は、例えば０．１６×０．１６μｍ程度であ
る。ホールパターンＨのピッチ（すなわち、仮想線Ｘ
ｗ，ＹｗのピッチＤｗｘ，Ｄｗｙ）は、例えば０．３２
μｍ程度である。
【００４５】図４は、図３のホールパターンＨを転写す
るためのマスクＭＫを例示している。図４（ａ）はマス
クＭＫの要部平面図、（ｂ）は（ａ）のＡ２−Ａ２線の
断面図を示している。ハーフトーン膜２の光透過率は、
例えば３％〜２０％、７％〜２０％または１０〜２０％
とした。本実施の形態では、例えば７％とした。主開口
部３は、上記と同様、ホールパターンＨを転写するため
の開口パターンである。補助開口部４は、主開口部３の
周囲の仮想線Ｘｍ，Ｙｍの交点にその中心が重なるよう
に配置されている。本実施の形態においては、露光時に
光強度を増加するために、疎密両方の領域の主開口部３
の寸法に正のバイアスをかけており、そのウエハ上換算
での寸法は、例えば２００ｎｍ×２００ｎｍ程度とし
た。また、補助開口部４は、露光時に解像しない程度と
するために、例えば１４０ｎｍ×１４０ｎｍ程度とし
た。
るためのマスクＭＫを例示している。図４（ａ）はマス
クＭＫの要部平面図、（ｂ）は（ａ）のＡ２−Ａ２線の
断面図を示している。ハーフトーン膜２の光透過率は、
例えば３％〜２０％、７％〜２０％または１０〜２０％
とした。本実施の形態では、例えば７％とした。主開口
部３は、上記と同様、ホールパターンＨを転写するため
の開口パターンである。補助開口部４は、主開口部３の
周囲の仮想線Ｘｍ，Ｙｍの交点にその中心が重なるよう
に配置されている。本実施の形態においては、露光時に
光強度を増加するために、疎密両方の領域の主開口部３
の寸法に正のバイアスをかけており、そのウエハ上換算
での寸法は、例えば２００ｎｍ×２００ｎｍ程度とし
た。また、補助開口部４は、露光時に解像しない程度と
するために、例えば１４０ｎｍ×１４０ｎｍ程度とし
た。
【００４６】次に、図４のマスクＭＫを用いた半導体集
積回路装置の製造方法の一例を図５〜図８により説明す
る。図５〜図８の（ｂ）は、各図（ａ）のＡ３−Ａ３線
の断面図である。なお、ここでは、ホールパターンとし
て、例えばコンタクトホールを形成する場合について説
明する。
積回路装置の製造方法の一例を図５〜図８により説明す
る。図５〜図８の（ｂ）は、各図（ａ）のＡ３−Ａ３線
の断面図である。なお、ここでは、ホールパターンとし
て、例えばコンタクトホールを形成する場合について説
明する。
【００４７】まず、図５に示すように、ウエハＷは、例
えばシリコン単結晶からなり、その主面（素子が形成さ
れた素子形成面）上には、例えば酸化シリコン等からな
る層間絶縁膜５が堆積されている。この層間絶縁膜５上
には、フォトレジスト膜６が堆積されている。このよう
なウエハＷに対して、図４のマスクＭＫを用いて露光処
理を施す。この際、露光光源に変形照明を用いる。これ
により、マスクＭＫのパターン（主開口部のパターン）
をフォトレジスト膜６に転写する。
えばシリコン単結晶からなり、その主面（素子が形成さ
れた素子形成面）上には、例えば酸化シリコン等からな
る層間絶縁膜５が堆積されている。この層間絶縁膜５上
には、フォトレジスト膜６が堆積されている。このよう
なウエハＷに対して、図４のマスクＭＫを用いて露光処
理を施す。この際、露光光源に変形照明を用いる。これ
により、マスクＭＫのパターン（主開口部のパターン）
をフォトレジスト膜６に転写する。
【００４８】続いて、ウエハＷに対して現像処理等を施
すことにより、図６に示すように、フォトレジストパタ
ーン６Ａを形成する。フォトレジストパターン６Ａは、
コンタクトホール形成領域はフォトレジスト膜６が除去
されて層間絶縁膜５の上面一部が露出され、それ以外が
覆われるように形成されている。なお、フォトレジスト
パターン６Ａにおいて層間絶縁膜５が露出されるコンタ
クトホール形成領域の平面形状は、例えば略円形状とな
っている。
すことにより、図６に示すように、フォトレジストパタ
ーン６Ａを形成する。フォトレジストパターン６Ａは、
コンタクトホール形成領域はフォトレジスト膜６が除去
されて層間絶縁膜５の上面一部が露出され、それ以外が
覆われるように形成されている。なお、フォトレジスト
パターン６Ａにおいて層間絶縁膜５が露出されるコンタ
クトホール形成領域の平面形状は、例えば略円形状とな
っている。
【００４９】その後、このフォトレジストパターン６Ａ
をエッチングマスクとして、ウエハＷに対してエッチン
グ処理を施す。これにより、図７に示すように、フォト
レジストパターン６Ａから露出する層間絶縁膜５を除去
し、上記疎密の両領域の層間絶縁膜５にコンタクトホー
ルＣＨを穿孔する。その後、フォトレジストパターン６
Ａを図８に示すように除去する。コンタクトホールＣＨ
の底部からはウエハＷの主面またはウエハＷの主面上に
形成されたゲート電極上面の一部が露出されている。コ
ンタクトホールＣＨの平面形状は、例えば略円形状とな
っている。なお、ウエハＷは、最終的に、例えば平面四
角形状の半導体チップに分割される。
をエッチングマスクとして、ウエハＷに対してエッチン
グ処理を施す。これにより、図７に示すように、フォト
レジストパターン６Ａから露出する層間絶縁膜５を除去
し、上記疎密の両領域の層間絶縁膜５にコンタクトホー
ルＣＨを穿孔する。その後、フォトレジストパターン６
Ａを図８に示すように除去する。コンタクトホールＣＨ
の底部からはウエハＷの主面またはウエハＷの主面上に
形成されたゲート電極上面の一部が露出されている。コ
ンタクトホールＣＨの平面形状は、例えば略円形状とな
っている。なお、ウエハＷは、最終的に、例えば平面四
角形状の半導体チップに分割される。
【００５０】図９は、ＣＭＩＳ−ロジック回路を有する
半導体集積回路装置の密領域の具体的例を示している。
図９（ａ）は半導体集積回路装置の要部平面図、（ｂ）
は（ａ）のＡ４−Ａ４線の断面図を示している。
半導体集積回路装置の密領域の具体的例を示している。
図９（ａ）は半導体集積回路装置の要部平面図、（ｂ）
は（ａ）のＡ４−Ａ４線の断面図を示している。
【００５１】ウエハＷの主面から所定の深さには、ｐウ
エルＰＷＬおよびｎウエルが形成されている。また、ウ
エハＷの主面には、複数の活性領域Ｌとそれを取り囲む
分離領域Ｓとが形成されている。活性領域Ｌには、ｎＭ
ＩＳＱｎおよびｐＭＩＳＱｐが形成されている。また、
分離領域Ｓは、例えば溝型となっている（トレンチアイ
ソレーション）。ただし、分離領域Ｓは、溝型に限定さ
れるものではなく、例えばＬＯＣＯＳ（Local Oxidizat
ion of Silicon）法を用いたフィールド絶縁膜で形成し
ても良い。
エルＰＷＬおよびｎウエルが形成されている。また、ウ
エハＷの主面には、複数の活性領域Ｌとそれを取り囲む
分離領域Ｓとが形成されている。活性領域Ｌには、ｎＭ
ＩＳＱｎおよびｐＭＩＳＱｐが形成されている。また、
分離領域Ｓは、例えば溝型となっている（トレンチアイ
ソレーション）。ただし、分離領域Ｓは、溝型に限定さ
れるものではなく、例えばＬＯＣＯＳ（Local Oxidizat
ion of Silicon）法を用いたフィールド絶縁膜で形成し
ても良い。
【００５２】このウエハＷの主面上には、図９の上下方
向に延在する複数の配線７が平行に配置されている。配
線７は、例えば低抵抗ポリシリコンの単体膜、低抵抗ポ
リシリコン上にコバルトシリサイド等のようなシリサイ
ド膜が堆積されたポリサイド膜または低抵抗ポリシリコ
ン上に窒化タングステン等のようなバリア膜を介してタ
ングステン等のような金属膜を堆積してなるポリメタル
膜からなる。互いに隣接する配線７のピッチは、例えば
０．３２μｍ程度である。この配線７において、活性領
域Ｌと平面的に重なる部分がｎＭＩＳＱｎおよびｐＭＩ
ＳＱｐのゲート電極Ｇとなっている。ゲート幅は、例え
ば０．１μｍ程度である。また、配線７において、分離
領域Ｓと平面的に重なる一部には、他の部分よりも幅広
の領域が形成されている。一方、活性領域Ｌにおいて、
配線７と平面的に重なる部分がｎＭＩＳＱｎおよびｐＭ
ＩＳＱｐのチャネル領域となっている。また、活性領域
Ｌにおいて、ゲート電極Ｇの両側は、ソース・ドレイン
用の一対の半導体領域８となっている。ｎＭＩＳＱｎの
半導体領域８には、例えばリンまたはヒ素が導入され、
ｐＭＩＳＱｐの半導体領域８には、例えばホウ素が導入
されている。また、ゲート電極Ｇ下面とウエハＷ主面と
の間には、ゲート絶縁膜９が介在されている。ゲート絶
縁膜９は、例えば酸化シリコン膜、窒化シリコンと酸化
シリコンとの積層膜または高誘電体膜等からなる。
向に延在する複数の配線７が平行に配置されている。配
線７は、例えば低抵抗ポリシリコンの単体膜、低抵抗ポ
リシリコン上にコバルトシリサイド等のようなシリサイ
ド膜が堆積されたポリサイド膜または低抵抗ポリシリコ
ン上に窒化タングステン等のようなバリア膜を介してタ
ングステン等のような金属膜を堆積してなるポリメタル
膜からなる。互いに隣接する配線７のピッチは、例えば
０．３２μｍ程度である。この配線７において、活性領
域Ｌと平面的に重なる部分がｎＭＩＳＱｎおよびｐＭＩ
ＳＱｐのゲート電極Ｇとなっている。ゲート幅は、例え
ば０．１μｍ程度である。また、配線７において、分離
領域Ｓと平面的に重なる一部には、他の部分よりも幅広
の領域が形成されている。一方、活性領域Ｌにおいて、
配線７と平面的に重なる部分がｎＭＩＳＱｎおよびｐＭ
ＩＳＱｐのチャネル領域となっている。また、活性領域
Ｌにおいて、ゲート電極Ｇの両側は、ソース・ドレイン
用の一対の半導体領域８となっている。ｎＭＩＳＱｎの
半導体領域８には、例えばリンまたはヒ素が導入され、
ｐＭＩＳＱｐの半導体領域８には、例えばホウ素が導入
されている。また、ゲート電極Ｇ下面とウエハＷ主面と
の間には、ゲート絶縁膜９が介在されている。ゲート絶
縁膜９は、例えば酸化シリコン膜、窒化シリコンと酸化
シリコンとの積層膜または高誘電体膜等からなる。
【００５３】このようなウエハＷの主面上には、例えば
酸化シリコンからなる層間絶縁膜５ａが堆積されてい
る。この層間絶縁膜５ａには、複数のコンタクトホール
ＣＨ（ＣＨ１，ＣＨ２）が配置されている。コンタクト
ホールＣＨ１の底面からは半導体領域８の上面が露出さ
れている。このコンタクトホールＣＨ１は、仮想線Ｘ
ｗ，Ｙｗの交点にその中心が重なるように配置されてい
る。一方、コンタクトホールＣＨ２の底面からは配線７
の幅広の領域の上面が露出されている。このコンタクト
ホールＣＨ２は、仮想線Ｘｗ，Ｙｗの交点には配置され
ておらず、その交点に対して図９の横方向（仮想線Ｘｗ
の延在方向）に半ピッチずれた位置、すなわち、図９の
横方向に互いに隣接する交点と交点との中間位置に配置
されている。なお、図９（ｂ）の破線は、第１層配線１
０Ａを示している。第１層配線１０Ａは、例えばアルミ
ニウム、アルミニウム合金、タングステンまたは銅等の
ような金属膜からなり、コンタクトホールＣＨ（ＣＨ
１，ＣＨ２）を通じて半導体領域８または配線７と電気
的に接続される。
酸化シリコンからなる層間絶縁膜５ａが堆積されてい
る。この層間絶縁膜５ａには、複数のコンタクトホール
ＣＨ（ＣＨ１，ＣＨ２）が配置されている。コンタクト
ホールＣＨ１の底面からは半導体領域８の上面が露出さ
れている。このコンタクトホールＣＨ１は、仮想線Ｘ
ｗ，Ｙｗの交点にその中心が重なるように配置されてい
る。一方、コンタクトホールＣＨ２の底面からは配線７
の幅広の領域の上面が露出されている。このコンタクト
ホールＣＨ２は、仮想線Ｘｗ，Ｙｗの交点には配置され
ておらず、その交点に対して図９の横方向（仮想線Ｘｗ
の延在方向）に半ピッチずれた位置、すなわち、図９の
横方向に互いに隣接する交点と交点との中間位置に配置
されている。なお、図９（ｂ）の破線は、第１層配線１
０Ａを示している。第１層配線１０Ａは、例えばアルミ
ニウム、アルミニウム合金、タングステンまたは銅等の
ような金属膜からなり、コンタクトホールＣＨ（ＣＨ
１，ＣＨ２）を通じて半導体領域８または配線７と電気
的に接続される。
【００５４】図１０は、図９のコンタクトホールＣＨを
転写するためのマスクＭＫを例示している。図１０
（ａ）はマスクＭＫの要部平面図、（ｂ）は（ａ）のＡ
５−Ａ５線の断面図を示している。
転写するためのマスクＭＫを例示している。図１０
（ａ）はマスクＭＫの要部平面図、（ｂ）は（ａ）のＡ
５−Ａ５線の断面図を示している。
【００５５】主開口部（第１の主開口部）３ａ（３）
は、上記コンタクトホールＣＨ１を転写するための開口
パターンであり、仮想線Ｘｍ，Ｙｍの交点にその中心が
重なるようにマスクＭＫに配置されている。また、主開
口部（第２の主開口部）３ｂ（３）は、上記コンタクト
ホールＣＨ２を転写するための開口パターンである。こ
の主開口部３ｂは、仮想線Ｘｍ，Ｙｍの交点上には配置
されておらず、その交点に対して図１０の横方向（仮想
線Ｘｍの延在方向）に半ピッチずれた位置、すなわち、
図１０の横方向に互いに隣接する交点と交点との中間位
置に配置されている。主開口部３ａ，３ｂの平面寸法
は、共に等しく、上記主開口部３の平面寸法と同じであ
る。
は、上記コンタクトホールＣＨ１を転写するための開口
パターンであり、仮想線Ｘｍ，Ｙｍの交点にその中心が
重なるようにマスクＭＫに配置されている。また、主開
口部（第２の主開口部）３ｂ（３）は、上記コンタクト
ホールＣＨ２を転写するための開口パターンである。こ
の主開口部３ｂは、仮想線Ｘｍ，Ｙｍの交点上には配置
されておらず、その交点に対して図１０の横方向（仮想
線Ｘｍの延在方向）に半ピッチずれた位置、すなわち、
図１０の横方向に互いに隣接する交点と交点との中間位
置に配置されている。主開口部３ａ，３ｂの平面寸法
は、共に等しく、上記主開口部３の平面寸法と同じであ
る。
【００５６】一方、補助開口部（第１の補助開口部）４
ａ（４）は、仮想線Ｘｍ，Ｙｍの交点にその中心が重な
るようにマスクＭＫに配置されている。また、補助開口
部（第２の補助開口部）４ｂ（４）は、仮想線Ｘｍ，Ｙ
ｍの交点上には配置されておらず、その交点に対して図
１０の横方向（仮想線Ｘｍの延在方向）に半ピッチずれ
た位置、すなわち、図１０の横方向に互いに隣接する交
点と交点との中間位置に配置されている。補助開口部４
ａ，４ｂの平面寸法は、共に等しく、上記補助開口部４
の平面寸法と同じである。
ａ（４）は、仮想線Ｘｍ，Ｙｍの交点にその中心が重な
るようにマスクＭＫに配置されている。また、補助開口
部（第２の補助開口部）４ｂ（４）は、仮想線Ｘｍ，Ｙ
ｍの交点上には配置されておらず、その交点に対して図
１０の横方向（仮想線Ｘｍの延在方向）に半ピッチずれ
た位置、すなわち、図１０の横方向に互いに隣接する交
点と交点との中間位置に配置されている。補助開口部４
ａ，４ｂの平面寸法は、共に等しく、上記補助開口部４
の平面寸法と同じである。
【００５７】この変形例として、主開口部３ｂや補助開
口部４ｂを、仮想線Ｙｍの延在方向に半ピッチずれた位
置、すなわち、図１０の縦方向に互いに隣接する交点と
交点との中間位置に配置する場合を例示できる。
口部４ｂを、仮想線Ｙｍの延在方向に半ピッチずれた位
置、すなわち、図１０の縦方向に互いに隣接する交点と
交点との中間位置に配置する場合を例示できる。
【００５８】図１１および図１２は、ＤＲＡＭ−ロジッ
ク混載回路を有する半導体集積回路装置の密領域の具体
的例を示している。図１１は当該半導体集積回路装置の
要部平面図、図１２は図１１のＡ６−Ａ６線の断面図を
示している。
ク混載回路を有する半導体集積回路装置の密領域の具体
的例を示している。図１１は当該半導体集積回路装置の
要部平面図、図１２は図１１のＡ６−Ａ６線の断面図を
示している。
【００５９】ウエハＷは、例えばｐ型のシリコン単結晶
からなる。ウエハＷに形成されたｐウエルＰＷＬにＤＲ
ＡＭのメモリセルが形成されている。メモリセルが形成
された領域（メモリアレイ）のｐウエルＰＷＬは、ウエ
ハＷを構成する半導体基板の他の領域に形成された入出
力回路などからノイズが侵入するのを防ぐために、その
下部に形成されたｎ型半導体領域１１によって上記半導
体基板から電気的に分離されている。
からなる。ウエハＷに形成されたｐウエルＰＷＬにＤＲ
ＡＭのメモリセルが形成されている。メモリセルが形成
された領域（メモリアレイ）のｐウエルＰＷＬは、ウエ
ハＷを構成する半導体基板の他の領域に形成された入出
力回路などからノイズが侵入するのを防ぐために、その
下部に形成されたｎ型半導体領域１１によって上記半導
体基板から電気的に分離されている。
【００６０】メモリセルは、メモリセル選択用ＭＩＳＦ
ＥＴＱｓの上部に情報蓄積用容量素子Ｃを配置したスタ
ックド構造で構成されている。メモリセル選択用ＭＩＳ
ＦＥＴＱｓはｎＭＩＳで構成され、ｐウエルＰＷＬの活
性領域Ｌ内に形成されている。活性領域Ｌは、図１１の
Ｘ方向（上記仮想線Ｘｗの延在方向に相当）に沿って真
っ直ぐに延在する細長い島状のパターンで構成されてお
り、それぞれの活性領域Ｌには、ソース、ドレインの一
方（半導体領域８）を互いに共有するメモリセル選択用
ＭＩＳ・ＦＥＴＱｓがＸ方向に隣接して２個形成されて
いる。
ＥＴＱｓの上部に情報蓄積用容量素子Ｃを配置したスタ
ックド構造で構成されている。メモリセル選択用ＭＩＳ
ＦＥＴＱｓはｎＭＩＳで構成され、ｐウエルＰＷＬの活
性領域Ｌ内に形成されている。活性領域Ｌは、図１１の
Ｘ方向（上記仮想線Ｘｗの延在方向に相当）に沿って真
っ直ぐに延在する細長い島状のパターンで構成されてお
り、それぞれの活性領域Ｌには、ソース、ドレインの一
方（半導体領域８）を互いに共有するメモリセル選択用
ＭＩＳ・ＦＥＴＱｓがＸ方向に隣接して２個形成されて
いる。
【００６１】活性領域Ｌを囲む分離領域Ｓは、ｐウエル
ＰＷＬに開孔した浅い溝に酸化シリコン膜等からなる絶
縁膜を埋め込んで形成した溝型の素子分離部（トレンチ
アイソレーション）によって構成されている。この溝型
の素子分離領域Ｓに埋め込まれた絶縁膜は、その表面が
平坦化されている。このような溝型の素子分離領域Ｓ
は、活性領域Ｌの端部にバーズビーク(bird's beak)が
できないので、ＬＯＣＯＳ（Local Oxidization of Sil
icon：選択酸化）法で形成された同一寸法の分離領域
（フィールド酸化膜）に比べて活性領域Ｌの実効的な面
積を大きくすることができる。
ＰＷＬに開孔した浅い溝に酸化シリコン膜等からなる絶
縁膜を埋め込んで形成した溝型の素子分離部（トレンチ
アイソレーション）によって構成されている。この溝型
の素子分離領域Ｓに埋め込まれた絶縁膜は、その表面が
平坦化されている。このような溝型の素子分離領域Ｓ
は、活性領域Ｌの端部にバーズビーク(bird's beak)が
できないので、ＬＯＣＯＳ（Local Oxidization of Sil
icon：選択酸化）法で形成された同一寸法の分離領域
（フィールド酸化膜）に比べて活性領域Ｌの実効的な面
積を大きくすることができる。
【００６２】メモリセル選択用ＭＩＳＦＥＴＱｓは、主
としてゲート絶縁膜９、ゲート電極Ｇおよびソース、ド
レインを構成する一対のｎ型の半導体領域８、８によっ
て構成されている。ゲート電極Ｇはワード線ＷＬと一体
に構成されており、同一の幅、同一のスペースでＹ方向
（上記仮想線Ｙｗの延在方向に相当）に沿って直線的に
延在している。ゲート電極Ｇ（ワード線ＷＬ）は、例え
ば上記ポリメタル構造で形成されている。ポリメタル構
造のゲート電極Ｇ（ワード線ＷＬ）は、多結晶シリコン
膜やポリサイド膜で構成されたゲート電極に比べて電気
抵抗が低いので、ワード線の信号遅延を低減することが
できる。ただし、ゲート電極Ｇを、多結晶シリコン膜の
単体膜で構成しても良いし、上記ポリサイド構造として
も良い。
としてゲート絶縁膜９、ゲート電極Ｇおよびソース、ド
レインを構成する一対のｎ型の半導体領域８、８によっ
て構成されている。ゲート電極Ｇはワード線ＷＬと一体
に構成されており、同一の幅、同一のスペースでＹ方向
（上記仮想線Ｙｗの延在方向に相当）に沿って直線的に
延在している。ゲート電極Ｇ（ワード線ＷＬ）は、例え
ば上記ポリメタル構造で形成されている。ポリメタル構
造のゲート電極Ｇ（ワード線ＷＬ）は、多結晶シリコン
膜やポリサイド膜で構成されたゲート電極に比べて電気
抵抗が低いので、ワード線の信号遅延を低減することが
できる。ただし、ゲート電極Ｇを、多結晶シリコン膜の
単体膜で構成しても良いし、上記ポリサイド構造として
も良い。
【００６３】メモリセル選択用ＭＩＳＦＥＴＱｓのゲー
ト電極Ｇ（ワード線ＷＬ）の上部には窒化シリコン膜等
からなるキャップ絶縁膜１４が形成されており、このキ
ャップ絶縁膜１４の上部および側壁とゲート電極Ｇ（ワ
ード線ＷＬ）の側壁とには、例えば窒化シリコン膜から
なる絶縁膜１５が形成されている。メモリアレイのキャ
ップ膜１４と絶縁膜１５は、メモリセル選択用ＭＩＳＦ
ＥＴＱｓのソース、ドレイン（ｎ型の半導体領域８、
８）の上部に、ゲート電極Ｇに対してセルフアライン
（自己整合）でコンタクトホールＣＨ３（ＣＨ）を形成
する際のエッチングストッパとして使用される。
ト電極Ｇ（ワード線ＷＬ）の上部には窒化シリコン膜等
からなるキャップ絶縁膜１４が形成されており、このキ
ャップ絶縁膜１４の上部および側壁とゲート電極Ｇ（ワ
ード線ＷＬ）の側壁とには、例えば窒化シリコン膜から
なる絶縁膜１５が形成されている。メモリアレイのキャ
ップ膜１４と絶縁膜１５は、メモリセル選択用ＭＩＳＦ
ＥＴＱｓのソース、ドレイン（ｎ型の半導体領域８、
８）の上部に、ゲート電極Ｇに対してセルフアライン
（自己整合）でコンタクトホールＣＨ３（ＣＨ）を形成
する際のエッチングストッパとして使用される。
【００６４】メモリセル選択用ＭＩＳＦＥＴＱｓ上に
は、層間絶縁膜５ｂが形成されている。また、層間絶縁
膜５ｂのさらに上には２層の酸化シリコン等からなる層
間絶縁膜５ｃ，５ｄが形成されており、上層の絶縁膜５
ｄは、その表面が平坦化されている。メモリセル選択用
ＭＩＳＦＥＴＱｓのソース、ドレインを構成する一対の
ｎ型半導体領域８、９の上部には、層間絶縁膜５ｄ，５
ｃ，５ｂを貫通するコンタクトホールＣＨ３（ＣＨ）が
形成されている。コンタクトホールＣＨ３の平面的な配
置は上記した配置条件に従っている。また、コンタクト
ホールＣＨ３を形成する際に用いるマスクの構造も上記
したのと同じである。また、コンタクトホールＣＨ３の
形成方法も、上記コンタクトホールＣＨの形成方法と同
じなので説明を省略する。このようなコンタクトホール
ＣＨ３の内部には、例えばリン（Ｐ）をドープした低抵
抗の多結晶シリコン膜で構成されたプラグ１６ａが埋め
込まれている。コンタクトホールＣＨ３の底部のＸ方向
の寸法は、対向する２本のゲート電極Ｇ（ワード線Ｗ
Ｌ）の一方の側壁の絶縁膜１５と他方の側壁の絶縁膜１
５とのスペースによって規定されている。すなわち、コ
ンタクトホールＣＨ３は、ゲート電極Ｇ（ワード線Ｗ
Ｌ）に対してセルフアラインで形成されている。
は、層間絶縁膜５ｂが形成されている。また、層間絶縁
膜５ｂのさらに上には２層の酸化シリコン等からなる層
間絶縁膜５ｃ，５ｄが形成されており、上層の絶縁膜５
ｄは、その表面が平坦化されている。メモリセル選択用
ＭＩＳＦＥＴＱｓのソース、ドレインを構成する一対の
ｎ型半導体領域８、９の上部には、層間絶縁膜５ｄ，５
ｃ，５ｂを貫通するコンタクトホールＣＨ３（ＣＨ）が
形成されている。コンタクトホールＣＨ３の平面的な配
置は上記した配置条件に従っている。また、コンタクト
ホールＣＨ３を形成する際に用いるマスクの構造も上記
したのと同じである。また、コンタクトホールＣＨ３の
形成方法も、上記コンタクトホールＣＨの形成方法と同
じなので説明を省略する。このようなコンタクトホール
ＣＨ３の内部には、例えばリン（Ｐ）をドープした低抵
抗の多結晶シリコン膜で構成されたプラグ１６ａが埋め
込まれている。コンタクトホールＣＨ３の底部のＸ方向
の寸法は、対向する２本のゲート電極Ｇ（ワード線Ｗ
Ｌ）の一方の側壁の絶縁膜１５と他方の側壁の絶縁膜１
５とのスペースによって規定されている。すなわち、コ
ンタクトホールＣＨ３は、ゲート電極Ｇ（ワード線Ｗ
Ｌ）に対してセルフアラインで形成されている。
【００６５】コンタクトホールＣＨ３，ＣＨ３のうち、
一方のコンタクトホールＣＨ３のＹ方向（図１１の上下
方向）の寸法は、活性領域ＬのＹ方向の寸法とほぼ同じ
である。これに対して、もう一方のコンタクトホールＣ
Ｈ３（２個のメモリセル選択用ＭＩＳ・ＦＥＴＱｓによ
って共有されたｎ型の半導体領域８上のコンタクトホー
ル）のＹ方向の径は、活性領域ＬのＹ方向の寸法よりも
大きい。すなわち、そのコンタクトホールＣＨ３は、Ｙ
方向の径がＸ方向（図１１の左右方向）の径よりも大き
い略長方形の平面パターンで構成されており、その一部
は活性領域Ｌから外れて溝型の分離領域Ｓ上に平面的に
延在している。コンタクトホールＣＨ３をこのようなパ
ターンで構成することにより、コンタクトホールＣＨ３
を介してビット線ＢＬとｎ型の半導体領域８とを電気的
に接続する際に、ビット線ＢＬの幅を一部で太くして活
性領域Ｌの上部まで延在したり、活性領域Ｌの一部をビ
ット線ＢＬ方向に延在したりしなくともよいので、メモ
リセルサイズを縮小することが可能となる。
一方のコンタクトホールＣＨ３のＹ方向（図１１の上下
方向）の寸法は、活性領域ＬのＹ方向の寸法とほぼ同じ
である。これに対して、もう一方のコンタクトホールＣ
Ｈ３（２個のメモリセル選択用ＭＩＳ・ＦＥＴＱｓによ
って共有されたｎ型の半導体領域８上のコンタクトホー
ル）のＹ方向の径は、活性領域ＬのＹ方向の寸法よりも
大きい。すなわち、そのコンタクトホールＣＨ３は、Ｙ
方向の径がＸ方向（図１１の左右方向）の径よりも大き
い略長方形の平面パターンで構成されており、その一部
は活性領域Ｌから外れて溝型の分離領域Ｓ上に平面的に
延在している。コンタクトホールＣＨ３をこのようなパ
ターンで構成することにより、コンタクトホールＣＨ３
を介してビット線ＢＬとｎ型の半導体領域８とを電気的
に接続する際に、ビット線ＢＬの幅を一部で太くして活
性領域Ｌの上部まで延在したり、活性領域Ｌの一部をビ
ット線ＢＬ方向に延在したりしなくともよいので、メモ
リセルサイズを縮小することが可能となる。
【００６６】絶縁膜５ｄ上には絶縁膜５ｅが堆積されて
いる。コンタクトホールＣＨ３上の絶縁膜５ｅにはスル
ーホールＴＨ１が形成されており、その内部には下層か
ら順にＴｉ（チタン）膜、ＴｉＮ（窒化チタン）膜およ
びＷ膜を積層した導電膜からなるプラグが埋め込まれて
いる。スルーホールＴＨ１は、活性領域Ｌから外れた溝
型の分離領域Ｓの上方に配置されている。このスルーホ
ールＴＨ１の平面的な配置は上記したコンタクトホール
ＣＨの配置条件と同じである。また、スルーホールＴＨ
１を形成する際に用いるマスクの構造も上記したコンタ
クトホールＣＨ形成用のマスクと同じ構造となってい
る。また、スルーホールＴＨ１の形成方法も、上記コン
タクトホールＣＨの形成方法と同じなので説明を省略す
る。
いる。コンタクトホールＣＨ３上の絶縁膜５ｅにはスル
ーホールＴＨ１が形成されており、その内部には下層か
ら順にＴｉ（チタン）膜、ＴｉＮ（窒化チタン）膜およ
びＷ膜を積層した導電膜からなるプラグが埋め込まれて
いる。スルーホールＴＨ１は、活性領域Ｌから外れた溝
型の分離領域Ｓの上方に配置されている。このスルーホ
ールＴＨ１の平面的な配置は上記したコンタクトホール
ＣＨの配置条件と同じである。また、スルーホールＴＨ
１を形成する際に用いるマスクの構造も上記したコンタ
クトホールＣＨ形成用のマスクと同じ構造となってい
る。また、スルーホールＴＨ１の形成方法も、上記コン
タクトホールＣＨの形成方法と同じなので説明を省略す
る。
【００６７】層間絶縁膜５ｅ上にはビット線ＢＬが形成
されている。ビット線ＢＬは溝型の素子分離領域Ｓの上
方に配置されており、同一の幅、同一のスペースでＸ方
向に沿って直線的に延在している。ビット線ＢＬは、例
えばタングステン膜で構成されており、上記スルーホー
ルＴＨ１およびその下部の層間絶縁膜５ｅ、５ｄ、５
ｃ、５ｂおよびゲート絶縁膜９に形成されたコンタクト
ホールＣＨ３を通じてメモリセル選択用ＭＩＳ・ＦＥＴ
Ｑｓのソース、ドレインの一方（２個のメモリセル選択
用ＭＩＳ・ＦＥＴＱｓによって共有されたｎ型半導体領
域８）と電気的に接続されている。
されている。ビット線ＢＬは溝型の素子分離領域Ｓの上
方に配置されており、同一の幅、同一のスペースでＸ方
向に沿って直線的に延在している。ビット線ＢＬは、例
えばタングステン膜で構成されており、上記スルーホー
ルＴＨ１およびその下部の層間絶縁膜５ｅ、５ｄ、５
ｃ、５ｂおよびゲート絶縁膜９に形成されたコンタクト
ホールＣＨ３を通じてメモリセル選択用ＭＩＳ・ＦＥＴ
Ｑｓのソース、ドレインの一方（２個のメモリセル選択
用ＭＩＳ・ＦＥＴＱｓによって共有されたｎ型半導体領
域８）と電気的に接続されている。
【００６８】ビット線ＢＬ上には、例えば酸化シリコン
からなる層間絶縁膜５ｆ，５ｇが形成されている。上層
の層間絶縁膜５ｇは、その表面が平坦化されている。メ
モリセルアレイの層間絶縁膜５ｇ上には窒化シリコン等
からなる層間絶縁膜５ｈが形成されており、その上には
情報蓄積用容量素子Ｃが形成されている。情報蓄積用容
量素子Ｃは、下部電極（蓄積電極）１７ａと上部電極
（プレート電極）１７ｂとそれらの間に設けられたＴａ
2Ｏ5（酸化タンタル）等からなる容量絶縁膜（誘電体
膜）１７ｃとによって構成されている。下部電極１７ａ
は、例えばＰ（リン）がドープされた低抵抗多結晶シリ
コン膜からなり、上部電極１７ｂは、例えばＴｉＮ膜か
らなる。情報蓄積用容量素子Ｃの下部電極１７ａは、絶
縁膜５ｈおよびその下層の絶縁膜５ｇ，５ｆ，５ｅを貫
通するスルーホールＴＨ２内に埋め込まれたプラグ１６
ｂを通じてコンタクトホールＣＨ３内のプラグ１６ａと
電気的に接続され、さらにこのプラグ１６ａを介してメ
モリセル選択用ＭＩＳ・ＦＥＴＱｓのソース、ドレイン
の他方（半導体領域８）と電気的に接続されている。
からなる層間絶縁膜５ｆ，５ｇが形成されている。上層
の層間絶縁膜５ｇは、その表面が平坦化されている。メ
モリセルアレイの層間絶縁膜５ｇ上には窒化シリコン等
からなる層間絶縁膜５ｈが形成されており、その上には
情報蓄積用容量素子Ｃが形成されている。情報蓄積用容
量素子Ｃは、下部電極（蓄積電極）１７ａと上部電極
（プレート電極）１７ｂとそれらの間に設けられたＴａ
2Ｏ5（酸化タンタル）等からなる容量絶縁膜（誘電体
膜）１７ｃとによって構成されている。下部電極１７ａ
は、例えばＰ（リン）がドープされた低抵抗多結晶シリ
コン膜からなり、上部電極１７ｂは、例えばＴｉＮ膜か
らなる。情報蓄積用容量素子Ｃの下部電極１７ａは、絶
縁膜５ｈおよびその下層の絶縁膜５ｇ，５ｆ，５ｅを貫
通するスルーホールＴＨ２内に埋め込まれたプラグ１６
ｂを通じてコンタクトホールＣＨ３内のプラグ１６ａと
電気的に接続され、さらにこのプラグ１６ａを介してメ
モリセル選択用ＭＩＳ・ＦＥＴＱｓのソース、ドレイン
の他方（半導体領域８）と電気的に接続されている。
【００６９】情報蓄積用容量素子Ｃの上部には、２層の
酸化シリコン等からなる層間絶縁膜５ｉが形成され、さ
らにその上部には第２層配線１０Ｂが形成されている。
この第２層配線１０Ｂ上には２層の酸化シリコン等から
なる層間絶縁膜５ｊ，５ｋが形成されている。層間絶縁
膜５ｋ上には第３層配線１０Ｃが形成されている。第
２、第３層配線１０Ｂ，１０Ｃは、例えばＡｌ（アルミ
ニウム）合金を主体とする導電膜で構成されている。
酸化シリコン等からなる層間絶縁膜５ｉが形成され、さ
らにその上部には第２層配線１０Ｂが形成されている。
この第２層配線１０Ｂ上には２層の酸化シリコン等から
なる層間絶縁膜５ｊ，５ｋが形成されている。層間絶縁
膜５ｋ上には第３層配線１０Ｃが形成されている。第
２、第３層配線１０Ｂ，１０Ｃは、例えばＡｌ（アルミ
ニウム）合金を主体とする導電膜で構成されている。
【００７０】次に、本実施の形態において用いた露光装
置の一例を図１３および図１４によって説明する。
置の一例を図１３および図１４によって説明する。
【００７１】露光装置２０の露光条件は、例えば次の通
りである。すなわち、露光光源２０ａの露光光には、例
えばＫｒＦエキシマレーザ光（露光波長λ＝２４８ｎ
ｍ）を用いた。ただし、露光光は、上記したものに限定
されるものではなく種々変更可能であり、例えば波長が
１９３ｎｍのＡｒＦエキシマレーザや波長が１５７ｎｍ
のＦ2レーザを用いても良い。光学レンズの開口数ＮＡ
は、例えば０．６とした。露光方法は、例えば上記した
スキャニング露光、ステップ・アンド・スキャン露光ま
たはステップ・アンド・リピート露光とした。
りである。すなわち、露光光源２０ａの露光光には、例
えばＫｒＦエキシマレーザ光（露光波長λ＝２４８ｎ
ｍ）を用いた。ただし、露光光は、上記したものに限定
されるものではなく種々変更可能であり、例えば波長が
１９３ｎｍのＡｒＦエキシマレーザや波長が１５７ｎｍ
のＦ2レーザを用いても良い。光学レンズの開口数ＮＡ
は、例えば０．６とした。露光方法は、例えば上記した
スキャニング露光、ステップ・アンド・スキャン露光ま
たはステップ・アンド・リピート露光とした。
【００７２】露光光源２０ａから発する光は、フライア
イレンズ２０ｂ、アパーチャ２０ｃ、コンデンサレンズ
２０ｄ１、２０ｄ２及びミラー２０ｅを介してマスクＭ
Ｋを照明する。光学条件のうち、アパーチャ２０ｃの開
口部の形状を図１４の変形照明の形状で調整した。この
ように変形照明を用い、上記構造のマスクを用いること
により、上記疎領域および密領域の両方で焦点深度およ
び露光裕度を向上させることができるので、解像度を向
上させることができる。また、焦点ずれに対する寸法変
動およびパターンの疎密に起因するパターン寸法差を低
減できる。さらに、所定の露光量に対して、マスク上の
補助開口部がウエハ上に解像しないようにできる。図１
４（ａ）は４開口照明を示し、（ｂ）は輪帯照明を示し
ている。４開口照明および輪帯照明において、開口部の
中心の光軸からの距離ＬＤは、例えば０．６５程度であ
る。４開口照明において開口部の半径は、例えば０．２
程度である。距離ＬＤの最適値は、ＬＤ＝（１／（２
Ｄ））λ／ＮＡである。Ｄは、上記仮想線Ｘｗ，Ｙｗの
ピッチＤｗｘ，Ｄｗｙである。例えば上記数値を上式に
代入すると、ＬＤ＝（１／２×０．３２）０．２４８／
０．６＝０．６４５、従って、約０．６５程度である。
ここでは、Ｄｗｘ＝Ｄｗｙである。４開口照明の場合
は、開口部が必要とされる縦方向・横方向の周期パター
ンピッチに最適化されているので、露光状態を良好にで
きる。また、輪帯照明の場合は、開口部が必要とされる
縦方向・横方向の周期パターンピッチに最適化されてい
る他、それ以外の斜め方向のパターンピッチにも対応し
ているので実用的見地から汎用性がある。
イレンズ２０ｂ、アパーチャ２０ｃ、コンデンサレンズ
２０ｄ１、２０ｄ２及びミラー２０ｅを介してマスクＭ
Ｋを照明する。光学条件のうち、アパーチャ２０ｃの開
口部の形状を図１４の変形照明の形状で調整した。この
ように変形照明を用い、上記構造のマスクを用いること
により、上記疎領域および密領域の両方で焦点深度およ
び露光裕度を向上させることができるので、解像度を向
上させることができる。また、焦点ずれに対する寸法変
動およびパターンの疎密に起因するパターン寸法差を低
減できる。さらに、所定の露光量に対して、マスク上の
補助開口部がウエハ上に解像しないようにできる。図１
４（ａ）は４開口照明を示し、（ｂ）は輪帯照明を示し
ている。４開口照明および輪帯照明において、開口部の
中心の光軸からの距離ＬＤは、例えば０．６５程度であ
る。４開口照明において開口部の半径は、例えば０．２
程度である。距離ＬＤの最適値は、ＬＤ＝（１／（２
Ｄ））λ／ＮＡである。Ｄは、上記仮想線Ｘｗ，Ｙｗの
ピッチＤｗｘ，Ｄｗｙである。例えば上記数値を上式に
代入すると、ＬＤ＝（１／２×０．３２）０．２４８／
０．６＝０．６４５、従って、約０．６５程度である。
ここでは、Ｄｗｘ＝Ｄｗｙである。４開口照明の場合
は、開口部が必要とされる縦方向・横方向の周期パター
ンピッチに最適化されているので、露光状態を良好にで
きる。また、輪帯照明の場合は、開口部が必要とされる
縦方向・横方向の周期パターンピッチに最適化されてい
る他、それ以外の斜め方向のパターンピッチにも対応し
ているので実用的見地から汎用性がある。
【００７３】図１３のマスクＭＫ上には異物付着による
パターン転写不良等を防止するためのペリクルＰＥが設
けられている。マスク２６上に描かれたマスクパターン
は、投影レンズ２０ｆを介して試料基板であるウエハＷ
上に投影される。なお、マスクＭＫは、マスク位置制御
手段２０ｇで制御されたマスクステージ２０ｈ上に載置
され、その中心と投影レンズ２０ｆの光軸とは正確に位
置合わせがなされている。ウエハＷは、ウエハステージ
２０ｉ上に真空吸着されている。ウエハステージ２０ｉ
は、投影レンズ２０ｆの光軸方向、すなわちＺ方向に移
動可能なＺステージ２０ｊ上に載置され、さらにＸＹス
テージ２０ｋ上に搭載されている。Ｚステージ２０ｊ及
びＸＹステージ２０ｋは、主制御系２０ｍからの制御命
令に応じてそれぞれの駆動手段２０ｎ１，２０ｎ２によ
って駆動されるので、所望の露光位置に移動可能であ
る。その位置はＺステージ２０ｊに固定されたミラー２
０ｐの位置として、レーザ測長機２０ｑで正確にモニタ
されている。また、ウエハＷ（基板１）の表面位置は、
通常の露光装置が有する焦点位置検出手段で計測され
る。計測結果に応じてＺステージ２０ｊを駆動させるこ
とにより、ウエハＷの表面は常に投影レンズ２０ｆの結
像面と一致させることができる。
パターン転写不良等を防止するためのペリクルＰＥが設
けられている。マスク２６上に描かれたマスクパターン
は、投影レンズ２０ｆを介して試料基板であるウエハＷ
上に投影される。なお、マスクＭＫは、マスク位置制御
手段２０ｇで制御されたマスクステージ２０ｈ上に載置
され、その中心と投影レンズ２０ｆの光軸とは正確に位
置合わせがなされている。ウエハＷは、ウエハステージ
２０ｉ上に真空吸着されている。ウエハステージ２０ｉ
は、投影レンズ２０ｆの光軸方向、すなわちＺ方向に移
動可能なＺステージ２０ｊ上に載置され、さらにＸＹス
テージ２０ｋ上に搭載されている。Ｚステージ２０ｊ及
びＸＹステージ２０ｋは、主制御系２０ｍからの制御命
令に応じてそれぞれの駆動手段２０ｎ１，２０ｎ２によ
って駆動されるので、所望の露光位置に移動可能であ
る。その位置はＺステージ２０ｊに固定されたミラー２
０ｐの位置として、レーザ測長機２０ｑで正確にモニタ
されている。また、ウエハＷ（基板１）の表面位置は、
通常の露光装置が有する焦点位置検出手段で計測され
る。計測結果に応じてＺステージ２０ｊを駆動させるこ
とにより、ウエハＷの表面は常に投影レンズ２０ｆの結
像面と一致させることができる。
【００７４】ウエハＷ上に形成された回路パターンに対
してマスクＭＫ上の回路パターンを重ね合わせ露光する
場合、ウエハＷ上に形成されたマークパターンの位置を
アライメント検出光学系２０ｒを用いて検出し、その検
出結果からウエハＷを位置決めして重ね合わせ転写す
る。主制御系２０ｍはネットワーク装置２０ｓと電気的
に接続されており、露光装置２０の状態の遠隔監視等が
可能となっている。
してマスクＭＫ上の回路パターンを重ね合わせ露光する
場合、ウエハＷ上に形成されたマークパターンの位置を
アライメント検出光学系２０ｒを用いて検出し、その検
出結果からウエハＷを位置決めして重ね合わせ転写す
る。主制御系２０ｍはネットワーク装置２０ｓと電気的
に接続されており、露光装置２０の状態の遠隔監視等が
可能となっている。
【００７５】図１５は、本発明のマスク（ハーフトーン
マスク）を用いた場合と、本発明者が検討したマスク
（例えば前記特開平１１−１３５４０２に代表される技
術：バイナリマスク）を用いた場合とで、焦点深度特性
（ホール径の焦点ずれ依存性）をシミュレーションによ
り比較した結果を示している。なお、光近接効果補正
（ＯＰＣ）については後述の他の実施の形態で説明す
る。
マスク）を用いた場合と、本発明者が検討したマスク
（例えば前記特開平１１−１３５４０２に代表される技
術：バイナリマスク）を用いた場合とで、焦点深度特性
（ホール径の焦点ずれ依存性）をシミュレーションによ
り比較した結果を示している。なお、光近接効果補正
（ＯＰＣ）については後述の他の実施の形態で説明す
る。
【００７６】シミュレーションの露光強度はフォーカス
ずれが零（０）において、密パターンの転写パターン
（ホールパターン）の直径が、例えば０．１６μｍ程度
になる値とした。密パターンに関しては、本発明のマス
クを用いた場合（黒塗りの三角）と本発明者が検討した
マスクを用いた場合（黒塗りの四角）とが重なってお
り、双方間で有意差はない。一方、疎パターンに関して
は、本発明のマスクを用いた場合（白抜きの三角）が、
本発明者が検討したマスクを用いた場合（白抜きの四
角）よりもパターンの寸法差が約７ｎｍ程度改善される
ことが分かった。
ずれが零（０）において、密パターンの転写パターン
（ホールパターン）の直径が、例えば０．１６μｍ程度
になる値とした。密パターンに関しては、本発明のマス
クを用いた場合（黒塗りの三角）と本発明者が検討した
マスクを用いた場合（黒塗りの四角）とが重なってお
り、双方間で有意差はない。一方、疎パターンに関して
は、本発明のマスクを用いた場合（白抜きの三角）が、
本発明者が検討したマスクを用いた場合（白抜きの四
角）よりもパターンの寸法差が約７ｎｍ程度改善される
ことが分かった。
【００７７】また、図１６は、露光量に対する疎領域に
おけるホールパターン径のシミュレーション結果を示し
ている。白抜きの三角および四角形状のプロットは、マ
スク上の補助開口部が解像することを示している。補助
開口部が解像するか否かの判定はマージンを考慮して、
非解像のためには補助開口部における露光強度が解像露
光強度の８０％以下となるようにした。本発明者が検討
した技術では、ホールパターンの直径が所望の１６０ｎ
ｍ程度になる露光量でマスクの補助開口部がウエハ上に
解像してしまい適用できない。これに対して、本発明の
マスクでは、マスクの補助開口部がウエハ上に解像せ
ず、適用可能であることが分かる。
おけるホールパターン径のシミュレーション結果を示し
ている。白抜きの三角および四角形状のプロットは、マ
スク上の補助開口部が解像することを示している。補助
開口部が解像するか否かの判定はマージンを考慮して、
非解像のためには補助開口部における露光強度が解像露
光強度の８０％以下となるようにした。本発明者が検討
した技術では、ホールパターンの直径が所望の１６０ｎ
ｍ程度になる露光量でマスクの補助開口部がウエハ上に
解像してしまい適用できない。これに対して、本発明の
マスクでは、マスクの補助開口部がウエハ上に解像せ
ず、適用可能であることが分かる。
【００７８】このように、本実施の形態１によれば、以
下の効果が得られる。 (1).露光処理に際して、上記構造のマスクを用い、か
つ、変形照明を用いることにより、パターンの解像度を
向上させることが可能となる。 (2).露光処理に際して、上記構造のマスクを用い、か
つ、変形照明を用いることにより、疎領域と密領域とに
おけるパターンの寸法差を低減することが可能となる。 (3).露光処理に際して、上記構造のマスクを用い、か
つ、変形照明を用いることにより、パターンの寸法精度
を向上させることが可能となる。 (4).上記(1)〜(3)により、半導体集積回路装置の性能お
よび信頼性を向上させることが可能となる。
下の効果が得られる。 (1).露光処理に際して、上記構造のマスクを用い、か
つ、変形照明を用いることにより、パターンの解像度を
向上させることが可能となる。 (2).露光処理に際して、上記構造のマスクを用い、か
つ、変形照明を用いることにより、疎領域と密領域とに
おけるパターンの寸法差を低減することが可能となる。 (3).露光処理に際して、上記構造のマスクを用い、か
つ、変形照明を用いることにより、パターンの寸法精度
を向上させることが可能となる。 (4).上記(1)〜(3)により、半導体集積回路装置の性能お
よび信頼性を向上させることが可能となる。
【００７９】（実施の形態２）上記構造の本発明のマス
クの場合、疎密パターン間の寸法差が２０ｎｍ程度と大
きく、前記図３のホールパターンＨを寸法精度±１０％
で形成することができない場合がある。
クの場合、疎密パターン間の寸法差が２０ｎｍ程度と大
きく、前記図３のホールパターンＨを寸法精度±１０％
で形成することができない場合がある。
【００８０】そこで、本実施の形態においては、近接効
果補正を適用する。この近接効果補正は、上記疎領域の
ホールパターンを転写するマスク上の主開口部、上記密
領域のホールパターンを転写するマスク上の主開口部の
うち周囲に他のホールパターンを転写するための主開口
部が配置されない主開口部、または、その両方の主開口
部に対して行うことが好ましい。それ以外の構成は、前
記実施の形態１と同じである。
果補正を適用する。この近接効果補正は、上記疎領域の
ホールパターンを転写するマスク上の主開口部、上記密
領域のホールパターンを転写するマスク上の主開口部の
うち周囲に他のホールパターンを転写するための主開口
部が配置されない主開口部、または、その両方の主開口
部に対して行うことが好ましい。それ以外の構成は、前
記実施の形態１と同じである。
【００８１】図１７は、本実施の形態にかかるマスクを
使用して形成されるホールパターンＨを有するウエハの
要部平面図を例示し、図１８は、本実施の形態にかかる
ホールパターンＨの形成に用いたマスクの一例を示して
いる。なお、図１８（ａ）はマスクの要部平面図、
（ｂ）は（ａ）のＡ７−Ａ７線の断面図を示している。
使用して形成されるホールパターンＨを有するウエハの
要部平面図を例示し、図１８は、本実施の形態にかかる
ホールパターンＨの形成に用いたマスクの一例を示して
いる。なお、図１８（ａ）はマスクの要部平面図、
（ｂ）は（ａ）のＡ７−Ａ７線の断面図を示している。
【００８２】ウエハＷ上の仮想線Ｘｗ，Ｙｗの交点Ｐ１
に配置されたホールパターンＨを形成するためのマスク
ＭＫにおける主開口部３のＯＰＣ値ΔＤopc（Ｌｅｆ
ｔ）は、ウエハ上の仮想線Ｘｗ，Ｙｗの交点Ｐ２，Ｐ
３，Ｐ４におけるホールパターンの有無に応じ、それぞ
れの交点Ｐ１，Ｐ２，Ｐ３，Ｐ４の相対的位置により決
まる補正値を積算することで求められる。この例では、
交点Ｐ２，Ｐ３にホールパターンが配置されておらず、
それぞれに応じた補正値を積算する。図１８のマスクＭ
Ｋの主開口部３ａ１は、近接効果補正の前の開口パター
ンを示しており、主開口部３ａ２は、近接効果補正の後
の開口パターンを示している。近接効果補正の後の主開
口部３ａ２の寸法は、他の主開口部３の寸法よりも大き
くなっている。
に配置されたホールパターンＨを形成するためのマスク
ＭＫにおける主開口部３のＯＰＣ値ΔＤopc（Ｌｅｆ
ｔ）は、ウエハ上の仮想線Ｘｗ，Ｙｗの交点Ｐ２，Ｐ
３，Ｐ４におけるホールパターンの有無に応じ、それぞ
れの交点Ｐ１，Ｐ２，Ｐ３，Ｐ４の相対的位置により決
まる補正値を積算することで求められる。この例では、
交点Ｐ２，Ｐ３にホールパターンが配置されておらず、
それぞれに応じた補正値を積算する。図１８のマスクＭ
Ｋの主開口部３ａ１は、近接効果補正の前の開口パター
ンを示しており、主開口部３ａ２は、近接効果補正の後
の開口パターンを示している。近接効果補正の後の主開
口部３ａ２の寸法は、他の主開口部３の寸法よりも大き
くなっている。
【００８３】図３の疎領域のホールパターンＨを形成す
るための図４のマスクＭＫの主開口部３に近接効果補正
を適用したときの効果をシミュレーションにより求め
た。補助開口部４のウエハ上換算の平面寸法は、上記し
たように、例えば１４０ｎｍ×１４０ｎｍ程度であり、
近接効果補正ΔＤopcを各方向に、例えば１０ｎｍ程度
とし、主開口部３のウエハ上換算の平面寸法を、例えば
２２０ｎｍ×２２０ｎｍ程度とした。その結果、前記図
１５の焦点深度特性に示すように、パターンの寸法精度
が±１０％で焦点深度が±０．３μｍとなり、図３の疎
領域のホールパターンＨを転写することができた。すな
わち、本実施の形態によれば、前記実施の形態１で得ら
れる効果の他に、疎領域と密領域との境界に位置するホ
ールパターンＨを寸法精度±１０％で形成することがで
きる、という効果が得られる。
るための図４のマスクＭＫの主開口部３に近接効果補正
を適用したときの効果をシミュレーションにより求め
た。補助開口部４のウエハ上換算の平面寸法は、上記し
たように、例えば１４０ｎｍ×１４０ｎｍ程度であり、
近接効果補正ΔＤopcを各方向に、例えば１０ｎｍ程度
とし、主開口部３のウエハ上換算の平面寸法を、例えば
２２０ｎｍ×２２０ｎｍ程度とした。その結果、前記図
１５の焦点深度特性に示すように、パターンの寸法精度
が±１０％で焦点深度が±０．３μｍとなり、図３の疎
領域のホールパターンＨを転写することができた。すな
わち、本実施の形態によれば、前記実施の形態１で得ら
れる効果の他に、疎領域と密領域との境界に位置するホ
ールパターンＨを寸法精度±１０％で形成することがで
きる、という効果が得られる。
【００８４】変形例としてマスクＭＫのハーフトーン膜
２を、例えばクロムの単体膜またはクロムと酸化クロム
との積層膜からなる遮光膜に代える構造を例示できる。
この場合も、上記効果を得ることができる。
２を、例えばクロムの単体膜またはクロムと酸化クロム
との積層膜からなる遮光膜に代える構造を例示できる。
この場合も、上記効果を得ることができる。
【００８５】（実施の形態３）前記実施の形態２におい
ては、マスクの主開口部に対して近接効果補正を適用す
る場合について説明したが、本実施の形態においては、
前記実施の形態２と同様の理由からマスクの補助開口部
に対して近接効果補正を行う場合について説明する。
ては、マスクの主開口部に対して近接効果補正を適用す
る場合について説明したが、本実施の形態においては、
前記実施の形態２と同様の理由からマスクの補助開口部
に対して近接効果補正を行う場合について説明する。
【００８６】図１９は、本実施の形態にかかるマスクを
使用して形成されるホールパターンＨを有するウエハＷ
の要部平面図を例示し、図２０は、本実施の形態にかか
るホールパターンＨの形成に用いたマスクＭＫの一例を
示している。なお、図２０（ａ）はマスクＭＫの要部平
面図、（ｂ）は（ａ）のＡ８−Ａ８線の断面図を示して
いる。
使用して形成されるホールパターンＨを有するウエハＷ
の要部平面図を例示し、図２０は、本実施の形態にかか
るホールパターンＨの形成に用いたマスクＭＫの一例を
示している。なお、図２０（ａ）はマスクＭＫの要部平
面図、（ｂ）は（ａ）のＡ８−Ａ８線の断面図を示して
いる。
【００８７】ここでは、ウエハＷ上の仮想線Ｘｗ，Ｙｗ
の交点Ｐ５にホールパターンＨが配置されていない場合
が例示されている。図２０のマスクＭＫにおいて、図１
９のウエハＷ上の交点Ｐ５に対応する位置には補助開口
部４（４ａ１，４ａ２）が配置される。この補助開口部
４ａ１は、近接効果補正の前の開口パターンを示し、補
助開口部４ａ２は、近接効果補正の後の開口パターンを
示している。補助開口部４ａ１に対するＯＰＣ値Δｄop
c（Ｌｅｆｔ）は、図１９のウエハＷ上の仮想線Ｘｗ，
Ｙｗの交点Ｐ６，Ｐ７，Ｐ８におけるホールパターンの
有無に応じ、それぞれの交点Ｐ５，Ｐ６，Ｐ７，Ｐ８の
相対的位置により決まる補正値を積算することで求めら
れる。この例では、交点Ｐ６，Ｐ７にホールパターンが
配置されておらず、それぞれに応じた補正値を積算す
る。近接効果補正の後の補助開口部４ａ２の寸法は、補
正前よりも若干大きくなっている。この補正により、疎
領域において、ホールパターンを形成するための主開口
部３の周りの補助開口部４が大きくなることから、疎密
差を低減できる。また、密領域での補助開口部４の非解
像に対するマージンに関しても密領域での補助開口部４
が相対的に小さくなることで改善できる。
の交点Ｐ５にホールパターンＨが配置されていない場合
が例示されている。図２０のマスクＭＫにおいて、図１
９のウエハＷ上の交点Ｐ５に対応する位置には補助開口
部４（４ａ１，４ａ２）が配置される。この補助開口部
４ａ１は、近接効果補正の前の開口パターンを示し、補
助開口部４ａ２は、近接効果補正の後の開口パターンを
示している。補助開口部４ａ１に対するＯＰＣ値Δｄop
c（Ｌｅｆｔ）は、図１９のウエハＷ上の仮想線Ｘｗ，
Ｙｗの交点Ｐ６，Ｐ７，Ｐ８におけるホールパターンの
有無に応じ、それぞれの交点Ｐ５，Ｐ６，Ｐ７，Ｐ８の
相対的位置により決まる補正値を積算することで求めら
れる。この例では、交点Ｐ６，Ｐ７にホールパターンが
配置されておらず、それぞれに応じた補正値を積算す
る。近接効果補正の後の補助開口部４ａ２の寸法は、補
正前よりも若干大きくなっている。この補正により、疎
領域において、ホールパターンを形成するための主開口
部３の周りの補助開口部４が大きくなることから、疎密
差を低減できる。また、密領域での補助開口部４の非解
像に対するマージンに関しても密領域での補助開口部４
が相対的に小さくなることで改善できる。
【００８８】本実施の形態３においても変形例としてマ
スクＭＫのハーフトーン膜２を、例えばクロムの単体膜
またはクロムと酸化クロムとの積層膜からなる遮光膜に
代える構造とすることができる。また、それと前記実施
の形態２で述べた変形例とを組み合わせることもでき
る。これらの場合も、上記効果を得ることができる。
スクＭＫのハーフトーン膜２を、例えばクロムの単体膜
またはクロムと酸化クロムとの積層膜からなる遮光膜に
代える構造とすることができる。また、それと前記実施
の形態２で述べた変形例とを組み合わせることもでき
る。これらの場合も、上記効果を得ることができる。
【００８９】（実施の形態４）本実施の形態において
は、前記マスク上の補助開口部の配置方法の一例につい
て説明する。
は、前記マスク上の補助開口部の配置方法の一例につい
て説明する。
【００９０】図２１は、ホールパターンＨの設計データ
を模式的に示している。ここでは、疎領域（図２１の右
側）および密領域（図２１の左側）におけるホールパタ
ーンＨの配置を例示している。ホールパターンＨは、仮
想線Ｘｗ，Ｙｗの交点に配置されている。
を模式的に示している。ここでは、疎領域（図２１の右
側）および密領域（図２１の左側）におけるホールパタ
ーンＨの配置を例示している。ホールパターンＨは、仮
想線Ｘｗ，Ｙｗの交点に配置されている。
【００９１】本実施の形態においては、ホールパターン
Ｈが配置されている上記交点を囲む交点をマスク上の補
助開口部の配置領域Ｂ（網掛けハッチングを付す）と
し、この配置領域Ｂ内において、ホールパターンＨが配
置されていない上記交点に補助開口部を配置することと
した。この配置領域Ｂは、ホールパターンＨをパターン
ピッチの２倍の長さブローデンさせて自動的に形成され
る領域である。
Ｈが配置されている上記交点を囲む交点をマスク上の補
助開口部の配置領域Ｂ（網掛けハッチングを付す）と
し、この配置領域Ｂ内において、ホールパターンＨが配
置されていない上記交点に補助開口部を配置することと
した。この配置領域Ｂは、ホールパターンＨをパターン
ピッチの２倍の長さブローデンさせて自動的に形成され
る領域である。
【００９２】図２２は、上記配置方法により作成された
マスクＭＫを示している。図２２（ａ）は、そのマスク
ＭＫの要部平面図、（ｂ）は（ａ）のＡ９−Ａ９線の断
面図を示している。上記ホールパターンＨを転写するた
めの主開口部３の周りの仮想線Ｘｍ，Ｙｍの交点に、主
開口部３を取り囲むように補助開口部４が配置されてい
る。
マスクＭＫを示している。図２２（ａ）は、そのマスク
ＭＫの要部平面図、（ｂ）は（ａ）のＡ９−Ａ９線の断
面図を示している。上記ホールパターンＨを転写するた
めの主開口部３の周りの仮想線Ｘｍ，Ｙｍの交点に、主
開口部３を取り囲むように補助開口部４が配置されてい
る。
【００９３】このように、補助開口部４の有効領域を決
め、そこに補助開口部４を配置することにより、無駄な
補助開口部４を形成してしまうのを防止できる。このた
め、マスク製造時において無駄なパターンを描画するこ
とを防止できる。したがって、マスクＭＫのパターン描
画時間を短縮でき、マスクＭＫの製造時間を短縮でき
る。その結果、半導体集積回路装置の開発期間や製造期
間を短縮できる。
め、そこに補助開口部４を配置することにより、無駄な
補助開口部４を形成してしまうのを防止できる。このた
め、マスク製造時において無駄なパターンを描画するこ
とを防止できる。したがって、マスクＭＫのパターン描
画時間を短縮でき、マスクＭＫの製造時間を短縮でき
る。その結果、半導体集積回路装置の開発期間や製造期
間を短縮できる。
【００９４】このようなマスク上の補助開口部の配置方
法は、遮光膜としてクロムの単体膜またはクロムと酸化
クロムとの積層膜等を用いるマスクにおいても適用でき
る。また、それと前記実施の形態２，３で述べた変形例
とを組み合わせることもできる。これらの場合も上記効
果を得ることができる。
法は、遮光膜としてクロムの単体膜またはクロムと酸化
クロムとの積層膜等を用いるマスクにおいても適用でき
る。また、それと前記実施の形態２，３で述べた変形例
とを組み合わせることもできる。これらの場合も上記効
果を得ることができる。
【００９５】（実施の形態５）本実施の形態において
は、前記仮想線の配置に一部ずれがある場合について説
明する。
は、前記仮想線の配置に一部ずれがある場合について説
明する。
【００９６】図２３は、複数のホールパターンＨが配置
されたウエハＷの要部平面図を示している。ウエハＷの
領域Ｃ，Ｄにおいて仮想線Ｘｗはずれもなく同一ピッチ
で配置されている。しかし、領域Ｃの仮想線Ｙｗ１と、
領域Ｄの仮想線Ｙｗ２とは、間隔は同じだが、ピッチが
互いに半ピッチずれている。
されたウエハＷの要部平面図を示している。ウエハＷの
領域Ｃ，Ｄにおいて仮想線Ｘｗはずれもなく同一ピッチ
で配置されている。しかし、領域Ｃの仮想線Ｙｗ１と、
領域Ｄの仮想線Ｙｗ２とは、間隔は同じだが、ピッチが
互いに半ピッチずれている。
【００９７】図２４（ａ）は、上記図２３のホールパタ
ーンＨを転写する場合のマスクＭＫの要部平面図を示し
ている。図２４（ｂ），（ｃ）は、パターン配置が密な
場合と疎な場合とにおける主開口部３の補正を示す説明
図である。このマスクＭＫの断面は前記しているのと同
じである。仮想線Ｙｍ１，Ｙｍ２も半ピッチずれてい
る。
ーンＨを転写する場合のマスクＭＫの要部平面図を示し
ている。図２４（ｂ），（ｃ）は、パターン配置が密な
場合と疎な場合とにおける主開口部３の補正を示す説明
図である。このマスクＭＫの断面は前記しているのと同
じである。仮想線Ｙｍ１，Ｙｍ２も半ピッチずれてい
る。
【００９８】この場合、図２３の領域Ｃ，Ｄの境界領域
に当たる領域に配置される開口部（主開口部３や補助開
口部４）に対して、前記実施の形態２，３で説明した近
接効果補正を行うことが好ましい。そして、その境界領
域の開口部に対する補正は、上記境界領域以外の領域に
配置される開口部（主開口部３や補助開口部４）に対す
る補正とは異なる補正量となるようにする。例えば境界
領域にあるウエハ上の仮想線Ｘｗ，Ｙｗ２の交点Ｐ９に
配置されたホールパターンＨを形成するためのマスクＭ
Ｋにおける主開口部３のＯＰＣ値ΔＤｏｐｃ（ｅｄｇ
ｅ）はウエハ上の仮想線Ｘｗ，Ｙｗ１の交点Ｐ１０，Ｐ
１１におけるホールパターンの有無に応じ、それぞれの
交点Ｐ９，Ｐ１０，Ｐ１１の相対位置より決まる補正量
を積算することで求められる。ホールパターンＨがパタ
ーンピッチの半分程度の場合（密な配置の場合）、ΔＤ
ｏｐｃ（ｅｄｇｅ）の値は上記境界領域以外のＯＰＣ値
より小さくすることが望ましい（図２４（ｂ））。ま
た、ホールパターンＨのＸ方向のピッチが大きい場合
（疎な配置の場合）は、ΔＤｏｐｃ（ｅｄｇｅ）の値は
上記境界領域以外のＯＰＣ値と同じかまたは大きくする
ことが望ましい（図２４（ｃ））。補助開口部４に関し
ても同じようにＯＰＣ値を決める。なお、図２４（ａ）
では、１つの主開口部３のみに補正をかけた図を例示し
ているが、実際には、境界領域（破線で囲まれた領域）
内の主開口部３や補助開口部４に補正を行う。
に当たる領域に配置される開口部（主開口部３や補助開
口部４）に対して、前記実施の形態２，３で説明した近
接効果補正を行うことが好ましい。そして、その境界領
域の開口部に対する補正は、上記境界領域以外の領域に
配置される開口部（主開口部３や補助開口部４）に対す
る補正とは異なる補正量となるようにする。例えば境界
領域にあるウエハ上の仮想線Ｘｗ，Ｙｗ２の交点Ｐ９に
配置されたホールパターンＨを形成するためのマスクＭ
Ｋにおける主開口部３のＯＰＣ値ΔＤｏｐｃ（ｅｄｇ
ｅ）はウエハ上の仮想線Ｘｗ，Ｙｗ１の交点Ｐ１０，Ｐ
１１におけるホールパターンの有無に応じ、それぞれの
交点Ｐ９，Ｐ１０，Ｐ１１の相対位置より決まる補正量
を積算することで求められる。ホールパターンＨがパタ
ーンピッチの半分程度の場合（密な配置の場合）、ΔＤ
ｏｐｃ（ｅｄｇｅ）の値は上記境界領域以外のＯＰＣ値
より小さくすることが望ましい（図２４（ｂ））。ま
た、ホールパターンＨのＸ方向のピッチが大きい場合
（疎な配置の場合）は、ΔＤｏｐｃ（ｅｄｇｅ）の値は
上記境界領域以外のＯＰＣ値と同じかまたは大きくする
ことが望ましい（図２４（ｃ））。補助開口部４に関し
ても同じようにＯＰＣ値を決める。なお、図２４（ａ）
では、１つの主開口部３のみに補正をかけた図を例示し
ているが、実際には、境界領域（破線で囲まれた領域）
内の主開口部３や補助開口部４に補正を行う。
【００９９】これにより、上記のようにパターン配置に
ずれがある場合においても良好にパターンの転写が可能
となる。したがって、実際の半導体集積回路装置のパタ
ーン転写に対応することが可能となる。また、半導体集
積回路装置の信頼性および歩留まりの向上を図ることが
可能となる。
ずれがある場合においても良好にパターンの転写が可能
となる。したがって、実際の半導体集積回路装置のパタ
ーン転写に対応することが可能となる。また、半導体集
積回路装置の信頼性および歩留まりの向上を図ることが
可能となる。
【０１００】このようなパターンずれに対応する方法
は、遮光膜としてクロムの単体膜またはクロムと酸化ク
ロムとの積層膜等を用いるマスクにおいても適用でき
る。また、それと前記実施の形態２〜４で述べた変形例
とを組み合わせることもできる。これらの場合も上記効
果を得ることができる。
は、遮光膜としてクロムの単体膜またはクロムと酸化ク
ロムとの積層膜等を用いるマスクにおいても適用でき
る。また、それと前記実施の形態２〜４で述べた変形例
とを組み合わせることもできる。これらの場合も上記効
果を得ることができる。
【０１０１】（実施の形態６）本実施の形態において
は、前記仮想線の縦横のピッチが異なる場合の一例を説
明する。
は、前記仮想線の縦横のピッチが異なる場合の一例を説
明する。
【０１０２】図２５は、ウエハＷの要部平面図を示して
いる。ここでは、仮想線Ｘｗ，ＹｗのピッチＤｗｙ，Ｄ
ｗｘが異なり、ピッチＤｗｘの方が、ピッチＤｗｙより
も長い場合が例示されている。また、図２６は、その場
合のマスクＭＫの要部平面図を示している。仮想線Ｘ
ｍ，ＹｍのピッチＤｍｙ，Ｄｍｘが異なり、ピッチＤｍ
ｘの方が、ピッチＤｍｙよりも長くなる。また、図２７
は、この場合に用いる露光装置の照明系の一例として４
開口照明が示されている。４開口照明における開口部の
中心の光軸からの距離ＬＤは、前記した通りである。こ
こで、前記仮想線のピッチＤｗｘ，Ｄｗｙは、縦横独立
に決めることができ、それぞれのピッチに応じて上記４
開口照明の開口部中心の光軸からの距離ＬＤｘ，ＬＤｙ
の最適値を決めることが可能である。図２７では、距離
ＬＤｘ，ＬＤｙが異なり、距離ＬＤｙの方が距離ＬＤｘ
よりも長くなっている。
いる。ここでは、仮想線Ｘｗ，ＹｗのピッチＤｗｙ，Ｄ
ｗｘが異なり、ピッチＤｗｘの方が、ピッチＤｗｙより
も長い場合が例示されている。また、図２６は、その場
合のマスクＭＫの要部平面図を示している。仮想線Ｘ
ｍ，ＹｍのピッチＤｍｙ，Ｄｍｘが異なり、ピッチＤｍ
ｘの方が、ピッチＤｍｙよりも長くなる。また、図２７
は、この場合に用いる露光装置の照明系の一例として４
開口照明が示されている。４開口照明における開口部の
中心の光軸からの距離ＬＤは、前記した通りである。こ
こで、前記仮想線のピッチＤｗｘ，Ｄｗｙは、縦横独立
に決めることができ、それぞれのピッチに応じて上記４
開口照明の開口部中心の光軸からの距離ＬＤｘ，ＬＤｙ
の最適値を決めることが可能である。図２７では、距離
ＬＤｘ，ＬＤｙが異なり、距離ＬＤｙの方が距離ＬＤｘ
よりも長くなっている。
【０１０３】また、この場合、上記近接効果補正も、仮
想線Ｘｍ，Ｙｍの縦方向と横方向とで独立に行う。図２
５のように、横方向のピッチＤｘｗが大きく、所望のホ
ールパターンＨが縦横に同じサイズの場合は、縦方向の
近接効果補正値を横方向の近接効果補正値よりも大きく
することが好ましい。
想線Ｘｍ，Ｙｍの縦方向と横方向とで独立に行う。図２
５のように、横方向のピッチＤｘｗが大きく、所望のホ
ールパターンＨが縦横に同じサイズの場合は、縦方向の
近接効果補正値を横方向の近接効果補正値よりも大きく
することが好ましい。
【０１０４】これにより、上記のように仮想線の縦横ピ
ッチが異なる場合においても良好にパターンの転写が可
能となる。したがって、実際の半導体集積回路装置のパ
ターン転写に対応することが可能となる。また、半導体
集積回路装置の信頼性および歩留まりの向上を図ること
が可能となる。
ッチが異なる場合においても良好にパターンの転写が可
能となる。したがって、実際の半導体集積回路装置のパ
ターン転写に対応することが可能となる。また、半導体
集積回路装置の信頼性および歩留まりの向上を図ること
が可能となる。
【０１０５】このような仮想線の縦横ピッチの違いに対
応する方法は、遮光膜としてクロムの単体膜またはクロ
ムと酸化クロムとの積層膜等を用いるマスクにおいても
適用できる。また、それと前記実施の形態２〜５で述べ
た変形例とを組み合わせることもできる。これらの場合
も上記効果を得ることができる。
応する方法は、遮光膜としてクロムの単体膜またはクロ
ムと酸化クロムとの積層膜等を用いるマスクにおいても
適用できる。また、それと前記実施の形態２〜５で述べ
た変形例とを組み合わせることもできる。これらの場合
も上記効果を得ることができる。
【０１０６】以上、本発明者によってなされた発明を実
施の形態に基づき具体的に説明したが、本発明は前記実
施の形態に限定されるものではなく、その要旨を逸脱し
ない範囲で種々変更可能であることはいうまでもない。
施の形態に基づき具体的に説明したが、本発明は前記実
施の形態に限定されるものではなく、その要旨を逸脱し
ない範囲で種々変更可能であることはいうまでもない。
【０１０７】例えば前記実施の形態においては、ＤＲＡ
Ｍのメモリセルのキャパシタがクラウン型のものを示し
たが、これに限定されるものではなく種々変更可能であ
り、例えばフィン型のものにも適用可能である。
Ｍのメモリセルのキャパシタがクラウン型のものを示し
たが、これに限定されるものではなく種々変更可能であ
り、例えばフィン型のものにも適用可能である。
【０１０８】また、前記実施の形態においては、配線構
造が通常の配線構造の場合について説明したが、これに
限定されるものではなく、例えば絶縁膜に掘られた溝や
孔内に導体膜を埋め込むことで配線やプラグを形成す
る、いわゆるダマシン配線構造のものにも適用可能であ
る。
造が通常の配線構造の場合について説明したが、これに
限定されるものではなく、例えば絶縁膜に掘られた溝や
孔内に導体膜を埋め込むことで配線やプラグを形成す
る、いわゆるダマシン配線構造のものにも適用可能であ
る。
【０１０９】以上の説明では主として本発明者によって
なされた発明をその背景となった利用分野であるＣＭＩ
Ｓ−ロジックを有する半導体集積回路装置またはＤＲＡ
Ｍ−ロジック混成回路を有する半導体集積回路装置の製
造に適用した場合について説明したが、それに限定され
るものではなく、例えばＳＲＡＭ（Static Random Acce
ss Memory）またはフラッシュメモリ（ＥＥＰＲＯＭ；E
lectric Erasable Programmable Read Only Memory）等
のようなメモリ回路を有する半導体集積回路装置、マイ
クロプロセッサ等のような論理回路を有する半導体集積
回路装置あるいは上記メモリ回路と論理回路とを同一半
導体基板に設けている混載型の半導体集積回路装置の製
造方法にも適用できる。
なされた発明をその背景となった利用分野であるＣＭＩ
Ｓ−ロジックを有する半導体集積回路装置またはＤＲＡ
Ｍ−ロジック混成回路を有する半導体集積回路装置の製
造に適用した場合について説明したが、それに限定され
るものではなく、例えばＳＲＡＭ（Static Random Acce
ss Memory）またはフラッシュメモリ（ＥＥＰＲＯＭ；E
lectric Erasable Programmable Read Only Memory）等
のようなメモリ回路を有する半導体集積回路装置、マイ
クロプロセッサ等のような論理回路を有する半導体集積
回路装置あるいは上記メモリ回路と論理回路とを同一半
導体基板に設けている混載型の半導体集積回路装置の製
造方法にも適用できる。
【０１１０】
【発明の効果】本願によって開示される発明のうち、代
表的なものによって得られる効果を簡単に説明すれば、
以下の通りである。 (1).本発明によれば、変形照明による露光光をフォトマ
スクを介して半導体ウエハ上のフォトレジスト膜に照射
することにより前記半導体ウエハに所定のパターンを転
写する露光処理に際し、そのフォトマスクとして、マス
ク基板上のハーフトーン膜の一部を除去することで形成
された開口部であって前記所定のパターンを転写するた
めの主開口部および前記ハーフトーン膜の一部を除去す
ることで形成された開口部であって前記半導体ウエハ上
には解像されない補助開口部が周期性を持つように配置
されたフォトマスクを用いることにより、所定のパター
ンの解像度を向上させることが可能となる。 (2).本発明によれば、変形照明による露光光をフォトマ
スクを介して半導体ウエハ上のフォトレジスト膜に照射
することにより前記半導体ウエハに所定のパターンを転
写する露光処理に際し、そのフォトマスクとして、マス
ク基板上のハーフトーン膜の一部を除去することで形成
された開口部であって前記所定のパターンを転写するた
めの主開口部および前記ハーフトーン膜の一部を除去す
ることで形成された開口部であって前記半導体ウエハ上
には解像されない補助開口部が周期性を持つように配置
されたフォトマスクを用いることにより、前記所定のパ
ターンが相対的に疎に配置された疎領域と、前記所定の
パターンが相対的に密に配置された密領域とにおけるパ
ターンの寸法差を低減することが可能となる。 (3).本発明によれば、変形照明による露光光をフォトマ
スクを介して半導体ウエハ上のフォトレジスト膜に照射
することにより前記半導体ウエハに所定のパターンを転
写する露光処理に際し、そのフォトマスクとして、マス
ク基板上のハーフトーン膜の一部を除去することで形成
された開口部であって前記所定のパターンを転写するた
めの主開口部および前記ハーフトーン膜の一部を除去す
ることで形成された開口部であって前記半導体ウエハ上
には解像されない補助開口部が周期性を持つように配置
されたフォトマスクを用いることにより、前記所定のパ
ターンが相対的に疎に配置された疎領域と、前記所定の
パターンが相対的に密に配置された密領域との境界に存
在するパターンの寸法精度を向上させることが可能とな
る。
表的なものによって得られる効果を簡単に説明すれば、
以下の通りである。 (1).本発明によれば、変形照明による露光光をフォトマ
スクを介して半導体ウエハ上のフォトレジスト膜に照射
することにより前記半導体ウエハに所定のパターンを転
写する露光処理に際し、そのフォトマスクとして、マス
ク基板上のハーフトーン膜の一部を除去することで形成
された開口部であって前記所定のパターンを転写するた
めの主開口部および前記ハーフトーン膜の一部を除去す
ることで形成された開口部であって前記半導体ウエハ上
には解像されない補助開口部が周期性を持つように配置
されたフォトマスクを用いることにより、所定のパター
ンの解像度を向上させることが可能となる。 (2).本発明によれば、変形照明による露光光をフォトマ
スクを介して半導体ウエハ上のフォトレジスト膜に照射
することにより前記半導体ウエハに所定のパターンを転
写する露光処理に際し、そのフォトマスクとして、マス
ク基板上のハーフトーン膜の一部を除去することで形成
された開口部であって前記所定のパターンを転写するた
めの主開口部および前記ハーフトーン膜の一部を除去す
ることで形成された開口部であって前記半導体ウエハ上
には解像されない補助開口部が周期性を持つように配置
されたフォトマスクを用いることにより、前記所定のパ
ターンが相対的に疎に配置された疎領域と、前記所定の
パターンが相対的に密に配置された密領域とにおけるパ
ターンの寸法差を低減することが可能となる。 (3).本発明によれば、変形照明による露光光をフォトマ
スクを介して半導体ウエハ上のフォトレジスト膜に照射
することにより前記半導体ウエハに所定のパターンを転
写する露光処理に際し、そのフォトマスクとして、マス
ク基板上のハーフトーン膜の一部を除去することで形成
された開口部であって前記所定のパターンを転写するた
めの主開口部および前記ハーフトーン膜の一部を除去す
ることで形成された開口部であって前記半導体ウエハ上
には解像されない補助開口部が周期性を持つように配置
されたフォトマスクを用いることにより、前記所定のパ
ターンが相対的に疎に配置された疎領域と、前記所定の
パターンが相対的に密に配置された密領域との境界に存
在するパターンの寸法精度を向上させることが可能とな
る。
【図１】本発明の一実施の形態である半導体集積回路装
置の要部平面図である。
置の要部平面図である。
【図２】（ａ）は図１の半導体集積回路装置のパターン
を転写するのに用いたフォトマスクの要部平面図、
（ｂ）は（ａ）のＡ１−Ａ１線の断面図である。
を転写するのに用いたフォトマスクの要部平面図、
（ｂ）は（ａ）のＡ１−Ａ１線の断面図である。
【図３】本発明の一実施の形態である半導体集積回路装
置の要部平面図である。
置の要部平面図である。
【図４】（ａ）は図３の半導体集積回路装置のパターン
を転写するのに用いたフォトマスクの要部平面図、
（ｂ）は（ａ）のＡ２−Ａ２線の断面図である。
を転写するのに用いたフォトマスクの要部平面図、
（ｂ）は（ａ）のＡ２−Ａ２線の断面図である。
【図５】（ａ）は図４のフォトマスクを用いた半導体集
積回路装置の製造工程中の要部平面図、（ｂ）は（ａ）
のＡ３−Ａ３線の断面図である。
積回路装置の製造工程中の要部平面図、（ｂ）は（ａ）
のＡ３−Ａ３線の断面図である。
【図６】（ａ）は図５に続く半導体集積回路装置の製造
工程中の要部平面図、（ｂ）は（ａ）のＡ３−Ａ３線の
断面図である。
工程中の要部平面図、（ｂ）は（ａ）のＡ３−Ａ３線の
断面図である。
【図７】（ａ）は図６に続く半導体集積回路装置の製造
工程中の要部平面図、（ｂ）は（ａ）のＡ３−Ａ３線の
断面図である。
工程中の要部平面図、（ｂ）は（ａ）のＡ３−Ａ３線の
断面図である。
【図８】（ａ）は図７に続く半導体集積回路装置の製造
工程中の要部平面図、（ｂ）は（ａ）のＡ３−Ａ３線の
断面図である。
工程中の要部平面図、（ｂ）は（ａ）のＡ３−Ａ３線の
断面図である。
【図９】（ａ）は本発明の一実施の形態であるＣＭＩＳ
−ロジック回路を有する半導体集積回路装置の密領域の
要部平面図、（ｂ）は（ａ）のＡ４−Ａ４線の断面図で
ある。
−ロジック回路を有する半導体集積回路装置の密領域の
要部平面図、（ｂ）は（ａ）のＡ４−Ａ４線の断面図で
ある。
【図１０】（ａ）は図９の半導体集積回路装置のパター
ン転写用のマスクの要部平面図、（ｂ）は（ａ）のＡ５
−Ａ５線の断面図である。
ン転写用のマスクの要部平面図、（ｂ）は（ａ）のＡ５
−Ａ５線の断面図である。
【図１１】本発明の一実施の形態であるＤＲＡＭ−ロジ
ック混載回路を有する半導体集積回路装置の密領域の要
部平面図である。
ック混載回路を有する半導体集積回路装置の密領域の要
部平面図である。
【図１２】図１１のＡ６−Ａ６線の断面図である。
【図１３】本発明の一実施の形態である半導体集積回路
装置の製造時に用いた露光装置の一例の説明図である。
装置の製造時に用いた露光装置の一例の説明図である。
【図１４】（ａ）は図１３の露光装置の照明系の一例で
あって４開口照明の平面図、（ｂ）は図１３の露光装置
の照明系の他の一例であって輪帯照明の平面図である。
あって４開口照明の平面図、（ｂ）は図１３の露光装置
の照明系の他の一例であって輪帯照明の平面図である。
【図１５】本発明および検討例におけるホール径の焦点
ずれ依存性を示すグラフ図である。
ずれ依存性を示すグラフ図である。
【図１６】本発明および検討例における疎領域のホール
パターン径の露光量依存性を示すグラフ図である。
パターン径の露光量依存性を示すグラフ図である。
【図１７】本発明の他の本実施の形態にかかるフォトマ
スクを使用して形成されるホールパターンを有するウエ
ハの要部平面図である。
スクを使用して形成されるホールパターンを有するウエ
ハの要部平面図である。
【図１８】（ａ）は図１７のホールパターンの形成に用
いたフォトマスクの一例の要部平面図、（ｂ）は（ａ）
のＡ７−Ａ７線の断面図である。
いたフォトマスクの一例の要部平面図、（ｂ）は（ａ）
のＡ７−Ａ７線の断面図である。
【図１９】本発明のさらに他の本実施の形態にかかるフ
ォトマスクを使用して形成されるホールパターンを有す
るウエハの要部平面図である。
ォトマスクを使用して形成されるホールパターンを有す
るウエハの要部平面図である。
【図２０】（ａ）は図１９のホールパターンの形成に用
いたフォトマスクの一例の要部平面図、（ｂ）は（ａ）
のＡ８−Ａ８線の断面図である。
いたフォトマスクの一例の要部平面図、（ｂ）は（ａ）
のＡ８−Ａ８線の断面図である。
【図２１】本発明の一実施の形態におけるフォトマスク
上のパターンの配置方法を説明する説明図である。
上のパターンの配置方法を説明する説明図である。
【図２２】（ａ）は図２１の配置方法によってパターン
が配置されたフォトマスクの要部平面図、（ｂ）は
（ａ）のＡ９−Ａ９線の断面図である。
が配置されたフォトマスクの要部平面図、（ｂ）は
（ａ）のＡ９−Ａ９線の断面図である。
【図２３】本発明の別の本実施の形態にかかるフォトマ
スクを使用して形成されるホールパターンを有するウエ
ハの要部平面図である。
スクを使用して形成されるホールパターンを有するウエ
ハの要部平面図である。
【図２４】（ａ）は図２３のホールパターンの形成に用
いたフォトマスクの一例の要部平面図、（ｂ），（ｃ）
は、パターン配置が密な場合と疎な場合とにおける主開
口部３の補正を示す説明図である。
いたフォトマスクの一例の要部平面図、（ｂ），（ｃ）
は、パターン配置が密な場合と疎な場合とにおける主開
口部３の補正を示す説明図である。
【図２５】本発明のさらに別の本実施の形態にかかるフ
ォトマスクを使用して形成されるホールパターンを有す
るウエハの要部平面図である。
ォトマスクを使用して形成されるホールパターンを有す
るウエハの要部平面図である。
【図２６】図２５のホールパターンの形成に用いたフォ
トマスクの一例の要部平面図である。
トマスクの一例の要部平面図である。
【図２７】図２５のホールパターンを転写する際に用い
た露光装置の照明系の一例の平面図である。
た露光装置の照明系の一例の平面図である。
１ マスク基板 ２ ハーフトーン膜 ３，３ａ，３ｂ 主開口部 ３ａ１ 主開口部 ３ａ２ 主開口部 ４，４ａ，４ｂ 補助開口部 ４ａ１ 補助開口部 ４ａ２ 補助開口部 ５，５ａ〜５ｋ 層間絶縁膜 ６ フォトレジスト膜 ６Ａ フォトレジストパターン ７ 配線 ８ 半導体領域 ８ａ，８ｂ 半導体領域 ９ ゲート絶縁膜 １０Ａ 第１層配線 １０Ｂ 第２層配線 １０Ｃ 第３層配線 １１ ｎ型半導体領域 １４ 絶縁膜 １５ 絶縁膜 １６ａ，１６ｂ プラグ １７ａ 下部電極 １７ｂ 上部電極 １７ｃ 容量絶縁膜 ２０ 露光装置 ２０ａ 露光光源 ２０ｂ フライアイレンズ ２０ｃ アパーチャ ２０ｄ１，２０ｄ２ コンデンサレンズ ２０ｅ ミラー ２０ｆ 投影レンズ ２０ｇ マスク位置制御手段 ２０ｈ マスクステージ ２０ｉ ウエハステージ ２０ｊ Ｚステージ ２０ｋ ＸＹステージ ２０ｍ 主制御系 ２０ｎ１，２０ｎ２ 駆動手段 ２０ｐ ミラー ２０ｑ レーザ測長機 ２０ｒ アライメント検出光学系 ２０ｓ ネットワーク装置 Ｑp ｐチャネル型のＭＩＳ・ＦＥＴ Ｑn ｎチャネル型のＭＩＳ・ＦＥＴ Ｇ ゲート電極 Ｌ 活性領域 Ｓ 分離領域 ＭＫ フォトマスク Ｗ 半導体ウエハ Ｈ ホールパターン ＣＨ，ＣＨ１〜ＣＨ３ コンタクトホール ＴＨ１，ＴＨ２ スルーホール Ｘｗ，Ｙｗ，Ｙｗ１，Ｙｗ２ 仮想線 Ｘｍ，Ｙｍ，Ｙｍ１，Ｙｍ２ 仮想線 Ｄｗｘ，Ｄｗｙ ピッチ Ｄｍｘ，Ｄｍｙ ピッチ ＬＤ，ＬＤｘ，ＬＤｙ 距離 Ｃ，Ｄ 領域
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.7 識別記号 ＦＩ テーマコート゛(参考） Ｈ０１Ｌ 27/10 ４６１ Ｈ０１Ｌ 21/30 ５１５Ｆ 27/108 21/90 Ａ 21/8242 Ｃ 27/10 ６２１Ｃ (72)発明者 池田 修二 東京都小平市上水本町五丁目20番１号 株 式会社日立製作所半導体グループ内 Ｆターム(参考） 2H095 BA02 BA07 BB01 BB02 BB31 4M104 AA01 BB01 BB02 BB03 BB04 BB18 BB40 DD16 DD71 FF14 FF18 GG09 GG10 GG14 5F033 HH19 JJ04 JJ18 JJ33 KK01 LL04 NN06 NN07 QQ01 QQ37 RR04 RR06 TT02 VV16 XX03 5F046 AA21 AA25 BA04 BA05 CB05 CB17 CB23 DA02 DA14 5F083 AD24 AD31 AD48 GA09 JA06 JA36 JA39 JA40 JA53 KA20 MA02 MA06 MA18 NA02 NA03 PR01 PR29 ZA12
Claims (30)
- 【請求項１】 （ａ）半導体ウエハ上にフォトレジスト
膜を堆積する工程、（ｂ）前記半導体ウエハ上のフォト
レジスト膜にフォトマスクを介して変形照明による露光
光を照射することにより前記半導体ウエハに所定のパタ
ーンを転写する工程を有し、 前記フォトマスクは、マスク基板、その主面に形成され
たハーフトーン膜、前記ハーフトーン膜の一部を除去す
ることで形成された開口部であって前記所定のパターン
を転写するための主開口部および前記ハーフトーン膜の
一部を除去することで形成された開口部であって前記半
導体ウエハ上には解像されない補助開口部を有し、前記
主開口部および補助開口部を周期性を持つように配置し
たことを特徴とする半導体集積回路装置の製造方法。 - 【請求項２】 請求項１記載の半導体集積回路装置の製
造方法において、前記主開口部および補助開口部を、互
いに交差する第１、第２の仮想線の交点に配置すること
を特徴とする半導体集積回路装置の製造方法。 - 【請求項３】 請求項２記載の半導体集積回路装置の製
造方法において、前記フォトマスク主面の異なる領域に
おける前記第１、第２の仮想線のピッチ構成が同じであ
り、前記異なる領域の位置がずれて配置されていること
を特徴とする半導体集積回路装置の製造方法。 - 【請求項４】 請求項２記載の半導体集積回路装置の製
造方法において、前記第１の仮想線のピッチと、前記第
２の仮想線のピッチとが異なることを特徴とする半導体
集積回路装置の製造方法。 - 【請求項５】 請求項４記載の半導体集積回路装置の製
造方法において、前記所定のパターンを転写する露光処
理に際して、前記第１、第２の仮想線のピッチ構成に応
じた変形照明を用いることを特徴とする半導体集積回路
装置の製造方法。 - 【請求項６】 請求項２記載の半導体集積回路装置の製
造方法において、前記主開口部および補助開口部のう
ち、第１の主開口部および第１の補助開口部を、前記第
１、第２の仮想線の交点に配置し、前記主開口部および
補助開口部のうち、第２の主開口部および第２の補助開
口部を、前記第１の仮想線の隣接間、第２の仮想線の隣
接間またはその両方に配置することを特徴とする半導体
集積回路装置の製造方法。 - 【請求項７】 請求項１記載の半導体集積回路装置の製
造方法において、前記主開口部のうちの所定の主開口
部、前記補助開口部のうちの所定の補助開口部またはそ
の両方に近接効果補正を加えたことを特徴とする半導体
集積回路装置の製造方法。 - 【請求項８】 請求項１記載の半導体集積回路装置の製
造方法において、前記補助開口部の配置領域を、前記主
開口部を基準として、前記所定のパターンのピッチの整
数倍の長さブローデンさせた領域とすることを特徴とす
る半導体集積回路装置の製造方法。 - 【請求項９】 請求項１記載の半導体集積回路装置の製
造方法において、前記変形照明が４開口照明または輪帯
照明であることを特徴とする半導体集積回路装置の製造
方法。 - 【請求項１０】 請求項１記載の半導体集積回路装置の
製造方法において、前記半導体ウエハの所定の領域内の
同層には、前記所定のパターンが相対的に疎に配置され
た疎領域と、前記所定のパターンが相対的に密に配置さ
れた密領域とが存在することを特徴とする半導体集積回
路装置の製造方法。 - 【請求項１１】 請求項１記載の半導体集積回路装置の
製造方法において、前記所定のパターンがホールパター
ンであることを特徴とする半導体集積回路装置の製造方
法。 - 【請求項１２】 （ａ）半導体ウエハ上にフォトレジス
ト膜を堆積する工程、（ｂ）前記半導体ウエハ上のフォ
トレジスト膜に対してフォトマスクを介して変形照明に
よる露光光を照射することにより前記半導体ウエハに所
定のパターンを転写する工程を有し、 前記フォトマスクは、マスク基板、その主面に形成され
た遮光膜、前記遮光膜の一部を除去することで形成され
た開口部であって前記所定のパターンを転写するための
主開口部および前記遮光膜の一部を除去することで形成
された開口部であって前記半導体ウエハ上には解像され
ない補助開口部を有し、前記主開口部および補助開口部
を周期性を持つように配置し、 前記主開口部のうちの所定の主開口部、前記補助開口部
のうちの所定の補助開口部またはその両方に近接効果補
正を加えたことを特徴とする半導体集積回路装置の製造
方法。 - 【請求項１３】 請求項１２記載の半導体集積回路装置
の製造方法において、前記主開口部および補助開口部
を、互いに交差する第１、第２の仮想線の交点に配置す
ることを特徴とする半導体集積回路装置の製造方法。 - 【請求項１４】 請求項１３記載の半導体集積回路装置
の製造方法において、前記フォトマスク主面の異なる領
域における前記第１、第２の仮想線のピッチ構成が同じ
であり、前記異なる領域の位置がずれて配置されている
ことを特徴とする半導体集積回路装置の製造方法。 - 【請求項１５】 請求項１３記載の半導体集積回路装置
の製造方法において、前記第１の仮想線のピッチと、前
記第２の仮想線のピッチとが異なることを特徴とする半
導体集積回路装置の製造方法。 - 【請求項１６】 請求項１５記載の半導体集積回路装置
の製造方法において、前記所定のパターンを転写するた
めの露光処理に際して、前記第１、第２の仮想線のピッ
チ構成に応じた変形照明を用いることを特徴とする半導
体集積回路装置の製造方法。 - 【請求項１７】 請求項１３記載の半導体集積回路装置
の製造方法において、前記主開口部および補助開口部の
うち、第１の主開口部および第１の補助開口部を、前記
第１、第２の仮想線の交点に配置し、前記主開口部およ
び補助開口部のうち、第２の主開口部および第２の補助
開口部を、前記第１の仮想線の隣接間、第２の仮想線の
隣接間またはその両方に配置することを特徴とする半導
体集積回路装置の製造方法。 - 【請求項１８】 請求項１２記載の半導体集積回路装置
の製造方法において、前記補助開口部の配置領域を、前
記主開口部を基準として、前記所定のパターンのピッチ
の整数倍の長さブローデンさせた領域とすることを特徴
とする半導体集積回路装置の製造方法。 - 【請求項１９】 請求項１２記載の半導体集積回路装置
の製造方法において、前記変形照明が４開口照明または
輪帯照明であることを特徴とする半導体集積回路装置の
製造方法。 - 【請求項２０】 請求項１２記載の半導体集積回路装置
の製造方法において、前記半導体ウエハの所定の領域内
の同層には、前記所定のパターンは相対的に疎に配置さ
れた疎領域と、前記所定のパターンが相対的に密に配置
された密領域とが存在することを特徴とする半導体集積
回路装置の製造方法。 - 【請求項２１】 請求項１２記載の半導体集積回路装置
の製造方法において、前記所定のパターンがホールパタ
ーンであることを特徴とする半導体集積回路装置の製造
方法。 - 【請求項２２】 （ａ）半導体ウエハ上にフォトレジス
ト膜を堆積する工程、（ｂ）前記半導体ウエハ上のフォ
トレジスト膜に対してフォトマスクを介して変形照明に
よる露光光を照射することにより前記半導体ウエハに所
定のパターンを転写する工程を有し、 前記フォトマスクは、マスク基板、その主面に形成され
た遮光膜、前記遮光膜の一部を除去することで形成され
た開口部であって前記所定のパターンを転写するための
主開口部および前記遮光膜の一部を除去することで形成
された開口部であって前記半導体ウエハ上には解像され
ない補助開口部を有し、前記主開口部および補助開口部
を、周期性を持つように配置し、 前記補助開口部の配置領域を、前記主開口部を基準とし
て、前記所定のパターンのピッチの整数倍の長さブロー
デンさせた領域とすることを特徴とする半導体集積回路
装置の製造方法。 - 【請求項２３】 請求項２２記載の半導体集積回路装置
の製造方法において、前記主開口部および補助開口部
を、互いに交差する第１、第２の仮想線の交点に配置す
ることを特徴とする半導体集積回路装置の製造方法。 - 【請求項２４】 請求項２３記載の半導体集積回路装置
の製造方法において、前記第１、第２の仮想線のピッチ
構成が、前記フォトマスク主面の領域毎に異なることを
特徴とする半導体集積回路装置の製造方法。 - 【請求項２５】 請求項２３記載の半導体集積回路装置
の製造方法において、前記第１の仮想線のピッチと、前
記第２の仮想線のピッチとが異なることを特徴とする半
導体集積回路装置の製造方法。 - 【請求項２６】 請求項２５記載の半導体集積回路装置
の製造方法において、前記所定のパターンを転写するた
めの露光処理に際して、前記第１、第２の仮想線のピッ
チ構成に応じた変形照明を用いることを特徴とする半導
体集積回路装置の製造方法。 - 【請求項２７】 請求項２３記載の半導体集積回路装置
の製造方法において、前記主開口部および補助開口部の
うち、第１の主開口部および第１の補助開口部を、前記
第１、第２の仮想線の交点に配置し、前記主開口部およ
び補助開口部のうち、第２の主開口部および第２の補助
開口部を、前記第１の仮想線の隣接間、第２の仮想線の
隣接間またはその両方に配置することを特徴とする半導
体集積回路装置の製造方法。 - 【請求項２８】 請求項２２記載の半導体集積回路装置
の製造方法において、前記変形照明が４開口照明または
輪帯照明であることを特徴とする半導体集積回路装置の
製造方法。 - 【請求項２９】 請求項２２記載の半導体集積回路装置
の製造方法において、前記半導体ウエハの所定の領域内
の同層には、前記所定のパターンは相対的に疎に配置さ
れた疎領域と、前記所定のパターンが相対的に密に配置
された密領域とが存在することを特徴とする半導体集積
回路装置の製造方法。 - 【請求項３０】 請求項２２記載の半導体集積回路装置
の製造方法において、前記所定のパターンがホールパタ
ーンであることを特徴とする半導体集積回路装置の製造
方法。
Priority Applications (6)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000313513A JP3768794B2 (ja) | 2000-10-13 | 2000-10-13 | 半導体集積回路装置の製造方法 |
| US09/964,341 US6686108B2 (en) | 2000-10-13 | 2001-09-28 | Fabrication method of semiconductor integrated circuit device |
| TW093101467A TWI248640B (en) | 2000-10-13 | 2001-10-08 | Manufacturing method of semiconductor integrated circuit device |
| TW090124856A TWI232511B (en) | 2000-10-13 | 2001-10-08 | Fabrication method of semiconductor integrated circuit device |
| KR1020010062319A KR100831445B1 (ko) | 2000-10-13 | 2001-10-10 | 반도체 집적회로장치의 제조방법 |
| US10/753,354 US6893801B2 (en) | 2000-10-13 | 2004-01-09 | Fabrication method of semiconductor integrated circuit device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000313513A JP3768794B2 (ja) | 2000-10-13 | 2000-10-13 | 半導体集積回路装置の製造方法 |
Publications (3)
| Publication Number | Publication Date |
|---|---|
| JP2002122976A true JP2002122976A (ja) | 2002-04-26 |
| JP2002122976A5 JP2002122976A5 (ja) | 2005-02-03 |
| JP3768794B2 JP3768794B2 (ja) | 2006-04-19 |
Family
ID=18792919
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000313513A Expired - Fee Related JP3768794B2 (ja) | 2000-10-13 | 2000-10-13 | 半導体集積回路装置の製造方法 |
Country Status (4)
| Country | Link |
|---|---|
| US (2) | US6686108B2 (ja) |
| JP (1) | JP3768794B2 (ja) |
| KR (1) | KR100831445B1 (ja) |
| TW (2) | TWI248640B (ja) |
Cited By (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003234285A (ja) * | 2001-04-24 | 2003-08-22 | Canon Inc | 露光方法及び装置 |
| JP2004272228A (ja) * | 2003-02-21 | 2004-09-30 | Canon Inc | マスク及びその製造方法、露光装置及び方法、並びに、デバイス製造方法 |
| JP2005055878A (ja) * | 2003-07-23 | 2005-03-03 | Canon Inc | マスク及びその製造方法、並びに、露光方法 |
| JP2005116557A (ja) * | 2003-10-02 | 2005-04-28 | Kawasaki Microelectronics Kk | 半導体集積回路のレイアウト構造、半導体集積回路のレイアウト方法、およびフォトマスク |
| JP2005183793A (ja) * | 2003-12-22 | 2005-07-07 | Nec Electronics Corp | レイアウト設計方法およびフォトマスク |
| US6991896B2 (en) | 2002-06-05 | 2006-01-31 | Canon Kabushiki Kaisha | Exposure method |
| JP2006519480A (ja) * | 2003-02-27 | 2006-08-24 | ザ ユニバーシティ オブ ホンコン | 回路性能向上のための多重露光方法 |
| JP2006337474A (ja) * | 2005-05-31 | 2006-12-14 | Fujitsu Ltd | 露光用マスクとその製造方法、及び半導体装置の製造方法 |
| US7217503B2 (en) | 2001-04-24 | 2007-05-15 | Canon Kabushiki Kaisha | Exposure method and apparatus |
| JP2007123333A (ja) * | 2005-10-25 | 2007-05-17 | Canon Inc | 露光方法 |
| JP2007227896A (ja) * | 2006-01-27 | 2007-09-06 | Fujitsu Ltd | 半導体装置の製造方法 |
| JP2007531313A (ja) * | 2004-04-02 | 2007-11-01 | アドバンスト・マイクロ・ディバイシズ・インコーポレイテッド | コンタクトホールの製造システムおよび方法 |
| US7537864B2 (en) | 2003-12-26 | 2009-05-26 | Nec Electronics Corporation | Hole pattern design method and photomask |
| JP2011071468A (ja) * | 2009-08-31 | 2011-04-07 | Toshiba Corp | 半導体装置及びその製造方法 |
Families Citing this family (24)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7233887B2 (en) * | 2002-01-18 | 2007-06-19 | Smith Bruce W | Method of photomask correction and its optimization using localized frequency analysis |
| JP2003287868A (ja) * | 2002-03-27 | 2003-10-10 | Nec Corp | Ｏｐｃマスク並びにレーザリペア装置 |
| US7107573B2 (en) * | 2002-04-23 | 2006-09-12 | Canon Kabushiki Kaisha | Method for setting mask pattern and illumination condition |
| JP4235404B2 (ja) * | 2002-06-12 | 2009-03-11 | キヤノン株式会社 | マスクの製造方法 |
| EP1450206B1 (en) * | 2003-02-21 | 2016-04-20 | Canon Kabushiki Kaisha | Mask and its manufacturing method, exposure, and semiconductor device fabrication method |
| JP2005003996A (ja) * | 2003-06-12 | 2005-01-06 | Toshiba Corp | フォトマスクとフォトマスクの製造方法及びマスクデータ生成方法 |
| JP4591809B2 (ja) * | 2003-06-27 | 2010-12-01 | エルピーダメモリ株式会社 | 微細化に対応したメモリアレイ領域のレイアウト方法 |
| US6905899B2 (en) * | 2003-09-23 | 2005-06-14 | Macronix International Co., Ltd. | Methods for forming a photoresist pattern using an anti-optical proximity effect |
| US7582394B2 (en) * | 2003-10-06 | 2009-09-01 | Panasonic Corporation | Photomask and method for forming pattern |
| KR100676599B1 (ko) * | 2005-02-28 | 2007-01-30 | 주식회사 하이닉스반도체 | 플래쉬 메모리 소자의 제조방법 |
| US20060257790A1 (en) * | 2005-05-16 | 2006-11-16 | Taiwan Semiconductor Manufacturing Company, Ltd. | A semiconductor device structure and methods of manufacturing thereof |
| US7749662B2 (en) * | 2005-10-07 | 2010-07-06 | Globalfoundries Inc. | Process margin using discrete assist features |
| JP2007140212A (ja) * | 2005-11-18 | 2007-06-07 | Toshiba Corp | フォトマスク及び半導体装置の製造方法 |
| JP4352068B2 (ja) * | 2006-09-08 | 2009-10-28 | 株式会社東芝 | 露光方法及び半導体装置の製造方法 |
| JP4814044B2 (ja) * | 2006-10-05 | 2011-11-09 | ルネサスエレクトロニクス株式会社 | パターン設計方法 |
| KR100864169B1 (ko) * | 2007-05-10 | 2008-10-16 | 동부일렉트로닉스 주식회사 | 마스크의 설계방법과 반도체 소자 |
| US8137898B2 (en) * | 2007-07-23 | 2012-03-20 | Renesas Electronics Corporation | Method for manufacturing semiconductor device |
| US20090258302A1 (en) * | 2008-04-10 | 2009-10-15 | Taiwan Semiconductor Manufacturing Company, Ltd. | Sub-resolution assist feature of a photomask |
| KR20130081528A (ko) * | 2012-01-09 | 2013-07-17 | 삼성디스플레이 주식회사 | 증착 마스크 및 이를 이용한 증착 설비 |
| KR20150019695A (ko) * | 2013-08-14 | 2015-02-25 | 삼성디스플레이 주식회사 | 단위 마스크 및 마스크 조립체 |
| KR102417183B1 (ko) * | 2016-02-25 | 2022-07-05 | 삼성전자주식회사 | 적층형 메모리 장치, ｏｐｃ 검증 방법, 적층형 메모리 장치의 레이아웃 디자인 방법, 및 적층형 메모리 장치의 제조 방법 |
| CN110707044B (zh) * | 2018-09-27 | 2022-03-29 | 联华电子股份有限公司 | 形成半导体装置布局的方法 |
| US11817485B2 (en) * | 2020-06-23 | 2023-11-14 | Taiwan Semiconductor Manufacturing Company Limited | Self-aligned active regions and passivation layer and methods of making the same |
| US11874595B2 (en) * | 2020-08-27 | 2024-01-16 | Micron Technology, Inc. | Reticle constructions and photo-processing methods |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5630129A (en) | 1979-08-21 | 1981-03-26 | Agency Of Ind Science & Technol | Manufacture of photomask |
| JPS5922050A (ja) | 1982-07-28 | 1984-02-04 | Victor Co Of Japan Ltd | ホトマスク |
| JP2988417B2 (ja) * | 1997-02-28 | 1999-12-13 | 日本電気株式会社 | フォトマスク |
| JP3119217B2 (ja) * | 1997-10-31 | 2000-12-18 | 日本電気株式会社 | フォトマスクおよびフォトマスクを使用した露光方法 |
| EP0980542A4 (en) * | 1998-03-17 | 2006-03-01 | Asml Masktools Bv | METHOD OF FORMING DETAILS OF LINES LESS THAN 0.25 LAMBDA USING HIGH TRANSMISSION MASKS WITH "ATTENUATED" PHASE |
| US6335130B1 (en) * | 2000-05-01 | 2002-01-01 | Asml Masktools Netherlands B.V. | System and method of providing optical proximity correction for features using phase-shifted halftone transparent/semi-transparent features |
-
2000
- 2000-10-13 JP JP2000313513A patent/JP3768794B2/ja not_active Expired - Fee Related
-
2001
- 2001-09-28 US US09/964,341 patent/US6686108B2/en not_active Expired - Lifetime
- 2001-10-08 TW TW093101467A patent/TWI248640B/zh not_active IP Right Cessation
- 2001-10-08 TW TW090124856A patent/TWI232511B/zh not_active IP Right Cessation
- 2001-10-10 KR KR1020010062319A patent/KR100831445B1/ko not_active IP Right Cessation
-
2004
- 2004-01-09 US US10/753,354 patent/US6893801B2/en not_active Expired - Lifetime
Cited By (23)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003234285A (ja) * | 2001-04-24 | 2003-08-22 | Canon Inc | 露光方法及び装置 |
| US7217503B2 (en) | 2001-04-24 | 2007-05-15 | Canon Kabushiki Kaisha | Exposure method and apparatus |
| US6991896B2 (en) | 2002-06-05 | 2006-01-31 | Canon Kabushiki Kaisha | Exposure method |
| JP2004272228A (ja) * | 2003-02-21 | 2004-09-30 | Canon Inc | マスク及びその製造方法、露光装置及び方法、並びに、デバイス製造方法 |
| JP2006519480A (ja) * | 2003-02-27 | 2006-08-24 | ザ ユニバーシティ オブ ホンコン | 回路性能向上のための多重露光方法 |
| JP2005055878A (ja) * | 2003-07-23 | 2005-03-03 | Canon Inc | マスク及びその製造方法、並びに、露光方法 |
| JP4684584B2 (ja) * | 2003-07-23 | 2011-05-18 | キヤノン株式会社 | マスク及びその製造方法、並びに、露光方法 |
| JP2005116557A (ja) * | 2003-10-02 | 2005-04-28 | Kawasaki Microelectronics Kk | 半導体集積回路のレイアウト構造、半導体集積回路のレイアウト方法、およびフォトマスク |
| JP4599048B2 (ja) * | 2003-10-02 | 2010-12-15 | 川崎マイクロエレクトロニクス株式会社 | 半導体集積回路のレイアウト構造、半導体集積回路のレイアウト方法、およびフォトマスク |
| JP4585197B2 (ja) * | 2003-12-22 | 2010-11-24 | ルネサスエレクトロニクス株式会社 | レイアウト設計方法およびフォトマスク |
| JP2005183793A (ja) * | 2003-12-22 | 2005-07-07 | Nec Electronics Corp | レイアウト設計方法およびフォトマスク |
| US7537864B2 (en) | 2003-12-26 | 2009-05-26 | Nec Electronics Corporation | Hole pattern design method and photomask |
| JP2007531313A (ja) * | 2004-04-02 | 2007-11-01 | アドバンスト・マイクロ・ディバイシズ・インコーポレイテッド | コンタクトホールの製造システムおよび方法 |
| KR101147194B1 (ko) * | 2004-04-02 | 2012-07-06 | 어드밴스드 마이크로 디바이시즈, 인코포레이티드 | 콘택 홀 제조방법 및 시스템 |
| JP4912293B2 (ja) * | 2004-04-02 | 2012-04-11 | アドバンスト・マイクロ・ディバイシズ・インコーポレイテッド | コンタクトホールの製造システムおよび方法 |
| US7659040B2 (en) | 2005-05-31 | 2010-02-09 | Fujitsu Microelectronics Limited | Exposure mask and method of manufacturing the same, and semiconductor device manufacturing method |
| JP2006337474A (ja) * | 2005-05-31 | 2006-12-14 | Fujitsu Ltd | 露光用マスクとその製造方法、及び半導体装置の製造方法 |
| JP4499616B2 (ja) * | 2005-05-31 | 2010-07-07 | 富士通マイクロエレクトロニクス株式会社 | 露光用マスクとその製造方法、及び半導体装置の製造方法 |
| JP2007123333A (ja) * | 2005-10-25 | 2007-05-17 | Canon Inc | 露光方法 |
| JP2007227896A (ja) * | 2006-01-27 | 2007-09-06 | Fujitsu Ltd | 半導体装置の製造方法 |
| US8349541B2 (en) | 2006-01-27 | 2013-01-08 | Fujitsu Semiconductor Limited | Semiconductor device manufacturing method |
| US8349540B2 (en) | 2006-01-27 | 2013-01-08 | Fujitsu Semiconductor Limited | Semiconductor device manufacturing method |
| JP2011071468A (ja) * | 2009-08-31 | 2011-04-07 | Toshiba Corp | 半導体装置及びその製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR100831445B1 (ko) | 2008-05-21 |
| US6893801B2 (en) | 2005-05-17 |
| US20040142283A1 (en) | 2004-07-22 |
| KR20020029612A (ko) | 2002-04-19 |
| JP3768794B2 (ja) | 2006-04-19 |
| US20020045134A1 (en) | 2002-04-18 |
| TWI248640B (en) | 2006-02-01 |
| US6686108B2 (en) | 2004-02-03 |
| TW200409219A (en) | 2004-06-01 |
| TWI232511B (en) | 2005-05-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2002122976A (ja) | 半導体集積回路装置の製造方法 | |
| KR100738289B1 (ko) | 반도체 집적 회로 장치의 제조 방법 | |
| JP2007067376A (ja) | 半導体製造におけるフォトリソグラフィのシステム及びその方法 | |
| KR100306446B1 (ko) | 마이크로디바이스 및 그 구조부분 | |
| US6072242A (en) | Contact structure of semiconductor memory device for reducing contact related defect and contact resistance and method for forming the same | |
| KR20020034957A (ko) | 전자 디바이스 및 반도체 집적 회로 장치의 제조 방법 | |
| US6939649B2 (en) | Fabrication method of semiconductor integrated circuit device and mask | |
| US7368225B1 (en) | Two mask photoresist exposure pattern for dense and isolated regions | |
| JP2001235850A (ja) | フォトマスクパターンの設計方法、レジストパターンの形成方法および半導体装置の製造方法 | |
| KR100436784B1 (ko) | 반도체집적회로장치의제조방법 | |
| JP2008172249A (ja) | 半導体集積回路装置の製造方法 | |
| JP2000047366A (ja) | 半導体装置の製造方法 | |
| US20050277065A1 (en) | Method of manufacturing a semiconductor device | |
| US6136479A (en) | Method of forming photomask and pattern and method of forming a semiconductor device | |
| JP2001250756A (ja) | 半導体集積回路装置の製造方法 | |
| JP2001042545A (ja) | 半導体装置の製造方法 | |
| KR20010081502A (ko) | 작은 피치의 개구부 이미지들을 구비하는 반도체 메모리소자 개구부 제조용 포토마스크, 감소된 크기의개구부들을 제조하기 위한 사진 식각 방법 및 이 방법에의해 제조된 개구부를 포함하는 반도체 메모리 소자 | |
| JP2003140320A (ja) | マスクの製造方法および半導体集積回路装置の製造方法 | |
| JP2001201844A (ja) | 半導体集積回路装置の製造方法およびフォトマスクの製造方法 | |
| US20240027890A1 (en) | Reflective mask and method of designing anti-reflection pattern of the same | |
| KR0171944B1 (ko) | 반도체소자의 미세패턴 제조방법 | |
| JP2002072444A (ja) | 半導体集積回路装置の製造方法 | |
| JP2001267208A (ja) | 半導体装置の製造方法 | |
| JP2005129805A (ja) | 半導体装置の製造方法 | |
| KR20010036770A (ko) | 반도체 장치의 마스크 제조 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040225 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040225 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20050805 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050816 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20051014 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20060110 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20060202 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090210 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100210 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110210 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110210 Year of fee payment: 5 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110210 Year of fee payment: 5 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110210 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120210 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130210 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140210 Year of fee payment: 8 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| LAPS | Cancellation because of no payment of annual fees |