Nothing Special   »   [go: up one dir, main page]

JP2002108303A - 液晶表示装置の駆動装置および駆動方法 - Google Patents

液晶表示装置の駆動装置および駆動方法

Info

Publication number
JP2002108303A
JP2002108303A JP2000300970A JP2000300970A JP2002108303A JP 2002108303 A JP2002108303 A JP 2002108303A JP 2000300970 A JP2000300970 A JP 2000300970A JP 2000300970 A JP2000300970 A JP 2000300970A JP 2002108303 A JP2002108303 A JP 2002108303A
Authority
JP
Japan
Prior art keywords
signal
switching
circuit
output
liquid crystal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2000300970A
Other languages
English (en)
Other versions
JP3519355B2 (ja
Inventor
Masashi Katsuya
昌史 勝谷
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Priority to JP2000300970A priority Critical patent/JP3519355B2/ja
Priority to US09/955,118 priority patent/US6870524B2/en
Priority to TW090123017A priority patent/TW521252B/zh
Priority to KR10-2001-0060378A priority patent/KR100475975B1/ko
Publication of JP2002108303A publication Critical patent/JP2002108303A/ja
Application granted granted Critical
Publication of JP3519355B2 publication Critical patent/JP3519355B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03FAMPLIFIERS
    • H03F3/00Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45Differential amplifiers
    • H03F3/45071Differential amplifiers with semiconductor devices only
    • H03F3/45479Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection
    • H03F3/45632Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection in differential amplifiers with FET transistors as the active amplifying circuit
    • H03F3/45744Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection in differential amplifiers with FET transistors as the active amplifying circuit by offset reduction
    • H03F3/45775Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection in differential amplifiers with FET transistors as the active amplifying circuit by offset reduction by using cross switches
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611Control of matrices with row and column drivers
    • G09G3/3685Details of drivers for data electrodes
    • G09G3/3688Details of drivers for data electrodes suitable for active matrices only
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611Control of matrices with row and column drivers
    • G09G3/3614Control of polarity reversal in general

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical & Material Sciences (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Theoretical Computer Science (AREA)
  • Nonlinear Science (AREA)
  • Mathematical Physics (AREA)
  • Optics & Photonics (AREA)
  • Liquid Crystal Display Device Control (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Liquid Crystal (AREA)

Abstract

(57)【要約】 【課題】 フレーム間でのオフセット電圧の相殺によ
り、人の目に表示むらとして識別されることはなく良質
な表示を行うことができる液晶表示装置の駆動装置及び
駆動方法を提供する。 【解決手段】 本発明の液晶表示装置の駆動装置は、第
1及び第2増幅回路によって画素に印加されるオフセッ
ト電圧が、オペアンプのスイッチ切替信号SWP及び交
流化スイッチ切替信号入力REVに基づいて、所定フレ
ーム数毎に極性が切り替えられると共に、上記所定フレ
ーム数の2倍のフレームでキャンセルされるように、第
1および第2増幅回路の入力および出力の各切替の制御
を行う切替制御回路4409を有している。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、回路規模を小さく
抑え、回路の消費電力を低減すると共に、製造上のバラ
ツキなどによる偶発的に発生したオフセット電圧の影響
を受けない差動増幅回路を備えた液晶表示装置の駆動装
置および駆動方法に関するものである。
【0002】
【従来の技術】図11に、アクティブマトリックス方式
の代表例であるTFTを用いた液晶表示装置のブロック
構成を示す。3801はTFT液晶パネルを示し、38
02は複数のソースドライバを備えたソースドライバI
Cを示し、3803は複数のゲートドライバを備えたゲ
ートドライバICを示し、3804はコントロール回路
を示し、3805は液晶駆動電源(電源回路)を示す。
【0003】上記コントロール回路3804は、ゲート
ドライバIC3803へ垂直同期信号を送ると共に、ソ
ースドライバIC3802及びゲートドライバIC38
03へ水平同期信号を送る。外部から入力された表示デ
ータ(ここでは、R、G、Bに分離された各表示デー
タ)は、コントロール回路3804を介してデジタル信
号でソースドライバIC3802へ入力される。ソース
ドライバIC3802は、入力された表示データを時分
割で内部にラッチし、その後、コントロール回路380
4からの水平同期信号に同期してデジタル/アナログ変
換を行い、液晶駆動出力端子から階調表示用のアナログ
電圧を出力するようになっている。
【0004】図12に、TFT液晶パネルの構成図を示
す。3901は画素電極を示し、3902は画素容量を
示し、3903はTFT(スイッチ素子)を示し、39
04はソース信号ラインを示し、3905はゲート信号
ラインを示し、3906は対向電極を示す。
【0005】上記ソース信号ライン3904には、上記
ソースドライバIC3802から、表示画素の明るさに
応じて変化する階調表示電圧が与えられる。上記ゲート
信号ライン3905には、上記ゲートドライバIC38
03から、縦方向に配設されたTFT3903が順次オ
ンするように走査信号が与えられる。オン状態のTFT
3903を介して該TFTのドレインに接続された画素
電極3901にソース信号ライン3904の電圧が印加
され、上記対向電極3906との間の画素容量3902
に蓄積され、これにより、液晶の光透過率が変化し、該
変化に応じた表示が行われる。
【0006】図13及び図14に液晶駆動波形の一例を
示す。4001及び4101はソースドライバから出力
される駆動波形を示し、4002及び4102はゲート
ドライバから出力される駆動波形を示し、4003及び
4103は対向電極の電位を示し、4004及び410
4は画素電極の電圧波形を示す。
【0007】液晶材料に印加される電圧は、画素電極3
901と対向電極3906の電位差であり、図中には斜
線で示している。液晶パネルは長期信頼性を確保するた
めに、交流で駆動する必要がある。図13は、上記ソー
スドライバの出力電圧が対向電極の電圧より高い時に上
記ゲートドライバの出力によりTFT3903がオン
し、画素電極3901へ対向電極3906に対して正極
性の電圧が印加され、その後、TFT3903がオフし
てその電位が維持される場合を示している。
【0008】一方、図14は、逆に、上記ソースドライ
バの出力電圧が対向電極3906の電圧より低い時に上
記ゲートドライバの出力によりTFT3903がオンし
て、画素電極3901へ対向電極3906に対して負極
性の電圧が印加され、その後、TFT3903がオフし
てその電位が維持される場合を示している。このよう
に、図13の波形電圧と図14の波形電圧とを交互に印
加することで、液晶材料に加わる電圧を交流化して駆動
することが可能となる。
【0009】図15に、駆動電圧を交流化する際の、液
晶パネル3801上の交流化の極性配列の一例を示す。
これは、ドット反転駆動と呼ばれる方式によるものであ
り、1つの表示画面(フレーム)内では正極性と負極性
とが上下左右とも交互に配列され、かつ、フレーム毎に
極性が反転される。この方法では、ソースドライバIC
3802においては、例えば奇数番目の出力端子が正極
性の電圧を出力している時、偶数番目の出力端子は負極
性の電圧を出力しており、逆に、奇数番目の出力端子が
負極性の電圧を出力している時、偶数番目の出力端子は
正極性の電圧を出力している。
【0010】図16に、ドット反転駆動におけるソース
ドライバの駆動波形例を示す。図16中、4301は奇
数番目の上記出力端子の出力電圧波形を示し、4302
は偶数番目の上記出力端子の出力電圧波形を示し、43
03は対向電極3906の電圧を示す。図16に示すよ
うに、奇数番目の出力端子と偶数番目の出力端子とにお
いては、常に対向電極3906に対して逆の極性の電圧
が出力される。
【0011】図17は、上記ソースドライバIC380
2の構成を示すブロック図の一例を示す。ここでは、関
連するソースドライバのみ説明する。ゲートドライバは
公知のものを使用するので、ここでは、説明を省略す
る。入力されたデジタル信号の表示データ(R、G、
B)は、シフトレジスタ4403の動作に基づいて時分
割でサンプリングメモリ4404に記憶され、その後、
水平同期信号でホールドメモリ4405に一括転送され
る。上記シフトレジスタ4403は、スタートパルス及
びクロック(CK)に基づいて動作するようになってい
る。上記ホールドメモリ4405のデータは、レベルシ
フタ回路4406を介してD/A変換回路4407でア
ナログ電圧に変換され、出力回路4408により、液晶
駆動出力端子を介して階調表示駆動電圧(液晶駆動電
圧)として出力される。なおホールドメモリ4405に
より1水平同期期間、表示データは、ラッチされ維持さ
れている。そして、次の水平同期新により新たな表示デ
ータが取り込まれ、ラッチされる。
【0012】図18(a)および図18(b)に、従来
の技術(第1従来技術)に係るドット反転駆動を行うソ
ースドライバICの出力回路のブロック構成図とその動
作の一例とを示す。図18(a)および図18(b)に
は、図17の内、4405、4407、4408で示さ
れる各ブロックのみを、2出力端子分の回路として示し
ている。
【0013】図18(a)および図18(b)におい
て、4501は奇数番目の出力端子を駆動する出力回路
でオペアンプを使用したボルテージフォロワを示し、4
502は偶数番目の出力端子を駆動する出力回路で45
01と同じオペアンプを使用したボルテージフォロワを
示し、4503、4504、4505、及び4506は
液晶駆動出力の出力電圧極性を切り替える出力交流化ス
イッチをそれぞれ示し、4507は正極性電圧のデジタ
ル/アナログ変換を行うD/A変換回路を示し、450
8は負極性電圧のデジタル/アナログ変換を行うD/A
変換回路を示し、4509及び4510は表示データを
保持するホールドメモリをそれぞれ示し、4511は奇
数番目の出力端子を示し、4512は偶数番目の出力端
子を示す。また、オペアンプ4501の内部の4513
及び4502内部の4514はNチャンネルMOS入力
のオペアンプを示し、オペアンプ4501の内部の45
15及び4502内部の4516はPチャンネルMOS
入力のオペアンプを示す。
【0014】上記構成を有する回路による液晶駆動波形
の交流化について説明すると、以下の通りである。
【0015】上記出力交流化スイッチ4503から45
06が図18(a)の状態にあるとき、上記ホールドメ
モリ4509に記憶されている奇数番目の出力端子45
11の表示データは、正極性のD/A変換回路4507
へ入力され、D/A変換後のアナログ電圧は、ボルテー
ジフォロワ4501を介して奇数番目の出力端子451
1から液晶パネル3801へ出力される。この時の出力
電圧は、正極性の液晶駆動電圧となる。
【0016】これに対して、出力交流化スイッチ450
3乃至4506が図18(b)の状態にあるとき、ホー
ルドメモリ4509に記憶されている奇数番目の出力端
子4511の表示データは、負極性のD/A変換回路4
508に入力され、D/A変換後のアナログ電圧は、ボ
ルテージフォロワ4501を介して奇数番目の出力端子
4511から液晶パネルへ出力される。この時の出力電
圧は、負極性の駆動電圧となる。
【0017】偶数番目の出力端子4512の駆動電圧の
極性は、奇数番目の出力端子4511と逆になる。すな
わち、出力交流化スイッチ4503から4506が図1
8(a)の状態にあるとき、ホールドメモリ4510に
記憶されている偶数番目の出力端子4512の表示デー
タは、負極性のD/A変換回路4508に入力され、D
/A変換後のアナログ電圧は、ボルテージフォロワ45
02を介して偶数番目の出力端子4512から液晶パネ
ルへ出力される。この時の出力電圧は、負極性の液晶駆
動電圧となる。
【0018】一方、出力交流化スイッチ4503から4
506が図18(b)の状態にあるとき、ホールドメモ
リ4510に記憶されている偶数番目の出力端子の表示
データは、正極性のD/A変換回路4507に入力さ
れ、D/A変換後のアナログ電圧は、ボルテージフォロ
ワ4502を介して偶数番目の出力端子4512より液
晶パネルに出力される。この時の出力電圧は、正極性の
液晶駆動電圧となる。図18(a)および図18(b)
には、以上の動作のうち、奇数番目の出力端子の信号の
流れのみを示す。このように、図18(a)の状態と、
図18(b)の状態とを出力交流化スイッチ4503か
ら4506を用いてフレーム反転で交互に切り替えるこ
とにより、液晶パネル3801を駆動するために必要な
駆動波形の交流化を行っている。
【0019】図18(a)および図18(b)の回路構
成において、1つの出力端子は、正極性電圧の出力の場
合も負極性電圧の出力の場合も、常に同じオペアンプ回
路で駆動される。一般に、液晶駆動回路の出力端子の重
要な機能として、動作電源電圧フルレンジの出力ダイナ
ミックレンジが要求される。通常のLSIで使用される
エンハンスメント型のMOSトランジスタを使用するこ
とを想定すると、その閾値電圧による動作不可領域をな
くすために、図18(a)および図18(b)に示すよ
うに、NチャンネルMOSトランジスタ入力のオペアン
プ4513とPチャンネルMOSトランジスタ入力のオ
ペアンプ4515の両方を1つの出力回路4501内に
持たなければならない。このため回路規模が大きくな
り、LSI化した場合のチップサイズの増大を招く。更
に、オペアンプが1出力当り2回路有るために、回路の
消費電力が大きくなる。
【0020】図19(a)および図19(b)に、他の
従来の技術(第2従来技術)に係るドット反転駆動を行
うソースドライバICの出力回路のブロック構成図とそ
の動作の例を示す。図19(a)および図19(b)に
は、図17の内、4405、4407、4408で示さ
れる各ブロックのみを、2出力端子分の回路として示し
ている。
【0021】図19(a)および図19(b)におい
て、4601はNチャンネルMOSトランジスタ入力の
オペアンプを使用したボルテージフォロワを示し、46
02はPチャンネルMOSトランジスタ入力のオペアン
プを使用したボルテージフオロワを示し、4603、4
604、4605、及び4606は液晶駆動出力の出力
電圧極性を切り替える出力交流化スイッチを示し、46
07は正極性のデジタル/アナログ変換を行うD/A変
換回路を示し、4608は負極性のデジタル/アナログ
変換を行うD/A変換回路を示し、4609及び461
0は表示データを保持するホールドメモリを示し、46
11は奇数番目の出力端子を示し、4612は偶数番目
の出力端子を示す。
【0022】図19(a)および図19(b)の出力電
圧の交流化は、図18(a)および図18(b)の場合
と同じく出力交流化スイッチ4603から4606によ
って行われる。図18(a)および図18(b)の場合
と異なるのは、正極性用のD/A変換回路4607の出
力は直接NチャンネルMOSトランジスタ入力のオペア
ンプ4601へ送られ、負極性用のD/A変換回路46
08の出力は直接PチャンネルMOSトランジスタ入力
のオペアンプ4602へ送られ、各々のオペアンプの出
力が、スイッチ4603及び4604を介して所望の出
力端子へ送られる点である。
【0023】ここでは、正極性用のD/A変換回路46
07は、動作電源電圧の約2分の1以上の電圧のみを出
力するため、オペアンプとしてNチャンネル入力の回路
のみで十分であり、同様に、負極性用のD/A変換回路
4608は、動作電源電圧の約2分の1以下の電圧のみ
を出力するため、オペアンプとしてPチャンネル入力の
回路のみで十分である。図19(a)および図19
(b)の構成では、図18(a)および図18(b)の
構成に対して、オペアンプ回路が出力端子当り半分です
むため、チップサイズの低減と低消費電力化が図れる。
【0024】しかしながら、図19(a)および図19
(b)の構成は、1つの出力を駆動するオペアンプ回路
が正極性の場合と負極性の場合とで異なっている。すな
わち、図19(a)および図19(b)の液晶駆動出力
端子は、正極性電圧を出力する時はオペアンプ4601
で駆動される(図19(a)参照)一方、負極性電圧を
出力する時はオペアンプ4602で駆動される(図19
(b)参照)。ここで、オペアンプ4601とオペアン
プ4602とが、製造上のバラツキなどによる偶発的に
発生するオフセット電圧を持っている場合を以下に説明
する。
【0025】オペアンプ4601が偶発的に発生するオ
フセット電圧Aを持ち、オペアンプ4602が偶発的に
発生するオフセット電圧Bを持つ場合の液晶駆動電圧波
形を図20に示す。図20において、正極性電圧を出力
する時と負極性電圧を出力する時とでは、期待値電圧か
らの偏差がそれぞれ異なる。したがって、液晶表示画素
に印加される駆動電圧の平均電圧には、2つの偏差の差
の成分(=(A−B)/2)が、誤差電圧として残留す
る。この誤差電圧は、駆動出力端子毎に偶発的に発生す
るものであるから、液晶表示装置の画素間での印加電圧
の差となり、結果として表示むらが発生することにな
る。
【0026】比較のために、図21に、図18(a)お
よび図18(b)の構成の場合の液晶駆動電圧波形を示
す。図18(a)および図18(b)の構成では、正極
性電圧、負極性電圧ともに1つの出力回路で駆動される
ため、いずれの場合も期待値電圧からの偏差は同じであ
る。この偏差は、画素に印加される電圧としては、正極
性の場合と負極性の場合で互いに打ち消し合う方向であ
る。したがって、図18(a)および図18(b)の構
成では、液晶駆動出力端子間の偏差のバラツキは、表示
画素で平均化されることになり、表示上の問題にはなら
ない。
【0027】上記第2従来技術(図19参照)の場合、
すなわち、正極性電圧と負極性電圧を別々のオペアンプ
回路から出力する場合に対して、更なる回路規模の削
減、及び消費電力の低減を実現した第3従来技術(例え
ば、特開平11−305735号公報を参照)が知られ
ている。この第3従来技術について、図22を参照しな
がら説明すると以下のとおりである。
【0028】図22に、上記第3従来技術に係る差動増
幅回路の構成例を示す。なお、図22は、Nチャンネル
MOSトランジスタを入力トランジスタとして使用した
場合を示すものである。
【0029】図22において、101及び102はNチ
ャンネルMOSによる入力トランジスタをそれぞれ示
し、103は上記差動増幅回路に動作電流を与える定電
流源を示し、104は上記入力トランジスタ101の負
荷抵抗(抵抗素子)を示し、105は上記入力トランジ
スタ102の負荷抵抗(抵抗素子)を示し、106及び
107は入力信号を切り替えるスイッチをそれぞれ示
し、108及び109は出力信号を切り替えるスイッチ
をそれぞれ示し、110は同相入力端子を示し、111
は逆相入力端子を示し、112は同相出力端子を示し、
113は逆相出力端子を示し、114は上記スイッチ1
06から109を同時に切り替える切替信号入力端子を
示す。
【0030】上記入力トランジスタ101及び上記負荷
抵抗104と、上記入力トランジスタ102及び上記負
荷抵抗105とは増幅回路を構成し、トランジスタ10
1と102は差動対を構成する。また、スイッチ106
から109は、切替信号114により連動して制御され
る。
【0031】図23は、図22の回路の1つの動作状態
を示す。図24は、図22の回路の他の動作状態を示
す。以下に、図23及び図24を参照しながら、上記差
動増幅回路の動作を説明する。
【0032】図23に示す状態では、同相入力端子11
0はスイッチ106を介して入力トランジスタ101の
ゲートに接続され、そのドレインに接続された負荷抵抗
104の働きで、スイッチ109を介して逆相出力信号
として逆相出力端子113から出力される。一方、逆相
入力端子111はスイッチ107を介して入力トランジ
スタ102のゲートに接続され、そのドレインに接続さ
れた負荷抵抗105の働きで、スイッチ108を介して
同相出力信号として同相出力端子112から出力され
る。つまり、同相入力信号は、入力トランジスタ101
及び負荷抵抗104で増幅される一方、逆相入力信号
は、入力トランジスタ102及び負荷抵抗105で増幅
される。
【0033】一方、図24に示す状態では、同相入力端
子110はスイッチ107を介して入力トランジスタ1
02のゲートに接続され、そのドレインに接続された負
荷抵抗105の働きで、スイッチ109を介して逆相出
力信号として逆相出力端子113より出力される。ま
た、逆相入力端子111はスイッチ106を介して入力
トランジスタ101のゲートに接続され、そのドレイン
に接続された負荷抵抗104の働きで、スイッチ108
を介して同相出力信号として同相出力端子112より出
力される。つまり、同相入力信号は、入力トランジスタ
102及び負荷抵抗105で増幅される一方、逆相入力
信号は、入力トランジスタ101及び負荷抵抗104で
増幅される。
【0034】以上のように、図23に示す状態と図24
に示す状態とでは、同相入力信号の増幅回路と逆相入力
信号の増幅回路とを、完全に入れ替えて使用している。
【0035】ここで、差動増幅回路を構成する入力トラ
ンジスタ101と102の間において、及び/又は負荷
抵抗104と105の間において、製造上の理由などに
より偶発的に発生する特性の不一致が存在する場合につ
いて、図25及び図26を参照しながら、以下に説明す
る。
【0036】本来同じ特性を持つべき差動増幅回路の2
つの素子において差が生じた場合、出力電圧が理想的な
状態からずれてしまい、オフセットを持つ。このずれ
は、入力端子の一方に定電圧源を接続したものとしてモ
デル化できる。この様子を図25、及び図26に示す。
図25及び図26に示す115は、上記差動増幅回路の
オフセットを1つの定電圧源でモデル化したものであ
る。なお、図25に示すスイッチ素子は図23に示す状
態と同一であり、図26に示すスイッチ素子は図24に
示す状態と同一である。
【0037】図25においては、定電圧源115は、ス
イッチ107を介して逆相入力端子111と接続されて
いる。一方、図26においては、定電圧源115は、ス
イッチ107を介して同相入力端子110と接続されて
いる。このように、本差動増幅回路は、スイッチ106
から109を使用しているので、差動増幅回路の偶発的
に発生するバラツキによるオフセットを、逆相入力端子
111側に入れた状態と、同相入力端子110側に入れ
た状態とで切り替えることができる。これら2つの状態
では、同相出力端子110及び逆相出力端子111に現
れるオフセットは、符号が逆で絶対値が等しい状態とな
る。
【0038】以上より、オペアンプが製造上のバラツキ
などによる偶発的に発生するオフセット電圧を持ってい
る場合、正極性のオフセット電圧を出力する場合と負極
性のオフセット電圧を出力する場合とでは、期待値電圧
からの偏差が等しくなるので、液晶表示画素に印加され
る駆動電圧の平均電圧には、2つの偏差の差の成分が誤
差電圧として残留することがなくなり、したがって、上
記オペアンプを液晶駆動回路に使用した場合、液晶表示
装置の画素間での印加電圧に差となって生じず、表示む
らを確実に回避できる。
【0039】図27に、差動増幅回路のPチャンネルM
OSトランジスタを入力トランジスタに使用した場合を
示すものである。
【0040】図27において、601及び602はPチ
ャンネルMOSによる入力トランジスタをそれぞれ示
し、603は本差動増幅回路に動作電流を与える定電流
源を示し、604は入力トランジスタ601の負荷抵抗
(抵抗素子)を示し、605は入力トランジスタ602
の負荷抵抗(抵抗素子)を示し、606及び607は入
力信号を切り替えるスイッチをそれぞれ示し、608及
び609は出力信号を切り替えるスイッチをそれぞれ示
し、610は同相入力端子を示し、611は逆相入力端
子を示し、612は同相出力端子を示し、613は逆相
出力端子を示し、614はスイッチ606乃至609を
同時に切り替える信号を入力するための切替信号入力端
子を示す。
【0041】図27の動作を図28及び図29を用いて
説明すると以下のとおりである。
【0042】図28に示す状態では、同相入力端子61
0はスイッチ606を介して入力トランジスタ601の
ゲートに接続され、そのドレインに接続された負荷抵抗
604の働きで、スイッチ609を介して逆相出力信号
として逆相出力端子613から出力される。一方、逆相
入力端子611はスイッチ607を介して入力トランジ
スタ602のゲートに接続され、そのドレインに接続さ
れた負荷抵抗605の働きで、スイッチ608を介して
同相出力信号として同相出力端子612から出力され
る。つまり、同相入力信号は、入力トランジスタ601
及び負荷抵抗604で増幅される一方、逆相入力信号
は、入力トランジスタ602及び負荷抵抗605で増幅
される。
【0043】一方、図29に示す状態では、同相入力端
子610はスイッチ607を介して入力トランジスタ6
02のゲートに接続され、そのドレインに接続された負
荷抵抗605の働きで、スイッチ609を介して逆相出
力信号として逆相出力端子613より出力される。ま
た、逆相入力端子611はスイッチ606を介して入力
トランジスタ601のゲートに接続され、そのドレイン
に接続された負荷抵抗604の働きで、スイッチ608
を介して同相出力信号として同相出力端子612より出
力される。つまり、同相入力信号は、入力トランジスタ
602及び負荷抵抗605で増幅される一方、逆相入力
信号は、入力トランジスタ601及び負荷抵抗604で
増幅される。
【0044】以上の様に、図28に示す状態と図29に
示す状態とでは、同相入力信号の増幅回路と逆相入力信
号の増幅回路とを、完全に入れ替えて使用している。
【0045】ここで、差動増幅回路を構成する入力トラ
ンジスタ601と602の間において、及び/又は負荷
抵抗604と605の間において、及び/又は負荷抵抗
604と605の間において、製造上の理由などにより
偶発的に発生する特性の不一致が存在する場合につい
て、図30及び図31を参照しながら、以下に説明す
る。
【0046】本来同じ特性を持つべき差動増幅回路の2
つの素子において差が生じた場合、出力電圧が理想的な
状態からずれてしまい、オフセットを持つ。このずれ
は、入力端子の一方に定電圧源を接続したものとしてモ
デル化できる。この様子を図30、及び図31に示す。
図30、及び図31に示す615は、上記差動増幅回路
のオフセットを1つの定電圧源でモデル化したものであ
る。なお、図30に示すスイッチ素子は図28に示す状
態と同一であり、図31に示すスイッチ素子は図29に
示す状態と同一である。
【0047】図30においては、定電圧源615は、ス
イッチ607を介して逆相入力端子611と接続されて
いる。一方、図31においては、定電圧源615は、ス
イッチ607を介して同相入力端子610と接続されて
いる。このように、本差動増幅回路は、スイッチ606
から609を使用しているので、差動増幅回路の偶発的
に発生するバラツキによるオフセットを、逆相入力端子
611側に入れた状態と、同相入力端子610側に入れ
た状態とで切り替えることができる。これら2つの状態
では、同相出力端子610及び逆相出力端子611に現
れるオフセットは、符号が逆で絶対値が等しい状態とな
る。
【0048】以上より、オペアンプが製造上のバラツキ
などにより偶発的に発生するオフセット電圧を持ってい
る場合でも、正極性のオフセット電圧を出力する場合と
負極性のオフセット電圧を出力する場合とでは、期待値
電圧からの偏差が等しくなるので、液晶表示画素に印加
される駆動電圧の平均電圧には、2つの偏差の差の成分
が誤差電圧として残留することがなくなり、したがっ
て、上記オペアンプを液晶駆動回路に使用した場合、液
晶表示装置の画素間での印加電圧に差となって生じず、
表示むらを確実に回避できる。
【0049】図32に、図22の差動増幅回路の負荷素
子をカレントミラー構成の能動負荷に変えた回路構成を
示す。図32は、NチャンネルMOSトランジスタを入
力トランジスタとして使用した場合を示すものである。
【0050】図32において、1101及び1102は
NチャンネルMOSによる入力トランジスタをそれぞれ
示し、1103は本回路に動作電流を与える定電流源を
示し、1104は入力トランジスタ1101の負荷とな
るPチャンネルMOSによる負荷トランジスタを示し、
1105は入力トランジスタ1102の負荷となるPチ
ャンネルMOSによる負荷トランジスタを示し、110
6及び1107は入力信号を切り替えるスイッチをそれ
ぞれ示し、1108及び1109は出力信号を切り替え
るスイッチをそれぞれ示し、1110は同相入力端子を
示し、1111は逆相入力端子を示し、1112は同相
出力端子を示し、1113は逆相出力端子を示し、11
14はスイッチ1106〜1109を同時に切り替える
信号を入力するための切替信号入力端子を示す。
【0051】上記差動増幅回路は、負荷素子がトランジ
スタによるカレントミラー構成の能動負荷である点にお
いて、図22の構成例(受動負荷)と異なっている。図
23に対応する状態においては、同相入力信号は、入力
トランジスタ1101及び負荷トランジスタ1104で
増幅される一方、逆相入力信号は、入力トランジスタ1
102及び負荷トランジスタ1105で増幅される。こ
れに対して、図24に対応する状態においては、同相入
力信号は、入力トランジスタ1102及び負荷トランジ
スタ1105で増幅される一方、逆相入力信号は、入力
トランジスタ1101及び負荷トランジスタ1104で
増幅される。
【0052】以上、何れの場合でも、上記負荷トランジ
スタ1104及び1105は、互いに、カレントミラー
構成となっているので、たとえ両負荷トランジスタに特
性のバラツキがあっても、負荷トランジスタ1104及
び1105に流れる電流は常に等しくなり、この結果、
同相入力信号及び逆相入力信号は同じ増幅度で増幅され
ることになり、左右対称な出力波形が得られることにな
る。
【0053】以上のように、図32に示す構成を有する
差動増幅回路でも、同相入力信号の増幅回路と逆相入力
信号の増幅回路とを、完全に入れ替えて使用することが
できる。
【0054】また、上記差動増幅回路を構成する入力ト
ランジスタ1101と1102の間において、製造上の
理由などにより偶発的に発生する特性の不一致が存在す
る場合でも、詳細には説明しないが、図22と同様の構
成を有している。したがって、本差動増幅回路において
は、スイッチ1106乃至1109を使用しているの
で、差動増幅回路の偶発的に発生するバラツキによるオ
フセットを、逆相入力端子1111側に入れた状態と、
同相入力端子1110側に入れた状態とで切り替えるこ
とができる。これら2つの状態では、同相出力端子11
10及び逆相出力端子1111に現れるオフセットは、
符号が互いに逆で絶対値が等しい状態となる。
【0055】以上より、オペアンプが製造上のバラツキ
などにより偶発的に発生するオフセット電圧を持ってい
る場合、正極性のオフセット電圧を出力する場合と負極
性のオフセット電圧を出力する場合とでは、期待値電圧
からの偏差が等しくなるので、液晶表示画素に印加され
る駆動電圧の平均電圧には、2つの偏差の差の成分が誤
差電圧として残留することがなくなり、したがって、上
記オペアンプを液晶駆動回路に使用した場合、液晶表示
装置の画素間での印加電圧に差となって生じず、表示む
らを確実に回避できる。
【0056】図33に、図27の差動増幅回路の負荷素
子をカレントミラー構成の能動負荷に変えた回路構成を
示す。図33は、PチャンネルMOSトランジスタを入
力トランジスタとして使用した場合を示すものである。
【0057】図33において、1201及び1202は
PチャンネルMOSによる入力トランジスタをそれぞれ
示し、1203は本回路に動作電流を与える定電流源を
示し、1204は入力トランジスタ1201の負荷とな
るNチャンネルMOSによる負荷トランジスタを示し、
1205は入力トランジスタ1202の負荷となるNチ
ャンネルMOSによる負荷トランジスタを示し、120
6及び1207は入力信号を切り替えるスイッチをそれ
ぞれ示し、1208及び1209は出力信号を切り替え
るスイッチをそれぞれ示し、1210は同相入力端子を
示し、1211は逆相入力端子を示し、1212は同相
出力端子を示し、1213は逆相出力端子を示し、12
14はスイッチ1206〜1209を同時に切り替える
信号を入力するための切替信号入力端子を示す。
【0058】図33の構成は、負荷素子がトランジスタ
によるカレントミラー構成の能動負荷である点におい
て、図27の構成(受動負荷)と異なっている。図28
に対応する状態においては、同相入力信号は、入力トラ
ンジスタ1201及び負荷トランジスタ1204で増幅
される一方、逆相入力信号は、入力トランジスタ120
2及び負荷抵抗1205で増幅される。これに対して、
図29に対応する状態においては、同相入力信号は、入
力トランジスタ1202及び負荷トランジスタ1205
で増幅される一方、逆相入力信号は、入力トランジスタ
1201及び負荷トランジスタ1204で増幅される。
【0059】以上、何れの場合でも、上記負荷トランジ
スタ1204及び1205は、互いに、カレントミラー
構成となっているので、両負荷トランジスタに特性のバ
ラツキがあっても、負荷トランジスタ1204及び12
05に流れる電流は常に等しくなり、この結果、同相入
力信号及び逆相入力信号は同じ増幅度で増幅されること
になり、左右対称な出力波形が得られることになる。
【0060】以上の様に、図33に示す構成を有する差
動増幅回路でも、同相入力信号の増幅回路と逆相入力信
号の増幅回路とを、完全に入れ替えて使用している。
【0061】また、上記差動増幅回路を構成する入力ト
ランジスタ1201と1202の間において、製造上の
理由などにより偶発的に発生する特性の不一致が存在す
る場合でも、詳細には説明しないが、図27と同様の構
成を有している。したがって、上記差動増幅回路におい
ては、スイッチ1206〜1209を使用しているの
で、差動増幅回路の偶発的なバラツキによるオフセット
を、逆相入力端子1211側に入れた状態と、同相入力
端子1210側に入れた状態とで切り替えることができ
る。これら2つの状態では、同相出力端子1210及び
逆相出力端子1211に現れるオフセットは、符号が互
いに逆で絶対値が等しい状態となる。
【0062】これにより、オペアンプが製造上のバラツ
キなどにより偶発的に生じるオフセット電圧を持ってい
る場合でも、正極性のオフセット電圧を出力する場合と
負極性のオフセット電圧を出力する場合とでは、期待値
電圧からの偏差が等しくなるので、液晶表示画素に印加
される駆動電圧の平均電圧には、2つの偏差の差の成分
が誤差電圧として残留することがなくなり、したがっ
て、液晶表示装置の画素間での印加電圧に差となって生
じず、表示むらを確実に回避できる。
【0063】次に、図34を示す。これは、図32に示
す差動増幅回路と等価な差動増幅回路1301と、スイ
ッチ及び出力部を具体化した例について説明する。な
お、図34は、NチャンネルMOS入力のオペアンプで
ある。
【0064】図34において、1301は図32で示す
差動増幅回路を示し、1302は同相入力端子を示し、
1303は逆相入力端子を示し、1304及び1305
はスイッチ切替信号入力端子をそれぞれ示し、1306
から1309はスイッチをそれぞれ示し、1310から
1313はスイッチをそれぞれ示し、1314及び13
15はNチャンネルMOSの入力トランジスタをそれぞ
れ示し、1316および1317は入力トランジスタの
能動負荷となるPチャンネルMOSの負荷トランジスタ
をそれぞれ示し、1318はPチャンネルMOSの出力
トランジスタを示し、1319はNチャンネルMOSの
出力トランジスタを示し、1320は出力端子を示し、
1321はオペアンプに動作点を与えるためのバイアス
電圧入力端子を示す。ここで、差動増幅回路1301を
図22の抵抗負荷の差動増幅回路に置き換えた回路も、
以下の説明と全く同一の動作をするため、ここでは詳細
な説明を省略する。
【0065】図34において、1314及び1315
が、図32で示したスイッチ切替信号入力端子1114
に相当し、1304と1305とは互いに逆相の信号を
入力する。スイッチ切替信号入力に応じた回路の動作を
図35及び図36を参照しながら、以下に説明する。
【0066】図34において、入力トランジスタ131
4及び1315が、図32で示した入力トランジスタ1
101及び1102に相当し、負荷トランジスタ131
6及び1317が図32で示した負荷トランジスタ11
04及び1105に相当する。
【0067】また、図34において、1307及び13
09が、図32で示したスイッチ1106に相当し、1
306及び1308が、図32で示したスイッチ110
7に相当し、1310及び1313が、図32で示した
スイッチ1108に相当し、1311及び1312が、
図32で示したスイッチ1109に相当し、トランジス
タ1322が、図32で示した定電流源1103に相当
する。
【0068】切替入力信号1304に“L”レベル(ロ
ーレベル)が入力されると、スイッチはPチャンネルM
OSトランジスタであるので、図35に示すように、ス
イッチ1306、1307、1310、及び1311が
オン状態になる。この時、スイッチ切替信号入力端子1
305には“H”レベル(ハイレベル)が入力されてい
るため、スイッチ1308、1309、1312、及び
1313はオフする。同相入力信号1302は、スイッ
チ1306を介して入力トランジスタ1315へ供給さ
れる。逆相入力信号1303は、スイッチ1307を介
して入力トランジスタ1314へ供給される。また、ス
イッチ1310を介して負荷トランジスタ1316及び
1317にゲート信号が供給され、スイッチ1311を
介して出力トランジスタ1318へゲート信号が与えら
れる。図35の場合、同相入力信号を増幅する回路は、
トランジスタ1315及び負荷トランジスタ1317で
あり、逆相入力信号を増幅する回路は、トランジスタ1
314及び負荷トランジスタ1316である。
【0069】スイッチ切替信号入力端子1305に
“L”レベルが入力されると、図36において、スイッ
チ1308、1309、1312、及び1313がオン
状態になる。この時、スイッチ切替信号入力端子130
4には“H”レベルが入力されているため、スイッチ1
306、1307、1310、及び1311はオフす
る。この時、同相入力信号1302は、スイッチ130
8を介して入力トランジスタ1314へ供給される。逆
相入力信号1303は、スイッチ1309を介して入力
トランジスタ1315へ供給される。また、スイッチ1
313を介して負荷トランジスタ1316及び1317
にゲート信号が与えられ、スイッチ1312を介して出
力トランジスタ1318へゲート信号が与えられる。図
36の場合、同相入力信号を増幅する回路は、入力トラ
ンジスタ1314及び負荷トランジスタ1316であ
り、逆相入力信号を増幅する回路は、入力トランジスタ
1315及び負荷トランジスタ1317である。
【0070】図35及び図36に示したように、本差動
増幅回路は、スイッチ1306から1313を切り替え
ることによって、同相入力信号の増幅回路と逆相入力信
号の増幅回路とを入れ替えることができる。これによ
り、前述したように、差動増幅回路に製造上の特性バラ
ツキ等による偶発的なオフセットが発生した場合でも、
このオフセットは、この2つの状態で符号が互いに逆で
絶対値が等しくなる。したがって、オペアンプに生じる
オフセットのバラツキも、スイッチ1306から131
3を切り替えることによって、オフセットの符号が互い
に逆で絶対値が等しい状態を実現することができ、上記
オフセットを相殺できる。
【0071】次に、図37を参照しながら、図33に示
す差動増幅回路と等価な差動増幅回路1601と、スイ
ッチ及び出力部を具体化した例を説明する。なお、図3
7は、PチャンネルMOS入力のオペアンプである。
【0072】図37において、1602は同相入力端子
を示し、1603は逆相入力端子を示し、1604及び
1605はスイッチ切替信号入力端子をそれぞれ示し、
1606〜1609はスイッチをそれぞれ示し、161
0〜1613はスイッチをそれぞれ示し、1614及び
1615はPチャンネルMOSの入力トランジスタをそ
れぞれ示し、1616および1617は入力トランジス
タの能動負荷となるNチャンネルMOSの負荷トランジ
スタをそれぞれ示し、1618はNチャンネルMOSの
出力トランジスタを示し、1619はPチャンネルMO
Sの出力トランジスタを示し、1620は出力端子を示
し、1621はオペアンプに動作点を与えるためのバイ
アス電圧入力端子を示す。ここで、差動増幅回路160
1を図27で述べた抵抗負荷の差動増幅回路に置き換え
た回路も、以下の説明と全く同一の動作をするため、こ
こでは詳細な説明を省略する。
【0073】図37において、入力トランジスタ161
4及び1615が、図33で示した入力トランジスタ1
201及び1202に相当し、負荷トランジスタ161
6及び1617が、図33で示した負荷トランジスタ1
204及び1205に相当する。また、図37におい
て、1607及び1609が、図33で示したスイッチ
1206に相当し、1606及び1608が、図33で
示したスイッチ1207に相当し、1610及び161
3が、図33で示したスイッチ1208に相当し、16
11及び1612が、図33で示したスイッチ1209
に相当し、トランジスタ1622が、図33で示した定
電流源1203に相当する。
【0074】スイッチ切替信号入力端子1604に
“H”レベル(ハイレベル)が入力されると、スイッチ
はNチャンネルMOSトランジスタであるので、図38
に示すように、スイッチ1606、1607、161
0、及び1611がオン状態になる。この時、スイッチ
切替信号入力端子1605には“L”レベル(ローレベ
ル)が入力されているため、スイッチ1608、160
9、1612、及び1613はオフする。同相入力信号
1602は、スイッチ1606を介して入力トランジス
タ1615へ供給される。逆相入力信号1603は、ス
イッチ1607を介して入力トランジスタ1614へ供
給される。また、スイッチ1610を介して負荷トラン
ジスタ1616及び1617にゲート信号が供給され、
スイッチ1611を介して出力トランジスタ1618へ
ゲート信号が与えられる。図38の場合、同相入力信号
を増幅する回路は、入力トランジスタ1615及び負荷
トランジスタ1617であり、逆相入力信号を増幅する
回路は、入力トランジスタ1614及び負荷トランジス
タ1616である。
【0075】スイッチ切替信号入力端子1605に
“H”レベルが入力されると、図39において、スイッ
チ1608、1609、1612、及び1613がオン
状態になる。この時、スイッチ切替信号入力端子160
4には“L”レベルが入力されているため、スイッチ1
606、1607、1610、及び1611はオフす
る。この時、同相入力信号1602は、スイッチ160
8を介して入力トランジスタ1614へ供給される。逆
相入力信号1603は、スイッチ1609を介して入力
トランジスタ1615へ供給される。また、スイッチ1
613を介して負荷トランジスタ1616及び1617
にゲート信号が与えられ、スイッチ1612を介して出
力トランジスタ1618へゲート信号が与えられる。図
39の場合、同相入力信号を増幅する回路は、入力トラ
ンジスタ1614及び負荷トランジスタ1616であ
り、逆相入力信号を増幅する回路は、入力トランジスタ
1615及び負荷トランジスタ1617である。
【0076】図38及び図39に示したように、上記差
動増幅回路は、スイッチ1606〜1613を切り替え
ることによって、同相入力信号の増幅回路と逆相入力信
号の増幅回路とを入れ替えることができる。これによ
り、前述したように、差動増幅回路に製造上のバラツキ
等により偶発的に発生するオフセットが発生した場合で
も、このオフセットは、この2つの状態で符号が互いに
逆で絶対値が等しくなる。したがって、オペアンプに生
じるオフセットのバラツキも、スイッチ1606〜16
13を切り替えることによって、オフセットの符号が逆
で絶対値が等しい状態を実現することができる。なお、
図38及び図39において、点線は、信号の流れを示す
ものである。
【0077】図40及び図41は、前述の差動増幅回路
を使用したドット反転駆動を行う液晶駆動回路の出力ブ
ロック図であり、隣り合う2つの出力回路部分のみを示
す。図40及び図41は、液晶駆動電圧の極性を切り替
えた場合の動作をそれぞれ示している。
【0078】図40及び図41において、2101は図
34で示したNチャンネルMOSトランジスタ入力のオ
ペアンプを示し、2102は図37で示したPチャンネ
ルMOSトランジスタ入力のオペアンプを示し、210
3は正極性の液晶駆動電圧を発生するD/A変換回路を
示し、2104は負極性の液晶駆動電圧を発生するD/
A変換回路を示し、2105〜2108は液晶駆動電圧
を交流化するためのスイッチを示し、2109は奇数番
目の出力端子の表示データを記憶するラッチ回路を示
し、2110は偶数番目の出力端子の表示データを記憶
するラッチ回路を示し、2111は奇数番目の出力端子
を示し、2112は偶数番目の出力端子を示し、211
3は交流化スイッチ切替信号入力を示し、2114は図
34や図37で示したオペアンプのスイッチ切替信号を
示す。なお、ここでのラッチ回路2109や2110
は、図17のホールドメモリ4405を示し、レベルシ
フタ回路は省略された形で説明している。
【0079】以下、これらの図を使用して奇数番目の出
力端子の動作について説明する。偶数番目の出力端子に
ついては、その駆動電圧極性が逆になるだけで同一の動
作をするため、詳細な説明を省略する。
【0080】図40は、奇数番目の出力端子2111が
正極性駆動電圧を出力し、偶数番目の出力端子2112
が負極性駆動電圧を出力する場合を示す。この場合、奇
数番目の出力端子の表示データは、ラッチ回路2109
からスイッチ2105を介して正極性用D/A変換回路
2103へ送られ、その出力がオペアンプ2101に与
えられた後、スイッチ2107を介して奇数番目の出力
端子2111から出力される(図40中の太線で示す矢
印を参照)。
【0081】図41は、奇数番目の出力端子2111が
負極性駆動電圧を出力し、偶数番目の出力端子2112
が正極性駆動電圧を出力する場合を示す。この場合、奇
数番目の出力端子の表示データは、ラッチ回路2109
からスイッチ2106を介して負極性用D/A変換回路
2104へ送られ、その出力がオペアンプ2102に与
えられた後、スイッチ2107を介して奇数番目の出力
端子2111から出力される(図41中の太線で示す矢
印を参照)。
【0082】ここで、オペアンプが製造上の理由等で特
性が異なり、偶発的に発生するオフセット電圧を持つ場
合について説明する。前述したように、ここで示すオペ
アンプはスイッチ切替信号により、そのオフセットの符
号を反転させることができ、このときのオフセット電圧
の絶対値は同じであることから、オペアンプ2101が
オフセット電圧A又は−Aに切り替えることができ、オ
ペアンプ2102がオフセット電圧B又は−Bに切り替
えることができるものとする。この場合、奇数番目の出
力端子の出力電圧は、正極性出力時はA又は−Aのオフ
セットを持ち、負極性出力時はB又は−Bのオフセット
を持つことになる。オフセットの符号の選択は、前述の
オペアンプのスイッチ切替信号で行われる。
【0083】次に、図3は、図40及び図41における
差動増幅回路2115の具体的構成例を示すものであ
り、図3において、2301は図34で示したNチャン
ネルMOSトランジスタ入力のオペアンプに対応し、2
302は図37で示したPチャンネルMOSトランジス
タ入力のオペアンプに対応している。また、図3におい
て、2307及び2308は、図40及び図41におけ
るスイッチ2107及び2108にそれぞれ対応してい
る。更に、図3において、出力端子2311及び231
2は、図40及び図41における出力端子2111及び
2112にそれぞれ対応している。図3中、VBNおよ
びVBPは、オペアンプに動作点を与えるためのバイア
ス電圧入力端子をそれぞれ示す。更に、図3中の231
3は、図40および図41中の2113(交流化スイッ
チ切替信号入力REV)に対応し、図3中の2314は
図40及び図41中の2114(図34及び図37で示
したオペアンプのスイッチ切替信号SWP)に対応す
る。
【0084】そして、交流化スイッチ切替信号REV、
及びオペアンプのスイッチ切替信号SWPと出力の関係
を示したものが、図42と表1である。
【0085】図42において、2501は奇数番目の出
力端子からの出力電圧により駆動される画素電圧の理想
値を示し、2502はオフセット電圧が加味された実際
の電圧を示す。交流化スイッチ切替信号REVは、1フ
レーム毎に反転しており、オペアンプのスイッチ切替信
号SWPは2フレーム毎に反転している。この結果、画
素電圧の理想値と実際の電圧値との差は、1フレーム毎
に順次、A、B、−A、−Bと変化し、4フレームで最
初の状態に戻る。
【0086】ここで、第1フレームと第3フレームの偏
差、及び第2フレームと第4フレームの偏差は互いに逆
符号で等しくなる。フレームの周期が液晶材料の反応時
間に対して十分短ければ、第1フレームと第3フレーム
とで偏差は打ち消され、また、第2フレームと第4フレ
ームとで偏差が打ち消される。偶数番目の出力端子でも
同様に4フレーム毎に偏差は打ち消される。これらをま
とめると表1のようになる。
【0087】
【表1】
【0088】以上より、液晶駆動出力端子毎の偏差のバ
ラツキは、各々の表示画素での打ち消し動作により、人
の目に表示むらとして識別されることはなく、良質な表
示を行うことが可能となる。
【0089】
【発明が解決しようとする課題】しかしながら、上記従
来の技術によれば、ソースドライバの出力回路部(図1
7参照)を構成する差動増幅器(オペアンプ回路)の構
造上の条件のバラツキ等により偶発的に発生するオフセ
ット電圧(このオフセット電圧は、主として、差動増幅
器の入力段を構成する差動部で発生する。)が液晶表示
素子への理想の駆動電圧からの誤差を生み、これにより
表示画像が適切に表示されず、いわゆる表示むらが発生
し、表示品位を低下させる要因となっていた。
【0090】上記第1従来技術では、一つの出力端子に
正極性電圧および負極性電圧の双方を出力(フルレン
ジ)できるようにNチャンネルMOSトランジスタを入
力段にもつオペアンプとPチャンネルMOSトランジス
タを入力段にもつオペアンプ2個を有する構成を示し
た。これにより、図21に示すようにオフセット電圧に
起因する偏差A、−Aを2フレームで打ち消していた。
【0091】しかしながら、この回路構成は、1出力端
子毎にオペアンプ2個を有するので、回路規模が大きく
チップサイズの増大を招来するという不具合があった。
しかも、比較的消費電力が大きいオペアンプ回路が多く
なるので、低消費電力化のネックにもなっていた。
【0092】一方、上記第2従来技術では、正極性電圧
は入力段にNチャンネルMOSトランジスタを使用した
オペアンプから出力すると共に、負極性電圧は入力段に
PチャンネルMOSトランジスタを使用したオペアンプ
から出力し、正極性/負極性電圧を切替スイッチで切り
替えてフルレンジ出力にしていた。これによれば、オペ
アンプ回路の数が半減するので、回路規模の縮小および
低消費電力化が実現できる。
【0093】しかしながら、上記第2従来技術では、N
チャンネルMOSトランジスタを使用したオペアンプ回
路で発生するオフセット電圧による偏差Aと、Pチャン
ネルMOSトランジスタを使用したオペアンプ回路で発
生するオフセット電圧による偏差Bを打ち消すことがで
きず(図20参照)、液晶表示素子への理想の駆動電圧
からの誤差が解消できず、これにより、表示画像が適切
に表示されず、いわゆる表示むらが発生し、表示品位を
低下させる要因となっていた。
【0094】また、上記第3従来技術では、前述の正極
性電圧は入力段にNチャンネルMOSトランジスタを使
用したオペアンプから出力すると共に、負極性電圧は入
力段にPチャンネルMOSトランジスタを使用したオペ
アンプ回路から出力し、正極性電圧/負極性電圧を切替
スイッチで切り替えてフルレンジ出力にするのに加え
て、更にオペアンプ入力端子(同相入力端子および逆相
入力端子)への入力信号として、同相入力信号もしくは
逆相入力信号を切り替えて入力することで、前述の正極
性電圧/負極性電圧に加えて、入力信号切り替えによっ
て新たに正極性電圧/負極性電圧(前述の正極性電圧/
負極性電圧を反転したもの)を作りだすことによって、
NチャンネルMOSトランジスタを使用したオペアンプ
回路で発生するオフセット電圧による偏差A、−A、P
チャンネルMOSトランジスタを使用したオペアンプで
発生するオフセット電圧による偏差Bと−Bをフレーム
間で切り替えることで4フレーム間で上記偏差を打ち消
し(図42および表1を参照)、いわゆる表示むらの発
生をなくしていた。
【0095】本発明は上記問題点に鑑みなされたもので
あり、その目的は、正極性電圧出力用オペアンプと負極
性電圧出力用オペアンプとを別々に設け、同相入力信号
と逆相入力信号を切り替えて出力する液晶表示装置の駆
動装置および駆動方法において、簡単な回路の追加のみ
で上記ソースドライバを構成することができるもので、
ソースドライバの小型化や低消費電力化に影響を及ぼす
ことなく、液晶駆動出力端子毎の偏差のバラツキが、各
々の表示画素でのフレーム間での打ち消し動作によっ
て、人の目に表示むらとして識別されることはなく良質
な表示を行うことができるものを提供することにある。
【0096】
【課題を解決するための手段】本発明に係る液晶表示装
置の駆動装置は、上記の課題を解決するために、同相ま
たは逆相の入力信号を増幅する第1及び第2増幅回路
と、これら2つの入力信号を選択的に切り替えて上記の
第1及び第2増幅回路へ入力する第1切替回路と、交流
化信号に基づいて上記第1及び第2増幅回路の出力信号
を選択的に切り替えてマトリックス状に配された画素に
出力する第2切替回路と、上記画素に印加されるオフセ
ット電圧が、所定フレーム数毎に極性が切り替えられる
と共に、上記所定フレーム数の2倍のフレームでキャン
セルされるように、上記第1及び第2切替回路をそれぞ
れ切り替える切替制御回路とを備えていることを特徴と
している。
【0097】上記の発明によれば、同相入力信号と逆相
入力信号が第1切替回路によって切り替えられると共
に、第1及び第2増幅回路の出力がそれぞれ第2切替回
路によって切り替えられてマトリックス状に配された画
素に出力され、これにより液晶表示装置が駆動される。
【0098】本来、同じ回路特性を有すべき第1及び第
2増幅回路に、製造上のバラツキ等に起因して、回路特
性において差が生じた場合、出力信号にオフセット電圧
が生じてしまう。
【0099】そこで、上記発明においては、画素に印加
されるオフセット電圧の極性が、切替制御回路によっ
て、所定フレーム数毎に切り替えられると共に、上記オ
フセット電圧が、切替制御回路によって、上記所定フレ
ーム数の2倍の数のフレームでキャンセルされるように
第1及び第2切替回路はそれぞれ切り替えられる。
【0100】このように、液晶駆動出力端子ごとのオフ
セット電圧のバラツキは、各々の画素での上記所定数の
フレーム間でキャンセルされるので、人の目に表示むら
として識別されることはなく、良質な表示が行える。こ
れにより、非常に信頼性の高い液晶表示装置の駆動装置
を提供することができる。
【0101】上記切替制御回路は、水平同期信号または
1水平同期期間毎に出力される信号をカウントし、この
カウント値の整数倍が水平ライン数に等しくならないよ
うに分周した第1切替信号に基づいて上記第1切替回路
の切り替えを制御すると共に、上記水平ライン数が偶数
か奇数かを識別し、この識別結果と垂直同期信号とに基
づいて、上記水平同期信号または1水平同期期間毎に出
力される信号に同期して変化する第2切替信号を生成
し、この第2切替信号に基づいて上記第2切替回路の切
り替えを制御することが好ましい。
【0102】上記切替制御回路は、上記第1切替信号を
出力する第1分周回路と、上記の水平同期信号または1
水平同期期間毎に出力される信号に同期して変化する信
号を出力する第2分周回路と、垂直同期信号に同期して
変化する信号を出力する第3分周回路と、上記水平ライ
ン数が偶数か奇数かの上記識別結果と、上記第3分周回
路の出力信号とに対して論理積演算を行う論理積回路
と、上記論理積回路の出力信号と、上記第2分周回路の
出力信号とに対して排他的論理和演算を行う排他的論理
和回路とを備え、該排他的論理和回路から上記第2切替
信号が生成されることが好ましい。
【0103】この場合、論理積回路の出力信号の変化に
応じて、水平同期信号または1水平同期期間毎に出力さ
れる信号に同期して変化する信号(第2分周回路の出力
信号)がそのまま、又は反転されたものが第2切替信号
として出力される。つまり、第2切替信号は、水平同期
信号に同期して変化し、水平ライン数が偶数か奇数かの
識別結果と、フレームに関する情報を担う垂直同期信号
との双方が反映されたものとなる。これら第1及び第2
切替信号に基づいて、第1及び第2増幅回路の入力及び
出力の切替制御を行うことによって、画素に印加される
オフセット電圧は、所定フレーム数毎に極性が切り替え
られると共に、上記所定フレーム数の2倍のフレームで
キャンセルされる。
【0104】本発明に係る他の液晶表示装置の駆動装置
は、上記の課題を解決するために、同相または逆相の入
力信号を増幅する第1及び第2増幅回路と、上記2つの
入力信号を選択的に切り替えて上記の第1及び第2増幅
回路へ入力する第1切替回路と、流化信号に基づいて上
記第1及び第2増幅回路の出力信号を選択的に切り替え
てマトリックス状に配された画素に出力する第2切替回
路と、上記画素に印加されるオフセット電圧が、mを自
然数とすると、2m個のフレーム毎に極性が切り替えら
れると共に、4m個のフレームでキャンセルされるよう
に、上記第1及び第2切替回路をそれぞれ切り替える切
替制御回路とを備えていることを特徴としている。
【0105】上記の発明によれば、同相入力信号と逆相
入力信号が第1切替回路によって切り替えられると共
に、第1及び第2増幅回路の出力がそれぞれ第2切替回
路によって切り替えられてマトリックス状に配された画
素に出力され、これにより液晶表示装置が駆動される。
【0106】本来、同じ回路特性を有すべき第1及び第
2増幅回路に、製造上のバラツキ等に起因して、回路特
性において差が生じた場合、出力信号にオフセット電圧
が生じてしまう。
【0107】そこで、上記発明においては、画素に印加
されるオフセット電圧の極性が、切替制御回路によっ
て、2m個(mは自然数)のフレーム毎に極性が切り替
えられると共に、上記オフセット電圧が、切替制御回路
によって、4m個のフレームでキャンセルされるように
第1及び第2切替回路はそれぞれ切り替えられる。
【0108】このように、液晶駆動出力端子ごとのオフ
セット電圧のバラツキは、各々の画素での上記所定数の
フレーム間でキャンセルされるので、人の目に表示むら
として識別されることはなく、良質な表示が行える。こ
れにより、非常に信頼性の高い液晶表示装置の駆動装置
を提供することができる。
【0109】上記切替制御回路は、垂直同期信号を2m
分周した第3切替信号に基づいて上記第1切替回路の切
り替えを制御すると共に、上記水平ライン数が偶数か奇
数かを識別し、この識別結果と垂直同期信号とに基づい
て、上記水平同期信号または1水平同期期間毎に出力さ
れる信号に同期して変化する第2切替信号を生成し、こ
の第2切替信号に基づいて上記第2切替回路の切り替え
を制御することが好ましい。この場合、たとえ水平ライ
ン数が変更されても、水平同期信号の分周について検討
する必要がなく、非常に汎用性の高いソースドライバを
実現できる。
【0110】本発明に係る液晶表示装置の駆動方法は、
上記の課題を解決するために、第1及び第2増幅回路を
有し、切替信号に基づいて同相入力信号と逆相入力信号
を切り替えると共に、交流化信号に基づいて上記増幅回
路の出力をそれぞれ切り替えてマトリックス状に配され
た画素に出力する液晶表示装置の駆動方法において、上
記画素に印加されるオフセット電圧が、所定フレーム数
毎に極性が切り替えられると共に、上記所定フレーム数
の2倍のフレームでキャンセルされるように、上記切替
信号および上記交流化信号を制御することを特徴として
いる。
【0111】上記の液晶表示装置の駆動方法によれば、
同相入力信号と逆相入力信号が第1切替回路によって切
り替えられると共に、第1及び第2増幅回路の出力がそ
れぞれ第2切替回路によって切り替えられてマトリック
ス状に配された画素に出力され、これにより液晶表示装
置が駆動される。
【0112】本来、同じ回路特性を有すべき第1及び第
2増幅回路に、製造上のバラツキ等に起因して、回路特
性において差が生じた場合、出力信号にオフセット電圧
が生じてしまう。
【0113】そこで、上記発明においては、画素に印加
されるオフセット電圧の極性が、切替制御回路によっ
て、所定フレーム数毎に切り替えられると共に、上記オ
フセット電圧が、切替制御回路によって、上記所定フレ
ーム数の2倍の数のフレームでキャンセルされるように
第1及び第2切替回路はそれぞれ切り替えられる。
【0114】このように、液晶駆動出力端子ごとのオフ
セット電圧のバラツキは、各々の画素での上記所定数の
フレーム間でキャンセルされるので、人の目に表示むら
として識別されることはなく、良質な表示が行える。こ
れにより、非常に信頼性の高い液晶表示装置の駆動方法
を提供することができる。
【0115】上記切替信号および上記交流化信号の制御
は、水平同期信号または1水平同期期間毎に出力される
信号をカウントし、このカウント値の整数倍が水平ライ
ン数に等しくならないように分周した第1切替信号に基
づいて上記第1切替回路の切り替えを制御すると共に、
上記水平ライン数が偶数か奇数かを識別し、この識別結
果と垂直同期信号とに基づいて、上記水平同期信号また
は1水平同期期間毎に出力される信号に同期して変化す
る第2切替信号を生成し、この第2切替信号に基づいて
上記第2切替回路の切り替えを制御することが好まし
い。
【0116】本発明に係る他の液晶表示装置の駆動方法
は、上記の課題を解決するために、第1及び第2増幅回
路を有し、切替信号に基づいて同相入力信号と逆相入力
信号を切り替えると共に、交流化信号に基づいて上記増
幅回路の出力をそれぞれ切り替えてマトリックス状に配
された画素に出力する液晶表示装置の駆動方法におい
て、上記画素に印加されるオフセット電圧が、mを自然
数とすると、2m個のフレーム毎に極性が切り替えられ
ると共に、4m個のフレームでキャンセルされるよう
に、上記切替信号および上記交流化信号を制御すること
を特徴としている。
【0117】上記の発明によれば、同相入力信号と逆相
入力信号が第1切替回路によって切り替えられると共
に、第1及び第2増幅回路の出力がそれぞれ第2切替回
路によって切り替えられてマトリックス状に配された画
素に出力され、これにより液晶表示装置が駆動される。
【0118】本来、同じ回路特性を有すべき第1及び第
2増幅回路に、製造上のバラツキ等に起因して、回路特
性において差が生じた場合、出力信号にオフセット電圧
が生じてしまう。
【0119】そこで、上記発明においては、画素に印加
されるオフセット電圧の極性が、切替制御回路によっ
て、2m個(mは自然数)のフレーム毎に極性が切り替
えられると共に、上記オフセット電圧が、切替制御回路
によって、4m個のフレームでキャンセルされるように
第1及び第2切替回路はそれぞれ切り替えられる。
【0120】このように、液晶駆動出力端子ごとのオフ
セット電圧のバラツキは、各々の画素での上記所定数の
フレーム間でキャンセルされるので、人の目に表示むら
として識別されることはなく、良質な表示が行える。こ
れにより、非常に信頼性の高い液晶表示装置の駆動方法
を提供することができる。
【0121】
【発明の実施の形態】本発明の実施の一形態について図
1乃至図10に基づいて説明すれば、以下のとおりであ
る。
【0122】本実施の形態に係るTFTを用いた液晶表
示装置は基本的には先に示した図11の構成を有してお
り、従来との差異は、ソースドライバへの制御信号とし
て、更に、垂直同期信号と、偶数/奇数ライン識別信号
とが加わったことである。
【0123】なお、後述するが、この垂直同期信号と偶
数/奇数ライン識別信号の処理回路はコントローラに内
蔵し、例えば、図1のノードAの線を信号線とすれば、
従来技術と比較して制御信号を1本増加するだけでよ
い。
【0124】図11のソースドライバ3802のブロッ
ク図を図2に示す。
【0125】図2中のシフトレジスタ回路4403、サ
ンプリングメモリ回路4404、ホールドメモリ回路4
405、レベルシフタ回路4406、D/A変換回路4
407、基準電圧発生回路4402、入力ラッチ回路4
401は、図17の対応する回路とそれぞれ同じである
ので、説明を省略する。出力回路4408は、正極性電
圧出力用オペアンプと負極性電圧出力用オペアンプとを
別々に設けた回路構成のものである。上記出力回路44
08の詳細な回路構成を図3に示す。
【0126】図2のカウンタ回路で構成される切替制御
回路4409の回路構成例を図1に示す。この切替制御
回路4409には、後述のSWP(上記2つのオペアン
プのスイッチ切替信号)/REV(交流化スイッチ切替
信号)切替スイッチ回路も含まれている。
【0127】また、切替制御回路4409の入力信号波
形および出力信号波形を図4に示す。更に、液晶表示パ
ネル上の画素での、上記出力回路4408からのオフセ
ット電圧出力分布を図5および図6に示す。なお、図5
は、水平ライン数(図12でのゲート信号ライン390
5に相当する行数)が偶数の場合(偶数ラインパネル)
を示している。
【0128】図5では行数が8ラインとして表示し、列
数が8ラインの液晶パネルとして表示しているが、これ
は説明の便宜上のものであり、本発明はこれに限定され
るものではない。
【0129】なお、水平ライン数が奇数の場合の考え方
は、例えば、図5のラインの下にラインを設けるだ
けであり、画面上部のライン〜ラインの偏差の配置
は同じであるので、図面を用いての説明は省略してい
る。
【0130】本実施の形態では、水平同期信号をカウン
ト(分周)することによってフレーム間でのオフセット
の偏差をキャンセルするものである。図1では、例え
ば、水平ライン7本毎に、オペアンプのスイッチ切替信
号SWPを切り替えた例を示している。
【0131】上記切替制御回路4409のうち、Dフリ
ップフロップで構成されたDF/F1〜4は水平同期信
号を周波数が1/14になるように分周する回路(14
分周回路)である。上記DF/F1〜4の各入力端子D
と出力端子/Qを接続し、DF/F1のクロック入力端
子CKに水平同期信号を入力し、上記DF/F1の出力
端子Qの出力を次段DF/F2の反転クロック入力端子
/CKに入力し、次いで上記DF/F2の出力端子Qを
次段DF/F3の反転クロック入力端子/CKに接続す
る。上記DF/F1〜3の各出力端子Qは、3入力NA
NDゲートの入力端子にそれぞれ接続されている。
【0132】上記3入力NANDゲート5001の出力
端子は、上記DF/F1〜3の各リセット入力端子Rに
接続され、周波数が1/2になるように分周する分周回
路(2分周回路)を構成しているDF/F4のクロック
入力端子CKに入力することで、周波数を1/14にす
る上記分周回路を簡単な回路構成で実現できる。上記D
F/F4の出力端子/Q及び出力端子Qからの出力信号
は、インバータ5005及び5006を介して、オペア
ンプのスイッチ切替信号SWP及び/SWPとしてそれ
ぞれ出力される。これにより、水平同期信号の立ち上が
りに同期して、反転するオペアンプのスイッチ切替信号
SWPを生成する。なお、図中、/SWPはオペアンプ
のスイッチ切替信号SWPの反転信号である。
【0133】垂直同期信号は、DF/F6のクロック入
力端子CKに印加され、このDF/F6の出力端子Q
は、ANDゲート5002(論理積回路)の一方の入力
端子に接続されている。このANDゲート5002の他
方の入力端子には、偶数/奇数ライン識別信号(水平ラ
イン数が偶数の場合にハイレベルになり、奇数の場合に
ローレベルなる信号)が入力される。上記DF/F6の
入力端子Dは、出力端子/Qに接続されている。
【0134】上記ANDゲート5002の出力端子はE
X−ORゲート5003及び5004の入力端子の一方
にそれぞれ接続されている。上記EX−ORゲート50
03の他方の入力端子は、DF/F5の出力端子Qに接
続されている。上記EX−ORゲート5004の他方の
入力端子は、上記DF/F5の出力端子/Qに接続され
ている。上記EX−ORゲート5003及び5004の
出力信号は、インバータ5007及び5008を介して
それぞれ反転された後、交流化スイッチ切替信号REV
及び/REVとして出力される。
【0135】また、上記の交流化スイッチ切替信号RE
Vも、1水平同期信号の立ち上がり時に同期して反転す
る信号である。/REVは、交流化スイッチ切替信号R
EVの反転信号である。
【0136】上記交流化スイッチ切替信号REVの生成
は、液晶表示パネルが偶数ラインパネル(水平ライン数
が偶数)か奇数ラインパネル(水平ライン数が奇数)か
で、次にように異なる。
【0137】偶数ラインパネルの場合(図5に相当)
は、偶数/奇数ライン識別信号はハイレベルになる。こ
れにより、ノードAには、垂直同期信号の周波数が1/
2になるように分周した信号が(ANDゲート5002
の出力に対応する。)出力される。つまり、1番目の垂
直同期信号を受けると、DF/F6の出力端子Qからは
ハイレベルの信号がANDゲート5002に送られる。
2番目の垂直同期信号を受けると、DF/F6の出力端
子Qからはローレベルの信号がANDゲート5002に
送られる。
【0138】ANDゲート5002の出力がハイレベル
の場合(1番目の垂直同期信号を受けた場合)、DF/
F5の出力端子Qからの信号が、EX−ORゲート50
03及びインバータ5007を介して、交流化スイッチ
切替信号REVとして出力される。これに対して、AN
Dゲート5002の出力がローレベルの場合(2番目の
垂直同期信号を受けた場合)、DF/F5の出力端子Q
からの信号を反転したものが、EX−ORゲート500
3及びインバータ5007を介して、交流化スイッチ切
替信号REVとして出力される(図4参照)。以降、3
番目、4番目、…の垂直同期信号に対して同様の動作が
行われる。なお、交流化スイッチ切替信号/REVは、
基本的に交流化スイッチ切替信号REVと同じであるの
で、動作説明については、省略する。
【0139】偶数ラインパネルにおいては、以上のよう
に、交流化スイッチ切替信号REVは、DF/F6の出
力信号に応じてフレーム毎に反転し、結果的に、REV
→/REV→REV→/REVと切り替わって出力され
ることになる。
【0140】これに対して、奇数ラインパネルの場合、
偶数/奇数ライン識別信号はローレベルとなるので、D
F/F6の出力端子Qからの信号に無関係に、ANDゲ
ート5002の出力が常にローレベルになる。したがっ
て、DF/F5の出力端子Qからの信号を反転したもの
が、EX−ORゲート5003及びインバータ5007
を介して、交流化スイッチ切替信号REVとして出力さ
れる(図4参照)。そのため、交流化スイッチ切替信号
REVは、フレーム毎に変化しない。
【0141】図1では、DF/F4〜6のリセット入力
端子Rへの配線は省略しているが、複数個のソースドラ
イバで構成されている場合、各ソースドライバ内の上記
各スイッチ切替信号SWP及びREVの位相を合わせる
ため、電源投入時にリセット信号を印加することが好ま
しい。
【0142】なお、図3中のVBN及びVBPはオペア
ンプの動作点を与えるためのバイアス電圧入力端子であ
り、オペアンプが歪みの無い増幅が行えるように適切な
バイアス電圧が印加されているものとする。
【0143】また、図3での「"H" 側DACより」は、
図40での2103からの入力信号である一方、「"L"
側DACより」は、図40での2104からの入力信号
である。図3のオペアンプのスイッチ切替信号SWP及
び/SWPと、交流化スイッチ切替信号REV及び/R
EVとを入力すると、これらの信号により出力端子に出
力される出力信号のオフセット電圧は前述の表1に表さ
れる。
【0144】ここで、上記切替信号を使用した場合にオ
フセット電圧がフレーム間でキャンセルされることにつ
いて、図5を参照しながら、詳細に説明する。
【0145】図5(偶数ラインパネル)のフレームで
のラインは、交流化スイッチ切替信号REVが、ま
ず、ローレベル(L)である一方、オペアンプのスイッ
チ切替信号SWPが、まず、ローレベル(L)とすれ
ば、奇数番目の画素には+Aのオフセット電圧が含まれ
た信号が出力される一方、偶数番目の画素には+Bのオ
フセット電圧が含まれた信号が出力されることになる。
【0146】そして、次のラインでは、交流化スイッ
チ切替信号REVが反転してハイレベル(H)となる一
方、オペアンプのスイッチ切替信号SWPは7ラインが
ローレベル(L)のままであるので、奇数番目の画素に
は+Bのオフセット電圧が含まれた信号が出力される一
方、偶数番目の画素には+Aのオフセット電圧が含まれ
た信号が出力される。
【0147】以下、図5に示すように、上記と同様の動
作が繰り返された後、ラインでオペアンプのスイッチ
切替信号SWPがハイレベル(H)に変化する。そし
て、次のフレームをまたいで7ラインはハイレベルを
維持する。以降、同様に変化する。
【0148】一方、交流化スイッチ切替信号REVは、
水平ライン毎(つまり、1水平同期信号毎)にローレベ
ルからハイレベルへと切り替わり、更にフレームが変わ
る毎に反転(REV→/REV)することになる。以
降、同様である。
【0149】そして、図5の例では、フレームでPチ
ャンネルMOSトランジスタが入力段のオペアンプとN
チャンネルMOSトランジスタが入力段のオペアンプの
各々のオフセット電圧A、Bの極性(+、−)が切り替
わる。これにより、画素に印加される電圧に含まれるオ
フセット電圧をフレーム間で示したものが図6である。
【0150】図6は、1行目1列目の画素(絵素)−
にに含まれるオフセット電圧を14フレームにわたっ
て表したものであり、この図から7フレームで極性が切
り替わって14フレームで極性の偏差がキャンセルされ
ていることがわかる。これにより、画素−に含まれ
るオフセット電圧はキャンセルされることになる。これ
は、奇数パネルラインでもオペアンプのスイッチ切替信
号SWP及び交流化スイッチ切替信号REVの信号状態
による偏差出力関係は偶数のパネルラインと同じである
ので、説明は省略する。
【0151】以上の説明においては、7水平ライン毎に
オペアンプのスイッチ切替信号SWPを切り替え、ま
た、1フレームが8水平ラインの例を挙げて説明してい
るため、7フレーム毎に極性が切り替えられ14フレー
ムで極性がキャンセルされることになるが、画面の水平
ライン数に対して、水平同期信号のカウント数を上記の
考えに基づき選択することにより、nフレーム毎にオフ
セットの極性を切り替えることが可能となる。水平同期
信号のカウント数の変更は、図1からも明らかなよう
に、容易に行える。
【0152】ただし、画面の水平ライン数が水平同期信
号のカウント数の整数倍である場合は、画素には同じ極
性のオフセット電圧が含まれるだけで、極性の反転は起
こらない。したがって、画面の水平ライン数が水平同期
信号のカウント数の整数倍にならないように設定する必
要がある。
【0153】次に、本発明の他の実施の形態について、
図3、図7、図8、図9、及び図10を参照しながら、
以下に説明する。前述の実施の形態と比較して、さらに
簡単な回路によって実現している。
【0154】図7に示すように、カウンタ回路で構成さ
れた切替制御回路4410の構成が異なっている。この
切替制御回路4410は、図8の構成を有している。図
8の構成によれば、例えば、水平同期信号を基に、2フ
レーム毎に、オペアンプのスイッチ切替信号SWPが切
り替えられる。
【0155】切替制御回路4410のうち、Dフリップ
フロップで構成されたDF/F11及びDF/F12
は、垂直同期信号の周波数を1/4に分周する回路(4
分周回路)であり、DF/F11及びDF/F12の各
入力端子Dと出力端子/Qを接続し、DF/F11のク
ロック入力端子CKに垂直同期信号を入力し、DF/F
11の出力端子Qの出力を次段のDF/F12のクロッ
ク入力端子CKに入力しており、上記DF/F12の出
力端子Q及び/Qからの信号はインバータ3105及び
3106を介してオペアンプのスイッチ切替信号/SW
P及びSWPとしてそれぞれ出力される。これにより、
垂直同期信号の立ち上がりに同期して、2フレーム毎に
反転するオペアンプのスイッチ切替信号SWPが生成さ
れる(図10参照)。
【0156】一方、DF/F11の出力端子Qは、AN
Dゲート3102(論理積回路)の一方の入力端子に接
続されている。このANDゲート3102の他方の入力
端子には、偶数/奇数ライン識別信号(水平ライン数が
偶数の場合にハイレベルになり、奇数の場合にローレベ
ルなる信号)が入力される。
【0157】上記ANDゲート3102の出力端子はE
X−ORゲート3103及び3104の入力端子の一方
にそれぞれ接続されている。出力端子はEX−ORゲー
ト3103の他方の入力端子は、DF/F13の出力端
子Qに接続されている。上記EX−ORゲート3104
の他方の入力端子は、上記DF/F13の出力端子/Q
に接続されている。上記EX−ORゲート3103及び
3104の出力信号は、インバータ3107及び310
8を介してそれぞれ反転された後、交流化スイッチ切替
信号REV及び/REVとして出力される。
【0158】上記交流化スイッチ切替信号REVの生成
は、液晶表示パネルが偶数ラインパネル(水平ライン数
が偶数)か奇数ラインパネル(水平ライン数が奇数)か
で、次にように異なる。
【0159】偶数ラインパネルの場合(図9に相当)
は、偶数/奇数ライン識別信号をハイレベルになる。こ
れにより、ANDゲート3102の出力は、上記DF/
F11の出力端子Qからの信号に応じて変化する。つま
り、1番目の垂直同期信号を受けると、DF/F11の
出力端子Qからはハイレベルの信号がANDゲート31
02に送られる。2番目の垂直同期信号を受けると、D
F/F11の出力端子Qからはローレベルの信号がAN
Dゲート3102に送られる。
【0160】ANDゲート3102の出力がハイレベル
の場合(1番目の垂直同期信号を受けた場合)、DF/
F13の出力端子Qからの信号が、EX−ORゲート3
103及びインバータ3107を介して、交流化スイッ
チ切替信号REVとして出力される(水平同期信号を2
分周した信号が交流化スイッチ切替信号REVとして出
力される。)。これに対して、ANDゲート3102の
出力がローレベルの場合(2番目の垂直同期信号を受け
た場合)、DF/F13の出力端子Qからの信号を反転
したものが、EX−ORゲート3103及びインバータ
3107を介して、交流化スイッチ切替信号REVとし
て出力される。以降、3番目、4番目、…の垂直同期信
号に対して同様の動作が行われる。なお、交流化スイッ
チ切替信号/REVは、基本的に交流化スイッチ切替信
号REVと同じであるので、動作説明については、省略
する。
【0161】偶数ラインパネルにおいては、以上のよう
に、交流化スイッチ切替信号REVは、DF/F11の
出力信号に応じてフレーム毎に反転し、結果的に、RE
V→/REV→REV→/REVと切り替わって出力さ
れることになる。
【0162】これに対して、奇数ラインパネルの場合、
偶数/奇数ライン識別信号はローレベルとなるので、D
F/F11の出力端子Qからの信号に無関係に、AND
ゲート3102の出力が常にローレベルになる。したが
って、DF/F13の出力端子Qからの信号を反転した
ものが、EX−ORゲート3103及びインバータ31
07を介して、交流化スイッチ切替信号REVとして出
力される。このため、交流化スイッチ切替信号REV
は、フレーム毎に変化しない。
【0163】以上のように、図8の交流化スイッチ切替
信号REVも、1水平同期信号の立ち上がり時に同期し
て反転する信号である。なお、図10は、切替制御回路
4410の主要波形を示しているが、交流化スイッチ切
替信号REVは、図4と同じであるので、示していな
い。
【0164】ここで、液晶表示パネル上の画素での、上
記出力回路からのオフセット電圧出力分布を図9に示
す。図9は、水平ライン数(図12でのゲート信号ライ
ン3905に相当する行数)が偶数の場合を示す。オペ
アンプのスイッチ切替信号SWPと交流化スイッチ切替
信号REVの状態による画素へのオフセット電圧の含ま
れ方は、前述の図4と同じである。
【0165】図9では、一つの画素に印加される信号に
含まれるオフセット電圧の極性が2フレーム毎に反転し
ており、4フレームで該オフセット電圧がキャンセルさ
れている。
【0166】ここで示す実施の形態では、先の実施の形
態の場合とは異なり、液晶パネルの水平ライン数が変更
されても、水平同期信号のカウント数を検討し直す必要
はなく、それゆえに汎用性の高いソースドライバを実現
できる。
【0167】ここでは、オペアンプのスイッチ切替信号
SWPを2フレーム毎に反転させる例を挙げて説明した
が、オペアンプのスイッチ切替信号SWPは、偶数フレ
ーム2mフレーム毎に反転することでフレーム間にまた
がってのオフセット電圧(A,B)のキャンセルが適切
に行われるものであり、奇数フレーム(2m−1)毎の
反転では極性の出現に偏りが生じてしまう。
【0168】したがって、オペアンプのスイッチ切替信
号SWPは、2m(mは自然数)個のフレーム毎に反転
するように設定する必要がある。
【0169】以上、説明した液晶表示パネルの駆動方法
(フレーム間で正負逆のオフセット電圧を含ませる駆動
方法)の具体的実現方法は、一例であり、特にこれに限
定されるものではない。本主旨を逸脱しない範囲で様々
な変更が可能であることは言うまでもない。
【0170】例えば、図1での切替回路において、水平
同期信号(ラッチ信号ともいう。)を用いているが、水
平同期信号とほぼ同じタイミングで出力されるスタート
パルス信号(この場合は、ソースドライバ内のシフトレ
ジスタ回路4403を転送されていない、つまり、コン
トローラ3804から出力された直後の信号)を使用し
ても同じような回路構成にて実現できる。
【0171】また、図1での切替制御信号は、ソースド
ライバ内に設置された例で説明しているが、切替制御回
路4409を図11のコントローラ3804に設置し、
オペアンプのスイッチ切替信号SWPや交流化スイッチ
切替信号REVをソースドライバへ出力する構成でもよ
いし、水平同期信号の分周回路部若しくは垂直同期信号
の2分周回路部(周波数を1/2に分周する回路部)や
これに付随する切替部を、ソースドライバやコントロー
ラの回路規模や回路間の配線を考慮して、上記回路部を
コントローラかソースドライバに分離して設置してもよ
い。図8の切替制御回路4410の場合も同様である。
【0172】本発明に係る液晶表示装置の駆動装置は、
以上のように、ドット反転方式により液晶表示装置を駆
動する液晶駆動装置の出力段が、同相の表示入力信号と
逆相の表示入力信号を第1の切替手段で切り替えて増幅
し、さらに第2の切替手段で切り替えて出力する第1の
差動増幅部と第2の差動増幅部で構成されているもので
あって、前記液晶表示装置を走査する水平同期信号ある
いは1水平同期期間毎に出力される信号をカウントし、
別途設定する前記液晶表示装置の水平走査線数kとはk
≠c×n(c及びnは共に自然数)の関係を満たすn値
をカウントするカウント手段と、前記カウント手段の結
果を基に、前記第1の切替手段を切り替える制御手段
と、前記第2の切替手段を、前記液晶表示装置を走査す
る水平同期信号あるいは1水平同期期間毎に出力される
信号に同期を取り、1水平同期期間毎に切り替える制御
手段とを有することを特徴としている。
【0173】本発明に係る他の液晶表示装置の駆動装置
は、以上のように、ドット反転方式により液晶表示装置
を駆動する液晶駆動装置の出力段が、同相の表示入力信
号と逆相の表示入力信号を第1の切替手段で切り替えて
増幅し、さらに第2の切替手段で切り替えて出力する第
1の差動増幅部と第2の差動増幅部で構成されているも
のであって、フレームの先頭を表す垂直同期信号をカウ
ントし、f=2×m(mは自然数であり、垂直同期信号
数号を表す)の関係を満たすf値をカウントするカウン
ト手段と、前記カウント手段の結果を基に、前記第1の
切替手段を切り替える制御手段と、前記第2の切替手段
を、前記液晶表示装置を走査する水平同期信号あるいは
1水平同期期間毎に出力される信号に同期を取り、1水
平同期期間毎に切り替える制御手段とを有することを特
徴としている。
【0174】上記制御手段には、前記液晶表示装置が偶
数行パネルか奇数行パネルかを識別し、この識別結果に
より、前記垂直同期信号の入力毎に前記第2の切替手段
からの信号を同相か、もしくは前記フレーム毎による同
相/逆相に切り替える切替手段をさらに有することが好
ましい。
【0175】本発明に係る液晶表示装置の駆動方法は、
以上のように、ドット反転方式により液晶表示装置を駆
動する液晶駆動装置の出力段が、同相の表示入力信号と
逆相の表示入力信号を第1の切替手段で切り替えて増幅
し、さらに第2の切替手段で切り替えて出力する第1の
差動増幅部と第2の差動増幅部で構成されているもので
あって、前記第1の差動増幅部と第2の差動増幅部の出
力に含まれる各々の偏差が前記液晶表示装置の画素への
信号電圧に加味されて印加される際、前記液晶表示装置
の水平走査線数kとはk≠c×n(c及びnは共に自然
数)の関係で、フレーム内あるいは次のフレームにまた
がって連続して順次走査されるn水平ライン毎に前記画
素には前記偏差とは絶対値が同じで極性が異なる偏差が
印加されるように駆動することを特徴としている。
【0176】本発明に係る他の液晶表示装置の駆動方法
は、以上のように、ドット反転方式により液晶表示装置
を駆動する液晶駆動装置の出力段が、同相の表示入力信
号と逆相の表示入力信号を第1の切替手段で切り替えて
増幅し、さらに第2の切替手段で切り替えて出力する第
1の差動増幅部と第2の差動増幅部で構成されているも
のであって、前記第1の差動増幅部と第2の差動増幅部
の出力に含まれる各々の偏差が前記液晶表示装置の画素
への信号電圧に加味されて印加される際、前記液晶表示
装置の2×m(mは自然数)フレーム毎に、前記画素に
は前記偏差とは絶対値が同じで極性が異なる偏差が印加
されるように駆動することを特徴としている。
【0177】前記液晶表示装置が偶数行パネルか奇数行
パネルかを識別し、この識別結果により、前記出力部で
の出力信号の切替を切替信号を同相か、もしくは前記フ
レーム毎による同相/逆相に切り替えて駆動することが
好ましい。
【0178】上記の発明によれば、簡単な回路の付加
や、コントローラ−ソースドライバ間や、各ソースドラ
イバ間の配線の増加も極力防ぐことができ、したがっ
て、液晶表示モジュールの小型化および低消費電力化に
は全く問題にはならない。
【0179】また、先述したように、消費電力の大きい
オペアンプを削減したタイプに適用することによる低消
費電力のメリットはそのまま維持されている。
【0180】このように、本発明は、表示むらを防止し
高表示品位を実現すると共に、液晶表示装置の特性を生
かした携帯用機器への展開を容易にするものである。
【0181】
【発明の効果】本発明に係る液晶表示装置の駆動装置
は、以上のように、同相または逆相の入力信号を増幅す
る第1及び第2増幅回路と、これら2つの入力信号を選
択的に切り替えて上記の第1及び第2増幅回路へ入力す
る第1切替回路と、交流化信号に基づいて上記第1及び
第2増幅回路の出力信号を選択的に切り替えてマトリッ
クス状に配された画素に出力する第2切替回路と、上記
画素に印加されるオフセット電圧が、所定フレーム数毎
に極性が切り替えられると共に、上記所定フレーム数の
2倍のフレームでキャンセルされるように、上記第1及
び第2切替回路をそれぞれ切り替える切替制御回路とを
備えていることを特徴としている。
【0182】上記の発明によれば、画素に印加されるオ
フセット電圧の極性が、切替制御回路によって、所定フ
レーム数毎に切り替えられると共に、上記オフセット電
圧が、切替制御回路によって、上記所定フレーム数の2
倍の数のフレームでキャンセルされるように第1及び第
2切替回路はそれぞれ切り替えられる。
【0183】このように、液晶駆動出力端子ごとのオフ
セット電圧のバラツキは、各々の画素での上記所定数の
フレーム間でキャンセルされるので、人の目に表示むら
として識別されることはなく、良質な表示が行える。こ
れにより、非常に信頼性の高い液晶表示装置の駆動装置
を提供することができるという効果を奏する。
【0184】上記切替制御回路は、水平同期信号または
1水平同期期間毎に出力される信号をカウントし、この
カウント値の整数倍が水平ライン数に等しくならないよ
うに分周した第1切替信号に基づいて上記第1切替回路
の切り替えを制御すると共に、上記水平ライン数が偶数
か奇数かを識別し、この識別結果と垂直同期信号とに基
づいて、上記水平同期信号または1水平同期期間毎に出
力される信号に同期して変化する第2切替信号を生成
し、この第2切替信号に基づいて上記第2切替回路の切
り替えを制御することが好ましい。
【0185】上記切替制御回路は、上記第1切替信号を
出力する第1分周回路と、上記の水平同期信号または1
水平同期期間毎に出力される信号に同期して変化する信
号を出力する第2分周回路と、垂直同期信号に同期して
変化する信号を出力する第3分周回路と、上記水平ライ
ン数が偶数か奇数かの上記識別結果と、上記第3分周回
路の出力信号とに対して論理積演算を行う論理積回路
と、上記論理積回路の出力信号と、上記第2分周回路の
出力信号とに対して排他的論理和演算を行う排他的論理
和回路とを備え、該排他的論理和回路から上記第2切替
信号が生成されることが好ましい。
【0186】この場合、論理積回路の出力信号の変化に
応じて、水平同期信号または1水平同期期間毎に出力さ
れる信号に同期して変化する信号(第2分周回路の出力
信号)がそのまま、又は反転されたものが第2切替信号
として出力される。つまり、第2切替信号は、水平同期
信号に同期して変化し、水平ライン数が偶数か奇数かの
識別結果と、フレームに関する情報を担う垂直同期信号
との双方が反映されたものとなる。これら第1及び第2
切替信号に基づいて、第1及び第2増幅回路の入力及び
出力の切替制御を行うことによって、画素に印加される
オフセット電圧は、所定フレーム数毎に極性が切り替え
られると共に、上記所定フレーム数の2倍のフレームで
キャンセルをすることができるので、人の目に表示むら
として識別されることはなく、良質な表示が行える。こ
れにより、非常に信頼性の高い液晶表示装置の駆動装置
を提供することができるという効果を奏する。
【0187】本発明に係る他の液晶表示装置の駆動装置
は、上記の課題を解決するために、同相または逆相の入
力信号を増幅する第1及び第2増幅回路と、上記2つの
入力信号を選択的に切り替えて上記の第1及び第2増幅
回路へ入力する第1切替回路と、流化信号に基づいて上
記第1及び第2増幅回路の出力信号を選択的に切り替え
てマトリックス状に配された画素に出力する第2切替回
路と、上記画素に印加されるオフセット電圧が、mを自
然数とすると、2m個のフレーム毎に極性が切り替えら
れると共に、4m個のフレームでキャンセルされるよう
に、上記第1及び第2切替回路をそれぞれ切り替える切
替制御回路とを備えていることを特徴としている。
【0188】上記の発明によれば、画素に印加されるオ
フセット電圧の極性が、切替制御回路によって、2m個
(mは自然数)のフレーム毎に極性が切り替えられると
共に、上記オフセット電圧が、切替制御回路によって、
4m個のフレームでキャンセルされるように第1及び第
2切替回路はそれぞれ切り替えられる。
【0189】このように、液晶駆動出力端子ごとのオフ
セット電圧のバラツキは、各々の画素での上記所定数の
フレーム間でキャンセルされるので、人の目に表示むら
として識別されることはなく、良質な表示が行える。こ
れにより、非常に信頼性の高い液晶表示装置の駆動装置
を提供することができるという効果を奏する。
【0190】上記切替制御回路は、垂直同期信号を2m
分周した第3切替信号に基づいて上記第1切替回路の切
り替えを制御すると共に、上記水平ライン数が偶数か奇
数かを識別し、この識別結果と垂直同期信号とに基づい
て、上記水平同期信号または1水平同期期間毎に出力さ
れる信号に同期して変化する第2切替信号を生成し、こ
の第2切替信号に基づいて上記第2切替回路の切り替え
を制御することが好ましい。この場合、たとえ水平ライ
ン数が変更されても、水平同期信号の分周について検討
する必要がなく、非常に汎用性の高いソースドライバを
実現できるという効果を併せて奏する。
【0191】本発明に係る液晶表示装置の駆動方法は、
上記の課題を解決するために、第1及び第2増幅回路を
有し、切替信号に基づいて同相入力信号と逆相入力信号
を切り替えると共に、交流化信号に基づいて上記増幅回
路の出力をそれぞれ切り替えてマトリックス状に配され
た画素に出力する液晶表示装置の駆動方法において、上
記画素に印加されるオフセット電圧が、所定フレーム数
毎に極性が切り替えられると共に、上記所定フレーム数
の2倍のフレームでキャンセルされるように、上記切替
信号および上記交流化信号を制御することを特徴として
いる。
【0192】上記の液晶表示装置の駆動方法によれば、
画素に印加されるオフセット電圧の極性が、切替制御回
路によって、所定フレーム数毎に切り替えられると共
に、上記オフセット電圧が、切替制御回路によって、上
記所定フレーム数の2倍の数のフレームでキャンセルさ
れるように第1及び第2切替回路はそれぞれ切り替えら
れる。
【0193】このように、液晶駆動出力端子ごとのオフ
セット電圧のバラツキは、各々の画素での上記所定数の
フレーム間でキャンセルされるので、人の目に表示むら
として識別されることはなく、良質な表示が行える。こ
れにより、非常に信頼性の高い液晶表示装置の駆動方法
を提供することができるという効果を奏する。
【0194】上記切替信号および上記交流化信号の制御
は、水平同期信号または1水平同期期間毎に出力される
信号をカウントし、このカウント値の整数倍が水平ライ
ン数に等しくならないように分周した第1切替信号に基
づいて上記第1切替回路の切り替えを制御すると共に、
上記水平ライン数が偶数か奇数かを識別し、この識別結
果と垂直同期信号とに基づいて、上記水平同期信号また
は1水平同期期間毎に出力される信号に同期して変化す
る第2切替信号を生成し、この第2切替信号に基づいて
上記第2切替回路の切り替えを制御することが好まし
い。
【0195】本発明に係る他の液晶表示装置の駆動方法
は、上記の課題を解決するために、第1及び第2増幅回
路を有し、切替信号に基づいて同相入力信号と逆相入力
信号を切り替えると共に、交流化信号に基づいて上記増
幅回路の出力をそれぞれ切り替えてマトリックス状に配
された画素に出力する液晶表示装置の駆動方法におい
て、上記画素に印加されるオフセット電圧が、mを自然
数とすると、2m個のフレーム毎に極性が切り替えられ
ると共に、4m個のフレームでキャンセルされるよう
に、上記切替信号および上記交流化信号を制御すること
を特徴としている。
【0196】上記の発明によれば、画素に印加されるオ
フセット電圧の極性が、切替制御回路によって、2m個
(mは自然数)のフレーム毎に極性が切り替えられると
共に、上記オフセット電圧が、切替制御回路によって、
4m個のフレームでキャンセルされるように第1及び第
2切替回路はそれぞれ切り替えられる。
【0197】このように、液晶駆動出力端子ごとのオフ
セット電圧のバラツキは、各々の画素での上記所定数の
フレーム間でキャンセルされるので、人の目に表示むら
として識別されることはなく、良質な表示が行える。こ
れにより、非常に信頼性の高い液晶表示装置の駆動方法
を提供することができるという効果を奏する。
【0198】しかも、上記の液晶表示装置の駆動装置お
よび液晶表示装置の駆動方法によれば、次のような効果
を併せて奏する。即ち、液晶表示モジュールの小型化お
よび低消費電力化にはまったく問題にならない。また、
消費電力の大きいオペアンプを削減したタイプに適用す
ることによる低消費電力のメリットをそのまま維持でき
る。このように、本発明によれば、表示むらを防止し、
高表示品位を実現すると共に、液晶表示装置の特性を生
かした携帯用機器への展開が容易になる。
【図面の簡単な説明】
【図1】本発明の液晶表示装置の駆動装置の切替制御回
路の構成例を示す回路図である。
【図2】上記の液晶表示装置の駆動装置の要部構成例を
示すブロック図である。
【図3】本発明と従来技術の双方を説明するものであ
り、上記の液晶表示装置の駆動装置の出力回路の詳細な
構成を示す回路図である。
【図4】上記の切替制御回路の入力信号波形及び出力信
号波形を示す波形図である。
【図5】液晶表示パネル上の画素での、上記出力回路か
らのオフセット電圧出力分布を示す説明図である。
【図6】図4の1行目1列目の画素にに含まれるオフセ
ット電圧を14フレームにわたって表したものを示す説
明図である。
【図7】本発明の他の液晶表示装置の駆動装置の要部構
成例を示すブロック図である。
【図8】本発明の他の液晶表示装置の駆動装置の切替制
御回路の構成例を示す回路図である。
【図9】図8の液晶表示パネル上の画素での、上記出力
回路からのオフセット電圧出力分布を示す説明図であ
る。
【図10】図8の切替制御回路の入力信号波形及び出力
信号波形を示す波形図である。
【図11】本発明と従来技術の双方を説明するものであ
り、アクティブマトリックス方式の代表例であるTFT
液晶表示装置のブロック構成例を示す説明図である。
【図12】従来のTFT液晶パネルの構成を示す説明図
である。
【図13】従来の液晶駆動波形の一例を示す波形図であ
り、ソースドライバの出力電圧が対向電極の電圧より高
い時に上記ゲートドライバの出力によりTFTがオン
し、画素電極へ対向電極に対して正極性の電圧が印加さ
れる場合を示している。
【図14】従来の液晶駆動波形の一例を示す波形図であ
り、ソースドライバの出力電圧が対向電極の電圧より低
い時にゲートドライバの出力がTFTをオンして、画素
電極へ対向電極に対して負極性の電圧が印加される場合
を示している。
【図15】従来において、液晶駆動電圧を交流化する際
の液晶パネル上の交流化の極性配列の一例を示す説明図
である。
【図16】従来のドット反転駆動におけるソースドライ
バの駆動波形例を示す説明図である。
【図17】従来のソースドライバICの構成例を示すブ
ロック図である。
【図18】(a)(b)は、第1従来技術に係るドット
反転駆動を行うソースドライバICの出力回路のブロッ
ク構成図である。
【図19】(a)(b)は、第2従来技術に係るドット
反転駆動を行うソースドライバICの出力回路のブロッ
ク構成図である。
【図20】従来のオペアンプが偶発的なオフセット電圧
を持つ場合の液晶駆動電圧波形例を示す波形図である。
【図21】図18(a)および図18(b)の構成の場
合の液晶駆動電圧波形を示す波形図である。
【図22】第3従来技術に係る差動増幅回路の構成例を
示す回路図である。
【図23】図22の差動増幅回路の動作を示す説明図で
ある。
【図24】図22の差動増幅回路の他の動作を示す説明
図である。
【図25】図23の差動増幅回路を構成するトランジス
タ間において、及び/又は負荷抵抗間において、製造上
の理由などにより偶発的に発生する特性の不一致が存在
する場合の動作を示す説明図である。
【図26】図24の上記差動増幅回路を構成するトラン
ジスタ間において、及び/又は負荷抵抗間において、製
造上の理由などにより偶発的に発生する特性の不一致が
存在する場合の動作を示す説明図である。
【図27】上記第2従来技術に係る他の差動増幅回路を
示す回路図である。
【図28】図27の差動増幅回路の動作を示す説明図で
ある。
【図29】図27の差動増幅回路の他の動作を示す説明
図である。
【図30】図28の上記差動増幅回路を構成するトラン
ジスタ間において、及び/又は負荷抵抗間において、製
造上の理由などにより偶発的に発生する特性の不一致が
存在する場合の動作を示す説明図である。
【図31】図29の上記差動増幅回路を構成するトラン
ジスタ間において、及び/又は負荷抵抗間において、製
造上の理由などにより偶発的に発生する特性の不一致が
存在する場合の動作を示す説明図である。
【図32】図22の差動増幅回路の負荷素子をカレント
ミラー構成の能動負荷に変えた回路構成を示す回路図で
ある。
【図33】図27の差動増幅回路の負荷素子をカレント
ミラー構成の能動負荷に変えた回路構成を示す回路図で
ある。
【図34】図32に示す差動増幅回路と等価な差動増幅
回路と、スイッチ及び出力部を具体化した例を示す回路
図である。
【図35】図34のオペアンプの動作を示す回路図であ
る。
【図36】図34のオペアンプの他の動作を示す回路図
である。
【図37】図33に示す差動増幅回路と等価な差動増幅
回路と、スイッチ及び出力部を具体化した例を示す回路
図である。
【図38】図37のオペアンプの動作を示す回路図であ
る。
【図39】図37のオペアンプの他の動作を示す回路図
である。
【図40】差動増幅回路を使用したドット反転駆動を行
う液晶駆動回路の出力ブロック図であり、奇数番目の出
力端子が正極性駆動電圧を出力し、偶数番目の出力端子
が負極性駆動電圧を出力する場合を示す。
【図41】差動増幅回路を使用したドット反転駆動を行
う液晶駆動回路の出力ブロック図であり、奇数番目の出
力端子が負極性駆動電圧を出力し、偶数番目の出力端子
が正極性駆動電圧を出力する場合を示す。
【図42】従来の交流化スイッチ切替信号REV、及び
オペアンプのスイッチ切替信号SWPと出力の関係を示
した波形図である。
【符号の説明】
5003 EX−ORゲート(排他的論理和回路) 5004 EX−ORゲート(排他的論理和回路) 5002 ANDゲート(論理積回路) 4409 切替制御回路 4410 切替制御回路 4408 出力回路 SWP スイッチ切替信号(切替信号) REV 交流化スイッチ切替信号(交流化信号)
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.7 識別記号 FI テーマコート゛(参考) G09G 3/20 642 G09G 3/20 642A Fターム(参考) 2H093 NA16 NA31 NC22 NC23 NC26 NC34 ND01 ND39 5C006 AA16 AC28 AF44 AF83 BB16 BC03 BC12 BF03 BF04 BF06 BF11 BF14 BF22 BF25 BF26 BF31 BF43 BF46 FA20 FA22 FA43 FA47 5C080 AA10 BB05 DD05 DD22 DD26 DD28 FF11 JJ02 JJ03 JJ04

Claims (9)

    【特許請求の範囲】
  1. 【請求項1】同相または逆相の入力信号を増幅する第1
    及び第2増幅回路と、 上記2つの入力信号を選択的に切り替えて上記の第1及
    び第2増幅回路へ入力する第1切替回路と、 交流化信号に基づいて上記第1及び第2増幅回路の出力
    信号を選択的に切り替えてマトリックス状に配された画
    素に出力する第2切替回路と、 上記第1及び第2増幅回路によって上記画素に印加され
    るオフセット電圧が、所定フレーム数毎に極性が切り替
    えられると共に、上記所定フレーム数の2倍のフレーム
    でキャンセルされるように、上記第1及び第2切替回路
    をそれぞれ切り替える切替制御回路とを備えている液晶
    表示装置の駆動装置。
  2. 【請求項2】上記切替制御回路は、 水平同期信号または1水平同期期間毎に出力される信号
    をカウントし、このカウント値の整数倍が水平ライン数
    に等しくならないように分周した第1切替信号に基づい
    て上記第1切替回路の切り替えを制御すると共に、 上記水平ライン数が偶数か奇数かを識別し、この識別結
    果と垂直同期信号とに基づいて、上記水平同期信号また
    は1水平同期期間毎に出力される信号に同期して変化す
    る第2切替信号を生成し、この第2切替信号に基づいて
    上記第2切替回路の切り替えを制御することを特徴とす
    る請求項1に記載の液晶表示装置の駆動装置。
  3. 【請求項3】上記切替制御回路は、 上記第1切替信号を出力する第1分周回路と、 上記の水平同期信号または1水平同期期間毎に出力され
    る信号に同期して変化する信号を出力する第2分周回路
    と、 垂直同期信号に同期して変化する信号を出力する第3分
    周回路と、 上記水平ライン数が偶数か奇数かの上記識別結果と、上
    記第3分周回路の出力信号とに対して論理積演算を行う
    論理積回路と、 上記論理積回路の出力信号と、上記第2分周回路の出力
    信号とに対して排他的論理和演算を行う排他的論理和回
    路とを備え、該排他的論理和回路から上記第2切替信号
    が生成されることを特徴とする請求項2に記載の液晶表
    示装置の駆動装置。
  4. 【請求項4】同相または逆相の入力信号を増幅する第1
    及び第2増幅回路と、 上記2つの入力信号を選択的に切り替えて上記の第1及
    び第2増幅回路へ入力する第1切替回路と、 交流化信号に基づいて上記第1及び第2増幅回路の出力
    信号を選択的に切り替えてマトリックス状に配された画
    素に出力する第2切替回路と、 上記画素に印加されるオフセット電圧が、mを自然数と
    すると、2m個のフレーム毎に極性が切り替えられると
    共に、4m個のフレームでキャンセルされるように、上
    記第1及び第2切替回路をそれぞれ切り替える切替制御
    回路とを備えている液晶表示装置の駆動装置。
  5. 【請求項5】上記切替制御回路は、 垂直同期信号を2m分周した第3切替信号に基づいて上
    記第1切替回路の切り替えを制御すると共に、 上記水平ライン数が偶数か奇数かを識別し、この識別結
    果と垂直同期信号とに基づいて、上記水平同期信号また
    は1水平同期期間毎に出力される信号に同期して変化す
    る第2切替信号を生成し、この第2切替信号に基づいて
    上記第2切替回路の切り替えを制御することを特徴とす
    る請求項4に記載の液晶表示装置の駆動装置。
  6. 【請求項6】上記切替制御回路は、 上記第3切替信号を出力する第4分周回路と、 上記の水平同期信号または1水平同期期間毎に出力され
    る信号に同期して変化する信号を出力する第5分周回路
    と、 上記水平ライン数が偶数か奇数かの上記識別結果と、上
    記垂直同期信号に同期して変化する信号とに対して論理
    積演算を行う論理積回路と、 上記論理積回路の出力信号と、上記第5分周回路の出力
    信号とに対して排他的論理和演算を行う排他的論理和回
    路とを備え、該排他的論理和回路から上記第2切替信号
    が生成されることを特徴とする請求項5に記載の液晶表
    示装置の駆動装置。
  7. 【請求項7】第1及び第2増幅回路を有し、切替信号に
    基づいて同相入力信号と逆相入力信号を切り替えると共
    に、交流化信号に基づいて上記増幅回路の出力をそれぞ
    れ切り替えてマトリックス状に配された画素に出力する
    液晶表示装置の駆動方法であって、 上記画素に印加されるオフセット電圧が、所定フレーム
    数毎に極性が切り替えられると共に、上記所定フレーム
    数の2倍のフレームでキャンセルされるように、上記切
    替信号および上記交流化信号を制御することを特徴とす
    る液晶表示装置の駆動方法。
  8. 【請求項8】上記切替信号および上記交流化信号の制御
    は、 水平同期信号または1水平同期期間毎に出力される信号
    をカウントし、このカウント値の整数倍が水平ライン数
    に等しくならないように分周した第1切替信号に基づい
    て上記第1切替回路の切り替えを制御すると共に、 上記水平ライン数が偶数か奇数かを識別し、この識別結
    果と垂直同期信号とに基づいて、上記水平同期信号また
    は1水平同期期間毎に出力される信号に同期して変化す
    る第2切替信号を生成し、この第2切替信号に基づいて
    上記第2切替回路の切り替えを制御することを特徴とす
    る請求項7に記載の液晶表示装置の駆動方法。
  9. 【請求項9】第1及び第2増幅回路を有し、切替信号に
    基づいて同相入力信号と逆相入力信号を切り替えると共
    に、交流化信号に基づいて上記増幅回路の出力をそれぞ
    れ切り替えてマトリックス状に配された画素に出力する
    液晶表示装置の駆動方法であって、 上記画素に印加されるオフセット電圧が、mを自然数と
    すると、2m個のフレーム毎に極性が切り替えられると
    共に、4m個のフレームでキャンセルされるように、上
    記切替信号および上記交流化信号を制御することを特徴
    とする液晶表示装置の駆動方法。
JP2000300970A 2000-09-29 2000-09-29 液晶表示装置の駆動装置および駆動方法 Expired - Fee Related JP3519355B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2000300970A JP3519355B2 (ja) 2000-09-29 2000-09-29 液晶表示装置の駆動装置および駆動方法
US09/955,118 US6870524B2 (en) 2000-09-29 2001-09-19 Driving apparatus and method of liquid crystal display apparatus
TW090123017A TW521252B (en) 2000-09-29 2001-09-19 Driving apparatus and method of liquid crystal display apparatus
KR10-2001-0060378A KR100475975B1 (ko) 2000-09-29 2001-09-28 액정 표시 장치의 구동 장치 및 구동 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2000300970A JP3519355B2 (ja) 2000-09-29 2000-09-29 液晶表示装置の駆動装置および駆動方法

Publications (2)

Publication Number Publication Date
JP2002108303A true JP2002108303A (ja) 2002-04-10
JP3519355B2 JP3519355B2 (ja) 2004-04-12

Family

ID=18782570

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000300970A Expired - Fee Related JP3519355B2 (ja) 2000-09-29 2000-09-29 液晶表示装置の駆動装置および駆動方法

Country Status (4)

Country Link
US (1) US6870524B2 (ja)
JP (1) JP3519355B2 (ja)
KR (1) KR100475975B1 (ja)
TW (1) TW521252B (ja)

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005165102A (ja) * 2003-12-04 2005-06-23 Nec Electronics Corp 表示装置、その駆動回路およびその駆動方法
JP2005316188A (ja) * 2004-04-28 2005-11-10 Sony Corp フラットディスプレイ装置の駆動回路及びフラットディスプレイ装置
JP2005331900A (ja) * 2004-06-30 2005-12-02 Eastman Kodak Co 表示装置
JP2006133570A (ja) * 2004-11-08 2006-05-25 Matsushita Electric Ind Co Ltd 電流駆動装置
JP2006319921A (ja) * 2005-05-16 2006-11-24 Nec Electronics Corp 演算増幅器
JP2008256811A (ja) * 2007-04-03 2008-10-23 Hitachi Displays Ltd 液晶表示装置
JP2010210978A (ja) * 2009-03-11 2010-09-24 Renesas Electronics Corp 表示パネルドライバ及びそれを用いた表示装置
US8063896B2 (en) 2007-01-31 2011-11-22 Renesas Electronics Corporation Liquid crystal display device, source driver, and method of driving a liquid crystal display panel
US8068080B2 (en) 2006-12-19 2011-11-29 Renesas Electronics Corporation Display apparatus, source driver, and display panel driving method
US8519931B2 (en) 2008-05-30 2013-08-27 Oki Semiconductor Co., Ltd. Source driver for display panel and drive control method
US9129579B2 (en) 2011-08-05 2015-09-08 Sharp Kabushiki Kaisha Display drive circuit, display device and method for driving display drive circuit

Families Citing this family (30)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100510500B1 (ko) * 2002-12-05 2005-08-26 삼성전자주식회사 박막 트랜지스터-액정표시장치 구동용 소오스 드라이버집적회로 및 출력 증폭기의 오프셋 제거 방법
JP4559091B2 (ja) * 2004-01-29 2010-10-06 ルネサスエレクトロニクス株式会社 表示装置用駆動回路
KR100531417B1 (ko) 2004-03-11 2005-11-28 엘지.필립스 엘시디 주식회사 액정패널의 구동장치 및 그 구동방법
CN101010718A (zh) * 2004-09-03 2007-08-01 皇家飞利浦电子股份有限公司 显示像素颠倒方案
KR100674999B1 (ko) * 2005-11-25 2007-01-29 삼성전자주식회사 디스플레이 장치에서 오프셋 제거 기능을 가지는 소스드라이버 및 디스플레이 장치의 소스 라인 구동 방법
TWI345745B (en) * 2006-04-13 2011-07-21 Novatek Microelectronics Corp Thin film transistor liquid crystal display panel driving device and method thereof
JP5137321B2 (ja) * 2006-04-20 2013-02-06 ルネサスエレクトロニクス株式会社 表示装置、lcdドライバ及び駆動方法
JP4915841B2 (ja) * 2006-04-20 2012-04-11 ルネサスエレクトロニクス株式会社 階調電圧発生回路、ドライバic、及び液晶表示装置
CN101174390B (zh) * 2006-10-30 2010-12-08 瑞鼎科技股份有限公司 削波器漂移补偿信号产生装置及其方法
JP2008276039A (ja) * 2007-05-02 2008-11-13 Texas Instr Japan Ltd バックライト装置
KR101422081B1 (ko) * 2007-08-28 2014-07-23 삼성전자주식회사 소스 드라이버, 그것을 포함함 디스플레이 장치, 그것을포함한 디스플레이 시스템 및 그것의 출력 방법
KR101427591B1 (ko) * 2007-12-21 2014-08-08 삼성디스플레이 주식회사 데이터 구동회로, 이를 포함하는 디스플레이장치 및 그제어방법
US7723153B2 (en) * 2007-12-26 2010-05-25 Organicid, Inc. Printed organic logic circuits using an organic semiconductor as a resistive load device
US7704786B2 (en) * 2007-12-26 2010-04-27 Organicid Inc. Printed organic logic circuits using a floating gate transistor as a load device
JP5122396B2 (ja) * 2008-08-01 2013-01-16 ルネサスエレクトロニクス株式会社 ドライバ及び表示装置
TWI406249B (zh) * 2009-06-02 2013-08-21 Sitronix Technology Corp 液晶點反轉驅動電路
US8970565B2 (en) * 2009-06-17 2015-03-03 Sharp Kabushiki Kaisha Display driving circuit, display panel and display device
WO2010146752A1 (ja) * 2009-06-17 2010-12-23 シャープ株式会社 シフトレジスタ、表示駆動回路、表示パネル、表示装置
US9047842B2 (en) * 2009-06-17 2015-06-02 Sharp Kabushiki Kaisha Shift register, display-driving circuit, displaying panel, and displaying device
KR20110013702A (ko) * 2009-08-03 2011-02-10 삼성모바일디스플레이주식회사 디스플레이 장치 및 디스플레이 장치 구동 방법
US8537153B2 (en) 2009-12-30 2013-09-17 Himax Technologies Limited Source driver having multiplexers positioned between differential amplifiers and buffers and associated driving method
TWI409790B (zh) * 2010-02-01 2013-09-21 Himax Tech Ltd 源極驅動器及相關的驅動方法
KR101872993B1 (ko) 2011-03-28 2018-07-03 삼성디스플레이 주식회사 액정 표시 장치
KR101819943B1 (ko) 2011-05-18 2018-03-02 삼성디스플레이 주식회사 표시 패널의 구동 방법 및 이를 수행하기 위한 표시 장치
US9183799B2 (en) * 2011-05-24 2015-11-10 Apple Inc. Additional application of voltage during a write sequence
TWI473069B (zh) * 2012-12-27 2015-02-11 Innocom Tech Shenzhen Co Ltd 閘極驅動裝置
CN104602396B (zh) 2014-11-21 2017-05-24 深圳市海思半导体有限公司 一种wled驱动器和驱动控制方法
CN105185326B (zh) * 2015-08-12 2017-10-17 深圳市华星光电技术有限公司 一种液晶显示面板及其驱动电路
US9762191B1 (en) 2016-04-22 2017-09-12 Solomon Systech Limited System and method for offset cancellation for driving a display panel
US9984639B2 (en) * 2016-05-25 2018-05-29 Parade Technologies, Ltd. Adaptive spatial offset cancellation of source driver

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR930008166B1 (ko) * 1985-10-16 1993-08-26 상요덴기 가부시기가이샤 액정 표시 장치의 구동 방법
DE69027136T2 (de) * 1989-02-10 1996-10-24 Sharp Kk Flüssigkristallanzeigeeinheit und Steuerverfahren dafür
US5233340A (en) * 1989-09-16 1993-08-03 Sharp Kabushiki Kaisha Method of driving a display device
JP3167369B2 (ja) 1991-08-27 2001-05-21 シャープ株式会社 液晶表示装置
JP3417514B2 (ja) * 1996-04-09 2003-06-16 株式会社日立製作所 液晶表示装置
JP3097612B2 (ja) * 1997-07-25 2000-10-10 日本電気株式会社 液晶駆動用半導体装置
JP3663848B2 (ja) * 1997-09-02 2005-06-22 ソニー株式会社 表示装置
JP3595153B2 (ja) * 1998-03-03 2004-12-02 株式会社 日立ディスプレイズ 液晶表示装置および映像信号線駆動手段
JP3550016B2 (ja) 1998-03-03 2004-08-04 株式会社 日立ディスプレイズ 液晶表示装置の駆動方法および映像信号電圧の出力方法
KR100292405B1 (ko) * 1998-04-13 2001-06-01 윤종용 오프셋 제거 기능을 갖는 박막트랜지스터 액정표시장치 소스드라이버
JPH11305735A (ja) * 1998-04-17 1999-11-05 Sharp Corp 差動増幅回路及びそれを用いた演算増幅器回路並びにその演算増幅器回路を用いた液晶駆動回路

Cited By (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7924257B2 (en) 2003-12-04 2011-04-12 Renesas Electronics Corporation Display device, driver circuit therefor, and method of driving same
JP2005165102A (ja) * 2003-12-04 2005-06-23 Nec Electronics Corp 表示装置、その駆動回路およびその駆動方法
JP2005316188A (ja) * 2004-04-28 2005-11-10 Sony Corp フラットディスプレイ装置の駆動回路及びフラットディスプレイ装置
JP2005331900A (ja) * 2004-06-30 2005-12-02 Eastman Kodak Co 表示装置
JP4740576B2 (ja) * 2004-11-08 2011-08-03 パナソニック株式会社 電流駆動装置
JP2006133570A (ja) * 2004-11-08 2006-05-25 Matsushita Electric Ind Co Ltd 電流駆動装置
JP4605601B2 (ja) * 2005-05-16 2011-01-05 ルネサスエレクトロニクス株式会社 演算増幅器
JP2006319921A (ja) * 2005-05-16 2006-11-24 Nec Electronics Corp 演算増幅器
US8068080B2 (en) 2006-12-19 2011-11-29 Renesas Electronics Corporation Display apparatus, source driver, and display panel driving method
US8063896B2 (en) 2007-01-31 2011-11-22 Renesas Electronics Corporation Liquid crystal display device, source driver, and method of driving a liquid crystal display panel
JP2008256811A (ja) * 2007-04-03 2008-10-23 Hitachi Displays Ltd 液晶表示装置
US8519931B2 (en) 2008-05-30 2013-08-27 Oki Semiconductor Co., Ltd. Source driver for display panel and drive control method
JP2010210978A (ja) * 2009-03-11 2010-09-24 Renesas Electronics Corp 表示パネルドライバ及びそれを用いた表示装置
US9129579B2 (en) 2011-08-05 2015-09-08 Sharp Kabushiki Kaisha Display drive circuit, display device and method for driving display drive circuit

Also Published As

Publication number Publication date
US20020039096A1 (en) 2002-04-04
KR100475975B1 (ko) 2005-03-15
JP3519355B2 (ja) 2004-04-12
TW521252B (en) 2003-02-21
KR20020025791A (ko) 2002-04-04
US6870524B2 (en) 2005-03-22

Similar Documents

Publication Publication Date Title
JP2002108303A (ja) 液晶表示装置の駆動装置および駆動方法
JP2002062852A (ja) 液晶表示装置の駆動装置および駆動方法
US7812804B2 (en) Drive circuit for display apparatus and display apparatus
USRE40973E1 (en) Liquid crystal driver and liquid crystal display device using the same
JPH11305735A (ja) 差動増幅回路及びそれを用いた演算増幅器回路並びにその演算増幅器回路を用いた液晶駆動回路
US6577293B1 (en) Method for driving source of liquid crystal display
US7002568B2 (en) Signal drive circuit, display device, electro-optical device, and signal drive method
KR100510500B1 (ko) 박막 트랜지스터-액정표시장치 구동용 소오스 드라이버집적회로 및 출력 증폭기의 오프셋 제거 방법
KR100488863B1 (ko) 신호 구동 회로, 표시 장치, 전기 광학 장치 및 신호 구동방법
CN100489943C (zh) 液晶显示装置及其驱动方法
US20020171613A1 (en) Liquid crystal display device with influences of offset voltages reduced
JP3550016B2 (ja) 液晶表示装置の駆動方法および映像信号電圧の出力方法
JP2005165102A (ja) 表示装置、その駆動回路およびその駆動方法
US9129579B2 (en) Display drive circuit, display device and method for driving display drive circuit
US7259755B1 (en) Method and apparatus for driving liquid crystal display panel in inversion
JP2005156621A (ja) 表示装置
JP2003255910A (ja) 表示駆動回路及びこれを備えた表示パネル
JP2001272655A (ja) 液晶表示装置の駆動方法および駆動装置
WO2000045364A1 (fr) Procede d'attaque de cristaux liquides et circuit d'attaque de cristaux liquides
JPH09106265A (ja) 電圧出力回路および画像表示装置
JP2003005152A (ja) 液晶表示装置
JP2004061985A (ja) 液晶表示装置の駆動回路
JP2004361728A (ja) 電気光学装置、電気光学装置の駆動方法および電子機器
JPH11161245A (ja) 液晶駆動回路
JPH06167950A (ja) 液晶表示装置

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20040127

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20040128

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080206

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090206

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100206

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100206

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110206

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120206

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120206

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130206

Year of fee payment: 9

LAPS Cancellation because of no payment of annual fees