JPH11305735A - 差動増幅回路及びそれを用いた演算増幅器回路並びにその演算増幅器回路を用いた液晶駆動回路 - Google Patents
差動増幅回路及びそれを用いた演算増幅器回路並びにその演算増幅器回路を用いた液晶駆動回路Info
- Publication number
- JPH11305735A JPH11305735A JP10108273A JP10827398A JPH11305735A JP H11305735 A JPH11305735 A JP H11305735A JP 10108273 A JP10108273 A JP 10108273A JP 10827398 A JP10827398 A JP 10827398A JP H11305735 A JPH11305735 A JP H11305735A
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- circuit
- amplifier circuit
- output
- input
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004973 liquid crystal related substance Substances 0.000 title claims abstract description 183
- 238000006243 chemical reaction Methods 0.000 claims description 47
- 239000003990 capacitor Substances 0.000 claims description 10
- 238000000034 method Methods 0.000 claims description 3
- 238000004519 manufacturing process Methods 0.000 abstract description 23
- 238000010586 diagram Methods 0.000 description 58
- 230000003321 amplification Effects 0.000 description 10
- 238000003199 nucleic acid amplification method Methods 0.000 description 10
- 230000015654 memory Effects 0.000 description 9
- 230000000694 effects Effects 0.000 description 7
- 230000006870 function Effects 0.000 description 7
- 230000001052 transient effect Effects 0.000 description 6
- 239000000463 material Substances 0.000 description 4
- 238000007796 conventional method Methods 0.000 description 3
- 238000007599 discharging Methods 0.000 description 2
- 239000011159 matrix material Substances 0.000 description 2
- 230000007774 longterm Effects 0.000 description 1
- 230000035484 reaction time Effects 0.000 description 1
- 238000005070 sampling Methods 0.000 description 1
- 238000002834 transmittance Methods 0.000 description 1
Classifications
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
- G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
- G09G3/3611—Control of matrices with row and column drivers
- G09G3/3685—Details of drivers for data electrodes
- G09G3/3688—Details of drivers for data electrodes suitable for active matrices only
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
- G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
- G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
- G09G3/3611—Control of matrices with row and column drivers
- G09G3/3614—Control of polarity reversal in general
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/38—DC amplifiers with modulator at input and demodulator at output; Modulators or demodulators specially adapted for use in such amplifiers
- H03F3/387—DC amplifiers with modulator at input and demodulator at output; Modulators or demodulators specially adapted for use in such amplifiers with semiconductor devices only
- H03F3/393—DC amplifiers with modulator at input and demodulator at output; Modulators or demodulators specially adapted for use in such amplifiers with semiconductor devices only with field-effect devices
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/45—Differential amplifiers
- H03F3/45071—Differential amplifiers with semiconductor devices only
- H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
- H03F3/45179—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using MOSFET transistors as the active amplifying circuit
- H03F3/45183—Long tailed pairs
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/45—Differential amplifiers
- H03F3/45071—Differential amplifiers with semiconductor devices only
- H03F3/45479—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection
- H03F3/45632—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection in differential amplifiers with FET transistors as the active amplifying circuit
- H03F3/45744—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection in differential amplifiers with FET transistors as the active amplifying circuit by offset reduction
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2310/00—Command of the display device
- G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
- G09G2310/0243—Details of the generation of driving signals
- G09G2310/0248—Precharge or discharge of column electrodes before or after applying exact column voltages
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2310/00—Command of the display device
- G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
- G09G2310/0264—Details of driving circuits
- G09G2310/027—Details of drivers for data electrodes, the drivers handling digital grey scale data, e.g. use of D/A converters
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2310/00—Command of the display device
- G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
- G09G2310/0264—Details of driving circuits
- G09G2310/0291—Details of output amplifiers or buffers arranged for use in a driving circuit
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2320/00—Control of display operating conditions
- G09G2320/02—Improving the quality of display appearance
- G09G2320/0204—Compensation of DC component across the pixels in flat panels
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
- G09G2330/02—Details of power systems and of start or stop of display operation
- G09G2330/021—Power management, e.g. power saving
- G09G2330/023—Power management, e.g. power saving using energy recovery or conservation
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
- H03F2203/45—Indexing scheme relating to differential amplifiers
- H03F2203/45212—Indexing scheme relating to differential amplifiers the differential amplifier being designed to have a reduced offset
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
- H03F2203/45—Indexing scheme relating to differential amplifiers
- H03F2203/45588—Indexing scheme relating to differential amplifiers the IC comprising offset compensating means
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
- H03F2203/45—Indexing scheme relating to differential amplifiers
- H03F2203/45614—Indexing scheme relating to differential amplifiers the IC comprising two cross coupled switches
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
- H03F2203/45—Indexing scheme relating to differential amplifiers
- H03F2203/45616—Indexing scheme relating to differential amplifiers the IC comprising more than one switch, which are not cross coupled
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
- H03F2203/45—Indexing scheme relating to differential amplifiers
- H03F2203/45681—Indexing scheme relating to differential amplifiers the LC comprising offset compensating means
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
- H03F2203/45—Indexing scheme relating to differential amplifiers
- H03F2203/45724—Indexing scheme relating to differential amplifiers the LC comprising two cross coupled switches
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
- H03F2203/45—Indexing scheme relating to differential amplifiers
- H03F2203/45726—Indexing scheme relating to differential amplifiers the LC comprising more than one switch, which are not cross coupled
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- Crystallography & Structural Chemistry (AREA)
- Computer Hardware Design (AREA)
- General Physics & Mathematics (AREA)
- Chemical & Material Sciences (AREA)
- Power Engineering (AREA)
- Liquid Crystal Display Device Control (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Liquid Crystal (AREA)
- Shift Register Type Memory (AREA)
- Amplifiers (AREA)
Abstract
(57)【要約】
【課題】 回路規模を小さく抑え、回路の消費電力を低
減すると共に、製造上のバラツキなどによる偶発的なオ
フセット電圧の影響を受けない信頼性の高い差動増幅回
路を実現する。 【解決手段】 差動増幅回路の入力トランジスタ１０１
及び１０２を入れ替えながら使用すると共に、スイッチ
１０８及び１０９を介して出力信号を切り替えることに
よって、製造上のバラツキなどに起因する偶発的なオフ
セット電圧が平均化される。このような差動増幅回路を
用いることによって、より低消費電力且つ信頼性の高い
演算増幅器回路、及びより高品位な表示が行える液晶駆
動回路を実現できる。
減すると共に、製造上のバラツキなどによる偶発的なオ
フセット電圧の影響を受けない信頼性の高い差動増幅回
路を実現する。 【解決手段】 差動増幅回路の入力トランジスタ１０１
及び１０２を入れ替えながら使用すると共に、スイッチ
１０８及び１０９を介して出力信号を切り替えることに
よって、製造上のバラツキなどに起因する偶発的なオフ
セット電圧が平均化される。このような差動増幅回路を
用いることによって、より低消費電力且つ信頼性の高い
演算増幅器回路、及びより高品位な表示が行える液晶駆
動回路を実現できる。
Description
【０００１】
【発明の属する技術分野】本発明は、回路規模を小さく
抑え、回路の消費電力を低減すると共に、製造上のバラ
ツキなどによる偶発的なオフセット電圧の影響を受けな
い差動増幅回路、それを用いた演算増幅器回路及びその
演算増幅器回路を用いた液晶駆動回路に関するものであ
る。
抑え、回路の消費電力を低減すると共に、製造上のバラ
ツキなどによる偶発的なオフセット電圧の影響を受けな
い差動増幅回路、それを用いた演算増幅器回路及びその
演算増幅器回路を用いた液晶駆動回路に関するものであ
る。
【０００２】
【従来の技術】図３７に、アクティブマトリックス方式
の代表例であるＴＦＴ液晶表示装置の従来例のブロック
構成を示す。３８０１はＴＦＴ液晶パネルを示し、３８
０２は複数のソースドライバを備えたソースドライバＩ
Ｃを示し、３８０３は複数のゲートドライバを備えたゲ
ートドライバＩＣを示し、３８０４はコントロール回路
を示し、３８０５は液晶駆動電源（電源回路）を示す。
の代表例であるＴＦＴ液晶表示装置の従来例のブロック
構成を示す。３８０１はＴＦＴ液晶パネルを示し、３８
０２は複数のソースドライバを備えたソースドライバＩ
Ｃを示し、３８０３は複数のゲートドライバを備えたゲ
ートドライバＩＣを示し、３８０４はコントロール回路
を示し、３８０５は液晶駆動電源（電源回路）を示す。
【０００３】上記コントロール回路３８０４は、ゲート
ドライバＩＣ３８０３へ垂直同期信号を送ると共に、ソ
ースドライバＩＣ３８０２及びゲートドライバＩＣ３８
０３へ水平同期信号を送る。外部から入力された表示デ
ータは、コントロール回路３８０４を介してデジタル信
号でソースドライバＩＣ３８０２へ入力される。ソース
ドライバＩＣ３８０２は、入力された表示データを時分
割で内部にラッチし、その後、コントロール回路３８０
４からの水平同期信号に同期してデジタル／アナログ変
換を行い、液晶駆動出力端子から階調表示用のアナログ
電圧を出力するようになっている。
ドライバＩＣ３８０３へ垂直同期信号を送ると共に、ソ
ースドライバＩＣ３８０２及びゲートドライバＩＣ３８
０３へ水平同期信号を送る。外部から入力された表示デ
ータは、コントロール回路３８０４を介してデジタル信
号でソースドライバＩＣ３８０２へ入力される。ソース
ドライバＩＣ３８０２は、入力された表示データを時分
割で内部にラッチし、その後、コントロール回路３８０
４からの水平同期信号に同期してデジタル／アナログ変
換を行い、液晶駆動出力端子から階調表示用のアナログ
電圧を出力するようになっている。
【０００４】図３８に、ＴＦＴ液晶パネルの構成図を示
す。３９０１は画素電極を示し、３９０２は画素容量を
示し、３９０３はＴＦＴ（スイッチ素子）を示し、３９
０４はソース信号ラインを示し、３９０５はゲート信号
ラインを示し、３９０６は対向電極を示す。
す。３９０１は画素電極を示し、３９０２は画素容量を
示し、３９０３はＴＦＴ（スイッチ素子）を示し、３９
０４はソース信号ラインを示し、３９０５はゲート信号
ラインを示し、３９０６は対向電極を示す。
【０００５】上記ソース信号ライン３９０４には、上記
ソースドライバＩＣ３８０２から、表示画素の明るさに
応じて変化する階調表示電圧が与えられる。上記ゲート
信号ライン３９０５には、上記ゲートドライバＩＣ３８
０３から、縦方向に配設されたＴＦＴ３９０３が順次オ
ンするように走査信号が与えられる。オン状態のＴＦＴ
３９０３を介して該ＴＦＴのドレインに接続された画素
電極３９０１にソース信号ライン３９０４の電圧が印加
され、上記対向電極３９０６との間の画素容量３９０２
に蓄積され、これにより、液晶の光透過率が変化し、該
変化に応じた表示が行われる。
ソースドライバＩＣ３８０２から、表示画素の明るさに
応じて変化する階調表示電圧が与えられる。上記ゲート
信号ライン３９０５には、上記ゲートドライバＩＣ３８
０３から、縦方向に配設されたＴＦＴ３９０３が順次オ
ンするように走査信号が与えられる。オン状態のＴＦＴ
３９０３を介して該ＴＦＴのドレインに接続された画素
電極３９０１にソース信号ライン３９０４の電圧が印加
され、上記対向電極３９０６との間の画素容量３９０２
に蓄積され、これにより、液晶の光透過率が変化し、該
変化に応じた表示が行われる。
【０００６】図３９及び図４０に液晶駆動波形の一例を
示す。４００１及び４１０１はソースドライバの駆動波
形を示し、４００２及び４１０２はゲートドライバの駆
動波形を示し、４００３及び４１０３は対向電極の電位
を示し、４００４及び４１０４は画素電極の電圧波形を
示す。
示す。４００１及び４１０１はソースドライバの駆動波
形を示し、４００２及び４１０２はゲートドライバの駆
動波形を示し、４００３及び４１０３は対向電極の電位
を示し、４００４及び４１０４は画素電極の電圧波形を
示す。
【０００７】液晶材料に印加される電圧は、画素電極３
９０１と対向電極３９０６の電位差であり、図中には斜
線で示している。液晶パネルは長期信頼性を確保するた
めに、交流で駆動する必要がある。図３９は、上記ソー
スドライバの出力電圧が対向電極の電圧より高い時に上
記ゲートドライバの出力がＴＦＴ３９０３をオンし、画
素電極３９０１へ対向電極３９０６に対して正極性の電
圧が印加される場合を示している。
９０１と対向電極３９０６の電位差であり、図中には斜
線で示している。液晶パネルは長期信頼性を確保するた
めに、交流で駆動する必要がある。図３９は、上記ソー
スドライバの出力電圧が対向電極の電圧より高い時に上
記ゲートドライバの出力がＴＦＴ３９０３をオンし、画
素電極３９０１へ対向電極３９０６に対して正極性の電
圧が印加される場合を示している。
【０００８】一方、図４０は、逆に、上記ソースドライ
バの出力電圧が対向電極３９０６の電圧より低い時に上
記ゲートドライバの出力がＴＦＴ３９０３をオンして、
画素電極３９０１へ対向電極３９０６に対して負極性の
電圧が印加される場合を示している。このように、図３
９の波形電圧と図４０の波形電圧とを交互に印加するこ
とで、液晶材料に加わる電圧を交流化して駆動すること
が可能となる。
バの出力電圧が対向電極３９０６の電圧より低い時に上
記ゲートドライバの出力がＴＦＴ３９０３をオンして、
画素電極３９０１へ対向電極３９０６に対して負極性の
電圧が印加される場合を示している。このように、図３
９の波形電圧と図４０の波形電圧とを交互に印加するこ
とで、液晶材料に加わる電圧を交流化して駆動すること
が可能となる。
【０００９】図４１に、駆動電圧を交流化する際の、液
晶パネル３８０１上の交流化の極性配列の一例を示す。
これは、ドット反転駆動と呼ばれる方式によるものであ
り、１つの表示画面（フレーム）内では正極性と負極性
とが上下左右とも交互に配列され、かつ、フレーム毎に
極性が反転される。この方法では、ソースドライバＩＣ
３８０２においては、奇数番目の出力端子が正極性の電
圧を出力している時、偶数番目の出力端子は負極性の電
圧を出力しており、逆に、奇数番目の出力端子が負極性
の電圧を出力している時、偶数番目の出力端子は正極性
の電圧を出力している。
晶パネル３８０１上の交流化の極性配列の一例を示す。
これは、ドット反転駆動と呼ばれる方式によるものであ
り、１つの表示画面（フレーム）内では正極性と負極性
とが上下左右とも交互に配列され、かつ、フレーム毎に
極性が反転される。この方法では、ソースドライバＩＣ
３８０２においては、奇数番目の出力端子が正極性の電
圧を出力している時、偶数番目の出力端子は負極性の電
圧を出力しており、逆に、奇数番目の出力端子が負極性
の電圧を出力している時、偶数番目の出力端子は正極性
の電圧を出力している。
【００１０】図４２に、ドット反転駆動におけるソース
ドライバの駆動波形例を示す。図４２中、４３０１は奇
数番目の上記出力端子の出力電圧波形を示し、４３０２
は偶数番目の上記出力端子の出力電圧波形を示し、４３
０３は対向電極３９０６の電圧を示す。図４２に示すよ
うに、奇数番目の出力端子と偶数番目の出力端子とにお
いては、常に対向電極３９０６に対して逆の極性の電圧
が出力される。
ドライバの駆動波形例を示す。図４２中、４３０１は奇
数番目の上記出力端子の出力電圧波形を示し、４３０２
は偶数番目の上記出力端子の出力電圧波形を示し、４３
０３は対向電極３９０６の電圧を示す。図４２に示すよ
うに、奇数番目の出力端子と偶数番目の出力端子とにお
いては、常に対向電極３９０６に対して逆の極性の電圧
が出力される。
【００１１】図４３は、上記ソースドライバＩＣ３８０
２の構成を示すブロック図の一例を示す。入力されたデ
ジタル信号の表示データ（Ｒ、Ｇ、Ｂ）は、シフトレジ
スタ４４０３の動作に基づいて時分割でサンプリングメ
モリ４４０４に記憶され、その後、水平同期信号でホー
ルドメモリ４４０５に一括転送される。上記シフトレジ
スタ４４０３は、スタートパルス及びクロック（ＣＫ）
に基づいて動作するようになっている。上記ホールドメ
モリ４４０５のデータは、レベルシフタ回路４４０６を
介してＤ／Ａ変換回路４４０７でアナログ電圧に変換さ
れ、出力回路４４０８により、液晶駆動出力端子を介し
て階調表示駆動電圧（液晶駆動電圧）として出力され
る。
２の構成を示すブロック図の一例を示す。入力されたデ
ジタル信号の表示データ（Ｒ、Ｇ、Ｂ）は、シフトレジ
スタ４４０３の動作に基づいて時分割でサンプリングメ
モリ４４０４に記憶され、その後、水平同期信号でホー
ルドメモリ４４０５に一括転送される。上記シフトレジ
スタ４４０３は、スタートパルス及びクロック（ＣＫ）
に基づいて動作するようになっている。上記ホールドメ
モリ４４０５のデータは、レベルシフタ回路４４０６を
介してＤ／Ａ変換回路４４０７でアナログ電圧に変換さ
れ、出力回路４４０８により、液晶駆動出力端子を介し
て階調表示駆動電圧（液晶駆動電圧）として出力され
る。
【００１２】図４４（ａ）（ｂ）に、従来の技術（第１
従来技術）に係るドット反転駆動を行うソースドライバ
ＩＣの出力回路のブロック構成図とその動作の一例とを
示す。図４４には、図４３の内、４４０５、４４０７、
４４０８で示される各ブロックのみを、２出力端子分の
回路として示している。
従来技術）に係るドット反転駆動を行うソースドライバ
ＩＣの出力回路のブロック構成図とその動作の一例とを
示す。図４４には、図４３の内、４４０５、４４０７、
４４０８で示される各ブロックのみを、２出力端子分の
回路として示している。
【００１３】図４４において、４５０１は奇数番目の出
力端子を駆動する出力回路でオペアンプを使用したボル
テージフォロワを示し、４５０２は偶数番目の出力端子
を駆動する出力回路で４５０１と同じオペアンプを使用
したボルテージフォロワを示し、４５０３、４５０４、
４５０５、及び４５０６は液晶駆動出力の出力電圧極性
を切り替える出力交流化スイッチをそれぞれ示し、４５
０７は正極性電圧のデジタル／アナログ変換を行うＤ／
Ａ変換回路を示し、４５０８は負極性電圧のデジタル／
アナログ変換を行うＤ／Ａ変換回路を示し、４５０９及
び４５１０は表示データを保持するホールドメモリをそ
れぞれ示し、４５１１は奇数番目の出力端子を示し、４
５１２は偶数番目の出力端子を示す。また、オペアンプ
４５０１の内部の４５１３及び４５０２内部の４５１４
はＮチャンネルＭＯＳ入力のオペアンプを示し、オペア
ンプ４５０１の内部の４５１５及び４５０２内部の４５
１６はＰチャンネルＭＯＳ入力のオペアンプを示す。
力端子を駆動する出力回路でオペアンプを使用したボル
テージフォロワを示し、４５０２は偶数番目の出力端子
を駆動する出力回路で４５０１と同じオペアンプを使用
したボルテージフォロワを示し、４５０３、４５０４、
４５０５、及び４５０６は液晶駆動出力の出力電圧極性
を切り替える出力交流化スイッチをそれぞれ示し、４５
０７は正極性電圧のデジタル／アナログ変換を行うＤ／
Ａ変換回路を示し、４５０８は負極性電圧のデジタル／
アナログ変換を行うＤ／Ａ変換回路を示し、４５０９及
び４５１０は表示データを保持するホールドメモリをそ
れぞれ示し、４５１１は奇数番目の出力端子を示し、４
５１２は偶数番目の出力端子を示す。また、オペアンプ
４５０１の内部の４５１３及び４５０２内部の４５１４
はＮチャンネルＭＯＳ入力のオペアンプを示し、オペア
ンプ４５０１の内部の４５１５及び４５０２内部の４５
１６はＰチャンネルＭＯＳ入力のオペアンプを示す。
【００１４】上記構成を有する回路による液晶駆動波形
の交流化について説明すると、以下の通りである。
の交流化について説明すると、以下の通りである。
【００１５】上記出力交流化スイッチ４５０３乃至４５
０６が図４４（ａ）の状態にあるとき、上記ホールドメ
モリ４５０９に記憶されている奇数番目の出力端子４５
１１の表示データは、正極性のＤ／Ａ変換回路４５０７
へ入力され、Ｄ／Ａ変換後のアナログ電圧は、ボルテー
ジフォロワ４５０１を介して奇数番目の出力端子４５１
１から液晶パネル３８０１へ出力される。この時の出力
電圧は、正極性の液晶駆動電圧となる。
０６が図４４（ａ）の状態にあるとき、上記ホールドメ
モリ４５０９に記憶されている奇数番目の出力端子４５
１１の表示データは、正極性のＤ／Ａ変換回路４５０７
へ入力され、Ｄ／Ａ変換後のアナログ電圧は、ボルテー
ジフォロワ４５０１を介して奇数番目の出力端子４５１
１から液晶パネル３８０１へ出力される。この時の出力
電圧は、正極性の液晶駆動電圧となる。
【００１６】これに対して、出力交流化スイッチ４５０
３乃至４５０６が図４４（ｂ）の状態にあるとき、ホー
ルドメモリ４５０９に記憶されている奇数番目の出力端
子４５１１の表示データは、負極性のＤ／Ａ変換回路４
５０８に入力され、Ｄ／Ａ変換後のアナログ電圧は、ボ
ルテージフォロワ４５０１を介して奇数番目の出力端子
４５１１から液晶パネルへ出力される。この時の出力電
圧は、負極性の駆動駆動電圧となる。
３乃至４５０６が図４４（ｂ）の状態にあるとき、ホー
ルドメモリ４５０９に記憶されている奇数番目の出力端
子４５１１の表示データは、負極性のＤ／Ａ変換回路４
５０８に入力され、Ｄ／Ａ変換後のアナログ電圧は、ボ
ルテージフォロワ４５０１を介して奇数番目の出力端子
４５１１から液晶パネルへ出力される。この時の出力電
圧は、負極性の駆動駆動電圧となる。
【００１７】偶数番目の出力端子４５１２の駆動電圧の
極性は、奇数番目の出力端子４５１１と逆になる。すな
わち、出力交流化スイッチ４５０３乃至４５０６が図４
４（ａ）の状態にあるとき、ホールドメモリ４５１０に
記憶されている偶数番目の出力端子４５１２の表示デー
タは、負極性のＤ／Ａ変換回路４５０８に入力され、Ｄ
／Ａ変換後のアナログ電圧は、ボルテージフォロワ４５
０２を介して偶数番目の出力端子４５１２から液晶パネ
ルへ出力される。この時の出力電圧は、負極性の液晶駆
動電圧となる。
極性は、奇数番目の出力端子４５１１と逆になる。すな
わち、出力交流化スイッチ４５０３乃至４５０６が図４
４（ａ）の状態にあるとき、ホールドメモリ４５１０に
記憶されている偶数番目の出力端子４５１２の表示デー
タは、負極性のＤ／Ａ変換回路４５０８に入力され、Ｄ
／Ａ変換後のアナログ電圧は、ボルテージフォロワ４５
０２を介して偶数番目の出力端子４５１２から液晶パネ
ルへ出力される。この時の出力電圧は、負極性の液晶駆
動電圧となる。
【００１８】一方、出力交流化スイッチ４５０３乃至４
５０６が図４４（ｂ）の状態にあるとき、ホールドメモ
リ４５１０に記憶されている偶数番目の出力端子の表示
データは、正極性のＤ／Ａ変換回路４５０７に入力さ
れ、Ｄ／Ａ変換後のアナログ電圧は、ボルテージフォロ
ワ４５０２を介して偶数番目の出力端子４５１２より液
晶パネルに出力される。この時の出力電圧は、正極性の
液晶駆動電圧となる。図４４には、以上の動作のうち、
奇数番目の出力端子の信号の流れのみを示す。このよう
に、図４４（ａ）の状態と、図４４（ｂ）の状態とを出
力交流化スイッチ４５０３乃至４５０６を用いて交互に
切り替えることにより、液晶パネル３８０１を駆動する
ために必要な駆動波形の交流化を行っている。
５０６が図４４（ｂ）の状態にあるとき、ホールドメモ
リ４５１０に記憶されている偶数番目の出力端子の表示
データは、正極性のＤ／Ａ変換回路４５０７に入力さ
れ、Ｄ／Ａ変換後のアナログ電圧は、ボルテージフォロ
ワ４５０２を介して偶数番目の出力端子４５１２より液
晶パネルに出力される。この時の出力電圧は、正極性の
液晶駆動電圧となる。図４４には、以上の動作のうち、
奇数番目の出力端子の信号の流れのみを示す。このよう
に、図４４（ａ）の状態と、図４４（ｂ）の状態とを出
力交流化スイッチ４５０３乃至４５０６を用いて交互に
切り替えることにより、液晶パネル３８０１を駆動する
ために必要な駆動波形の交流化を行っている。
【００１９】図４４の回路構成において、１つの出力端
子は、正極性電圧の出力の場合も負極性電圧の出力の場
合も、常に同じオペアンプ回路で駆動される。一般に、
液晶駆動回路の出力端子の重要な機能として、電源電圧
フルレンジの出力ダイナミッグレンジが要求される。通
常のＬＳＩで使用されるエンハンスメント型のＭＯＳト
ランジスタを使用することを想定すると、その閾値電圧
による動作不可領域をなくすために、図４４に示すよう
に、ＮチャンネルＭＯＳ入力のオペアンプ４５１３とＰ
チャンネルＭＯＳ入力のオペアンプ４５１５の両方を１
つの出力回路４５０１内に持たなければならない。この
ため回路規模が大きくなり、ＬＳＩ化した場合のチップ
サイズの増大を招く。更に、オペアンプが１出力当り２
回路有るために、回路の消費電力が大きくなる。
子は、正極性電圧の出力の場合も負極性電圧の出力の場
合も、常に同じオペアンプ回路で駆動される。一般に、
液晶駆動回路の出力端子の重要な機能として、電源電圧
フルレンジの出力ダイナミッグレンジが要求される。通
常のＬＳＩで使用されるエンハンスメント型のＭＯＳト
ランジスタを使用することを想定すると、その閾値電圧
による動作不可領域をなくすために、図４４に示すよう
に、ＮチャンネルＭＯＳ入力のオペアンプ４５１３とＰ
チャンネルＭＯＳ入力のオペアンプ４５１５の両方を１
つの出力回路４５０１内に持たなければならない。この
ため回路規模が大きくなり、ＬＳＩ化した場合のチップ
サイズの増大を招く。更に、オペアンプが１出力当り２
回路有るために、回路の消費電力が大きくなる。
【００２０】図４５（ａ）（ｂ）に、他の従来の技術
（第２従来技術）に係るドット反転駆動を行うソースド
ライバＩＣの出力回路のブロック構成図とその動作の例
を示す。図４５には、図４３の内、４４０５、４４０
７、４４０８で示される各ブロックのみを、２出力端子
分の回路として示している。
（第２従来技術）に係るドット反転駆動を行うソースド
ライバＩＣの出力回路のブロック構成図とその動作の例
を示す。図４５には、図４３の内、４４０５、４４０
７、４４０８で示される各ブロックのみを、２出力端子
分の回路として示している。
【００２１】図４５において、４６０１はＮチャンネル
ＭＯＳトランジスタ入力のオペアンプを使用したボルテ
ージフォロワを示し、４６０２はＰチャンネルＭＯＳト
ランジスタ入力のオペアンプを使用したボルテージフオ
ロワを示し、４６０３、４６０４、４６０５、及び４６
０６は液晶駆動出力の出力電圧極性を切り替える出力交
流化スイッチを示し、４６０７は正極性のデジタル／ア
ナログ変換を行うＤ／Ａ変換回路を示し、４６０８は負
極性のデジタル／アナログ変換を行うＤ／Ａ変換回路を
示し、４６０９及び４６１０は表示データを保持するホ
ールドメモリを示し、４６１１は奇数番目の出力端子を
示し、４６１２は偶数番目の出力端子を示す。
ＭＯＳトランジスタ入力のオペアンプを使用したボルテ
ージフォロワを示し、４６０２はＰチャンネルＭＯＳト
ランジスタ入力のオペアンプを使用したボルテージフオ
ロワを示し、４６０３、４６０４、４６０５、及び４６
０６は液晶駆動出力の出力電圧極性を切り替える出力交
流化スイッチを示し、４６０７は正極性のデジタル／ア
ナログ変換を行うＤ／Ａ変換回路を示し、４６０８は負
極性のデジタル／アナログ変換を行うＤ／Ａ変換回路を
示し、４６０９及び４６１０は表示データを保持するホ
ールドメモリを示し、４６１１は奇数番目の出力端子を
示し、４６１２は偶数番目の出力端子を示す。
【００２２】図４５の出力電圧の交流化は、図４４の場
合と同じく出力交流化スイッチ４６０３乃至４６０６に
よって行われる。図４４の場合と異なるのは、正極性の
Ｄ／Ａ変換回路４６０７の出力は直接ＮチャンネルＭＯ
Ｓトランジスタ入力のオペアンプ４６０１へ送られ、負
極性のＤ／Ａ変換回路４６０８の出力は直接Ｐチャンネ
ルＭＯＳトランジスタ入力のオペアンプ４６０２へ送ら
れ、各々のオペアンプの出力が、スイッチ４６０３及び
４６０４を介して所望の出力端子へ送られる点である。
合と同じく出力交流化スイッチ４６０３乃至４６０６に
よって行われる。図４４の場合と異なるのは、正極性の
Ｄ／Ａ変換回路４６０７の出力は直接ＮチャンネルＭＯ
Ｓトランジスタ入力のオペアンプ４６０１へ送られ、負
極性のＤ／Ａ変換回路４６０８の出力は直接Ｐチャンネ
ルＭＯＳトランジスタ入力のオペアンプ４６０２へ送ら
れ、各々のオペアンプの出力が、スイッチ４６０３及び
４６０４を介して所望の出力端子へ送られる点である。
【００２３】ここでは、正極性のＤ／Ａ変換回路４６０
７は、電源電圧の約２分の１以上の電圧のみを出力する
ため、オペアンプとしてＮチャンネル入力の回路のみで
十分であり、同様に、負極性のＤ／Ａ変換回路４６０８
は、電源電圧の約２分の１以下の電圧のみを出力するた
め、オペアンプとしてＰチャンネル入力の回路のみで十
分である。図４５の構成では、図４４の構成に対して、
オペアンプ回路が出力端子当り半分ですむため、チップ
サイズの低減と低消費電力化が図れる。
７は、電源電圧の約２分の１以上の電圧のみを出力する
ため、オペアンプとしてＮチャンネル入力の回路のみで
十分であり、同様に、負極性のＤ／Ａ変換回路４６０８
は、電源電圧の約２分の１以下の電圧のみを出力するた
め、オペアンプとしてＰチャンネル入力の回路のみで十
分である。図４５の構成では、図４４の構成に対して、
オペアンプ回路が出力端子当り半分ですむため、チップ
サイズの低減と低消費電力化が図れる。
【００２４】しかしながら、図４５の構成は、１つの出
力を駆動するオペアンプ回路が正極性の場合と負極性の
場合とで異なっている。すなわち、図４５の液晶駆動出
力端子は、正極性電圧を出力する時はオペアンプ４６０
１で駆動される（図４５（ａ）参照）一方、負極性電圧
を出力する時はオペアンプ４６０２で駆動される（図４
５（ｂ）参照）。ここで、オペアンプ４６０１とオペア
ンプ４６０２とが、製造上のバラツキなどによる偶発的
なオフセット電圧を持っている場合を以下に説明する。
力を駆動するオペアンプ回路が正極性の場合と負極性の
場合とで異なっている。すなわち、図４５の液晶駆動出
力端子は、正極性電圧を出力する時はオペアンプ４６０
１で駆動される（図４５（ａ）参照）一方、負極性電圧
を出力する時はオペアンプ４６０２で駆動される（図４
５（ｂ）参照）。ここで、オペアンプ４６０１とオペア
ンプ４６０２とが、製造上のバラツキなどによる偶発的
なオフセット電圧を持っている場合を以下に説明する。
【００２５】オペアンプ４６０１が偶発的なオフセット
電圧Ａを持ち、オペアンプ４６０２が偶発的なオフセッ
ト電圧Ｂを持つ場合の液晶駆動電圧波形を図４６に示
す。図４６において、正極性電圧を出力する時と負極性
電圧を出力する時とでは、期待値電圧からの偏差がそれ
ぞれ異なる。したがって、液晶表示画素に印加される駆
動電圧の平均電圧には、２つの偏差の差の成分（＝（Ａ
−Ｂ）／２）が、誤差電圧として残留する。この誤差電
圧は、駆動出力端子毎に偶発的に発生するものであるか
ら、液晶表示装置の画素間での印加電圧の差となり、結
果として表示むらが発生することになる。
電圧Ａを持ち、オペアンプ４６０２が偶発的なオフセッ
ト電圧Ｂを持つ場合の液晶駆動電圧波形を図４６に示
す。図４６において、正極性電圧を出力する時と負極性
電圧を出力する時とでは、期待値電圧からの偏差がそれ
ぞれ異なる。したがって、液晶表示画素に印加される駆
動電圧の平均電圧には、２つの偏差の差の成分（＝（Ａ
−Ｂ）／２）が、誤差電圧として残留する。この誤差電
圧は、駆動出力端子毎に偶発的に発生するものであるか
ら、液晶表示装置の画素間での印加電圧の差となり、結
果として表示むらが発生することになる。
【００２６】比較のために、図４７に、図４４の構成の
場合の液晶駆動電圧波形を示す。図４４の構成では、正
極性電圧、負極性電圧ともに１つの出力回路で駆動され
るため、いずれの場合も期待値電圧からの偏差は同じで
ある。この偏差は、画素に印加される電圧としては、正
極性の場合と負極性の場合で互いに打ち消し合う方向で
ある。したがって、図４４の構成では、液晶駆動出力端
子間の偏差のバラツキは、表示画素で平均化されること
になり、表示上の問題にはならない。
場合の液晶駆動電圧波形を示す。図４４の構成では、正
極性電圧、負極性電圧ともに１つの出力回路で駆動され
るため、いずれの場合も期待値電圧からの偏差は同じで
ある。この偏差は、画素に印加される電圧としては、正
極性の場合と負極性の場合で互いに打ち消し合う方向で
ある。したがって、図４４の構成では、液晶駆動出力端
子間の偏差のバラツキは、表示画素で平均化されること
になり、表示上の問題にはならない。
【００２７】
【発明が解決しようとする課題】図４４に示す上記の第
１従来技術では、１つの出力端子は、正極性電圧の出力
の場合も負極性電圧の出力の場合も、常に同じオペアン
プ回路で駆動される。一般に、液晶駆動回路の出力端子
に要求される重要な機能として、電源電圧フルレンジの
出力ダイナミッグレンジが挙げられる。
１従来技術では、１つの出力端子は、正極性電圧の出力
の場合も負極性電圧の出力の場合も、常に同じオペアン
プ回路で駆動される。一般に、液晶駆動回路の出力端子
に要求される重要な機能として、電源電圧フルレンジの
出力ダイナミッグレンジが挙げられる。
【００２８】しかしながら、上記の第１従来技術では、
通常のＬＳＩで使用されるエンハンスメント型のＭＯＳ
トランジスタを使用することを想定すると、その閾値電
圧による動作不可領域をなくすために、図４４に示すよ
うに、ＮチャンネルＭＯＳ入力のオペアンプ４５１３と
ＰチャンネルＭＯＳ入力のオペアンプ４５１５の両方を
１つの出力回路４５０１に備えることが必要である。こ
のため、回路規模が大きくなるので、ＬＳＩ化した場
合、チップサイズの増大を招来する。更に、オペアンプ
が１出力回路当り２回路必要となるので、回路の消費電
力が大きくなるという問題点を有している。
通常のＬＳＩで使用されるエンハンスメント型のＭＯＳ
トランジスタを使用することを想定すると、その閾値電
圧による動作不可領域をなくすために、図４４に示すよ
うに、ＮチャンネルＭＯＳ入力のオペアンプ４５１３と
ＰチャンネルＭＯＳ入力のオペアンプ４５１５の両方を
１つの出力回路４５０１に備えることが必要である。こ
のため、回路規模が大きくなるので、ＬＳＩ化した場
合、チップサイズの増大を招来する。更に、オペアンプ
が１出力回路当り２回路必要となるので、回路の消費電
力が大きくなるという問題点を有している。
【００２９】これに対して、上記第２従来技術では、１
つの出力を駆動するオペアンプ回路が正極性電圧を出力
する場合と負極性電圧を出力する場合で異なっており、
このため、オペアンプが製造上のバラツキなどによる偶
発的なオフセット電圧を持っている場合、正極性電圧を
出力する場合と負極性電圧を出力する場合とでは、期待
値電圧からの偏差が異なってしまう。したがって、液晶
表示画素に印加される駆動電圧の平均電圧には、２つの
偏差の差の成分が、誤差電圧として残留することにな
り、この誤差電圧は、駆動出力端子毎に偶発的に発生す
るものであるから、液晶表示装置の画素間での印加電圧
の差となり、表示むらを招来する。
つの出力を駆動するオペアンプ回路が正極性電圧を出力
する場合と負極性電圧を出力する場合で異なっており、
このため、オペアンプが製造上のバラツキなどによる偶
発的なオフセット電圧を持っている場合、正極性電圧を
出力する場合と負極性電圧を出力する場合とでは、期待
値電圧からの偏差が異なってしまう。したがって、液晶
表示画素に印加される駆動電圧の平均電圧には、２つの
偏差の差の成分が、誤差電圧として残留することにな
り、この誤差電圧は、駆動出力端子毎に偶発的に発生す
るものであるから、液晶表示装置の画素間での印加電圧
の差となり、表示むらを招来する。
【００３０】本発明は、上記従来の問題点に鑑みなされ
たものであって、その目的は、回路規模を小さく抑え、
回路の消費電力を低減すると共に、製造上のバラツキな
どによる偶発的なオフセット電圧の影響を受けない信頼
性の高い差動増幅回路、それを用いた演算増幅器回路及
び液晶駆動回路を提供することにある。
たものであって、その目的は、回路規模を小さく抑え、
回路の消費電力を低減すると共に、製造上のバラツキな
どによる偶発的なオフセット電圧の影響を受けない信頼
性の高い差動増幅回路、それを用いた演算増幅器回路及
び液晶駆動回路を提供することにある。
【００３１】
【課題を解決するための手段】請求項１に係る差動増幅
回路は、上記課題を解決するために、同相および逆相の
入力信号をそれぞれ増幅する差動増幅回路において、以
下の措置を講じたことを特徴としている。
回路は、上記課題を解決するために、同相および逆相の
入力信号をそれぞれ増幅する差動増幅回路において、以
下の措置を講じたことを特徴としている。
【００３２】すなわち、上記差動増幅回路は、上記入力
信号を増幅する第１及び第２増幅回路と、上記２つの入
力信号を選択的に切り替えて上記の第１及び第２増幅回
路へ入力すると共に、上記の第１又は第２増幅回路の一
方によって増幅された同相入力信号を逆相出力信号とし
て出力する一方、上記の第１又は第２増幅回路の他方に
よって増幅された逆相入力信号を同相出力信号として出
力する制御手段とを備えたことを特徴としている。
信号を増幅する第１及び第２増幅回路と、上記２つの入
力信号を選択的に切り替えて上記の第１及び第２増幅回
路へ入力すると共に、上記の第１又は第２増幅回路の一
方によって増幅された同相入力信号を逆相出力信号とし
て出力する一方、上記の第１又は第２増幅回路の他方に
よって増幅された逆相入力信号を同相出力信号として出
力する制御手段とを備えたことを特徴としている。
【００３３】上記の発明によれば、同相入力信号及び逆
相入力信号は、制御手段によって入力先が選択的に切り
替えられる。例えば、同相入力信号が第１増幅回路また
は第２増幅回路の一方へ入力された場合、逆相入力信号
は第１増幅回路または第２増幅回路の他方へ入力される
ように、制御手段によって制御される。
相入力信号は、制御手段によって入力先が選択的に切り
替えられる。例えば、同相入力信号が第１増幅回路また
は第２増幅回路の一方へ入力された場合、逆相入力信号
は第１増幅回路または第２増幅回路の他方へ入力される
ように、制御手段によって制御される。
【００３４】各増幅回路で同相入力信号と逆相入力信号
とが増幅されて出力信号としてそれぞれ出力されるが、
この際、第１及び第２増幅回路は、制御手段によって次
のように制御される。すなわち、同相入力信号は増幅さ
れた後、逆相出力信号として第１又は第２増幅回路の一
方から出力されると共に、逆相入力信号は増幅された
後、同相出力信号として第１又は第２増幅回路の他方か
ら出力される。
とが増幅されて出力信号としてそれぞれ出力されるが、
この際、第１及び第２増幅回路は、制御手段によって次
のように制御される。すなわち、同相入力信号は増幅さ
れた後、逆相出力信号として第１又は第２増幅回路の一
方から出力されると共に、逆相入力信号は増幅された
後、同相出力信号として第１又は第２増幅回路の他方か
ら出力される。
【００３５】ところで、本来、同じ回路特性を有すべき
第１及び第２増幅回路に、製造上のバラツキ等に起因し
て、差が生じた場合、出力信号にオフセットが生じてし
まう。なお、このオフセットは、入力信号の一方に定電
圧源を接続したものとしてモデル化できる。
第１及び第２増幅回路に、製造上のバラツキ等に起因し
て、差が生じた場合、出力信号にオフセットが生じてし
まう。なお、このオフセットは、入力信号の一方に定電
圧源を接続したものとしてモデル化できる。
【００３６】しかし、上記の発明によれば、上述のよう
に、制御手段によって、同相入力信号と逆相入力信号と
が選択的に切り替えられると共に、上記の第１又は第２
増幅回路の一方によって増幅された同相入力信号が逆相
出力信号として出力される一方、上記の第１又は第２増
幅回路の他方によって増幅された逆相入力信号が同相出
力信号として出力されるので、同相出力信号に生じるオ
フセットと、逆相出力信号に生じるオフセットとは、逆
極性で絶対値が等しくなり、両者の平均電圧にはオフセ
ット成分が含まれなくなる。それゆえ、非常に信頼性の
高い差動増幅回路を実現することができる。
に、制御手段によって、同相入力信号と逆相入力信号と
が選択的に切り替えられると共に、上記の第１又は第２
増幅回路の一方によって増幅された同相入力信号が逆相
出力信号として出力される一方、上記の第１又は第２増
幅回路の他方によって増幅された逆相入力信号が同相出
力信号として出力されるので、同相出力信号に生じるオ
フセットと、逆相出力信号に生じるオフセットとは、逆
極性で絶対値が等しくなり、両者の平均電圧にはオフセ
ット成分が含まれなくなる。それゆえ、非常に信頼性の
高い差動増幅回路を実現することができる。
【００３７】請求項２に係る差動増幅回路は、上記課題
を解決するために、請求項１に記載の差動増幅回路にお
いて、上記の第１及び第２増幅回路は、一組のＭＯＳト
ランジスタがソース結合されてなり、各ＭＯＳトランジ
スタのゲートに上記の入力信号が入力され、各ＭＯＳト
ランジスタのドレインに接続され負荷となる負荷素子を
有しており、上記負荷素子は一組のカレントミラー構成
を有するＭＯＳトランジスタからなることを特徴として
いる。
を解決するために、請求項１に記載の差動増幅回路にお
いて、上記の第１及び第２増幅回路は、一組のＭＯＳト
ランジスタがソース結合されてなり、各ＭＯＳトランジ
スタのゲートに上記の入力信号が入力され、各ＭＯＳト
ランジスタのドレインに接続され負荷となる負荷素子を
有しており、上記負荷素子は一組のカレントミラー構成
を有するＭＯＳトランジスタからなることを特徴として
いる。
【００３８】上記の発明によれば、請求項１に記載の差
動増幅回路の作用に加えて、何れの場合でも、負荷素子
は、互いに、カレントミラー構成となっているので、た
とえ両負荷素子に特性上のバラツキがあっても、各負荷
素子のＭＯＳトランジスタに流れる電流は常に等しくな
り、この結果、同相入力信号及び逆相入力信号は同じ増
幅度で増幅されることになり、左右対称な出力波形が得
られることになる。
動増幅回路の作用に加えて、何れの場合でも、負荷素子
は、互いに、カレントミラー構成となっているので、た
とえ両負荷素子に特性上のバラツキがあっても、各負荷
素子のＭＯＳトランジスタに流れる電流は常に等しくな
り、この結果、同相入力信号及び逆相入力信号は同じ増
幅度で増幅されることになり、左右対称な出力波形が得
られることになる。
【００３９】請求項３に係る演算増幅器回路は、上記課
題を解決するために、請求項１又は２に記載の差動増幅
回路を入力回路に持つＣＭＯＳ構成の演算増幅器回路で
あって、上記入力回路と同じチャンネルの出力段ＭＯＳ
トランジスタのソースをグランド電位よりも高く且つ上
記演算増幅器回路の動作電源電位よりも低い電圧を出力
する電源に接続することを特徴としている。
題を解決するために、請求項１又は２に記載の差動増幅
回路を入力回路に持つＣＭＯＳ構成の演算増幅器回路で
あって、上記入力回路と同じチャンネルの出力段ＭＯＳ
トランジスタのソースをグランド電位よりも高く且つ上
記演算増幅器回路の動作電源電位よりも低い電圧を出力
する電源に接続することを特徴としている。
【００４０】上記の発明によれば、例えば、入力回路内
の入力トランジスタにＮチャンネルＭＯＳを使用した場
合、通常のＬＳＩで使われるエンハンスメント型のトラ
ンジスタを想定すると、その閾値電圧特性によりＧＮＤ
電位付近の入力電圧では動作しない。このため、本回路
をボルテージフォロワとして使用する場合は、本質的に
高電位側の出力電圧で動作させることになり、出力トラ
ンジスタがＧＮＤに接続される必要はない。上記電源の
電圧を動作電源電位より低く設定しておくと、負荷から
演算増幅器回路内部へ電流が流れる場合、電流経路の電
位差は、電源が無い場合よりもその電圧分だけ小さくす
ることができる。したがって、電源に流れる電流による
電力は、他の回路部分を動作させるために使用すること
ができ、結果として回路全体での消費電力を低減するこ
とが可能となる。
の入力トランジスタにＮチャンネルＭＯＳを使用した場
合、通常のＬＳＩで使われるエンハンスメント型のトラ
ンジスタを想定すると、その閾値電圧特性によりＧＮＤ
電位付近の入力電圧では動作しない。このため、本回路
をボルテージフォロワとして使用する場合は、本質的に
高電位側の出力電圧で動作させることになり、出力トラ
ンジスタがＧＮＤに接続される必要はない。上記電源の
電圧を動作電源電位より低く設定しておくと、負荷から
演算増幅器回路内部へ電流が流れる場合、電流経路の電
位差は、電源が無い場合よりもその電圧分だけ小さくす
ることができる。したがって、電源に流れる電流による
電力は、他の回路部分を動作させるために使用すること
ができ、結果として回路全体での消費電力を低減するこ
とが可能となる。
【００４１】一方、入力回路内の入力トランジスタにＰ
チャンネルＭＯＳを使用した場合、通常のＬＳＩで使わ
れるエンハンスメント型のトランジスタを想定すると、
その閾値電圧特性により電源電位付近の入力電圧では動
作しない。このため、本回路をボルテージフォロワとし
て使用する場合は、本質的に低電位側の出力電圧で動作
させることになり、出力トランジスタが動作電源電位に
接続される必要はない。上記電源の電圧を動作電源電位
より低く設定しておくと、演算増幅器回路から負荷へ電
流が流れる場合、その電力の供給を動作電源電位よりも
低い電源から行うことができる。このため、負荷を駆動
する際の消費電力を低減することが可能となる。
チャンネルＭＯＳを使用した場合、通常のＬＳＩで使わ
れるエンハンスメント型のトランジスタを想定すると、
その閾値電圧特性により電源電位付近の入力電圧では動
作しない。このため、本回路をボルテージフォロワとし
て使用する場合は、本質的に低電位側の出力電圧で動作
させることになり、出力トランジスタが動作電源電位に
接続される必要はない。上記電源の電圧を動作電源電位
より低く設定しておくと、演算増幅器回路から負荷へ電
流が流れる場合、その電力の供給を動作電源電位よりも
低い電源から行うことができる。このため、負荷を駆動
する際の消費電力を低減することが可能となる。
【００４２】以上のように、出力段のＭＯＳトランジス
タのソースをグランド電位よりも高く且つ電源電位より
も低い電圧を出力する電源に接続することによって、本
回路をボルテージフォロワとして使用する場合、消費電
力の低減が図れる。
タのソースをグランド電位よりも高く且つ電源電位より
も低い電圧を出力する電源に接続することによって、本
回路をボルテージフォロワとして使用する場合、消費電
力の低減が図れる。
【００４３】請求項４に係る液晶駆動回路は、上記課題
を解決するために、請求項１又は２に記載の差動増幅回
路を入力回路に持つＣＭＯＳ構成を有し、入力された液
晶駆動電圧を増幅する演算増幅器回路と、該演算増幅器
回路の出力を切り替えて増幅された液晶駆動電圧の極性
を切り替え、交流化を行う出力交流化切替手段とを備え
たことを特徴としている。
を解決するために、請求項１又は２に記載の差動増幅回
路を入力回路に持つＣＭＯＳ構成を有し、入力された液
晶駆動電圧を増幅する演算増幅器回路と、該演算増幅器
回路の出力を切り替えて増幅された液晶駆動電圧の極性
を切り替え、交流化を行う出力交流化切替手段とを備え
たことを特徴としている。
【００４４】上記の発明によれば、請求項１又は２に記
載の演算増幅器回路内の差動増幅回路に液晶駆動電圧が
入力されると、増幅されて出力交流化切替手段へ出力さ
れる。出力交流化切替手段においては、増幅された液晶
駆動電圧の極性が切り替えられ、これにより、液晶駆動
電圧の交流化が行われる。
載の演算増幅器回路内の差動増幅回路に液晶駆動電圧が
入力されると、増幅されて出力交流化切替手段へ出力さ
れる。出力交流化切替手段においては、増幅された液晶
駆動電圧の極性が切り替えられ、これにより、液晶駆動
電圧の交流化が行われる。
【００４５】一般に、液晶駆動電圧の重要な機能とし
て、動作電源電圧フルレンジの出力ダイナミックレンジ
が要求される。通常のＬＳＩで使用されるエンハンスメ
ント型のＭＯＳトランジスタを使用することを想定する
と、その閾値電圧による動作不可領域をなくすために、
ＮチャンネルＭＯＳ入力の増幅回路と、ＰチャンネルＭ
ＯＳ入力の増幅回路との両方を１つの出力回路内に持た
なければならない。このため、回路規模が大きくなり、
ＬＳＩ化した場合のチップサイズの増大を招き、更に、
演算増幅器が１出力当り２回路存在するため、回路の消
費電力は大きくなる。
て、動作電源電圧フルレンジの出力ダイナミックレンジ
が要求される。通常のＬＳＩで使用されるエンハンスメ
ント型のＭＯＳトランジスタを使用することを想定する
と、その閾値電圧による動作不可領域をなくすために、
ＮチャンネルＭＯＳ入力の増幅回路と、ＰチャンネルＭ
ＯＳ入力の増幅回路との両方を１つの出力回路内に持た
なければならない。このため、回路規模が大きくなり、
ＬＳＩ化した場合のチップサイズの増大を招き、更に、
演算増幅器が１出力当り２回路存在するため、回路の消
費電力は大きくなる。
【００４６】しかしながら、上記の発明によれば、請求
項１又は２に記載の差動増幅回路を入力回路に持つＣＭ
ＯＳ構成の演算増幅器回路から増幅された液晶駆動電圧
が出力され、この液晶駆動電圧の極性が出力交流化切替
手段によって切り替えられ、液晶駆動電圧の交流化が行
われる。これにより、フルダイナミックレンジの出力演
算増幅器回路を使用しなくても、高品位な表示が行える
液晶表示装置を実現することができ、フルダイナミック
レンジの出力回路の場合と比較して、低コストでコンパ
クトな液晶駆動回路を提供することができる。このよう
な液晶駆動回路を使用して液晶表示装置を構成すると、
低消費電力な液晶表示装置を実現することができる。
項１又は２に記載の差動増幅回路を入力回路に持つＣＭ
ＯＳ構成の演算増幅器回路から増幅された液晶駆動電圧
が出力され、この液晶駆動電圧の極性が出力交流化切替
手段によって切り替えられ、液晶駆動電圧の交流化が行
われる。これにより、フルダイナミックレンジの出力演
算増幅器回路を使用しなくても、高品位な表示が行える
液晶表示装置を実現することができ、フルダイナミック
レンジの出力回路の場合と比較して、低コストでコンパ
クトな液晶駆動回路を提供することができる。このよう
な液晶駆動回路を使用して液晶表示装置を構成すると、
低消費電力な液晶表示装置を実現することができる。
【００４７】しかも、従来のように、ＮチャンネルＭＯ
Ｓ入力の増幅回路とＰチャンネルＭＯＳ入力の増幅回路
の両方を１つの出力回路に備えることが不要となるの
で、回路規模が小さくなり、ＬＳＩ化した場合、チップ
サイズの増大を回避できる。更に、増幅用のＭＯＳトラ
ンジスタが１出力回路当り１回路必要となるので、回路
の消費電力を半分にできる。
Ｓ入力の増幅回路とＰチャンネルＭＯＳ入力の増幅回路
の両方を１つの出力回路に備えることが不要となるの
で、回路規模が小さくなり、ＬＳＩ化した場合、チップ
サイズの増大を回避できる。更に、増幅用のＭＯＳトラ
ンジスタが１出力回路当り１回路必要となるので、回路
の消費電力を半分にできる。
【００４８】請求項５に係る液晶駆動回路は、上記課題
を解決するために、請求項３に記載の演算増幅器回路を
備え、該演算増幅器回路の出力を切り替えて増幅された
液晶駆動電圧の極性を切り替えて交流化を行う出力交流
化切替手段を更に備えたことを特徴としている。
を解決するために、請求項３に記載の演算増幅器回路を
備え、該演算増幅器回路の出力を切り替えて増幅された
液晶駆動電圧の極性を切り替えて交流化を行う出力交流
化切替手段を更に備えたことを特徴としている。
【００４９】上記の発明によれば、請求項３に記載の演
算増幅器回路内の差動増幅回路に液晶駆動電圧が入力さ
れると、増幅されて出力交流化切替手段へ出力される。
出力交流化切替手段においては、増幅された液晶駆動電
圧の極性が切り替えられ、これにより、液晶駆動電圧の
交流化が行われる。この際、出力段ＭＯＳトランジスタ
のソースに印加された電圧に等しい電圧が差動増幅回路
へ入力されると、ボルテージフォロワとして動作し、消
費電力の低減が図れる。
算増幅器回路内の差動増幅回路に液晶駆動電圧が入力さ
れると、増幅されて出力交流化切替手段へ出力される。
出力交流化切替手段においては、増幅された液晶駆動電
圧の極性が切り替えられ、これにより、液晶駆動電圧の
交流化が行われる。この際、出力段ＭＯＳトランジスタ
のソースに印加された電圧に等しい電圧が差動増幅回路
へ入力されると、ボルテージフォロワとして動作し、消
費電力の低減が図れる。
【００５０】一般に、液晶駆動電圧の重要な機能とし
て、動作電源電圧フルレンジの出力ダイナミックレンジ
が要求される。通常のＬＳＩで使用されるエンハンスメ
ント型のＭＯＳトランジスタを使用することを想定する
と、その閾値電圧による動作不可領域をなくすために、
ＮチャンネルＭＯＳ入力の増幅回路と、ＰチャンネルＭ
ＯＳ入力の増幅回路との両方を１つの出力回路内に持た
なければならない。このため、回路規模が大きくなり、
ＬＳＩ化した場合のチップサイズの増大を招き、更に、
演算増幅器が１出力当り２回路存在するため、回路の消
費電力が大きくなる。
て、動作電源電圧フルレンジの出力ダイナミックレンジ
が要求される。通常のＬＳＩで使用されるエンハンスメ
ント型のＭＯＳトランジスタを使用することを想定する
と、その閾値電圧による動作不可領域をなくすために、
ＮチャンネルＭＯＳ入力の増幅回路と、ＰチャンネルＭ
ＯＳ入力の増幅回路との両方を１つの出力回路内に持た
なければならない。このため、回路規模が大きくなり、
ＬＳＩ化した場合のチップサイズの増大を招き、更に、
演算増幅器が１出力当り２回路存在するため、回路の消
費電力が大きくなる。
【００５１】しかしながら、上記の発明によれば、請求
項１又は２に記載の差動増幅回路を入力回路に持つＣＭ
ＯＳ構成の演算増幅器回路から増幅された液晶駆動電圧
が出力され、この液晶駆動電圧の極性が出力交流化切替
手段によって切り替えられ、液晶駆動電圧の交流化が行
われる。これにより、フルダイナミックレンジの出力演
算増幅器回路を使用しなくても、高品位な表示が行える
液晶表示装置を実現することができ、フルダイナミック
レンジの出力回路の場合と比較して、低コストでコンパ
クトな液晶駆動回路を提供することができる。このよう
な液晶駆動回路を使用して液晶表示装置を構成すると、
低消費電力の液晶表示装置を実現することができる。
項１又は２に記載の差動増幅回路を入力回路に持つＣＭ
ＯＳ構成の演算増幅器回路から増幅された液晶駆動電圧
が出力され、この液晶駆動電圧の極性が出力交流化切替
手段によって切り替えられ、液晶駆動電圧の交流化が行
われる。これにより、フルダイナミックレンジの出力演
算増幅器回路を使用しなくても、高品位な表示が行える
液晶表示装置を実現することができ、フルダイナミック
レンジの出力回路の場合と比較して、低コストでコンパ
クトな液晶駆動回路を提供することができる。このよう
な液晶駆動回路を使用して液晶表示装置を構成すると、
低消費電力の液晶表示装置を実現することができる。
【００５２】しかも、従来のように、ＮチャンネルＭＯ
Ｓ入力の増幅回路とＰチャンネルＭＯＳ入力の増幅回路
の両方を１つの出力回路に備えることが不要となるの
で、回路規模が小さくなり、ＬＳＩ化した場合、チップ
サイズの増大を回避できる。更に、増幅用のＭＯＳトラ
ンジスタが１出力回路当り１回路必要となるので、回路
の消費電力を半分にできる。
Ｓ入力の増幅回路とＰチャンネルＭＯＳ入力の増幅回路
の両方を１つの出力回路に備えることが不要となるの
で、回路規模が小さくなり、ＬＳＩ化した場合、チップ
サイズの増大を回避できる。更に、増幅用のＭＯＳトラ
ンジスタが１出力回路当り１回路必要となるので、回路
の消費電力を半分にできる。
【００５３】請求項６に係る液晶駆動回路は、上記課題
を解決するために、請求項３に記載の演算増幅器回路を
備え、上記電源に代えて、液晶パネルの対向電極に印加
される対向電極電圧を上記の出力段ＭＯＳトランジスタ
のソースに印加し、上記演算増幅器回路の上記差動増幅
回路に対して、液晶駆動電圧と上記対向電極電圧とを選
択的に切り替えて供給する切替手段と、上記切替手段に
よって対向電極電圧が上記差動増幅回路へ入力された場
合には液晶パネルの隣り合う負荷容量と上記対向電極電
圧との間で電荷の移動が行われる一方、上記切替手段に
よって液晶駆動電圧が上記差動増幅回路へ入力された場
合には隣り合う負荷容量と上記演算増幅器回路の動作電
源との間で電荷の移動が行われるように、増幅された液
晶駆動電圧の極性を切り替えて交流化を行う出力交流化
切替手段とを更に備えたことを特徴としている。
を解決するために、請求項３に記載の演算増幅器回路を
備え、上記電源に代えて、液晶パネルの対向電極に印加
される対向電極電圧を上記の出力段ＭＯＳトランジスタ
のソースに印加し、上記演算増幅器回路の上記差動増幅
回路に対して、液晶駆動電圧と上記対向電極電圧とを選
択的に切り替えて供給する切替手段と、上記切替手段に
よって対向電極電圧が上記差動増幅回路へ入力された場
合には液晶パネルの隣り合う負荷容量と上記対向電極電
圧との間で電荷の移動が行われる一方、上記切替手段に
よって液晶駆動電圧が上記差動増幅回路へ入力された場
合には隣り合う負荷容量と上記演算増幅器回路の動作電
源との間で電荷の移動が行われるように、増幅された液
晶駆動電圧の極性を切り替えて交流化を行う出力交流化
切替手段とを更に備えたことを特徴としている。
【００５４】上記の発明によれば、切替手段の切替によ
って対向電極電圧が差動増幅回路へ入力されると、演算
増幅器回路はボルテージフォロワとして動作し、対向電
極電圧を出力する。したがって、対向電極電圧と液晶パ
ネルの隣り合う２つの負荷容量との間で電荷移動が生
じ、充放電が行われる。これら２つの電荷移動（充放
電）は、対向電極電圧への出入りとしては互いに打ち消
し合う方向であり、従って過渡電流では電力を消費しな
い。また、定常状態に至ると、負荷容量の電圧は、共に
対向電極電圧となる。
って対向電極電圧が差動増幅回路へ入力されると、演算
増幅器回路はボルテージフォロワとして動作し、対向電
極電圧を出力する。したがって、対向電極電圧と液晶パ
ネルの隣り合う２つの負荷容量との間で電荷移動が生
じ、充放電が行われる。これら２つの電荷移動（充放
電）は、対向電極電圧への出入りとしては互いに打ち消
し合う方向であり、従って過渡電流では電力を消費しな
い。また、定常状態に至ると、負荷容量の電圧は、共に
対向電極電圧となる。
【００５５】一方、切替手段の切替によって液晶駆動電
圧が差動増幅回路へ入力されると、隣り合う負荷容量と
上記演算増幅器回路の動作電源との間で電荷の移動が行
われるように、充放電が行われる。
圧が差動増幅回路へ入力されると、隣り合う負荷容量と
上記演算増幅器回路の動作電源との間で電荷の移動が行
われるように、充放電が行われる。
【００５６】また、上記の発明によれば、対向電極電圧
が使用されるので、既存の電源が共有でき、別途電源を
設けることが不要となり、一段と省スペース化が図れ
る。
が使用されるので、既存の電源が共有でき、別途電源を
設けることが不要となり、一段と省スペース化が図れ
る。
【００５７】以上のように、負荷容量に充電された電力
を、一旦対向電極電圧を持つ電圧源に回収し、他の回路
若しくは、液晶駆動回路自身においてそれを再利用する
ことができるため、低消費電力の液晶表示装置を実現す
ることができる。
を、一旦対向電極電圧を持つ電圧源に回収し、他の回路
若しくは、液晶駆動回路自身においてそれを再利用する
ことができるため、低消費電力の液晶表示装置を実現す
ることができる。
【００５８】
【発明の実施の形態】本発明について図面を参照しなが
ら、以下に詳細に説明する。
ら、以下に詳細に説明する。
【００５９】図１に、本発明に係る差動増幅回路の第１
の実施形態を示す。なお、図１は、ＮチャンネルＭＯＳ
トランジスタを入力トランジスタとして使用した場合を
示すものである。
の実施形態を示す。なお、図１は、ＮチャンネルＭＯＳ
トランジスタを入力トランジスタとして使用した場合を
示すものである。
【００６０】図１において、１０１及び１０２はＮチャ
ンネルＭＯＳによる入力トランジスタをそれぞれ示し、
１０３は上記差動増幅回路に動作電流を与える定電流源
を示し、１０４は上記入力トランジスタ１０１の負荷抵
抗（抵抗素子）を示し、１０５は上記入力トランジスタ
１０２の負荷抵抗（抵抗素子）を示し、１０６及び１０
７は入力信号を切り替えるスイッチをそれぞれ示し、１
０８及び１０９は出力信号を切り替えるスイッチをそれ
ぞれ示し、１１０は同相入力端子を示し、１１１は逆相
入力端子を示し、１１２は同相出力端子を示し、１１３
は逆相出力端子を示し、１１４は上記スイッチ１０６乃
至１０９を同時に切り替える切替信号入力端子を示す。
ンネルＭＯＳによる入力トランジスタをそれぞれ示し、
１０３は上記差動増幅回路に動作電流を与える定電流源
を示し、１０４は上記入力トランジスタ１０１の負荷抵
抗（抵抗素子）を示し、１０５は上記入力トランジスタ
１０２の負荷抵抗（抵抗素子）を示し、１０６及び１０
７は入力信号を切り替えるスイッチをそれぞれ示し、１
０８及び１０９は出力信号を切り替えるスイッチをそれ
ぞれ示し、１１０は同相入力端子を示し、１１１は逆相
入力端子を示し、１１２は同相出力端子を示し、１１３
は逆相出力端子を示し、１１４は上記スイッチ１０６乃
至１０９を同時に切り替える切替信号入力端子を示す。
【００６１】上記入力トランジスタ１０１及び上記負荷
抵抗１０４は請求項１の増幅回路を構成し、上記入力ト
ランジスタ１０２及び上記負荷抵抗１０５は請求項１の
増幅回路を構成する。また、スイッチ１０６乃至１０９
は、請求項１の制御手段を構成する。
抵抗１０４は請求項１の増幅回路を構成し、上記入力ト
ランジスタ１０２及び上記負荷抵抗１０５は請求項１の
増幅回路を構成する。また、スイッチ１０６乃至１０９
は、請求項１の制御手段を構成する。
【００６２】図２は、図１の回路の１つの動作状態を示
す。図３は、図１の回路の他の動作状態を示す。以下
に、図２及び図３を参照しながら、上記差動増幅回路の
動作を説明する。
す。図３は、図１の回路の他の動作状態を示す。以下
に、図２及び図３を参照しながら、上記差動増幅回路の
動作を説明する。
【００６３】図２に示す状態では、同相入力端子１１０
はスイッチ１０６を介して入力トランジスタ１０１のゲ
ートに接続され、そのドレインに接続された負荷抵抗１
０４の働きで、スイッチ１０９を介して逆相出力信号と
して逆相出力端子１１３から出力される。一方、逆相入
力端子１１１はスイッチ１０７を介して入力トランジス
タ１０２のゲートに接続され、そのドレインに接続され
た負荷抵抗１０５の働きで、スイッチ１０８を介して同
相出力信号として同相出力端子１１２から出力される。
つまり、同相入力信号は、入力トランジスタ１０１及び
負荷抵抗１０４で増幅される一方、逆相入力信号は、入
力トランジスタ１０２及び負荷抵抗１０５で増幅され
る。
はスイッチ１０６を介して入力トランジスタ１０１のゲ
ートに接続され、そのドレインに接続された負荷抵抗１
０４の働きで、スイッチ１０９を介して逆相出力信号と
して逆相出力端子１１３から出力される。一方、逆相入
力端子１１１はスイッチ１０７を介して入力トランジス
タ１０２のゲートに接続され、そのドレインに接続され
た負荷抵抗１０５の働きで、スイッチ１０８を介して同
相出力信号として同相出力端子１１２から出力される。
つまり、同相入力信号は、入力トランジスタ１０１及び
負荷抵抗１０４で増幅される一方、逆相入力信号は、入
力トランジスタ１０２及び負荷抵抗１０５で増幅され
る。
【００６４】一方、図３に示す状態では、同相入力端子
１１０はスイッチ１０７を介して入力トランジスタ１０
２のゲートに接続され、そのドレインに接続された負荷
抵抗１０５の働きで、スイッチ１０９を介して逆相出力
信号として逆相出力端子１１３より出力される。また、
逆相入力端子１１１はスイッチ１０６を介して入力トラ
ンジスタ１０１のゲートに接続され、そのドレインに接
続された負荷抵抗１０４の働きで、スイッチ１０８を介
して同相出力信号として同相出力端子１１２より出力さ
れる。つまり、同相入力信号は、入力トランジスタ１０
２及び負荷抵抗１０５で増幅される一方、逆相入力信号
は、入力トランジスタ１０１及び負荷抵抗１０４で増幅
される。
１１０はスイッチ１０７を介して入力トランジスタ１０
２のゲートに接続され、そのドレインに接続された負荷
抵抗１０５の働きで、スイッチ１０９を介して逆相出力
信号として逆相出力端子１１３より出力される。また、
逆相入力端子１１１はスイッチ１０６を介して入力トラ
ンジスタ１０１のゲートに接続され、そのドレインに接
続された負荷抵抗１０４の働きで、スイッチ１０８を介
して同相出力信号として同相出力端子１１２より出力さ
れる。つまり、同相入力信号は、入力トランジスタ１０
２及び負荷抵抗１０５で増幅される一方、逆相入力信号
は、入力トランジスタ１０１及び負荷抵抗１０４で増幅
される。
【００６５】以上のように、図２に示す状態と図３に示
す状態とでは、同相入力信号の増幅回路と逆相入力信号
の増幅回路とを、完全に入れ替えて使用している。
す状態とでは、同相入力信号の増幅回路と逆相入力信号
の増幅回路とを、完全に入れ替えて使用している。
【００６６】ここで、差動増幅回路を構成する入力トラ
ンジスタ１０１と１０２の間において、及び／又は負荷
抵抗１０４と１０５の間において、製造上の理由などに
より偶発的に発生する特性の不一致が存在する場合につ
いて、図４及び図５を参照しながら、以下に説明する。
ンジスタ１０１と１０２の間において、及び／又は負荷
抵抗１０４と１０５の間において、製造上の理由などに
より偶発的に発生する特性の不一致が存在する場合につ
いて、図４及び図５を参照しながら、以下に説明する。
【００６７】本来同じ特性を持つべき差動増幅回路の２
つの素子において差が生じた場合、出力電圧が理想的な
状態からずれてしまい、オフセットを持つ。このずれ
は、入力端子の一方に定電圧源を接続したものとしてモ
デル化できる。この様子を図４、及び図５に示す。図４
及び図５に示す１１５は、上記差動増幅回路のオフセッ
トを１つの定電圧源でモデル化したものである。なお、
図４に示すスイッチ素子は図２に示す状態と同一であ
り、図５に示すスイッチ素子は図３に示す状態と同一で
ある。
つの素子において差が生じた場合、出力電圧が理想的な
状態からずれてしまい、オフセットを持つ。このずれ
は、入力端子の一方に定電圧源を接続したものとしてモ
デル化できる。この様子を図４、及び図５に示す。図４
及び図５に示す１１５は、上記差動増幅回路のオフセッ
トを１つの定電圧源でモデル化したものである。なお、
図４に示すスイッチ素子は図２に示す状態と同一であ
り、図５に示すスイッチ素子は図３に示す状態と同一で
ある。
【００６８】図４においては、定電圧源１１５は、スイ
ッチ１０７を介して逆相入力端子１１１と接続されてい
る。一方、図５においては、定電圧源１１５は、スイッ
チ１０７を介して同相入力端子１１０と接続されてい
る。このように、本差動増幅回路は、スイッチ１０６乃
至１０９を使用しているので、差動増幅回路の偶発的な
バラツキによるオフセットを、逆相入力端子１１１側に
入れた状態と、同相入力端子１１０側に入れた状態とで
切り替えることができる。これら２つの状態では、同相
出力端子１１０及び逆相出力端子１１１に現れるオフセ
ットは、符号が逆で絶対値が等しい状態となる。
ッチ１０７を介して逆相入力端子１１１と接続されてい
る。一方、図５においては、定電圧源１１５は、スイッ
チ１０７を介して同相入力端子１１０と接続されてい
る。このように、本差動増幅回路は、スイッチ１０６乃
至１０９を使用しているので、差動増幅回路の偶発的な
バラツキによるオフセットを、逆相入力端子１１１側に
入れた状態と、同相入力端子１１０側に入れた状態とで
切り替えることができる。これら２つの状態では、同相
出力端子１１０及び逆相出力端子１１１に現れるオフセ
ットは、符号が逆で絶対値が等しい状態となる。
【００６９】以上より、オペアンプが製造上のバラツキ
などによる偶発的なオフセット電圧を持っている場合で
も、正極性電圧を出力する場合と負極性電圧を出力する
場合とでは、期待値電圧からの偏差が等しくなるので、
液晶表示画素に印加される駆動電圧の平均電圧には、２
つの偏差の差の成分が誤差電圧として残留することがな
くなり、したがって、上記オペアンプを液晶駆動回路に
使用した場合、液晶表示装置の画素間での印加電圧に差
となって生じず、表示むらを確実に回避できる。
などによる偶発的なオフセット電圧を持っている場合で
も、正極性電圧を出力する場合と負極性電圧を出力する
場合とでは、期待値電圧からの偏差が等しくなるので、
液晶表示画素に印加される駆動電圧の平均電圧には、２
つの偏差の差の成分が誤差電圧として残留することがな
くなり、したがって、上記オペアンプを液晶駆動回路に
使用した場合、液晶表示装置の画素間での印加電圧に差
となって生じず、表示むらを確実に回避できる。
【００７０】図６に、本発明に係る差動増幅回路の第２
の実施形態を示す。なお、図６は、ＰチャンネルＭＯＳ
トランジスタを入力トランジスタに使用した場合を示す
ものである。
の実施形態を示す。なお、図６は、ＰチャンネルＭＯＳ
トランジスタを入力トランジスタに使用した場合を示す
ものである。
【００７１】図６において、６０１及び６０２はＰチャ
ンネルＭＯＳによる入力トランジスタをそれぞれ示し、
６０３は本差動増幅回路に動作電流を与える定電流源を
示し、６０４は入力トランジスタ６０１の負荷抵抗（抵
抗素子）を示し、６０５は入力トランジスタ６０２の負
荷抵抗（抵抗素子）を示し、６０６及び６０７は入力信
号を切り替えるスイッチをそれぞれ示し、６０８及び６
０９は出力信号を切り替えるスイッチをそれぞれ示し、
６１０は同相入力端子を示し、６１１は逆相入力端子を
示し、６１２は同相出力端子を示し、６１３は逆相出力
端子を示し、６１４はスイッチ６０６乃至６０９を同時
に切り替える信号を入力するための切替信号入力端子を
示す。
ンネルＭＯＳによる入力トランジスタをそれぞれ示し、
６０３は本差動増幅回路に動作電流を与える定電流源を
示し、６０４は入力トランジスタ６０１の負荷抵抗（抵
抗素子）を示し、６０５は入力トランジスタ６０２の負
荷抵抗（抵抗素子）を示し、６０６及び６０７は入力信
号を切り替えるスイッチをそれぞれ示し、６０８及び６
０９は出力信号を切り替えるスイッチをそれぞれ示し、
６１０は同相入力端子を示し、６１１は逆相入力端子を
示し、６１２は同相出力端子を示し、６１３は逆相出力
端子を示し、６１４はスイッチ６０６乃至６０９を同時
に切り替える信号を入力するための切替信号入力端子を
示す。
【００７２】図６の動作を図７及び図８を用いて説明す
ると以下のとおりである。
ると以下のとおりである。
【００７３】図７に示す状態では、同相入力端子６１０
はスイッチ６０６を介して入力トランジスタ６０１のゲ
ートに接続され、そのドレインに接続された負荷抵抗６
０４の働きで、スイッチ６０９を介して逆相出力信号と
して逆相出力端子６１３から出力される。一方、逆相入
力端子６１１はスイッチ６０７を介して入力トランジス
タ６０２のゲートに接続され、そのドレインに接続され
た負荷抵抗６０５の働きで、スイッチ６０８を介して同
相出力信号として同相出力端子６１２から出力される。
つまり、同相入力信号は、入力トランジスタ６０１及び
負荷抵抗６０４で増幅される一方、逆相入力信号は、入
力トランジスタ６０２及び負荷抵抗６０５で増幅され
る。
はスイッチ６０６を介して入力トランジスタ６０１のゲ
ートに接続され、そのドレインに接続された負荷抵抗６
０４の働きで、スイッチ６０９を介して逆相出力信号と
して逆相出力端子６１３から出力される。一方、逆相入
力端子６１１はスイッチ６０７を介して入力トランジス
タ６０２のゲートに接続され、そのドレインに接続され
た負荷抵抗６０５の働きで、スイッチ６０８を介して同
相出力信号として同相出力端子６１２から出力される。
つまり、同相入力信号は、入力トランジスタ６０１及び
負荷抵抗６０４で増幅される一方、逆相入力信号は、入
力トランジスタ６０２及び負荷抵抗６０５で増幅され
る。
【００７４】一方、図８に示す状態では、同相入力端子
６１０はスイッチ６０７を介して入力トランジスタ６０
２のゲートに接続され、そのドレインに接続された負荷
抵抗６０５の働きで、スイッチ６０９を介して逆相出力
信号として逆相出力端子６１３より出力される。また、
逆相入力端子６１１はスイッチ６０６を介して入力トラ
ンジスタ６０１のゲートに接続され、そのドレインに接
続された負荷抵抗６０４の働きで、スイッチ６０８を介
して同相出力信号として同相出力端子６１２より出力さ
れる。つまり、同相入力信号は、入力トランジスタ６０
２及び負荷抵抗６０５で増幅される一方、逆相入力信号
は、入力トランジスタ６０１及び負荷抵抗６０４で増幅
される。
６１０はスイッチ６０７を介して入力トランジスタ６０
２のゲートに接続され、そのドレインに接続された負荷
抵抗６０５の働きで、スイッチ６０９を介して逆相出力
信号として逆相出力端子６１３より出力される。また、
逆相入力端子６１１はスイッチ６０６を介して入力トラ
ンジスタ６０１のゲートに接続され、そのドレインに接
続された負荷抵抗６０４の働きで、スイッチ６０８を介
して同相出力信号として同相出力端子６１２より出力さ
れる。つまり、同相入力信号は、入力トランジスタ６０
２及び負荷抵抗６０５で増幅される一方、逆相入力信号
は、入力トランジスタ６０１及び負荷抵抗６０４で増幅
される。
【００７５】以上の様に、図７に示す状態と図８に示す
状態とでは、同相入力信号の増幅回路と逆相入力信号の
増幅回路とを、完全に入れ替えて使用している。
状態とでは、同相入力信号の増幅回路と逆相入力信号の
増幅回路とを、完全に入れ替えて使用している。
【００７６】ここで、差動増幅回路を構成する入力トラ
ンジスタ６０１と６０２の間において、及び／又は負荷
抵抗６０４と６０５の間において、製造上の理由などに
より偶発的に発生する特性の不一致が存在する場合につ
いて、図９及び図１０を参照しながら、以下に説明す
る。
ンジスタ６０１と６０２の間において、及び／又は負荷
抵抗６０４と６０５の間において、製造上の理由などに
より偶発的に発生する特性の不一致が存在する場合につ
いて、図９及び図１０を参照しながら、以下に説明す
る。
【００７７】本来同じ特性を持つべき差動増幅回路の２
つの素子において差が生じた場合、出力電圧が理想的な
状態からずれてしまい、オフセットを持つ。このずれ
は、入力端子の一方に定電圧源を接続したものとしてモ
デル化できる。この様子を図９、及び図１０に示す。図
９、及び図１０に示す６１５は、上記差動増幅回路のオ
フセットを１つの定電圧源でモデル化したものである。
なお、図９に示すスイッチ素子は図７に示す状態と同一
であり、図１０に示すスイッチ素子は図８に示す状態と
同一である。
つの素子において差が生じた場合、出力電圧が理想的な
状態からずれてしまい、オフセットを持つ。このずれ
は、入力端子の一方に定電圧源を接続したものとしてモ
デル化できる。この様子を図９、及び図１０に示す。図
９、及び図１０に示す６１５は、上記差動増幅回路のオ
フセットを１つの定電圧源でモデル化したものである。
なお、図９に示すスイッチ素子は図７に示す状態と同一
であり、図１０に示すスイッチ素子は図８に示す状態と
同一である。
【００７８】図９においては、定電圧源６１５は、スイ
ッチ６０７を介して逆相入力端子６１１と接続されてい
る。一方、図１０においては、定電圧源６１５は、スイ
ッチ６０７を介して同相入力端子６１０と接続されてい
る。このように、本差動増幅回路は、スイッチ６０６乃
至６０９を使用しているので、差動増幅回路の偶発的な
バラツキによるオフセットを、逆相入力端子６１１側に
入れた状態と、同相入力端子６１０側に入れた状態とで
切り替えることができる。これら２つの状態では、同相
出力端子６１０及び逆相出力端子６１１に現れるオフセ
ットは、符号が逆で絶対値が等しい状態となる。
ッチ６０７を介して逆相入力端子６１１と接続されてい
る。一方、図１０においては、定電圧源６１５は、スイ
ッチ６０７を介して同相入力端子６１０と接続されてい
る。このように、本差動増幅回路は、スイッチ６０６乃
至６０９を使用しているので、差動増幅回路の偶発的な
バラツキによるオフセットを、逆相入力端子６１１側に
入れた状態と、同相入力端子６１０側に入れた状態とで
切り替えることができる。これら２つの状態では、同相
出力端子６１０及び逆相出力端子６１１に現れるオフセ
ットは、符号が逆で絶対値が等しい状態となる。
【００７９】以上より、オペアンプが製造上のバラツキ
などによる偶発的なオフセット電圧を持っている場合で
も、正極性電圧を出力する場合と負極性電圧を出力する
場合とでは、期待値電圧からの偏差が等しくなるので、
液晶表示画素に印加される駆動電圧の平均電圧には、２
つの偏差の差の成分が誤差電圧として残留することがな
くなり、したがって、上記オペアンプを液晶駆動回路に
使用した場合、液晶表示装置の画素間での印加電圧に差
となって生じず、表示むらを確実に回避できる。
などによる偶発的なオフセット電圧を持っている場合で
も、正極性電圧を出力する場合と負極性電圧を出力する
場合とでは、期待値電圧からの偏差が等しくなるので、
液晶表示画素に印加される駆動電圧の平均電圧には、２
つの偏差の差の成分が誤差電圧として残留することがな
くなり、したがって、上記オペアンプを液晶駆動回路に
使用した場合、液晶表示装置の画素間での印加電圧に差
となって生じず、表示むらを確実に回避できる。
【００８０】図１１に、本発明に係る差動増幅回路の第
３の実施形態を示す。図１１は、ＮチャンネルＭＯＳト
ランジスタを入力トランジスタとして使用した場合を示
すものである。
３の実施形態を示す。図１１は、ＮチャンネルＭＯＳト
ランジスタを入力トランジスタとして使用した場合を示
すものである。
【００８１】図１１において、１１０１及び１１０２は
ＮチャンネルＭＯＳによる入力トランジスタをそれぞれ
示し、１１０３は本回路に動作電流を与える定電流源を
示し、１１０４は入力トランジスタ１１０１の負荷とな
るＰチャンネルＭＯＳによる負荷トランジスタを示し、
１１０５は入力トランジスタ１１０２の負荷となるＰチ
ャンネルＭＯＳによる負荷トランジスタを示し、１１０
６及び１１０７は入力信号を切り替えるスイッチをそれ
ぞれ示し、１１０８及び１１０９は出力信号を切り替え
るスイッチをそれぞれ示し、１１１０は同相入力端子を
示し、１１１１は逆相入力端子を示し、１１１２は同相
出力端子を示し、１１１３は逆相出力端子を示し、１１
１４はスイッチ１１０６〜１１０９を同時に切り替える
信号を入力するための切替信号入力端子を示す。
ＮチャンネルＭＯＳによる入力トランジスタをそれぞれ
示し、１１０３は本回路に動作電流を与える定電流源を
示し、１１０４は入力トランジスタ１１０１の負荷とな
るＰチャンネルＭＯＳによる負荷トランジスタを示し、
１１０５は入力トランジスタ１１０２の負荷となるＰチ
ャンネルＭＯＳによる負荷トランジスタを示し、１１０
６及び１１０７は入力信号を切り替えるスイッチをそれ
ぞれ示し、１１０８及び１１０９は出力信号を切り替え
るスイッチをそれぞれ示し、１１１０は同相入力端子を
示し、１１１１は逆相入力端子を示し、１１１２は同相
出力端子を示し、１１１３は逆相出力端子を示し、１１
１４はスイッチ１１０６〜１１０９を同時に切り替える
信号を入力するための切替信号入力端子を示す。
【００８２】本実施形態は、負荷素子がトランジスタに
よるカレントミラー構成の能動負荷である点において、
図１の第１の実施形態（受動負荷）と異なっている。図
２に対応する状態においては、同相入力信号は、入力ト
ランジスタ１１０１及び負荷トランジスタ１１０４で増
幅される一方、逆相入力信号は、入力トランジスタ１１
０２及び負荷抵抗１１０５で増幅される。これに対し
て、図３に対応する状態においては、同相入力信号は、
入力トランジスタ１１０２及び負荷トランジスタ１１０
５で増幅される一方、逆相入力信号は、入力トランジス
タ１１０１及び負荷トランジスタ１１０４で増幅され
る。
よるカレントミラー構成の能動負荷である点において、
図１の第１の実施形態（受動負荷）と異なっている。図
２に対応する状態においては、同相入力信号は、入力ト
ランジスタ１１０１及び負荷トランジスタ１１０４で増
幅される一方、逆相入力信号は、入力トランジスタ１１
０２及び負荷抵抗１１０５で増幅される。これに対し
て、図３に対応する状態においては、同相入力信号は、
入力トランジスタ１１０２及び負荷トランジスタ１１０
５で増幅される一方、逆相入力信号は、入力トランジス
タ１１０１及び負荷トランジスタ１１０４で増幅され
る。
【００８３】以上、何れの場合でも、上記負荷トランジ
スタ１１０４及び１１０５は、互いに、カレントミラー
構成となっているので、たとえ両負荷トランジスタに特
性のバラツキがあっても、負荷トランジスタ１１０４及
び１１０５に流れる電流は常に等しくなり、この結果、
同相入力信号及び逆相入力信号は同じ増幅度で増幅され
ることになり、左右対称な出力波形が得られることにな
る。
スタ１１０４及び１１０５は、互いに、カレントミラー
構成となっているので、たとえ両負荷トランジスタに特
性のバラツキがあっても、負荷トランジスタ１１０４及
び１１０５に流れる電流は常に等しくなり、この結果、
同相入力信号及び逆相入力信号は同じ増幅度で増幅され
ることになり、左右対称な出力波形が得られることにな
る。
【００８４】以上のように、図１１に示す構成を有する
差動増幅回路でも、同相入力信号の増幅回路と逆相入力
信号の増幅回路とを、完全に入れ替えて使用することが
できる。
差動増幅回路でも、同相入力信号の増幅回路と逆相入力
信号の増幅回路とを、完全に入れ替えて使用することが
できる。
【００８５】また、上記差動増幅回路を構成する入力ト
ランジスタ１１０１と１１０２の間において、製造上の
理由などにより偶発的に発生する特性の不一致が存在す
る場合でも、詳細には説明しないが、図１と同様の構成
を有している。したがって、本差動増幅回路において
は、スイッチ１１０６乃至１１０９を使用しているの
で、差動増幅回路の偶発的なバラツキによるオフセット
を、逆相入力端子１１１１側に入れた状態と、同相入力
端子１１１０側に入れた状態とで切り替えることができ
る。これら２つの状態では、同相出力端子１１１０及び
逆相出力端子１１１１に現れるオフセットは、符号が互
いに逆で絶対値が等しい状態となる。
ランジスタ１１０１と１１０２の間において、製造上の
理由などにより偶発的に発生する特性の不一致が存在す
る場合でも、詳細には説明しないが、図１と同様の構成
を有している。したがって、本差動増幅回路において
は、スイッチ１１０６乃至１１０９を使用しているの
で、差動増幅回路の偶発的なバラツキによるオフセット
を、逆相入力端子１１１１側に入れた状態と、同相入力
端子１１１０側に入れた状態とで切り替えることができ
る。これら２つの状態では、同相出力端子１１１０及び
逆相出力端子１１１１に現れるオフセットは、符号が互
いに逆で絶対値が等しい状態となる。
【００８６】以上より、オペアンプが製造上のバラツキ
などによる偶発的なオフセット電圧を持っている場合で
も、正極性電圧を出力する場合と負極性電圧を出力する
場合とでは、期待値電圧からの偏差が等しくなるので、
液晶表示画素に印加される駆動電圧の平均電圧には、２
つの偏差の差の成分が誤差電圧として残留することがな
くなり、したがって、上記オペアンプを液晶駆動回路に
使用した場合、液晶表示装置の画素間での印加電圧に差
となって生じず、表示むらを確実に回避できる。
などによる偶発的なオフセット電圧を持っている場合で
も、正極性電圧を出力する場合と負極性電圧を出力する
場合とでは、期待値電圧からの偏差が等しくなるので、
液晶表示画素に印加される駆動電圧の平均電圧には、２
つの偏差の差の成分が誤差電圧として残留することがな
くなり、したがって、上記オペアンプを液晶駆動回路に
使用した場合、液晶表示装置の画素間での印加電圧に差
となって生じず、表示むらを確実に回避できる。
【００８７】図１２に、本発明に係る差動増幅回路の第
４の実施形態を示す。図１２は、ＰチャンネルＭＯＳト
ランジスタを入力トランジスタとして使用した場合を示
すものである。
４の実施形態を示す。図１２は、ＰチャンネルＭＯＳト
ランジスタを入力トランジスタとして使用した場合を示
すものである。
【００８８】図１２において、１２０１及び１２０２は
ＰチャンネルＭＯＳによる入力トランジスタをそれぞれ
示し、１２０３は本回路に動作電流を与える定電流源を
示し、１２０４は入力トランジスタ１２０１の負荷とな
るＮチャンネルＭＯＳによる負荷トランジスタを示し、
１２０５は入力トランジスタ１２０２の負荷となるＮチ
ャンネルＭＯＳによる負荷トランジスタを示し、１２０
６及び１２０７は入力信号を切り替えるスイッチをそれ
ぞれ示し、１２０８及び１２０９は出力信号を切り替え
るスイッチをそれぞれ示し、１２１０は同相入力端子を
示し、１２１１は逆相入力端子を示し、１２１２は同相
出力端子を示し、１２１３は逆相出力端子を示し、１２
１４はスイッチ１２０６〜１２０９を同時に切り替える
信号を入力するための切替信号入力端子を示す。
ＰチャンネルＭＯＳによる入力トランジスタをそれぞれ
示し、１２０３は本回路に動作電流を与える定電流源を
示し、１２０４は入力トランジスタ１２０１の負荷とな
るＮチャンネルＭＯＳによる負荷トランジスタを示し、
１２０５は入力トランジスタ１２０２の負荷となるＮチ
ャンネルＭＯＳによる負荷トランジスタを示し、１２０
６及び１２０７は入力信号を切り替えるスイッチをそれ
ぞれ示し、１２０８及び１２０９は出力信号を切り替え
るスイッチをそれぞれ示し、１２１０は同相入力端子を
示し、１２１１は逆相入力端子を示し、１２１２は同相
出力端子を示し、１２１３は逆相出力端子を示し、１２
１４はスイッチ１２０６〜１２０９を同時に切り替える
信号を入力するための切替信号入力端子を示す。
【００８９】本実施形態は、負荷素子がトランジスタに
よるカレントミラー構成の能動負荷である点において、
図６の第２の実施形態（受動負荷）と異なっている。図
７に対応する状態においては、同相入力信号は、入力ト
ランジスタ１２０１及び負荷トランジスタ１２０４で増
幅される一方、逆相入力信号は、入力トランジスタ１２
０２及び負荷抵抗１２０５で増幅される。これに対し
て、図８に対応する状態においては、同相入力信号は、
入力トランジスタ１２０２及び負荷トランジスタ１２０
５で増幅される一方、逆相入力信号は、入力トランジス
タ１２０１及び負荷トランジスタ１２０４で増幅され
る。
よるカレントミラー構成の能動負荷である点において、
図６の第２の実施形態（受動負荷）と異なっている。図
７に対応する状態においては、同相入力信号は、入力ト
ランジスタ１２０１及び負荷トランジスタ１２０４で増
幅される一方、逆相入力信号は、入力トランジスタ１２
０２及び負荷抵抗１２０５で増幅される。これに対し
て、図８に対応する状態においては、同相入力信号は、
入力トランジスタ１２０２及び負荷トランジスタ１２０
５で増幅される一方、逆相入力信号は、入力トランジス
タ１２０１及び負荷トランジスタ１２０４で増幅され
る。
【００９０】以上、何れの場合でも、上記負荷トランジ
スタ１２０４及び１２０５は、互いに、カレントミラー
構成となっているので、両負荷トランジスタに特性のバ
ラツキがあっても、負荷トランジスタ１２０４及び１２
０５に流れる電流は常に等しくなり、この結果、同相入
力信号及び逆相入力信号は同じ増幅度で増幅されること
になり、左右対称な出力波形が得られることになる。
スタ１２０４及び１２０５は、互いに、カレントミラー
構成となっているので、両負荷トランジスタに特性のバ
ラツキがあっても、負荷トランジスタ１２０４及び１２
０５に流れる電流は常に等しくなり、この結果、同相入
力信号及び逆相入力信号は同じ増幅度で増幅されること
になり、左右対称な出力波形が得られることになる。
【００９１】以上の様に、図１２に示す構成を有する差
動増幅回路でも、同相入力信号の増幅回路と逆相入力信
号の増幅回路とを、完全に入れ替えて使用している。
動増幅回路でも、同相入力信号の増幅回路と逆相入力信
号の増幅回路とを、完全に入れ替えて使用している。
【００９２】また、上記差動増幅回路を構成する入力ト
ランジスタ１２０１と１２０２の間において、製造上の
理由などにより偶発的に発生する特性の不一致が存在す
る場合でも、詳細には説明しないが、図６と同様の構成
を有している。したがって、本差動増幅回路において
は、スイッチ１２０６乃至１２０９を使用しているの
で、差動増幅回路の偶発的なバラツキによるオフセット
を、逆相入力端子１２１１側に入れた状態と、同相入力
端子１２１０側に入れた状態とで切り替えることができ
る。これら２つの状態では、同相出力端子１２１０及び
逆相出力端子１２１１に現れるオフセットは、符号が互
いに逆で絶対値が等しい状態となる。
ランジスタ１２０１と１２０２の間において、製造上の
理由などにより偶発的に発生する特性の不一致が存在す
る場合でも、詳細には説明しないが、図６と同様の構成
を有している。したがって、本差動増幅回路において
は、スイッチ１２０６乃至１２０９を使用しているの
で、差動増幅回路の偶発的なバラツキによるオフセット
を、逆相入力端子１２１１側に入れた状態と、同相入力
端子１２１０側に入れた状態とで切り替えることができ
る。これら２つの状態では、同相出力端子１２１０及び
逆相出力端子１２１１に現れるオフセットは、符号が互
いに逆で絶対値が等しい状態となる。
【００９３】以上より、オペアンプが製造上のバラツキ
などによる偶発的なオフセット電圧を持っている場合で
も、正極性電圧を出力する場合と負極性電圧を出力する
場合とでは、期待値電圧からの偏差が等しくなるので、
液晶表示画素に印加される駆動電圧の平均電圧には、２
つの偏差の差の成分が誤差電圧として残留することがな
くなり、したがって、液晶表示装置の画素間での印加電
圧に差となって生じず、表示むらを確実に回避できる。
などによる偶発的なオフセット電圧を持っている場合で
も、正極性電圧を出力する場合と負極性電圧を出力する
場合とでは、期待値電圧からの偏差が等しくなるので、
液晶表示画素に印加される駆動電圧の平均電圧には、２
つの偏差の差の成分が誤差電圧として残留することがな
くなり、したがって、液晶表示装置の画素間での印加電
圧に差となって生じず、表示むらを確実に回避できる。
【００９４】ここで、図１３を参照しながら、本発明に
係る第５の実施形態を示す。なお、図１３は、Ｎチャン
ネルＭＯＳ入力のオペアンプである。
係る第５の実施形態を示す。なお、図１３は、Ｎチャン
ネルＭＯＳ入力のオペアンプである。
【００９５】図１３において、１３０１は第３の実施形
態と等価な差動増幅回路（図１１で示す差動増幅回路）
を示し、１３０２は同相入力端子を示し、１３０３は逆
相入力端子を示し、１３０４及び１３０５はスイッチ切
替信号をそれぞれ示し、１３０６乃至１３０９はスイッ
チをそれぞれ示し、１３１０乃至１３１３はスイッチを
それぞれ示し、１３１４及び１３１５はＮチャンネルＭ
ＯＳの入力トランジスタをそれぞれ示し、１３１６およ
び１３１７は入力トランジスタの能動負荷となるＰチャ
ンネルＭＯＳの負荷トランジスタをそれぞれ示し、１３
１８はＰチャンネルＭＯＳの出力トランジスタを示し、
１３１９はＮチャンネルＭＯＳの出力トランジスタを示
し、１３２０は出力端子を示し、１３２１はオペアンプ
に動作点を与えるためのバイアス電圧入力端子を示す。
ここで、差動増幅回路１３０１を第１の実施形態で述べ
た抵抗負荷の差動増幅回路に置き換えた回路も、以下の
説明と全く同一の動作をするため、ここでは詳細な説明
を省略する。
態と等価な差動増幅回路（図１１で示す差動増幅回路）
を示し、１３０２は同相入力端子を示し、１３０３は逆
相入力端子を示し、１３０４及び１３０５はスイッチ切
替信号をそれぞれ示し、１３０６乃至１３０９はスイッ
チをそれぞれ示し、１３１０乃至１３１３はスイッチを
それぞれ示し、１３１４及び１３１５はＮチャンネルＭ
ＯＳの入力トランジスタをそれぞれ示し、１３１６およ
び１３１７は入力トランジスタの能動負荷となるＰチャ
ンネルＭＯＳの負荷トランジスタをそれぞれ示し、１３
１８はＰチャンネルＭＯＳの出力トランジスタを示し、
１３１９はＮチャンネルＭＯＳの出力トランジスタを示
し、１３２０は出力端子を示し、１３２１はオペアンプ
に動作点を与えるためのバイアス電圧入力端子を示す。
ここで、差動増幅回路１３０１を第１の実施形態で述べ
た抵抗負荷の差動増幅回路に置き換えた回路も、以下の
説明と全く同一の動作をするため、ここでは詳細な説明
を省略する。
【００９６】図１３において、１３０４及び１３０５
が、第３の実施形態で示したスイッチ切替信号入力端子
１１１４に相当し、１３０４と１３０５とは互いに逆相
の信号を入力する。スイッチ切替信号入力に応じた回路
の動作を図１４及び図１５を参照しながら、以下に説明
する。
が、第３の実施形態で示したスイッチ切替信号入力端子
１１１４に相当し、１３０４と１３０５とは互いに逆相
の信号を入力する。スイッチ切替信号入力に応じた回路
の動作を図１４及び図１５を参照しながら、以下に説明
する。
【００９７】図１３において、入力トランジスタ１３１
４及び１３１５が、第３の実施形態で示した入力トラン
ジスタ１１０１及び１１０２に相当し、負荷トランジス
タ１３１６及び１３１７が、第３の実施形態で示した負
荷トランジスタ１１０４及び１１０５に相当する。
４及び１３１５が、第３の実施形態で示した入力トラン
ジスタ１１０１及び１１０２に相当し、負荷トランジス
タ１３１６及び１３１７が、第３の実施形態で示した負
荷トランジスタ１１０４及び１１０５に相当する。
【００９８】また、図１３において、１３０７及び１３
０９が、第３の実施形態で示したスイッチ１１０６に相
当し、１３０６及び１３０８が、第３の実施形態で示し
たスイッチ１１０７に相当し、１３１０及び１３１３
が、第３の実施形態で示したスイッチ１１０８に相当
し、１３１１及び１３１２が、第３の実施形態で示した
スイッチ１１０９に相当し、トランジスタ１３２２が、
第３の実施形態の定電流源１１０３に相当する。
０９が、第３の実施形態で示したスイッチ１１０６に相
当し、１３０６及び１３０８が、第３の実施形態で示し
たスイッチ１１０７に相当し、１３１０及び１３１３
が、第３の実施形態で示したスイッチ１１０８に相当
し、１３１１及び１３１２が、第３の実施形態で示した
スイッチ１１０９に相当し、トランジスタ１３２２が、
第３の実施形態の定電流源１１０３に相当する。
【００９９】切替入力信号１３０４に“Ｌ”レベル（ロ
ーレベル）が入力されると、図１４に示すように、スイ
ッチ１３０６、１３０７、１３１０、及び１３１１がオ
ン状態になる。この時、切替信号１３０５には“Ｈ”レ
ベル（ハイレベル）が入力されているため、スイッチ１
３０８、１３０９、１３１２、及び１３１３はオフす
る。同相入力信号１３０２は、スイッチ１３０６を介し
て入力トランジスタ１３１５へ供給される。逆相入力信
号１３０３は、スイッチ１３０７を介して入力トランジ
スタ１３１４へ供給される。また、スイッチ１３１０を
介して負荷トランジスタ１３１６及び１３１７にゲート
信号が供給され、スイッチ１３１１を介して出力トラン
ジスタ１３１８へゲート信号が与えられる。図１４の場
合、同相入力信号を増幅する回路は、トランジスタ１３
１５及び負荷トランジスタ１３１７であり、逆相入力信
号を増幅する回路は、トランジスタ１３１４及び負荷ト
ランジスタ１３１６である。
ーレベル）が入力されると、図１４に示すように、スイ
ッチ１３０６、１３０７、１３１０、及び１３１１がオ
ン状態になる。この時、切替信号１３０５には“Ｈ”レ
ベル（ハイレベル）が入力されているため、スイッチ１
３０８、１３０９、１３１２、及び１３１３はオフす
る。同相入力信号１３０２は、スイッチ１３０６を介し
て入力トランジスタ１３１５へ供給される。逆相入力信
号１３０３は、スイッチ１３０７を介して入力トランジ
スタ１３１４へ供給される。また、スイッチ１３１０を
介して負荷トランジスタ１３１６及び１３１７にゲート
信号が供給され、スイッチ１３１１を介して出力トラン
ジスタ１３１８へゲート信号が与えられる。図１４の場
合、同相入力信号を増幅する回路は、トランジスタ１３
１５及び負荷トランジスタ１３１７であり、逆相入力信
号を増幅する回路は、トランジスタ１３１４及び負荷ト
ランジスタ１３１６である。
【０１００】切替入力信号１３０５に“Ｌ”レベルが入
力されると、図１５において、トランジスタ１３０８、
１３０９、１３１２、及び１３１３がオン状態になる。
この時、切り替え信号１３０４には“Ｈ”レベルが入力
されているため、トランジスタ１３０６、１３０７、１
３１０、及び１３１１はオフする。この時、同相入力信
号１３０２は、トランジスタ１３０８を介して入力トラ
ンジスタ１３１４へ供給される。逆相入力信号１３０３
は、トランジスタ１３０９を介して入力トランジスタ１
３１５へ供給される。また、トランジスタ１３１３を介
して負荷トランジスタ１３１６及び１３１７にゲート信
号が与えられ、トランジスタ１３１２を介して出力トラ
ンジスタ１３１８へゲート信号が与えられる。図１５の
場合、同相入力信号を増幅する回路は、入力トランジス
タ１３１４及び負荷トランジスタ１３１６であり、逆相
入力信号を増幅する回路は、入力トランジスタ１３１５
及び負荷トランジスタ１３１７である。
力されると、図１５において、トランジスタ１３０８、
１３０９、１３１２、及び１３１３がオン状態になる。
この時、切り替え信号１３０４には“Ｈ”レベルが入力
されているため、トランジスタ１３０６、１３０７、１
３１０、及び１３１１はオフする。この時、同相入力信
号１３０２は、トランジスタ１３０８を介して入力トラ
ンジスタ１３１４へ供給される。逆相入力信号１３０３
は、トランジスタ１３０９を介して入力トランジスタ１
３１５へ供給される。また、トランジスタ１３１３を介
して負荷トランジスタ１３１６及び１３１７にゲート信
号が与えられ、トランジスタ１３１２を介して出力トラ
ンジスタ１３１８へゲート信号が与えられる。図１５の
場合、同相入力信号を増幅する回路は、入力トランジス
タ１３１４及び負荷トランジスタ１３１６であり、逆相
入力信号を増幅する回路は、入力トランジスタ１３１５
及び負荷トランジスタ１３１７である。
【０１０１】図１４及び図１５に示したように、本差動
増幅回路は、スイッチ１３０６乃至１３１３を切り替え
ることによって、同相入力信号の増幅回路と逆相入力信
号の増幅回路とを入れ替えることができる。これによ
り、前述したように、差動増幅回路に製造上の特性バラ
ツキ等による偶発的なオフセットが発生した場合でも、
このオフセットは、この２つの状態で符号が互いに逆で
絶対値が等しくなる。したがって、オペアンプに生じる
オフセットのバラツキも、スイッチ１３０６乃至１３１
３を切り替えることによって、オフセットの符号が互い
に逆で絶対値が等しい状態を実現することができ、該オ
フセットを相殺できる。
増幅回路は、スイッチ１３０６乃至１３１３を切り替え
ることによって、同相入力信号の増幅回路と逆相入力信
号の増幅回路とを入れ替えることができる。これによ
り、前述したように、差動増幅回路に製造上の特性バラ
ツキ等による偶発的なオフセットが発生した場合でも、
このオフセットは、この２つの状態で符号が互いに逆で
絶対値が等しくなる。したがって、オペアンプに生じる
オフセットのバラツキも、スイッチ１３０６乃至１３１
３を切り替えることによって、オフセットの符号が互い
に逆で絶対値が等しい状態を実現することができ、該オ
フセットを相殺できる。
【０１０２】図１６に、本発明に係る第６の実施形態を
示す。なお、図１６は、ＰチャンネルＭＯＳ入力のオペ
アンプである。
示す。なお、図１６は、ＰチャンネルＭＯＳ入力のオペ
アンプである。
【０１０３】図１６において、１６０１は第４の実施形
態と等価な差動増幅回路（図１２で示す差動増幅回路）
を示し、１６０２は同相入力端子を示し、１６０３は逆
相入力端子を示し、１６０４及び１６０５はスイッチ切
替信号をそれぞれ示し、１６０６乃至１６０９はスイッ
チをそれぞれ示し、１６１０乃至１６１３はスイッチを
それぞれ示し、１６１４及び１６１５はＰチャンネルＭ
ＯＳの入力トランジスタをそれぞれ示し、１６１６およ
び１６１７は入力トランジスタの能動負荷となるＮチャ
ンネルＭＯＳの負荷トランジスタをそれぞれ示し、１６
１８はＮチャンネルＭＯＳの出力トランジスタを示し、
１６１９はＰチャンネルＭＯＳの出力トランジスタを示
し、１６２０は出力端子を示し、１６２１はオペアンプ
に動作点を与えるためのバイアス電圧入力端子を示す。
ここで、差動増幅回路１６０１を第１の実施形態で述べ
た抵抗負荷の差動増幅回路に置き換えた回路も、以下の
説明と全く同一の動作をするため、ここでは詳細な説明
を省略する。
態と等価な差動増幅回路（図１２で示す差動増幅回路）
を示し、１６０２は同相入力端子を示し、１６０３は逆
相入力端子を示し、１６０４及び１６０５はスイッチ切
替信号をそれぞれ示し、１６０６乃至１６０９はスイッ
チをそれぞれ示し、１６１０乃至１６１３はスイッチを
それぞれ示し、１６１４及び１６１５はＰチャンネルＭ
ＯＳの入力トランジスタをそれぞれ示し、１６１６およ
び１６１７は入力トランジスタの能動負荷となるＮチャ
ンネルＭＯＳの負荷トランジスタをそれぞれ示し、１６
１８はＮチャンネルＭＯＳの出力トランジスタを示し、
１６１９はＰチャンネルＭＯＳの出力トランジスタを示
し、１６２０は出力端子を示し、１６２１はオペアンプ
に動作点を与えるためのバイアス電圧入力端子を示す。
ここで、差動増幅回路１６０１を第１の実施形態で述べ
た抵抗負荷の差動増幅回路に置き換えた回路も、以下の
説明と全く同一の動作をするため、ここでは詳細な説明
を省略する。
【０１０４】図１６において、１６０４及び１６０５
が、第４の実施形態で示したスイッチ切替信号入力端子
１２１４に相当し、１６０４と１６０５とは互いに逆相
の信号を入力する。スイッチ切替信号入力に応じた回路
の動作を図１７及び図１８を参照しながら、以下に説明
する。
が、第４の実施形態で示したスイッチ切替信号入力端子
１２１４に相当し、１６０４と１６０５とは互いに逆相
の信号を入力する。スイッチ切替信号入力に応じた回路
の動作を図１７及び図１８を参照しながら、以下に説明
する。
【０１０５】図１６において、入力トランジスタ１６１
４及び１６１５が、第４の実施形態で示した入力トラン
ジスタ１２０１及び１２０２に相当し、負荷トランジス
タ１６１６及び１６１７が、第４の実施形態で示した負
荷トランジスタ１２０４及び１２０５に相当する。ま
た、図１６において、１６０７及び１６０９が、第４の
実施形態で示したスイッチ１２０６に相当し、１６０６
及び１６０８が、第４の実施形態で示したスイッチ１２
０７に相当し、１６１０及び１６１３が、第４の実施形
態で示したスイッチ１２０８に相当し、１６１１及び１
６１２が、第４の実施形態で示したスイッチ１２０９に
相当し、トランジスタ１６２２が、第４の実施形態の定
電流源１２０３に相当する。
４及び１６１５が、第４の実施形態で示した入力トラン
ジスタ１２０１及び１２０２に相当し、負荷トランジス
タ１６１６及び１６１７が、第４の実施形態で示した負
荷トランジスタ１２０４及び１２０５に相当する。ま
た、図１６において、１６０７及び１６０９が、第４の
実施形態で示したスイッチ１２０６に相当し、１６０６
及び１６０８が、第４の実施形態で示したスイッチ１２
０７に相当し、１６１０及び１６１３が、第４の実施形
態で示したスイッチ１２０８に相当し、１６１１及び１
６１２が、第４の実施形態で示したスイッチ１２０９に
相当し、トランジスタ１６２２が、第４の実施形態の定
電流源１２０３に相当する。
【０１０６】切替入力信号１６０４に“Ｈ”レベル（ハ
イレベル）が入力されると、図１７に示すように、スイ
ッチ１６０６、１６０７、１６１０、及び１６１１がオ
ン状態になる。この時、切替信号１６０５には“Ｌ”レ
ベル（ローレベル）が入力されているため、スイッチ１
６０８、１６０９、１６１２、及び１６１３はオフす
る。同相入力信号１６０２は、スイッチ１６０６を介し
て入力トランジスタ１６１５へ供給される。逆相入力信
号１６０３は、スイッチ１６０７を介して入力トランジ
スタ１６１４へ供給される。また、スイッチ１６１０を
介して負荷トランジスタ１６１６及び１６１７にゲート
信号が供給され、スイッチ１６１１を介して出力トラン
ジスタ１６１８へゲート信号が与えられる。図１７の場
合、同相入力信号を増幅する回路は、入力トランジスタ
１６１５及び負荷トランジスタ１６１７であり、逆相入
力信号を増幅する回路は、入力トランジスタ１６１４及
び負荷トランジスタ１６１６である。
イレベル）が入力されると、図１７に示すように、スイ
ッチ１６０６、１６０７、１６１０、及び１６１１がオ
ン状態になる。この時、切替信号１６０５には“Ｌ”レ
ベル（ローレベル）が入力されているため、スイッチ１
６０８、１６０９、１６１２、及び１６１３はオフす
る。同相入力信号１６０２は、スイッチ１６０６を介し
て入力トランジスタ１６１５へ供給される。逆相入力信
号１６０３は、スイッチ１６０７を介して入力トランジ
スタ１６１４へ供給される。また、スイッチ１６１０を
介して負荷トランジスタ１６１６及び１６１７にゲート
信号が供給され、スイッチ１６１１を介して出力トラン
ジスタ１６１８へゲート信号が与えられる。図１７の場
合、同相入力信号を増幅する回路は、入力トランジスタ
１６１５及び負荷トランジスタ１６１７であり、逆相入
力信号を増幅する回路は、入力トランジスタ１６１４及
び負荷トランジスタ１６１６である。
【０１０７】切替入力信号１６０５に“Ｈ”レベルが入
力されると、図１８において、スイッチ１６０８、１６
０９、１６１２、及び１６１３がオン状態になる。この
時、切り替え信号１６０４には“Ｌ”レベルが入力され
ているため、スイッチ１６０６、１６０７、１６１０、
及び１６１１はオフする。この時、同相入力信号１６０
２は、スイッチ１６０８を介して入力トランジスタ１６
１４へ供給される。逆相入力信号１６０３は、スイッチ
１６０９を介して入力トランジスタ１６１５へ供給され
る。また、スイッチ１６１３を介して負荷トランジスタ
１６１６及び１６１７にゲート信号が与えられ、スイッ
チ１６１２を介して出力トランジスタ１６１８へゲート
信号が与えられる。図１８の場合、同相入力信号を増幅
する回路は、入力トランジスタ１６１４及び負荷トラン
ジスタ１６１６であり、逆相入力信号を増幅する回路
は、入力トランジスタ１６１５及び負荷トランジスタ１
６１７である。
力されると、図１８において、スイッチ１６０８、１６
０９、１６１２、及び１６１３がオン状態になる。この
時、切り替え信号１６０４には“Ｌ”レベルが入力され
ているため、スイッチ１６０６、１６０７、１６１０、
及び１６１１はオフする。この時、同相入力信号１６０
２は、スイッチ１６０８を介して入力トランジスタ１６
１４へ供給される。逆相入力信号１６０３は、スイッチ
１６０９を介して入力トランジスタ１６１５へ供給され
る。また、スイッチ１６１３を介して負荷トランジスタ
１６１６及び１６１７にゲート信号が与えられ、スイッ
チ１６１２を介して出力トランジスタ１６１８へゲート
信号が与えられる。図１８の場合、同相入力信号を増幅
する回路は、入力トランジスタ１６１４及び負荷トラン
ジスタ１６１６であり、逆相入力信号を増幅する回路
は、入力トランジスタ１６１５及び負荷トランジスタ１
６１７である。
【０１０８】図１７及び図１８に示したように、本差動
増幅回路は、スイッチ１６０６乃至１６１３を切り替え
ることによって、同相入力信号の増幅回路と逆相入力信
号の増幅回路とを入れ替えることができる。これによ
り、前述したように、差動増幅回路に製造上のバラツキ
等による偶発的なオフセットが発生した場合でも、この
オフセットは、この２つの状態で符号が互いに逆で絶対
値が等しくなる。したがって、オペアンプに生じるオフ
セットのバラツキも、スイッチ１６０６乃至１６１３を
切り替えることによって、オフセットの符号が逆で絶対
値が等しい状態を実現することができ、該オフセットを
相殺できる。なお、図１７及び図１８において、点線
は、信号の流れを示すものである。
増幅回路は、スイッチ１６０６乃至１６１３を切り替え
ることによって、同相入力信号の増幅回路と逆相入力信
号の増幅回路とを入れ替えることができる。これによ
り、前述したように、差動増幅回路に製造上のバラツキ
等による偶発的なオフセットが発生した場合でも、この
オフセットは、この２つの状態で符号が互いに逆で絶対
値が等しくなる。したがって、オペアンプに生じるオフ
セットのバラツキも、スイッチ１６０６乃至１６１３を
切り替えることによって、オフセットの符号が逆で絶対
値が等しい状態を実現することができ、該オフセットを
相殺できる。なお、図１７及び図１８において、点線
は、信号の流れを示すものである。
【０１０９】図１９に本発明に係る第７の実施形態を示
す。なお、図１９はＮチャンネルＭＯＳ入力のオペアン
プである。図１９によれば、１９０１はＮチャンネル出
力トランジスタのソース電極とＧＮＤ電位との間に入る
電圧源を示し、１９０２は電圧源１９０１の電圧に応じ
てＮチャンネルの出力トランジスタ１３１９のバイアス
電流を与えるバイアス電圧入力端子を示す。これらの点
において、図１９の回路は、図１３の回路と異なってい
おり、同一の回路構成については同一の動作をするた
め、それらの回路動作の詳細な説明をここでは省略す
る。
す。なお、図１９はＮチャンネルＭＯＳ入力のオペアン
プである。図１９によれば、１９０１はＮチャンネル出
力トランジスタのソース電極とＧＮＤ電位との間に入る
電圧源を示し、１９０２は電圧源１９０１の電圧に応じ
てＮチャンネルの出力トランジスタ１３１９のバイアス
電流を与えるバイアス電圧入力端子を示す。これらの点
において、図１９の回路は、図１３の回路と異なってい
おり、同一の回路構成については同一の動作をするた
め、それらの回路動作の詳細な説明をここでは省略す
る。
【０１１０】上記電圧源１９０１を出力トランジスタ１
３１９とＧＮＤとの間に設けることによって、本回路を
ボルテージフォロワとして使用する場合、消費電力の低
減が図れる。
３１９とＧＮＤとの間に設けることによって、本回路を
ボルテージフォロワとして使用する場合、消費電力の低
減が図れる。
【０１１１】すなわち、本回路は入力トランジスタにＮ
チャンネルＭＯＳを使用しており、通常のＬＳＩで使わ
れるエンハンスメント型のトランジスタを想定すると、
その閾値電圧特性によりＧＮＤ電位付近の入力電圧では
動作しない。このため、本回路をボルテージフォロワと
して使用する場合は、本質的に高電位側の出力電圧で動
作させることになり、出力トランジスタがＧＮＤに接続
される必要はない。電圧源１９０１の電圧を上記オペア
ンプの動作電源電圧より低く設定しておくと、負荷から
オペアンプ内部へ電流が流れる場合、電流経路の電位差
は、電圧源１９０１が無い場合よりもその電圧分だけ小
さくなる。したがって、電圧源１９０１に流れた電流に
よる電力は、他の回路部分を動作させるために使用する
ことができ、結果として回路全体での消費電力を低減す
ることが可能となる。
チャンネルＭＯＳを使用しており、通常のＬＳＩで使わ
れるエンハンスメント型のトランジスタを想定すると、
その閾値電圧特性によりＧＮＤ電位付近の入力電圧では
動作しない。このため、本回路をボルテージフォロワと
して使用する場合は、本質的に高電位側の出力電圧で動
作させることになり、出力トランジスタがＧＮＤに接続
される必要はない。電圧源１９０１の電圧を上記オペア
ンプの動作電源電圧より低く設定しておくと、負荷から
オペアンプ内部へ電流が流れる場合、電流経路の電位差
は、電圧源１９０１が無い場合よりもその電圧分だけ小
さくなる。したがって、電圧源１９０１に流れた電流に
よる電力は、他の回路部分を動作させるために使用する
ことができ、結果として回路全体での消費電力を低減す
ることが可能となる。
【０１１２】図２０に本発明による第８の実施形態を示
す。図２０はＰチャンネルＭＯＳ入力のオペアンプであ
る。２００１はＰチャンネル出力トランジスタ１６１９
とＧＮＤ電位との間に入る電圧源を示し、２００２は電
圧源２００１の電圧に応じてＰチャンネル出力トランジ
スタのバイアス電流を与えるバイアス電圧入力端子を示
す。図２０の回路は、これらの点を除いて図１６の回路
と同一の動作をするため、回路動作の説明の詳細は省略
する。
す。図２０はＰチャンネルＭＯＳ入力のオペアンプであ
る。２００１はＰチャンネル出力トランジスタ１６１９
とＧＮＤ電位との間に入る電圧源を示し、２００２は電
圧源２００１の電圧に応じてＰチャンネル出力トランジ
スタのバイアス電流を与えるバイアス電圧入力端子を示
す。図２０の回路は、これらの点を除いて図１６の回路
と同一の動作をするため、回路動作の説明の詳細は省略
する。
【０１１３】電圧源２００１を出力トランジスタ１６１
９とＧＮＤとの間に設けることによって、本回路をボル
テージフォロワとして使用する場合、消費電力の低減が
図れる。
９とＧＮＤとの間に設けることによって、本回路をボル
テージフォロワとして使用する場合、消費電力の低減が
図れる。
【０１１４】すなわち、本回路は入力トランジスタにＰ
チャンネルＭＯＳを使用しており、通常のＬＳＩで使わ
れるエンハンスメント型のトランジスタを想定すると、
その閾値電圧特性により上記オペアンプの動作電源電位
付近の入力電圧では動作しない。このため、本回路をボ
ルテージフォロワとして使用する場合は、本質的に低電
位側の出力電圧で動作させることになり、出力トランジ
スタが動作電源電位に接続される必要はない。電圧源２
００１の電圧を動作電源電圧より低く設定しておくと、
オペアンプから負荷に電流が流れる場合、その電力の供
給を動作電源電圧よりも低い電圧源２００１から行うこ
とができる。このため、負荷を駆動する際の消費電力を
低減することが可能となる。
チャンネルＭＯＳを使用しており、通常のＬＳＩで使わ
れるエンハンスメント型のトランジスタを想定すると、
その閾値電圧特性により上記オペアンプの動作電源電位
付近の入力電圧では動作しない。このため、本回路をボ
ルテージフォロワとして使用する場合は、本質的に低電
位側の出力電圧で動作させることになり、出力トランジ
スタが動作電源電位に接続される必要はない。電圧源２
００１の電圧を動作電源電圧より低く設定しておくと、
オペアンプから負荷に電流が流れる場合、その電力の供
給を動作電源電圧よりも低い電圧源２００１から行うこ
とができる。このため、負荷を駆動する際の消費電力を
低減することが可能となる。
【０１１５】図２１、図２２、及び図２３に本発明によ
る第９の実施形態を示す。これらは、ドット反転駆動を
行う液晶駆動回路の出力ブロック図であり、隣り合う２
つの出力回路部分のみを示す。図２１及び図２２は、液
晶駆動電圧の極性を切り替えた場合の動作を示してい
る。
る第９の実施形態を示す。これらは、ドット反転駆動を
行う液晶駆動回路の出力ブロック図であり、隣り合う２
つの出力回路部分のみを示す。図２１及び図２２は、液
晶駆動電圧の極性を切り替えた場合の動作を示してい
る。
【０１１６】図２１及び図２２において、２１０１は第
５の実施形態で示したＮチャンネルＭＯＳ入力のオペア
ンプ（図１３参照）を示し、２１０２は第６の実施形態
で示したＰチャンネルＭＯＳ入力のオペアンプ（図１６
参照）を示し、２１０３は正極性の液晶駆動電圧を発生
するＤ／Ａ変換回路を示し、２１０４は負極性の液晶駆
動電圧を発生するＤ／Ａ変換回路を示し、２１０５乃至
２１０８は液晶駆動電圧を交流化するためのスイッチを
示し、２１０９は奇数番目の出力端子の表示データを記
憶するラッチ回路を示し、２１１０は偶数番目の出力端
子の表示データを記憶するラッチ回路を示し、２１１１
は奇数番目の出力端子を示し、２１１２は偶数番目の出
力端子を示し、２１１３は交流化スイッチ切替信号入力
を示し、２１１４は第５及び第６の実施形態で示したオ
ペアンプのスイッチ切替信号を示す。
５の実施形態で示したＮチャンネルＭＯＳ入力のオペア
ンプ（図１３参照）を示し、２１０２は第６の実施形態
で示したＰチャンネルＭＯＳ入力のオペアンプ（図１６
参照）を示し、２１０３は正極性の液晶駆動電圧を発生
するＤ／Ａ変換回路を示し、２１０４は負極性の液晶駆
動電圧を発生するＤ／Ａ変換回路を示し、２１０５乃至
２１０８は液晶駆動電圧を交流化するためのスイッチを
示し、２１０９は奇数番目の出力端子の表示データを記
憶するラッチ回路を示し、２１１０は偶数番目の出力端
子の表示データを記憶するラッチ回路を示し、２１１１
は奇数番目の出力端子を示し、２１１２は偶数番目の出
力端子を示し、２１１３は交流化スイッチ切替信号入力
を示し、２１１４は第５及び第６の実施形態で示したオ
ペアンプのスイッチ切替信号を示す。
【０１１７】以下、これらの図を使用して奇数番目の出
力端子の動作について説明する。偶数番目の出力端子に
ついては、その駆動電圧極性が逆になるだけで同一の動
作をするため、詳細な説明を省略する。
力端子の動作について説明する。偶数番目の出力端子に
ついては、その駆動電圧極性が逆になるだけで同一の動
作をするため、詳細な説明を省略する。
【０１１８】図２１は、奇数番目の出力端子２１１１が
正極性駆動電圧を出力し、偶数番目の出力端子２１１２
が負極性駆動電圧を出力する場合を示す。この場合、奇
数番目の出力端子の表示データは、ラッチ回路２１０９
からスイッチ２１０５を介して正極性Ｄ／Ａ変換回路２
１０３へ送られ、その出力がオペアンプ２１０１に与え
られた後、スイッチ２１０７を介して奇数番目の出力端
子２１１１から出力される（図２１中の太線で示す矢印
を参照）。
正極性駆動電圧を出力し、偶数番目の出力端子２１１２
が負極性駆動電圧を出力する場合を示す。この場合、奇
数番目の出力端子の表示データは、ラッチ回路２１０９
からスイッチ２１０５を介して正極性Ｄ／Ａ変換回路２
１０３へ送られ、その出力がオペアンプ２１０１に与え
られた後、スイッチ２１０７を介して奇数番目の出力端
子２１１１から出力される（図２１中の太線で示す矢印
を参照）。
【０１１９】図２２は、奇数番目の出力端子２１１１が
負極性駆動電圧を出力し、偶数番目の出力端子２１１２
が正極性駆動電圧を出力する場合を示す。この場合、奇
数番目の出力端子の表示データは、ラッチ回路２１０９
からスイッチ２１０６を介して負極性Ｄ／Ａ変換回路２
１０４へ送られ、その出力がオペアンプ２１０２に与え
られた後、スイッチ２１０７を介して奇数番目の出力端
子２１１１から出力される（図２２中の太線で示す矢印
を参照）。
負極性駆動電圧を出力し、偶数番目の出力端子２１１２
が正極性駆動電圧を出力する場合を示す。この場合、奇
数番目の出力端子の表示データは、ラッチ回路２１０９
からスイッチ２１０６を介して負極性Ｄ／Ａ変換回路２
１０４へ送られ、その出力がオペアンプ２１０２に与え
られた後、スイッチ２１０７を介して奇数番目の出力端
子２１１１から出力される（図２２中の太線で示す矢印
を参照）。
【０１２０】ここで、オペアンプが製造上の理由等で特
性が異なり、偶発的なオフセット電圧を持つ場合につい
て説明する。前述したように、本回路のオペアンプはス
イッチ切替信号により、そのオフセットの符号を反転さ
せることができる。いま、オペアンプ２１０１がオフセ
ット電圧Ａ又は−Ａに切り替えることができ、オペアン
プ２１０２がオフセット電圧Ｂ又は−Ｂに切り替えるこ
とができるものとする。この場合、奇数番目の出力端子
の出力電圧は、正極性出力時はＡ又は−Ａのオフセット
を持ち、負極性出力時はＢ又は−Ｂのオフセットを持つ
ことになる。オフセットの符号の選択は、オペアンプの
スイッチ切替信号で行われる。
性が異なり、偶発的なオフセット電圧を持つ場合につい
て説明する。前述したように、本回路のオペアンプはス
イッチ切替信号により、そのオフセットの符号を反転さ
せることができる。いま、オペアンプ２１０１がオフセ
ット電圧Ａ又は−Ａに切り替えることができ、オペアン
プ２１０２がオフセット電圧Ｂ又は−Ｂに切り替えるこ
とができるものとする。この場合、奇数番目の出力端子
の出力電圧は、正極性出力時はＡ又は−Ａのオフセット
を持ち、負極性出力時はＢ又は−Ｂのオフセットを持つ
ことになる。オフセットの符号の選択は、オペアンプの
スイッチ切替信号で行われる。
【０１２１】以上の関係を、図２３の端子ＳＷＰ及び端
子ＲＥＶを使用して真理値表にまとめたものを表１に示
す。なお、図２３は、図２１及び図２２におけるブロッ
ク２１１５の具体的構成例を示すものであり、図２３に
おいて、２３０１は第５の実施形態で示したＮチャンネ
ルＭＯＳ入力のオペアンプ（図１３参照）に対応し、２
３０２は第６の実施形態で示したＰチャンネルＭＯＳ入
力のオペアンプ（図１６参照）に対応している。また、
図２３において、２３０７及び２３０８は、図２１及び
図２２におけるスイッチ２１０７及び２１０８にそれぞ
れ対応している。更に、図２３において、出力端子２３
１１及び２３１２は、図２１及び図２２における出力端
子２１１１及び２１１２にそれぞれ対応している。図２
３中、ＶＢＮおよびＶＢＰは、オペアンプに動作点を与
えるためのバイアス電圧入力端子をそれぞれ示す。更
に、図２３中の２３１３は図２１及び図２２中の２１１
３（交流化スイッチ切替信号入力）に対応し、図２３中
の２３１４は図２１及び図２２中の２１１４（第５及び
第６の実施形態で示したオペアンプのスイッチ切替信
号）に対応する。
子ＲＥＶを使用して真理値表にまとめたものを表１に示
す。なお、図２３は、図２１及び図２２におけるブロッ
ク２１１５の具体的構成例を示すものであり、図２３に
おいて、２３０１は第５の実施形態で示したＮチャンネ
ルＭＯＳ入力のオペアンプ（図１３参照）に対応し、２
３０２は第６の実施形態で示したＰチャンネルＭＯＳ入
力のオペアンプ（図１６参照）に対応している。また、
図２３において、２３０７及び２３０８は、図２１及び
図２２におけるスイッチ２１０７及び２１０８にそれぞ
れ対応している。更に、図２３において、出力端子２３
１１及び２３１２は、図２１及び図２２における出力端
子２１１１及び２１１２にそれぞれ対応している。図２
３中、ＶＢＮおよびＶＢＰは、オペアンプに動作点を与
えるためのバイアス電圧入力端子をそれぞれ示す。更
に、図２３中の２３１３は図２１及び図２２中の２１１
３（交流化スイッチ切替信号入力）に対応し、図２３中
の２３１４は図２１及び図２２中の２１１４（第５及び
第６の実施形態で示したオペアンプのスイッチ切替信
号）に対応する。
【０１２２】また、実際に液晶表示装置を駆動する際の
表示画素に印加される電圧波形の例を図２４に示す。図
２４は、交流化スイッチ切替信号ＲＥＶの周期に対し
て、オペアンプスイッチ切替信号ＳＷＰの周期を２倍に
した場合である。
表示画素に印加される電圧波形の例を図２４に示す。図
２４は、交流化スイッチ切替信号ＲＥＶの周期に対し
て、オペアンプスイッチ切替信号ＳＷＰの周期を２倍に
した場合である。
【０１２３】なお、ＳＷＰ周期がＲＥＶ周期の偶数倍で
あれば、特にその比は上記２倍に限定されるものではな
い。
あれば、特にその比は上記２倍に限定されるものではな
い。
【０１２４】
【表１】
【０１２５】図２４において、２５０１は奇数番目の出
力端子により駆動される画素電圧の理想値を示し、２５
０２は実際の電圧を示す。ここでは、ＲＥＶ信号は、１
フレーム毎に反転しており、ＳＷＰ信号は２フレーム毎
に反転している。この結果、画素電圧の理想値と実際の
電圧値との差は、１フレーム毎に、Ａ、Ｂ、−Ａ、及び
−Ｂと順次変化し、４フレームで最初の状態に戻る。こ
こで、第１フレームと第３フレームの偏差は、互いに逆
符号で等しい。同様に、第２フレームと第４フレームの
偏差は、互いに逆符号で等しい。
力端子により駆動される画素電圧の理想値を示し、２５
０２は実際の電圧を示す。ここでは、ＲＥＶ信号は、１
フレーム毎に反転しており、ＳＷＰ信号は２フレーム毎
に反転している。この結果、画素電圧の理想値と実際の
電圧値との差は、１フレーム毎に、Ａ、Ｂ、−Ａ、及び
−Ｂと順次変化し、４フレームで最初の状態に戻る。こ
こで、第１フレームと第３フレームの偏差は、互いに逆
符号で等しい。同様に、第２フレームと第４フレームの
偏差は、互いに逆符号で等しい。
【０１２６】フレームの周期が液晶材料の反応時間に対
し十分早ければ、第１フレームでの偏差と第３フレーム
での偏差は互いに打ち消され、第２フレームでの偏差と
第４フレームでの偏差は互いに打ち消される。したがっ
て、十分長い時間において、液晶駆動出力端子毎の偏差
のバラツキは、各々の表示画素での打ち消し動作によ
り、人の目に見える表示となっては現れない。
し十分早ければ、第１フレームでの偏差と第３フレーム
での偏差は互いに打ち消され、第２フレームでの偏差と
第４フレームでの偏差は互いに打ち消される。したがっ
て、十分長い時間において、液晶駆動出力端子毎の偏差
のバラツキは、各々の表示画素での打ち消し動作によ
り、人の目に見える表示となっては現れない。
【０１２７】以上のように、上記の第９の実施形態に係
る液晶駆動回路では、液晶駆動端子毎の出力電圧のバラ
ツキをそれ自身の逆方向のバラツキでもって打ち消すこ
とができる。
る液晶駆動回路では、液晶駆動端子毎の出力電圧のバラ
ツキをそれ自身の逆方向のバラツキでもって打ち消すこ
とができる。
【０１２８】図２５に、本発明の第１０の実施形態とし
て、図２１のブロック２１１５の他の回路構成例を示
す。図２５は、前述の図２３に対応しており、図２５に
示した部分以外の構成は図２１と同一であるため、省略
する。
て、図２１のブロック２１１５の他の回路構成例を示
す。図２５は、前述の図２３に対応しており、図２５に
示した部分以外の構成は図２１と同一であるため、省略
する。
【０１２９】図２５において、２６０１は第７の実施形
態で示したオペアンプ（図１９参照）であり、Ｎチャン
ネルＭＯＳ出力トランジスタのソース電極に電圧源２６
１７が挿入されている。２６１９は端子ＶＢＮ２を介し
て入力されるバイアス入力であり、ＮチャンネルＭＯＳ
出力トランジスタにバイアス電圧を与える。２６０２は
第８の実施形態で示したオペアンプ（図２０参照）であ
り、ＰチャンネルＭＯＳ出力トランジスタのソース電極
に電圧源２６１８が挿入されている。２６２０は端子Ｖ
ＢＰ２を介して入力されるバイアス入力であり、Ｐチャ
ンネルＭＯＳ出力トランジスタにバイアス電圧を与え
る。電圧源２６１７及び２６１８は、前述したように、
回路の低消費電力化を可能にする。その他の動作は、第
９の実施形態で説明したものと同一でありので、詳細な
説明を省略する。
態で示したオペアンプ（図１９参照）であり、Ｎチャン
ネルＭＯＳ出力トランジスタのソース電極に電圧源２６
１７が挿入されている。２６１９は端子ＶＢＮ２を介し
て入力されるバイアス入力であり、ＮチャンネルＭＯＳ
出力トランジスタにバイアス電圧を与える。２６０２は
第８の実施形態で示したオペアンプ（図２０参照）であ
り、ＰチャンネルＭＯＳ出力トランジスタのソース電極
に電圧源２６１８が挿入されている。２６２０は端子Ｖ
ＢＰ２を介して入力されるバイアス入力であり、Ｐチャ
ンネルＭＯＳ出力トランジスタにバイアス電圧を与え
る。電圧源２６１７及び２６１８は、前述したように、
回路の低消費電力化を可能にする。その他の動作は、第
９の実施形態で説明したものと同一でありので、詳細な
説明を省略する。
【０１３０】なお、図２５において、２６１１は奇数番
目の出力端子を示し、２６１２は偶数番目の出力端子を
示す。
目の出力端子を示し、２６１２は偶数番目の出力端子を
示す。
【０１３１】図２６に、本発明の第１１の実施形態とし
て、図２１のブロック２１１５の更に他の回路構成例を
示す。図２６は、前述の図２３に対応しており、図２６
に示した部分以外の構成は図２１と同一であるので、詳
細な説明を省略する。
て、図２１のブロック２１１５の更に他の回路構成例を
示す。図２６は、前述の図２３に対応しており、図２６
に示した部分以外の構成は図２１と同一であるので、詳
細な説明を省略する。
【０１３２】図２６において、２７１７はオペアンプの
出力トランジスタのソース電極に接続された電圧源であ
り、図２５における電圧源２６１７及び２６１８を１つ
の電圧源にまとめたものである。これにより、電圧源２
６１７及び２６１８を別々に２個設けた場合と比較する
と、省スペース化が可能となり、電圧源２７１７を設け
た場合の効果は、図２５の場合と同一である。ドット反
転駆動の液晶表示装置では、電圧源２７１７として、液
晶パネルの対向電極の電圧源をそのまま使用することが
できる。その他の動作については、第９の実施形態で説
明したものと同一であるため、詳細な説明を省略する。
出力トランジスタのソース電極に接続された電圧源であ
り、図２５における電圧源２６１７及び２６１８を１つ
の電圧源にまとめたものである。これにより、電圧源２
６１７及び２６１８を別々に２個設けた場合と比較する
と、省スペース化が可能となり、電圧源２７１７を設け
た場合の効果は、図２５の場合と同一である。ドット反
転駆動の液晶表示装置では、電圧源２７１７として、液
晶パネルの対向電極の電圧源をそのまま使用することが
できる。その他の動作については、第９の実施形態で説
明したものと同一であるため、詳細な説明を省略する。
【０１３３】なお、図２６において、２７０７及び２７
０８は、液晶駆動出力の出力電圧極性を切り替える出力
交流化スイッチを示している。
０８は、液晶駆動出力の出力電圧極性を切り替える出力
交流化スイッチを示している。
【０１３４】図２７に、本発明の第１２の実施形態とし
て、図２６の出力回路を使用した他の回路構成例を示
す。図２７において、２８０１は図２６に示すオペアン
プ２７０１に対応する。同様に、２８０２は図２６の２
７０２に対応し、２８０７は図２６の２７０７に対応
し、２８０８は図２６の２７０８に対応し、２８１１は
奇数番目の出力端子を示し、２８１２は偶数番目の出力
端子を示し、２８１３は図２６の２７１３、２８１４は
図２６の２７１４に対応する。
て、図２６の出力回路を使用した他の回路構成例を示
す。図２７において、２８０１は図２６に示すオペアン
プ２７０１に対応する。同様に、２８０２は図２６の２
７０２に対応し、２８０７は図２６の２７０７に対応
し、２８０８は図２６の２７０８に対応し、２８１１は
奇数番目の出力端子を示し、２８１２は偶数番目の出力
端子を示し、２８１３は図２６の２７１３、２８１４は
図２６の２７１４に対応する。
【０１３５】２８０３は正極性の液晶駆動電圧を発生す
るＤ／Ａ変換回路を示し、２８０４は負極性の液晶駆動
電圧を発生するＤ／Ａ変換回路を示し、２８０５及び２
８０６はオペアンプの入力端子の接続をＤ／Ａ変換回路
の出力端子と中間電圧の電源端子との問で切り替えるス
イッチをそれぞれ示し、２８０９及び２８１０は液晶パ
ネルの信号線をそれぞれ示し、２８１５はスイッチ２８
０５及び２８０６を切り替える切替信号を示し、２８１
６は液晶パネルの対向電極に印加される電圧（対向電極
電圧）と同じ電源から出力される中間電圧を示し、図２
６の２７１７に対応し、ここでは、Ｖｃｏｍで表す。２
８１７及び２８１８は、液晶パネルの隣り合う２つの負
荷容量を示す。
るＤ／Ａ変換回路を示し、２８０４は負極性の液晶駆動
電圧を発生するＤ／Ａ変換回路を示し、２８０５及び２
８０６はオペアンプの入力端子の接続をＤ／Ａ変換回路
の出力端子と中間電圧の電源端子との問で切り替えるス
イッチをそれぞれ示し、２８０９及び２８１０は液晶パ
ネルの信号線をそれぞれ示し、２８１５はスイッチ２８
０５及び２８０６を切り替える切替信号を示し、２８１
６は液晶パネルの対向電極に印加される電圧（対向電極
電圧）と同じ電源から出力される中間電圧を示し、図２
６の２７１７に対応し、ここでは、Ｖｃｏｍで表す。２
８１７及び２８１８は、液晶パネルの隣り合う２つの負
荷容量を示す。
【０１３６】図２８に、図２７の回路の動作波形図を示
す。ここで、交流化スイッチ切替信号２８１３をＲＥＶ
で表し、オペアンプの入力切替信号２８１５をＰＲＥで
表している。また、オペアンプ内部のスイッチを切り替
える切替信号２８１４は、本動作の説明に直接関係しな
いので、ここでは省略する。
す。ここで、交流化スイッチ切替信号２８１３をＲＥＶ
で表し、オペアンプの入力切替信号２８１５をＰＲＥで
表している。また、オペアンプ内部のスイッチを切り替
える切替信号２８１４は、本動作の説明に直接関係しな
いので、ここでは省略する。
【０１３７】図２９、図３０、図３１を参照して、図２
８の動作波形図に基づく本実施形態の動作を説明する。
ここでは、説明の便宜上、中間電圧Ｖｃｏｍを電源電圧
ＶＣＣの２分の１の電圧として説明している。
８の動作波形図に基づく本実施形態の動作を説明する。
ここでは、説明の便宜上、中間電圧Ｖｃｏｍを電源電圧
ＶＣＣの２分の１の電圧として説明している。
【０１３８】図２９は初期状態を示し、正極性のＤ／Ａ
変換回路２８０３がＶＣＣを出力しており、負極性のＤ
／Ａ変換回路２８０４が０Ｖを出力しているものとす
る。この場合、負荷容量２８１７はオペアンプ２８０１
により電源電圧ＶＣＣまで充電される一方、負荷容量２
８１８はオペアンプ２８０２によりＧＮＤ電位（０Ｖ）
に放電される。
変換回路２８０３がＶＣＣを出力しており、負極性のＤ
／Ａ変換回路２８０４が０Ｖを出力しているものとす
る。この場合、負荷容量２８１７はオペアンプ２８０１
により電源電圧ＶＣＣまで充電される一方、負荷容量２
８１８はオペアンプ２８０２によりＧＮＤ電位（０Ｖ）
に放電される。
【０１３９】次に、ＰＲＥ信号が切り替わり、スイッチ
２８０５及び２８０６によりオペアンプの入力端子に中
間電圧Ｖｃｏｍ（＝ＶＣＣ／２）が与えられると（図３
０の状態）、オペアンプ２８０１及び２８０２は共に、
ボルテージフォロワとして動作し、入力電圧に等しい中
間電圧Ｖｃｏｍをそれぞれ出力する。したがって、図に
太線の矢印で示した経路で、負荷容量２８１７の電荷が
中間電圧Ｖｃｏｍに放電され、同時に、負荷容量２８１
８に中間電圧Ｖｃｏｍから充電が行われる。この２つの
電荷移動は、中間電圧Ｖｃｏｍへの出入りとしては互い
に打ち消し合う方向であり、したがって図３０の過渡電
流では電力を消費しない。過渡電流が収まり定常状態に
至ると、２つの負荷容量の電圧は、共にＶｃｏｍ、即ち
ＶＣＣの２分の１となる。
２８０５及び２８０６によりオペアンプの入力端子に中
間電圧Ｖｃｏｍ（＝ＶＣＣ／２）が与えられると（図３
０の状態）、オペアンプ２８０１及び２８０２は共に、
ボルテージフォロワとして動作し、入力電圧に等しい中
間電圧Ｖｃｏｍをそれぞれ出力する。したがって、図に
太線の矢印で示した経路で、負荷容量２８１７の電荷が
中間電圧Ｖｃｏｍに放電され、同時に、負荷容量２８１
８に中間電圧Ｖｃｏｍから充電が行われる。この２つの
電荷移動は、中間電圧Ｖｃｏｍへの出入りとしては互い
に打ち消し合う方向であり、したがって図３０の過渡電
流では電力を消費しない。過渡電流が収まり定常状態に
至ると、２つの負荷容量の電圧は、共にＶｃｏｍ、即ち
ＶＣＣの２分の１となる。
【０１４０】次に、ＰＲＥ信号が切り替わり、オペアン
プの入力端子にＤ／Ａ変換回路の出力が接続され、同時
に、交流化スイッチ切替信号が切り替わると、図３１に
太線の矢印で示した経路で電流が流れる。すなわち、負
荷容量２８１７はオペアンプ２８０２により０Ｖに放電
される一方、負荷容量２８１８はオペアンプ２８０１に
よりＶＣＣまで充電される。このように、本実施形態で
は、電力を消費するのは図３１に示した動作のみであ
り、負荷を充電するために必要な電力は従来技術による
回路の半分ですむため、液晶表示素子の交流化の際の消
費電力を著しく低減することができる。
プの入力端子にＤ／Ａ変換回路の出力が接続され、同時
に、交流化スイッチ切替信号が切り替わると、図３１に
太線の矢印で示した経路で電流が流れる。すなわち、負
荷容量２８１７はオペアンプ２８０２により０Ｖに放電
される一方、負荷容量２８１８はオペアンプ２８０１に
よりＶＣＣまで充電される。このように、本実施形態で
は、電力を消費するのは図３１に示した動作のみであ
り、負荷を充電するために必要な電力は従来技術による
回路の半分ですむため、液晶表示素子の交流化の際の消
費電力を著しく低減することができる。
【０１４１】図３２に、本発明の第１３の実施形態とし
て、図２６の出力回路を使用した他の回路構成例を示
す。図３２において、３３０１は図２６に示すオペアン
プ２７０１に対応する。同様に、３３０２は図２６の２
７０２に対応し、３３０７は図２６の２７０７に対応
し、３３０８は図２６の２７０８に対応し、３３１１は
奇数番目の出力端子を示し、３３１２は偶数番目の出力
端子を示し、３３１３は図２６の２７１３に対応し、３
３１４は図２６の２７１４に対応する。
て、図２６の出力回路を使用した他の回路構成例を示
す。図３２において、３３０１は図２６に示すオペアン
プ２７０１に対応する。同様に、３３０２は図２６の２
７０２に対応し、３３０７は図２６の２７０７に対応
し、３３０８は図２６の２７０８に対応し、３３１１は
奇数番目の出力端子を示し、３３１２は偶数番目の出力
端子を示し、３３１３は図２６の２７１３に対応し、３
３１４は図２６の２７１４に対応する。
【０１４２】３３０３は正極性の液晶駆動電圧を発生す
るＤ／Ａ変換回路を示し、３３０４は負極性の液晶駆動
電圧を発生するＤ／Ａ変換回路を示し、３３０５は正極
性Ｄ／Ａ変換回路の出力信号を示し、３３０６は負極性
Ｄ／Ａ変換回路の出力信号を示し、３３０９及び３３１
０は液晶パネルの信号線を示し、３３１５はＤ／Ａ変換
回路の制御信号を示し、２つのＤ／Ａ変換回路の出力電
圧をいずれも中間電圧に最も近い電圧に固定する機能を
持つ。３３１６は液晶パネルの対向電極に印加される電
圧と同じ電源から出力される中間電圧（Ｖｃｏｍ）であ
り、図２６の電圧源２７１７に対応する。３３１７及び
３３１８は液晶パネルの隣り合う２つの負荷容量を示
す。
るＤ／Ａ変換回路を示し、３３０４は負極性の液晶駆動
電圧を発生するＤ／Ａ変換回路を示し、３３０５は正極
性Ｄ／Ａ変換回路の出力信号を示し、３３０６は負極性
Ｄ／Ａ変換回路の出力信号を示し、３３０９及び３３１
０は液晶パネルの信号線を示し、３３１５はＤ／Ａ変換
回路の制御信号を示し、２つのＤ／Ａ変換回路の出力電
圧をいずれも中間電圧に最も近い電圧に固定する機能を
持つ。３３１６は液晶パネルの対向電極に印加される電
圧と同じ電源から出力される中間電圧（Ｖｃｏｍ）であ
り、図２６の電圧源２７１７に対応する。３３１７及び
３３１８は液晶パネルの隣り合う２つの負荷容量を示
す。
【０１４３】図３３に、図３２の回路の要部信号の動作
波形図を示す。ここで、交流化スイッチ切替信号３３１
３をＲＥＶとし、Ｄ／Ａ変換の制御信号３３１５をＣＯ
ＮＴとしている。また、オペアンプ内部のスイッチを切
り替える切替信号３３１４をＳＷＰとし、このＳＷＰは
本動作の説明に直接関係しないので、その説明を省略す
る。
波形図を示す。ここで、交流化スイッチ切替信号３３１
３をＲＥＶとし、Ｄ／Ａ変換の制御信号３３１５をＣＯ
ＮＴとしている。また、オペアンプ内部のスイッチを切
り替える切替信号３３１４をＳＷＰとし、このＳＷＰは
本動作の説明に直接関係しないので、その説明を省略す
る。
【０１４４】図３３では、正極性のＤ／Ａ変換回路３３
０３の最も低い出力電圧をＶＨ０とし、負極性のＤ／Ａ
変換回路３３０４の最も高い出力電圧をＶＬ０としてお
り、通常、ＶＨ０は、Ｖｃｏｍに対して僅かに高い電圧
であり、また、ＶＬ０は、Ｖｃｏｍに対して僅かに低い
電圧であるが、２つの電圧は同じであってもかまわな
い。
０３の最も低い出力電圧をＶＨ０とし、負極性のＤ／Ａ
変換回路３３０４の最も高い出力電圧をＶＬ０としてお
り、通常、ＶＨ０は、Ｖｃｏｍに対して僅かに高い電圧
であり、また、ＶＬ０は、Ｖｃｏｍに対して僅かに低い
電圧であるが、２つの電圧は同じであってもかまわな
い。
【０１４５】図３４、図３５、及び図３６に、図３３の
動作波形図による本実施形態の動作を説明する。ここで
図３４は初期状態を示し、実施形態１２の図２９と同等
の状態である。
動作波形図による本実施形態の動作を説明する。ここで
図３４は初期状態を示し、実施形態１２の図２９と同等
の状態である。
【０１４６】次に、ＣＯＮＴ信号が切り替わり、正極性
のＤ／Ａ変換回路３３０３が電圧ＶＨ０を出力し、負極
性のＤ／Ａ変換回路３３０４が電圧ＶＬ０を出力した状
態を図３５に示す。２つのオペアンプ３３０１及び３３
０２はボルテージフォロワとしてそれぞれ動作するた
め、オペアンプ３３０１はＶＨ０を出力し、オペアンプ
３３０２はＶＬ０を出力する。したがって、図３５に示
した経路で、負荷容量３３１７の電荷が中間電圧Ｖｃｏ
ｍに放電され、同時に、負荷容量３３１８に中間電圧Ｖ
ｃｏｍから充電が行われる。
のＤ／Ａ変換回路３３０３が電圧ＶＨ０を出力し、負極
性のＤ／Ａ変換回路３３０４が電圧ＶＬ０を出力した状
態を図３５に示す。２つのオペアンプ３３０１及び３３
０２はボルテージフォロワとしてそれぞれ動作するた
め、オペアンプ３３０１はＶＨ０を出力し、オペアンプ
３３０２はＶＬ０を出力する。したがって、図３５に示
した経路で、負荷容量３３１７の電荷が中間電圧Ｖｃｏ
ｍに放電され、同時に、負荷容量３３１８に中間電圧Ｖ
ｃｏｍから充電が行われる。
【０１４７】上記の２つの電荷移動は、中間電圧Ｖｃｏ
ｍへの出入りとしては互いに打ち消し合う方向（図３５
中の太線の矢印を参照）であり、従って図３５の過渡電
流では電力を消費しない。過渡電流が収まり定常状態に
至ると、負荷容量３３１７の電位はＶＨ０となり、負荷
容量３３１８の電位はＶＬ０となる。次に、ＣＯＮＴ信
号が切り替わり、２つのＤ／Ａ変換回路３３０３及び３
３０４が初めと同じ表示電圧を出力し、同時に、交流化
スイッチ切替信号が切り替わると、図３５に太線の矢印
で示した経路で電流が流れる。
ｍへの出入りとしては互いに打ち消し合う方向（図３５
中の太線の矢印を参照）であり、従って図３５の過渡電
流では電力を消費しない。過渡電流が収まり定常状態に
至ると、負荷容量３３１７の電位はＶＨ０となり、負荷
容量３３１８の電位はＶＬ０となる。次に、ＣＯＮＴ信
号が切り替わり、２つのＤ／Ａ変換回路３３０３及び３
３０４が初めと同じ表示電圧を出力し、同時に、交流化
スイッチ切替信号が切り替わると、図３５に太線の矢印
で示した経路で電流が流れる。
【０１４８】すなわち、負荷容量３３１７はオペアンプ
３３０２により０Ｖに放電される一方、負荷容量３３１
８はオペアンプ３３０１によりＶＣＣまで充電される。
このように、本実施形態では、電力を消費するのは図３
６に示した動作の場合のみであり、負荷を充電するため
に必要な電力は従来技術による回路のほぼ半分ですむた
め、液晶表示素子の交流化の際の消費電力を著しく低減
することができる。
３３０２により０Ｖに放電される一方、負荷容量３３１
８はオペアンプ３３０１によりＶＣＣまで充電される。
このように、本実施形態では、電力を消費するのは図３
６に示した動作の場合のみであり、負荷を充電するため
に必要な電力は従来技術による回路のほぼ半分ですむた
め、液晶表示素子の交流化の際の消費電力を著しく低減
することができる。
【０１４９】以上のように、本発明の差動増幅回路は、
１組のソース結合ペアＭＯＳトランジスタと、前記２つ
のトランジスタにゲート信号を与える２つの入力端子
と、前記２つのトランジスタの負荷となる２つの抵抗素
子と、前記２つの抵抗素子から出力信号を取り出す２つ
の出力端子とを持つＭＯＳトランジスタ入力の差動増幅
回路において、前記２つの入力端子を入れ替えるスイッ
チ素子と、前記２つの出力端子を入れ替えるスイッチ素
子と、前記スイッチ素子を切り替える切替信号入力端子
とを有している。上記負荷素子は、例えば抵抗素子で構
成される。
１組のソース結合ペアＭＯＳトランジスタと、前記２つ
のトランジスタにゲート信号を与える２つの入力端子
と、前記２つのトランジスタの負荷となる２つの抵抗素
子と、前記２つの抵抗素子から出力信号を取り出す２つ
の出力端子とを持つＭＯＳトランジスタ入力の差動増幅
回路において、前記２つの入力端子を入れ替えるスイッ
チ素子と、前記２つの出力端子を入れ替えるスイッチ素
子と、前記スイッチ素子を切り替える切替信号入力端子
とを有している。上記負荷素子は、例えば抵抗素子で構
成される。
【０１５０】また、本発明の他の差動増幅回路は、１組
のソース結合ペアＭＯＳトランジスタと、前記２つのト
ランジスタにゲート信号を与える２つの入力端子と、前
記ソース結合ペアトランジスタの能動負荷となる１組の
カレントミラー構成のＭＯＳトランジスタと、前記２つ
の負荷トランジスタから出力信号を取り出す２つの出力
端子とを持つＭＯＳトランジスタ入力の差動増幅回路に
おいて、前記２つの入力端子を入れ替えるスイッチ素子
と、前記２つの出力端子を入れ替えるスイッチ素子と、
前記スイッチ素子を切り替える切替信号入力端子とを有
している。
のソース結合ペアＭＯＳトランジスタと、前記２つのト
ランジスタにゲート信号を与える２つの入力端子と、前
記ソース結合ペアトランジスタの能動負荷となる１組の
カレントミラー構成のＭＯＳトランジスタと、前記２つ
の負荷トランジスタから出力信号を取り出す２つの出力
端子とを持つＭＯＳトランジスタ入力の差動増幅回路に
おいて、前記２つの入力端子を入れ替えるスイッチ素子
と、前記２つの出力端子を入れ替えるスイッチ素子と、
前記スイッチ素子を切り替える切替信号入力端子とを有
している。
【０１５１】本発明のＮチャンネルＭＯＳトランジスタ
入力のＣＭＯＳ構成のオペアンプは、前記差動増幅回路
を入力回路に有している。
入力のＣＭＯＳ構成のオペアンプは、前記差動増幅回路
を入力回路に有している。
【０１５２】また、本発明のＰチャンネルＭＯＳトラン
ジスタ入力のＣＭＯＳ構成のオペアンプ回路は、前記差
動増幅回路を入力回路に有している。
ジスタ入力のＣＭＯＳ構成のオペアンプ回路は、前記差
動増幅回路を入力回路に有している。
【０１５３】また、本発明のＣＭＯＳ構成のオペアンプ
回路は、前記のＮチャンネルＭＯＳトランジスタ入力の
オペアンプ回路において、その出力段のＮチャンネルＭ
ＯＳトランジスタのソース電極を、ＧＮＤ電位よりも高
く、且つ、電源電位よりも低い第３の電位に接続してい
る。
回路は、前記のＮチャンネルＭＯＳトランジスタ入力の
オペアンプ回路において、その出力段のＮチャンネルＭ
ＯＳトランジスタのソース電極を、ＧＮＤ電位よりも高
く、且つ、電源電位よりも低い第３の電位に接続してい
る。
【０１５４】また、本発明のＣＭＯＳ構成のオペアンプ
回路は、前記のＰチャンネルＭＯＳトランジスタ入力の
オペアンプ回路において、その出力段のＰチャンネルＭ
ＯＳトランジスタのソース電極を、ＧＮＤ電位よりも高
く、且つ、電源電位よりも低い第３の電位に接続してい
る。
回路は、前記のＰチャンネルＭＯＳトランジスタ入力の
オペアンプ回路において、その出力段のＰチャンネルＭ
ＯＳトランジスタのソース電極を、ＧＮＤ電位よりも高
く、且つ、電源電位よりも低い第３の電位に接続してい
る。
【０１５５】本発明の液晶駆動回路は、上記のＮチャン
ネルＭＯＳトランジスタ入力のオペアンプ回路のいずれ
か１つと、上記のＰチャンネルＭＯＳトランジスタ入力
のオペアンプ回路のいずれか１つと、前記２つのオペア
ンプ回路の出力信号が出力される２つの液晶駆動出力端
子と、前記２つのオペアンプ回路の出力信号と前記２つ
の液晶駆動出力端子との間で、前記２つのオペアンプ回
路の出力端子と前記２つの液晶駆動出力端子との接続関
係を入れ替えるスイッチ素子と、前記スイッチ素子を切
り替える切替信号入力端子とを有している。
ネルＭＯＳトランジスタ入力のオペアンプ回路のいずれ
か１つと、上記のＰチャンネルＭＯＳトランジスタ入力
のオペアンプ回路のいずれか１つと、前記２つのオペア
ンプ回路の出力信号が出力される２つの液晶駆動出力端
子と、前記２つのオペアンプ回路の出力信号と前記２つ
の液晶駆動出力端子との間で、前記２つのオペアンプ回
路の出力端子と前記２つの液晶駆動出力端子との接続関
係を入れ替えるスイッチ素子と、前記スイッチ素子を切
り替える切替信号入力端子とを有している。
【０１５６】上記液晶駆動回路において、Ｎチャンネル
入力のオペアンプの入力端子を、一時的に、ＧＮＤ電位
より高く、且つ、電源電位よりも低い第３の電位に接続
するスイッチ素子と、Ｐチャンネル入力のオペアンプの
入力端子を、一時的に、ＧＮＤ電位より高く、且つ、電
源電位よりも低い第３の電位に接続するスイッチ素子と
を有していることが好ましい。
入力のオペアンプの入力端子を、一時的に、ＧＮＤ電位
より高く、且つ、電源電位よりも低い第３の電位に接続
するスイッチ素子と、Ｐチャンネル入力のオペアンプの
入力端子を、一時的に、ＧＮＤ電位より高く、且つ、電
源電位よりも低い第３の電位に接続するスイッチ素子と
を有していることが好ましい。
【０１５７】上記発明によれば、差動増幅回路の入力ト
ランジスタを入れ替えながら使用することで、製造上の
バラツキなどに起因する偶発的なオフセット電圧を液晶
表示素子上で平均化することにより、より高品位な表示
が行える液晶表示装置を構成することができる。
ランジスタを入れ替えながら使用することで、製造上の
バラツキなどに起因する偶発的なオフセット電圧を液晶
表示素子上で平均化することにより、より高品位な表示
が行える液晶表示装置を構成することができる。
【０１５８】また、上記発明によれば、フルダイナミッ
クレンジの出力オペアンプ回路を使用しなくても、高品
位な表示が行える液晶表示装置を実現することができ、
フルダイナミックレンジの出力回路の場合と比較して、
低コストでコンパクトな液晶駆動回路で、低消費電力の
液晶表示装置を構成することができる。
クレンジの出力オペアンプ回路を使用しなくても、高品
位な表示が行える液晶表示装置を実現することができ、
フルダイナミックレンジの出力回路の場合と比較して、
低コストでコンパクトな液晶駆動回路で、低消費電力の
液晶表示装置を構成することができる。
【０１５９】さらに、上記発明によれば、液晶画素に充
電された電力を、一旦中間電圧を持つ電圧源に回収し、
他の回路、若しくは、液晶駆動回路自身においてそれを
再利用することができ、これにより、低消費電力の液晶
表示装置を実現することができる。
電された電力を、一旦中間電圧を持つ電圧源に回収し、
他の回路、若しくは、液晶駆動回路自身においてそれを
再利用することができ、これにより、低消費電力の液晶
表示装置を実現することができる。
【０１６０】なお、本発明は、上記の実施の形態に限定
されるものではなく、本発明の範囲内で種々の変更が可
能である。
されるものではなく、本発明の範囲内で種々の変更が可
能である。
【０１６１】
【発明の効果】請求項１に係る発明の差動増幅回路は、
以上のように、同相及び逆相の入力信号を増幅する第１
及び第２増幅回路と、上記２つの入力信号を選択的に切
り替えて上記の第１及び第２増幅回路へ入力すると共
に、上記の第１又は第２増幅回路の一方によって増幅さ
れた同相入力信号を逆相出力信号として出力する一方、
上記の第１又は第２増幅回路の他方によって増幅された
逆相入力信号を同相出力信号として出力する制御手段と
を備えたことを特徴としている。
以上のように、同相及び逆相の入力信号を増幅する第１
及び第２増幅回路と、上記２つの入力信号を選択的に切
り替えて上記の第１及び第２増幅回路へ入力すると共
に、上記の第１又は第２増幅回路の一方によって増幅さ
れた同相入力信号を逆相出力信号として出力する一方、
上記の第１又は第２増幅回路の他方によって増幅された
逆相入力信号を同相出力信号として出力する制御手段と
を備えたことを特徴としている。
【０１６２】それゆえ、制御手段によって、同相入力信
号と逆相入力信号とが選択的に切り替えられると共に、
上記の第１又は第２増幅回路の一方によって増幅された
同相入力信号が逆相出力信号として出力される一方、上
記の第１又は第２増幅回路の他方によって増幅された逆
相入力信号が同相出力信号として出力されるので、同相
出力信号に生じるオフセットと、逆相出力信号に生じる
オフセットとは、逆極性で絶対値が等しくなり、両者の
平均電圧にはオフセット成分が含まれなくなり、これに
より、非常に信頼性の高い差動増幅回路を提供すること
ができるという効果を奏する。
号と逆相入力信号とが選択的に切り替えられると共に、
上記の第１又は第２増幅回路の一方によって増幅された
同相入力信号が逆相出力信号として出力される一方、上
記の第１又は第２増幅回路の他方によって増幅された逆
相入力信号が同相出力信号として出力されるので、同相
出力信号に生じるオフセットと、逆相出力信号に生じる
オフセットとは、逆極性で絶対値が等しくなり、両者の
平均電圧にはオフセット成分が含まれなくなり、これに
より、非常に信頼性の高い差動増幅回路を提供すること
ができるという効果を奏する。
【０１６３】請求項２に係る発明の差動増幅回路は、以
上のように、請求項１に記載の差動増幅回路において、
第１及び第２増幅回路は、一組のＭＯＳトランジスタが
ソース結合されてなり、各ＭＯＳトランジスタのゲート
に上記の入力信号が入力され、各ＭＯＳトランジスタの
ドレインに接続され負荷となる負荷素子を有しており、
上記負荷素子は一組のカレントミラー構成を有するＭＯ
Ｓトランジスタからなることを特徴としている。
上のように、請求項１に記載の差動増幅回路において、
第１及び第２増幅回路は、一組のＭＯＳトランジスタが
ソース結合されてなり、各ＭＯＳトランジスタのゲート
に上記の入力信号が入力され、各ＭＯＳトランジスタの
ドレインに接続され負荷となる負荷素子を有しており、
上記負荷素子は一組のカレントミラー構成を有するＭＯ
Ｓトランジスタからなることを特徴としている。
【０１６４】それゆえ、請求項１に記載の差動増幅回路
の効果に加えて、何れの場合でも、負荷素子は、互い
に、カレントミラー構成となっているので、両負荷素子
に特性上のバラツキがあっても、各負荷素子のＭＯＳト
ランジスタに流れる電流は常に等しくなり、この結果、
同相入力信号及び逆相入力信号は同じ増幅度で増幅され
ることになり、左右対称な出力波形が得られるという効
果を併せて奏する。
の効果に加えて、何れの場合でも、負荷素子は、互い
に、カレントミラー構成となっているので、両負荷素子
に特性上のバラツキがあっても、各負荷素子のＭＯＳト
ランジスタに流れる電流は常に等しくなり、この結果、
同相入力信号及び逆相入力信号は同じ増幅度で増幅され
ることになり、左右対称な出力波形が得られるという効
果を併せて奏する。
【０１６５】請求項３に係る演算増幅器回路は、以上の
ように、請求項１又は２に記載の差動増幅回路を入力回
路に持つＣＭＯＳ構成の演算増幅器回路であって、上記
入力回路と同じチャンネルの出力段ＭＯＳトランジスタ
のソースをグランド電位よりも高く且つ上記演算増幅器
回路の動作電源電位よりも低い電圧を出力する電源に接
続することを特徴としている。
ように、請求項１又は２に記載の差動増幅回路を入力回
路に持つＣＭＯＳ構成の演算増幅器回路であって、上記
入力回路と同じチャンネルの出力段ＭＯＳトランジスタ
のソースをグランド電位よりも高く且つ上記演算増幅器
回路の動作電源電位よりも低い電圧を出力する電源に接
続することを特徴としている。
【０１６６】上記の発明によれば、例えば、入力回路内
の入力トランジスタにＮチャンネルＭＯＳを使用した場
合、通常のＬＳＩで使われるエンハンスメント型のトラ
ンジスタを想定すると、その閾値電圧特性によりＧＮＤ
電位付近の入力電圧では動作しない。このため、本回路
をボルテージフォロワとして使用する場合は、本質的に
高電位側の出力電圧で動作させることになり、出力トラ
ンジスタがＧＮＤに接続される必要はない。上記電源の
電圧を電源電位より低く設定しておくと、負荷から演算
増幅器回路内部へ電流が流れる場合、電流経路の電位差
は、電源が無い場合よりもその電圧分だけ小さくするこ
とができる。したがって、電源に流れた電流による電力
は、他の回路部分を動作させるために使用することがで
き、結果として回路全体での消費電力を低減することが
可能となる。
の入力トランジスタにＮチャンネルＭＯＳを使用した場
合、通常のＬＳＩで使われるエンハンスメント型のトラ
ンジスタを想定すると、その閾値電圧特性によりＧＮＤ
電位付近の入力電圧では動作しない。このため、本回路
をボルテージフォロワとして使用する場合は、本質的に
高電位側の出力電圧で動作させることになり、出力トラ
ンジスタがＧＮＤに接続される必要はない。上記電源の
電圧を電源電位より低く設定しておくと、負荷から演算
増幅器回路内部へ電流が流れる場合、電流経路の電位差
は、電源が無い場合よりもその電圧分だけ小さくするこ
とができる。したがって、電源に流れた電流による電力
は、他の回路部分を動作させるために使用することがで
き、結果として回路全体での消費電力を低減することが
可能となる。
【０１６７】一方、入力回路内の入力トランジスタにＰ
チャンネルＭＯＳを使用した場合、通常のＬＳＩで使わ
れるエンハンスメント型のトランジスタを想定すると、
その閾値電圧特性により電源電位付近の入力電圧では動
作しない。このため、本回路をボルテージフォロワとし
て使用する場合は、本質的に低電位側の出力電圧で動作
させることになり、出力トランジスタが電源電位に接続
される必要はない。電源の電圧を電源電位より低く設定
しておくと、演算増幅器回路から負荷へ電流が流れる場
合、その電力の供給を電源電位よりも低い電源から行う
ことができる。このため、負荷を駆動する際の消費電力
を低減することが可能となる。
チャンネルＭＯＳを使用した場合、通常のＬＳＩで使わ
れるエンハンスメント型のトランジスタを想定すると、
その閾値電圧特性により電源電位付近の入力電圧では動
作しない。このため、本回路をボルテージフォロワとし
て使用する場合は、本質的に低電位側の出力電圧で動作
させることになり、出力トランジスタが電源電位に接続
される必要はない。電源の電圧を電源電位より低く設定
しておくと、演算増幅器回路から負荷へ電流が流れる場
合、その電力の供給を電源電位よりも低い電源から行う
ことができる。このため、負荷を駆動する際の消費電力
を低減することが可能となる。
【０１６８】以上のように、出力段のＭＯＳトランジス
タのソースをグランド電位よりも高く且つ電源電位より
も低い電圧を出力する電源に接続することによって、本
回路をボルテージフォロワとして使用する場合、消費電
力の低減が図れるという効果を併せて奏する。
タのソースをグランド電位よりも高く且つ電源電位より
も低い電圧を出力する電源に接続することによって、本
回路をボルテージフォロワとして使用する場合、消費電
力の低減が図れるという効果を併せて奏する。
【０１６９】請求項４に係る液晶駆動回路は、以上のよ
うに、請求項１又は２に記載の差動増幅回路を入力回路
に持つＣＭＯＳ構成を有し、入力された液晶駆動電圧を
増幅する演算増幅器回路と、該演算増幅器回路の出力を
切り替えて増幅された液晶駆動電圧の極性を切り替えて
交流化を行う出力交流化切替手段とを備えたことを特徴
としている。
うに、請求項１又は２に記載の差動増幅回路を入力回路
に持つＣＭＯＳ構成を有し、入力された液晶駆動電圧を
増幅する演算増幅器回路と、該演算増幅器回路の出力を
切り替えて増幅された液晶駆動電圧の極性を切り替えて
交流化を行う出力交流化切替手段とを備えたことを特徴
としている。
【０１７０】それゆえ、請求項１又は２に記載の差動増
幅回路を入力回路に持つＣＭＯＳ構成の演算増幅器回路
から増幅された液晶駆動電圧が出力され、この液晶駆動
電圧の極性が出力交流化切替手段によって切り替えら
れ、液晶駆動電圧の交流化が行われる。これにより、フ
ルダイナミックレンジの出力演算増幅器回路を使用しな
くても、高品位な表示が行える液晶表示装置を実現する
ことができ、フルダイナミックレンジの出力回路の場合
と比較して、低コストでコンパクトな液晶駆動回路を提
供することができる。このような液晶駆動回路を使用し
て液晶表示装置を構成すると、低消費電力の液晶表示装
置を実現することができる。
幅回路を入力回路に持つＣＭＯＳ構成の演算増幅器回路
から増幅された液晶駆動電圧が出力され、この液晶駆動
電圧の極性が出力交流化切替手段によって切り替えら
れ、液晶駆動電圧の交流化が行われる。これにより、フ
ルダイナミックレンジの出力演算増幅器回路を使用しな
くても、高品位な表示が行える液晶表示装置を実現する
ことができ、フルダイナミックレンジの出力回路の場合
と比較して、低コストでコンパクトな液晶駆動回路を提
供することができる。このような液晶駆動回路を使用し
て液晶表示装置を構成すると、低消費電力の液晶表示装
置を実現することができる。
【０１７１】しかも、従来のように、ＮチャンネルＭＯ
Ｓ入力の増幅回路とＰチャンネルＭＯＳ入力の増幅回路
の両方を１つの出力回路に備えることが不要となるの
で、回路規模が小さくなり、ＬＳＩ化した場合、チップ
サイズの増大を回避できる。更に、増幅用のＭＯＳトラ
ンジスタが１出力回路当り１回路必要となるので、回路
の消費電力を半分にできるという効果を併せて奏する。
Ｓ入力の増幅回路とＰチャンネルＭＯＳ入力の増幅回路
の両方を１つの出力回路に備えることが不要となるの
で、回路規模が小さくなり、ＬＳＩ化した場合、チップ
サイズの増大を回避できる。更に、増幅用のＭＯＳトラ
ンジスタが１出力回路当り１回路必要となるので、回路
の消費電力を半分にできるという効果を併せて奏する。
【０１７２】請求項５に係る液晶駆動回路は、上記課題
を解決するために、請求項３に記載の演算増幅器回路を
備え、該演算増幅器回路の出力を切り替えて増幅された
液晶駆動電圧の極性を切り替えて交流化を行う出力交流
化切替手段を更に備えたことを特徴としている。
を解決するために、請求項３に記載の演算増幅器回路を
備え、該演算増幅器回路の出力を切り替えて増幅された
液晶駆動電圧の極性を切り替えて交流化を行う出力交流
化切替手段を更に備えたことを特徴としている。
【０１７３】それゆえ、請求項１又は２に記載の差動増
幅回路を入力回路に持つＣＭＯＳ構成の演算増幅器回路
から増幅された液晶駆動電圧が出力され、この液晶駆動
電圧の極性が出力交流化切替手段によって切り替えら
れ、液晶駆動電圧の交流化が行われる。これにより、フ
ルダイナミックレンジの出力演算増幅器回路を使用しな
くても、高品位な表示が行える液晶表示装置を実現する
ことができ、フルダイナミックレンジの出力回路の場合
と比較して、低コストでコンパクトな液晶駆動回路を提
供することができる。このような液晶駆動回路を使用し
て液晶表示装置を構成すると、低消費電力の液晶表示装
置を実現することができる。
幅回路を入力回路に持つＣＭＯＳ構成の演算増幅器回路
から増幅された液晶駆動電圧が出力され、この液晶駆動
電圧の極性が出力交流化切替手段によって切り替えら
れ、液晶駆動電圧の交流化が行われる。これにより、フ
ルダイナミックレンジの出力演算増幅器回路を使用しな
くても、高品位な表示が行える液晶表示装置を実現する
ことができ、フルダイナミックレンジの出力回路の場合
と比較して、低コストでコンパクトな液晶駆動回路を提
供することができる。このような液晶駆動回路を使用し
て液晶表示装置を構成すると、低消費電力の液晶表示装
置を実現することができる。
【０１７４】しかも、従来のように、ＮチャンネルＭＯ
Ｓ入力の増幅回路とＰチャンネルＭＯＳ入力の増幅回路
の両方を１つの出力回路に備えることが不要となるの
で、回路規模が小さくなり、ＬＳＩ化した場合、チップ
サイズの増大を回避できる。更に、増幅用のＭＯＳトラ
ンジスタが１出力回路当り１回路必要となるので、回路
の消費電力を半分にできるという効果を併せて奏する。
Ｓ入力の増幅回路とＰチャンネルＭＯＳ入力の増幅回路
の両方を１つの出力回路に備えることが不要となるの
で、回路規模が小さくなり、ＬＳＩ化した場合、チップ
サイズの増大を回避できる。更に、増幅用のＭＯＳトラ
ンジスタが１出力回路当り１回路必要となるので、回路
の消費電力を半分にできるという効果を併せて奏する。
【０１７５】請求項６に係る液晶駆動回路は、以上のよ
うに、請求項３に記載の演算増幅器回路を備え、上記電
源に代えて、液晶パネルの対向電極に印加される対向電
極電圧を上記の出力段ＭＯＳトランジスタのソースに印
加し、上記演算増幅器回路の上記差動増幅回路に対し
て、液晶駆動電圧と上記対向電極電圧とを選択的に切り
替えて供給する切替手段と、上記切替手段によって対向
電極電圧が上記差動増幅回路へ入力された場合には液晶
パネルの隣り合う負荷容量と上記対向電極電圧との間で
電荷の移動が行われる一方、上記切替手段によって液晶
駆動電圧が上記差動増幅回路へ入力された場合には隣り
合う負荷容量と上記演算増幅器回路の動作電源との間で
電荷の移動が行われるように、増幅された液晶駆動電圧
の極性を切り替えて交流化を行う出力交流化切替手段と
を更に備えていることを特徴としている。
うに、請求項３に記載の演算増幅器回路を備え、上記電
源に代えて、液晶パネルの対向電極に印加される対向電
極電圧を上記の出力段ＭＯＳトランジスタのソースに印
加し、上記演算増幅器回路の上記差動増幅回路に対し
て、液晶駆動電圧と上記対向電極電圧とを選択的に切り
替えて供給する切替手段と、上記切替手段によって対向
電極電圧が上記差動増幅回路へ入力された場合には液晶
パネルの隣り合う負荷容量と上記対向電極電圧との間で
電荷の移動が行われる一方、上記切替手段によって液晶
駆動電圧が上記差動増幅回路へ入力された場合には隣り
合う負荷容量と上記演算増幅器回路の動作電源との間で
電荷の移動が行われるように、増幅された液晶駆動電圧
の極性を切り替えて交流化を行う出力交流化切替手段と
を更に備えていることを特徴としている。
【０１７６】それゆえ、対向電極電圧と液晶パネルの隣
り合う２つの負荷容量との間で電荷移動が生じ、充放電
が行われる。これら２つの電荷移動（充放電）は、対向
電極電圧への出入りとしては互いに打ち消し合う方向で
あり、従って過渡電流では電力を消費しない。また、定
常状態に至ると、負荷容量の電圧は、共に対向電極電圧
となる。
り合う２つの負荷容量との間で電荷移動が生じ、充放電
が行われる。これら２つの電荷移動（充放電）は、対向
電極電圧への出入りとしては互いに打ち消し合う方向で
あり、従って過渡電流では電力を消費しない。また、定
常状態に至ると、負荷容量の電圧は、共に対向電極電圧
となる。
【０１７７】一方、切替手段の切替によって液晶駆動電
圧が差動増幅回路へ入力されると、隣り合う負荷容量と
上記演算増幅器回路の動作電源との間で電荷の移動が行
われるように、充放電が行われる。
圧が差動増幅回路へ入力されると、隣り合う負荷容量と
上記演算増幅器回路の動作電源との間で電荷の移動が行
われるように、充放電が行われる。
【０１７８】また、上記の発明によれば、対向電極電圧
が使用されるので、既存の電源が共有でき、別途電源を
設けることが不要となり、一段と省スペース化が図れ
る。
が使用されるので、既存の電源が共有でき、別途電源を
設けることが不要となり、一段と省スペース化が図れ
る。
【０１７９】以上のように、負荷容量に充電された電力
を、一旦対向電極電圧を持つ電圧源に回収し、他の回路
若しくは、液晶駆動回路自身においてそれを再利用する
ことができるため、低消費電力の液晶表示装置を構成す
ることができるという効果を併せて奏する。
を、一旦対向電極電圧を持つ電圧源に回収し、他の回路
若しくは、液晶駆動回路自身においてそれを再利用する
ことができるため、低消費電力の液晶表示装置を構成す
ることができるという効果を併せて奏する。
【図１】本発明に係る差動増幅回路の第１の実施形態の
構成を示す回路図であり、ＮチャンネルＭＯＳトランジ
スタを入力トランジスタとして使用した場合を示すもの
である。
構成を示す回路図であり、ＮチャンネルＭＯＳトランジ
スタを入力トランジスタとして使用した場合を示すもの
である。
【図２】上記差動増幅回路の動作を示す説明図である。
【図３】上記差動増幅回路の他の動作を示す説明図であ
る。
る。
【図４】図２の上記差動増幅回路を構成するトランジス
タ間において、及び／又は負荷抵抗間において、製造上
の理由などにより偶発的に発生する特性の不一致が存在
する場合の動作を示す説明図である。
タ間において、及び／又は負荷抵抗間において、製造上
の理由などにより偶発的に発生する特性の不一致が存在
する場合の動作を示す説明図である。
【図５】図３の上記差動増幅回路を構成するトランジス
タ間において、及び／又は負荷抵抗間において、製造上
の理由などにより偶発的に発生する特性の不一致が存在
する場合の動作を示す説明図である。
タ間において、及び／又は負荷抵抗間において、製造上
の理由などにより偶発的に発生する特性の不一致が存在
する場合の動作を示す説明図である。
【図６】本発明に係る差動増幅回路の第２の実施形態の
構成を示す回路図であり、ＰチャンネルＭＯＳトランジ
スタを入力トランジスタに使用した場合を示すものであ
る。
構成を示す回路図であり、ＰチャンネルＭＯＳトランジ
スタを入力トランジスタに使用した場合を示すものであ
る。
【図７】図６の上記差動増幅回路の動作を示す説明図で
ある。
ある。
【図８】図６の上記差動増幅回路の他の動作を示す説明
図である。
図である。
【図９】図７の上記差動増幅回路を構成するトランジス
タ間において、及び／又は負荷抵抗間において、製造上
の理由などにより偶発的に発生する特性の不一致が存在
する場合の動作を示す説明図である。
タ間において、及び／又は負荷抵抗間において、製造上
の理由などにより偶発的に発生する特性の不一致が存在
する場合の動作を示す説明図である。
【図１０】図８の上記差動増幅回路を構成するトランジ
スタ間において、及び／又は負荷抵抗間において、製造
上の理由などにより偶発的に発生する特性の不一致が存
在する場合の動作を示す説明図である。
スタ間において、及び／又は負荷抵抗間において、製造
上の理由などにより偶発的に発生する特性の不一致が存
在する場合の動作を示す説明図である。
【図１１】本発明に係る差動増幅回路の第３の実施形態
の構成を示す回路図であり、ＮチャンネルＭＯＳトラン
ジスタを入力トランジスタとして使用した場合を示すも
のである。
の構成を示す回路図であり、ＮチャンネルＭＯＳトラン
ジスタを入力トランジスタとして使用した場合を示すも
のである。
【図１２】本発明に係る差動増幅回路の第４の実施形態
の構成を示す回路図であり、ＰチャンネルＭＯＳトラン
ジスタを入力トランジスタとして使用した場合を示すも
のである。
の構成を示す回路図であり、ＰチャンネルＭＯＳトラン
ジスタを入力トランジスタとして使用した場合を示すも
のである。
【図１３】本発明に係る第５の実施形態のＮチャンネル
ＭＯＳ入力のオペアンプを示す回路図である。
ＭＯＳ入力のオペアンプを示す回路図である。
【図１４】図１３のオペアンプの動作を示す回路図であ
る。
る。
【図１５】図１３のオペアンプの他の動作を示す回路図
である。
である。
【図１６】本発明に係る第６の実施形態のＰチャンネル
ＭＯＳ入力のオペアンプの回路図である。
ＭＯＳ入力のオペアンプの回路図である。
【図１７】図１６のオペアンプの動作を示す回路図であ
る。
る。
【図１８】図１６のオペアンプの他の動作を示す回路図
である。
である。
【図１９】本発明に係る第７の実施形態のＮチャンネル
ＭＯＳ入力のオペアンプの回路図である。
ＭＯＳ入力のオペアンプの回路図である。
【図２０】本発明に係る第８の実施形態のＰチャンネル
ＭＯＳ入力のオペアンプの回路図である。
ＭＯＳ入力のオペアンプの回路図である。
【図２１】本発明に係る第９の実施形態のドット反転駆
動を行う液晶駆動回路の出力ブロック図であり、液晶パ
ネルの隣り合う２つの出力回路部分のみを示す。
動を行う液晶駆動回路の出力ブロック図であり、液晶パ
ネルの隣り合う２つの出力回路部分のみを示す。
【図２２】上記の液晶駆動回路の液晶駆動電圧の極性を
変えた場合の動作を示す回路図である。
変えた場合の動作を示す回路図である。
【図２３】図２１及び図２２の主要ブロックの具体的構
成例を示す回路図である。
成例を示す回路図である。
【図２４】図２１乃至図２３の回路の動作波形図であ
る。
る。
【図２５】本発明の第１０の実施形態の構成例を示す回
路図である。
路図である。
【図２６】本発明の第１１の実施形態の液晶駆動回路の
具体的構成例を示す回路図である。
具体的構成例を示す回路図である。
【図２７】本発明の第１２の実施形態の液晶駆動回路の
具体的構成例を示す回路図である。
具体的構成例を示す回路図である。
【図２８】図２７の要部の動作波形図である。
【図２９】図２８の動作波形図に基づく第１２の実施形
態の動作を説明する回路図であり、動作の初期状態を示
すものである。
態の動作を説明する回路図であり、動作の初期状態を示
すものである。
【図３０】オペアンプの入力端子に中間電圧が与えられ
た状態を説明する回路図であり、ボルテージフォロワと
して動作することを示すものである。
た状態を説明する回路図であり、ボルテージフォロワと
して動作することを示すものである。
【図３１】オペアンプの入力端子に液晶駆動電圧が入力
された場合の動作を説明する回路図である。
された場合の動作を説明する回路図である。
【図３２】本発明における第１３の実施形態で液晶駆動
回路の具体的構成例を示す回路図である。
回路の具体的構成例を示す回路図である。
【図３３】図３２の要部の動作波形図である。
【図３４】図３３の動作波形図に基づく第１３の実施形
態の動作を説明する回路図であり、動作の初期状態を示
すものである。
態の動作を説明する回路図であり、動作の初期状態を示
すものである。
【図３５】図３４において動作電圧の１／２の電圧がオ
ペアンプへ入力された場合の動作を示す回路図である。
ペアンプへ入力された場合の動作を示す回路図である。
【図３６】図３４において動作電圧の１／２の電圧以外
の電圧がオペアンプへ入力された場合の動作を示す回路
図である。
の電圧がオペアンプへ入力された場合の動作を示す回路
図である。
【図３７】アクティブマトリックス方式の代表例である
ＴＦＴ液晶表示装置の従来例のブロック構成を示す説明
図である。
ＴＦＴ液晶表示装置の従来例のブロック構成を示す説明
図である。
【図３８】従来のＴＦＴ液晶パネルの構成を示す説明図
である。
である。
【図３９】従来の液晶駆動波形の一例を示す波形図であ
り、ソースドライバの出力電圧が対向電極の電圧より高
い時にゲートドライバの出力がＴＦＴをオンし、画素電
極へ対向電極に対して正極性の電圧が印加される場合を
示している。
り、ソースドライバの出力電圧が対向電極の電圧より高
い時にゲートドライバの出力がＴＦＴをオンし、画素電
極へ対向電極に対して正極性の電圧が印加される場合を
示している。
【図４０】従来の液晶駆動波形の一例を示す波形図であ
り、ソースドライバの出力電圧が対向電極の電圧より低
い時にゲートドライバの出力がＴＦＴをオンして、画素
電極へ対向電極に対して負極性の電圧が印加される場合
を示している。
り、ソースドライバの出力電圧が対向電極の電圧より低
い時にゲートドライバの出力がＴＦＴをオンして、画素
電極へ対向電極に対して負極性の電圧が印加される場合
を示している。
【図４１】従来において、液晶駆動電圧を交流化する際
の液晶パネル上の交流化の極性配列の一例を示す説明図
である。
の液晶パネル上の交流化の極性配列の一例を示す説明図
である。
【図４２】従来のドット反転駆動におけるソースドライ
バの駆動波形例を示す説明図である。
バの駆動波形例を示す説明図である。
【図４３】従来のソースドライバＩＣの構成例を示すブ
ロック図である。
ロック図である。
【図４４】（ａ）（ｂ）は、第１従来技術に係るドット
反転駆動を行うソースドライバＩＣの出力回路のブロッ
ク構成図である。
反転駆動を行うソースドライバＩＣの出力回路のブロッ
ク構成図である。
【図４５】（ａ）（ｂ）は、第２従来技術に係るドット
反転駆動を行うソースドライバＩＣの出力回路のブロッ
ク構成図である。
反転駆動を行うソースドライバＩＣの出力回路のブロッ
ク構成図である。
【図４６】従来のオペアンプが偶発的なオフセット電圧
を持つ場合の液晶駆動電圧波形例を示す波形図である。
を持つ場合の液晶駆動電圧波形例を示す波形図である。
【図４７】図４４の構成の場合の液晶駆動電圧波形を示
す波形図である。
す波形図である。
１０１ 入力トランジスタ（増幅回路） １０２ 入力トランジスタ（増幅回路） １０４ 負荷抵抗（抵抗素子、増幅回路） １０５ 負荷抵抗（抵抗素子、増幅回路） １０６ スイッチ（制御手段） １０７ スイッチ（制御手段） １１２ 同相出力端子 １１３ 逆相出力端子 ２１０５〜２１０８ スイッチ（出力交流化切替手段） ２１０３、２１０４ Ｄ／Ａ変換回路 ２１０９、２１１０ ラッチ回路 ２７０７、２７０８ スイッチ（出力交流化切替手段） ２８０５、２８０６ スイッチ（切替手段）
Claims (6)
- 【請求項１】同相および逆相の入力信号をそれぞれ増幅
する差動増幅回路であって、 上記入力信号を増幅する第１及び第２増幅回路と、 上記２つの入力信号を選択的に切り替えて上記の第１及
び第２増幅回路へ入力すると共に、上記の第１又は第２
増幅回路の一方によって増幅された同相入力信号を逆相
出力信号として出力する一方、上記の第１又は第２増幅
回路の他方によって増幅された逆相入力信号を同相出力
信号として出力する制御手段とを備えたことを特徴とす
る差動増幅回路。 - 【請求項２】上記の第１及び第２増幅回路は、一組のＭ
ＯＳトランジスタがソース結合されてなり、各ＭＯＳト
ランジスタのゲートに上記の入力信号が入力され、各Ｍ
ＯＳトランジスタのドレインに接続され負荷となる負荷
素子を有しており、 上記負荷素子は一組のカレントミラー構成を有するＭＯ
Ｓトランジスタからなることを特徴とする請求項１に記
載に差動増幅回路。 - 【請求項３】請求項１又は２に記載の差動増幅回路を入
力回路に持つＣＭＯＳ構成の演算増幅器回路であって、
上記入力回路と同じチャンネルの出力段ＭＯＳトランジ
スタのソースをグランド電位よりも高く且つ上記演算増
幅器回路の動作電源電位よりも低い電圧を出力する電源
に接続することを特徴とする演算増幅器回路。 - 【請求項４】請求項１又は２に記載の差動増幅回路を入
力回路に持つＣＭＯＳ構成を有し、入力された液晶駆動
電圧を増幅する演算増幅器回路と、該演算増幅器回路の
出力を切り替えて増幅された液晶駆動電圧の極性を切り
替え、交流化を行う出力交流化切替手段とを備えている
ことを特徴とする液晶駆動回路。 - 【請求項５】請求項３に記載の演算増幅器回路を備え、
該演算増幅器回路の出力を切り替えて増幅された液晶駆
動電圧の極性を切り替え、交流化を行う出力交流化切替
手段を更に備えたことを特徴とする液晶駆動回路。 - 【請求項６】請求項３に記載の演算増幅器回路を備え、
上記電源に代えて、液晶パネルの対向電極に印加される
対向電極電圧を上記の出力段ＭＯＳトランジスタのソー
スに印加し、 上記演算増幅器回路の上記差動増幅回路に対して、液晶
駆動電圧と上記対向電極電圧とを選択的に切り替えて供
給する切替手段と、 上記切替手段によって対向電極電圧が上記差動増幅回路
へ入力された場合には液晶パネルの隣り合う負荷容量と
上記対向電極電圧との間で電荷の移動が行われる一方、
上記切替手段によって液晶駆動電圧が上記差動増幅回路
へ入力された場合には隣り合う負荷容量と上記演算増幅
器回路の動作電源との間で電荷の移動が行われるよう
に、増幅された液晶駆動電圧の極性を切り替えて交流化
を行う出力交流化切替手段とを更に備えたことを特徴と
する液晶駆動回路。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10108273A JPH11305735A (ja) | 1998-04-17 | 1998-04-17 | 差動増幅回路及びそれを用いた演算増幅器回路並びにその演算増幅器回路を用いた液晶駆動回路 |
| TW088105608A TW455833B (en) | 1998-04-17 | 1999-04-08 | Differential amplifier, operational amplifier employing the same, and liquid crystal driving circuit incorporating the operational amplifier |
| US09/291,282 US6331846B1 (en) | 1998-04-17 | 1999-04-14 | Differential amplifier, operational amplifier employing the same, and liquid crystal driving circuit incorporating the operational amplifier |
| KR1019990013670A KR100341295B1 (ko) | 1998-04-17 | 1999-04-17 | 차동증폭회로, 이를 이용한 연산증폭기회로 및 그 연산증폭기회로를 이용한 액정구동회로 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10108273A JPH11305735A (ja) | 1998-04-17 | 1998-04-17 | 差動増幅回路及びそれを用いた演算増幅器回路並びにその演算増幅器回路を用いた液晶駆動回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH11305735A true JPH11305735A (ja) | 1999-11-05 |
Family
ID=14480476
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10108273A Pending JPH11305735A (ja) | 1998-04-17 | 1998-04-17 | 差動増幅回路及びそれを用いた演算増幅器回路並びにその演算増幅器回路を用いた液晶駆動回路 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US6331846B1 (ja) |
| JP (1) | JPH11305735A (ja) |
| KR (1) | KR100341295B1 (ja) |
| TW (1) | TW455833B (ja) |
Cited By (39)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002006812A (ja) * | 2000-06-22 | 2002-01-11 | Texas Instr Japan Ltd | 駆動回路 |
| JP2002041001A (ja) * | 2000-07-21 | 2002-02-08 | Hitachi Ltd | 画像表示装置およびその駆動方法 |
| JP2002175052A (ja) * | 2000-12-06 | 2002-06-21 | Nec Yamagata Ltd | 演算増幅器及びそれを用いた液晶パネル駆動用回路 |
| JP2004032603A (ja) * | 2002-06-28 | 2004-01-29 | Nec Corp | 差動回路と増幅回路及び該増幅回路を用いた表示装置 |
| JP2004185032A (ja) * | 2004-02-05 | 2004-07-02 | Oki Electric Ind Co Ltd | 液晶表示器駆動回路 |
| JP2005017536A (ja) * | 2003-06-24 | 2005-01-20 | Nec Yamagata Ltd | 表示制御回路 |
| KR100475975B1 (ko) * | 2000-09-29 | 2005-03-15 | 샤프 가부시키가이샤 | 액정 표시 장치의 구동 장치 및 구동 방법 |
| JP2005316188A (ja) * | 2004-04-28 | 2005-11-10 | Sony Corp | フラットディスプレイ装置の駆動回路及びフラットディスプレイ装置 |
| JP2005331900A (ja) * | 2004-06-30 | 2005-12-02 | Eastman Kodak Co | 表示装置 |
| JP2006106657A (ja) * | 2004-03-16 | 2006-04-20 | Nec Electronics Corp | 表示装置の駆動回路及び表示装置 |
| KR100682427B1 (ko) | 2003-12-19 | 2007-02-15 | 미쓰비시덴키 가부시키가이샤 | 전류증폭회로 |
| US7183811B2 (en) | 2001-10-30 | 2007-02-27 | Denso Corporation | Comparing circuit, comparator, level determining circuit and threshold voltage setting method |
| JP2007142711A (ja) * | 2005-11-17 | 2007-06-07 | Mitsumi Electric Co Ltd | カレントミラー回路、電流制御回路、および、ｌｅｄ駆動用半導体集積回路 |
| JP2007221429A (ja) * | 2006-02-16 | 2007-08-30 | Fujitsu Ltd | 演算増幅器 |
| JP2007219200A (ja) * | 2006-02-17 | 2007-08-30 | Nec Electronics Corp | 表示装置、データドライバ、及び表示パネル駆動方法 |
| JP2008078987A (ja) * | 2006-09-21 | 2008-04-03 | Nec Electronics Corp | 演算増幅器及び液晶表示装置の駆動方法 |
| JP2008102211A (ja) * | 2006-10-17 | 2008-05-01 | Matsushita Electric Ind Co Ltd | 駆動電圧出力回路 |
| JP2008111875A (ja) * | 2006-10-27 | 2008-05-15 | Nec Electronics Corp | 演算増幅器及び表示装置 |
| JP2008225435A (ja) * | 2006-10-10 | 2008-09-25 | Epson Imaging Devices Corp | 液晶表示装置及び電源回路 |
| JP2008256811A (ja) * | 2007-04-03 | 2008-10-23 | Hitachi Displays Ltd | 液晶表示装置 |
| JP2009003260A (ja) * | 2007-06-22 | 2009-01-08 | Panasonic Corp | 表示装置の駆動回路および表示装置 |
| US7545305B2 (en) | 2006-11-02 | 2009-06-09 | Nec Electronics Corporation | Data driver and display device |
| JP2009244830A (ja) * | 2008-08-06 | 2009-10-22 | Nec Electronics Corp | 表示パネル駆動用ドライバ、及び表示装置 |
| JP2010028445A (ja) * | 2008-07-18 | 2010-02-04 | Toshiba Corp | 電流ドライバ回路 |
| US7667538B2 (en) | 2005-04-26 | 2010-02-23 | Nec Corporation | Differential amplifier, data driver and display |
| JP2010045754A (ja) * | 2008-08-08 | 2010-02-25 | Orise Technology Co Ltd | 出力段回路と演算増幅器 |
| JP2010122510A (ja) * | 2008-11-20 | 2010-06-03 | Oki Semiconductor Co Ltd | オペアンプ及び表示パネルの駆動装置 |
| JP2011015077A (ja) * | 2009-06-30 | 2011-01-20 | Toshiba Corp | 信号増幅器 |
| JP2011039543A (ja) * | 2010-09-27 | 2011-02-24 | Panasonic Corp | 表示装置の駆動回路および表示装置 |
| JP2011525639A (ja) * | 2008-06-30 | 2011-09-22 | シリコン・ワークス・カンパニー・リミテッド | 液晶表示装置の駆動回路及びその駆動方法 |
| US8059075B2 (en) | 2006-10-10 | 2011-11-15 | Sony Corporation | Liquid crystal display device and power supply circuit |
| US8063896B2 (en) | 2007-01-31 | 2011-11-22 | Renesas Electronics Corporation | Liquid crystal display device, source driver, and method of driving a liquid crystal display panel |
| US8068080B2 (en) | 2006-12-19 | 2011-11-29 | Renesas Electronics Corporation | Display apparatus, source driver, and display panel driving method |
| US8203381B2 (en) | 2010-03-26 | 2012-06-19 | Lapis Semiconductor Co., Ltd. | Voltage output device having an operational amplifier |
| US8217883B2 (en) | 2006-11-08 | 2012-07-10 | Renesas Electronics Corporation | Output circuit, and data driver and display device using the same |
| US9129579B2 (en) | 2011-08-05 | 2015-09-08 | Sharp Kabushiki Kaisha | Display drive circuit, display device and method for driving display drive circuit |
| US9285822B2 (en) | 2012-11-13 | 2016-03-15 | Renesas Electronics Corporation | Small-circuit-scale reference voltage generating circuit |
| US20200201096A1 (en) * | 2018-12-19 | 2020-06-25 | Wuhan China Star Optoelectronics Technology Co., Ltd. | Liquid crystal display panel and driving method thereof |
| CN113327562A (zh) * | 2020-02-28 | 2021-08-31 | 深圳通锐微电子技术有限公司 | 驱动电路和显示装置 |
Families Citing this family (25)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6670938B1 (en) * | 1999-02-16 | 2003-12-30 | Canon Kabushiki Kaisha | Electronic circuit and liquid crystal display apparatus including same |
| JP3506235B2 (ja) | 2000-08-18 | 2004-03-15 | シャープ株式会社 | 液晶表示装置の駆動装置および駆動方法 |
| JP3791354B2 (ja) * | 2001-06-04 | 2006-06-28 | セイコーエプソン株式会社 | 演算増幅回路、駆動回路、及び駆動方法 |
| US6795046B2 (en) * | 2001-08-16 | 2004-09-21 | Koninklijke Philips Electronics N.V. | Self-calibrating image display device |
| DE10340846A1 (de) * | 2003-09-04 | 2005-05-04 | Infineon Technologies Ag | Transistor-Anordnung zum Verringern von Rauschen, integrierter Schaltkreis und Verfahren zum Verringern des Rauschens von Feldeffekttransistoren |
| TWI241064B (en) * | 2005-01-13 | 2005-10-01 | Denmos Technology Inc | Push-pull buffer amplifier and source driver |
| KR100697287B1 (ko) * | 2005-07-14 | 2007-03-20 | 삼성전자주식회사 | 소스 드라이버 및 소스 드라이버의 구동 방법 |
| KR100674999B1 (ko) * | 2005-11-25 | 2007-01-29 | 삼성전자주식회사 | 디스플레이 장치에서 오프셋 제거 기능을 가지는 소스드라이버 및 디스플레이 장치의 소스 라인 구동 방법 |
| TWI291806B (en) * | 2005-12-19 | 2007-12-21 | Denmos Technology Inc | Buffer for source driver |
| TWI345745B (en) * | 2006-04-13 | 2011-07-21 | Novatek Microelectronics Corp | Thin film transistor liquid crystal display panel driving device and method thereof |
| JP2008276039A (ja) * | 2007-05-02 | 2008-11-13 | Texas Instr Japan Ltd | バックライト装置 |
| KR100918698B1 (ko) * | 2007-11-20 | 2009-09-22 | 주식회사 실리콘웍스 | 오프셋 보상 감마 버퍼 및 이를 이용하는 계조 전압 발생회로 |
| US20090284317A1 (en) * | 2008-05-16 | 2009-11-19 | Ching-Chung Lee | Source driver of a display, operational amplifier, and method for controlling the operational amplifier thereof |
| JP5271604B2 (ja) * | 2008-05-30 | 2013-08-21 | ラピスセミコンダクタ株式会社 | 表示パネルのソースドライバ及びその駆動制御方法 |
| US9196169B2 (en) | 2008-08-21 | 2015-11-24 | Lincoln Global, Inc. | Importing and analyzing external data using a virtual reality welding system |
| JP5236435B2 (ja) * | 2008-11-21 | 2013-07-17 | ラピスセミコンダクタ株式会社 | 表示パネルの駆動電圧出力回路 |
| KR101019716B1 (ko) | 2008-12-29 | 2011-03-07 | 한국과학기술원 | 통합 대역 저잡음 증폭기 |
| US9011154B2 (en) | 2009-07-10 | 2015-04-21 | Lincoln Global, Inc. | Virtual welding system |
| KR101579838B1 (ko) * | 2009-10-21 | 2015-12-24 | 삼성전자주식회사 | 안정화된 구동전압을 이용하는 장치 및 디스플레이 시스템 |
| JP2014197120A (ja) * | 2013-03-29 | 2014-10-16 | ソニー株式会社 | 表示装置、ｃｍｏｓ演算増幅器及び表示装置の駆動方法 |
| JP6370647B2 (ja) * | 2014-09-08 | 2018-08-08 | ラピスセミコンダクタ株式会社 | 差動増幅器及び差動増幅器を含む表示ドライバ |
| CN105185326B (zh) * | 2015-08-12 | 2017-10-17 | 深圳市华星光电技术有限公司 | 一种液晶显示面板及其驱动电路 |
| US9653038B2 (en) * | 2015-09-30 | 2017-05-16 | Synaptics Incorporated | Ramp digital to analog converter |
| KR102508446B1 (ko) * | 2015-12-31 | 2023-03-10 | 삼성디스플레이 주식회사 | 표시 장치 및 그 구동 방법 |
| US11936352B2 (en) * | 2020-03-30 | 2024-03-19 | Apple Inc. | Amplifier circuit with distributed dynamic chopping |
Family Cites Families (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3586988A (en) * | 1967-12-01 | 1971-06-22 | Newport Lab | Direct coupled differential amplifier |
| US3594654A (en) * | 1968-09-13 | 1971-07-20 | Delaware Sds Inc | Direct-coupled differential amplifier |
| US3754193A (en) * | 1971-04-19 | 1973-08-21 | C Reinhard | Input bias and signal conditioning circuit for differential amplifiers |
| US4088962A (en) * | 1977-04-06 | 1978-05-09 | Trilling Ted R | Self biasing differential amplifier |
| US5095282A (en) * | 1990-08-23 | 1992-03-10 | Nvision, Inc. | Differential amplifier apparatus |
| EP0571075B1 (en) * | 1992-04-30 | 1999-07-21 | Hewlett-Packard Company | Analog to digital converter with autoranging offset |
| US5337091A (en) * | 1993-07-01 | 1994-08-09 | Samsung Electronics Co., Ltd. | Video IF amplifier with auxiliary IF amplifier for intercarrier sound & AFT |
| JPH07129127A (ja) * | 1993-11-05 | 1995-05-19 | Internatl Business Mach Corp <Ibm> | 液晶表示装置の駆動方法及び装置 |
| JP2643100B2 (ja) * | 1994-12-26 | 1997-08-20 | インターナショナル・ビジネス・マシーンズ・コーポレイション | 液晶表示装置の駆動方法及び装置 |
| US5706024A (en) * | 1995-08-02 | 1998-01-06 | Lg Semicon, Co., Ltd. | Driving circuit for liquid crystal display |
| US5894284A (en) * | 1996-12-02 | 1999-04-13 | Motorola, Inc. | Common-mode output sensing circuit |
| FR2770947B1 (fr) * | 1997-11-07 | 1999-12-24 | Sgs Thomson Microelectronics | Amplificateur differentiel a transistor mos |
-
1998
- 1998-04-17 JP JP10108273A patent/JPH11305735A/ja active Pending
-
1999
- 1999-04-08 TW TW088105608A patent/TW455833B/zh not_active IP Right Cessation
- 1999-04-14 US US09/291,282 patent/US6331846B1/en not_active Expired - Lifetime
- 1999-04-17 KR KR1019990013670A patent/KR100341295B1/ko not_active IP Right Cessation
Cited By (52)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002006812A (ja) * | 2000-06-22 | 2002-01-11 | Texas Instr Japan Ltd | 駆動回路 |
| JP2002041001A (ja) * | 2000-07-21 | 2002-02-08 | Hitachi Ltd | 画像表示装置およびその駆動方法 |
| KR100475975B1 (ko) * | 2000-09-29 | 2005-03-15 | 샤프 가부시키가이샤 | 액정 표시 장치의 구동 장치 및 구동 방법 |
| US6870524B2 (en) | 2000-09-29 | 2005-03-22 | Sharp Kabushiki Kaisha | Driving apparatus and method of liquid crystal display apparatus |
| JP4744686B2 (ja) * | 2000-12-06 | 2011-08-10 | ルネサスエレクトロニクス株式会社 | 演算増幅器 |
| JP2002175052A (ja) * | 2000-12-06 | 2002-06-21 | Nec Yamagata Ltd | 演算増幅器及びそれを用いた液晶パネル駆動用回路 |
| US7183811B2 (en) | 2001-10-30 | 2007-02-27 | Denso Corporation | Comparing circuit, comparator, level determining circuit and threshold voltage setting method |
| JP2004032603A (ja) * | 2002-06-28 | 2004-01-29 | Nec Corp | 差動回路と増幅回路及び該増幅回路を用いた表示装置 |
| JP2005017536A (ja) * | 2003-06-24 | 2005-01-20 | Nec Yamagata Ltd | 表示制御回路 |
| US7271792B2 (en) | 2003-06-24 | 2007-09-18 | Nec Electronics Corporation | Display control circuit |
| KR100682427B1 (ko) | 2003-12-19 | 2007-02-15 | 미쓰비시덴키 가부시키가이샤 | 전류증폭회로 |
| JP2004185032A (ja) * | 2004-02-05 | 2004-07-02 | Oki Electric Ind Co Ltd | 液晶表示器駆動回路 |
| JP2006106657A (ja) * | 2004-03-16 | 2006-04-20 | Nec Electronics Corp | 表示装置の駆動回路及び表示装置 |
| JP2005316188A (ja) * | 2004-04-28 | 2005-11-10 | Sony Corp | フラットディスプレイ装置の駆動回路及びフラットディスプレイ装置 |
| JP2005331900A (ja) * | 2004-06-30 | 2005-12-02 | Eastman Kodak Co | 表示装置 |
| US7667538B2 (en) | 2005-04-26 | 2010-02-23 | Nec Corporation | Differential amplifier, data driver and display |
| JP2007142711A (ja) * | 2005-11-17 | 2007-06-07 | Mitsumi Electric Co Ltd | カレントミラー回路、電流制御回路、および、ｌｅｄ駆動用半導体集積回路 |
| JP2007221429A (ja) * | 2006-02-16 | 2007-08-30 | Fujitsu Ltd | 演算増幅器 |
| JP2007219200A (ja) * | 2006-02-17 | 2007-08-30 | Nec Electronics Corp | 表示装置、データドライバ、及び表示パネル駆動方法 |
| JP2008078987A (ja) * | 2006-09-21 | 2008-04-03 | Nec Electronics Corp | 演算増幅器及び液晶表示装置の駆動方法 |
| JP2008225435A (ja) * | 2006-10-10 | 2008-09-25 | Epson Imaging Devices Corp | 液晶表示装置及び電源回路 |
| US8059075B2 (en) | 2006-10-10 | 2011-11-15 | Sony Corporation | Liquid crystal display device and power supply circuit |
| JP4501084B2 (ja) * | 2006-10-10 | 2010-07-14 | エプソンイメージングデバイス株式会社 | 液晶表示装置及び電源回路 |
| JP2008102211A (ja) * | 2006-10-17 | 2008-05-01 | Matsushita Electric Ind Co Ltd | 駆動電圧出力回路 |
| JP2008111875A (ja) * | 2006-10-27 | 2008-05-15 | Nec Electronics Corp | 演算増幅器及び表示装置 |
| US7545305B2 (en) | 2006-11-02 | 2009-06-09 | Nec Electronics Corporation | Data driver and display device |
| US8384576B2 (en) | 2006-11-08 | 2013-02-26 | Renesas Electronics Corporation | Output circuit, and data driver and display devices using the same |
| US8217883B2 (en) | 2006-11-08 | 2012-07-10 | Renesas Electronics Corporation | Output circuit, and data driver and display device using the same |
| US8068080B2 (en) | 2006-12-19 | 2011-11-29 | Renesas Electronics Corporation | Display apparatus, source driver, and display panel driving method |
| US8063896B2 (en) | 2007-01-31 | 2011-11-22 | Renesas Electronics Corporation | Liquid crystal display device, source driver, and method of driving a liquid crystal display panel |
| JP2008256811A (ja) * | 2007-04-03 | 2008-10-23 | Hitachi Displays Ltd | 液晶表示装置 |
| US8558826B2 (en) | 2007-06-22 | 2013-10-15 | Panasonic Corporation | Display device and driving circuit for display device |
| JP2009003260A (ja) * | 2007-06-22 | 2009-01-08 | Panasonic Corp | 表示装置の駆動回路および表示装置 |
| US9082355B2 (en) | 2008-06-30 | 2015-07-14 | Silicon Works Co., Ltd. | Circuit for driving LCD device and driving method thereof |
| JP2011525639A (ja) * | 2008-06-30 | 2011-09-22 | シリコン・ワークス・カンパニー・リミテッド | 液晶表示装置の駆動回路及びその駆動方法 |
| JP2010028445A (ja) * | 2008-07-18 | 2010-02-04 | Toshiba Corp | 電流ドライバ回路 |
| JP2009244830A (ja) * | 2008-08-06 | 2009-10-22 | Nec Electronics Corp | 表示パネル駆動用ドライバ、及び表示装置 |
| JP2010045754A (ja) * | 2008-08-08 | 2010-02-25 | Orise Technology Co Ltd | 出力段回路と演算増幅器 |
| JP2010122510A (ja) * | 2008-11-20 | 2010-06-03 | Oki Semiconductor Co Ltd | オペアンプ及び表示パネルの駆動装置 |
| US8605070B2 (en) | 2008-11-20 | 2013-12-10 | Oki Semiconductor Co., Ltd. | Operational amplifier and display panel driving device |
| JP2011015077A (ja) * | 2009-06-30 | 2011-01-20 | Toshiba Corp | 信号増幅器 |
| US8729961B2 (en) | 2010-03-26 | 2014-05-20 | Lapis Semiconductor Co., Ltd. | Voltage output device having an operational amplifier |
| US8384473B2 (en) | 2010-03-26 | 2013-02-26 | Lapis Semiconductor Co., Ltd. | Voltage output device having an operational amplifier |
| US8203381B2 (en) | 2010-03-26 | 2012-06-19 | Lapis Semiconductor Co., Ltd. | Voltage output device having an operational amplifier |
| JP4696180B2 (ja) * | 2010-09-27 | 2011-06-08 | パナソニック株式会社 | 表示装置の駆動回路および表示装置 |
| JP2011039543A (ja) * | 2010-09-27 | 2011-02-24 | Panasonic Corp | 表示装置の駆動回路および表示装置 |
| US9129579B2 (en) | 2011-08-05 | 2015-09-08 | Sharp Kabushiki Kaisha | Display drive circuit, display device and method for driving display drive circuit |
| US9285822B2 (en) | 2012-11-13 | 2016-03-15 | Renesas Electronics Corporation | Small-circuit-scale reference voltage generating circuit |
| US9785176B2 (en) | 2012-11-13 | 2017-10-10 | Renesas Electronics Corporation | Small-circuit-scale reference voltage generating circuit |
| US20200201096A1 (en) * | 2018-12-19 | 2020-06-25 | Wuhan China Star Optoelectronics Technology Co., Ltd. | Liquid crystal display panel and driving method thereof |
| CN113327562A (zh) * | 2020-02-28 | 2021-08-31 | 深圳通锐微电子技术有限公司 | 驱动电路和显示装置 |
| CN113327562B (zh) * | 2020-02-28 | 2022-05-06 | 深圳通锐微电子技术有限公司 | 驱动电路和显示装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| TW455833B (en) | 2001-09-21 |
| US6331846B1 (en) | 2001-12-18 |
| KR100341295B1 (ko) | 2002-06-21 |
| KR19990083278A (ko) | 1999-11-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH11305735A (ja) | 差動増幅回路及びそれを用いた演算増幅器回路並びにその演算増幅器回路を用いた液晶駆動回路 | |
| JP3519355B2 (ja) | 液晶表示装置の駆動装置および駆動方法 | |
| JP3506235B2 (ja) | 液晶表示装置の駆動装置および駆動方法 | |
| JP4847702B2 (ja) | 表示装置の駆動回路 | |
| US8125432B2 (en) | Common voltage generation circuit employing a charge-pump operation to generate low-potential-side voltage | |
| JP3744818B2 (ja) | 信号駆動回路、表示装置、及び電気光学装置 | |
| US20020039090A1 (en) | Liquid crystal driving circuit and load driving circuit | |
| US7880530B2 (en) | Power supply circuit, display driver, electro-optical device, and electronic instrument | |
| US20090040165A1 (en) | Amplifying circuit and display unit | |
| US20090309857A1 (en) | Operational amplifter circuit, and driving method of liquid crystal display using the same | |
| JP2003229725A (ja) | 演算増幅回路、駆動回路及び演算増幅回路の制御方法 | |
| JP4179194B2 (ja) | データドライバ、表示装置及びデータドライバの制御方法 | |
| US8558852B2 (en) | Source driver, electro-optical device, and electronic instrument | |
| JP2007156235A (ja) | 表示装置駆動回路及び増幅器 | |
| US7116171B2 (en) | Operational amplifier and driver circuit using the same | |
| JP4984337B2 (ja) | 表示パネルの駆動回路及び表示装置 | |
| JP3922261B2 (ja) | データドライバ及び表示装置 | |
| JP5236435B2 (ja) | 表示パネルの駆動電圧出力回路 | |
| JP4543964B2 (ja) | コモン電圧生成回路、電源回路、表示ドライバ及び表示装置 | |
| JP4858250B2 (ja) | コモン電圧生成回路、電源回路、表示ドライバ及びコモン電圧生成方法 | |
| JP4039414B2 (ja) | 電圧供給回路、電源回路、表示ドライバ、電気光学装置及び電子機器 | |
| JP3573055B2 (ja) | 表示体駆動装置、表示装置及び携帯電子機器 | |
| JP2007114682A (ja) | 対向電極電圧生成回路、電源回路、電気光学装置及び電子機器 | |
| JPH07121140A (ja) | 電圧出力回路並びに表示装置の共通電極駆動回路及び表示装置の階調電圧発生回路 | |
| JP2007114559A (ja) | 対向電極電圧生成回路、電源回路、電気光学装置及び電子機器 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040601 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040802 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20041116 |