JP2002062852A - 液晶表示装置の駆動装置および駆動方法 - Google Patents

Abstract

(57)【要約】 【課題】 フレーム間でのオフセット電圧の相殺ではな
く、ある画素に存在するオフセット電圧をその画素の周
辺画素のオフセット電圧で表示むらを識別できなくする
液晶表示装置の駆動装置および駆動方法を提供する。 【解決手段】 出力回路４４０８内に第１及び第２増幅
回路を有し、同相入力信号と逆相入力信号を切り替える
と共に、上記増幅回路の出力をそれぞれ切り替えてマト
リックス状に配された画素に出力する液晶表示装置の駆
動装置であって、或る画素に印加されるオフセット電圧
と、該画素の周囲の画素に印加されるオフセット電圧と
は、極性が互いに逆になるように、上記増幅回路の出力
を切り替える切替制御回路２５１５を備えている。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、製造上のバラツキ
などによる偶発的に発生したオフセット電圧をプラス側
とマイナス側で同等に出力する差動増幅回路を備えた液
晶表示装置の駆動装置および駆動方法に関するものであ
る。

【０００２】

【従来の技術】図６に、アクティブマトリックス方式の
代表例であるＴＦＴを用いた液晶表示装置のブロック構
成を示す。３８０１はＴＦＴ液晶パネルを示し、３８０
２は複数のソースドライバを備えたソースドライバＩＣ
を示し、３８０３は複数のゲートドライバを備えたゲー
トドライバＩＣを示し、３８０４はコントロール回路を
示し、３８０５は液晶駆動電源（電源回路）を示す。

【０００３】上記コントロール回路３８０４は、ゲート
ドライバＩＣ３８０３へ垂直同期信号を送ると共に、ソ
ースドライバＩＣ３８０２及びゲートドライバＩＣ３８
０３へ水平同期信号を送る。外部から入力された表示デ
ータ（Ｒ、Ｇ、Ｂに分離された各表示データ）は、コン
トロール回路３８０４を介してデジタル信号でソースド
ライバＩＣ３８０２へ入力される。ソースドライバＩＣ
３８０２は、入力された表示データを時分割で内部にラ
ッチし、その後、コントロール回路３８０４からの水平
同期信号に同期してデジタル／アナログ変換を行い、液
晶駆動出力端子から階調表示用のアナログ電圧を出力す
るようになっている。

【０００４】図４２に、ＴＦＴ液晶パネルの構成図を示
す。３９０１は画素電極を示し、３９０２は画素容量を
示し、３９０３はＴＦＴ（スイッチ素子）を示し、３９
０４はソース信号ラインを示し、３９０５はゲート信号
ラインを示し、３９０６は対向電極を示す。

【０００５】上記ソース信号ライン３９０４には、上記
ソースドライバＩＣ３８０２から、表示画素の明るさに
応じて変化する階調表示電圧が与えられる。上記ゲート
信号ライン３９０５には、上記ゲートドライバＩＣ３８
０３から、縦方向に配設されたＴＦＴ３９０３が順次オ
ンするように走査信号が与えられる。オン状態のＴＦＴ
３９０３を介して該ＴＦＴのドレインに接続された画素
電極３９０１にソース信号ライン３９０４の電圧が印加
され、上記対向電極３９０６との間の画素容量３９０２
に蓄積され、これにより、液晶の光透過率が変化し、該
変化に応じた表示が行われる。

【０００６】図１２及び図１３に液晶駆動波形の一例を
示す。４００１及び４１０１はソースドライバから出力
される駆動波形を示し、４００２及び４１０２はゲート
ドライバから出力される駆動波形を示し、４００３及び
４１０３は対向電極の電位を示し、４００４及び４１０
４は画素電極の電圧波形を示す。

【０００７】液晶材料に印加される電圧は、画素電極３
９０１と対向電極３９０６の電位差であり、図中には斜
線で示している。液晶パネルは長期信頼性を確保するた
めに、交流で駆動する必要がある。図１２は、上記ソー
スドライバの出力電圧が対向電極の電圧より高い時に上
記ゲートドライバの出力によりＴＦＴ３９０３がオン
し、画素電極３９０１へ対向電極３９０６に対して正極
性の電圧が印加され、その後、ＴＦＴ３９０３がオフし
てその電位が維持される場合を示している。

【０００８】一方、図１３は、逆に、上記ソースドライ
バの出力電圧が対向電極３９０６の電圧より低い時に上
記ゲートドライバの出力によりＴＦＴ３９０３がオンし
て、画素電極３９０１へ対向電極３９０６に対して負極
性の電圧が印加され、その後、ＴＦＴ３９０３がオフし
てその電位が維持される場合を示している。このよう
に、図１２の波形電圧と図１３の波形電圧とを交互に印
加することで、液晶材料に加わる電圧を交流化して駆動
することが可能となる。

【０００９】図１４に、駆動電圧を交流化する際の、液
晶パネル３８０１上の交流化の極性配列の一例を示す。
これは、ドット反転駆動と呼ばれる方式によるものであ
り、１つの表示画面（フレーム）内では正極性と負極性
とが上下左右とも交互に配列され、かつ、フレーム毎に
極性が反転される。この方法では、ソースドライバＩＣ
３８０２においては、例えば奇数番目の出力端子が正極
性の電圧を出力している時、偶数番目の出力端子は負極
性の電圧を出力しており、逆に、奇数番目の出力端子が
負極性の電圧を出力している時、偶数番目の出力端子は
正極性の電圧を出力している。

【００１０】図１５に、ドット反転駆動におけるソース
ドライバの駆動波形例を示す。図１５中、４３０１は奇
数番目の上記出力端子の出力電圧波形を示し、４３０２
は偶数番目の上記出力端子の出力電圧波形を示し、４３
０３は対向電極３９０６の電圧を示す。図１５に示すよ
うに、奇数番目の出力端子と偶数番目の出力端子とにお
いては、常に対向電極３９０６に対して逆の極性の電圧
が出力される。

【００１１】図１６は、上記ソースドライバＩＣ３８０
２の構成を示すブロック図の一例を示す。ここでは、関
連するソースドライバのみ説明する。ゲートドライバは
公知のものを使用するので、ここでは、説明を省略す
る。入力されたデジタル信号の表示データ（Ｒ、Ｇ、
Ｂ）は、シフトレジスタ４４０３の動作に基づいて時分
割でサンプリングメモリ４４０４に記憶され、その後、
水平同期信号でホールドメモリ４４０５に一括転送され
る。上記シフトレジスタ４４０３は、スタートパルス及
びクロック（ＣＫ）に基づいて動作するようになってい
る。上記ホールドメモリ４４０５のデータは、レベルシ
フタ回路４４０６を介してＤ／Ａ変換回路４４０７でア
ナログ電圧に変換され、出力回路４４０８により、液晶
駆動出力端子を介して階調表示駆動電圧（液晶駆動電
圧）として出力される。なおホールドメモリ４４０５に
より１水平同期期間、表示データは、ラッチされ維持さ
れている。そして、次の水平同期新により表示データが
取り込まれ、ラッチされる。

【００１２】図１７（ａ）および図１７（ｂ）に、従来
の技術（第１従来技術）に係るドット反転駆動を行うソ
ースドライバＩＣの出力回路のブロック構成図とその動
作の一例とを示す。図１７（ａ）および図１７（ｂ）に
は、図１６の内、４４０５、４４０７、４４０８で示さ
れる各ブロックのみを、２出力端子分の回路として示し
ている。

【００１３】図１７（ａ）および図１７（ｂ）におい
て、４５０１は奇数番目の出力端子を駆動する出力回路
でオペアンプを使用したボルテージフォロワを示し、４
５０２は偶数番目の出力端子を駆動する出力回路で４５
０１と同じオペアンプを使用したボルテージフォロワを
示し、４５０３、４５０４、４５０５、及び４５０６は
液晶駆動出力の出力電圧極性を切り替える出力交流化ス
イッチをそれぞれ示し、４５０７は正極性電圧のデジタ
ル／アナログ変換を行うＤ／Ａ変換回路を示し、４５０
８は負極性電圧のデジタル／アナログ変換を行うＤ／Ａ
変換回路を示し、４５０９及び４５１０は表示データを
保持するホールドメモリをそれぞれ示し、４５１１は奇
数番目の出力端子を示し、４５１２は偶数番目の出力端
子を示す。また、オペアンプ４５０１の内部の４５１３
及び４５０２内部の４５１４はＮチャンネルＭＯＳ入力
のオペアンプを示し、オペアンプ４５０１の内部の４５
１５及び４５０２内部の４５１６はＰチャンネルＭＯＳ
入力のオペアンプを示す。

【００１４】上記構成を有する回路による液晶駆動波形
の交流化について説明すると、以下の通りである。

【００１５】上記出力交流化スイッチ４５０３から４５
０６が図１７（ａ）の状態にあるとき、上記ホールドメ
モリ４５０９に記憶されている奇数番目の出力端子４５
１１の表示データは、正極性のＤ／Ａ変換回路４５０７
へ入力され、Ｄ／Ａ変換後のアナログ電圧は、ボルテー
ジフォロワ４５０１を介して奇数番目の出力端子４５１
１から液晶パネル３８０１へ出力される。この時の出力
電圧は、正極性の液晶駆動電圧となる。

【００１６】これに対して、出力交流化スイッチ４５０
３乃至４５０６が図１７（ｂ）の状態にあるとき、ホー
ルドメモリ４５０９に記憶されている奇数番目の出力端
子４５１１の表示データは、負極性のＤ／Ａ変換回路４
５０８に入力され、Ｄ／Ａ変換後のアナログ電圧は、ボ
ルテージフォロワ４５０１を介して奇数番目の出力端子
４５１１から液晶パネルへ出力される。この時の出力電
圧は、負極性の駆動駆動電圧となる。

【００１７】偶数番目の出力端子４５１２の駆動電圧の
極性は、奇数番目の出力端子４５１１と逆になる。すな
わち、出力交流化スイッチ４５０３から４５０６が図１
７（ａ）の状態にあるとき、ホールドメモリ４５１０に
記憶されている偶数番目の出力端子４５１２の表示デー
タは、負極性のＤ／Ａ変換回路４５０８に入力され、Ｄ
／Ａ変換後のアナログ電圧は、ボルテージフォロワ４５
０２を介して偶数番目の出力端子４５１２から液晶パネ
ルへ出力される。この時の出力電圧は、負極性の液晶駆
動電圧となる。

【００１８】一方、出力交流化スイッチ４５０３から４
５０６が図１７（ｂ）の状態にあるとき、ホールドメモ
リ４５１０に記憶されている偶数番目の出力端子の表示
データは、正極性のＤ／Ａ変換回路４５０７に入力さ
れ、Ｄ／Ａ変換後のアナログ電圧は、ボルテージフォロ
ワ４５０２を介して偶数番目の出力端子４５１２より液
晶パネルに出力される。この時の出力電圧は、正極性の
液晶駆動電圧となる。図１７（ａ）および図１７（ｂ）
には、以上の動作のうち、奇数番目の出力端子の信号の
流れのみを示す。このように、図１７（ａ）の状態と、
図１７（ｂ）の状態とを出力交流化スイッチ４５０３か
ら４５０６を用いてフレーム反転で交互に切り替えるこ
とにより、液晶パネル３８０１を駆動するために必要な
駆動波形の交流化を行っている。

【００１９】図１７（ａ）および図１７（ｂ）の回路構
成において、１つの出力端子は、正極性電圧の出力の場
合も負極性電圧の出力の場合も、常に同じオペアンプ回
路で駆動される。一般に、液晶駆動回路の出力端子の重
要な機能として、動作電源電圧フルレンジの出力ダイナ
ミックレンジが要求される。通常のＬＳＩで使用される
エンハンスメント型のＭＯＳトランジスタを使用するこ
とを想定すると、その閾値電圧による動作不可領域をな
くすために、図１７（ａ）および図１７（ｂ）に示すよ
うに、ＮチャンネルＭＯＳトランジスタ入力のオペアン
プ４５１３とＰチャンネルＭＯＳトランジスタ入力のオ
ペアンプ４５１５の両方を１つの出力回路４５０１内に
持たなければならない。このため回路規模が大きくな
り、ＬＳＩ化した場合のチップサイズの増大を招く。更
に、オペアンプが１出力当り２回路有るために、回路の
消費電力が大きくなる。

【００２０】図１８（ａ）および図１８（ｂ）に、他の
従来の技術（第２従来技術）に係るドット反転駆動を行
うソースドライバＩＣの出力回路のブロック構成図とそ
の動作の例を示す。図１８（ａ）および図１８（ｂ）に
は、図１６の内、４４０５、４４０７、４４０８で示さ
れる各ブロックのみを、２出力端子分の回路として示し
ている。

【００２１】図１８（ａ）および図１８（ｂ）におい
て、４６０１はＮチャンネルＭＯＳトランジスタ入力の
オペアンプを使用したボルテージフォロワを示し、４６
０２はＰチャンネルＭＯＳトランジスタ入力のオペアン
プを使用したボルテージフオロワを示し、４６０３、４
６０４、４６０５、及び４６０６は液晶駆動出力の出力
電圧極性を切り替える出力交流化スイッチを示し、４６
０７は正極性のデジタル／アナログ変換を行うＤ／Ａ変
換回路を示し、４６０８は負極性のデジタル／アナログ
変換を行うＤ／Ａ変換回路を示し、４６０９及び４６１
０は表示データを保持するホールドメモリを示し、４６
１１は奇数番目の出力端子を示し、４６１２は偶数番目
の出力端子を示す。

【００２２】図１８（ａ）および図１８（ｂ）の出力電
圧の交流化は、図１７（ａ）および図１７（ｂ）の場合
と同じく出力交流化スイッチ４６０３から４６０６によ
って行われる。図１７（ａ）および図１７（ｂ）の場合
と異なるのは、正極性用のＤ／Ａ変換回路４６０７の出
力は直接ＮチャンネルＭＯＳトランジスタ入力のオペア
ンプ４６０１へ送られ、負極性用のＤ／Ａ変換回路４６
０８の出力は直接ＰチャンネルＭＯＳトランジスタ入力
のオペアンプ４６０２へ送られ、各々のオペアンプの出
力が、スイッチ４６０３及び４６０４を介して所望の出
力端子へ送られる点である。

【００２３】ここでは、正極性用のＤ／Ａ変換回路４６
０７は、動作電源電圧の約２分の１以上の電圧のみを出
力するため、オペアンプとしてＮチャンネル入力の回路
のみで十分であり、同様に、負極性用のＤ／Ａ変換回路
４６０８は、動作電源電圧の約２分の１以下の電圧のみ
を出力するため、オペアンプとしてＰチャンネル入力の
回路のみで十分である。図１８（ａ）および図１８
（ｂ）の構成では、図１７（ａ）および図１７（ｂ）の
構成に対して、オペアンプ回路が出力端子当り半分です
むため、チップサイズの低減と低消費電力化が図れる。

【００２４】しかしながら、図１８（ａ）および図１８
（ｂ）の構成は、１つの出力を駆動するオペアンプ回路
が正極性の場合と負極性の場合とで異なっている。すな
わち、図１８（ａ）および図１８（ｂ）の液晶駆動出力
端子は、正極性電圧を出力する時はオペアンプ４６０１
で駆動される（図１８（ａ）参照）一方、負極性電圧を
出力する時はオペアンプ４６０２で駆動される（図１８
（ｂ）参照）。ここで、オペアンプ４６０１とオペアン
プ４６０２とが、製造上のバラツキなどによる偶発的に
発生するオフセット電圧を持っている場合を以下に説明
する。

【００２５】オペアンプ４６０１が偶発的に発生するオ
フセット電圧Ａを持ち、オペアンプ４６０２が偶発的に
発生するオフセット電圧Ｂを持つ場合の液晶駆動電圧波
形を図１９に示す。図１９において、正極性電圧を出力
する時と負極性電圧を出力する時とでは、期待値電圧か
らの偏差がそれぞれ異なる。したがって、液晶表示画素
に印加される駆動電圧の平均電圧には、２つの偏差の差
の成分（＝（Ａ−Ｂ）／２）が、誤差電圧として残留す
る。この誤差電圧は、駆動出力端子毎に偶発的に発生す
るものであるから、液晶表示装置の画素間での印加電圧
の差となり、結果として表示むらが発生することにな
る。

【００２６】比較のために、図２０に、図１７（ａ）お
よび図１７（ｂ）の構成の場合の液晶駆動電圧波形を示
す。図１７（ａ）および図１７（ｂ）の構成では、正極
性電圧、負極性電圧ともに１つの出力回路で駆動される
ため、いずれの場合も期待値電圧からの偏差は同じであ
る。この偏差は、画素に印加される電圧としては、正極
性の場合と負極性の場合で互いに打ち消し合う方向であ
る。したがって、図１７（ａ）および図１７（ｂ）の構
成では、液晶駆動出力端子間の偏差のバラツキは、表示
画素で平均化されることになり、表示上の問題にはなら
ない。

【００２７】上記第２従来技術（図１８参照）の場合、
正極性電圧と負極性電圧を別々のオペアンプ回路から出
力する場合に対して、更なる回路規模の削減、及び消費
電力の低減を実現した第３従来技術（例えば、特開平１
１−３０５７３５号公報を参照）が知られている。この
第３従来技術について、図２１を参照しながら説明する
と以下のとおりである。

【００２８】図２１に、上記第３従来技術に係る差動増
幅回路の構成例を示す。なお、図２１は、Ｎチャンネル
ＭＯＳトランジスタを入力トランジスタとして使用した
場合を示すものである。

【００２９】図２１において、１０１及び１０２はＮチ
ャンネルＭＯＳによる入力トランジスタをそれぞれ示
し、１０３は上記差動増幅回路に動作電流を与える定電
流源を示し、１０４は上記入力トランジスタ１０１の負
荷抵抗（抵抗素子）を示し、１０５は上記入力トランジ
スタ１０２の負荷抵抗（抵抗素子）を示し、１０６及び
１０７は入力信号を切り替えるスイッチをそれぞれ示
し、１０８及び１０９は出力信号を切り替えるスイッチ
をそれぞれ示し、１１０は同相入力端子を示し、１１１
は逆相入力端子を示し、１１２は同相出力端子を示し、
１１３は逆相出力端子を示し、１１４は上記スイッチ１
０６から１０９を同時に切り替える切替信号入力端子を
示す。

【００３０】上記入力トランジスタ１０１及び上記負荷
抵抗１０４と、上記入力トランジスタ１０２及び上記負
荷抵抗１０５とは増幅回路を構成し、トランジスタ１０
１と１０２は差動対を構成する。また、スイッチ１０６
から１０９は、切替信号１１４により連動して制御され
る。

【００３１】図２２は、図２１の回路の１つの動作状態
を示す。図２３は、図２１の回路の他の動作状態を示
す。以下に、図２２及び図２３を参照しながら、上記差
動増幅回路の動作を説明する。

【００３２】図２２に示す状態では、同相入力端子１１
０はスイッチ１０６を介して入力トランジスタ１０１の
ゲートに接続され、そのドレインに接続された負荷抵抗
１０４の働きで、スイッチ１０９を介して逆相出力信号
として逆相出力端子１１３から出力される。一方、逆相
入力端子１１１はスイッチ１０７を介して入力トランジ
スタ１０２のゲートに接続され、そのドレインに接続さ
れた負荷抵抗１０５の働きで、スイッチ１０８を介して
同相出力信号として同相出力端子１１２から出力され
る。つまり、同相入力信号は、入力トランジスタ１０１
及び負荷抵抗１０４で増幅される一方、逆相入力信号
は、入力トランジスタ１０２及び負荷抵抗１０５で増幅
される。

【００３３】一方、図２３に示す状態では、同相入力端
子１１０はスイッチ１０７を介して入力トランジスタ１
０２のゲートに接続され、そのドレインに接続された負
荷抵抗１０５の働きで、スイッチ１０９を介して逆相出
力信号として逆相出力端子１１３より出力される。ま
た、逆相入力端子１１１はスイッチ１０６を介して入力
トランジスタ１０１のゲートに接続され、そのドレイン
に接続された負荷抵抗１０４の働きで、スイッチ１０８
を介して同相出力信号として同相出力端子１１２より出
力される。つまり、同相入力信号は、入力トランジスタ
１０２及び負荷抵抗１０５で増幅される一方、逆相入力
信号は、入力トランジスタ１０１及び負荷抵抗１０４で
増幅される。

【００３４】以上のように、図２２に示す状態と図２３
に示す状態とでは、同相入力信号の増幅回路と逆相入力
信号の増幅回路とを、完全に入れ替えて使用している。

【００３５】ここで、差動増幅回路を構成する入力トラ
ンジスタ１０１と１０２の間において、及び／又は負荷
抵抗１０４と１０５の間において、製造上の理由などに
より偶発的に発生する特性の不一致が存在する場合につ
いて、図２４及び図２５を参照しながら、以下に説明す
る。

【００３６】本来同じ特性を持つべき差動増幅回路の２
つの素子において差が生じた場合、出力電圧が理想的な
状態からずれてしまい、オフセットを持つ。このずれ
は、入力端子の一方に定電圧源を接続したものとしてモ
デル化できる。この様子を図２４、及び図２５に示す。
図２４及び図２５に示す１１５は、上記差動増幅回路の
オフセットを１つの定電圧源でモデル化したものであ
る。なお、図２４に示すスイッチ素子は図２２に示す状
態と同一であり、図２５に示すスイッチ素子は図２３に
示す状態と同一である。

【００３７】図２４においては、定電圧源１１５は、ス
イッチ１０７を介して逆相入力端子１１１と接続されて
いる。一方、図２５においては、定電圧源１１５は、ス
イッチ１０７を介して同相入力端子１１０と接続されて
いる。このように、本差動増幅回路は、スイッチ１０６
から１０９を使用しているので、差動増幅回路の偶発的
に発生するバラツキによるオフセットを、逆相入力端子
１１１側に入れた状態と、同相入力端子１１０側に入れ
た状態とで切り替えることができる。これら２つの状態
では、同相出力端子１１０及び逆相出力端子１１１に現
れるオフセットは、符号が逆で絶対値が等しい状態とな
る。

【００３８】以上より、オペアンプが製造上のバラツキ
などによる偶発的に発生するオフセット電圧を持ってい
る場合、正極性のオフセット電圧を出力する場合と負極
性のオフセット電圧を出力する場合とでは、期待値電圧
からの偏差が等しくなる。

【００３９】図２６に、上記第２従来技術に係る差動増
幅回路の他の例を示す。なお、図２６は、Ｐチャンネル
ＭＯＳトランジスタを入力トランジスタに使用した場合
を示すものである。

【００４０】図２６において、６０１及び６０２はＰチ
ャンネルＭＯＳによる入力トランジスタをそれぞれ示
し、６０３は本差動増幅回路に動作電流を与える定電流
源を示し、６０４は入力トランジスタ６０１の負荷抵抗
（抵抗素子）を示し、６０５は入力トランジスタ６０２
の負荷抵抗（抵抗素子）を示し、６０６及び６０７は入
力信号を切り替えるスイッチをそれぞれ示し、６０８及
び６０９は出力信号を切り替えるスイッチをそれぞれ示
し、６１０は同相入力端子を示し、６１１は逆相入力端
子を示し、６１２は同相出力端子を示し、６１３は逆相
出力端子を示し、６１４はスイッチ６０６乃至６０９を
同時に切り替える信号を入力するための切替信号入力端
子を示す。

【００４１】図２６の動作を図２７及び図２８を用いて
説明すると以下のとおりである。

【００４２】図２７に示す状態では、同相入力端子６１
０はスイッチ６０６を介して入力トランジスタ６０１の
ゲートに接続され、そのドレインに接続された負荷抵抗
６０４の働きで、スイッチ６０９を介して逆相出力信号
として逆相出力端子６１３から出力される。一方、逆相
入力端子６１１はスイッチ６０７を介して入力トランジ
スタ６０２のゲートに接続され、そのドレインに接続さ
れた負荷抵抗６０５の働きで、スイッチ６０８を介して
同相出力信号として同相出力端子６１２から出力され
る。つまり、同相入力信号は、入力トランジスタ６０１
及び負荷抵抗６０４で増幅される一方、逆相入力信号
は、入力トランジスタ６０２及び負荷抵抗６０５で増幅
される。

【００４３】一方、図２８に示す状態では、同相入力端
子６１０はスイッチ６０７を介して入力トランジスタ６
０２のゲートに接続され、そのドレインに接続された負
荷抵抗６０５の働きで、スイッチ６０９を介して逆相出
力信号として逆相出力端子６１３より出力される。ま
た、逆相入力端子６１１はスイッチ６０６を介して入力
トランジスタ６０１のゲートに接続され、そのドレイン
に接続された負荷抵抗６０４の働きで、スイッチ６０８
を介して同相出力信号として同相出力端子６１２より出
力される。つまり、同相入力信号は、入力トランジスタ
６０２及び負荷抵抗６０５で増幅される一方、逆相入力
信号は、入力トランジスタ６０１及び負荷抵抗６０４で
増幅される。

【００４４】以上の様に、図２７に示す状態と図２８に
示す状態とでは、同相入力信号の増幅回路と逆相入力信
号の増幅回路とを、完全に入れ替えて使用している。

【００４５】ここで、差動増幅回路を構成する入力トラ
ンジスタ６０１と６０２の間において、及び／又は負荷
抵抗６０４と６０５の間において、製造上の理由などに
より偶発的に発生する特性の不一致が存在する場合につ
いて、図２９及び図３０を参照しながら、以下に説明す
る。

【００４６】本来同じ特性を持つべき差動増幅回路の２
つの素子において差が生じた場合、出力電圧が理想的な
状態からずれてしまい、オフセットを持つ。このずれ
は、入力端子の一方に定電圧源を接続したものとしてモ
デル化できる。この様子を図２９、及び図３０に示す。
図２９、及び図３０に示す６１５は、上記差動増幅回路
のオフセットを１つの定電圧源でモデル化したものであ
る。なお、図２９に示すスイッチ素子は図２７に示す状
態と同一であり、図３０に示すスイッチ素子は図２８に
示す状態と同一である。

【００４７】図２９においては、定電圧源６１５は、ス
イッチ６０７を介して逆相入力端子６１１と接続されて
いる。一方、図３０においては、定電圧源６１５は、ス
イッチ６０７を介して同相入力端子６１０と接続されて
いる。このように、本差動増幅回路は、スイッチ６０６
から６０９を使用しているので、差動増幅回路の偶発的
に発生するバラツキによるオフセットを、逆相入力端子
６１１側に入れた状態と、同相入力端子６１０側に入れ
た状態とで切り替えることができる。これら２つの状態
では、同相出力端子６１０及び逆相出力端子６１１に現
れるオフセットは、符号が逆で絶対値が等しい状態とな
る。

【００４８】以上より、オペアンプが製造上のバラツキ
などにより偶発的に発生するオフセット電圧を持ってい
る場合でも、正極性のオフセット電圧を出力する場合と
負極性のオフセット電圧を出力する場合とでは、期待値
電圧からの偏差が等しくなる。

【００４９】図３１に、図２１の差動増幅回路の負荷素
子をカレントミラー構成の能動負荷に変えた回路構成を
示す。図３１は、ＮチャンネルＭＯＳトランジスタを入
力トランジスタとして使用した場合を示すものである。

【００５０】図３１において、１１０１及び１１０２は
ＮチャンネルＭＯＳによる入力トランジスタをそれぞれ
示し、１１０３は本回路に動作電流を与える定電流源を
示し、１１０４は入力トランジスタ１１０１の負荷とな
るＰチャンネルＭＯＳによる負荷トランジスタを示し、
１１０５は入力トランジスタ１１０２の負荷となるＰチ
ャンネルＭＯＳによる負荷トランジスタを示し、１１０
６及び１１０７は入力信号を切り替えるスイッチをそれ
ぞれ示し、１１０８及び１１０９は出力信号を切り替え
るスイッチをそれぞれ示し、１１１０は同相入力端子を
示し、１１１１は逆相入力端子を示し、１１１２は同相
出力端子を示し、１１１３は逆相出力端子を示し、１１
１４はスイッチ１１０６〜１１０９を同時に切り替える
信号を入力するための切替信号入力端子を示す。

【００５１】上記差動増幅回路は、負荷素子がトランジ
スタによるカレントミラー構成の能動負荷である点にお
いて、図２１の構成例（受動負荷）と異なっている。図
２２に対応する状態においては、同相入力信号は、入力
トランジスタ１１０１及び負荷トランジスタ１１０４で
増幅される一方、逆相入力信号は、入力トランジスタ１
１０２及び負荷トランジスタ１１０５で増幅される。こ
れに対して、図２３に対応する状態においては、同相入
力信号は、入力トランジスタ１１０２及び負荷トランジ
スタ１１０５で増幅される一方、逆相入力信号は、入力
トランジスタ１１０１及び負荷トランジスタ１１０４で
増幅される。

【００５２】以上、何れの場合でも、上記負荷トランジ
スタ１１０４及び１１０５は、互いに、カレントミラー
構成となっているので、たとえ両負荷トランジスタに特
性のバラツキがあっても、負荷トランジスタ１１０４及
び１１０５に流れる電流は常に等しくなり、この結果、
同相入力信号及び逆相入力信号は同じ増幅度で増幅され
ることになり、左右対称な出力波形が得られることにな
る。

【００５３】以上のように、図３１に示す構成を有する
差動増幅回路でも、同相入力信号の増幅回路と逆相入力
信号の増幅回路とを、完全に入れ替えて使用することが
できる。

【００５４】また、上記差動増幅回路を構成する入力ト
ランジスタ１１０１と１１０２の間において、製造上の
理由などにより偶発的に発生する特性の不一致が存在す
る場合でも、詳細には説明しないが、図２１と同様の構
成を有している。したがって、本差動増幅回路において
は、スイッチ１１０６乃至１１０９を使用しているの
で、差動増幅回路の偶発的に発生するバラツキによるオ
フセットを、逆相入力端子１１１１側に入れた状態と、
同相入力端子１１１０側に入れた状態とで切り替えるこ
とができる。これら２つの状態では、同相出力端子１１
１０及び逆相出力端子１１１１に現れるオフセットは、
符号が互いに逆で絶対値が等しい状態となる。

【００５５】以上より、オペアンプが製造上のバラツキ
などにより偶発的に発生するオフセット電圧を持ってい
る場合、正極性のオフセット電圧を出力する場合と負極
性のオフセット電圧を出力する場合とでは、期待値電圧
からの偏差が等しくなる。

【００５６】図３２に、図２６の差動増幅回路の負荷素
子をカレントミラー構成の能動負荷に変えた回路構成を
示す。図３２は、ＰチャンネルＭＯＳトランジスタを入
力トランジスタとして使用した場合を示すものである。

【００５７】図３２において、１２０１及び１２０２は
ＰチャンネルＭＯＳによる入力トランジスタをそれぞれ
示し、１２０３は本回路に動作電流を与える定電流源を
示し、１２０４は入力トランジスタ１２０１の負荷とな
るＮチャンネルＭＯＳによる負荷トランジスタを示し、
１２０５は入力トランジスタ１２０２の負荷となるＮチ
ャンネルＭＯＳによる負荷トランジスタを示し、１２０
６及び１２０７は入力信号を切り替えるスイッチをそれ
ぞれ示し、１２０８及び１２０９は出力信号を切り替え
るスイッチをそれぞれ示し、１２１０は同相入力端子を
示し、１２１１は逆相入力端子を示し、１２１２は同相
出力端子を示し、１２１３は逆相出力端子を示し、１２
１４はスイッチ１２０６〜１２０９を同時に切り替える
信号を入力するための切替信号入力端子を示す。

【００５８】図３２の構成は、負荷素子がトランジスタ
によるカレントミラー構成の能動負荷である点におい
て、図２６の構成（受動負荷）と異なっている。図２７
に対応する状態においては、同相入力信号は、入力トラ
ンジスタ１２０１及び負荷トランジスタ１２０４で増幅
される一方、逆相入力信号は、入力トランジスタ１２０
２及び負荷抵抗１２０５で増幅される。これに対して、
図２８に対応する状態においては、同相入力信号は、入
力トランジスタ１２０２及び負荷トランジスタ１２０５
で増幅される一方、逆相入力信号は、入力トランジスタ
１２０１及び負荷トランジスタ１２０４で増幅される。

【００５９】以上、何れの場合でも、上記負荷トランジ
スタ１２０４及び１２０５は、互いに、カレントミラー
構成となっているので、両負荷トランジスタに特性のバ
ラツキがあっても、負荷トランジスタ１２０４及び１２
０５に流れる電流は常に等しくなり、この結果、同相入
力信号及び逆相入力信号は同じ増幅度で増幅されること
になり、左右対称な出力波形が得られることになる。

【００６０】以上の様に、図３２に示す構成を有する差
動増幅回路でも、同相入力信号の増幅回路と逆相入力信
号の増幅回路とを、完全に入れ替えて使用している。

【００６１】また、上記差動増幅回路を構成する入力ト
ランジスタ１２０１と１２０２の間において、製造上の
理由などにより偶発的に発生する特性の不一致が存在す
る場合でも、詳細には説明しないが、図２６と同様の構
成を有している。したがって、上記差動増幅回路におい
ては、スイッチ１２０６〜１２０９を使用しているの
で、差動増幅回路の偶発的なバラツキによるオフセット
を、逆相入力端子１２１１側に入れた状態と、同相入力
端子１２１０側に入れた状態とで切り替えることができ
る。これら２つの状態では、同相出力端子１２１０及び
逆相出力端子１２１１に現れるオフセットは、符号が互
いに逆で絶対値が等しい状態となる。

【００６２】以上より、オペアンプが製造上のバラツキ
などにより偶発的に生じるオフセット電圧を持っている
場合でも、正極性のオフセット電圧を出力する場合と負
極性のオフセット電圧を出力する場合とでは、期待値電
圧からの偏差が等しくなる。

【００６３】ここで、図３３を参照しながら、図３１に
示す差動増幅回路と等価な差動増幅回路１３０１と、ス
イッチ及び出力部を具体化した例について説明する。な
お、図３３は、ＮチャンネルＭＯＳ入力のオペアンプで
ある。

【００６４】図３３において、１３０２は同相入力端子
を示し、１３０３は逆相入力端子を示し、１３０４及び
１３０５はスイッチ切替信号入力端子をそれぞれ示し、
１３０６から１３０９はスイッチをそれぞれ示し、１３
１０から１３１３はスイッチをそれぞれ示し、１３１４
及び１３１５はＮチャンネルＭＯＳの入力トランジスタ
をそれぞれ示し、１３１６および１３１７は入力トラン
ジスタの能動負荷となるＰチャンネルＭＯＳの負荷トラ
ンジスタをそれぞれ示し、１３１８はＰチャンネルＭＯ
Ｓの出力トランジスタを示し、１３１９はＮチャンネル
ＭＯＳの出力トランジスタを示し、１３２０は出力端子
を示し、１３２１はオペアンプに動作点を与えるための
バイアス電圧入力端子を示す。ここで、差動増幅回路１
３０１を図２１の抵抗負荷の差動増幅回路に置き換えた
回路も、以下の説明と全く同一の動作をするため、ここ
では詳細な説明を省略する。

【００６５】図３３において、１３０４及び１３０５
が、図３１で示したスイッチ切替信号入力端子１１１４
に相当し、１３０４と１３０５とは互いに逆相の信号を
入力する。スイッチ切替信号入力に応じた回路の動作を
図３４及び図３５を参照しながら、以下に説明する。

【００６６】図３３において、入力トランジスタ１３１
４及び１３１５が、図３１で示した入力トランジスタ１
１０１及び１１０２に相当し、負荷トランジスタ１３１
６及び１３１７が、図３１で示した負荷トランジスタ１
１０４及び１１０５に相当する。

【００６７】また、図３３において、１３０７及び１３
０９が、図３１で示したスイッチ１１０６に相当し、１
３０６及び１３０８が、図３１で示したスイッチ１１０
７に相当し、１３１０及び１３１３が、図３１で示した
スイッチ１１０８に相当し、１３１１及び１３１２が、
図３１で示したスイッチ１１０９に相当し、トランジス
タ１３２２が、図３１で示した定電流源１１０３に相当
する。

【００６８】切替入力信号１３０４に“Ｌ”レベル（ロ
ーレベル）が入力されると、スイッチはＰチャンネルＭ
ＯＳトランジスタであるので、図３４に示すように、ス
イッチ１３０６、１３０７、１３１０、及び１３１１が
オン状態になる。この時、スイッチ切替信号入力端子１
３０５には“Ｈ”レベル（ハイレベル）が入力されてい
るため、スイッチ１３０８、１３０９、１３１２、及び
１３１３はオフする。同相入力信号１３０２は、スイッ
チ１３０６を介して入力トランジスタ１３１５へ供給さ
れる。逆相入力信号１３０３は、スイッチ１３０７を介
して入力トランジスタ１３１４へ供給される。また、ス
イッチ１３１０を介して負荷トランジスタ１３１６及び
１３１７にゲート信号が供給され、スイッチ１３１１を
介して出力トランジスタ１３１８へゲート信号が与えら
れる。図３４の場合、同相入力信号を増幅する回路は、
トランジスタ１３１５及び負荷トランジスタ１３１７で
あり、逆相入力信号を増幅する回路は、トランジスタ１
３１４及び負荷トランジスタ１３１６である。

【００６９】スイッチ切替信号入力端子１３０５に
“Ｌ”レベルが入力されると、図３５において、スイッ
チ１３０８、１３０９、１３１２、及び１３１３がオン
状態になる。この時、スイッチ切替信号入力端子１３０
４には“Ｈ”レベルが入力されているため、スイッチ１
３０６、１３０７、１３１０、及び１３１１はオフす
る。この時、同相入力信号１３０２は、スイッチ１３０
８を介して入力トランジスタ１３１４へ供給される。逆
相入力信号１３０３は、スイッチ１３０９を介して入力
トランジスタ１３１５へ供給される。また、スイッチ１
３１３を介して負荷トランジスタ１３１６及び１３１７
にゲート信号が与えられ、スイッチ１３１２を介して出
力トランジスタ１３１８へゲート信号が与えられる。図
３５の場合、同相入力信号を増幅する回路は、入力トラ
ンジスタ１３１４及び負荷トランジスタ１３１６であ
り、逆相入力信号を増幅する回路は、入力トランジスタ
１３１５及び負荷トランジスタ１３１７である。

【００７０】図３４及び図３５に示したように、本差動
増幅回路は、スイッチ１３０６から１３１３を切り替え
ることによって、同相入力信号の増幅回路と逆相入力信
号の増幅回路とを入れ替えることができる。これによ
り、前述したように、差動増幅回路に製造上の特性バラ
ツキ等による偶発的なオフセットが発生した場合でも、
このオフセットは、この２つの状態で符号が互いに逆で
絶対値が等しくなる。したがって、オペアンプに生じる
オフセットのバラツキも、スイッチ１３０６から１３１
３を切り替えることによって、オフセットの符号が互い
に逆で絶対値が等しい状態を実現することができる。

【００７１】次に、図３６を参照しながら、図３２に示
す差動増幅回路と等価な差動増幅回路１６０１と、スイ
ッチ及び出力部を具体化した例を説明する。なお、図３
６は、ＰチャンネルＭＯＳ入力のオペアンプである。

【００７２】図３６において、１６０２は同相入力端子
を示し、１６０３は逆相入力端子を示し、１６０４及び
１６０５はスイッチ切替信号入力端子をそれぞれ示し、
１６０６〜１６０９はスイッチをそれぞれ示し、１６１
０〜１６１３はスイッチをそれぞれ示し、１６１４及び
１６１５はＰチャンネルＭＯＳの入力トランジスタをそ
れぞれ示し、１６１６および１６１７は入力トランジス
タの能動負荷となるＮチャンネルＭＯＳの負荷トランジ
スタをそれぞれ示し、１６１８はＮチャンネルＭＯＳの
出力トランジスタを示し、１６１９はＰチャンネルＭＯ
Ｓの出力トランジスタを示し、１６２０は出力端子を示
し、１６２１はオペアンプに動作点を与えるためのバイ
アス電圧入力端子を示す。ここで、差動増幅回路１６０
１を図２６で述べた抵抗負荷の差動増幅回路に置き換え
た回路も、以下の説明と全く同一の動作をするため、こ
こでは詳細な説明を省略する。

【００７３】図３６において、１６０４及び１６０５
が、図３２で示したスイッチ切替信号入力端子１２１４
に相当し、１６０４と１６０５とは互いに逆相の信号を
入力する。スイッチ切替信号入力に応じた回路の動作を
図３７及び図３８を参照しながら、以下に説明する。

【００７４】図３６において、入力トランジスタ１６１
４及び１６１５が、図３２で示した入力トランジスタ１
２０１及び１２０２に相当し、負荷トランジスタ１６１
６及び１６１７が、図３２で示した負荷トランジスタ１
２０４及び１２０５に相当する。また、図３６におい
て、１６０７及び１６０９が、図３２で示したスイッチ
１２０６に相当し、１６０６及び１６０８が、図３２で
示したスイッチ１２０７に相当し、１６１０及び１６１
３が、図３２で示したスイッチ１２０８に相当し、１６
１１及び１６１２が、図３２で示したスイッチ１２０９
に相当し、トランジスタ１６２２が、図３２で示した定
電流源１２０３に相当する。

【００７５】スイッチ切替信号入力端子１６０４に
“Ｈ”レベル（ハイレベル）が入力されると、スイッチ
はＮチャンネルＭＯＳトランジスタであるので、図３７
に示すように、スイッチ１６０６、１６０７、１６１
０、及び１６１１がオン状態になる。この時、スイッチ
切替信号入力端子１６０５には“Ｌ”レベル（ローレベ
ル）が入力されているため、スイッチ１６０８、１６０
９、１６１２、及び１６１３はオフする。同相入力信号
１６０２は、スイッチ１６０６を介して入力トランジス
タ１６１５へ供給される。逆相入力信号１６０３は、ス
イッチ１６０７を介して入力トランジスタ１６１４へ供
給される。また、スイッチ１６１０を介して負荷トラン
ジスタ１６１６及び１６１７にゲート信号が供給され、
スイッチ１６１１を介して出力トランジスタ１６１８へ
ゲート信号が与えられる。図３７の場合、同相入力信号
を増幅する回路は、入力トランジスタ１６１５及び負荷
トランジスタ１６１７であり、逆相入力信号を増幅する
回路は、入力トランジスタ１６１４及び負荷トランジス
タ１６１６である。

【００７６】スイッチ切替信号入力端子１６０５に
“Ｈ”レベルが入力されると、図３８において、スイッ
チ１６０８、１６０９、１６１２、及び１６１３がオン
状態になる。この時、スイッチ切替信号入力端子１６０
４には“Ｌ”レベルが入力されているため、スイッチ１
６０６、１６０７、１６１０、及び１６１１はオフす
る。この時、同相入力信号１６０２は、スイッチ１６０
８を介して入力トランジスタ１６１４へ供給される。逆
相入力信号１６０３は、スイッチ１６０９を介して入力
トランジスタ１６１５へ供給される。また、スイッチ１
６１３を介して負荷トランジスタ１６１６及び１６１７
にゲート信号が与えられ、スイッチ１６１２を介して出
力トランジスタ１６１８へゲート信号が与えられる。図
３８の場合、同相入力信号を増幅する回路は、入力トラ
ンジスタ１６１４及び負荷トランジスタ１６１６であ
り、逆相入力信号を増幅する回路は、入力トランジスタ
１６１５及び負荷トランジスタ１６１７である。

【００７７】図３７及び図３８に示したように、上記差
動増幅回路は、スイッチ１６０６〜１６１３を切り替え
ることによって、同相入力信号の増幅回路と逆相入力信
号の増幅回路とを入れ替えることができる。これによ
り、前述したように、差動増幅回路に製造上のバラツキ
等により偶発的に発生するオフセットが発生した場合で
も、このオフセットは、この２つの状態で符号が互いに
逆で絶対値が等しくなる。したがって、オペアンプに生
じるオフセットのバラツキも、スイッチ１６０６〜１６
１３を切り替えることによって、オフセットの符号が逆
で絶対値が等しい状態を実現することができる。なお、
図３７及び図３８において、点線は、信号の流れを示す
ものである。

【００７８】図３９及び図４０は、前述の差動増幅回路
を使用したドット反転駆動を行う液晶駆動回路の出力ブ
ロック図であり、隣り合う２つの出力回路部分のみを示
す。図３９及び図４０は、液晶駆動電圧の極性を切り替
えた場合の動作をそれぞれ示している。

【００７９】図３９及び図４０において、２１０１は図
３３で示したＮチャンネルＭＯＳトランジスタ入力のオ
ペアンプを示し、２１０２は図３６で示したＰチャンネ
ルＭＯＳトランジスタ入力のオペアンプを示し、２１０
３は正極性の液晶駆動電圧を発生するＤ／Ａ変換回路を
示し、２１０４は負極性の液晶駆動電圧を発生するＤ／
Ａ変換回路を示し、２１０５〜２１０８は液晶駆動電圧
を交流化するためのスイッチを示し、２１０９は奇数番
目の出力端子の表示データを記憶するラッチ回路を示
し、２１１０は偶数番目の出力端子の表示データを記憶
するラッチ回路を示し、２１１１は奇数番目の出力端子
を示し、２１１２は偶数番目の出力端子を示し、２１１
３は交流化スイッチ切替信号入力を示し、２１１４は図
３３や図３６で示したオペアンプのスイッチ切替信号を
示す。なお、ここでのラッチ回路２１０９や２１１０
は、図１６のホールドメモリを示し、レベルシフタ回路
は省略された形で説明している。

【００８０】以下、これらの図を使用して奇数番目の出
力端子の動作について説明する。偶数番目の出力端子に
ついては、その駆動電圧極性が逆になるだけで同一の動
作をするため、詳細な説明を省略する。

【００８１】図３９は、奇数番目の出力端子２１１１が
正極性駆動電圧を出力し、偶数番目の出力端子２１１２
が負極性駆動電圧を出力する場合を示す。この場合、奇
数番目の出力端子の表示データは、ラッチ回路２１０９
からスイッチ２１０５を介して正極性用Ｄ／Ａ変換回路
２１０３へ送られ、その出力がオペアンプ２１０１に与
えられた後、スイッチ２１０７を介して奇数番目の出力
端子２１１１から出力される（図３９中の太線で示す矢
印を参照）。

【００８２】図４０は、奇数番目の出力端子２１１１が
負極性駆動電圧を出力し、偶数番目の出力端子２１１２
が正極性駆動電圧を出力する場合を示す。この場合、奇
数番目の出力端子の表示データは、ラッチ回路２１０９
からスイッチ２１０６を介して負極性用Ｄ／Ａ変換回路
２１０４へ送られ、その出力がオペアンプ２１０２に与
えられた後、スイッチ２１０７を介して奇数番目の出力
端子２１１１から出力される（図４０中の太線で示す矢
印を参照）。

【００８３】ここで、オペアンプが製造上の理由等で特
性が異なり、偶発的に発生するオフセット電圧を持つ場
合について説明する。前述したように、ここで示すオペ
アンプはスイッチ切替信号により、そのオフセットの符
号を反転させることができ、このときのオフセット電圧
の絶対値は同じであることから、オペアンプ２１０１が
オフセット電圧Ａ又は−Ａに切り替えることができ、オ
ペアンプ２１０２がオフセット電圧Ｂ又は−Ｂに切り替
えることができるものとする。この場合、奇数番目の出
力端子の出力電圧は、正極性出力時はＡ又は−Ａのオフ
セットを持ち、負極性出力時はＢ又は−Ｂのオフセット
を持つことになる。オフセットの符号の選択は、前述の
オペアンプのスイッチ切替信号で行われる。

【００８４】次に、図７は、図３９及び図４０における
差動増幅回路２１１５の具体的構成例を示すものであ
り、図７において、２５０１は図３３で示したＮチャン
ネルＭＯＳトランジスタ入力のオペアンプに対応し、２
５０２は図３６で示したＰチャンネルＭＯＳトランジス
タ入力のオペアンプに対応している。図７の２５０１内
のスイッチ回路２５０１ａは、図３３のスイッチ１３０
６〜１３０９からなり、図７の２５０１内のスイッチ回
路２５０１ｂは、図３３のスイッチ１３１０〜１３１３
からなる。また、図７の２５０２内のスイッチ回路２５
０２ａは、図３６のスイッチ１６０６〜１６０９からな
り、図７の２５０２内のスイッチ回路２５０２ｂは、図
３６のスイッチ１６１０〜１６１３からなる。

【００８５】また、図７において、２５０７及び２５０
８は、図３９及び図４０におけるスイッチ２１０７及び
２１０８にそれぞれ対応している。更に、図７におい
て、出力端子２５１１及び２５１２は、図３９及び図４
０における出力端子２１１１及び２１１２にそれぞれ対
応している。図７中、ＶＢＮおよびＶＢＰは、オペアン
プに動作点を与えるためのバイアス電圧入力端子をそれ
ぞれ示す。更に、図７中の２５１３は図３９及び図４０
中の２１１３（交流化スイッチ切替信号入力）に対応
し、図７中の２５１４は図３９及び図４０中の２１１４
（図３３及び図３６で示したオペアンプのスイッチ切替
信号入力端子）に対応する。

【００８６】そして、交流化スイッチ切替信号ＲＥＶ、
及びオペアンプのスイッチ切替信号ＳＷＰと出力の関係
を示したものが、図４１と表１である。

【００８７】図４１において、２６０１は奇数番目の出
力端子からの出力電圧により駆動される画素電圧の理想
値を示し、２６０２はオフセット電圧が加味された実際
の電圧を示す。交流化スイッチ切替信号ＲＥＶは、１フ
レーム毎に反転しており、オペアンプのスイッチ切替信
号ＳＷＰは２フレーム毎に反転している。この結果、画
素電圧の理想値と実際の電圧値との差は、１フレーム毎
に順次、Ａ、Ｂ、−Ａ、−Ｂと変化し、４フレームで最
初の状態に戻る。

【００８８】ここで、第１フレームと第３フレームの偏
差、及び第２フレームと第４フレームの偏差は互いに逆
符号で等しくなる。フレームの周期が液晶材料の反応時
間に対して十分短ければ、第１フレームと第３フレーム
とで偏差は打ち消され、また、第２フレームと第４フレ
ームとで偏差が打ち消される。偶数番目の出力端子でも
同様に４フレーム毎に偏差は打ち消される。これらをま
とめると表１のようになる。

【００８９】

【表１】

【００９０】以上より、液晶駆動出力端子毎の偏差のバ
ラツキは、各々の表示画素での打ち消し動作により、人
の目に表示むらとして識別されることはなく、良質な表
示を行うことが可能となる。

【００９１】

【発明が解決しようとする課題】しかしながら、上記従
来の技術によれば、ソースドライバの出力回路部（図１
６参照）を構成する差動増幅器（オペアンプ回路）の構
造上の条件のバラツキ等により偶発的に発生するオフセ
ット電圧（このオフセット電圧は、主として、差動増幅
器の入力段を構成する差動部で発生する。）が液晶表示
素子への理想の駆動電圧からの誤差を生み、これにより
表示画像が適切に表示されず、いわゆる表示むらが発生
し、表示品位を低下させる要因となっていた。

【００９２】上記第１従来技術では、一つの出力端子に
正極性電圧および負極性電圧の双方を出力（フルレン
ジ）できるようにＮチャンネルＭＯＳトランジスタを入
力段にもつオペアンプとＰチャンネルＭＯＳトランジス
タを入力段にもつオペアンプ２個を有する構成を示し
た。これにより、図２０に示すようにオフセット電圧に
起因する偏差Ａ、−Ａを２フレームで打ち消していた。
しかしながら、この回路構成は、１出力端子毎にオペア
ンプ２個を有するので、回路規模が大きくチップサイズ
の増大を招来するという不具合があった。しかも、比較
的消費電力が大きいオペアンプ回路が多くなるので、低
消費電力化のネックにもなっていた。

【００９３】一方、上記第２従来技術では、正極性電圧
は入力段にＮチャンネルＭＯＳトランジスタを使用した
オペアンプから出力すると共に、負極性電圧は入力段に
ＰチャンネルＭＯＳトランジスタを使用したオペアンプ
から出力し、正極性／負極性電圧を切替スイッチで切り
替えてフルレンジ出力にしていた。これによれば、オペ
アンプ回路の数が半減するので、回路規模の縮小および
低消費電力化が実現できる。

【００９４】しかしながら、上記第２従来技術では、Ｎ
チャンネルＭＯＳトランジスタを使用したオペアンプ回
路で発生するオフセット電圧による偏差Ａと、Ｐチャン
ネルＭＯＳトランジスタを使用したオペアンプ回路で発
生するオフセット電圧による偏差Ｂを打ち消すことがで
きず（図１９参照）、液晶表示素子への理想の駆動電圧
からの誤差が解消できず、これにより、表示画像が適切
に表示されず、いわゆる表示むらが発生し、表示品位を
低下させる要因となっていた。

【００９５】また、上記第３従来技術では、前述の正極
性電圧は入力段にＮチャンネルＭＯＳトランジスタを使
用したオペアンプから出力すると共に、負極性電圧は入
力段にＰチャンネルＭＯＳトランジスタを使用したオペ
アンプ回路から出力し、正極性電圧／負極性電圧を切替
スイッチで切り替えてフルレンジ出力にするのに加え
て、更にオペアンプ入力端子（同相入力端子および逆相
入力端子）への入力信号として、同相入力信号もしくは
逆相入力信号を切り替えて入力することで、前述の正極
性電圧／負極性電圧に加えて、入力信号切り替えによっ
て新たに正極性電圧／負極性電圧（前述の正極性電圧／
負極性電圧を反転したもの）を作りだすことによって、
ＮチャンネルＭＯＳトランジスタを使用したオペアンプ
回路で発生するオフセット電圧による偏差Ａ、−Ａ、Ｐ
チャンネルＭＯＳトランジスタを使用したオペアンプで
発生するオフセット電圧による偏差Ｂと−Ｂをフレーム
間で切り替えることで４フレーム間で上記偏差を打ち消
し（図４１および表１を参照）、いわゆる表示むらの発
生をなくしていた。

【００９６】本発明は上記問題点に鑑みなされたもので
あり、その目的は、正極性電圧出力用オペアンプと負極
性電圧出力用オペアンプとを別々に設け、同相入力信号
と逆相入力信号を切り替えて出力する液晶表示装置の駆
動装置および駆動方法において、フレーム間での偏差の
相殺ではなく、ある画素に存在する偏差をその画素の周
辺画素に持たせる偏差で上記表示むらを識別できなくす
るという従来技術（フレーム間での偏差の相殺）とは異
なる手法を提供することにある。

【００９７】本発明の背景には、液晶表示パネルの高画
素化、高微細化が進み、画素サイズが小さくなったこと
から、１個１個の画素の識別は難しくなり、人の視覚は
周辺画素も含めて感知されるようになったことが挙げら
れる。つまり、ある画素に印加されるオフセット電圧
と、その画素の周辺画素に印加されるオフセット電圧の
極性を逆にすることで空間的に均一（同一フレーム内）
に偏差を分散させ、いわゆる表示むらを視覚的には感じ
られないようにするものである。

【００９８】

【課題を解決するための手段】本発明に係る液晶表示装
置の駆動装置は、上記の課題を解決するために、第１お
よび第２増幅回路を有し、同相入力信号と逆相入力信号
を切り替えると共に、上記増幅回路の出力をそれぞれ切
り替えてマトリックス状に配された画素に出力する液晶
表示装置の駆動装置において、以下の措置を講じたこと
を特徴としている。

【００９９】すなわち、上記液晶表示装置の駆動装置
は、或る画素に印加されるオフセット電圧と、該画素の
周囲の画素に印加されるオフセット電圧とは、極性が互
いに逆になるように、上記増幅回路の出力を切り替える
切替制御回路を備えていることを特徴としている。

【０１００】上記の発明によれば、同相入力信号と逆相
入力信号が切り替えられると共に、上記増幅回路の出力
がそれぞれ切り替えられてマトリックス状に配された画
素に出力され、これにより液晶表示装置が駆動される。

【０１０１】ところで、本来、同じ回路特性を有すべき
第１及び第２増幅回路に、製造上のバラツキ等に起因し
て、回路特性において差が生じた場合、出力信号にオフ
セット電圧が生じてしまう。また、近年、液晶表示パネ
ルの高画素化、高微細化が進み、画素サイズが小さくな
っており、１個１個の画素の識別は難しくなり、その結
果、人の視覚は周辺画素も含めて感知されるようになっ
ている。

【０１０２】そこで、上記発明においては、上記増幅回
路の出力が切替制御回路によって適宜切り替えられ、あ
る画素に印加されるオフセット電圧と、その画素の周辺
画素に印加されるオフセット電圧の極性を逆にすること
で空間的に均一にオフセット電圧（偏差）を分散させ、
いわゆる表示むらを視覚的には感じられないようにして
いる。

【０１０３】このように、フレーム間でのオフセット電
圧の相殺ではなく、ある画素に存在するオフセット電圧
をその画素の周辺画素の逆極性のオフセット電圧で相殺
することによって、上記表示むらを識別できなくしてい
る。これにより、液晶表示パネルの高画素化、高微細化
が更に進んでも対応が可能となり、非常に信頼性の高い
液晶表示装置の駆動装置を提供することができる。

【０１０４】上記切り替え制御回路は、或る画素に印加
されるオフセット電圧と、該画素に隣接する画素のうち
斜め上および斜め下の画素にそれぞれ印加されるオフセ
ット電圧とは、極性が互いに逆であり且つ絶対値が互い
に等しくなるように、上記第１及び第２切替回路をそれ
ぞれ切り替えることが好ましい。この場合、或る画素の
オフセット電圧は、該画素に隣接する画素のうち斜め上
および斜め下の合計４個の画素にそれぞれ印加される絶
対値が等しく逆極性のオフセット電圧によって打ち消さ
れるので、表示むらを更に改善できる。

【０１０５】上記切替制御回路は、水平同期信号又は１
水平同期期間毎に出力される信号に同期して、１フレー
ム内では１水平同期期間毎に上記第１及び第２切替回路
を切り替えることが好ましい。

【０１０６】上記切替制御回路は、水平ライン数が偶数
か奇数かを識別し、この識別結果に基づいて、上記第１
及び第２切替回路を逆相の切替信号による切り替えと、
同相の切替信号による切り替えとをフレーム毎に交互に
行う制御と、上記第１及び第２切替回路を逆相の切替信
号による切り替えのみを行う制御とを選択的に切り替え
ることが好ましい。

【０１０７】上記切替制御回路は、例えば、次の構成に
より実現できる。すなわち、上記切替制御回路は、水平
同期信号、または１水平同期期間毎に出力される信号を
１／２分周し、これを切替信号として上記の第１切替回
路へ出力する第１分周回路と、垂直同期信号を１／２分
周する第２分周回路と、上記の第２分周回路の出力と、
水平ライン数が偶数か奇数かを識別する識別信号とに基
づき、水平ライン数が奇数の場合に第１開閉制御信号を
生成する一方、水平ライン数が偶数の場合に奇数番目の
フレームにおいて第１開閉制御信号を生成すると共に偶
数番目のフレームにおいて上記の第２開閉制御信号を生
成する開閉制御信号生成回路と、上記の第１開閉制御信
号が入力され、上記の切替信号の逆相信号を上記交流化
信号として上記の第２切替回路へ出力するために閉状態
になる第１スイッチ回路と、上記の第２開閉制御信号が
入力され、上記切替信号の同相信号を上記交流化信号と
して上記の第２切替回路へ出力するために閉状態になる
第２スイッチ回路とを備えていることが好ましい。

【０１０８】この場合、水平同期信号、または１水平同
期期間毎に出力される信号は、第１分周回路によって１
／２分周され、第１切替回路の切替信号として使用され
る。垂直同期信号は第２分周回路によって１／２分周さ
れて開閉制御信号生成回路に出力される。この開閉制御
信号生成回路には、水平ライン数が偶数か奇数かを識別
する識別信号が入力されている。

【０１０９】上記の開閉制御信号生成回路は、これらの
入力信号に基づき、水平ライン数が奇数の場合に第１開
閉制御信号を生成する一方、偶数の場合にフレーム毎に
異なる開閉制御信号を生成する（フレーム毎に第１開閉
制御信号と第２開閉制御信号とを交互に生成する）。つ
まり、上記の開閉制御信号生成回路は、水平ライン数が
偶数の場合に、奇数番目のフレームにおいて第１開閉制
御信号を生成すると共に、偶数番目のフレームにおいて
上記の第２開閉制御信号を生成するようになっている。

【０１１０】水平ライン数が奇数の場合、第１開閉制御
信号が第１スイッチ回路に入力されるので、第１スイッ
チ回路が閉状態になる。これにより、上記の切替信号の
逆相信号が上記交流化信号として上記の第２切替回路へ
出力される。

【０１１１】これに対して、水平ライン数が偶数の場
合、奇数番目のフレームにおいては、第１開閉制御信号
が第１スイッチ回路に入力されるので、第１スイッチ回
路が閉状態になる。これにより、上記切替信号の逆相信
号が上記交流化信号として上記の第２切替回路へ出力さ
れる。一方、水平ライン数が偶数の場合、偶数番目のフ
レームにおいては、第２開閉制御信号が第２スイッチ回
路に入力されるので、第２スイッチ回路が閉状態にな
る。これにより、上記の切替信号の同相信号が上記交流
化信号として上記の第２切替回路へ出力される。

【０１１２】以上のように、構成を複雑化することな
く、第１切替回路を切り替えるための信号から第２切替
回路を切り替えるための交流化信号を容易に生成でき
る。

【０１１３】本発明に係る液晶表示装置の駆動方法は、
第１及び第２増幅回路を有し、切替信号に基づいて同相
入力信号と逆相入力信号を切り替えると共に、交流化信
号に基づいて上記増幅回路の出力をそれぞれ切り替えて
マトリックス状に配された画素に出力する液晶表示装置
の駆動方法において、次の措置を講じたことを特徴とし
ている。

【０１１４】すなわち、上記駆動方法は、或る画素に印
加されるオフセット電圧と、該画素に隣接する画素のう
ち斜め上および斜め下の画素に印加されるオフセット電
圧とは、極性が互いに逆であり且つ絶対値が互いに等し
くなるように、上記切替信号および上記交流化信号を制
御することを特徴としている。

【０１１５】上記の駆動方法によれば、切替信号および
交流化信号を制御することによって、或る画素のオフセ
ット電圧と、該画素に隣接する画素のうち斜め上および
斜め下の合計４個の画素にそれぞれ印加されるオフセッ
ト電圧とは、絶対値が等しく且つ極性が逆になる。これ
により、或る画素のオフセット電圧は、上記４個の隣接
する画素のオフセット電圧によって打ち消されるので、
表示むらを更に改善できる。

【０１１６】上記切替信号は、水平同期信号、または１
水平同期期間毎に出力される信号に基づいて制御され、
垂直同期信号と水平ライン数が偶数か奇数かを識別する
識別信号とに基づいて、上記切替信号の逆相信号と同相
信号とをそれぞれ生成し、水平ライン数が偶数の場合に
は、上記切替信号の逆相信号と同相信号とをそれぞれフ
レーム毎に交互に切り替えて上記交流化信号とする一
方、水平ライン数が奇数の場合には、上記逆相信号のみ
を上記交流化信号とするように制御されることが好まし
い。この場合、複雑な構成を必要とすることなく、交流
化信号が切替信号に基づいて容易に生成できる。

【０１１７】

【発明の実施の形態】本発明の実施の一形態について図
１乃至図１１に基づいて説明すれば、以下のとおりであ
る。

【０１１８】本実施の形態に係るＴＦＴを用いた液晶表
示装置を模式的に示したものが図６である。従来技術と
の差異は、ソースドライバへの制御信号として、更に、
垂直同期信号と、偶数／奇数ライン識別信号とが加わっ
たことである。図６のソースドライバ３８０２のブロッ
ク図を図１に示す。

【０１１９】図１中のシフトレジスタ回路４４０３、サ
ンプリングメモリ回路４４０４、ホールドメモリ回路４
４０５、レベルシフタ回路４４０６、Ｄ／Ａ変換回路４
４０７、基準電圧発生回路４４０２、入力ラッチ回路４
４０１は、図１６の対応する回路とそれぞれ同じである
ので、説明を省略する。出力回路４４０８は、正極性電
圧出力用オペアンプと負極性電圧出力用オペアンプとを
別々に設けた回路構成のものである。

【０１２０】図１の切替制御回路２５１５の回路構成例
を図２に示す。この切替制御回路２５１５の中には、後
述のＳＷＰ（上記２つのオペアンプのスイッチ切替信
号）／ＲＥＶ（交流化スイッチ切替信号）切替スイッチ
回路も含まれている。

【０１２１】また、切替制御回路２５１５の入力信号波
形および出力信号波形を図３に示す。更に、液晶表示パ
ネル上の画素での、上記出力回路４４０８からのオフセ
ット電圧出力分布を図４および図５に示す。なお、図４
は、水平ライン数（図４２でのゲート信号ライン３９０
５に相当する行数）が偶数の場合（偶数ラインパネル）
を示し、図５は水平ライン数が奇数の場合（奇数ライン
パネル）を示している。

【０１２２】図４では行数が８ラインとして表示する一
方、図５では７ラインで表示し、また、列数は、何れ
も、８ラインの液晶パネルとして表示しているが、これ
は説明の便宜上のものであり、本発明はこれに限定され
るものではない。

【０１２３】上記の切替制御回路２５１５は、基本的に
は、水平同期信号の周波数を１／２分周する回路であ
り、例えば、図２に示すように、Ｄフリップフロップ７
の入力端子Ｄと出力端子／Ｑとを接続し、クロック入力
端子ＣＫに水平同期信号を入力すると共に、Ｄフリップ
フロップ７の出力端子／Ｑはインバータ回路８を介して
スイッチ切替信号ＳＷＰとして出力される一方、出力端
子Ｑはインバータ回路９を介してスイッチ切替信号／Ｓ
ＷＰとして出力されるという簡単な回路構成で実現でき
る。

【０１２４】これにより、水平同期信号の立ち上がりに
同期して変化する上記電圧出力用オペアンプのスイッチ
切替信号ＳＷＰを生成する（ＳＷＰは、水平同期信号の
立ち上がりに同期してローレベルからハイレベルに、ま
たはハイレベルからローレベルに変化する。）。なお、
／ＳＷＰは、ＳＷＰの反転信号である。

【０１２５】また、上記の交流化スイッチ切替信号ＲＥ
Ｖも、１水平同期信号の立ち上がりに同期して変化する
信号である（ＲＥＶは、水平同期信号の立ち上がりに同
期してローレベルからハイレベルに、またはハイレベル
からローレベルに変化する。）。なお、／ＲＥＶは、Ｒ
ＥＶの反転信号である。この交流化スイッチ切替信号Ｒ
ＥＶは、上記信号ＳＷＰから生成することが最も容易で
あり、これについて以下に説明する。

【０１２６】この交流化スイッチ切替信号ＲＥＶの生成
方法は、液晶表示パネルが偶数ラインパネル（水平ライ
ン数が偶数）か奇数ラインパネル（水平ライン数が奇
数）かで異なり、スイッチ切替信号ＳＷＰを切り替えて
生成する。具体的には、次のとおりである。

【０１２７】すなわち、偶数ラインパネルの場合、第１
フレーム（奇数番目のフレームであり、図４ので示す
フレーム）では、スイッチ切替信号ＳＷＰの反転信号
（信号／ＳＷＰ）を交流化スイッチ切替信号ＲＥＶとし
て使用し、スイッチ切替信号ＳＷＰを、交流化スイッチ
切替信号／ＲＥＶとして使用する。次の第２フレーム
（偶数番目のフレームであり、図４ので示すフレー
ム）では、スイッチ切替信号ＳＷＰを交流化スイッチ切
替信号ＲＥＶとして使用し、スイッチ切替信号／ＳＷＰ
を交流化スイッチ切替信号／ＲＥＶとして使用する。そ
して、第１フレームと第２フレームの上記動作を交互に
繰り返す。

【０１２８】これに対して、奇数ラインパネルの場合、
常に、スイッチ切替信号ＳＷＰを、交流化スイッチ切替
信号／ＲＥＶとして使用すると共に、スイッチ切替信号
／ＳＷＰを、交流化スイッチ切替信号ＲＥＶとして使用
する。

【０１２９】これらは、図２の信号ＳＷＰおよび／ＳＷ
Ｐの生成回路の出力段に、偶数ラインパネル（例えば、
ローレベル）か、または奇数ラインパネル（例えば、ハ
イレベル）を識別する識別信号により、上記信号状態に
切り替えるスイッチ手段と、さらに偶数ラインパネルの
場合に第１フレームと第２フレームとで上記スイッチ手
段を切り替える手段（これは、図２での１／２分周回路
において、水平同期信号の代わりに、垂直同期信号をＤ
フリップフロップのクロック入力端子ＣＫに入力するこ
とで実現できる。）を設けることにより容易に実現でき
る。上記スイッチ手段としては、ＭＯＳトランジスタや
トランスミッションゲート等のアナログスイッチを用い
ればよい。

【０１３０】図２は、上記スイッチ手段としてトランス
ミッションゲート１〜４で構成した例を示している。ト
ランスミッションゲート１は、上記Ｄフリップフロップ
７の出力端子Ｑとインバータ回路１０との間に設けら
れ、トランスミッションゲート２は、上記Ｄフリップフ
ロップ７の出力端子／Ｑとインバータ回路１１との間に
設けられ、トランスミッションゲート３は、上記Ｄフリ
ップフロップ７の出力端子Ｑとインバータ回路１１との
間に設けられ、トランスミッションゲート４は、上記Ｄ
フリップフロップ７の出力端子／Ｑとインバータ回路１
０との間に設けられ、上記インバータ回路１０の出力端
子から交流化スイッチ切替信号ＲＥＶが出力され、上記
インバータ回路１１の出力端子から交流化スイッチ切替
信号／ＲＥＶが出力されるようになっている。

【０１３１】上記トランスミッションゲート１・２のコ
ントロール端子Ｃには後述するＯＲ回路５の出力信号が
印加され、上記トランスミッションゲート３・４のコン
トロール端子Ｃには上記ＯＲ回路５の出力信号がインバ
ータ回路１２を介して印加されている。上記トランスミ
ッションゲート１〜４は、コントロール端子Ｃにハイレ
ベルが印加されているときに導通状態になる一方、ロー
レベルが印加されているときには非導通状態となり、前
述の動作を行う。

【０１３２】なお、上記の偶数／奇数ライン識別信号が
ＯＲ回路５の一方の入力端子に印加され、このＯＲ回路
５の他方の入力端子にはＤフリップフロップ６の出力端
子Ｑが接続されている。このＤフリップフロップ６のク
ロック入力端子ＣＫには垂直同期信号が印加され、その
出力端子／Ｑと入力端子Ｄとが接続されている。

【０１３３】図２の構成によれば、偶数／奇数ライン識
別信号がハイレベルの場合（奇数ラインパネルの場
合）、Ｄフリップフロップ６からの信号に関係なく、Ｏ
Ｒ回路５の出力は、常に、ハイレベルとなる（図３参
照）。これにより、トランスミッションゲート１・２が
導通状態となり、スイッチ切替信号ＳＷＰが交流化スイ
ッチ切替信号／ＲＥＶとして使用されると共に、スイッ
チ切替信号／ＳＷＰが交流化スイッチ切替信号ＲＥＶと
して使用される。

【０１３４】これに対して、偶数／奇数ライン識別信号
がローレベルの場合（偶数ラインパネルの場合）、ＯＲ
回路５の出力信号は、第１フレーム（図４ので示すフ
レーム）と第２フレーム（図４ので示すフレーム）と
で異なる（図３参照）。

【０１３５】第１フレーム（奇数番目のフレーム）のと
きには、垂直同期信号の立ち上がりに同期して、Ｄフリ
ップフロップ６の出力端子Ｑがローレベルからハイレベ
ルに変化するので、ＯＲ回路５の出力信号はハイレベル
となる。これにより、トランスミッションゲート１・２
は、コントロール端子Ｃにハイレベルの信号が印加され
るので、導通状態となり、スイッチ切替信号ＳＷＰが交
流化スイッチ切替信号／ＲＥＶとして使用され、スイッ
チ切替信号／ＳＷＰが交流化スイッチ切替信号ＲＥＶと
して使用される。つまり、スイッチ切替信号と交流化ス
イッチ切替信号とは、逆相の関係になる（図３参照）。

【０１３６】一方、第２フレーム（偶数番目のフレー
ム）のときには、垂直同期信号の立ち上がりに同期し
て、Ｄフリップフロップ６の出力端子Ｑがハイレベルか
らローレベルに変化するので、ＯＲ回路５の出力信号は
ローレベルとなる。これにより、トランスミッションゲ
ート３・４は、コントロール端子Ｃにハイレベルの信号
が印加されるので、導通状態となり、スイッチ切替信号
／ＳＷＰが交流化スイッチ切替信号／ＲＥＶとして使用
され、スイッチ切替信号ＳＷＰが交流化スイッチ切替信
号ＲＥＶとして使用される。スイッチ切替信号と交流化
スイッチ切替信号とは、同相の関係になる（図３参
照）。

【０１３７】また、図２では、１／２分周回路であるＤ
フリップフロップ６・７のリセット入力端子Ｒへの配線
は省略しているが、複数個のソースドライバで構成され
ている場合、各ソースドライバ内のスイッチ切替信号Ｓ
ＷＰと交流化スイッチ切替信号ＲＥＶの位相を合わせる
ため、電源投入時にリセット信号を入れるか、この図２
の例では２フレーム毎にリセット信号を入れる方が好ま
しい。

【０１３８】なお、図２は、スイッチ切替信号ＳＷＰ、
及び交流化スイッチ切替信号ＲＥＶを生成する構成を示
しているが、本発明はこれに限定されるものではなく、
例えば、マイクロコンピュータで構成されたコントロー
ラから、上記タイミングでスイッチ切替信号ＳＷＰ、及
び交流化スイッチ切替信号ＲＥＶを出力するようにプロ
グラムされていてもよい。

【０１３９】また、図７での"H" 側ＤＡＣよりは、図３
９での２１０３からの入力信号である一方、"L" 側ＤＡ
Ｃよりは、図３９での２１０４からの入力信号である。

【０１４０】図７のオペアンプにスイッチ切替信号ＳＷ
Ｐ及び／ＳＷＰと、交流化スイッチ切替信号ＲＥＶ及び
／ＲＥＶを入力すると、これらの信号により出力端子に
出力される出力信号のオフセット電圧は、前述の表１に
表されるようになる。

【０１４１】なお、図７中、ＶＢＮおよびＶＢＰはオペ
アンプの動作点を与えるためのバイアス電圧入力端子で
あり、オペアンプが歪みの無い増幅が行えるように適切
なバイアス電圧が印加されているものとする。

【０１４２】図４（偶数ラインパネル）ので示すフレ
ーム（第１フレーム（奇数番目のフレーム））ので示
す行において、交流化スイッチ切替信号ＲＥＶがローレ
ベル（Ｌ）である一方、信号ＳＷＰがハイレベル（Ｈ）
であるとすれば、で示す行における奇数番目の画素に
は−Ａのオフセット電圧が、一方、偶数番目の画素には
−Ｂのオフセット電圧が含まれた信号が出力されること
になる。

【０１４３】そして、次ので示す行では、交流化スイ
ッチ切替信号ＲＥＶが反転しハイレベル（Ｈ）となり、
一方、スイッチ切替信号ＳＷＰも反転しローレベル
（Ｌ）となるので、で示す行の奇数番目の画素には＋
Ｂのオフセット電圧が、一方、偶数番目の画素には＋Ａ
のオフセット電圧が含まれた信号が出力される。以降、
同様に繰り返されて最下行であるで示す行まで出力さ
れる。

【０１４４】それから、で示すフレーム（第２フレー
ム（奇数番目のフレーム））ので示す行において、ス
イッチ切替信号ＳＷＰはハイレベル（Ｈ）となるので、
奇数番目の画素には−Ｂのオフセット電圧が、一方、偶
数番目の画素には−Ａのオフセット電圧が含まれた信号
が出力されることになる。

【０１４５】そして、次ので示す行では、交流化スイ
ッチ切替信号ＲＥＶが反転しローレベル（Ｌ）となり、
一方、スイッチ切替信号ＳＷＰも反転しローレベル
（Ｌ）となるため、で示す行の奇数番目の画素には＋
Ａのオフセット電圧が、一方、偶数番目の画素には＋Ｂ
のオフセット電圧が含まれた信号が出力される。以降、
同様に繰り返されて最下行ので示す行まで出力され
る。

【０１４６】以上の動作は、で示すフレーム→で示
すフレーム→で示すフレーム→で示すフレームと反
復して、前述の動作が繰り返されることになる。これら
の動作により、偶数ラインパネルの各画素への印加電圧
に含まれるオフセット電圧の分散状態を示したものが、
図４である。

【０１４７】図４のオフセット電圧の分散（分布）状態
から、正極性電圧（入力段がＮチャンネルＭＯＳトラン
ジスタであるオペアンプによるオフセット電圧＋Ａ、−
Ａが信号に含まれる。）のみ抽出したものが図８であ
る。

【０１４８】一方、図４のオフセット電圧の分散状態か
ら、負極性電圧（入力段がＰチャンネルＭＯＳトランジ
スタであるオペアンプによるオフセット電圧＋Ｂ、−Ｂ
が信号に含まれる。）のみ抽出したものが図９である。

【０１４９】何れの場合も、ある画素に印加されたオフ
セット電圧が例えば＋Ａ（−Ｂ）とすると、斜め上下
（対角線上）の４個の画素にそれぞれ印加されたオフセ
ット電圧は−Ａ（＋Ｂ）となることがわかる。これは、
奇数パネルラインでも同様である（図５、図１０、およ
び図１１参照）。スイッチ切替信号ＳＷＰ及び交流化ス
イッチ切替信号ＲＥＶの信号状態による出力関係は、偶
数パネルラインと同じであるので、説明は省略する。

【０１５０】このように、正極性のオフセット電圧（＋
Ａ、＋Ｂ）が印加された画素の斜め上下の画素には必ず
同じ値（絶対値が同じ）の負極性のオフセット電圧（−
Ａ、−Ｂ）が印加されることになる。あるいは、その逆
である。これにより、前述したように、液晶表示パネル
の高画素化、高微細化が進み、画素サイズが十分小さく
なったことから、ある画素に印加されるオフセット電圧
と、その画素の周辺画素（正確には斜め上下の画素）に
印加されるオフセット電圧の極性を逆にし配置すること
で空間的に均一に偏差を分散させ、いわゆる表示むらを
視覚的に感じられないようにすることができる。

【０１５１】以上説明した液晶表示パネルの駆動方法
（同一フレーム内にて、斜め上下の周辺画素に正負逆で
絶対値が等しいオフセット電圧を印加する駆動方法）の
具体的実現方法は、一例であり、特にこれに限定される
ものではない。本主旨を逸脱しない範囲で様々に変更可
能であることは言うまでもない。

【０１５２】例えば、図２での切替制御回路２５１５に
おいて、水平同期信号（ラッチ信号とも言う）を用いて
いるが、水平同期信号とほぼ同じタイミングで出力され
るスタートパルス信号（この場合は、ソースドライバ内
のシフトレジスタ回路４４０３を転送されていない、つ
まり、コントローラ３８０４から出力された直後の信
号）を使用しても同じような回路構成にて実現できる。

【０１５３】また、図２での切替制御信号は、ソースド
ライバ内で生成された例で説明しているが、切替制御回
路を図６のコントローラ３８０４内で生成し、スイッチ
切替信号ＳＷＰや交流化スイッチ切替信号ＲＥＶをソー
スドライバに出力した構成でも良いし、水平同期信号の
１／２分周回路部もしくは垂直同期信号の１／２分周回
路部やこれらに付随する切替スイッチ部をコントローラ
かソースドライバに分離して設置しても勿論良い。

【０１５４】本発明は、以上のように、同相及び逆祖の
入力信号を増幅する第１及び第２増幅回路と、上記２つ
の入力信号を選択的に切り替えて上記の第１及び第２増
幅回路へ入力すると共に、上記の第１又は第２増幅回路
の一方によって増幅された同相入力信号を逆相出力信号
として出力する一方、上記第１又は第２増幅回路の他方
によって増幅された逆相入力信号を同相出力信号として
出力する制御手段とを備えた差動増幅回路を１ライン駆
動するごとに制御し、上記制御手段によって、同相入力
信号と逆相入力信号とが選択的に切り替えられると共
に、上記第１又は第２増幅回路の一方によって増幅され
た同相入力信号が逆相出力信号として出力される一方、
上記第１又は第２増幅回路の他方によって増幅された逆
相入力信号が同相出力信号として出力されるので、同相
出力信号に生じるオフセットと、逆相出力信号に生じる
オフセットとは、逆極性で絶対値が等しくなる液晶駆動
装置において、オペアンプのスイッチ切替信号ＳＷＰと
交流化信号ＲＥＶを１水平同期信号ごとに切り替えるこ
とで、正極性のオフセット電圧（＋Ａ、＋Ｂ）が加味さ
れた画素の斜め上下の画素には必ず同じ値で負極性のオ
フセット電圧（−Ａ、−Ｂ）が加味されることになる。
或いは、その逆である。これにより、１画素のサイズが
十分小さいため、同一フレーム内でいわゆる表示むらを
視覚的に感じられないようにすることができ、非常に表
示品位の良い液晶表示を実現できる。このことは、例え
ば、フレーム周波数を低くした場合や、液晶材料の応答
速度が速くなった場合への対応で効果を奏する。また、
前述のように、消費電力の大きいオペアンプを削減した
タイプに適用することによる低消費電力のメリットはそ
のまま維持されている。

【０１５５】本発明の液晶表示装置を駆動する液晶駆動
装置は、ドット反転方式により液晶表示装置を駆動する
液晶駆動装置の出力段が、同相の表示入力信号と逆相の
表示入力信号を第１の切替手段で切り替えて増幅し、さ
らに第２の切替手段で切り替えて出力する第１の差動増
幅部と第２の差動増幅部で構成されている液晶駆動装置
であって、前記第１の切替手段と前記第２の切替手段
を、各々前記液晶表示装置を走査する水平同期信号ある
いは１水平同期期間ごとに出力される信号に同期を取
り、１フレーム内では１水平同期期間ごとに切り替える
制御手段を有したことを特徴としている。

【０１５６】前記制御手段には、前記液晶表示装置が偶
数行パネルか奇数行パネルかを識別し、この識別結果に
より、前記第１の切替手段と前記第２の切替手段を逆相
の切替信号による切り替えと、同相の切替信号による切
り替えをフレーム毎に交互に行う制御と、前記第１の切
替手段と前記第２の切替手段を逆相の切替信号による切
り替えのみを行う制御に切り替える手段を更に有してい
ることが好ましい。

【０１５７】本発明の液晶表示装置の駆動方法は、ドッ
ト反転方式により液晶表示装置を駆動する液晶駆動装置
の出力段が、同相の表示入力信号と逆相の表示入力信号
を第１の切替手段で切り替えて増幅し、さらに第２の切
替手段で切り替えて出力する第１の差動増幅部と第２の
差動増幅部で構成されている液晶駆動装置による液晶表
示装置の駆動方法であって、前記第１の切替手段と前記
第２の切替手段を、各々前記液晶表示装置を走査する水
平同期信号あるいは１水平同期期間ごとに出力される信
号に同期を取って切り替えることで、前記第１の差動増
幅部と前記第２の差動増幅部の出力に含まれる各々の偏
差が前記液晶表示装置の画素への信号電圧に加味されて
印加される際、任意の画素に加味される偏差に対して、
その画素の斜め上下の４画素には、前記偏差とは絶対値
が同じで極性が異なる偏差が印加されるように駆動する
ことを特徴としている。

【０１５８】前記駆動方法は、前記液晶表示装置が偶数
行パネルか奇数行パネルかを識別し、この識別結果によ
り、前記第１の切替手段と前記第２の切替手段を逆相の
切替信号による切り替えと、同相の切替信号による切り
替えをフレーム毎に交互に行う制御と、前記第１の切替
手段と前記第２の切替手段を逆相の切替信号による切り
替えのみを行う制御に切り替える手段を更に有している
ことが好ましい。

【０１５９】

【発明の効果】本発明に係るは、以上のように、或る画
素に印加されるオフセット電圧と、該画素の周囲の画素
に印加されるオフセット電圧とは、極性が互いに逆にな
るように、上記増幅回路の出力を切り替える切替制御回
路を備えていることを特徴としている。

【０１６０】上記発明においては、上記増幅回路の出力
が切替制御回路によって適宜切り替えられ、ある画素に
印加されるオフセット電圧と、その画素の周辺画素に印
加されるオフセット電圧の極性を逆にすることで空間的
に均一にオフセット電圧（偏差）を分散させ、いわゆる
表示むらを視覚的には感じられないようにしている。

【０１６１】このように、フレーム間でのオフセット電
圧の相殺ではなく、ある画素に存在するオフセット電圧
をその画素の周辺画素の逆極性のオフセット電圧で相殺
することによって、上記表示むらを識別できなくしてい
る。これにより、液晶表示パネルの高画素化、高微細化
が更に進んでも対応が可能となり、非常に信頼性の高い
液晶表示装置の駆動装置を提供することができるという
効果を奏する。

【０１６２】上記切り替え制御回路は、或る画素に印加
されるオフセット電圧と、該画素に隣接する画素のうち
斜め上および斜め下の画素にそれぞれ印加されるオフセ
ット電圧とは、極性が互いに逆であり且つ絶対値が互い
に等しくなるように、上記第１及び第２切替回路をそれ
ぞれ切り替えることが好ましい。この場合、或る画素の
オフセット電圧は、該画素に隣接する画素のうち斜め上
および斜め下の合計４個の画素にそれぞれ印加される絶
対値が等しく逆極性のオフセット電圧によって打ち消さ
れるので、表示むらを更に改善できるという効果を併せ
て奏する。

【０１６３】上記切替制御回路は、水平同期信号又は１
水平同期期間毎に出力される信号に同期して、１フレー
ム内では１水平同期期間毎に上記第１及び第２切替回路
を切り替えることが好ましい。

【０１６４】上記切替制御回路は、水平ライン数が偶数
か奇数かを識別し、この識別結果に基づいて、上記第１
及び第２切替回路を逆相の切替信号による切り替えと、
同相の切替信号による切り替えとをフレーム毎に交互に
行う制御と、上記第１及び第２切替回路を逆相の切替信
号による切り替えのみを行う制御とを選択的に切り替え
ることが好ましい。

【０１６５】上記切替制御回路は、例えば、次の構成に
より実現できる。すなわち、上記切替制御回路は、水平
同期信号、または１水平同期期間毎に出力される信号を
１／２分周し、これを切替信号として上記の第１切替回
路へ出力する第１分周回路と、垂直同期信号を１／２分
周する第２分周回路と、上記の第２分周回路の出力と、
水平ライン数が偶数か奇数かを識別する識別信号とに基
づき、水平ライン数が奇数の場合に第１開閉制御信号を
生成する一方、水平ライン数が偶数の場合に奇数番目の
フレームにおいて第１開閉制御信号を生成すると共に偶
数番目のフレームにおいて上記の第２開閉制御信号を生
成する開閉制御信号生成回路と、上記の第１開閉制御信
号が入力され、上記の切替信号の逆相信号を上記交流化
信号として上記の第２切替回路へ出力するために閉状態
になる第１スイッチ回路と、上記の第２開閉制御信号が
入力され、上記切替信号の同相信号を上記交流化信号と
して上記の第２切替回路へ出力するために閉状態になる
第２スイッチ回路とを備えていることが好ましい。

【０１６６】この場合、水平同期信号、または１水平同
期期間毎に出力される信号は、第１分周回路によって１
／２分周され、第１切替回路の切替信号として使用され
る。垂直同期信号は第２分周回路によって１／２分周さ
れて開閉制御信号生成回路に出力される。この開閉制御
信号生成回路には、水平ライン数が偶数か奇数かを識別
する識別信号が入力されている。

【０１６７】上記の開閉制御信号生成回路は、これらの
入力信号に基づき、水平ライン数が奇数の場合に第１開
閉制御信号を生成する一方、偶数の場合にフレーム毎に
異なる開閉制御信号を生成する（フレーム毎に第２開閉
制御信号と第１開閉制御信号とを交互に生成する）。つ
まり、上記の開閉制御信号生成回路は、水平ライン数が
偶数の場合に、奇数番目のフレームにおいて第１開閉制
御信号を生成すると共に、偶数番目のフレームにおいて
上記の第２開閉制御信号を生成するようになっている。

【０１６８】水平ライン数が奇数の場合、第１開閉制御
信号が第１スイッチ回路に入力されるので、第１スイッ
チ回路が閉状態になる。これにより、上記の切替信号の
逆相信号が上記交流化信号として上記の第２切替回路へ
出力される。

【０１６９】これに対して、水平ライン数が偶数の場
合、奇数番目のフレームにおいては、第１開閉制御信号
が第１スイッチ回路に入力されるので、第１スイッチ回
路が閉状態になる。これにより、上記切替信号の逆相信
号が上記交流化信号として上記の第２切替回路へ出力さ
れる。一方、水平ライン数が偶数の場合、偶数番目のフ
レームにおいては、第２開閉制御信号が第２スイッチ回
路に入力されるので、第２スイッチ回路が閉状態にな
る。これにより、上記の切替信号の同相信号が上記交流
化信号として上記の第２切替回路へ出力される。

【０１７０】以上のように、構成を複雑化することな
く、第１切替回路を切り替えるための信号から第２切替
回路を切り替えるための交流化信号を容易に生成できる
という効果を併せて奏する。

【０１７１】本発明に係る液晶表示装置の駆動方法は、
或る画素に印加されるオフセット電圧と、該画素に隣接
する画素のうち斜め上および斜め下の画素に印加される
オフセット電圧とは、極性が互いに逆であり且つ絶対値
が互いに等しくなるように、上記切替信号および上記交
流化信号を制御することを特徴としている。

【０１７２】上記の駆動方法によれば、切替信号および
交流化信号を制御することによって、或る画素のオフセ
ット電圧と、該画素に隣接する画素のうち斜め上および
斜め下の合計４個の画素にそれぞれ印加されるオフセッ
ト電圧とは、絶対値が等しく且つ極性が逆になる。これ
により、或る画素のオフセット電圧は、上記４個の隣接
する画素のオフセット電圧によって打ち消されるので、
表示むらを更に改善できるという効果を奏する。

【０１７３】上記切替信号は、水平同期信号、または１
水平同期期間毎に出力される信号に基づいて制御され、
垂直同期信号と水平ライン数が偶数か奇数かを識別する
識別信号とに基づいて、上記切替信号の逆相信号と同相
信号とをそれぞれ生成し、水平ライン数が偶数の場合に
は、上記切替信号の逆相信号と同相信号とをそれぞれフ
レーム毎に交互に切り替えて上記交流化信号とする一
方、水平ライン数が奇数の場合には、上記逆相信号のみ
を上記交流化信号とするように制御されることが好まし
い。この場合、複雑な構成を必要とすることなく、交流
化信号が切替信号に基づいて容易に生成できるという効
果を併せて奏する。

【図面の簡単な説明】

【図１】本発明の液晶表示装置の駆動装置の要部構成例
を示すブロック図である。

【図２】図１の切替制御回路の回路構成例を示す回路図
である。

【図３】上記切替制御回路の要部信号波形を示す波形図
である。

【図４】水平ライン数が偶数の場合の液晶表示パネル上
の画素に印加されるオフセット電圧出力分布を示す説明
図である。

【図５】水平ライン数が奇数の場合の液晶表示パネル上
の画素に印加されるオフセット電圧出力分布を示す説明
図である。

【図６】本発明と従来技術を説明するものであり、アク
ティブマトリックス方式の代表例であるＴＦＴ液晶表示
装置のブロック構成例を示す説明図である。

【図７】本発明と従来技術を説明するものであり、差動
増幅回路の具体的構成例を示す回路図である。

【図８】図４のオフセット電圧出力の分布状態から、正
極性電圧のみ抽出したものを示す説明図である。

【図９】図４のオフセット電圧出力の分布状態から、負
極性電圧のみ抽出したものを示す説明図である。

【図１０】図５のオフセット電圧出力の分布状態から、
正極性電圧のみ抽出したものを示す説明図である。

【図１１】図５のオフセット電圧出力の分布状態から、
負極性電圧のみ抽出したものを示す説明図である。

【図１２】従来の液晶駆動波形の一例を示す波形図であ
り、ソースドライバの出力電圧が対向電極の電圧より高
い時に上記ゲートドライバの出力によりＴＦＴがオン
し、画素電極へ対向電極に対して正極性の電圧が印加さ
れる場合を示している。

【図１３】従来の液晶駆動波形の一例を示す波形図であ
り、ソースドライバの出力電圧が対向電極の電圧より低
い時にゲートドライバの出力がＴＦＴをオンして、画素
電極へ対向電極に対して負極性の電圧が印加される場合
を示している。

【図１４】従来において、液晶駆動電圧を交流化する際
の液晶パネル上の交流化の極性配列の一例を示す説明図
である。

【図１５】従来のドット反転駆動におけるソースドライ
バの駆動波形例を示す説明図である。

【図１６】従来のソースドライバＩＣの構成例を示すブ
ロック図である。

【図１７】（ａ）（ｂ）は、第１従来技術に係るドット
反転駆動を行うソースドライバＩＣの出力回路のブロッ
ク構成図である。

【図１８】（ａ）（ｂ）は、第２従来技術に係るドット
反転駆動を行うソースドライバＩＣの出力回路のブロッ
ク構成図である。

【図１９】従来のオペアンプが偶発的なオフセット電圧
を持つ場合の液晶駆動電圧波形例を示す波形図である。

【図２０】図１７（ａ）および図１７（ｂ）の構成の場
合の液晶駆動電圧波形を示す波形図である。

【図２１】第３従来技術に係る差動増幅回路の構成例を
示す回路図である。

【図２２】図２１の差動増幅回路の動作を示す説明図で
ある。

【図２３】図２１の差動増幅回路の他の動作を示す説明
図である。

【図２４】図２２の差動増幅回路を構成するトランジス
タ間において、及び／又は負荷抵抗間において、製造上
の理由などにより偶発的に発生する特性の不一致が存在
する場合の動作を示す説明図である。

【図２５】図２３の上記差動増幅回路を構成するトラン
ジスタ間において、及び／又は負荷抵抗間において、製
造上の理由などにより偶発的に発生する特性の不一致が
存在する場合の動作を示す説明図である。

【図２６】上記第２従来技術に係る他の差動増幅回路を
示す回路図である。

【図２７】図２６の差動増幅回路の動作を示す説明図で
ある。

【図２８】図２６の差動増幅回路の他の動作を示す説明
図である。

【図２９】図２７の上記差動増幅回路を構成するトラン
ジスタ間において、及び／又は負荷抵抗間において、製
造上の理由などにより偶発的に発生する特性の不一致が
存在する場合の動作を示す説明図である。

【図３０】図２８の上記差動増幅回路を構成するトラン
ジスタ間において、及び／又は負荷抵抗間において、製
造上の理由などにより偶発的に発生する特性の不一致が
存在する場合の動作を示す説明図である。

【図３１】図２１の差動増幅回路の負荷素子をカレント
ミラー構成の能動負荷に変えた回路構成を示す回路図で
ある。

【図３２】図２６の差動増幅回路の負荷素子をカレント
ミラー構成の能動負荷に変えた回路構成を示す回路図で
ある。

【図３３】図３１に示す差動増幅回路と等価な差動増幅
回路と、スイッチ及び出力部を具体化した例を示す回路
図である。

【図３４】図３３のオペアンプの動作を示す回路図であ
る。

【図３５】図３３のオペアンプの他の動作を示す回路図
である。

【図３６】図３２に示す差動増幅回路と等価な差動増幅
回路と、スイッチ及び出力部を具体化した例を示す回路
図である。

【図３７】図３６のオペアンプの動作を示す回路図であ
る。

【図３８】図３６のオペアンプの他の動作を示す回路図
である。

【図３９】差動増幅回路を使用したドット反転駆動を行
う液晶駆動回路の出力ブロック図であり、奇数番目の出
力端子が正極性駆動電圧を出力し、偶数番目の出力端子
が負極性駆動電圧を出力する場合を示す。

【図４０】差動増幅回路を使用したドット反転駆動を行
う液晶駆動回路の出力ブロック図であり、奇数番目の出
力端子が負極性駆動電圧を出力し、偶数番目の出力端子
が正極性駆動電圧を出力する場合を示す。

【図４１】図４１は、交流化スイッチ切替信号及びオペ
アンプのスイッチ切替信号と出力の関係を示す説明図で
ある。

【図４２】従来のＴＦＴ液晶パネルの構成を示す説明図
である。

【符号の説明】

１・２ トランスミッションゲート（第１スイッチ
回路） ３・４ トランスミッションゲート（第２スイッチ
回路） ５ ＯＲ回路 ６ Ｄフリップフロップ（第２分周回路） ７ Ｄフリップフロップ（第１分周回路） ８〜１２ インバータ回路 ２５１５ 切替制御回路 ４４０８ 出力回路 ２５０１ａ スイッチ回路（第１切替回路） ２５０１ｂ スイッチ回路（第１切替回路） ２５０２ａ スイッチ回路（第１切替回路） ２５０１２ スイッチ回路（第１切替回路） ２５０７ スイッチ（第２切替回路） ２５０８ スイッチ（第２切替回路） ＳＷＰ スイッチ切替信号（切替信号） ＲＥＶ 交流化スイッチ切替信号（交流化信号）

───────────────────────────────────────────────────── フロントページの続き Ｆターム(参考） 2H093 NA07 NA34 NA36 NC09 NC11 NC34 ND09 5C006 AA22 AB03 AC02 AC26 AF46 BB16 BC03 BC06 BC13 BC16 BF25 FA20 FA25 5C080 AA10 BB05 CC03 DD05 EE28 FF09 JJ01 JJ02 JJ03 JJ04 KK02

Claims (7)

【特許請求の範囲】
1. 【請求項１】第１及び第２増幅回路を有し、同相入力信
   号と逆相入力信号を切り替えると共に、上記増幅回路の
   出力をそれぞれ切り替えてマトリックス状に配された画
   素に出力する液晶表示装置の駆動装置であって、 或る画素に印加されるオフセット電圧と、該画素の周囲
   の画素に印加されるオフセット電圧とは、極性が互いに
   逆になるように、上記増幅回路の出力を切り替える切替
   制御回路を備えていることを特徴とする液晶表示装置の
   駆動装置。
2. 【請求項２】同相および逆相の入力信号を増幅する第１
   及び第２増幅回路と、 上記２つの入力信号を選択的に切り替えて上記の第１及
   び第２増幅回路へ入力する第１切替回路と、 交流化信号に基づいて上記第１及び第２増幅回路の出力
   信号を選択的に切り替えてマトリックス状に配された画
   素に出力する第２切替回路と、 或る画素に印加されるオフセット電圧と、該画素に隣接
   する画素のうち斜め上および斜め下の画素にそれぞれ印
   加されるオフセット電圧とは、極性が互いに逆であり且
   つ絶対値が互いに等しくなるように、上記第１及び第２
   切替回路をそれぞれ切り替える切替制御回路とを備えて
   いる液晶表示装置の駆動装置。
3. 【請求項３】上記切替制御回路は、水平同期信号又は１
   水平同期期間毎に出力される信号に同期して、１フレー
   ム内では１水平同期期間毎に上記第１及び第２切替回路
   を切り替えることを特徴とする請求項２に記載の液晶表
   示装置の駆動装置。
4. 【請求項４】上記切替制御回路は、水平ライン数が偶数
   か奇数かを識別し、この識別結果に基づいて、上記第１
   及び第２切替回路を逆相の切替信号による切り替えと、
   同相の切替信号による切り替えとをフレーム毎に交互に
   行う制御と、上記第１及び第２切替回路を逆相の切替信
   号による切り替えのみを行う制御とを選択的に切り替え
   ることを特徴とする請求項３に記載の液晶表示装置の駆
   動装置。
5. 【請求項５】上記切替制御回路は、 水平同期信号、または１水平同期期間毎に出力される信
   号を１／２分周し、これを切替信号として上記の第１切
   替回路へ出力する第１分周回路と、 垂直同期信号を１／２分周する第２分周回路と、 上記の第２分周回路の出力と、水平ライン数が偶数か奇
   数かを識別する識別信号とに基づき、水平ライン数が奇
   数の場合に第１開閉制御信号を生成する一方、水平ライ
   ン数が偶数の場合に奇数番目のフレームにおいて第１開
   閉制御信号を生成すると共に偶数番目のフレームにおい
   て上記の第２開閉制御信号を生成する開閉制御信号生成
   回路と、 上記の第１開閉制御信号が入力され、上記の切替信号の
   逆相信号を上記交流化信号として上記の第２切替回路へ
   出力するために閉状態になる第１スイッチ回路と、 上記の第２開閉制御信号が入力され、上記切替信号の同
   相信号を上記交流化信号として上記の第２切替回路へ出
   力するために閉状態になる第２スイッチ回路とを備えた
   ことを特徴とする請求項２又は４に記載の液晶表示装置
   の駆動装置。
6. 【請求項６】第１及び第２増幅回路を有し、切替信号に
   基づいて同相入力信号と逆相入力信号を切り替えると共
   に、交流化信号に基づいて上記増幅回路の出力をそれぞ
   れ切り替えてマトリックス状に配された画素に出力する
   液晶表示装置の駆動方法であって、 或る画素に印加されるオフセット電圧と、該画素に隣接
   する画素のうち斜め上および斜め下の画素に印加される
   オフセット電圧とは、極性が互いに逆であり且つ絶対値
   が互いに等しくなるように、上記切替信号および上記交
   流化信号を制御することを特徴とする液晶表示装置の駆
   動方法。
7. 【請求項７】水平同期信号、または１水平同期期間毎に
   出力される信号に基づいて上記切替信号を制御し、 垂直同期信号と水平ライン数が偶数か奇数かを識別する
   識別信号とに基づいて、上記切替信号の逆相信号と同相
   信号とをそれぞれ生成し、水平ライン数が偶数の場合に
   は、上記切替信号の逆相信号と同相信号とをそれぞれフ
   レーム毎に交互に切り替えて上記交流化信号とする一
   方、水平ライン数が奇数の場合には、上記逆相信号のみ
   を上記交流化信号とするように制御することを特徴とす
   る請求項６に記載の液晶表示装置の駆動方法。