Nothing Special   »   [go: up one dir, main page]

JP2001024024A - 半導体パッケージ及びその製造方法 - Google Patents

半導体パッケージ及びその製造方法

Info

Publication number
JP2001024024A
JP2001024024A JP2000132409A JP2000132409A JP2001024024A JP 2001024024 A JP2001024024 A JP 2001024024A JP 2000132409 A JP2000132409 A JP 2000132409A JP 2000132409 A JP2000132409 A JP 2000132409A JP 2001024024 A JP2001024024 A JP 2001024024A
Authority
JP
Japan
Prior art keywords
semiconductor chip
semiconductor
substrate
layer
wafer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2000132409A
Other languages
English (en)
Other versions
JP3676646B2 (ja
Inventor
Meiki Tei
命杞 鄭
Kikoku Sai
▲喜▼國 崔
Soka Ri
相▲火▼ 李
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of JP2001024024A publication Critical patent/JP2001024024A/ja
Application granted granted Critical
Publication of JP3676646B2 publication Critical patent/JP3676646B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/60—Attaching or detaching leads or other conductive members, to be used for carrying current to or from the device in operation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H01L23/3171—Partial encapsulation or coating the coating being directly applied to the semiconductor body, e.g. passivation layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H01L23/3178—Coating or filling in grooves made in the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/304—Mechanical treatment, e.g. grinding, polishing, cutting
    • H01L21/3043—Making grooves, e.g. cutting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/0212—Auxiliary members for bonding areas, e.g. spacers
    • H01L2224/02122—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body
    • H01L2224/02163—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body on the bonding area
    • H01L2224/02165—Reinforcing structures
    • H01L2224/02166—Collar structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04042—Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05553—Shape in top view being rectangular
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05556—Shape in side view
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05617—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/05624—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061—Disposition
    • H01L2224/0612—Layout
    • H01L2224/0613—Square or rectangular array
    • H01L2224/06134—Square or rectangular array covering only portions of the surface to be connected
    • H01L2224/06136—Covering only the central area of the surface to be connected, i.e. central arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4899—Auxiliary members for wire connectors, e.g. flow-barriers, reinforcing structures, spacers, alignment aids
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8538—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/85399—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92247—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01014—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/078—Adhesive characteristics other than chemical
    • H01L2924/07802—Adhesive characteristics other than chemical not being an ohmic electrical conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/10251—Elemental semiconductors, i.e. Group IV
    • H01L2924/10253—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00—Semiconductor device manufacturing: process
    • Y10S438/977—Thinning or removal of substrate

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Wire Bonding (AREA)

Abstract

(57)【要約】 【課題】 電気的ショートを防止する半導体パッケージ
及びその製造方法を提供する。 【解決手段】 ＢＧＡパッケージ３００は、半導体チッ
プ２１０と、基板２２０と、基板２２０に半導体チップ
２１０のパッド２１２を電気的に接続するボンディング
ワイヤー２５０とを含む。複数の半導体チップがシリコ
ン基板の活性面に形成される集積回路と、集積回路に電
気的に接続される複数のパッドと、パッドを除いて前記
活性面に形成される非活性層と、非活性層上に形成され
スクライブ領域に延びるポリイミド層とを含む半導体ウ
ェーハを製作する段階と、スクライブ領域上のポリイミ
ド層は残してパッドからポリイミド層を除去する段階
と、半導体ウェーハをスクライブ領域に沿って切断して
個々の半導体チップに分離する段階と、半導体チップを
基板に取り付ける段階と、半導体チップのパッドを基板
にボンディングワイヤーにより電気的に接続する段階と
を含む。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、半導体パッケージ
及びその製造方法に関し、より詳しくは、ボンディング
ワイヤーが半導体チップの端部に接触して生ずる電気的
ショートを防止する半導体パッケージ及びその製造方法
に関する。
【０００２】
【従来の技術】電子機器を製造する一般的な目的は、そ
れらを小さくて薄く製造することである。この目的を達
成するためには、電子機器の集積回路も小さくて薄くな
るべきである。そこで、電子機器において、より小さい
半導体チップを提供する高密度集積技術、及びより小さ
いＩＣパッケージを提供する有効なパッケージング技術
が非常に重要になっている。コンピューターの場合、必
要とする多数の回路素子を受容できるように、ＲＡＭ
（Random Access Memory）やフラッシュメモリーのよう
な半導体チップは相対的に大きくしなければならなかっ
た。そのため、半導体チップに用いるパッケージの小型
化が研究されている。
【０００３】チップのサイズを低減するための一つの方
法は、センターパッドタイプ（center pad type）の半
導体チップを形成することである。一般的に、センター
パッドタイプの半導体チップのサイズは、同一の回路構
成要素を含むエッジパッドタイプ（edge pad type）の
半導体チップのサイズより小さい。そこで、集積回路の
制作者らは、一定のウェーハからもっと多くのチップを
得るため、センターパッドタイプの半導体チップを製作
している。
【０００４】最近、開発されているパッケージの一つが
ボールグリッドアレー（ＢＧＡ）パッケージである。Ｂ
ＧＡパッケージは、プラスチックパッケージに比べる
と、母基板上に実装領域を少なく占め、優れた電気特性
を与える。ＢＧＡパッケージには、通常のプラスチック
パッケージとは異なり、リードフレームの代わり、印刷
回路基板が用いられる。半導体チップの一面には、印刷
回路基板が取り付けられる。印刷回路基板の反対面は、
母基板に直接に取り付けるための外部端子としてのソル
ダボールが形成される領域である。ＢＧＡパッケージ
は、母基板に対する実装密度が高いとの長所がある。し
かしながら、パッケージにおいて、ボンディングワイヤ
ーは、半導体チップの一側に延長され、半導体チップが
実装されるリードフレーム又は印刷回路基板に下げる。
このボンディングワイヤーは、垂れるか、半導体チップ
の活性面の断面に接触して、電気的ショートを生ずるこ
とになる。
【０００５】図１は、従来、知られているＢＧＡパッケ
ージ１００の断面図である。図２は、図１のＢＧＡパッ
ケージの一つである半導体チップ１０に分離されるウェ
ーハの断面図である。図１及び図２に示すように、ＢＧ
Ａパッケージ１００は、基板２０の上面に実装される半
導体チップ１０を含む。ボンディングワイヤー５０は、
半導体チップ１０上のパッド１２を基板２０に電気的に
接続する。モールディング樹脂により、半導体チップ１
０及びボンディングワイヤー５０を含む基板２０の上面
を封止し、樹脂封止部３０を形成する。基板２０の下面
に形成されているソルダボール４０は、回路配線パター
ン２４及びビアホール２６を介して半導体チップ１０に
接続される。
【０００６】基板２０は、基板胴体２２を含む印刷回路
基板である。回路配線パターン２４は、基板胴体２２の
上面に形成される上部配線パターン２３及び基板胴体２
２の下面に形成される下部配線パターン２５を含む。ボ
ンディングパッド１２と上部配線パターン２３は、ボン
ディングワイヤー５０により電気的に接続する。ソルダ
ボール４０が存在する下部配線パターン２５と上部配線
パターン２３は、ビアホールにより接続する。
【０００７】センターパッドタイプの半導体チップ１０
は、活性面の中央部にボンディングパッド１２を形成す
る。半導体チップ１０は、また、シリコン基板９０、窒
化物層１４及びポリイミド層１６を含む。シリコン基板
９０には集積回路素子が存在し、非活性パッシベーショ
ン層としての窒化物層１４は集積回路及びパッド１２を
保護する。ポリイミド層１６は、窒化物層１４上の静電
気発生及びα線による損傷を阻止することを助ける。
【０００８】図２に示すように、スクライブ領域８２に
沿って、ウェーハ８０に形成された半導体チップを分離
する。ダイヤモンドカッターを用い、スクライブ領域８
２に沿って切断し、個別の半導体チップ１０に分離す
る。ウェーハ８０を容易に切断するため、スクライブ領
域８２にはポリイミド層が形成されていない。そうしな
ければ、ポリイミドがカッター６０にくっついて、ウェ
ーハ８０のチッピングをもたらすためである。
【０００９】
【発明が解決しようとする課題】図１において、パッド
１２と基板２０の上部配線パターン２３を接続するボン
ディングワイヤー５０の長さは、エッジパッドタイプの
半導体チップをパッケージングするボンディングワイヤ
ーの長さより長い。さらに、半導体パッケージ１００の
厚さを減少するため、ボンディングワイヤー５０を低く
形成する。そのため、半導体チップ１０の活性面の断部
１８にボンディングワイヤー５０が接触する恐れがあ
る。
【００１０】前述したように、半導体チップ１０の活性
面の端部からポリイミド層１６が除去され、窒化物層１
４が露出される。ボンディングワイヤーが垂れるか又は
半導体チップ１０の端部１８に接触する場合、窒化物層
１４は、下部に位置する集積回路からボンディングワイ
ヤー５０を絶縁することができるが、窒化物層が薄くて
電気的ショートが生じ、チッピングをおこす恐れがあ
る。このような電気的ショートは、ウェーハを機械的に
切断した結果から生ずることが度々ある。切断工程は、
窒化物層を切断して非常に滑らかな表面を形成すること
が好ましいが、実際には、切断工程の際のチッピング
は、窒化物層１４の下部のシリコン基板９０で活性面の
端部を露出し、ボンディングワイヤー５０に接触する場
合、ショートを生ずることになる。
【００１１】ボンディングワイヤが半導体チップの端部
１８と接触することを避けるため、ボンディングワイヤ
ーの高さを増加すると、電気的ショートは避けられる
が、ボンディングワイヤーの高さの増加は、また半導体
パッケージの厚さが増加することをもたらす。さらに、
半導体チップの容量が増加するにつれて半導体チップの
サイズが大きくなり、半導体チップのパッドから端部ま
での距離も遠くなる。そこで、ボンディングワイヤーが
半導体チップの断面に接触する可能性が増加して、前記
電気的ショートの問題点をもたらす。
【００１２】そこで、本発明の目的は、半導体チップの
活性面の端部にボンディングワイヤーが接触する場合に
おいても、電気的ショートが生じない半導体パッケージ
及びその製造方法を提供することにある。
【００１３】
【課題を解決するための手段】本発明の実施態様による
と、半導体パッケージは、ボンディングワイヤが半導体
チップの活性面の端部に接触する場合に生じられる電気
的ショートを避けるため、半導体チップの活性面の端部
に絶縁領域を形成している。
【００１４】本発明の実施態様において、半導体パッケ
ージは、半導体チップ、基板及び樹脂封止部から構成さ
れる。半導体チップは、集積回路及び複数のパッドを有
する活性面が形成されている基板を含む。パッドは、集
積回路に電気的に接続され、活性面の中央部の近くに形
成されている。パッドを除いた活性面に非活性層を積層
し、その非活性層の上にポリイミド層を形成する。ポリ
イミド層は、電気的ショート又はα線による損傷を防止
する。半導体チップの活性面に対向する半導体チップの
表面を基板の上面に取り付ける。一つ以上のボンディン
グワイヤーにより半導体チップのパッドを基板に接続す
る。樹脂封止部は、基板上面の半導体チップ及びボンデ
ィングワイヤーを封止する。基板下面の外部端子は、半
導体チップに電気的に接続する。基板の端部において、
ボンディングワイヤーがポリイミド層に接続して、ボン
ディングワイヤー及びシリコン基板の間の電気的ショー
トを防止する。
【００１５】本発明の他の態様において、半導体パッケ
ージは、半導体チップ、基板、ボンディングワイヤー及
び樹脂封止部を含む。半導体チップは、集積回路を有す
る活性面、集積回路に電気的に接続する複数のパッド、
前記パッドを除いた活性面上の非活性層、非活性層上に
形成されているポリイミド層、及びシリコン基板の端部
に沿って形成された絶縁層から構成される。前記活性面
の中央部に沿ってパッドが形成される。活性面に対向す
る半導体チップの表面は基板上面に取り付けられる。半
導体チップのパッドは、ボンディングワイヤーにより、
基板に接続される。基板上面の半導体チップ及びボンデ
ィングワイヤーは、樹脂封止部により封止される。基板
下面に形成されている外部端子は、半導体チップに電気
的に接続される。シリコン基板の端部において、ボンデ
ィングワイヤーは絶縁層に接続され、ボンディングワイ
ヤ及びシリコン基板の間の電気的ショートを防ぐことに
なる。好ましくは、半導体チップの活性面の端部に形成
されている絶縁層は、半導体チップの側面の隣部を介し
て延びることができる。絶縁層にはエポキシ系のプラス
チック樹脂が用いられる。
【００１６】本発明の他の実施態様は、半導体パッケー
ジの製造方法に関する。前記製造方法は、複数の半導体
チップ、及び半導体チップの間のスクライブ領域が形成
されている半導体ウェーハを用いる。各々の半導体チッ
プは、半導体ウェーハの活性面に形成される集積回路
と、集積回路に電気的に接続する複数のパッドと、前記
パッドを除いた活性面上の非活性層と、電気的ショート
又はα線による損傷を防止するため、非活性面上に形成
されたポリイミド層とから構成される。前記製造方法
は、スクライブ領域に沿って切断して、個別の半導体チ
ップに分離する切断段階と、一つ以上の半導体チップを
基板に取り付ける段階と、半導体チップのパッドと電気
的に接続するボンディングワイヤーを基板に取り付ける
段階と、半導体チップ及びボンディングワイヤーを封止
する段階とを含む。半導体チップの端部で、ボンディン
グワイヤーがポリイミド層に接触して、ボンディングワ
イヤーとシリコン基板の間の電気的ショートを防止す
る。
【００１７】前記方法において、ウェーハの切断段階で
は、グリットサイズ（grit size）が２〜４μｍ又は
０．３〜３μｍであるダイヤモンドカッターを用い、３
５，０００〜４０，０００ｒｐｍの回転速度で、ウェー
ハを秒当たりに２０ｍｍの深さに切断する。
【００１８】本発明の他の実施態様において、半導体パ
ッケージの製造方法は、半導体チップの間に複数の半導
体チップ及びスクライブ領域が形成されている半導体ウ
ェーハから始まる。各々の半導体チップは、ウェーハの
活性面上に形成されている集積回路と、集積回路に電気
的に接続される複数のパッドと、パッドを除いた活性面
に形成される非活性面と、非活性層に形成されるポリイ
ミド層とを含む。前記製造方法は、パッド及びスクライ
ブ領域からポリイミドを除去する段階と、スクライブ領
域に絶縁層を形成する段階と、スクライブ領域に沿って
切断して、個別の半導体チップに分離する切断段階と、
基板の上面に半導体チップを取り付ける段階と、半導体
チップのパッドと電気的に接続するボンディングワイヤ
ーを基板に取り付ける段階と、半導体チップ及びボンデ
ィングワイヤーを封止する段階とを含む。基板の端部に
おいて、ボンディングワイヤが絶縁層に接触して、ボン
ディングワイヤとシリコン基板の間の電気的ショートを
防止する。この実施例は、ポリイミド層の一部を除去し
た後、スクライブ領域に溝を形成する段階をさらに含
む。ウェーハの切断及び絶縁溝の形成段階は、秒当たり
に８０ｍｍの深さに切断し、３５，０００〜４０，００
０ｒｐｍの回転速度で、スクライブ領域に沿って切断さ
れ、グリットサイズが４〜６μｍであるダイヤモンドカ
ッターを用いられる。ウェーハを研磨する以前に溝が形
成される。溝内に絶縁層を形成した後、ウェーハを裏面
研磨することにより、溝を充填している絶縁物質を露出
する。一般的に、絶縁層は、エポキシ系のプラスチック
樹脂で、ポッティング又はプリント方法により形成され
る。
【００１９】
【発明の実施の形態】以下、図面に基づいて、本発明の
実施例を詳細に説明する。
【００２０】図３は、本発明の一実施例によるＢＧＡパ
ッケージ２００を示す断面図である。ＢＧＡパッケージ
２００において、基板１２２の上面の中央には、非伝導
性接着剤１７０により接着された半導体チップ１１０が
実装される。基板１２０は、基板胴体１２２の上部又は
内部に回路配線パターン１２４が形成されている絶縁基
板である。回路配線パターンは、基板胴体１２２の上面
に形成される上部配線パターン１２３及び基板胴体１２
２の下部に形成される下部配線パターン１２５を含む。
基板胴体１２２の上面から下面にビアホール１２６が貫
通し、ビアホール１２６内の導体により、上部配線パタ
ーン１２３と下部配線パターン１２５を接続する。半導
体チップ１１０の上面の活性面には、複数のボンディン
グパッド１１２が形成される。また、パッド１１２を除
いた上面には、非活性層としての窒化物層１１４が形成
される。窒化物層１１４は、半導体チップ１１０に形成
されている集積回路を外部環境から保護するパッシベー
ション層である。窒化物層１１４上のポリイミド層１１
６は、半導体チップ１１０の電気的ショート及びα線に
よる損傷を防止する。ボンディングパッド１１２と上部
配線パターン１２３は、ボンディングワイヤー１５０に
より電気的に接続する。そのため、パッケージ２００に
おいて、半導体チップ１１０の上端部にボンディングワ
イヤー１５０が電気的に接続するが、半導体チップ１１
０の上端部を覆うポリイミド層１１６により、電気的シ
ョートは生じない。
【００２１】図４、図５及び図６は、ＢＧＡパッケージ
２００内の半導体チップ１１０を製造するための方法を
示す。図４は複数の半導体チップ１１０を含むシリコン
ウェーハの平面図である。従来、よく知られているウェ
ーハの製造方法では、半導体チップ１１０上に集積回路
を形成することができる。ウェーハは、回路が形成され
ていなく、隣接する半導体チップ１１０の間に位置する
スクライブラインを含む。半導体チップ１１０をなす集
積回路は、この発明において必須要素ではないので、集
積回路の製造過程に対する詳細な説明は省略する。
【００２２】図５に示すように、シリコン基板１９０の
集積回路に電気的に接続するボンディングパッド１１２
は、シリコン基板１９０の活性面である。非活性パッシ
ベーション層としての窒化物層１１４は、シリコン基板
１９０及びボンディングパッド１１２端部の活性面の一
部を覆って、集積回路を保護する。窒化物層１１４及び
ボンディングパッド１１２上には、ポリイミド層１１６
が形成され、電気的ショート又はα線による損傷から集
積回路を保護する。好ましい実施例において、ボンディ
ングパッド１１２は、アルミニウムにより形成され、半
導体チップ１１０の活性面の中央部に存在する。
【００２３】図６に示すように、パッド１１２からポリ
イミド層１１６を除去する工程、即ち、ホトリソグラフ
ィー（photolithography）工程は、スクライブ領域１８
２上にポリイミドが存在している状態で行われる。スク
ライブ領域１８２のスクライブラインに沿ってウェーハ
１８０を切断し、個別半導体チップ１１０に分離する。
即ち、この実施例で、切断工程によりウェーハ１８０を
切断するが、スクライブ領域１８２にはポリイミド層１
１６が残される。以前の製造工程は、切断工程中に生ず
るポリイミドを除去して、チッピング（chipping）を避
けている。これに対し、本発明の実施例による切断工程
は、従来よりグリット（grit）のサイズが小さいダイヤ
モンドカッターを用い、前進速度を減少して、チッピン
グを減らすか又は避けている。特に、グリットサイズが
２〜４μｍ又は０．３〜３μｍであるダイヤモンドカッ
ターを用い、３５，０００〜４０，０００ｒｐｍの回転
速度で、ウェーハ１８０を秒当たりに２０ｍｍの深さに
切断する。
【００２４】本実施例は、基板１９０とボンディングワ
イヤー１５０の間の電気的ショートを防止するため、ポ
リイミド層１１６を用いる。本発明の下記する他の実施
例は、ショートを防止するため、半導体チップの活性面
の端部で、エポキシ系のプラスチック樹脂を用いてい
る。
【００２５】図７は、本発明の他の実施例によるＢＧＡ
パッケージ３００を示す断面図である。ＢＧＡパッケー
ジ３００は、非伝導性接着剤２７０により基板２２０の
上面に取り付けられる半導体チップ２１０を含む。半導
体チップ２１０のボンディングパッド２１２と基板２２
０の上部配線パターン２２３は、ボンディングワイヤー
２５０により電気的に接続する。基板２２０の上面を封
止するモールド樹脂は、半導体チップ２１０及びボンデ
ィングワイヤー２５０を含む。基板２２０の下面の下部
配線パターン２２５には、半導体チップ２１０と電気的
に接続する複数のソルダボールが形成される。
【００２６】ＢＧＡパッケージ３００において、半導体
チップ２１０の端部２１８上には、絶縁層２１５が存在
する。即ち、絶縁層は、半導体チップ２１０の活性面端
部、及びポリイミド層が形成されていない半導体チップ
２１０の残されたスクライブ領域上に存在する。さら
に、半導体チップ２１０の上面だけでなく半導体チップ
２１０の側面も絶縁層２１５が形成される。そこで、ボ
ンディングワイヤー２５０は、半導体チップ２１０の端
部で絶縁層２１５に接続され、前記絶縁層２１５は、基
板２９０及びボンディングワイヤー２５０の間の電気的
ショートを防止する。ここで、ポッティング（pottin
g）又はプリント方法により絶縁層２１５を形成する。
【００２７】図８及び図９を参照して、半導体チップの
活性面の端部上に絶縁層を形成するポッティング方法を
説明する。非伝導性接着剤２７０により半導体チップ２
１０を基板２２０の上面に取り付けた後、シリンジを利
用して、半導体チップ２１０の活性面の端部２１０に、
絶縁物質２１５ａを印加する。次いで、絶縁物質２１５
ａを硬化して絶縁層２１５を形成する。絶縁物質２１５
ａとしては、エポキシ系のプラスチック樹脂が好まし
い。従来のウェーハ製作工程により、半導体チップ２１
０を製作する。特に、この製作工程では、活性面の端部
からポリイミド層を除去して、窒化物層が露出される。
この窒化物層が露出されている部分を絶縁物質２１５ａ
により覆い、半導体チップ２１０の側面にまで延長す
る。
【００２８】前述したように、ポッティング方法で絶縁
層２１５を形成した後、従来のパッケージ製造工程によ
りＢＧＡパッケージ３００を完成する。特に、ワイヤー
ボンディング工程でボンディングワイヤー２５０を取り
付け、モールディング工程で半導体チップ２１０及びボ
ンディングワイヤー２５０を封止し、ソルダボール形成
工程でＢＧＡパッケージ３００の外部端子を形成する。
図７は、ポッティング方法により形成された絶縁層２１
５を有する半導体チップ２１０を用いて完成されたＢＧ
Ａパッケージ３００を示す。
【００２９】図１０〜図１４は、プリント方法により半
導体チップの活性面の端部に絶縁層を形成する方法を示
す。図１０に示すように、ウェーハ２８０は、スクライ
ブ領域２８２及びボンディングパッド２１２の一部が露
出するように、ポリイミド層２１４が除去される。ウェ
ーハ２８０は裏面研磨前の状態で、そのサイズが６イン
チの場合は６４０μｍ、８インチは７２０μｍ、１２イ
ンチは８２５μｍの厚さを有する。
【００３０】図１１は、スクライブ領域２８２に溝２８
４が形成された後のウェーハを示す。ウェーハのスクラ
イブラインに沿って、所定の深さに切断して溝２８４を
形成する。溝２８４の幅は、ウェーハを個別半導体チッ
プ２１０に分離する場合、ウェーハを切断するに要する
幅より広い。
【００３１】通常、半導体チップ２１０が約２８０μｍ
〜約４５０μｍの厚さを有するので、溝２８４の深さ
は、約３２０μｍ〜約５００μｍであることが好まし
い。一般的に、溝２８４の深さは、半導体チップ２１０
の所望の厚さに従う。絶縁溝２８４の幅は、通常、チッ
プを分離するに要するスクライブ領域２８２の幅に従
う。スクライブ領域２８２の幅が約１２０μｍである場
合、チップを分離する切断幅は４５μｍ〜５０μｍであ
って、溝２８４の幅は約６０μｍに形成する。
【００３２】次いで、図１２に示すように、ポリイミド
層２１６及び窒化物層２１４の上部、並びに溝２８４の
内部に絶縁物質２１５ｂをプリントする。絶縁溝２８４
を露出する開口部を有するマスク（図示せず）により、
絶縁物質２１５ｂの境界を定めることができる。次い
で、マスクを除去し、絶縁物質２１５ｂを硬化する。こ
こで、プリント方法の代わり、ポッティング方法で絶縁
溝２８４を充填して、マスクの有無に関わらず、絶縁物
質２１５ｂの境界を制御することができる。
【００３３】図１３は、ウェーハの裏面を研磨して、溝
２８４の底面で絶縁物質２１５ｂが露出されるウェーハ
を示す。図１２において、″Ａ″は、ウェーハ２８０の
裏面を研磨する行き先である。前述したように、ウェー
ハを研磨した後、半導体ウェーハの厚さは、約２８０μ
ｍ〜約４５０μｍである。
【００３４】図１４は、スクライブ領域２８２を切断し
て個別半導体チップ２１０に分離されたウェーハ２８０
示す。ウェーハを切断するに要する幅が溝の幅より狭く
て、ウェーハを切断した後、溝内に絶縁物質２１５ｂの
一部が残される。そこで、半導体チップの上面及び側面
には、絶縁層２１５を形成することになる。図１１及び
図１４で、ウェーハ２８０を切断するための条件又はパ
ラメータは、従来、ウェーハ切断工程と同一である。例
えば、４μｍ〜６μｍのグリットサイズを有するダイヤ
モンドカッターを用い、３５，０００〜４０，０００ｒ
ｐｍの回転速度で、秒当たりに約８０μｍの深さに切断
する。
【００３５】絶縁層２１５を有する個別半導体チップ２
１０を得た後、半導体チップを取り付ける工程、ワイヤ
ーボンディング工程、モールディング工程及びソルダボ
ールの形成工程のような従来の工程によって、半導体パ
ッケージの形成を完成する。
【００３６】図１５は、本発明の他の実施例によるＢＧ
Ａパッケージ４００を示す断面図である。ＢＧＡパッケ
ージ４００は、その活性面の端部に絶縁層３１５を有す
る半導体チップ３１０を含む。ＢＧＡパッケージ４００
において、その他の部分の構造は、前述したものと同様
である。ここで、絶縁層３１５は、ポッティング又はプ
リント方法により形成される。半導体チップ３１０のパ
ッド３１２を基板３２０の上部配線パターン３２３に接
続するボンディングワイヤー３５０は、半導体チップ３
１０の端部３１８に形成された絶縁層３１５に接触す
る。それで、絶縁層３１５は、ボンディングワイヤー３
５０とシリコン基板３９０の間の電気的ショートを防止
する。
【００３７】図１６、図１７及び図１８を参照して、Ｂ
ＧＡパッケージ４００の半導体チップ３１０を説明す
る。図１６は、前記パッド３１２及びスクライブ領域３
８２上のポリイミド層が除去されているウェーハを示
す。図１６は、裏面を研磨した後のウェーハ３８０を示
し、ウェーハ３８０の厚さは、半導体チップ３１０の所
望の厚さに従い、約２８０μｍ〜約４５０μｍである。
又は、裏面研磨工程前のウェーハを用いることもでき
る。
【００３８】図１７は、スクライブ領域３８２に絶縁物
質３１５ａを形成した後のウェーハ２８０を示す。プリ
ント方法により、絶縁物質３１５ｂを塗布し、その絶縁
物質３１５ｂを硬化する。又は、ポッティング方法によ
り、ウェーハ２８０のスクライブ領域２８２に絶縁物質
３１５ｂを塗布することもできる。
【００３９】図１８は、スクライブラインに沿って、切
断して、個別の半導体チップ３１０に分離した後のウェ
ーハを示す。ウェーハを切断するために要する幅がスク
ライブ領域３８２の幅より狭く、絶縁物質３１５ａの一
部が残され、半導体チップ３１０の端部に絶縁層３１５
を形成することになる。前述したような従来のウェーハ
切断技術により、絶縁物質３１５ａ及びウェーハ３８０
を切断して、半導体チップ３１０に分離する。半導体チ
ップ３１０を得た後、前述した従来の製造方法でパッケ
ージを完成する。
【００４０】図１９は、本発明のまた他の実施例による
ＢＧＡパッケージの断面図である。ＢＧＡパッケージ５
００は、半導体チップ４１０の端部に絶縁層４１５を含
む。ＢＧＡパッケージ５００の半導体チップ４１０の製
造方法は、半導体チップ４１０のスクライブ領域の溝が
図１１の溝より薄いことを除いては、図１０及び図１４
に示した半導体チップと同様である。例えば、半導体チ
ップ４１０のスクライブ領域の溝は、幅が約６０μｍ
で、その深さは約７０μｍ〜１５０μｍに切断すること
が好ましい。
【００４１】図１０において、裏面研磨工程前のウェー
ハが用いられたが、裏面研磨工程前又は後のいずれかの
ウェーハを、半導体チップ４１０の製作に用いても構わ
ない。裏面研磨工程後のウェーハを用いる場合、溝内に
絶縁物質を形成して、すぐウェーハ切断工程が進行され
る。
【００４２】本発明の好ましい実施例において、センタ
ーパッドタイプの半導体チップを用いて、ＢＧＡパッケ
ージに半導体チップを印加するが、本発明による半導体
チップは、ダイパッドを有するリードフレームにも印加
されることがある。
【００４３】半導体チップを積層し、半導体チップと外
部端子との間に電気的連結手段としてボンディングワイ
ヤーを用いる場合、主にエッジパッドタイプの半導体チ
ップが用いられるが、上部には、エッジパッドタイプ又
はセンターパッドタイプの半導体が用いられる。また、
本発明によると、半導体チップの端部に絶縁物質又はポ
リイミド層を形成する工程には、エッジパッドタイプの
半導体チップも適合である。特に、積層されている半導
体チップの下部の絶縁領域は、半導体チップの上部のボ
ンディングワイヤーが半導体チップの下部の端部に接触
することを防止して、前記絶縁物質により電気的ショー
トが防止される。
【００４４】尚、発明を実施するための具体的な実施例
は、あくまでも、本発明の技術内容を明らかにするもの
であって、そのような具体例にのみ限定して狭義に解釈
されるべきものではなく、本発明の精神と次に記載する
特許請求の範囲内で、いろいろと変更して実施すること
ができるものである。
【００４５】
【発明の効果】本発明の構造によると、半導体チップの
端部にポリイミド又はエポキシ系のプラスチック樹脂か
ら形成された絶縁層により、半導体チップの端部に接触
するボンディングワイヤと半導体チップのシリコン基板
の間の電気的ショートの発生を防止することができる。
【図面の簡単な説明】
【図１】従来技術によるボールグリッドアレーパッケー
ジを示す断面図である。
【図２】ウェーハからの半導体チップの分離を示す断面
図である。
【図３】本発明の実施例によるボールグリッドアレーパ
ッケージを示す断面図である。
【図４】図３のボールグリッドアレーパッケージに適用
される半導体チップをウェーハから分離する段階を示す
ウェーハの平面図である。
【図５】半導体チップを個別チップに分離する前の図４
の４ｂ―４ｂ線断面図である。
【図６】ウェーハのスクライブ線に沿ってウェーハを切
断した後の図４の４ｂ―４ｂ線断面図である。
【図７】本発明の他の実施例によるボールグリッドアレ
ーパッケージを示す断面図である。
【図８】基板に取り付けられた半導体チップの端部に沿
う絶縁層の形成を示す平面図である。
【図９】図８の６ｂ−６ｂ線断面図である。
【図１０】スクライブライン及びパッドが露出されたポ
リイミド層を有するウェーハを示す断面図である。
【図１１】スクライブ領域内に溝を形成して切断するウ
ェーハを示す断面図である。
【図１２】図１１における溝を絶縁物質から充填した後
のウェーハを示す断面図である。
【図１３】図１２における裏面を研磨した後のウェーハ
を示す断面図である。
【図１４】図１３におけるスクライブ線に沿ってウェー
ハを切断した後のウェーハを示す断面図である。
【図１５】本発明の他の実施例によるボールグリッドア
レーパッケージの断面図である。
【図１６】スクライブライン及びパッドを露出するポリ
イミド層を有するウェーハを示す断面図である。
【図１７】図１６におけるウェーハのスクライブ領域上
に厚い絶縁層を形成した後のウェーハを示す断面図であ
る。
【図１８】スクライブラインに沿ってウェーハを切断し
た後のウェーハを示す断面図である。
【図１９】本発明の他の実施例によるボールグリッドア
レーパッケージを示す断面図である。
【符号の説明】
１０、１１０、２１０、３１０、４１０ 半導体チッ
プ ２０、１２０、２２０、３２０、４２０ 基板 ３０、１３０、２３０、３３０、４３０ 樹脂封止部 ４０、１４０、２４０、３４０、４４０ ソルダボー
ル ５０、１５０、２５０、３５０、４５０ ボンディン
グワイヤー ７０、１７０、２７０、３７０、４７０ 非伝導性接
着剤 ８０、１８０、２８０、３８０ ウェーハ ８２、１８２、２８２、３８２ スクライブ領域 ９０、１９０、２９０、３９０、４９０ シリコン基
板

Claims (20)

    【特許請求の範囲】
  1. 【請求項１】 活性面を有するシリコン基板、前記活性
    面の中央部に位置する複数のパッド、及び前記活性面上
    に形成され、半導体チップの端部に延設するポリイミド
    層を含む半導体チップと、 前記半導体チップが取り付けられる基板と、 前記基板に前記半導体チップのパッドを電気的に接続す
    るボンディングワイヤーとを備え、 前記ボンディングワイヤーが前記半導体チップの端部の
    前記ポリイミド層に接触し、前記ポリイミド層により、
    前記ボンディングワイヤーと前記シリコン基板の間の電
    気的ショートを防ぐことを特徴とする半導体パッケー
    ジ。
  2. 【請求項２】 前記基板の上面の前記半導体チップ及び
    前記ボンディングワイヤーを封止する樹脂封止部と、 前記基板の下面に形成され、且つ前記半導体チップに電
    気的に接続される複数の外部端子とをさらに備えること
    を特徴とする請求項１に記載の半導体パッケージ。
  3. 【請求項３】 活性面を有するシリコン基板、前記活性
    面の中央部に位置する複数のパッド、及び前記シリコン
    基板の端部に沿って形成される絶縁層を含む半導体チッ
    プと、 前記半導体チップが取り付けられる基板と、 前記基板に前記半導体チップのパッドを電気的に接続す
    るボンディングワイヤーとを備え、 前記ボンディングワイヤーが前記半導体チップの端部の
    前記絶縁層に接触し、前記絶縁層により、前記ボンディ
    ングワイヤーと前記シリコン基板の間の電気的ショート
    を防ぐことを特徴とする半導体パッケージ。
  4. 【請求項４】 前記半導体チップは、 前記パッドを除いて前記活性面上に形成される非活性層
    と、 前記パッド及び前記半導体チップの端部を除いて前記非
    活性層上に形成されるポリイミド層とをさらに含むこと
    を特徴とする請求項３に記載の半導体パッケージ。
  5. 【請求項５】 前記絶縁層は、前記ポリイミド層が存在
    しない前記半導体チップの活性面の端部に形成されるこ
    とを特徴とする請求項４に記載の半導体パッケージ。
  6. 【請求項６】 前記絶縁層は、前記半導体チップの端部
    を経て、前記半導体チップの側面の部分に延設すること
    を特徴とする請求項５に記載の半導体パッケージ。
  7. 【請求項７】 前記絶縁層は、エポキシ系のプラスチッ
    ク樹脂であることを特徴とする請求項３に記載の半導体
    パッケージ。
  8. 【請求項８】 前記基板の上面の前記半導体チップ及び
    前記ボンディングワイヤーを封止する樹脂封止部と、 前記基板の下面に形成され、且つ前記半導体チップに電
    気的に接続される複数の外部端子とをさらに備えること
    を特徴とする請求項３に記載の半導体パッケージ。
  9. 【請求項９】 （ａ）複数の半導体チップ及び前記複数
    の半導体チップの間のスクライブ領域を有する半導体ウ
    ェーハであって、前記各々の半導体チップがシリコン基
    板の活性面に形成される集積回路と、前記集積回路に電
    気的に接続される複数のパッドと、前記パッドを除いて
    前記活性面に形成される非活性層と、前記非活性層上に
    形成され、前記スクライブ領域に延びるポリイミド層と
    を含む半導体ウェーハを製作する段階と、 （ｂ）前記スクライブ領域上のポリイミド層は残して、
    前記パッドから前記ポリイミド層を除去する段階と、 （ｃ）前記半導体ウェーハを前記スクライブ領域に沿っ
    て切断して、個々の半導体チップに分離する段階と、 （ｄ）前記半導体チップを基板に取り付ける段階と、 （ｅ）前記半導体チップのパッドを前記基板にボンディ
    ングワイヤーにより電気的に接続する段階とを含み、 前記ボンディングワイヤーは、前記半導体チップの端部
    に残存する前記ポリイミド層に接触し、前記ポリイミド
    層により、前記半導体チップのシリコン基板及び前記ボ
    ンディングワイヤーの間の電気的ショートを防ぐことを
    特徴とする半導体パッケージの製造方法。
  10. 【請求項１０】 前記ウェーハを切断する段階は、グリ
    ットサイズが２〜４μｍ又は０．３〜３μｍのダイヤモ
    ンドカッターを用いて、３５，０００〜４０，０００ｒ
    ｐｍの回転速度で秒当たりに２０ｍｍの深さに切断する
    段階を含むことを特徴とする請求項９に記載の半導体パ
    ッケージの製造方法。
  11. 【請求項１１】 前記半導体チップ及び前記ボンディン
    グワイヤーを封止する段階をさらに含むことを特徴とす
    る請求項９に記載の半導体パッケージの製造方法。
  12. 【請求項１２】 （ａ）複数の半導体チップ及び前記複
    数の半導体チップの間のスクライブ領域を有する半導体
    ウェーハであって、前記各々の半導体チップが、シリコ
    ン基板の活性面に形成される集積回路と、前記集積回路
    に電気的に接続される複数のパッドと、前記パッドを除
    いて前記活性面に形成される非活性層と、前記非活性層
    上に形成されるポリイミド層とを含む半導体ウェーハを
    製作する段階と、 （ｂ）前記パッド及び前記スクライブ領域から前記ポリ
    イミド層を除去する段階と、 （ｃ）前記スクライブ領域上に絶縁層を形成する段階
    と、 （ｄ）前記半導体ウェーハを前記スクライブ領域に沿っ
    て切断して、個々の半導体チップに分離する段階と、 （ｅ）前記半導体チップを基板に取り付ける段階と、 （ｆ）前記半導体チップのパッドを前記基板にボンディ
    ングワイヤーにより電気的に接続する段階とを含み、 前記ボンディングワイヤーが前記絶縁層に接触し、前記
    絶縁層により、前記半導体チップのシリコン基板及び前
    記ボンディングワイヤーの間の電気的ショートを防ぐこ
    とを特徴とする半導体パッケージの製造方法。
  13. 【請求項１３】 前記スクライブ領域から前記ポリイミ
    ド層を除去する段階の後、前記スクライブ領域に、前記
    段階（ｄ）の切断幅より広い幅を有する溝を形成する段
    階をさらに含むことを特徴とする請求項１２に記載の半
    導体パッケージの製造方法。
  14. 【請求項１４】 前記段階（ｄ）及び前記溝を形成する
    段階は、グリットサイズが４〜６μｍのダイヤモンドカ
    ッターを用いて、３５，０００〜４０，０００ｒｐｍの
    回転速度で秒当たりに８０ｍｍの深さに切断する段階を
    含むことを特徴とする請求項１３に記載の半導体パッケ
    ージの製造方法。
  15. 【請求項１５】 前記溝を形成する段階は、前記ウェー
    ハの裏面研磨前に行うことを特徴とする請求項１３に記
    載の半導体パッケージの製造方法。
  16. 【請求項１６】 前記絶縁層を形成する段階の後、前記
    溝に充填された絶縁物質が露出するように、前記ウェー
    ハの裏面を研磨する段階をさらに含むことを特徴とする
    請求項１５に記載の半導体パッケージの製造方法。
  17. 【請求項１７】 前記絶縁層は、ポッティング方法又は
    プリント方法により形成されることを特徴とする請求項
    １２に記載の半導体パッケージの製造方法。
  18. 【請求項１８】 前記絶縁層は、エポキシ系のプラスチ
    ック樹脂であることを特徴とする請求項１２に記載の半
    導体パッケージの製造方法。
  19. 【請求項１９】 複数の半導体チップ及び前記複数の半
    導体チップの間のスクライブ領域を有する半導体ウェー
    ハであって、前記各々の半導体チップが半導体基板の活
    性面に形成される集積回路と、前記集積回路に電気的に
    接続される複数のパッドとを含む半導体ウェーハを製作
    する段階と、 前記スクライブ領域に溝を形成する段階と、 前記溝を絶縁物質で充填する段階と、 前記半導体チップを前記スクライブ領域に沿って切断し
    て、個々の半導体チップに分離する段階であって、前記
    半導体チップ上に絶縁領域として前記絶縁物質の一部が
    残存するように、前記溝に沿って切断する段階と、 前記半導体チップを前記基板に取り付ける段階と、 前記基板及び前記半導体チップのパッドをボンディング
    ワイヤーにより電気的に接続する段階とを含み、 前記ボンディングワイヤーが前記半導体チップの端部の
    前記絶縁領域に接触し、前記絶縁層により、前記半導体
    チップの半導体基板及びボンディングワイヤーの間の電
    気的ショートを防ぐことを特徴とする半導体パッケージ
    の製造方法。
  20. 【請求項２０】 前記各々の絶縁領域は、前記半導体チ
    ップの上面及び側面の少なくとも一部に存在することを
    特徴とする請求項１９に記載の半導体パッケージの製造
    方法。
JP2000132409A 1999-07-06 2000-05-01 半導体パッケージ及びその製造方法 Expired - Lifetime JP3676646B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1019990027041A KR100297451B1 (ko) 1999-07-06 1999-07-06 반도체 패키지 및 그의 제조 방법
KR1999P27041 1999-07-06

Publications (2)

Publication Number Publication Date
JP2001024024A true JP2001024024A (ja) 2001-01-26
JP3676646B2 JP3676646B2 (ja) 2005-07-27

Family

ID=19599614

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000132409A Expired - Lifetime JP3676646B2 (ja) 1999-07-06 2000-05-01 半導体パッケージ及びその製造方法

Country Status (3)

Country Link
US (2) US6348363B1 (ja)
JP (1) JP3676646B2 (ja)
KR (1) KR100297451B1 (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20040006950A (ko) * 2002-07-16 2004-01-24 주식회사 하이닉스반도체 중앙 패드를 갖는 반도체 칩들을 적층하여 패키징하는 방법
JP2008004650A (ja) * 2006-06-21 2008-01-10 Hitachi Ulsi Systems Co Ltd 半導体装置及びその製造方法
US8178393B2 (en) 2008-06-16 2012-05-15 Samsung Electronics Co., Ltd. Semiconductor package and manufacturing method thereof
US8217517B2 (en) 2009-07-09 2012-07-10 Elpida Memory, Inc. Semiconductor device provided with wire that electrically connects printed wiring board and semiconductor chip each other
JP2016192513A (ja) * 2015-03-31 2016-11-10 株式会社沖データ 半導体装置、半導体素子アレイ装置、及び画像形成装置

Families Citing this family (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001156237A (ja) * 1999-11-25 2001-06-08 Mitsubishi Electric Corp リードフレーム及びそれを用いた樹脂封止型半導体装置
US6468891B2 (en) * 2000-02-24 2002-10-22 Micron Technology, Inc. Stereolithographically fabricated conductive elements, semiconductor device components and assemblies including such conductive elements, and methods
JP2002057252A (ja) * 2000-08-07 2002-02-22 Hitachi Ltd 半導体装置及びその製造方法
KR100480909B1 (ko) 2001-12-29 2005-04-07 주식회사 하이닉스반도체 적층 칩 패키지의 제조 방법
DE10202881B4 (de) * 2002-01-25 2007-09-20 Infineon Technologies Ag Verfahren zur Herstellung von Halbleiterchips mit einer Chipkantenschutzschicht, insondere für Wafer Level Packaging Chips
KR100460063B1 (ko) 2002-05-03 2004-12-04 주식회사 하이닉스반도체 센터 패드 칩 적층 볼 그리드 어레이 패키지 및 그 제조방법
JP2004311784A (ja) * 2003-04-08 2004-11-04 Fuji Xerox Co Ltd 光検出装置、及びその実装方法
KR20040087501A (ko) * 2003-04-08 2004-10-14 삼성전자주식회사 센터 패드 반도체 칩의 패키지 및 그 제조방법
JP2004312008A (ja) * 2003-04-08 2004-11-04 Samsung Electronics Co Ltd 半導体マルチチップパッケージ及びその製造方法
US7154185B2 (en) * 2003-11-20 2006-12-26 Taiwan Semiconductor Manufacturing Co., Ltd. Encapsulation method for SBGA
KR101143836B1 (ko) * 2006-10-27 2012-05-04 삼성테크윈 주식회사 반도체 패키지 및 그 반도체 패키지의 와이어 루프 형성방법
JP5089184B2 (ja) * 2007-01-30 2012-12-05 ローム株式会社 樹脂封止型半導体装置およびその製造方法
US20080191367A1 (en) * 2007-02-08 2008-08-14 Stats Chippac, Ltd. Semiconductor package wire bonding
DE102007029756A1 (de) * 2007-06-27 2009-01-02 X-Fab Semiconductor Foundries Ag Halbleiterstruktur zur Herstellung eines Trägerwaferkontaktes in grabenisolierten SOI-Scheiben
US20090189292A1 (en) * 2008-01-29 2009-07-30 Martin Reiss Integrated Circuit, Semiconductor Module and Method for Manufacturing a Semiconductor Module
US20090309238A1 (en) * 2008-06-13 2009-12-17 Mun Leong Loke Molded flip chip package with enhanced mold-die adhesion
US9070662B2 (en) 2009-03-05 2015-06-30 Volterra Semiconductor Corporation Chip-scale packaging with protective heat spreader
US8263876B2 (en) * 2009-12-30 2012-09-11 Harvatek Corporation Conductive substrate structure with conductive channels formed by using a two-sided cut approach and a method for manufacturing the same
US9431364B2 (en) * 2013-01-07 2016-08-30 Cypess Semiconductor Corporation Multi-chip package assembly with improved bond wire separation
US10418330B2 (en) * 2014-04-15 2019-09-17 Micron Technology, Inc. Semiconductor devices and methods of making semiconductor devices
US10103116B2 (en) 2016-02-01 2018-10-16 Qualcomm Incorporated Open-passivation ball grid array pads
WO2018063188A1 (en) * 2016-09-28 2018-04-05 Intel Corporation Compact wirebonding in stacked-chip system in package, and methods of making same
CN110767560A (zh) * 2018-07-27 2020-02-07 中芯国际集成电路制造(上海)有限公司 封装结构及其形成方法
CN111627857A (zh) * 2019-02-28 2020-09-04 中芯国际集成电路制造(上海)有限公司 封装方法及封装结构
KR20210089498A (ko) * 2020-01-08 2021-07-16 에스케이하이닉스 주식회사 반도체 패키지 및 제조 방법

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3838501A (en) * 1973-02-09 1974-10-01 Honeywell Inf Systems Method in microcircuit package assembly providing nonabrasive, electrically passive edges on integrated circuit chips
US3978578A (en) * 1974-08-29 1976-09-07 Fairchild Camera And Instrument Corporation Method for packaging semiconductor devices
TW335595B (en) * 1996-09-09 1998-07-01 Philips Electronics Nv Electric component which can be mounted on the surface of a printed circuit board as well as a method of manufacturiing such components
JP3359846B2 (ja) * 1997-07-18 2002-12-24 シャープ株式会社 半導体装置
US6046075A (en) * 1997-12-23 2000-04-04 Vlsi Technology, Inc. Oxide wire bond insulation in semiconductor assemblies
US6033937A (en) * 1997-12-23 2000-03-07 Vlsi Technology, Inc. Si O2 wire bond insulation in semiconductor assemblies
US6075280A (en) * 1997-12-31 2000-06-13 Winbond Electronics Corporation Precision breaking of semiconductor wafer into chips by applying an etch process

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20040006950A (ko) * 2002-07-16 2004-01-24 주식회사 하이닉스반도체 중앙 패드를 갖는 반도체 칩들을 적층하여 패키징하는 방법
JP2008004650A (ja) * 2006-06-21 2008-01-10 Hitachi Ulsi Systems Co Ltd 半導体装置及びその製造方法
US8178393B2 (en) 2008-06-16 2012-05-15 Samsung Electronics Co., Ltd. Semiconductor package and manufacturing method thereof
US8217517B2 (en) 2009-07-09 2012-07-10 Elpida Memory, Inc. Semiconductor device provided with wire that electrically connects printed wiring board and semiconductor chip each other
JP2016192513A (ja) * 2015-03-31 2016-11-10 株式会社沖データ 半導体装置、半導体素子アレイ装置、及び画像形成装置

Also Published As

Publication number Publication date
KR100297451B1 (ko) 2001-11-01
KR20010008946A (ko) 2001-02-05
US6348363B1 (en) 2002-02-19
US20020056924A1 (en) 2002-05-16
JP3676646B2 (ja) 2005-07-27

Similar Documents

Publication Publication Date Title
JP3676646B2 (ja) 半導体パッケージ及びその製造方法
US6380048B1 (en) Die paddle enhancement for exposed pad in semiconductor packaging
US8643161B2 (en) Semiconductor device having double side electrode structure
US7602053B2 (en) Leadframe of a leadless flip-chip package and method for manufacturing the same
JP4361820B2 (ja) ウエハーレベルパッケージ、マルチ積層パッケージ及びその製造方法
US8729690B2 (en) Assembly having stacked die mounted on substrate
US8659151B2 (en) Semiconductor device and manufacturing method thereof
JP3339838B2 (ja) 半導体装置およびその製造方法
JP5280014B2 (ja) 半導体装置及びその製造方法
JP5215587B2 (ja) 半導体装置
JP2004312008A (ja) 半導体マルチチップパッケージ及びその製造方法
JP2003086762A (ja) 半導体装置及びその製造方法
JP3833859B2 (ja) 半導体装置およびその製造方法
US7750465B2 (en) Packaged integrated circuit
US10811378B2 (en) Electronic package and manufacturing method thereof
TWI692071B (zh) 半導體裝置及其製造方法
KR20090130701A (ko) 반도체 패키지 및 그의 제조 방법
US11227814B2 (en) Three-dimensional semiconductor package with partially overlapping chips and manufacturing method thereof
JP2001267470A (ja) 半導体装置およびその製造方法
US8513820B2 (en) Package substrate structure and chip package structure and manufacturing process thereof
KR100577015B1 (ko) 반도체 소자의 적층 칩 패키지 및 그 제조 방법
KR100324602B1 (ko) 일괄패키지공정이가능한반도체장치의제조방법
KR20010056903A (ko) 칩 스케일 적층 칩 패키지와 그 제조 방법
CN118507438A (zh) 电子封装件及其制法
JP2001274283A (ja) 半導体装置及びその製造方法

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20041117

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20041213

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20050310

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20050401

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20050428

R150 Certificate of patent or registration of utility model

Ref document number: 3676646

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090513

Year of fee payment: 4

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090513

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100513

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110513

Year of fee payment: 6

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120513

Year of fee payment: 7

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130513

Year of fee payment: 8

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

EXPY Cancellation because of completion of term