Nothing Special   »   [go: up one dir, main page]

JP2001156237A - リードフレーム及びそれを用いた樹脂封止型半導体装置 - Google Patents

リードフレーム及びそれを用いた樹脂封止型半導体装置

Info

Publication number
JP2001156237A
JP2001156237A JP33475099A JP33475099A JP2001156237A JP 2001156237 A JP2001156237 A JP 2001156237A JP 33475099 A JP33475099 A JP 33475099A JP 33475099 A JP33475099 A JP 33475099A JP 2001156237 A JP2001156237 A JP 2001156237A
Authority
JP
Japan
Prior art keywords
semiconductor chip
bonding wire
resin
semiconductor device
inner lead
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP33475099A
Other languages
English (en)
Inventor
Kazuyuki Misumi
和幸 三角
Kazunari Michii
一成 道井
Manabu Hotta
学 堀田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP33475099A priority Critical patent/JP2001156237A/ja
Priority to US09/579,268 priority patent/US6614101B2/en
Priority to KR10-2000-0040411A priority patent/KR100393935B1/ko
Priority to TW89114329A priority patent/TW480696B/zh
Publication of JP2001156237A publication Critical patent/JP2001156237A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49503—Lead-frames or other flat leads characterised by the die pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49548—Cross section geometry
    • H01L23/49551—Cross section geometry characterised by bent parts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04042—Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05553—Shape in top view being rectangular
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05554—Shape in top view being square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05617—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/05624—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061—Disposition
    • H01L2224/0612—Layout
    • H01L2224/0613—Square or rectangular array
    • H01L2224/06134—Square or rectangular array covering only portions of the surface to be connected
    • H01L2224/06136—Covering only the central area of the surface to be connected, i.e. central arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/4501—Shape
    • H01L2224/45012—Cross-sectional shape
    • H01L2224/45015—Cross-sectional shape being circular
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/485—Material
    • H01L2224/48505—Material at the bonding interface
    • H01L2224/48599—Principal constituent of the connecting portion of the wire connector being Gold (Au)
    • H01L2224/486—Principal constituent of the connecting portion of the wire connector being Gold (Au) with a principal constituent of the bonding area being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/48617—Principal constituent of the connecting portion of the wire connector being Gold (Au) with a principal constituent of the bonding area being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950 °C
    • H01L2224/48624—Aluminium (Al) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01028—Nickel [Ni]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/1015—Shape
    • H01L2924/1016—Shape being a cuboid
    • H01L2924/10162—Shape being a cuboid with a square active surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Geometry (AREA)
  • Wire Bonding (AREA)
  • Lead Frames For Integrated Circuits (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

(57)【要約】 【課題】 ボンディングワイヤーが半導体チップのエッ
ジに接触することのない小型で薄型の樹脂封止型半導体
装置を得る。 【解決手段】 上部表面中央部に電極パッド１６が配設
された半導体チップ１５、半導体チップ１５がダイボン
ドされたダイパッド１、電極パッド１６に一方が接続さ
れたボンディングワイヤー１７、ダイパッド１に近接配
置され半導体チップ１５の上面高さレベルから所定の距
離ｇ1 だけ高いレベルの位置にボンディングワイヤー１
７の他方が接続されたインナリード先端部３ａを有する
インナリード３を封止樹脂１９で封止して樹脂封止型半
導体装置を構成する。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】この発明は、半導体チップの
上部表面中央部に電極パッドを備えた小型で薄型の樹脂
封止型半導体装置に関し、特にボンデイングワイヤーが
チップエッジに接触することなく信頼性の高いワイヤボ
ンディングを可能にしたリードフレーム及びそれを用い
た半導体装置に関するものである。
【０００２】
【従来の技術】近年、半導体装置は高集積化、高機能化
と共に益々小形化・薄型化が求められており、そのため
の技術開発が進んでいる。特に、メモリカード、メモリ
モジュール等、高密度実装を求められる分野ではパッケ
ージサイズの小形化・薄型化への要求は根強く、現在で
は、ＴＳＯＰ（Ｔｈｉｎ Ｓｍａｌｌ Ｐａｃｋａｇｅ
Ｏｕｔｌｉｎｅ Ｐａｃｋａｇｅ）型パッケージ規格の
ものが広く用いられているが、更なる小形化・薄型化が
求められている。樹脂封止型半導体装置を小形化・薄型
化していく場合の問題点の一つに、ボンデイングワイヤ
ーの半導体チップエッジへの接触の問題があり、これを
防ぐために様々な工夫がなされている。例えば、特開平
５−１２１６３５号公報には、半導体チップの上端部表
面に配設された電極パッドにインナリードが近接配置さ
れた半導体装置において、ワイヤーが接続されるインナ
リード上面の高さをダイパッドに搭載された半導体チッ
プの電極パッドの面と同じ高さになるように構成して段
差を無くすことにより、短いワイヤーや長いワイヤーの
ワイヤー変形、ワイヤーたるみなどにより、ワイヤーが
半導体チップのエッジに接触することなくワイヤボンデ
ィングできるリードフレームが開示されている。
【０００３】また、特開平１０−５６０３２号公報に
は、半導体チップの電極がチップの上端部表面に配設さ
れた電極パッドにインナリードが近接配置された半導体
装置において、ダイパッドと、半導体チップと、リード
フレームと、ボンディングワイヤーと、モールド樹脂と
を備え、インナーリードの上面高さと、ボンディングワ
イヤボールの上面高さとがほぼ同一になるようにダイパ
ッドを下げた構成として、ワイヤボンディングに際しボ
ンディングワイヤボールの変形や、ボンディングワイヤ
ーとボンディングワイヤボールとの境目のボンディング
ワイヤーの変形や切断を防止でき、ボンディングワイヤ
ーが半導体チップのエッジに接触することのない半導体
装置が開示されている。
【０００４】
【発明が解決しようとする課題】従来の樹脂封止型半導
体装置は以上のように、半導体チップの上端部表面に配
設された電極パッドにインナリードが近接配置されたも
のにおけるパッケージの薄型化に伴う技術課題を解決し
ようとするものである。即ち、半導体チップの上端部表
面に配設された電極パッドにインナリードが近接配置さ
れた半導体装置においては、ボンディングワイヤーのル
ープ長さも短く、ループ高さを低く形成するときの曲げ
形状が急峻なためボール直上の再結晶部に無理な力がか
かり、ボンディングワイヤーの変形や切断を生じ易い。
上記従来の樹脂封止型半導体装置は、これらの不具合を
解消し、併せて、ワイヤーの変形やたるみによってボン
ディングワイヤーが半導体チップのエッジに接触するこ
とを防止するものである。しかし、仮に、上記構成によ
ってこれらの技術課題が解決できたとしても、市場が求
める樹脂封止型半導体装置の更なる小形化への要求に応
えるには、上記従来の樹脂封止型半導体装置ではなお不
十分である。
【０００５】この発明は、以上のような問題点を解消す
るためになされたもので、半導体チップの上端部表面に
電極パッドが配設されたものに比べて集積度の高い上部
表面中央部に電極パッドを備えた半導体チップを用い
て、パッケージ厚さが薄く、かつ、小形化でき、ボンデ
ィングワイヤーの変形や切断は勿論、半導体チップエッ
ジとの接触を生じることがなく、また、樹脂封止時にボ
ンディングワイヤーやダイパッドが露出して生産歩留ま
りの低下を招くことのない、信頼性の高いリードフレー
ム及びそれを用いた樹脂封止型半導体装置を得ることを
目的としている。
【０００６】
【課題を解決するための手段】この発明に係るリードフ
レームは、上部表面中央部に電極パッドが配設された半
導体チップがダイボンドされるダイパッド、上記ダイパ
ッドを支持する吊りリード、ダイパッド近傍に近接配置
され、ダイパッドの面に平行でボンディングワイヤーが
接続される上部平面が形成された先端部を有するインナ
リードを備え、上記インナリード先端部の上部平面は、
半導体チップの上面より少なくともボンディングワイヤ
ーの径寸法相当上方に配置されているものである。ま
た、上部表面中央部に電極パッドが配設された半導体チ
ップがダイボンドされるダイパッド、ダイパッドを支持
する吊りリード、ダイパッド近傍に近接配置され、ダイ
パッドの面に平行でボンディングワイヤーが接続される
上部平面が形成された先端部を有するインナリードを備
え、インナリード先端部の上部平面は、電極パッドに接
続されて引上げられループを形成して上部平面に接続さ
れるボンディングワイヤーの最大引上げ高さとほぼ同じ
高さに配置されているものである。
【０００７】この発明に係る樹脂封止型半導体装置は、
上部表面中央部に電極パッドが配設された半導体チップ
と、半導体チップがダイボンドされたダイパッドと、電
極パッドに接続されたボンディングワイヤーと、ダイパ
ッドに近接配置され半導体チップの上面と同一面または
それより上方に上記ボンディングワイヤーが接続される
上部平面が形成された先端部を有するインナリードと、
半導体チップ、ダイパッド、ボンディングワイヤー及び
インナリードを封止した封止樹脂とを備えたものであ
る。また、インナリード先端部の上部平面は、半導体チ
ップの上面より少なくとも上記ボンディングワイヤーの
径寸法相当上方に配置されているものである。また、イ
ンナリード先端部の上部平面は、半導体チップの上面よ
り上部平面に接続されるボンディングワイヤーの最大引
上げ高さ寸法相当上方に配置されているものである。ま
た、ボンディングワイヤーの最大引上げ高さとなる位置
は、ボンディングワイヤーが接続された電極パッドと対
応するインナリード側の半導体チップの端部との中間点
から端部側の半導体チップ上に配置されているものであ
る。また、ボンディングワイヤーの最大引上げ高さとな
る位置は、ボンディングワイヤーが接続されたインナリ
ード側の半導体チップの端部近傍に配置されているもの
である。
【０００８】
【発明の実施の形態】実施の形態１．以下、この発明の
一実施の形態の樹脂封止型半導体装置を図に基づいて説
明する。図１は、この発明の実施の形態１である樹脂封
止型半導体装置の断面図である。図において、１はダイ
パッドであり、その上に集積回路が形成された半導体チ
ップ１５がダイボンドされ一体に結合されている。１６
は半導体チップ１５の上部表面中央部に複数個配設（図
示せず）されているアルミニウム膜からなる集積回路の
電極パッドである。３はインナリードであり、そのイン
ナリード先端部３ａはインナリード付根部３ｃから曲折
部３ｂで上方に折り曲げられ半導体チップ１５の表面と
平行になるように形成されている。なお、ダイパッド１
は、搭載される半導体チップ１５の厚さに応じた深さに
インナリード付根部３ｃのレベルから下方の位置にディ
プレス加工・配置されている。４はインナリード３に連
設されたアウタリード、１７は半導体チップ１５の電極
パッド１６とインナリード３とを電気的に接続するボン
ディングワイヤーであり、純度が９９．９９％以上の金
（Ａｕ）製で通常φ２０〜φ３０μｍ径サイズの細線が
用いられてワイヤボンディングされている。
【０００９】即ち、ワイヤボンディング装置のキャピラ
リーに通されたワイヤーの先端にトーチを用いてＡｕボ
ール（いずれも図示せず）を形成して、上記キャピラリ
ーでＡｕボールを電極パッド１６上に圧着しボンディン
グワイヤボール１８を形成して引上げ、ループ形成して
ボンディングワイヤー１７の他方はインナリード３のイ
ンナリード先端部３ａ上面にステッチボンディングされ
る。この場合、ループ長さは４〜５ｍｍ程度の長いもの
となり、ボールボンディング後のワイヤーの曲がりも電
極パッド１６が端部に配置された上記従来の半導体装置
に比較して急峻とならないので、ボンディングボール１
８直上の再結晶部に無理な力がかからず、ボンディング
ワイヤー１７の変形や切断は生じにくい。この場合、半
導体チップ１５のエッジとボンディングワイヤー１７と
の間隔ｃ1 は少なくとも５０μｍ確保することが信頼性
の点から好ましく、このため、インナリード先端部３ａ
の上面位置は少なくともダイパッド１に搭載された半導
体チップ１５の上面と同じ高さレベルまで、好ましく
は、インナリード先端部３ａの上面高さと半導体チップ
１５の上面高さレベル間の距離ｇ1 が、少なくともボン
ディングワイヤー１７の径寸法相当の値になるようにイ
ンナリード先端部３ａを高く形成するのが良い。本実施
の形態１においては距離ｇ1 が約５５μｍとなるように
インナリード先端部３ａを高く形成した。この結果、間
隔ｃ1 は１６１μｍ以上が得られた。
【００１０】以上のようにしてワイヤボンディング後、
トランスファモールド法によりエポキシ樹脂を用いて封
止樹脂１９を形成し、ダイパッド１、インナリード３、
半導体チップ１５、ボンディングワイヤー１７を封止し
てアウタリード４を図示の形状に加工し樹脂封止型半導
体装置２０が完成する。この場合、封止樹脂１９の上面
とボンディングワイヤー１７間の間隔ｃ2 及び封止樹脂
１９の下面とダイパッド１下面間の間隔ｃ3 は、共に少
なくとも５０μｍ以上となるように形成して、ダイパッ
ド１やボンディングワイヤー１７が封止樹脂１９から露
出するのを防止し、高品質で薄型のパッケージを形成し
ている。
【００１１】本実施の形態１の樹脂封止型半導体装置は
以上のように、ダイパッド１、ダイパッド１上にダイボ
ンドされた上部表面中央部に電極パッド１６を有する半
導体チップ１５、半導体チップ１５の表面高さレベルか
らボンディングワイヤー１７の径寸法相当の距離ｇ1 の
高さレベルにインナリード先端部３ａが高く形成された
インナリード、電極パッド１６とインナリード先端部３
ａ間を電気的に接続したボンディングワイヤー１７を樹
脂封止する構成としたので、パッケージ厚さを薄く、か
つ、小形化でき、ボンディングワイヤーの変形や切断は
勿論、半導体チップエッジとの接触を生じることがな
く、また、樹脂封止時にボンディングワイヤーやダイパ
ッドが露出して生産歩留まりの低下を招くことのない、
信頼性の高い樹脂封止型半導体装置が得られた。
【００１２】次に、本実施の形態１の樹脂封止型半導体
装置に用いられるリードフレームの構成ついて説明す
る。図２は、リードフレームの１個の半導体装置封止部
を示す平面図、図３は、図２におけるIII-III 方向に見
た断面図、図４は、図２におけるIV-IV 方向に見た断面
図である。図において、１ａは主パッド部、１ｂはパッ
ド枠部、１ｃは主パッド部１ａとパッド枠部１ｂを橋絡
するパッド橋絡部、２は吊りリード、２ａは吊りリード
２がディプレスされた曲折部であって図４に示すように
形成され、この曲折部２ａを形成することにより、ダイ
ボンドされる半導体チップ１５の厚さに応じた所要の寸
法だけ主パッド部１ａ，パッド枠部１ｂ及びパッド橋絡
部１ｃが下方に沈め形成される。ダイパッド１は、主パ
ッド部１ａ，パッド枠部１ｂ及びパッド橋絡部１ｃで構
成される。１ｄ，１ｅ，２ｂはそれぞれ開口部であり、
樹脂封止する際の各部への樹脂の流れをスムースにし、
開口部１ｄ及び１ｅへの樹脂の充填により半導体チップ
１５の確実な接着・固定がなされる。リードフレームの
１個の半導体装置封止部５は、ダイパッド１、吊りリー
ド２及びインナリード３で構成され、図２〜図４に示す
一点鎖線は封止樹脂１９の外面となる。なお、吊りリー
ド２は図２，４に示すように、一方はパッド枠部１ｂ
に、他方は複数個の半導体装置封止部５が形成されたリ
ードフレーム２１の縦外枠８又は横方向仕切板９（いず
れも図示せず）に連結されている。
【００１３】また、図２のインナリード３の斜線部（曲
折部３ｂ近傍）は図３に示すように、インナリード先端
部３ａの上面はダイパッド１の面と平行に形成されてダ
イパッド１の面に搭載される半導体チップ１５の上面と
平行になるようになっており、インナリード先端部３ａ
の上面位置は、少なくともダイパッド１に搭載される半
導体チップ１５の上面と同じ高さレベルまで、好ましく
は、インナリード先端部３ａ上面と半導体チップ１５表
面の各高さレベル間の距離ｇ1 が、少なくともボンディ
ングワイヤー１７の径寸法相当となるようにインナリー
ド先端部３ａを高く形成するのが良い。これにより、ワ
イヤボンディング時における半導体チップのエッジとボ
ンディングワイヤ１７との間の接触を確実に防止でき、
信頼性の高い半導体装置が得られる。
【００１４】次に、上記リードフレームに半導体チップ
を搭載して半導体装置を形成する方法につき説明する。
図５は、ワイヤボンディング工程を終えた状態の半導体
チップ回りを示す平面図、図６は、樹脂封止工程を終え
た状態のリードフレームを示す平面図である。図５に示
すように、電極パッド１６は殆ど半導体チップ１５の上
部表面中央部に一列に配設されており、所要の電極パッ
ド１６にボールボンディングされたボンディングワイヤ
ー１７は対応するインナリード３のインナリード先端部
３ａ上面にステッチボンディング（×印部）されてい
る。そして、半導体チップ１５のワイヤボンディング工
程を終えたリードフレームを樹脂封止用金型（図示せ
ず）にセットして、トランスファーモールド法によりエ
ポキシ樹脂を用いて封止樹脂１９を形成し、ダイパッド
１、インナリード３、半導体チップ１５及びボンディン
グワイヤー１７を封止する。
【００１５】リードフレーム２１は４２％Ｎｉ−Ｆｅ合
金材を用いて、図６に示すように、平行する上下端の横
外枠７間に図２に示した半導体装置封止部５を縦方向に
縦方向仕切板１０で相互に隔てて３個並設したものを、
平行する両端の縦外枠８間に横方向仕切板９で相互に隔
てて横方向に１０組配列（図示せず）されたものとなっ
ている。そして、アウタリード４は、封止樹脂１９の外
面近傍において相互間がタイバー６で連結され対応する
インナリード３に連結されると共に横外枠７又は縦方向
仕切板１０に連結されている。また、吊りリード２は、
前述のように縦外枠８又は横方向仕切板９に連結され
て、上記ダイパッド１が保持されている。１４はリード
フレーム２１における半導体装置形成部であり、ダイパ
ッド１、吊りリード２、インナリード３、アウタリード
４、タイバー６で構成され、上記のように全部で３０個
形成されている。１１は横外枠７又は縦方向仕切板１０
に設けられた横スリット、１２は縦外枠８又は横方向仕
切板９に設けられた縦スリットであり、いずれも樹脂封
止時の熱応力をバランスさせてリードフレーム２１の反
りや変形を防止する。１３は横外枠７に開口された送り
穴である。この後の工程で、送り穴１３を介して順次横
方向に送りながらタイバー６、アウタリード４及び吊り
リード２が切断される。そして、アウタリード４が図１
に示す所定の形状に曲げ加工されて樹脂封止型半導体装
置２０が完成する。なお、本実施の形態１のリードフレ
ームは平行する上下端の横外枠７間に図２に示した半導
体装置封止部５を縦方向に縦方向仕切板１０で相互に隔
てて３個並設した多列フレームのものを示したが、１個
の半導体装置封止部５が形成されるものであっても良
い。また、リードフレームの材質は４２％Ｎｉ−Ｆｅ合
金材を用いたものを示したが、これに限定されず、銅材
を用いるものであっても良い。
【００１６】実施の形態２．図７は、この発明の実施の
形態２である樹脂封止型半導体装置の断面図である。図
において、３１はボンディングワイヤーであり、その他
の構成は図１に示したものと同一である。ボンディング
ワイヤー３１は、図示のように電極パッド１６にボール
ボンディングされた後上方へ引き上げられ徐々に高くル
ープが形成されリードフレーム３のインナリード先端部
３ａの上面にステッチボンディングされる。この場合、
ボンディングワイヤー３１の最大引上げ高さｈmax は、
電極パッド１６と上記インナリード先端部３ａ側の半導
体チップ１５の端部との中間点から上記端部側の半導体
チップ１５上に在るように形成されている。このように
することにより、封止樹脂１９による薄く限られたパッ
ケージ厚さの中で、半導体チップ１５のエッジとボンデ
ィングワイヤー３１の最短間隔ｃ4 が大きく許容値に対
する裕度の高い、薄型で小型の樹脂封止型半導体装置３
０が得られる。
【００１７】実施の形態３．図８は、この発明の実施の
形態３である樹脂封止型半導体装置の断面図である。図
において、４１はボンディングワイヤーであり、その他
の構成は図１に示したものと同一である。ボンディング
ワイヤー４１は、図示のように電極パッド１６にボール
ボンディングされた後上方へ引き上げられ徐々に高く半
導体チップ１５の端部近傍に最大引上げ高さｈmax が在
るようにループが形成され、リードフレーム３のインナ
リード先端部３ａの上面にステッチボンディングされ
る。これにより、半導体チップ１５のエッジとボンディ
ングワイヤー４１の最短間隔ｃ5が更に大きな、薄型で
小型の樹脂封止型半導体装置４０が得られる。
【００１８】実施の形態４．図９は、この発明の実施の
形態４である樹脂封止型半導体装置の断面図である。図
において、５２はインナリードであり、そのインナリー
ド先端部５２ａはインナリード付根部５２ｃから曲折部
５２ｂで更に高く上方に折り曲げられて、その上面の位
置はボンディングワイヤー５１がボールボンディングさ
れた後の最大引上げ高さｈmax 相当の高さ位置まで高く
形成されている。即ち、ダイパッド１に搭載される半導
体チップ１５の上面とインナリード先端部５２ａの上面
の各高さレベル間の距離は最大引上げ高さｈmax とな
る。そして、ボンディングワイヤー５１は，図示のよう
に電極パッド１６にボールボンディングされた後上方へ
引き上げられ最大引上げ高さｈmax となるインナリード
先端部５２ａの上面にステッチボンディングされる。こ
れにより、半導体チップ１５のエッジとボンディングワ
イヤー５１間の最短間隔ｃ6 はボンディングワイヤー５
１の最大引上げ高さｈmax にほぼ近い最も大きな値が得
られることとなり、許容値に対する裕度が高く、更に信
頼性の高い、薄型で小型の樹脂封止型半導体装置５０が
得られる。なお、ボンディングワイヤーを図１，図７〜
図９に示したいずれの形状で形成するかは、そのループ
形成時の制御性を加味して適宜選択される。
【００１９】実施の形態５．図１０は、この発明の実施
の形態５である樹脂封止型半導体装置の断面図である。
図示のように、インナリード６２の上面は半導体チップ
１５の上面と同じレベルに形成されており、ボンディン
グワイヤー６１は実施の形態２におけるボンディングワ
イヤー３１と同様に半導体チップ１５の端部と電極パッ
ド１６の中間点から上記端部側に最大引上げ高さｈmax
が在るように形成されている。これにより、半導体チッ
プ１５のエッジとボンディングワイヤー６１間の所要の
最短間隔以上の最短間隔ｃ7 を有する、薄型で小型の樹
脂封止型半導体装置６０が得られる。この場合、ボンデ
ィングワイヤー６１は実施の形態３におけるボンディン
グワイヤー４１と同様の形状に形成してもよいことは勿
論である。
【００２０】
【発明の効果】この発明は以上のように構成したので、
以下に示す効果を奏する。この発明によるリードフレー
ムは、上部表面中央部に電極パッドが配設された半導体
チップがダイボンドされるダイパッド、ダイパッドを支
持する吊りリード、ダイパッド近傍に近接配置され、ダ
イパッドの面に平行でボンディングワイヤーが接続され
る上部平面が形成された先端部を有するインナリードを
備え、インナリード先端部の上部平面は、半導体チップ
の上面より少なくともボンディングワイヤーの径寸法相
当上方に配置されているので、ワイヤボンディング工程
においてボンディングワイヤーが半導体チップのエッジ
に接触することのないリードフレームが得られる。ま
た、インナリード先端部の上部平面を、接続されるボン
ディングワイヤーの最大引上げ高さとほぼ同じ高さに配
置したので、更に高い裕度を以て、ワイヤボンディング
工程におけるボンディングワイヤーの半導体チップのエ
ッジへの接触を防止できるリードフレームが得られる。
【００２１】この発明による樹脂封止型半導体装置は、
上部表面中央部に電極パッドが配設された半導体チップ
と、半導体チップがダイボンドされたダイパッドと、電
極パッドに接続されたボンディングワイヤーと、ダイパ
ッドに近接配置され半導体チップの上面と同一面または
それより上方に上記ボンディングワイヤーが接続される
上部平面が形成された先端部を有するインナリードと、
半導体チップ、ダイパッド、ボンディングワイヤー及び
インナリードを封止した封止樹脂とを備えたので、ボン
ディングワイヤーが半導体チップのエッジに接触するこ
とがなく信頼性の高い、小型かつ薄型の樹脂封止型半導
体装置が得られる。また、インナリード先端部の上部平
面が、半導体チップの上面より少なくとも上記ボンディ
ングワイヤーの径寸法相当上方に、またボンディングワ
イヤーの最大引上げ高さ寸法相当上方に配置されている
ので、高い裕度を以てボンディングワイヤーと半導体チ
ップのエッジの接触を防止できる、信頼性の高い、小型
かつ薄型の樹脂封止型半導体装置が得られる。また、ボ
ンディングワイヤーの最大引上げ高さのとなる位置を、
ボンディングワイヤーが接続された電極パッドと対応す
るインナリード側の半導体チップの端部との中間点から
端部側の半導体チップ上に配置したこと及びボンディン
グワイヤーが接続されたインナリード側の半導体チップ
の端部近傍に配置したことにより、高い裕度を以てボン
ディングワイヤーと半導体チップのエッジの接触を防止
できる信頼性の高い、小型かつ薄型の樹脂封止型半導体
装置が得られる。
【図面の簡単な説明】
【図１】 この発明の実施の形態１である樹脂封止型半
導体装置の断面図である。
【図２】 この発明の実施の形態１である樹脂封止型半
導体装置のリードフレームの半導体装置封止部を示す平
面図である。
【図３】 図２におけるIII-III 方向に見た断面図であ
る。
【図４】 図２におけるIV-IV 方向に見た断面図であ
る。
【図５】 この発明の実施の形態１である樹脂封止型半
導体装置のワイヤボンディング工程を終えた状態の半導
体チップ回りを示す平面図である。
【図６】 この発明の実施の形態１である樹脂封止型半
導体装置の樹脂封止工程を終えた状態のリードフレーム
を示す平面図である。
【図７】 この発明の実施の形態２である樹脂封止型半
導体装置の断面図である。
【図８】 この発明の実施の形態３である樹脂封止型半
導体装置の断面図である。
【図９】 この発明の実施の形態４である樹脂封止型半
導体装置の断面図である。
【図１０】 この発明の実施の形態５である樹脂封止型
半導体装置の断面図である。
【符号の説明】
１；ダイパッド ２；吊りリード ３，５２，６２；イ
ンナリード ３ａ，５２ａ；インナリード先端部 ３ｂ，５２ｂ；曲
折部 ３ｃ，５２ｃ；インナリード付根部 ４；アウタリード
６；タイバー ７；横外枠 ８；縦外枠 ９；横方向仕切板 １４；半
導体装置形成部 １５；半導体チップ １６；電極パッド １７，３１，４１，５１，６１；ボンディングワイヤー １９；封止樹脂 ２０，３０，４０，５０，６０；樹脂
封止型半導体装置 ２１；リードフレーム ｃ1 ，ｃ4 ，ｃ5 ，ｃ6 ，ｃ7 ；半導体チップエッジと
ボンディングワイヤーとの最短間隔 ｇ1 ；インナリード先端部上部平面と半導体チップ上面
の高さレベル間距離 ｈmax ；ボンデイングワイヤーの最大引上げ高さ
───────────────────────────────────────────────────── フロントページの続き (72)発明者 堀田 学 東京都千代田区丸の内二丁目２番３号 三 菱電機株式会社内 Ｆターム(参考） 5F067 AA01 AA18 AB02 BB01 BD05 DF02 EA02

Claims (7)

    【特許請求の範囲】
  1. 【請求項１】 上部表面中央部に電極パッドが配設され
    た半導体チップがダイボンドされるダイパッド、上記ダ
    イパッドを支持する吊りリード、上記ダイパッド近傍に
    近接配置され、上記ダイパッドの面に平行でボンディン
    グワイヤーが接続される上部平面が形成された先端部を
    有するインナリードを備え、上記インナリード先端部の
    上部平面は、上記半導体チップの上面より少なくとも上
    記ボンディングワイヤーの径寸法相当上方に配置されて
    いることを特徴とするリードフレーム。
  2. 【請求項２】 上部表面中央部に電極パッドが配設され
    た半導体チップがダイボンドされるダイパッド、上記ダ
    イパッドを支持する吊りリード、上記ダイパッド近傍に
    近接配置され、上記ダイパッドの面に平行でボンディン
    グワイヤーが接続される上部平面が形成された先端部を
    有するインナリードを備え、上記インナリード先端部の
    上部平面は、電極パッドに接続されて引上げられループ
    を形成して上記上部平面に接続されるボンディングワイ
    ヤーの最大引上げ高さとほぼ同じ高さに配置されている
    ことを特徴とするリードフレーム。
  3. 【請求項３】 上部表面中央部に電極パッドが配設され
    た半導体チップと、上記半導体チップがダイボンドされ
    たダイパッドと、上記電極パッドに接続されたボンディ
    ングワイヤーと、上記ダイパッドに近接配置され上記半
    導体チップの上面と同一面またはそれより上方に上記ボ
    ンディングワイヤーが接続される上部平面が形成された
    先端部を有するインナリードと、上記半導体チップ、ダ
    イパッド、ボンディングワイヤー及びインナリードを封
    止した封止樹脂とを備えたことを特徴とする樹脂封止型
    半導体装置。
  4. 【請求項４】 インナリード先端部の上部平面は、半導
    体チップの上面より少なくとも上記ボンディングワイヤ
    ーの径寸法相当上方に配置されていることを特徴とする
    請求項３記載の樹脂封止型半導体装置。
  5. 【請求項５】 インナリード先端部の上部平面は、半導
    体チップの上面より上記上部平面に接続されるボンディ
    ングワイヤーの最大引上げ高さ寸法相当上方に配置され
    ていることを特徴とする請求項３記載の樹脂封止型半導
    体装置。
  6. 【請求項６】 ボンディングワイヤーの最大引上げ高さ
    となる位置は、上記ボンディングワイヤーが接続された
    電極パッドと対応するインナリード側の半導体チップの
    端部との中間点から上記端部側の半導体チップ上に配置
    されていることを特徴とする請求項３又は請求項４記載
    の樹脂封止型半導体装置。
  7. 【請求項７】 ボンディングワイヤーの最大引上げ高さ
    となる位置は、上記ボンディングワイヤーが接続された
    インナリード側の半導体チップの端部近傍に配置されて
    いることを特徴とする請求項３又は請求項４記載の樹脂
    封止型半導体装置。
JP33475099A 1999-11-25 1999-11-25 リードフレーム及びそれを用いた樹脂封止型半導体装置 Pending JP2001156237A (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP33475099A JP2001156237A (ja) 1999-11-25 1999-11-25 リードフレーム及びそれを用いた樹脂封止型半導体装置
US09/579,268 US6614101B2 (en) 1999-11-25 2000-05-26 Lead frame with raised leads and plastic packaged semiconductor device using the same
KR10-2000-0040411A KR100393935B1 (ko) 1999-11-25 2000-07-14 리드 프레임 및 이를 이용한 수지 봉지형 반도체 장치
TW89114329A TW480696B (en) 1999-11-25 2000-07-18 Lead frame and plastic packaged semiconductor device using the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP33475099A JP2001156237A (ja) 1999-11-25 1999-11-25 リードフレーム及びそれを用いた樹脂封止型半導体装置

Publications (1)

Publication Number Publication Date
JP2001156237A true JP2001156237A (ja) 2001-06-08

Family

ID=18280820

Family Applications (1)

Application Number Title Priority Date Filing Date
JP33475099A Pending JP2001156237A (ja) 1999-11-25 1999-11-25 リードフレーム及びそれを用いた樹脂封止型半導体装置

Country Status (4)

Country Link
US (1) US6614101B2 (ja)
JP (1) JP2001156237A (ja)
KR (1) KR100393935B1 (ja)
TW (1) TW480696B (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7138725B2 (en) 2003-10-01 2006-11-21 Renesas Technology Corp. Semiconductor device

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3062192B1 (ja) * 1999-09-01 2000-07-10 松下電子工業株式会社 リ―ドフレ―ムとそれを用いた樹脂封止型半導体装置の製造方法
KR100818075B1 (ko) * 2001-12-24 2008-03-31 주식회사 하이닉스반도체 본딩 패드 재배치를 이용한 센터 패드형 칩 패키지
TWI296148B (en) * 2006-04-28 2008-04-21 Advanced Semiconductor Eng Stackable semiconductor package and the method for making the same
TWI339436B (en) * 2006-05-30 2011-03-21 Advanced Semiconductor Eng Stackable semiconductor package
TWI298198B (en) * 2006-05-30 2008-06-21 Advanced Semiconductor Eng Stackable semiconductor package
TWI317993B (en) * 2006-08-18 2009-12-01 Advanced Semiconductor Eng Stackable semiconductor package
TWI570858B (zh) * 2014-12-23 2017-02-11 揚智科技股份有限公司 半導體封裝結構

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5172214A (en) * 1991-02-06 1992-12-15 Motorola, Inc. Leadless semiconductor device and method for making the same
JP3044872B2 (ja) * 1991-09-25 2000-05-22 ソニー株式会社 半導体装置
JP2634516B2 (ja) * 1991-10-15 1997-07-30 三菱電機株式会社 反転型ｉｃの製造方法、反転型ｉｃ、ｉｃモジュール
JPH05121635A (ja) 1991-10-28 1993-05-18 Matsushita Electron Corp リードフレーム
JP3088193B2 (ja) * 1992-06-05 2000-09-18 三菱電機株式会社 Ｌｏｃ構造を有する半導体装置の製造方法並びにこれに使用するリードフレーム
JPH0846094A (ja) 1994-07-27 1996-02-16 Matsushita Electron Corp 半導体装置およびその製造方法
US5559366A (en) * 1994-08-04 1996-09-24 Micron Technology, Inc. Lead finger tread for a semiconductor lead package system
KR0144164B1 (ko) * 1995-05-12 1998-07-01 문정환 엘오씨 반도체 패키지 및 반도체 장치를 패키징하는 방법
TW314650B (ja) * 1995-06-21 1997-09-01 Oki Electric Ind Co Ltd
JPH1056032A (ja) 1996-06-04 1998-02-24 Citizen Watch Co Ltd 半導体装置
JP2828056B2 (ja) * 1996-08-20 1998-11-25 日本電気株式会社 半導体装置及びその製造方法
US6046504A (en) * 1997-02-17 2000-04-04 Nippon Steel Corporation Resin-encapsulated LOC semiconductor device having a thin inner lead
KR100214561B1 (ko) * 1997-03-14 1999-08-02 구본준 버틈 리드 패키지
JP4080006B2 (ja) * 1997-08-29 2008-04-23 株式会社ルネサステクノロジ 半導体装置
SG88741A1 (en) * 1998-09-16 2002-05-21 Texas Instr Singapore Pte Ltd Multichip assembly semiconductor
JP2000232182A (ja) * 1998-12-08 2000-08-22 Nec Kyushu Ltd Ｂｇａ構造の半導体装置及びその製造方法
KR100297451B1 (ko) * 1999-07-06 2001-11-01 윤종용 반도체 패키지 및 그의 제조 방법
US6258629B1 (en) * 1999-08-09 2001-07-10 Amkor Technology, Inc. Electronic device package and leadframe and method for making the package
US6303981B1 (en) * 1999-09-01 2001-10-16 Micron Technology, Inc. Semiconductor package having stacked dice and leadframes and method of fabrication
KR20010036142A (ko) * 1999-10-06 2001-05-07 윤종용 다층 리드를 갖는 반도체 칩 패키지
US6229202B1 (en) * 2000-01-10 2001-05-08 Micron Technology, Inc. Semiconductor package having downset leadframe for reducing package bow

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7138725B2 (en) 2003-10-01 2006-11-21 Renesas Technology Corp. Semiconductor device

Also Published As

Publication number Publication date
US6614101B2 (en) 2003-09-02
KR100393935B1 (ko) 2003-08-09
TW480696B (en) 2002-03-21
KR20010066926A (ko) 2001-07-11
US20020105060A1 (en) 2002-08-08

Similar Documents

Publication Publication Date Title
US9087827B2 (en) Mixed wire semiconductor lead frame package
US6459148B1 (en) QFN semiconductor package
US6849949B1 (en) Thin stacked package
JP4195804B2 (ja) デュアルダイパッケージ
JP2972096B2 (ja) 樹脂封止型半導体装置
US5834831A (en) Semiconductor device with improved heat dissipation efficiency
JP2017028333A (ja) 半導体装置の製造方法
JP3958522B2 (ja) 半導体装置
JP3535879B2 (ja) 半導体パッケージアセンブリ方法
TW200805526A (en) Semiconductor device, and method of manufacturing the same
JPH1167809A (ja) 半導体装置
JP3470111B2 (ja) 樹脂封止型半導体装置の製造方法
JP2001156237A (ja) リードフレーム及びそれを用いた樹脂封止型半導体装置
JP2765542B2 (ja) 樹脂封止型半導体装置
JP3445930B2 (ja) 樹脂封止型半導体装置
JP3954585B2 (ja) 半導体装置
JP3954586B2 (ja) 半導体装置
JPH11111750A (ja) 半導体装置
US20210280502A1 (en) Mold flow balancing for a matrix leadframe
JP2001358286A (ja) 半導体装置
JPH08162596A (ja) リードフレーム及び半導体装置
JPH0653399A (ja) 樹脂封止型半導体装置
TWI236123B (en) Semiconductor package with lead frame
JPH05243464A (ja) リードフレーム及びこれを用いた樹脂封止型半導体装置
JP3499655B2 (ja) 半導体装置

Legal Events

Date Code Title Description
RD01 Notification of change of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7421

Effective date: 20060123